半導体記憶素子、及び半導体記憶装置
【課題】 高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる半導体記憶素子、及び半導体記憶装置を提供する
【解決手段】 半導体層19と、半導体層19上に設けられたトンネル絶縁膜18と、トンネル絶縁膜18上に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子17を含む電荷蓄積膜16と、電荷蓄積膜16上に設けられたブロック絶縁膜15と、ブロック絶縁膜15上に設けられた制御電極13とを備えることを特徴とする半導体記憶素子。
【解決手段】 半導体層19と、半導体層19上に設けられたトンネル絶縁膜18と、トンネル絶縁膜18上に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子17を含む電荷蓄積膜16と、電荷蓄積膜16上に設けられたブロック絶縁膜15と、ブロック絶縁膜15上に設けられた制御電極13とを備えることを特徴とする半導体記憶素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体記憶素子、及び半導体記憶装置に関する。
【背景技術】
【0002】
微細化の進展に伴って半導体記憶素子を構成する電荷蓄積膜の薄膜化が進展しつつある。電荷蓄積膜は、電荷を蓄積する働きをする。そして、電荷蓄積膜は、記憶の実態としての働きをする。
【0003】
また、特開2004−71877号公報には、MONOS(metal/oxide/nitride/oxide/semiconductor)型の半導体記憶装置が開示されている。この半導体記憶素子には、電荷蓄積膜として窒化シリコン(SiN)が用いられている。
【0004】
しかしながら、SiNの比誘電率は9程度であり、蓄積された電荷を遮蔽する力が弱い。このため、上記したように電荷蓄積膜が薄膜化されると十分な電荷が蓄積できなくなってしまう。
【0005】
特に隣接する半導体記憶素子が複数用いられている半導体記憶装置において電荷蓄積膜が連続している場合、電荷蓄積膜に蓄積された電荷が十分に保持されず、隣接する半導体記憶素子の方向へ電荷が流出してしまう恐れがある。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2004−71877号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
そこで、本発明は、高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる半導体記憶素子、及び半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一態様に係る半導体記憶素子は、半導体層と、前記半導体層上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子を含む電荷蓄積膜と、前記電荷蓄積膜上に設けられたブロック絶縁膜と、前記ブロック絶縁膜上に設けられた制御電極とを備えることを特徴とする。
【0009】
また、本発明の一態様に係る半導体記憶装置は、絶縁膜と制御電極とが基板上に交互に積層された積層体と、前記積層体が積層された方向に対して、前記積層体の上面から、最下層の前記制御電極まで貫通して設けられた孔の側面に設けられたブロック絶縁膜と、前記ブロック絶縁膜の内面に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子を含む電荷蓄積膜と、前記電荷蓄積膜の内面に設けられたトンネル絶縁膜と、前記トンネル絶縁膜の内面に設けられた半導体層とを備えることを特徴とする。
【発明の効果】
【0010】
本発明によれば、高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる半導体記憶素子、及び半導体記憶装置を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の第1の実施形態に係る半導体記憶装置1を示す図。
【図2】半導体記憶装置1を製造する工程で形成された孔2を示す図。
【図3】立方晶ハフニア粒子17が形成されることを説明する図。
【図4】BiCS(Bit−Cost Scalable)技術を用いた3次元構造の半導体記憶装置を示す図。
【図5】電荷蓄積膜16の膜厚とフラットバンドシフトウィンドウの関係を示す図。
【図6】断面TEM観察の結果を示す図。
【図7】電荷蓄積膜16のXPSの結果を示す図。
【図8】第2の実施形態に係る半導体記憶装置1を示す図。
【図9】第3の実施形態に係る半導体記憶装置1を示す図。
【図10】第4の実施形態に係る半導体記憶装置1を示す図。
【図11】第5の実施形態に係る半導体記憶装置1を示す図。
【図12】第6の実施形態に係る半導体記憶装置1を示す図。
【図13】第7の実施形態に係る半導体記憶装置1を示す図。
【図14】第8の実施形態に係る半導体記憶装置1を示す図。
【発明を実施するための形態】
【0012】
以下、図面を参照して本発明の実施形態を詳細に説明する。
(第1の実施形態)
【0013】
図1は、本発明の第1の実施形態に係る半導体記憶装置1の構造を示す。
【0014】
半導体記憶装置1は、半導体基板11上に基板絶縁膜12(絶縁膜ともいう)が設けられ、さらに基板絶縁膜12上に制御電極(ゲート電極)13と制御電極絶縁膜14(絶縁膜ともいう)が交互に複数積層して設けられている。すなわち、半導体基板11上に、絶縁膜と制御電極とが交互に積層された積層体20が設けられた構造を有する。そして、それぞれの積層体20が積層された方向において積層体20の上面から半導体基板11にまで孔2が設けられている。
【0015】
孔2は例えば図2のように形成されている。孔2は、半導体基板11にまで形成されていなくてもよい。すなわち、基板絶縁膜12、制御電極13、又は制御電極絶縁膜14の何れかにまで形成されていても良い。孔2は、制御電極13と制御電極絶縁膜14とが交互に複数積層された制御電極13のうち、最下層の制御電極13にまで形成されていることが好ましい。
【0016】
さらに、孔2の側面に沿ってブロック絶縁膜15、電荷蓄積膜16、トンネル絶縁膜17、及びチャネル領域となる半導体層19が形成されている。また、電荷蓄積膜16には、立方晶ハフニア(HfO2)粒子17が含まれている。
【0017】
なお、制御電極13と制御電極絶縁膜14は複数形成さていなくても良い。
【0018】
半導体記憶装置1は、複数の隣接する半導体記憶素子3からなる。図1の破線で囲まれた領域が半導体記憶素子3に相当する。すなわち、図1の波線に示すように半導体記憶素子3は、半導体層19上に、トンネル絶縁膜18、ブロック絶縁膜15、制御電極13が順に設けられている。また、制御電極13を挟んで対向するように制御電極絶縁膜14が設けられている。
【0019】
半導体基板11には、(100)面が露出した単結晶シリコン(Si)の基板が好ましい。他にも、半導体基板11には、poly−Si基板、単結晶ゲルマニウム(Ge)基板、シリコン基板上にエピタキシャル成長させたSiGeエピタキシャル基板、InP基板、又はGaAs基板などの半導体記憶装置を形成することが可能な基板を用いることができる。
【0020】
基板絶縁膜12には、例えばSiO2、SiN、Al2O3、又はHfSiOなどの絶縁膜を用いることができる。
【0021】
制御電極13には、例えば高ドープの多結晶シリコンを用いることができる。他にも、制御電極13には電気伝導性に優れた材料であればよい。例えばTa、TaC、TaN、TaB、Ta(O、C、N)、W、WC、WN、WB、W(O、C、N)、Hf、HfC、HfN、HfB、Hf(O、C、N)、Re、ReC、ReN、ReO、ReB、Re(O、C、N)、Nb、NbC、NbN、NbB、Nb(O、C、N)、Mo、MoC、MoN、MoB、Mo(O、C、N)、Zr、ZrC、ZrN、ZrB、Zr(O、C、N)、Ti、TiC、TiN、TiB、又はTi(O、C、N)等の材料を用いることができる。また、制御電極13は耐熱性に優れていることが好ましい。なお、制御電極13は仕事関数を適切な値に調整できることが好ましい。具体的にはTa又はTa化合物を用いることができる。
【0022】
制御電極絶縁膜14には、例えばSiO2、SiN、Al2O3、又はHfSiOなどの絶縁膜を用いることができる。
【0023】
ブロック絶縁膜15には、例えばSiO2、又はAl2O3を用いることができる。
【0024】
電荷蓄積膜16には、例えばハフニウムシリコン酸化物(HfSiO)を用いることができる。
【0025】
電荷蓄積膜16がハフニウムシリコン酸化物である場合、ハフニウムシリコン酸化物中のOを除いたHfとSiの混合比は、HfとSiに対するSiの比率が4%以上50%以下であることが好ましい。Siの比率が4%未満又は50%より多くなると、立方晶ハフニア粒子を形成することが困難となるからである。
【0026】
また、上記の場合においてSiの比率が12%以上15%以下であることがより好ましい。このとき、立方晶ハフニア粒子の比誘電率が最大となるからである。
【0027】
また、電荷蓄積膜16の膜厚は、0.9nm以上2.8nm以下である。電荷蓄積膜16の膜厚が2.8nmより厚くなると、電荷蓄積膜16に含まれる立方晶ハフニア粒子が互いに繋がってしまう。その結果、立方晶ハフニア粒子が電荷を十分に蓄積することができなくなる恐れがある。
【0028】
また、電荷蓄積膜16の膜厚が0.9nmよりも薄くなると、立方晶ハフニア粒子の個数が少なくなり、立方晶ハフニア粒子の粒径も小さくなる。このため、電荷蓄積膜16の電荷を蓄積する能力が低下してしまう。
【0029】
次に、立方晶ハフニア(HfO2)粒子の面内密度について説明する。面内密度とは、電荷蓄積膜16の積層方向から眺めたときの電荷蓄積膜16の膜面内にどれくらいの粒子が詰まっているかを示す指標である。初めに、立方晶HfO2粒子の面内密度の最大値について説明する。立方晶HfO2が球形であると仮定すると、立方晶HfO2の粒径は電荷蓄積膜16の膜厚の最小値である0.9nmとなる。また、最小の粒径であるこの立方晶HfO2粒子が電荷蓄積膜16の積層方向から眺めたときに電荷蓄積膜16の20nm×20nm角中に最大密度で配置されているとする。まず、20nm×20nm角のうちの一辺を考える。このとき、一辺の立方晶HfO2間の合計の長さが3nm以下であるとする。すると、一辺に(20−3)÷0.9=18個の立方晶HfO2粒子が入る。もう一辺には最密充填である三角格子を組むことを考えれば、((20−3)÷0.9)÷(√3/2)=21列、すなわち18個×21列=378個まで立方晶HfO2粒子をゲート電極とチャネル領域との最短距離間の領域に配置することが可能となる。このときの立方晶HfO2の粒子の面内密度の最大値は、378個/(20nm×20nm)=0.945個/nm2である。
【0030】
次に、立方晶HfO2粒子の面内密度の最小値について説明する。立方晶HfO2が球形であると仮定すると、立方晶HfO2の粒径は電荷蓄積膜16の膜厚の最大値である2.8nmとなる。最大の粒径であるこの立方晶HfO2粒子が電荷蓄積膜16の積層方向から眺めたときに電荷蓄積膜16の20nm×20nm角中に2.8nmの間隔で配置されるとする。まず、20nm×20nm角のうちの一辺を考える。この場合、2.8nm×4個(立方晶HfO2粒子の個数)+2.8nm×3間隔(立方晶HfO2粒子の間隔)=19.6nmであるから一辺に4個入ることになる。すなわち、20nm×20nm角中に立方晶HfO2粒子は4列×4列の配列をとることになる。よって4個(立方晶HfO2粒子が1辺に存在する個数)×4列=16個が20nm角中に入っており、16個/(20nm×20nm)=0.040個/nm2となって、これが立方晶HfO2粒子の面内密度の最小値である。
【0031】
したがって、電荷蓄積膜16に含まれる立方晶ハフニア粒子の面内密度は0.040個/nm2以上0.945個/nm2以下である。
【0032】
なお、電荷蓄積膜18に含まれる立方晶ハフニア粒子はSiを含んでいてもよい。この場合には、Siの価数は+3価となっていることがある。これは、Siの価数が+3となることで、Hfのイオンと同程度の大きさとなり、結晶学的に立方晶ハフニア粒子中に含有されうるようになるからである。
【0033】
トンネル絶縁膜18には、例えばSiO2、SiONを用いることができる。
【0034】
半導体層19には、例えばシリコン又はIGZO(InGaZnO)を用いることができる。他にも、半導体層19には各種半導体半導体ナノチューブ、各種半導体ナノワイヤなどの半導体材料を用いることができる。
【0035】
次に本実施形態に係る半導体記憶装置1の動作原理について説明する。
【0036】
半導体記憶装置1に情報を記憶する場合は、半導体記憶装置1を構成する複数の半導体記憶素子3の制御電極13に任意の電圧をかけることで行われる。このとき、トンネル絶縁膜18を介して半導体層19から電荷が電荷蓄積膜16に蓄積される。このように電荷を電荷蓄積膜16に蓄積することで、半導体記憶装置1に情報が記憶される。
【0037】
本実施形態に係る半導体記憶装置1では、電荷蓄積膜16に含まれる立方晶ハフニア粒子に電荷が蓄積される。本実施形態願で用いる立方晶ハフニア粒子は、常温常圧で通常生成される単斜晶ハフニアと比較して、アニオンサイトに欠損を有する。そして、アニオンサイトにも電荷を蓄積するため、電荷蓄積能力が大幅に高くなるといった特徴がある。このとき、立方晶ハフニア粒子はその周りがハフニウムが少ないハフニウムシリコン酸化物で絶縁されているので、電荷蓄積膜16中で電荷の漏れを抑制することができる。
【0038】
次に本実施形態に係る半導体記憶装置1の製造方法について説明する。
【0039】
まず、半導体基板11上に基板絶縁膜12を形成する。例えば半導体基板11としてシリコン(100)面方位の基板を用いる場合は、熱酸化法によりシリコン(100)面方位の基板を熱酸化することでSiO2を形成する。なお、基板絶縁膜12は、CVD(chemical vapor deposition)法又はスパッタ法などを用いて形成することもできる。
【0040】
次に、基板絶縁膜12上に制御電極13を形成する。制御電極13は、例えばCVD法又はスパッタ法などを用いて形成する。
【0041】
次に、制御電極13上に制御電極絶縁膜14を形成する。制御電極絶縁膜14は、例えばCVD法、スパッタ法、又はMBE(molecular beam epitaxy)法などを用いて形成する。なお、必要に応じて制御電極絶縁膜14上に再び制御電極13、制御電極絶縁膜14を複数積層して形成しても良い。
【0042】
次に半導体基板11上に形成された膜の積層方向に対して孔2を形成する。
【0043】
孔2は、エッチング又はリソグラフィなどの技術を用いて、制御電極絶縁膜14から半導体基板11、基板絶縁膜12、制御電極13、又は制御電極絶縁膜14までの何れかの位置にまで形成する。
【0044】
また、孔2は複数回に分けて形成しても良い。例えば、制御電極13と制御電極絶縁膜14を4層積層して孔2を形成する。そして再び制御電極13と制御電極絶縁膜14を4層積層して先に形成した孔2と重なるように孔2を形成する。ここでは制御電極13と制御電極絶縁膜14の積層数を4層として説明した。しかしながら、制御電極13と制御電極絶縁膜14の積層数や孔2を形成する回数は必要に応じて変更しても良い。
【0045】
次に、孔2の側面に沿ってブロック絶縁膜15を形成する。ブロック絶縁膜15は、例えばCVD法を用いて形成する。このとき、孔2が残る程度にブロック絶縁膜15を形成する。他にも、ブロック絶縁膜15は、スパッタ法を用いることができる。この場合、グロー領域からアーク領域への遷移領域付近の高ガス圧零雰囲気などを用いる。
【0046】
次に、孔2の内部に形成されたブロック絶縁膜15の表面に、シリコン(Si)からなる犠牲層を形成する。なお、犠牲層は後述する電荷蓄積膜16とトンネル絶縁膜18との間に形成しても良い。また、犠牲層は、電荷蓄積膜16とブロック絶縁膜15の間、及び電荷蓄積膜16とトンネル絶縁膜18の間の両方に形成しても良い。犠牲層を形成した後に熱処理を施すことで、電荷蓄積膜16内のHfO2と犠牲層のSiが反応して立方晶ハフニアを形成することができる。
【0047】
また、犠牲層のSiは、Si原子を含む分子を用いて形成する。Si原子を含む分子としては、例えばモノシラン、ジシラン、フェニルグループ、ジエトキシメチルシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、ヘキサメチルジシロキサン、オクタメチルシクロテトラシロキサン、1,1,1,3,3,5,5,5−オクタメチルトリシロキサン、N,N,N’,N’,N”,N”−ヘキサメチルシラントリアシン、テトライソシアネートシラン、ジメチルジメトキシシラン、テトラメチルシラン、トリメチルシラン、ジメチルシラン、メチルシラン、1,1,3,3−テトラメチル−1,3−ジシロキサン、トリメトキシシラン、トリメチルビニルシラン、1,3,5,7−テトラメチルシクロテトラシロキサン、1,1,1,3,3,3−ヘキサメチルジシラザン、テトラエトキシシラン、中でも特にトリスジメチルアミノシラン(TDMAS)、テトラエトキシシラン(TEOS)、1,1,1,3,3,3−ヘキサメチルジシラザン(HMDS)、イソプロピルアミノシラン、及びジイソプロピルアミノシランなどから選択される少なくとも1つの材料を用いることができる。これら材料は気化させることが容易である。これらの気化した分子を基板付近に導入することで、シリコン原子を含む膜を形成することができる。
【0048】
このSiからなる犠牲層はHfO2粒子を立方晶化するため必要である。すなわち、犠牲層に含まれるSiがHfO2中にSi3+を供給する役割と、HfO2中から酸素を奪う役割を持つ。これは、通常は単斜晶が安定なHfO2に対して、Si3+を含有し、酸素を奪われることで、立方晶化させることが可能となるためである。
続いて、犠牲層の表面にハフニウム酸化物(HfO2)からなる電荷蓄積膜16を形成する。電荷蓄積膜16は、ハフニウム(Hf)原子を含む分子、及び酸素(O)原子を含む分子を混合して形成する。
【0049】
ハフニウム原子を含む分子としては、例えばテトラメチルハフニウム、テトラエチルハフニウム、テトラプロピルハフニウム、テトライソプロピルハフニウム、テトラブチルハフニウム、テトライソブチルハフニウム、テトラ第2ブチルハフニウム、テトラ第3ブチルハフニウム等のアルキルハフニウム化合物、ギ酸ハフニウム、酢酸ハフニウム、プロピオン酸ハフニウム、酪酸ハフニウム、イソ酪酸ハフニウム、吉草酸ハフニウム、カプロン酸ハフニウム、カプリル酸ハフニウム、2−エチルヘキサン酸ハフニウム、カプリン酸ハフニウム、ネオデカン酸ハフニウム、ロジン酸ハフニウム、ナフテン酸ハフニウム、ギ酸ハフニル、酢酸ハフニル、プロピオン酸ハフニル、酪酸ハフニル、イソ酪酸ハフニル、吉草酸ハフニル、カプロン酸ハフニル、カプリル酸ハフニル、2−エチルヘキサン酸ハフニル、カプリン酸ハフニル、ネオデカン酸ハフニル、ロジン酸ハフニル、ナフテン酸ハフニル等の有機酸ハフニウム又は有機酸ハフニル化合物、テトラキス(メトキシ)ハフニウム、テトラキス(エトキシ)ハフニウム、テトラキス(プロポキシ)ハフニウム、テトラキス(イソプロポキシ)ハフニウム、テトラキス(ブトキシ)ハフニウム、テトラキス(イソブチルオキシ)ハフニウム、テトラキス(第2ブチルオキシ)ハフニウム、テトラキス(第3ブチルオキシ)ハフニウム、テトラキス(アミロキシ)ハフニウム、テトラキス(第3アミルオキシ)ハフニウム、テトラキス[2−(2−メトキシ)エトキシ]ハフニウム、テトラキス[2−(1−メチル−2−メトキシ)プロポキシ]ハフニウム、テトラキス[2−(2−メトキシ)プロポキシ]ハフニウム、テトラキス[2−(ジメチルアミノ)エトキシ]ハフニウム、テトラキス[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム、テトラキス[2−(2−ジメチルアミノ)プロポキシ]ハフニウム、ビス(2−プロポキシ)ビス[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム、ビス(第3ブトキシ)ビス[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム、ビス(第3ブトキシ)ビス[2−(2−ジメチルアミノ)プロポキシ]ハフニウム、(第3ブトキシ)トリス[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム、トリス(第3ブトキシ)[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム等のアルコキシハフニウム化合物、テトラキス(ジメチルアミノ)ハフニウム、テトラキス(ジエチルアミノ)ハフニウム、テトラキス(エチルメチルアミノ)ハフニウム、テトラキス(ジプロピル)ハフニウム、テトラキス(ジブチルアミノ)ハフニウム、ビス(ジメチルアミノ)ビス(ジエチルアミノ)ハフニウム、ビス(ジエチルアミノ)ビス(エチルメチルアミノ)ハフニウム、(ジエチルアミノ)トリス(エチルメチルアミノ)ハフニウム等のアミノハフニウム化合物;ビス(メトキシ)ビス(ジメチルアミノ)ハフニウム、ビス(メトキシ)ビス(ジエチルアミノ)ハフニウム、ビス(メトキシ)ビス(エチルメチルアミノ)ハフニウム、ビス(エトキシ)ビス(ジメチルアミノ)ハフニウム、ビス(エトキシ)ビス(ジエチルアミノ)ハフニウム、ビス(エトキシ)ビス(エチルメチルアミノ)ハフニウム、ビス(2−プロポキシ)ビス(ジエチルアミノ)ハフニウム、ビス(第3ブチル)ビス(ジエチルアミノ)ハフニウム、ビス(第3ブチル)ビス(エチルメチルアミノ)ハフニウム、(第3ブチル)トリス(エチルメチル)ハフニウム等のアミノハフニウム化合物、テトラキスアセチルアセトネート、テトラキスヘキサン−2,4−ジオネート、テトラキス−5−メチルヘキサン−2,4−ジオネート、テトラキスヘプタン−2,4−ジオネート、テトラキス−2−メチルヘプタン−3,5−ジオネート、テトラキス−5−メチルヘプタン−2,4−ジオネート、テトラキス−6−メチルヘプタン−2,4−ジオネート、テトラキス−2,2−ジメチルヘプタン−3,5−ジオネート、テトラキス−2,6−ジメチルヘプタン−3,5−ジオネート、テトラキス−2,2,6−トリメチルヘプタン−3,5−ジオネート、テトラキス−2,2,6,6−テトラメチルヘプタン−3,5−ジオネート、テトラキス−オクタン−2,4−ジオネート、テトラキス−2,2,6−トリメチルオクタン−3,5−ジオネート、テトラキス−2,6−ジメチルオクタン−3,5−ジオネート、テトラキス−2−メチル−6−エチルデカン−3,5−ジオネート、テトラキス−2,2−ジメチル−6−エチルデカン−3,5−ジオネート等のアルキル置換β−ジケトネート類、テトラキス−1,1,1−トリフルオロペンタン−2,4−ジオネート、テトラキス−1,1,1−トリフルオロ−5,5−ジメチルヘキサン−2,4−ジオネート、テトラキス−1,1,1,5,5,5−ヘキサフルオロペンタン−2,4−ジオネート、テトラキス−1,3−ジパーフルオロヘキシルプロパン−1,3−ジオネート等のフッ素置換アルキルβ−ジケトネート類、テトラキス−1,1,5,5−テトラメチル−1−メトキシヘキサン−2,4−ジオネート、テトラキス−2,2,6,6−テトラメチル−1−メトキシヘプタン−3,5−ジオネート、テトラキス−2,2,6,6−テトラメチル−1−(2−メトキシエトキシ)ヘプタン−3,5−ジオネート等のエーテル置換β−ジケトネート類等のハフニウムβ−ジケトネート化合物、テトラキスシクロペンタジエニルハフニウム、テトラキス(メチルシクロペンタジエニル)ハフニウム、テトラキス(エチルシクロペンタジエニル)ハフニウム、テトラキス(ペンタメチルシクロペンタジエニル)ハフニウム等のシクロペンタジエニルハフニウム化合物等、アルキルハフニウム化合物、有機酸ハフニウム化合物、アルコキシハフニウム化合物、アミノハフニウム化合物、ハフニウムのβ−ジケトネート化合物、シクロペンタジエニル化合物、四塩化ハフニウム等のハフニウムハライド、塩化ハフニル、ハフニウムのβ−ジケトネート化合物、中でも特にハフニウム塩化物、テトラキスジメチルアミノハフニウム(TDMAH)、及びテトラキスエチルメチルアミノハフニウム(TEMAH)などから選択される少なくとも1つの材料を用いることができる。これらの材料は気化させることが容易である。これらの気化した分子を基板付近に導入することで、ハフニウム原子を含む膜を形成させることができる。
酸素原子を含む分子としては、例えばO2、NO、NO2、N2O、O3、CO、CO2、H2O2、及びアルコール類などの材料を用いることができる。なお、上記した中でもO2、O3、H2O2、又はアルコール類などの材料を混合させた用いることが好ましい。
【0050】
また、電荷蓄積膜16の形成は、例えばALD(Atomic layer deposition)法を用いて形成する。電荷蓄積膜16は、CVD法の範疇に含まれる各種成膜方法、例えばホットウォール熱CVD法(hot−wall thermal CVD)、APCVD法(Atmospheric pressure CVD)、LPCVD法(Low−pressure CVD)、UHVCVD法(Ultrahigh vacuum CVD)、AACVD法(Aerosol assisted CVD)、DLICVD法(Direct liquid injection CVD)、MPCVD法 (Microwave plasma−assisted CVD)、PECVD法(Plasma−Enhanced CVD)、RPECVD法(Remote plasma−enhanced CVD)、ALCVD法(Atomic layer CVD)、HWCVD法(Hot wire CVD)、Cat−CVD法(catalytic CVD)、HFCVD法(hot filament CVD)、MOCVD法(Metalorganic chemical vapor deposition)、HPCVD法(Hybrid Physical−Chemical Vapor Deposition)、RTCVD法(Rapid thermal CVD)、VPE法(Vapor phase epitaxy)、熱 CVD法、PECVD法(Plasma Enhanced CVD)、HDPCVD法(high density plasma chemical vapor deposition)) 、MCVD法(modified chemical vapor deposition )、DCVD法(digital chemical vapor deposition)、SACVD法(Sub−Atmospheric CVD)、ECD法(Electro Chemical Deposition)、ALD法(Atomic layer deposition)、AVD(Atomic Vapor Deposition)などの各種成膜手法を用いることができる。
【0051】
本実施形態のような半導体記憶装置の構造を作製するためのトンネル膜、電荷蓄積膜、ブロック絶縁膜の作製手法としては、CVD法の範疇に含まれる方法であることが好ましい。例えばスパッタ法、MBE法、PVD法、塗布法などでは孔21の内部を均一に覆うような絶縁膜を形成することは難しいため、本実施形態に係る半導体記憶装置を形成することは困難である。またMOCVD法やALD法などでは化学量論比組成のHfO2や、金属Hfなどを作製することは可能である。しかしながら、少なくともSi3+又は酸素欠損を含有するような立方晶HfO2を形成することは難しい。然るに立方晶HfO2粒子を含む電荷蓄積膜を得るためには、本実施形態にて開示したような犠牲層(Si)が必要である。
【0052】
なお、電荷蓄積膜16を形成した後に熱処理を施すことで、電荷蓄積膜16を改質してもよい。電荷蓄積膜16を改質する目的は4つある。一つ目は、電荷蓄積膜16中に含まれる不純物などを除去することである。二つ目は、電荷蓄積膜16中に含ませたい組成成分を追加することである。三つ目は、電荷蓄積膜16の組成分布を変化させることである。四つ目は、電荷蓄積膜16中の結晶状態を変化させることである。
【0053】
電荷蓄積膜16の改質方法としては、熱処理以外にも、プラズマを用いる方法、イオン又は粒子を衝突させる方法、オゾンなどの反応性の高い気体を用いる方法、又はラジカルなど内部エネルギーが基底状態より高い状態にある粒子を衝突させる方法を用いることができる。なお、これら方法を組み合わせて電荷蓄積膜16の改質を行うこともできる。
【0054】
図3は、熱処理を施すことで、犠牲層に含まれるSiが電荷蓄積膜16内に移動することを示す図である。図3に示すように、熱処理を施すことで、犠牲層に含まれるSiを電荷蓄積膜16内に移動させることができる。その結果、電荷蓄積膜16内に立方晶ハフニア粒子を形成することができる。これは、電荷蓄積膜16内で立方晶ハフニア粒子として存在するほうがエネルギー的に安定だからである。なお、犠牲層をブロック絶縁膜15と電荷蓄積膜16の間に設けなくても、ブロック絶縁膜15に含まれるSiが電荷蓄積膜16内に移動することで、電荷蓄積膜16内に立方晶ハフニア粒子を形成することもできる。しかし、この場合にはブロック絶縁膜15に含まれる成分が拡散してしまう恐れがあるのであまり好ましくない。
【0055】
なお、電荷蓄積膜16に熱処理を施す工程は、電荷蓄積膜16の形成途中、形成後、又は半導体記憶装置1の形成後などでもよい。
【0056】
次に、電荷蓄積膜16の側面に沿ってトンネル絶縁膜18を形成する。トンネル絶縁膜18は、例えばCVD法、又はCVD法の範疇に含まれる各種成膜手法を用いることできる。
【0057】
次に、トンネル絶縁膜18の側面に沿って半導体層19を形成する。半導体層19は孔2を全て埋めるように形成することが好ましい。
【0058】
以降、半導体記憶装置の製造工程は、従来技術を用いて形成することができるので説明は省略する。
【0059】
なお、本実施形態に係る半導体記憶装置1は、例えば図4に示すようにBiCS(Bit−Cost Scalable)技術を用いた3次元構造の半導体記憶装置にも応用することができる。
【0060】
本実施形態に係る半導体記憶装置1を用いることで、高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる。
(実施例1)
【0061】
第1の実施形態に係る半導体記憶装置1を作製して評価した。
【0062】
半導体基板11には単結晶Si、基板絶縁膜12にはSiO2、制御電極13には高ドープの多結晶シリコン、制御電極絶縁膜14にはSiO2、ブロック絶縁膜15にはAl2O3、犠牲層にはSi、電荷蓄積膜16にはHfO2、トンネル絶縁膜18にはSiO2、半導体層19にはシリコンを用いた。なお、半導体基板11上には、基板絶縁膜12、制御電極13、及び制御電極絶縁膜14を形成している。
【0063】
図5は、電荷蓄積膜16の膜厚を変化させたときのフラットバンドシフトウィンドウを評価した結果を示す図である。縦軸は、フラットバンドシフトウィンドウ(V)を示す。横軸は、電荷蓄積膜16の膜厚(nm)を示す。また、実線は測定値を示す。破線は電荷蓄積膜16の膜厚とフラットバンドシフトウィンドウの一般的な挙動を示す。
【0064】
なお、フラットバンドシフトウィンドウの広さを調べることで、電荷蓄積膜16の電荷を蓄積する能力を知ることができる。すなわち、フラットバンドシフトウィンドウが広いと電荷蓄積膜16が蓄積する電荷量が多く、フラットバンドシフトウィンドウが狭いと電荷蓄積膜16が蓄積する電荷量が少ない。
【0065】
図5に示す破線のように、電荷蓄積膜16の膜厚を薄くしていくと、それに伴ってフラットバンドシフトウィンドウは狭くなる。これは、電荷が蓄積される体積が減るためである。
【0066】
ところが実際には、図5に示す実線のように、電荷蓄積膜16の膜厚が2.8nmよりも薄くなると、フラットバンドシフトウィンドウが広がることがわかる。そして、電荷蓄積膜16の膜厚が0.9nmよりも薄くなると、いったん広がったフラットバンドシフトウィンドウが狭くなることがわかる。
【0067】
このことから、電荷蓄積膜16の膜厚が0.9nm以上2.8nm以下の場合で、電荷蓄積膜16の電荷を蓄積する能力が向上していることがわかる。
【0068】
次に、電荷蓄積膜16の膜厚を5nm、4nm、3nm、2nm、及び1nmとして半導体記憶装置1を作製した。そして、電荷蓄積膜16の近傍をTEM(Transmission Electron Microscope)を用いて観察した。
【0069】
図6は、電荷蓄積膜16の膜厚を5nm、3nm、2nm、及び1nmとして作製した半導体記憶装置1の電荷蓄積膜16の近傍における断面TEM観察の結果を示す。
【0070】
電荷蓄積膜16において、黒く見えているのが立方晶HfO2であると考えられる。立方晶HfO2に含まれるハフニウム原子の原子番号が大きいために、電子線が散乱して黒く見えている。
【0071】
電荷蓄積膜16の膜厚が5nm及び3nmでは、立方晶HfO2が繋がっていることがわかる。しかしながら、電荷蓄積膜16の膜厚が2nm及び1nmでは、白く見える領域が存在していることがわかる。このことから、電荷蓄積膜16の膜厚が薄くなるにつれて、立方晶HfO2が分離して粒子になっていることがわかる。
【0072】
つまり、図5を用いて説明した電荷蓄積膜16の膜厚とフラットバンドシフトウィンドウの結果において、電荷蓄積膜の膜厚が2.8nm以下でフラットバンドシフトウィンドウが広がったのは、立方晶HfO2が粒子になったためであると考えられる。すなわち、立方晶HfO2の粒子が電荷を蓄積しているために、フラットバンドシフトウィンドウが広がったと考えられる。
【0073】
次に、電荷蓄積膜16の膜厚を3nmとして作製した半導体記憶装置1の電荷蓄積膜16に対して、GIXA法(Glancing Incidence X−ray Analysis)又はXRR法(X−ray Reflectometer)による膜密度分析を行った。
【0074】
分析の結果、ハフニアの密度が10.7g/cm3と見積もられた。この値は、立方晶HfO2の理論密度である10.4g/cm3とほぼ同一であることがわかった。一方で、例えば単結晶のハフニア(HfO2)の理論密度は9.68g/cm3であり、アモルファスのハフニアの理論密度は9.68g/cm3よりも更に小さい。従って、本実施例により得られた電荷蓄積膜16におけるHfO2の粒子の結晶構造は立方晶であると考えられる。
【0075】
次に、電荷蓄積膜16の膜厚を1nmとして作製した半導体記憶装置1の組成を調べるために、XPS(Photoelectron Spectroscopy)測定を行った。
【0076】
具体的には、ブロック絶縁膜15をスパッタ法によって削ることで電荷蓄積膜16を露出させて、電荷蓄積膜16に対してXPS測定を行った。
【0077】
図7は、電荷蓄積膜16に対してXPS測定を行った結果を示す図である。
【0078】
Hfの4f軌道及びOの1s軌道からのピークが存在するので、電荷蓄積膜16内にHf及びOが含まれていることがわかる。
【0079】
また、Siの2p軌道からのピークも存在していることがわかる。これは、電荷蓄積膜16を形成した後に熱処理を施すことで、犠牲層内のSiが電荷蓄積膜16内に移動したためであると考えられる。
【0080】
すなわち、電荷蓄積膜16中に立方晶HfO2の粒子が形成されていることがわかる。
(第2の実施形態)
【0081】
図8は、本発明の第2の実施形態に係る半導体記憶装置1を示す図である。
【0082】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が混ざりあっている点が第1の実施形態に係る半導体記憶装置1と異なる。また、電荷蓄積膜16に含まれる立方晶ハフニア粒子17が電荷蓄積膜16の層厚の中心からトンネル絶縁膜18側に寄っている点も異なる。
【0083】
この場合、図8に示すようにブロック絶縁膜15と電荷蓄積膜16の間に明瞭な境界が見られなくなる。
ブロック絶縁膜15の材料には、例えばSiO2を用いる。そして、電荷蓄積膜16の材料には、例えばHfSiOを用いる。このとき、電荷蓄積膜16を構成するHfSiOのHfは立方晶ハフニア粒子に寄与するために、電荷蓄積膜16の立方晶ハフニア粒子が形成されていない領域はHfが少ない状態になっている。すなわち、ブロック絶縁膜15と立方晶ハフニア粒子を除いた電荷蓄積膜16との主な成分はSiとOとなっている。
【0084】
このように、ブロック絶縁膜15と立方晶ハフニア粒子を除いた電荷蓄積膜16との主な成分をほぼ同一にすることができるので、ブロック絶縁膜15及び電荷蓄積膜16の膜厚を薄くすることができる。また、ブロック絶縁膜15の材料と電荷蓄積膜16の材料は混ざりあっても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第3の実施形態)
【0085】
図9は、本発明の第3の実施形態に係る半導体記憶装置1を示す図である。
【0086】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が、ブロック絶縁膜15と電荷蓄積膜16の境界付近で混ざっている点が第1の実施形態に係る半導体記憶装置1と異なる。すなわち、ブロック絶縁膜15の材料の成分は、電荷蓄積膜16側に向かって減少している。一方で電荷蓄積膜16の材料の成分は、ブロック絶縁膜15側に向かって減少している。また、電荷蓄積膜16に含まれる立方晶ハフニア粒子17が電荷蓄積膜16の層厚の中心からトンネル絶縁膜18側に寄っている点も異なる。
【0087】
この場合、図9に示すようにブロック絶縁膜15と電荷蓄積膜16の境界で、ブロック絶縁膜15の材料と電荷蓄積膜16の材料が混ざりあうために明瞭な境界が見られなくなる。
【0088】
ブロック絶縁膜15の材料には例えばLaAlOを用いる。そして、電荷蓄積膜16の材料には例えばHfSiOを用いる。このとき、ブロック絶縁膜15から電荷蓄積膜16側に向かって、LaとAlの成分が減少している。一方で、電荷蓄積膜16からブロック絶縁膜15側に向かってSiの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からブロック絶縁膜15側に向かって減少するということは生じにくい。ブロック絶縁膜15と電荷蓄積膜16の境界付近ではHfの少ないLaAlHfSiOが形成されている。
【0089】
このように、ブロック絶縁膜15と電荷蓄積膜16の境界でブロック絶縁膜15と電荷蓄積膜16が混ざりあうために、ブロック絶縁膜15及び電荷蓄積膜16の膜厚を薄くすることができる。また、ブロック絶縁膜15の材料と電荷蓄積膜16の材料は混ざっても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第4の実施形態)
【0090】
図10は、本発明の4の実施形態に係る半導体記憶装置1を示す図である。
【0091】
本実施形態に係る半導体記憶装置1は、電荷蓄積膜16の材料と犠牲層の材料とトンネル絶縁膜18の材料が混ざり合っている点が第1の実施形態に係る半導体記憶装置1と異なる。また、電荷蓄積膜16に含まれる立方晶ハフニア粒子17が電荷蓄積膜16の層厚の中心からブロック絶縁膜15側に寄っている点も異なる。
【0092】
この場合、図10に示すように電荷蓄積膜16とトンネル絶縁膜18の間に明瞭な境界が見られなくなる。
【0093】
電荷蓄積膜16の材料には、例えばHfSiOを用いる。そして、トンネル絶縁膜18の材料には、例えばSiO2を用いる。このとき、電荷蓄積膜16を構成するHfSiOのHfは立方晶ハフニア粒子に寄与するために、電荷蓄積膜16の立方晶ハフニア粒子が形成されていない領域はHfが少ない状態になっている。すなわち、トンネル絶縁膜18と立方晶ハフニア粒子を除いた電荷蓄積膜16との主な成分はSiとOとなる。よって、電荷蓄積膜16とトンネル絶縁膜18の明瞭な境界が見られなくなる。
【0094】
このように、トンネル絶縁膜18と立方晶ハフニア粒子を除いた電荷蓄積膜16との主な成分をほぼ同一にすることができるので、トンネル絶縁膜18及び電荷蓄積膜16の膜厚を薄くすることができる。また、トンネル絶縁膜18の材料と電荷蓄積膜16の材料は混ざり合っても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第5の実施形態)
【0095】
図11は、本発明の第5の実施形態に係る半導体記憶装置1を示す図である。
【0096】
本実施形態に係る半導体記憶装置1は、電荷蓄積膜16の材料と犠牲層の材料とトンネル絶縁膜18の材料が、電荷蓄積膜16とトンネル絶縁膜18の境界付近で混ざっている点が第1の実施形態に係る半導体装置1と異なる。すなわち、トンネル絶縁膜18の材料の成分は、電荷蓄積膜16側に向かって減少している。一方で電荷蓄積膜16の材料の成分は、トンネル絶縁膜18側に向かって減少している。また、電荷蓄積膜16に含まれる立方晶ハフニア粒子17が電荷蓄積膜16の層厚の中心からブロック絶縁膜15側に寄っている点も異なる。
【0097】
この場合、図11に示すように電荷蓄積膜16とトンネル絶縁膜18の境界で、電荷蓄積膜16の材料とトンネル絶縁膜18の材料が混ざりあうために明瞭な境界が見られなくなる。
【0098】
また、電荷蓄積膜16の材料には例えばHfLaOを用いる。そして、トンネル絶縁膜18の材料には例えばSiO2を用いる。このとき、トンネル絶縁膜18から電荷蓄積膜16側に向かって、Siの成分が減少している。一方で、電荷蓄積膜16側からトンネル絶縁膜18側に向かってLaの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からトンネル絶縁膜18側に向かって減少するということは生じにくい。トンネル絶縁膜18と電荷蓄積膜16の境界付近ではHfの少ないLaHfSiOが形成されている。
【0099】
このように、トンネル絶縁膜18と電荷蓄積膜16の境界でトンネル絶縁膜18と電荷蓄積膜16が混ざり合うために、トンネル絶縁膜18及び電荷蓄積膜16の膜厚を薄くすることができる。また、トンネル絶縁膜18の材料と電荷蓄積膜16の材料は混ざっても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第6の実施形態)
【0100】
図12は、本発明の第6の実施形態に係る半導体記憶装置1を示す図である。
【0101】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が混ざりあい、トンネル絶縁膜18の材料と電荷蓄積膜16の材料が混ざりあっている点が第1の実施形態に係る半導体記憶装置1と異なる。
【0102】
この場合、図12に示すように、ブロック絶縁膜15と電荷蓄積膜16の間、及びトンネル絶縁膜18と電荷蓄積膜16の間に明瞭な境界が見られなくなる。
【0103】
電荷蓄積膜16の材料には、例えばHfSiOを用いる。そして、ブロック絶縁膜15及びトンネル絶縁膜18の材料にはSiO2を用いる。このとき。電荷蓄積膜16を構成するHfSiOのHfは立方晶ハフニア粒子に寄与するために、電荷蓄積膜16の立方晶ハフニア粒子が形成されていない領域はHfが少ない状態になっている。すなわち、ブロック絶縁膜15、トンネル絶縁膜18、及び立方晶ハフニア粒子を除いた電荷蓄積膜16の主な成分はSiとOとなる。よって、ブロック絶縁膜15と電荷蓄積膜16の境界、及びトンネル絶縁膜18と電荷蓄積膜16の明瞭な境界が見られなくなる。
【0104】
このように、ブロック絶縁膜15、トンネル絶縁膜18、及び立方晶ハフニア粒子を除いた電荷蓄積膜16の主な成分をほぼ同一にすることができるので、ブロック絶縁膜15、電荷蓄積膜16、及びトンネル絶縁膜18の膜厚を薄くすることができる。また、ブロック絶縁膜15の材料、電荷蓄積膜16の材料、及びトンネル絶縁膜18の材料は混ざりあっても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第7の実施形態)
【0105】
図13は、本発明の第7の実施形態に係る半導体記憶装置1を示す図である。
【0106】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が、ブロック絶縁膜15と電荷蓄積膜16の境界付近で混ざりあっている点が第1の実施形態に係る半導体記憶装置1と異なる。また、電荷蓄積膜16の材料と犠牲層の材料とトンネル絶縁膜18の材料が、電荷蓄積膜16とトンネル絶縁膜18の境界付近で混ざりあっている点も第1の実施形態に係る半導体記憶装置1と異なる。すなわち、ブロック絶縁膜15と電荷蓄積膜16においては、ブロック絶縁膜15の材料の成分が電荷蓄積膜16側に向かって減少している。一方で電荷蓄積膜16の材料の成分がブロック絶縁膜15側に向かって減少している。また、電荷蓄積膜16とトンネル絶縁膜18においては、電荷蓄積膜16の材料の成分がトンネル絶縁膜18側に向かって減少している。一方でトンネル絶縁膜18の材料の成分は電荷蓄積膜16側に向かって減少している。
【0107】
ブロック絶縁膜15にはGdAlOを用いて、電荷蓄積膜16にはHfSiOを用いて、トンネル絶縁膜18にはSiONを用いる。
【0108】
このとき、ブロック絶縁膜15と電荷蓄積膜16においては、ブロック絶縁膜15から電荷蓄積膜16側に向かって、GdとAlの成分が減少している。一方で、電荷蓄積膜16からブロック絶縁膜15側に向かって、Siの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からブロック絶縁膜15側に向かって減少するということは生じにくい。ブロック絶縁膜15と電荷蓄積膜16の境界付近ではHfの少ないGdAlHfSiOが形成されている。
【0109】
また、電荷蓄積膜16とトンネル絶縁膜18においては、トンネル絶縁膜18から電荷蓄積膜16側に向かってNの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からトンネル絶縁膜18側に向かって減少するということは生じにくい。電荷蓄積膜16とトンネル絶縁膜18の境界付近ではHfの少ないHfSiONが形成されている。
【0110】
このように、ブロック絶縁膜15と電荷蓄積膜16とが混ざり合い、電荷蓄積膜16とトンネル絶縁膜18とが混ざり合うために、ブロック絶縁膜15、電荷蓄積膜16、及びトンネル絶縁膜18の膜厚を薄くすることができる。また、ブロック絶縁膜15と電荷蓄積膜16とが混ざり合い、電荷蓄積膜16とトンネル絶縁膜18とが混ざり合ってもよいので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第8の実施形態)
【0111】
図14は、本発明の第8の実施形態に係る半導体記憶装置1を示す図である。
【0112】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が、ブロック絶縁膜15と電荷蓄積膜16の境界付近で混ざりあっている点が第1の実施形態に係る半導体記憶装置1と異なる。また、電荷蓄積膜16の材料と犠牲層の材料とトンネル絶縁膜18の材料が、電荷蓄積膜16とトンネル絶縁膜18の境界付近で混ざりあっている点も第1の実施形態に係る半導体記憶装置1と異なる。すなわち、ブロック絶縁膜15と電荷蓄積膜16においては、ブロック絶縁膜15の材料の成分が電荷蓄積膜16側に向かって減少している。一方で電荷蓄積膜16の材料の成分がブロック絶縁膜15側に向かって減少している。また、電荷蓄積膜16とトンネル絶縁膜18においては、電荷蓄積膜16の材料の成分がトンネル絶縁膜18側に向かって減少している。一方でトンネル絶縁膜18の材料の成分が電荷蓄積膜16側に向かって減少している。
【0113】
ブロック絶縁膜15にはYAlOを用いて、電荷蓄積膜16にはHfSiOを用いて、トンネル絶縁膜18にはSiGeOを用いる。
【0114】
このとき、このとき、ブロック絶縁膜15と電荷蓄積膜16においては、ブロック絶縁膜15から電荷蓄積膜16側に向かって、YとAlの成分が減少している。一方で、電荷蓄積膜16からブロック絶縁膜15側に向かって、Siの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からブロック絶縁膜15側に向かって減少するということは生じにくい。ブロック絶縁膜15と電荷蓄積膜16の境界付近ではHfの少ないYAlHfSiOが形成されている。
【0115】
また、電荷蓄積膜16とトンネル絶縁膜18においては、トンネル絶縁膜18から電荷蓄積膜16側に向かってGeの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からトンネル絶縁膜18側に向かって減少するということは生じにくい。電荷蓄積膜16とトンネル絶縁膜18の境界付近ではHfの少ないHfSiGeOが形成さている。
【0116】
このように、ブロック絶縁膜15と犠牲層の材料と電荷蓄積膜16とが混ざり合い、電荷蓄積膜16と犠牲層の材料とトンネル絶縁膜18とが混ざり合うために、ブロック絶縁膜15、電荷蓄積膜16、及びトンネル絶縁膜18の膜厚を薄くすることができる。また、ブロック絶縁膜15と電荷蓄積膜16とが混ざり合い、電荷蓄積膜16とトンネル絶縁膜18とが混ざり合ってもよいので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
【符号の説明】
【0117】
1 … 半導体記憶装置、2 … 孔、3 … 半導体記憶素子、11 … 半導体基板、12 … 基板絶縁膜、13 … 制御電極(ゲート電極)、14 … 制御電極絶縁膜、15 … ブロック絶縁膜、16 … 電荷蓄積膜、17 … 立方晶ハフニア粒子、18 … トンネル絶縁膜、19 … 半導体層、20 … 積層体
【技術分野】
【0001】
本発明は、半導体記憶素子、及び半導体記憶装置に関する。
【背景技術】
【0002】
微細化の進展に伴って半導体記憶素子を構成する電荷蓄積膜の薄膜化が進展しつつある。電荷蓄積膜は、電荷を蓄積する働きをする。そして、電荷蓄積膜は、記憶の実態としての働きをする。
【0003】
また、特開2004−71877号公報には、MONOS(metal/oxide/nitride/oxide/semiconductor)型の半導体記憶装置が開示されている。この半導体記憶素子には、電荷蓄積膜として窒化シリコン(SiN)が用いられている。
【0004】
しかしながら、SiNの比誘電率は9程度であり、蓄積された電荷を遮蔽する力が弱い。このため、上記したように電荷蓄積膜が薄膜化されると十分な電荷が蓄積できなくなってしまう。
【0005】
特に隣接する半導体記憶素子が複数用いられている半導体記憶装置において電荷蓄積膜が連続している場合、電荷蓄積膜に蓄積された電荷が十分に保持されず、隣接する半導体記憶素子の方向へ電荷が流出してしまう恐れがある。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2004−71877号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
そこで、本発明は、高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる半導体記憶素子、及び半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一態様に係る半導体記憶素子は、半導体層と、前記半導体層上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子を含む電荷蓄積膜と、前記電荷蓄積膜上に設けられたブロック絶縁膜と、前記ブロック絶縁膜上に設けられた制御電極とを備えることを特徴とする。
【0009】
また、本発明の一態様に係る半導体記憶装置は、絶縁膜と制御電極とが基板上に交互に積層された積層体と、前記積層体が積層された方向に対して、前記積層体の上面から、最下層の前記制御電極まで貫通して設けられた孔の側面に設けられたブロック絶縁膜と、前記ブロック絶縁膜の内面に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子を含む電荷蓄積膜と、前記電荷蓄積膜の内面に設けられたトンネル絶縁膜と、前記トンネル絶縁膜の内面に設けられた半導体層とを備えることを特徴とする。
【発明の効果】
【0010】
本発明によれば、高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる半導体記憶素子、及び半導体記憶装置を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の第1の実施形態に係る半導体記憶装置1を示す図。
【図2】半導体記憶装置1を製造する工程で形成された孔2を示す図。
【図3】立方晶ハフニア粒子17が形成されることを説明する図。
【図4】BiCS(Bit−Cost Scalable)技術を用いた3次元構造の半導体記憶装置を示す図。
【図5】電荷蓄積膜16の膜厚とフラットバンドシフトウィンドウの関係を示す図。
【図6】断面TEM観察の結果を示す図。
【図7】電荷蓄積膜16のXPSの結果を示す図。
【図8】第2の実施形態に係る半導体記憶装置1を示す図。
【図9】第3の実施形態に係る半導体記憶装置1を示す図。
【図10】第4の実施形態に係る半導体記憶装置1を示す図。
【図11】第5の実施形態に係る半導体記憶装置1を示す図。
【図12】第6の実施形態に係る半導体記憶装置1を示す図。
【図13】第7の実施形態に係る半導体記憶装置1を示す図。
【図14】第8の実施形態に係る半導体記憶装置1を示す図。
【発明を実施するための形態】
【0012】
以下、図面を参照して本発明の実施形態を詳細に説明する。
(第1の実施形態)
【0013】
図1は、本発明の第1の実施形態に係る半導体記憶装置1の構造を示す。
【0014】
半導体記憶装置1は、半導体基板11上に基板絶縁膜12(絶縁膜ともいう)が設けられ、さらに基板絶縁膜12上に制御電極(ゲート電極)13と制御電極絶縁膜14(絶縁膜ともいう)が交互に複数積層して設けられている。すなわち、半導体基板11上に、絶縁膜と制御電極とが交互に積層された積層体20が設けられた構造を有する。そして、それぞれの積層体20が積層された方向において積層体20の上面から半導体基板11にまで孔2が設けられている。
【0015】
孔2は例えば図2のように形成されている。孔2は、半導体基板11にまで形成されていなくてもよい。すなわち、基板絶縁膜12、制御電極13、又は制御電極絶縁膜14の何れかにまで形成されていても良い。孔2は、制御電極13と制御電極絶縁膜14とが交互に複数積層された制御電極13のうち、最下層の制御電極13にまで形成されていることが好ましい。
【0016】
さらに、孔2の側面に沿ってブロック絶縁膜15、電荷蓄積膜16、トンネル絶縁膜17、及びチャネル領域となる半導体層19が形成されている。また、電荷蓄積膜16には、立方晶ハフニア(HfO2)粒子17が含まれている。
【0017】
なお、制御電極13と制御電極絶縁膜14は複数形成さていなくても良い。
【0018】
半導体記憶装置1は、複数の隣接する半導体記憶素子3からなる。図1の破線で囲まれた領域が半導体記憶素子3に相当する。すなわち、図1の波線に示すように半導体記憶素子3は、半導体層19上に、トンネル絶縁膜18、ブロック絶縁膜15、制御電極13が順に設けられている。また、制御電極13を挟んで対向するように制御電極絶縁膜14が設けられている。
【0019】
半導体基板11には、(100)面が露出した単結晶シリコン(Si)の基板が好ましい。他にも、半導体基板11には、poly−Si基板、単結晶ゲルマニウム(Ge)基板、シリコン基板上にエピタキシャル成長させたSiGeエピタキシャル基板、InP基板、又はGaAs基板などの半導体記憶装置を形成することが可能な基板を用いることができる。
【0020】
基板絶縁膜12には、例えばSiO2、SiN、Al2O3、又はHfSiOなどの絶縁膜を用いることができる。
【0021】
制御電極13には、例えば高ドープの多結晶シリコンを用いることができる。他にも、制御電極13には電気伝導性に優れた材料であればよい。例えばTa、TaC、TaN、TaB、Ta(O、C、N)、W、WC、WN、WB、W(O、C、N)、Hf、HfC、HfN、HfB、Hf(O、C、N)、Re、ReC、ReN、ReO、ReB、Re(O、C、N)、Nb、NbC、NbN、NbB、Nb(O、C、N)、Mo、MoC、MoN、MoB、Mo(O、C、N)、Zr、ZrC、ZrN、ZrB、Zr(O、C、N)、Ti、TiC、TiN、TiB、又はTi(O、C、N)等の材料を用いることができる。また、制御電極13は耐熱性に優れていることが好ましい。なお、制御電極13は仕事関数を適切な値に調整できることが好ましい。具体的にはTa又はTa化合物を用いることができる。
【0022】
制御電極絶縁膜14には、例えばSiO2、SiN、Al2O3、又はHfSiOなどの絶縁膜を用いることができる。
【0023】
ブロック絶縁膜15には、例えばSiO2、又はAl2O3を用いることができる。
【0024】
電荷蓄積膜16には、例えばハフニウムシリコン酸化物(HfSiO)を用いることができる。
【0025】
電荷蓄積膜16がハフニウムシリコン酸化物である場合、ハフニウムシリコン酸化物中のOを除いたHfとSiの混合比は、HfとSiに対するSiの比率が4%以上50%以下であることが好ましい。Siの比率が4%未満又は50%より多くなると、立方晶ハフニア粒子を形成することが困難となるからである。
【0026】
また、上記の場合においてSiの比率が12%以上15%以下であることがより好ましい。このとき、立方晶ハフニア粒子の比誘電率が最大となるからである。
【0027】
また、電荷蓄積膜16の膜厚は、0.9nm以上2.8nm以下である。電荷蓄積膜16の膜厚が2.8nmより厚くなると、電荷蓄積膜16に含まれる立方晶ハフニア粒子が互いに繋がってしまう。その結果、立方晶ハフニア粒子が電荷を十分に蓄積することができなくなる恐れがある。
【0028】
また、電荷蓄積膜16の膜厚が0.9nmよりも薄くなると、立方晶ハフニア粒子の個数が少なくなり、立方晶ハフニア粒子の粒径も小さくなる。このため、電荷蓄積膜16の電荷を蓄積する能力が低下してしまう。
【0029】
次に、立方晶ハフニア(HfO2)粒子の面内密度について説明する。面内密度とは、電荷蓄積膜16の積層方向から眺めたときの電荷蓄積膜16の膜面内にどれくらいの粒子が詰まっているかを示す指標である。初めに、立方晶HfO2粒子の面内密度の最大値について説明する。立方晶HfO2が球形であると仮定すると、立方晶HfO2の粒径は電荷蓄積膜16の膜厚の最小値である0.9nmとなる。また、最小の粒径であるこの立方晶HfO2粒子が電荷蓄積膜16の積層方向から眺めたときに電荷蓄積膜16の20nm×20nm角中に最大密度で配置されているとする。まず、20nm×20nm角のうちの一辺を考える。このとき、一辺の立方晶HfO2間の合計の長さが3nm以下であるとする。すると、一辺に(20−3)÷0.9=18個の立方晶HfO2粒子が入る。もう一辺には最密充填である三角格子を組むことを考えれば、((20−3)÷0.9)÷(√3/2)=21列、すなわち18個×21列=378個まで立方晶HfO2粒子をゲート電極とチャネル領域との最短距離間の領域に配置することが可能となる。このときの立方晶HfO2の粒子の面内密度の最大値は、378個/(20nm×20nm)=0.945個/nm2である。
【0030】
次に、立方晶HfO2粒子の面内密度の最小値について説明する。立方晶HfO2が球形であると仮定すると、立方晶HfO2の粒径は電荷蓄積膜16の膜厚の最大値である2.8nmとなる。最大の粒径であるこの立方晶HfO2粒子が電荷蓄積膜16の積層方向から眺めたときに電荷蓄積膜16の20nm×20nm角中に2.8nmの間隔で配置されるとする。まず、20nm×20nm角のうちの一辺を考える。この場合、2.8nm×4個(立方晶HfO2粒子の個数)+2.8nm×3間隔(立方晶HfO2粒子の間隔)=19.6nmであるから一辺に4個入ることになる。すなわち、20nm×20nm角中に立方晶HfO2粒子は4列×4列の配列をとることになる。よって4個(立方晶HfO2粒子が1辺に存在する個数)×4列=16個が20nm角中に入っており、16個/(20nm×20nm)=0.040個/nm2となって、これが立方晶HfO2粒子の面内密度の最小値である。
【0031】
したがって、電荷蓄積膜16に含まれる立方晶ハフニア粒子の面内密度は0.040個/nm2以上0.945個/nm2以下である。
【0032】
なお、電荷蓄積膜18に含まれる立方晶ハフニア粒子はSiを含んでいてもよい。この場合には、Siの価数は+3価となっていることがある。これは、Siの価数が+3となることで、Hfのイオンと同程度の大きさとなり、結晶学的に立方晶ハフニア粒子中に含有されうるようになるからである。
【0033】
トンネル絶縁膜18には、例えばSiO2、SiONを用いることができる。
【0034】
半導体層19には、例えばシリコン又はIGZO(InGaZnO)を用いることができる。他にも、半導体層19には各種半導体半導体ナノチューブ、各種半導体ナノワイヤなどの半導体材料を用いることができる。
【0035】
次に本実施形態に係る半導体記憶装置1の動作原理について説明する。
【0036】
半導体記憶装置1に情報を記憶する場合は、半導体記憶装置1を構成する複数の半導体記憶素子3の制御電極13に任意の電圧をかけることで行われる。このとき、トンネル絶縁膜18を介して半導体層19から電荷が電荷蓄積膜16に蓄積される。このように電荷を電荷蓄積膜16に蓄積することで、半導体記憶装置1に情報が記憶される。
【0037】
本実施形態に係る半導体記憶装置1では、電荷蓄積膜16に含まれる立方晶ハフニア粒子に電荷が蓄積される。本実施形態願で用いる立方晶ハフニア粒子は、常温常圧で通常生成される単斜晶ハフニアと比較して、アニオンサイトに欠損を有する。そして、アニオンサイトにも電荷を蓄積するため、電荷蓄積能力が大幅に高くなるといった特徴がある。このとき、立方晶ハフニア粒子はその周りがハフニウムが少ないハフニウムシリコン酸化物で絶縁されているので、電荷蓄積膜16中で電荷の漏れを抑制することができる。
【0038】
次に本実施形態に係る半導体記憶装置1の製造方法について説明する。
【0039】
まず、半導体基板11上に基板絶縁膜12を形成する。例えば半導体基板11としてシリコン(100)面方位の基板を用いる場合は、熱酸化法によりシリコン(100)面方位の基板を熱酸化することでSiO2を形成する。なお、基板絶縁膜12は、CVD(chemical vapor deposition)法又はスパッタ法などを用いて形成することもできる。
【0040】
次に、基板絶縁膜12上に制御電極13を形成する。制御電極13は、例えばCVD法又はスパッタ法などを用いて形成する。
【0041】
次に、制御電極13上に制御電極絶縁膜14を形成する。制御電極絶縁膜14は、例えばCVD法、スパッタ法、又はMBE(molecular beam epitaxy)法などを用いて形成する。なお、必要に応じて制御電極絶縁膜14上に再び制御電極13、制御電極絶縁膜14を複数積層して形成しても良い。
【0042】
次に半導体基板11上に形成された膜の積層方向に対して孔2を形成する。
【0043】
孔2は、エッチング又はリソグラフィなどの技術を用いて、制御電極絶縁膜14から半導体基板11、基板絶縁膜12、制御電極13、又は制御電極絶縁膜14までの何れかの位置にまで形成する。
【0044】
また、孔2は複数回に分けて形成しても良い。例えば、制御電極13と制御電極絶縁膜14を4層積層して孔2を形成する。そして再び制御電極13と制御電極絶縁膜14を4層積層して先に形成した孔2と重なるように孔2を形成する。ここでは制御電極13と制御電極絶縁膜14の積層数を4層として説明した。しかしながら、制御電極13と制御電極絶縁膜14の積層数や孔2を形成する回数は必要に応じて変更しても良い。
【0045】
次に、孔2の側面に沿ってブロック絶縁膜15を形成する。ブロック絶縁膜15は、例えばCVD法を用いて形成する。このとき、孔2が残る程度にブロック絶縁膜15を形成する。他にも、ブロック絶縁膜15は、スパッタ法を用いることができる。この場合、グロー領域からアーク領域への遷移領域付近の高ガス圧零雰囲気などを用いる。
【0046】
次に、孔2の内部に形成されたブロック絶縁膜15の表面に、シリコン(Si)からなる犠牲層を形成する。なお、犠牲層は後述する電荷蓄積膜16とトンネル絶縁膜18との間に形成しても良い。また、犠牲層は、電荷蓄積膜16とブロック絶縁膜15の間、及び電荷蓄積膜16とトンネル絶縁膜18の間の両方に形成しても良い。犠牲層を形成した後に熱処理を施すことで、電荷蓄積膜16内のHfO2と犠牲層のSiが反応して立方晶ハフニアを形成することができる。
【0047】
また、犠牲層のSiは、Si原子を含む分子を用いて形成する。Si原子を含む分子としては、例えばモノシラン、ジシラン、フェニルグループ、ジエトキシメチルシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、ヘキサメチルジシロキサン、オクタメチルシクロテトラシロキサン、1,1,1,3,3,5,5,5−オクタメチルトリシロキサン、N,N,N’,N’,N”,N”−ヘキサメチルシラントリアシン、テトライソシアネートシラン、ジメチルジメトキシシラン、テトラメチルシラン、トリメチルシラン、ジメチルシラン、メチルシラン、1,1,3,3−テトラメチル−1,3−ジシロキサン、トリメトキシシラン、トリメチルビニルシラン、1,3,5,7−テトラメチルシクロテトラシロキサン、1,1,1,3,3,3−ヘキサメチルジシラザン、テトラエトキシシラン、中でも特にトリスジメチルアミノシラン(TDMAS)、テトラエトキシシラン(TEOS)、1,1,1,3,3,3−ヘキサメチルジシラザン(HMDS)、イソプロピルアミノシラン、及びジイソプロピルアミノシランなどから選択される少なくとも1つの材料を用いることができる。これら材料は気化させることが容易である。これらの気化した分子を基板付近に導入することで、シリコン原子を含む膜を形成することができる。
【0048】
このSiからなる犠牲層はHfO2粒子を立方晶化するため必要である。すなわち、犠牲層に含まれるSiがHfO2中にSi3+を供給する役割と、HfO2中から酸素を奪う役割を持つ。これは、通常は単斜晶が安定なHfO2に対して、Si3+を含有し、酸素を奪われることで、立方晶化させることが可能となるためである。
続いて、犠牲層の表面にハフニウム酸化物(HfO2)からなる電荷蓄積膜16を形成する。電荷蓄積膜16は、ハフニウム(Hf)原子を含む分子、及び酸素(O)原子を含む分子を混合して形成する。
【0049】
ハフニウム原子を含む分子としては、例えばテトラメチルハフニウム、テトラエチルハフニウム、テトラプロピルハフニウム、テトライソプロピルハフニウム、テトラブチルハフニウム、テトライソブチルハフニウム、テトラ第2ブチルハフニウム、テトラ第3ブチルハフニウム等のアルキルハフニウム化合物、ギ酸ハフニウム、酢酸ハフニウム、プロピオン酸ハフニウム、酪酸ハフニウム、イソ酪酸ハフニウム、吉草酸ハフニウム、カプロン酸ハフニウム、カプリル酸ハフニウム、2−エチルヘキサン酸ハフニウム、カプリン酸ハフニウム、ネオデカン酸ハフニウム、ロジン酸ハフニウム、ナフテン酸ハフニウム、ギ酸ハフニル、酢酸ハフニル、プロピオン酸ハフニル、酪酸ハフニル、イソ酪酸ハフニル、吉草酸ハフニル、カプロン酸ハフニル、カプリル酸ハフニル、2−エチルヘキサン酸ハフニル、カプリン酸ハフニル、ネオデカン酸ハフニル、ロジン酸ハフニル、ナフテン酸ハフニル等の有機酸ハフニウム又は有機酸ハフニル化合物、テトラキス(メトキシ)ハフニウム、テトラキス(エトキシ)ハフニウム、テトラキス(プロポキシ)ハフニウム、テトラキス(イソプロポキシ)ハフニウム、テトラキス(ブトキシ)ハフニウム、テトラキス(イソブチルオキシ)ハフニウム、テトラキス(第2ブチルオキシ)ハフニウム、テトラキス(第3ブチルオキシ)ハフニウム、テトラキス(アミロキシ)ハフニウム、テトラキス(第3アミルオキシ)ハフニウム、テトラキス[2−(2−メトキシ)エトキシ]ハフニウム、テトラキス[2−(1−メチル−2−メトキシ)プロポキシ]ハフニウム、テトラキス[2−(2−メトキシ)プロポキシ]ハフニウム、テトラキス[2−(ジメチルアミノ)エトキシ]ハフニウム、テトラキス[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム、テトラキス[2−(2−ジメチルアミノ)プロポキシ]ハフニウム、ビス(2−プロポキシ)ビス[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム、ビス(第3ブトキシ)ビス[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム、ビス(第3ブトキシ)ビス[2−(2−ジメチルアミノ)プロポキシ]ハフニウム、(第3ブトキシ)トリス[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム、トリス(第3ブトキシ)[2−(2−ジメチルアミノ−1−メチル)プロポキシ]ハフニウム等のアルコキシハフニウム化合物、テトラキス(ジメチルアミノ)ハフニウム、テトラキス(ジエチルアミノ)ハフニウム、テトラキス(エチルメチルアミノ)ハフニウム、テトラキス(ジプロピル)ハフニウム、テトラキス(ジブチルアミノ)ハフニウム、ビス(ジメチルアミノ)ビス(ジエチルアミノ)ハフニウム、ビス(ジエチルアミノ)ビス(エチルメチルアミノ)ハフニウム、(ジエチルアミノ)トリス(エチルメチルアミノ)ハフニウム等のアミノハフニウム化合物;ビス(メトキシ)ビス(ジメチルアミノ)ハフニウム、ビス(メトキシ)ビス(ジエチルアミノ)ハフニウム、ビス(メトキシ)ビス(エチルメチルアミノ)ハフニウム、ビス(エトキシ)ビス(ジメチルアミノ)ハフニウム、ビス(エトキシ)ビス(ジエチルアミノ)ハフニウム、ビス(エトキシ)ビス(エチルメチルアミノ)ハフニウム、ビス(2−プロポキシ)ビス(ジエチルアミノ)ハフニウム、ビス(第3ブチル)ビス(ジエチルアミノ)ハフニウム、ビス(第3ブチル)ビス(エチルメチルアミノ)ハフニウム、(第3ブチル)トリス(エチルメチル)ハフニウム等のアミノハフニウム化合物、テトラキスアセチルアセトネート、テトラキスヘキサン−2,4−ジオネート、テトラキス−5−メチルヘキサン−2,4−ジオネート、テトラキスヘプタン−2,4−ジオネート、テトラキス−2−メチルヘプタン−3,5−ジオネート、テトラキス−5−メチルヘプタン−2,4−ジオネート、テトラキス−6−メチルヘプタン−2,4−ジオネート、テトラキス−2,2−ジメチルヘプタン−3,5−ジオネート、テトラキス−2,6−ジメチルヘプタン−3,5−ジオネート、テトラキス−2,2,6−トリメチルヘプタン−3,5−ジオネート、テトラキス−2,2,6,6−テトラメチルヘプタン−3,5−ジオネート、テトラキス−オクタン−2,4−ジオネート、テトラキス−2,2,6−トリメチルオクタン−3,5−ジオネート、テトラキス−2,6−ジメチルオクタン−3,5−ジオネート、テトラキス−2−メチル−6−エチルデカン−3,5−ジオネート、テトラキス−2,2−ジメチル−6−エチルデカン−3,5−ジオネート等のアルキル置換β−ジケトネート類、テトラキス−1,1,1−トリフルオロペンタン−2,4−ジオネート、テトラキス−1,1,1−トリフルオロ−5,5−ジメチルヘキサン−2,4−ジオネート、テトラキス−1,1,1,5,5,5−ヘキサフルオロペンタン−2,4−ジオネート、テトラキス−1,3−ジパーフルオロヘキシルプロパン−1,3−ジオネート等のフッ素置換アルキルβ−ジケトネート類、テトラキス−1,1,5,5−テトラメチル−1−メトキシヘキサン−2,4−ジオネート、テトラキス−2,2,6,6−テトラメチル−1−メトキシヘプタン−3,5−ジオネート、テトラキス−2,2,6,6−テトラメチル−1−(2−メトキシエトキシ)ヘプタン−3,5−ジオネート等のエーテル置換β−ジケトネート類等のハフニウムβ−ジケトネート化合物、テトラキスシクロペンタジエニルハフニウム、テトラキス(メチルシクロペンタジエニル)ハフニウム、テトラキス(エチルシクロペンタジエニル)ハフニウム、テトラキス(ペンタメチルシクロペンタジエニル)ハフニウム等のシクロペンタジエニルハフニウム化合物等、アルキルハフニウム化合物、有機酸ハフニウム化合物、アルコキシハフニウム化合物、アミノハフニウム化合物、ハフニウムのβ−ジケトネート化合物、シクロペンタジエニル化合物、四塩化ハフニウム等のハフニウムハライド、塩化ハフニル、ハフニウムのβ−ジケトネート化合物、中でも特にハフニウム塩化物、テトラキスジメチルアミノハフニウム(TDMAH)、及びテトラキスエチルメチルアミノハフニウム(TEMAH)などから選択される少なくとも1つの材料を用いることができる。これらの材料は気化させることが容易である。これらの気化した分子を基板付近に導入することで、ハフニウム原子を含む膜を形成させることができる。
酸素原子を含む分子としては、例えばO2、NO、NO2、N2O、O3、CO、CO2、H2O2、及びアルコール類などの材料を用いることができる。なお、上記した中でもO2、O3、H2O2、又はアルコール類などの材料を混合させた用いることが好ましい。
【0050】
また、電荷蓄積膜16の形成は、例えばALD(Atomic layer deposition)法を用いて形成する。電荷蓄積膜16は、CVD法の範疇に含まれる各種成膜方法、例えばホットウォール熱CVD法(hot−wall thermal CVD)、APCVD法(Atmospheric pressure CVD)、LPCVD法(Low−pressure CVD)、UHVCVD法(Ultrahigh vacuum CVD)、AACVD法(Aerosol assisted CVD)、DLICVD法(Direct liquid injection CVD)、MPCVD法 (Microwave plasma−assisted CVD)、PECVD法(Plasma−Enhanced CVD)、RPECVD法(Remote plasma−enhanced CVD)、ALCVD法(Atomic layer CVD)、HWCVD法(Hot wire CVD)、Cat−CVD法(catalytic CVD)、HFCVD法(hot filament CVD)、MOCVD法(Metalorganic chemical vapor deposition)、HPCVD法(Hybrid Physical−Chemical Vapor Deposition)、RTCVD法(Rapid thermal CVD)、VPE法(Vapor phase epitaxy)、熱 CVD法、PECVD法(Plasma Enhanced CVD)、HDPCVD法(high density plasma chemical vapor deposition)) 、MCVD法(modified chemical vapor deposition )、DCVD法(digital chemical vapor deposition)、SACVD法(Sub−Atmospheric CVD)、ECD法(Electro Chemical Deposition)、ALD法(Atomic layer deposition)、AVD(Atomic Vapor Deposition)などの各種成膜手法を用いることができる。
【0051】
本実施形態のような半導体記憶装置の構造を作製するためのトンネル膜、電荷蓄積膜、ブロック絶縁膜の作製手法としては、CVD法の範疇に含まれる方法であることが好ましい。例えばスパッタ法、MBE法、PVD法、塗布法などでは孔21の内部を均一に覆うような絶縁膜を形成することは難しいため、本実施形態に係る半導体記憶装置を形成することは困難である。またMOCVD法やALD法などでは化学量論比組成のHfO2や、金属Hfなどを作製することは可能である。しかしながら、少なくともSi3+又は酸素欠損を含有するような立方晶HfO2を形成することは難しい。然るに立方晶HfO2粒子を含む電荷蓄積膜を得るためには、本実施形態にて開示したような犠牲層(Si)が必要である。
【0052】
なお、電荷蓄積膜16を形成した後に熱処理を施すことで、電荷蓄積膜16を改質してもよい。電荷蓄積膜16を改質する目的は4つある。一つ目は、電荷蓄積膜16中に含まれる不純物などを除去することである。二つ目は、電荷蓄積膜16中に含ませたい組成成分を追加することである。三つ目は、電荷蓄積膜16の組成分布を変化させることである。四つ目は、電荷蓄積膜16中の結晶状態を変化させることである。
【0053】
電荷蓄積膜16の改質方法としては、熱処理以外にも、プラズマを用いる方法、イオン又は粒子を衝突させる方法、オゾンなどの反応性の高い気体を用いる方法、又はラジカルなど内部エネルギーが基底状態より高い状態にある粒子を衝突させる方法を用いることができる。なお、これら方法を組み合わせて電荷蓄積膜16の改質を行うこともできる。
【0054】
図3は、熱処理を施すことで、犠牲層に含まれるSiが電荷蓄積膜16内に移動することを示す図である。図3に示すように、熱処理を施すことで、犠牲層に含まれるSiを電荷蓄積膜16内に移動させることができる。その結果、電荷蓄積膜16内に立方晶ハフニア粒子を形成することができる。これは、電荷蓄積膜16内で立方晶ハフニア粒子として存在するほうがエネルギー的に安定だからである。なお、犠牲層をブロック絶縁膜15と電荷蓄積膜16の間に設けなくても、ブロック絶縁膜15に含まれるSiが電荷蓄積膜16内に移動することで、電荷蓄積膜16内に立方晶ハフニア粒子を形成することもできる。しかし、この場合にはブロック絶縁膜15に含まれる成分が拡散してしまう恐れがあるのであまり好ましくない。
【0055】
なお、電荷蓄積膜16に熱処理を施す工程は、電荷蓄積膜16の形成途中、形成後、又は半導体記憶装置1の形成後などでもよい。
【0056】
次に、電荷蓄積膜16の側面に沿ってトンネル絶縁膜18を形成する。トンネル絶縁膜18は、例えばCVD法、又はCVD法の範疇に含まれる各種成膜手法を用いることできる。
【0057】
次に、トンネル絶縁膜18の側面に沿って半導体層19を形成する。半導体層19は孔2を全て埋めるように形成することが好ましい。
【0058】
以降、半導体記憶装置の製造工程は、従来技術を用いて形成することができるので説明は省略する。
【0059】
なお、本実施形態に係る半導体記憶装置1は、例えば図4に示すようにBiCS(Bit−Cost Scalable)技術を用いた3次元構造の半導体記憶装置にも応用することができる。
【0060】
本実施形態に係る半導体記憶装置1を用いることで、高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる。
(実施例1)
【0061】
第1の実施形態に係る半導体記憶装置1を作製して評価した。
【0062】
半導体基板11には単結晶Si、基板絶縁膜12にはSiO2、制御電極13には高ドープの多結晶シリコン、制御電極絶縁膜14にはSiO2、ブロック絶縁膜15にはAl2O3、犠牲層にはSi、電荷蓄積膜16にはHfO2、トンネル絶縁膜18にはSiO2、半導体層19にはシリコンを用いた。なお、半導体基板11上には、基板絶縁膜12、制御電極13、及び制御電極絶縁膜14を形成している。
【0063】
図5は、電荷蓄積膜16の膜厚を変化させたときのフラットバンドシフトウィンドウを評価した結果を示す図である。縦軸は、フラットバンドシフトウィンドウ(V)を示す。横軸は、電荷蓄積膜16の膜厚(nm)を示す。また、実線は測定値を示す。破線は電荷蓄積膜16の膜厚とフラットバンドシフトウィンドウの一般的な挙動を示す。
【0064】
なお、フラットバンドシフトウィンドウの広さを調べることで、電荷蓄積膜16の電荷を蓄積する能力を知ることができる。すなわち、フラットバンドシフトウィンドウが広いと電荷蓄積膜16が蓄積する電荷量が多く、フラットバンドシフトウィンドウが狭いと電荷蓄積膜16が蓄積する電荷量が少ない。
【0065】
図5に示す破線のように、電荷蓄積膜16の膜厚を薄くしていくと、それに伴ってフラットバンドシフトウィンドウは狭くなる。これは、電荷が蓄積される体積が減るためである。
【0066】
ところが実際には、図5に示す実線のように、電荷蓄積膜16の膜厚が2.8nmよりも薄くなると、フラットバンドシフトウィンドウが広がることがわかる。そして、電荷蓄積膜16の膜厚が0.9nmよりも薄くなると、いったん広がったフラットバンドシフトウィンドウが狭くなることがわかる。
【0067】
このことから、電荷蓄積膜16の膜厚が0.9nm以上2.8nm以下の場合で、電荷蓄積膜16の電荷を蓄積する能力が向上していることがわかる。
【0068】
次に、電荷蓄積膜16の膜厚を5nm、4nm、3nm、2nm、及び1nmとして半導体記憶装置1を作製した。そして、電荷蓄積膜16の近傍をTEM(Transmission Electron Microscope)を用いて観察した。
【0069】
図6は、電荷蓄積膜16の膜厚を5nm、3nm、2nm、及び1nmとして作製した半導体記憶装置1の電荷蓄積膜16の近傍における断面TEM観察の結果を示す。
【0070】
電荷蓄積膜16において、黒く見えているのが立方晶HfO2であると考えられる。立方晶HfO2に含まれるハフニウム原子の原子番号が大きいために、電子線が散乱して黒く見えている。
【0071】
電荷蓄積膜16の膜厚が5nm及び3nmでは、立方晶HfO2が繋がっていることがわかる。しかしながら、電荷蓄積膜16の膜厚が2nm及び1nmでは、白く見える領域が存在していることがわかる。このことから、電荷蓄積膜16の膜厚が薄くなるにつれて、立方晶HfO2が分離して粒子になっていることがわかる。
【0072】
つまり、図5を用いて説明した電荷蓄積膜16の膜厚とフラットバンドシフトウィンドウの結果において、電荷蓄積膜の膜厚が2.8nm以下でフラットバンドシフトウィンドウが広がったのは、立方晶HfO2が粒子になったためであると考えられる。すなわち、立方晶HfO2の粒子が電荷を蓄積しているために、フラットバンドシフトウィンドウが広がったと考えられる。
【0073】
次に、電荷蓄積膜16の膜厚を3nmとして作製した半導体記憶装置1の電荷蓄積膜16に対して、GIXA法(Glancing Incidence X−ray Analysis)又はXRR法(X−ray Reflectometer)による膜密度分析を行った。
【0074】
分析の結果、ハフニアの密度が10.7g/cm3と見積もられた。この値は、立方晶HfO2の理論密度である10.4g/cm3とほぼ同一であることがわかった。一方で、例えば単結晶のハフニア(HfO2)の理論密度は9.68g/cm3であり、アモルファスのハフニアの理論密度は9.68g/cm3よりも更に小さい。従って、本実施例により得られた電荷蓄積膜16におけるHfO2の粒子の結晶構造は立方晶であると考えられる。
【0075】
次に、電荷蓄積膜16の膜厚を1nmとして作製した半導体記憶装置1の組成を調べるために、XPS(Photoelectron Spectroscopy)測定を行った。
【0076】
具体的には、ブロック絶縁膜15をスパッタ法によって削ることで電荷蓄積膜16を露出させて、電荷蓄積膜16に対してXPS測定を行った。
【0077】
図7は、電荷蓄積膜16に対してXPS測定を行った結果を示す図である。
【0078】
Hfの4f軌道及びOの1s軌道からのピークが存在するので、電荷蓄積膜16内にHf及びOが含まれていることがわかる。
【0079】
また、Siの2p軌道からのピークも存在していることがわかる。これは、電荷蓄積膜16を形成した後に熱処理を施すことで、犠牲層内のSiが電荷蓄積膜16内に移動したためであると考えられる。
【0080】
すなわち、電荷蓄積膜16中に立方晶HfO2の粒子が形成されていることがわかる。
(第2の実施形態)
【0081】
図8は、本発明の第2の実施形態に係る半導体記憶装置1を示す図である。
【0082】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が混ざりあっている点が第1の実施形態に係る半導体記憶装置1と異なる。また、電荷蓄積膜16に含まれる立方晶ハフニア粒子17が電荷蓄積膜16の層厚の中心からトンネル絶縁膜18側に寄っている点も異なる。
【0083】
この場合、図8に示すようにブロック絶縁膜15と電荷蓄積膜16の間に明瞭な境界が見られなくなる。
ブロック絶縁膜15の材料には、例えばSiO2を用いる。そして、電荷蓄積膜16の材料には、例えばHfSiOを用いる。このとき、電荷蓄積膜16を構成するHfSiOのHfは立方晶ハフニア粒子に寄与するために、電荷蓄積膜16の立方晶ハフニア粒子が形成されていない領域はHfが少ない状態になっている。すなわち、ブロック絶縁膜15と立方晶ハフニア粒子を除いた電荷蓄積膜16との主な成分はSiとOとなっている。
【0084】
このように、ブロック絶縁膜15と立方晶ハフニア粒子を除いた電荷蓄積膜16との主な成分をほぼ同一にすることができるので、ブロック絶縁膜15及び電荷蓄積膜16の膜厚を薄くすることができる。また、ブロック絶縁膜15の材料と電荷蓄積膜16の材料は混ざりあっても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第3の実施形態)
【0085】
図9は、本発明の第3の実施形態に係る半導体記憶装置1を示す図である。
【0086】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が、ブロック絶縁膜15と電荷蓄積膜16の境界付近で混ざっている点が第1の実施形態に係る半導体記憶装置1と異なる。すなわち、ブロック絶縁膜15の材料の成分は、電荷蓄積膜16側に向かって減少している。一方で電荷蓄積膜16の材料の成分は、ブロック絶縁膜15側に向かって減少している。また、電荷蓄積膜16に含まれる立方晶ハフニア粒子17が電荷蓄積膜16の層厚の中心からトンネル絶縁膜18側に寄っている点も異なる。
【0087】
この場合、図9に示すようにブロック絶縁膜15と電荷蓄積膜16の境界で、ブロック絶縁膜15の材料と電荷蓄積膜16の材料が混ざりあうために明瞭な境界が見られなくなる。
【0088】
ブロック絶縁膜15の材料には例えばLaAlOを用いる。そして、電荷蓄積膜16の材料には例えばHfSiOを用いる。このとき、ブロック絶縁膜15から電荷蓄積膜16側に向かって、LaとAlの成分が減少している。一方で、電荷蓄積膜16からブロック絶縁膜15側に向かってSiの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からブロック絶縁膜15側に向かって減少するということは生じにくい。ブロック絶縁膜15と電荷蓄積膜16の境界付近ではHfの少ないLaAlHfSiOが形成されている。
【0089】
このように、ブロック絶縁膜15と電荷蓄積膜16の境界でブロック絶縁膜15と電荷蓄積膜16が混ざりあうために、ブロック絶縁膜15及び電荷蓄積膜16の膜厚を薄くすることができる。また、ブロック絶縁膜15の材料と電荷蓄積膜16の材料は混ざっても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第4の実施形態)
【0090】
図10は、本発明の4の実施形態に係る半導体記憶装置1を示す図である。
【0091】
本実施形態に係る半導体記憶装置1は、電荷蓄積膜16の材料と犠牲層の材料とトンネル絶縁膜18の材料が混ざり合っている点が第1の実施形態に係る半導体記憶装置1と異なる。また、電荷蓄積膜16に含まれる立方晶ハフニア粒子17が電荷蓄積膜16の層厚の中心からブロック絶縁膜15側に寄っている点も異なる。
【0092】
この場合、図10に示すように電荷蓄積膜16とトンネル絶縁膜18の間に明瞭な境界が見られなくなる。
【0093】
電荷蓄積膜16の材料には、例えばHfSiOを用いる。そして、トンネル絶縁膜18の材料には、例えばSiO2を用いる。このとき、電荷蓄積膜16を構成するHfSiOのHfは立方晶ハフニア粒子に寄与するために、電荷蓄積膜16の立方晶ハフニア粒子が形成されていない領域はHfが少ない状態になっている。すなわち、トンネル絶縁膜18と立方晶ハフニア粒子を除いた電荷蓄積膜16との主な成分はSiとOとなる。よって、電荷蓄積膜16とトンネル絶縁膜18の明瞭な境界が見られなくなる。
【0094】
このように、トンネル絶縁膜18と立方晶ハフニア粒子を除いた電荷蓄積膜16との主な成分をほぼ同一にすることができるので、トンネル絶縁膜18及び電荷蓄積膜16の膜厚を薄くすることができる。また、トンネル絶縁膜18の材料と電荷蓄積膜16の材料は混ざり合っても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第5の実施形態)
【0095】
図11は、本発明の第5の実施形態に係る半導体記憶装置1を示す図である。
【0096】
本実施形態に係る半導体記憶装置1は、電荷蓄積膜16の材料と犠牲層の材料とトンネル絶縁膜18の材料が、電荷蓄積膜16とトンネル絶縁膜18の境界付近で混ざっている点が第1の実施形態に係る半導体装置1と異なる。すなわち、トンネル絶縁膜18の材料の成分は、電荷蓄積膜16側に向かって減少している。一方で電荷蓄積膜16の材料の成分は、トンネル絶縁膜18側に向かって減少している。また、電荷蓄積膜16に含まれる立方晶ハフニア粒子17が電荷蓄積膜16の層厚の中心からブロック絶縁膜15側に寄っている点も異なる。
【0097】
この場合、図11に示すように電荷蓄積膜16とトンネル絶縁膜18の境界で、電荷蓄積膜16の材料とトンネル絶縁膜18の材料が混ざりあうために明瞭な境界が見られなくなる。
【0098】
また、電荷蓄積膜16の材料には例えばHfLaOを用いる。そして、トンネル絶縁膜18の材料には例えばSiO2を用いる。このとき、トンネル絶縁膜18から電荷蓄積膜16側に向かって、Siの成分が減少している。一方で、電荷蓄積膜16側からトンネル絶縁膜18側に向かってLaの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からトンネル絶縁膜18側に向かって減少するということは生じにくい。トンネル絶縁膜18と電荷蓄積膜16の境界付近ではHfの少ないLaHfSiOが形成されている。
【0099】
このように、トンネル絶縁膜18と電荷蓄積膜16の境界でトンネル絶縁膜18と電荷蓄積膜16が混ざり合うために、トンネル絶縁膜18及び電荷蓄積膜16の膜厚を薄くすることができる。また、トンネル絶縁膜18の材料と電荷蓄積膜16の材料は混ざっても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第6の実施形態)
【0100】
図12は、本発明の第6の実施形態に係る半導体記憶装置1を示す図である。
【0101】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が混ざりあい、トンネル絶縁膜18の材料と電荷蓄積膜16の材料が混ざりあっている点が第1の実施形態に係る半導体記憶装置1と異なる。
【0102】
この場合、図12に示すように、ブロック絶縁膜15と電荷蓄積膜16の間、及びトンネル絶縁膜18と電荷蓄積膜16の間に明瞭な境界が見られなくなる。
【0103】
電荷蓄積膜16の材料には、例えばHfSiOを用いる。そして、ブロック絶縁膜15及びトンネル絶縁膜18の材料にはSiO2を用いる。このとき。電荷蓄積膜16を構成するHfSiOのHfは立方晶ハフニア粒子に寄与するために、電荷蓄積膜16の立方晶ハフニア粒子が形成されていない領域はHfが少ない状態になっている。すなわち、ブロック絶縁膜15、トンネル絶縁膜18、及び立方晶ハフニア粒子を除いた電荷蓄積膜16の主な成分はSiとOとなる。よって、ブロック絶縁膜15と電荷蓄積膜16の境界、及びトンネル絶縁膜18と電荷蓄積膜16の明瞭な境界が見られなくなる。
【0104】
このように、ブロック絶縁膜15、トンネル絶縁膜18、及び立方晶ハフニア粒子を除いた電荷蓄積膜16の主な成分をほぼ同一にすることができるので、ブロック絶縁膜15、電荷蓄積膜16、及びトンネル絶縁膜18の膜厚を薄くすることができる。また、ブロック絶縁膜15の材料、電荷蓄積膜16の材料、及びトンネル絶縁膜18の材料は混ざりあっても良いので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第7の実施形態)
【0105】
図13は、本発明の第7の実施形態に係る半導体記憶装置1を示す図である。
【0106】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が、ブロック絶縁膜15と電荷蓄積膜16の境界付近で混ざりあっている点が第1の実施形態に係る半導体記憶装置1と異なる。また、電荷蓄積膜16の材料と犠牲層の材料とトンネル絶縁膜18の材料が、電荷蓄積膜16とトンネル絶縁膜18の境界付近で混ざりあっている点も第1の実施形態に係る半導体記憶装置1と異なる。すなわち、ブロック絶縁膜15と電荷蓄積膜16においては、ブロック絶縁膜15の材料の成分が電荷蓄積膜16側に向かって減少している。一方で電荷蓄積膜16の材料の成分がブロック絶縁膜15側に向かって減少している。また、電荷蓄積膜16とトンネル絶縁膜18においては、電荷蓄積膜16の材料の成分がトンネル絶縁膜18側に向かって減少している。一方でトンネル絶縁膜18の材料の成分は電荷蓄積膜16側に向かって減少している。
【0107】
ブロック絶縁膜15にはGdAlOを用いて、電荷蓄積膜16にはHfSiOを用いて、トンネル絶縁膜18にはSiONを用いる。
【0108】
このとき、ブロック絶縁膜15と電荷蓄積膜16においては、ブロック絶縁膜15から電荷蓄積膜16側に向かって、GdとAlの成分が減少している。一方で、電荷蓄積膜16からブロック絶縁膜15側に向かって、Siの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からブロック絶縁膜15側に向かって減少するということは生じにくい。ブロック絶縁膜15と電荷蓄積膜16の境界付近ではHfの少ないGdAlHfSiOが形成されている。
【0109】
また、電荷蓄積膜16とトンネル絶縁膜18においては、トンネル絶縁膜18から電荷蓄積膜16側に向かってNの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からトンネル絶縁膜18側に向かって減少するということは生じにくい。電荷蓄積膜16とトンネル絶縁膜18の境界付近ではHfの少ないHfSiONが形成されている。
【0110】
このように、ブロック絶縁膜15と電荷蓄積膜16とが混ざり合い、電荷蓄積膜16とトンネル絶縁膜18とが混ざり合うために、ブロック絶縁膜15、電荷蓄積膜16、及びトンネル絶縁膜18の膜厚を薄くすることができる。また、ブロック絶縁膜15と電荷蓄積膜16とが混ざり合い、電荷蓄積膜16とトンネル絶縁膜18とが混ざり合ってもよいので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
(第8の実施形態)
【0111】
図14は、本発明の第8の実施形態に係る半導体記憶装置1を示す図である。
【0112】
本実施形態に係る半導体記憶装置1は、ブロック絶縁膜15の材料と犠牲層の材料と電荷蓄積膜16の材料が、ブロック絶縁膜15と電荷蓄積膜16の境界付近で混ざりあっている点が第1の実施形態に係る半導体記憶装置1と異なる。また、電荷蓄積膜16の材料と犠牲層の材料とトンネル絶縁膜18の材料が、電荷蓄積膜16とトンネル絶縁膜18の境界付近で混ざりあっている点も第1の実施形態に係る半導体記憶装置1と異なる。すなわち、ブロック絶縁膜15と電荷蓄積膜16においては、ブロック絶縁膜15の材料の成分が電荷蓄積膜16側に向かって減少している。一方で電荷蓄積膜16の材料の成分がブロック絶縁膜15側に向かって減少している。また、電荷蓄積膜16とトンネル絶縁膜18においては、電荷蓄積膜16の材料の成分がトンネル絶縁膜18側に向かって減少している。一方でトンネル絶縁膜18の材料の成分が電荷蓄積膜16側に向かって減少している。
【0113】
ブロック絶縁膜15にはYAlOを用いて、電荷蓄積膜16にはHfSiOを用いて、トンネル絶縁膜18にはSiGeOを用いる。
【0114】
このとき、このとき、ブロック絶縁膜15と電荷蓄積膜16においては、ブロック絶縁膜15から電荷蓄積膜16側に向かって、YとAlの成分が減少している。一方で、電荷蓄積膜16からブロック絶縁膜15側に向かって、Siの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からブロック絶縁膜15側に向かって減少するということは生じにくい。ブロック絶縁膜15と電荷蓄積膜16の境界付近ではHfの少ないYAlHfSiOが形成されている。
【0115】
また、電荷蓄積膜16とトンネル絶縁膜18においては、トンネル絶縁膜18から電荷蓄積膜16側に向かってGeの成分が減少している。なお、Hfは立方晶ハフニア粒子に寄与するために、Hfが電荷蓄積膜16からトンネル絶縁膜18側に向かって減少するということは生じにくい。電荷蓄積膜16とトンネル絶縁膜18の境界付近ではHfの少ないHfSiGeOが形成さている。
【0116】
このように、ブロック絶縁膜15と犠牲層の材料と電荷蓄積膜16とが混ざり合い、電荷蓄積膜16と犠牲層の材料とトンネル絶縁膜18とが混ざり合うために、ブロック絶縁膜15、電荷蓄積膜16、及びトンネル絶縁膜18の膜厚を薄くすることができる。また、ブロック絶縁膜15と電荷蓄積膜16とが混ざり合い、電荷蓄積膜16とトンネル絶縁膜18とが混ざり合ってもよいので、半導体記憶装置1を製造する工程において高温で熱処理をすることができる。
【符号の説明】
【0117】
1 … 半導体記憶装置、2 … 孔、3 … 半導体記憶素子、11 … 半導体基板、12 … 基板絶縁膜、13 … 制御電極(ゲート電極)、14 … 制御電極絶縁膜、15 … ブロック絶縁膜、16 … 電荷蓄積膜、17 … 立方晶ハフニア粒子、18 … トンネル絶縁膜、19 … 半導体層、20 … 積層体
【特許請求の範囲】
【請求項1】
半導体層と、
前記半導体層上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子を含む電荷蓄積膜と、
前記電荷蓄積膜上に設けられたブロック絶縁膜と、
前記ブロック絶縁膜上に設けられた制御電極とを備えることを特徴とする半導体記憶素子。
【請求項2】
前記立方晶ハフニア粒子が価数が+3価のSiを含み、かつ前記電荷蓄積膜がSiとOを含むことを特徴とする請求項1に記載の半導体記憶素子。
【請求項3】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が、前記トンネル絶縁膜又は前記ブロック絶縁膜の何れかに含まれる材料の成分と同じであることを特徴とする請求項1に記載の半導体記憶素子。
【請求項4】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子が前記電荷蓄積膜の層厚の中心から前記トンネル絶縁膜側に寄っており、前記ブロック絶縁膜に含まれる材料の成分が前記電荷蓄積膜側に向かって減少し、前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が前記ブロック絶縁膜側に向かって減少していることを特徴とする請求項1に記載の半導体記憶素子。
【請求項5】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子が前記電荷蓄積膜の層厚の中心から前記ブロック絶縁膜側に寄っており、前記トンネル絶縁膜に含まれる材料の成分が前記電荷蓄積膜側に向かって減少し、前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が前記トンネル絶縁膜側に向かって減少していることを特徴とする請求項1に記載の半導体記憶素子。
【請求項6】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が、前記トンネル絶縁膜及び前記ブロック絶縁膜に含まれる材料の成分と同じであることを特徴とする請求項1に記載の半導体記憶素子。
【請求項7】
前記トンネル絶縁膜に含まれる材料の成分が前記電荷蓄積膜側に向かって減少し、前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が前記トンネル絶縁膜側に向かって減少し、前記ブロック絶縁膜に含まれる材料の成分が前記電荷蓄積膜側に向かって減少し、前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が前記ブロック絶縁膜側に向かって減少していることを特徴とする請求項1に記載の半導体記憶素子。
【請求項8】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子の面内密度が0.040個/nm2以上0.945個/nm2以下であることを特徴とする請求項1に記載の半導体記憶素子。
【請求項9】
絶縁膜と制御電極とが交互に基板上に積層された積層体と、
前記積層体が積層された方向に対して、前記積層体の上面から最下層の前記制御電極にまで貫通して設けられた孔の側面に設けられたブロック絶縁膜と、
前記ブロック絶縁膜の内面に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子を含む電荷蓄積膜と、
前記電荷蓄積膜の内面に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜の内面に設けられた半導体層とを備えることを特徴とする半導体記憶装置。
【請求項1】
半導体層と、
前記半導体層上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子を含む電荷蓄積膜と、
前記電荷蓄積膜上に設けられたブロック絶縁膜と、
前記ブロック絶縁膜上に設けられた制御電極とを備えることを特徴とする半導体記憶素子。
【請求項2】
前記立方晶ハフニア粒子が価数が+3価のSiを含み、かつ前記電荷蓄積膜がSiとOを含むことを特徴とする請求項1に記載の半導体記憶素子。
【請求項3】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が、前記トンネル絶縁膜又は前記ブロック絶縁膜の何れかに含まれる材料の成分と同じであることを特徴とする請求項1に記載の半導体記憶素子。
【請求項4】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子が前記電荷蓄積膜の層厚の中心から前記トンネル絶縁膜側に寄っており、前記ブロック絶縁膜に含まれる材料の成分が前記電荷蓄積膜側に向かって減少し、前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が前記ブロック絶縁膜側に向かって減少していることを特徴とする請求項1に記載の半導体記憶素子。
【請求項5】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子が前記電荷蓄積膜の層厚の中心から前記ブロック絶縁膜側に寄っており、前記トンネル絶縁膜に含まれる材料の成分が前記電荷蓄積膜側に向かって減少し、前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が前記トンネル絶縁膜側に向かって減少していることを特徴とする請求項1に記載の半導体記憶素子。
【請求項6】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が、前記トンネル絶縁膜及び前記ブロック絶縁膜に含まれる材料の成分と同じであることを特徴とする請求項1に記載の半導体記憶素子。
【請求項7】
前記トンネル絶縁膜に含まれる材料の成分が前記電荷蓄積膜側に向かって減少し、前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が前記トンネル絶縁膜側に向かって減少し、前記ブロック絶縁膜に含まれる材料の成分が前記電荷蓄積膜側に向かって減少し、前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子を隔てる材料の成分が前記ブロック絶縁膜側に向かって減少していることを特徴とする請求項1に記載の半導体記憶素子。
【請求項8】
前記電荷蓄積膜に含まれる前記立方晶ハフニア粒子の面内密度が0.040個/nm2以上0.945個/nm2以下であることを特徴とする請求項1に記載の半導体記憶素子。
【請求項9】
絶縁膜と制御電極とが交互に基板上に積層された積層体と、
前記積層体が積層された方向に対して、前記積層体の上面から最下層の前記制御電極にまで貫通して設けられた孔の側面に設けられたブロック絶縁膜と、
前記ブロック絶縁膜の内面に設けられ、膜厚が0.9nm以上2.8nm以下であり、立方晶ハフニア粒子を含む電荷蓄積膜と、
前記電荷蓄積膜の内面に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜の内面に設けられた半導体層とを備えることを特徴とする半導体記憶装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図6】
【図2】
【図3】
【図4】
【図5】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図6】
【公開番号】特開2011−216715(P2011−216715A)
【公開日】平成23年10月27日(2011.10.27)
【国際特許分類】
【出願番号】特願2010−84332(P2010−84332)
【出願日】平成22年3月31日(2010.3.31)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成23年10月27日(2011.10.27)
【国際特許分類】
【出願日】平成22年3月31日(2010.3.31)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]