【課題】炭化珪素基板を用いた接合型ＦＥＴにおいて、ゲート・ソース間のｐｎ接合領域において生じるリーク電流を低減する。
【解決手段】炭化珪素基板を用いたトレンチ型接合ＦＥＴにおいて、トレンチ５の側壁および底面に窒素を導入することにより、トレンチ５の表面にｎ型層８およびｎ^＋型層９を形成する。これによりｐ^＋型ゲート領域４とｎ^＋型ソース領域３との接合領域であるｐｎ接合領域はダメージの多いトレンチ５の側壁ではなく半導体基板２１の主面において露出し、また、その露出する領域は狭まるため、ｐｎ接合領域におけるリーク電流を低減することができる。 （もっと読む）

【課題】 チャネルの高い移動度と、優れた縦方向耐圧とを得た上で、安定して低いオン抵抗を確保することができる、半導体装置等を提供する。
【解決手段】本発明の半導体装置は、ｎ型ドリフト層４／ｐ型層６／ｎ型表層８を含むＧａＮ系積層体１５、に形成され、ＧａＮ系積層体には、開口部５が設けられ、再成長層２７と、ゲート電極１１と、ソース電極３１と、ドレイン電極３９とを備え、再成長層２７は電子走行層２２および電子供給層２６を含み、チャネルが二次元電子ガスであり、ｐ型層６とｎ型表層８との間、および開口部を囲むＧａＮ系積層体の端面と再成長層との間、の少なくとも一方に、ＧａＮよりも格子定数が小さいエピタキシャル層が挿入されていることを特徴とする。 （もっと読む）

【課題】 第１半導体層と第２半導体層とのヘテロ接合により第１半導体層に二次電子ガス層を生じさせつつ、ソース電極とドレイン電極との間の通電状態を切り換えるためのゲート電圧のしきい値を所定の値に調整することができる電界効果トランジスタを提供する。
【解決手段】 電界効果トランジスタ１０では、サファイア基板１１上に、ｉ型のＧａＮからなるＧａＮ層１３と、ｉ型のＧａＮと格子定数が異なるｉ型のＡｌＧａＮからなるＡｌＧａＮ層１４と、ｉ型のＡｌＧａＮよりもエッチングレートが小さいｉ型のＡｌＩｎＮからなるＡｌＩｎＮ層１５とが順に形成されている。ＡｌＩｎＮ層１５の上端から途中まで伸びている溝２５が形成されており、その溝２５の底部の少なくとも一部にゲート電極２６がショットキー接続されている。 （もっと読む）

【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

【課題】ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制する。
【解決手段】トレンチ６の先端部に形成されたｎ^-型チャネル層７がトレンチ６の長辺に位置する部分よりも膜厚が厚くなるため、そのトレンチ６の先端部においてＪＦＥＴ構造が構成されないようにする。例えば、トレンチ６の先端部の周辺を含めてｎ⁺型ＳｉＣ基板１の外縁部においてｎ⁺型ソース領域４が除去されると共に、トレンチ６の先端部においてｎ^-型チャネル層７および第２ゲート領域８が除去された凹形状とする。これにより、トレンチ６の先端部のＪＦＥＴ構造の閾値がトレンチ６の長辺に位置する部分のＪＦＥＴ構造の閾値からずれることによる影響を受けることがない。したがって、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置とすることが可能となる。 （もっと読む）

【課題】高耐圧および高電流のスイッチング動作が可能で、かつ製造が容易なＦＥＴを提供する。
【解決手段】半導体薄体の一の主表面に設けられた、第１導電型のソース領域（1）と、第１導電型のチャネル領域（10）と、チャネル領域を限定する第２導電型の限定領域（5）と、他の主表面に設けられた第１導電型のドレイン領域（3）と、厚さ方向に連続する第１導電型のドリフト領域（4）とを備え、ドリフト領域（4）およびチャネル領域（10）の不純物濃度は、ソース領域（1）、ドレイン領域（3）および限定領域（5）の不純物濃度よりも低く、チャネル領域（10）の不純物濃度はドリフト領域（4）の不純物濃度よりも低い。 （もっと読む）

半導体デバイスおよびそのデバイスを製造する方法が提供される。デバイスは、接合型電界効果トランジスタ（ＪＦＥＴ）、または接合型バリアショットキー（ＪＢＳ）ダイオードまたはＰｉＮダイオードのようなダイオードであり得る。デバイスは、打込みマスクを用いる選択的イオン注入を使用して製造される。デバイスは、打込みマスクからの通常の入射イオンの散乱によって形成された打込み側壁を有する。長いチャネル長の縦型接合型電界効果トランジスタが記載される。デバイスは、シリコンカーバイド（ＳｉＣ）のようなワイドバンドギャップ半導体材料から製造されることができ、高温および高出力の用途において使用することができる。 （もっと読む）

縦型トランジスタ装置は、ＩＩＩ−Ｖ族半導体材料から形成される基板（１００）と、少なくとも部分的に基板内に収容される多層スタック（１１６）とを備える。多層スタックは、基板（１００）に隣接して配置される半絶縁層（１０８）と、第１のＩＩＩ−Ｖ族半導体材料から形成されており、半絶縁層に隣接して配置される第１の層（１１０）とを備える。多層スタック（１１６）はまた、第２のＩＩＩ−Ｖ族半導体材料から形成されて、第１の層（１１０）に隣接する第２の層（１１２）と、第１の層と第２の層との界面に形成されるヘテロ接合部とを備える。
（もっと読む）

【課題】小型かつ高性能な半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたソースパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたドレインパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下から順にソース領域１８、ゲート領域１９、ソース領域よりも径が細いドレイン領域１７からなり、ソース領域１８の周囲には第１の絶縁膜２０、ゲート領域１９の周囲にはゲート電極２１、ドレイン領域１７の周囲には所定の空間を介して第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）

【課題】割れの発生を抑制することに加え、結晶性も向上させたIII族窒化物半導体を提供する。
【解決手段】シリコン基板と、該シリコン基板上に形成した歪超格子積層体と、該歪超格子積層体上に成長したIII族窒化物積層体とを具えるIII族窒化物積層基板であって、前記歪超格子積層体は、少なくとも前記シリコン基板側から順に第１超格子積層体と第２超格子積層体とを有し、前記第１超格子積層体は、AlN層とGaN層とを交互に積層してなり、前記第２超格子積層体は、AlN層とAl_xGa_1-xN(0＜x＜1)層とを交互に積層してなり、かつ前記第１超格子積層体の総厚が１μmを超えることを特徴とする。 （もっと読む）

トランジスタが、第１の半導体材料の半導体ドリフト層と、この半導体ドリフト層上の半導体チャネル層とを含むことができる。半導体チャネル層は、第１の半導体材料とは異なる第２の半導体材料を含むことができる。半導体ドリフト層と半導体チャネル層の間には、第１及び第２の半導体材料とは異なる第３の半導体材料を含むことができる半導体相互接続層を電気的に結合することができる。また、半導体チャネル層上には、制御電極を設けることができる。 （もっと読む）

【課題】オン抵抗を低く、移動度を高く、かつピンチオフ特性を良好にした上で、ドレイン電圧を増大させてもキンク現象が生じない、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５と、チャネルを含む再成長層２７と、ゲート電極Ｇと、ソース電極Ｓと、ドレイン電極Ｄとを備え、再成長層２７は電子走行層２２および電子供給層２６を含み、ＧａＮ系積層体には再成長層に開口部でその端面が被覆されるｐ型ＧａＮ層６が含まれ、そのｐ型ＧａＮ層にオーミック接触するｐ部電極１１を備えることを特徴とする。 （もっと読む）

【課題】小型化とこれに伴う装置の特性の劣化の抑制とが同時に可能な半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたソースパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたドレインパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下から順にソース領域１８、ゲート領域１９、ドレイン領域１７からなり、ソース領域１８の周囲には第１の絶縁膜２０、ゲート領域１９の周囲にはゲート電極２１、ドレイン領域１７の周囲には第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）

【課題】低電圧で作動するとともに大きなベース電圧を印加した場合でも耐電圧が高く、各種の回路素子への応用が容易で、製造コストを抑えた有機トランジスタ及び回路素子を提供する。
【解決手段】コレクタ電極１とエミッタ電極２と両電極間に設けられた有機半導体層３と有機半導体層３内に設けられたベース電極４とを有する縦型トランジスタ部、及び、ベース電極４とベース電圧電源端子７との間に設けられた抵抗部６、を有する。抵抗部６は、コレクタ電極１と同じ材料からなりベース電圧電源端子７に接続する第１電極２１と、エミッタ電極２と同じ材料からなりベース電極４に接続する第２電極２２と、有機半導体層３と同じ材料からなり第１電極２１及び第２電極２２間に挟まれた抵抗層２４とを有する。 （もっと読む）

【課題】チャネルにおけるキャリア移動度が高く、ノーマリオフを実現する半導体装置を提供する。
【解決手段】 ｎ型ＧａＮキャップ層１８の開口部２８との界面（開口部境界面）は、複数のほぼ鉛直な面Ｓ１と、各面Ｓ１の間を補完するように形成された傾斜した面Ｓ３により構成されている。傾斜面はドライエッチングにより形成し、異方性エッチングによりダメージ層を除去する。縦型ＦＥＴ１では、ＧａＮ基板１０上に、六方晶のＧａＮ、ＡｌＧａＮを、｛ 0 0 0 1｝面を成長面として、エピタキシャル成長させており、ｎ型ＧａＮキャップ層１８における鉛直な面Ｓ１は、｛ 1-1 0 0｝面（ｍ面）となる。ｍ面は、Ｃ面とは異なり無極性面であるので、ｍ面を成長面として、ＧａＮ電子走行層２２、ＡｌＧａＮ電子供給層２６を再成長させると、ピエゾ電荷等の分極電荷がＡｌＧａＮ／ＧａＮヘテロ界面に生じない。よって、縦型ＦＥＴ１においては、よりノーマリオフに近づけることが可能となる。 （もっと読む）

【課題】塗工や印刷あるいは蒸着等の簡便なプロセスで、二次元的に結晶成長することにより連続膜が成膜できる、特性の優れた有機半導体材料を提供する。
【解決手段】下記一般式（Ｉ）で表わされることを特徴とする有機半導体材料。


（一般式（Ｉ）中、Ｒ^１からＲ^１０はそれぞれ独立に、水素、置換若しくは無置換のアルキル基、置換若しくは無置換のアルコキシ基又は置換若しくは無置換のアルキルチオ基、置換若しくは無置換のアリール基を表わし、Ｒ^１からＲ^１０は互いに結合して環を形成してよく、Ｘは炭素又は窒素を表す） （もっと読む）

【課題】電気回路中にて静電気放電保護を確実化しながら小型化を実現する。
【解決手段】電気回路において静電気放電保護素子として使用するためのゲート制御されたフィン型抵抗素子は、第１端子領域、第２端子領域、および、第１端子領域と第２端子領域との間に形成されたチャネル領域を有するフィン構造体を備えている。さらに、フィン型抵抗素子は、チャネル領域の上面の一部上に少なくとも形成されたゲート領域を備えている。ゲート領域は、ゲート制御部に電気的に結合されており、ゲート制御部は、ゲート領域に印加される電気的な電位を制御することにより、電気回路が第１動作状態である間は、ゲート制御されたフィン型抵抗素子の電気抵抗を高くし、静電気放電現象の開始によって特徴付けられている第２動作状態では、電気抵抗をより低くする。 （もっと読む）

【課題】耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置であるＭＯＳＦＥＴは、導電型がｎ型であるＳｉＣウェハと、ＳｉＣウェハの第１の主表面２０Ａを含むように形成された導電型がｐ型の複数のｐボディ２１と、平面的に見て複数のｐボディ２１のそれぞれに取り囲まれる領域内に形成された導電型がｎ型のｎ^＋ソース領域２２とを備えている。ｐボディ２１は、平面的に見て円形形状を有しており、ｎ^＋ソース領域２２は、平面的に見てｐボディ２１と同心に配置された円形形状を有している。そして、複数のｐボディ２１は、平面的に見て正六角形の各頂点に位置するように配置されている。 （もっと読む）

【課題】基板の付け替えに際して基板を適切に分離することができる化合物半導体装置の製造方法を提供する。
【解決手段】基板の上方に、第１のバンドギャップのＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）を含む第１の化合物半導体層を形成する。前記第１の化合物半導体層上に、前記第１のバンドギャップよりも広い第２のバンドギャップのＡｌ_yＩｎ_zＧａ_1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む第２の化合物半導体層を形成する。前記第２の化合物半導体層の上方に、化合物半導体積層構造を形成する。前記第１のバンドギャップと前記第２のバンドギャップとの間のエネルギを有する光を前記第１の化合物半導体層に照射しながら前記第１の化合物半導体層を除去して、前記基板を前記化合物半導体積層構造から分離する。 （もっと読む）

【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）