【課題】縦型トランジスタにおいて、柱状半導体層上部のシリサイドの細線効果を低減すること、また、シリサイドと上部拡散層間の界面抵抗を低減することによりトランジスタ特性を改善すること、またコンタクトとゲート間のショートが発生しない構造を実現すること。
【解決手段】柱状半導体層と、前記柱状半導体層の底部に形成される第1のドレイン又はソース領域と、該柱状半導体層の側壁を包囲するように第１の絶縁膜を介して形成されるゲート電極と、前記柱状半導体層上面上部に形成されるエピタキシャル半導体層とを含み、前記第２のソース又はドレイン領域が少なくとも前記エピタキシャル半導体層に形成され、前記第２のソース又はドレイン領域の上面の面積は、前記柱状半導体層の上面の面積よりも大きいことを特徴とするＭＯＳトランジスタ。 （もっと読む）

【課題】 オフリーク電流が低減され、電流の立ち上がり特性も良好な結晶性シリコン薄膜半導体装置を提供する。
【解決手段】 非晶質シリコン層及び結晶性シリコン層を半導体層とする薄膜トランジスタにおいて、ドレイン電極が、半導体層の結晶性シリコン層と直接接することにより、電流の立ち上がり特性を向上させることを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】柱状半導体層の周囲にゲート電極が形成される縦型トランジスタにおいては、各々の縦型トランジスタのゲート長より大きいゲート長を持つトランジスタを形成することが困難である。
【解決手段】基板上に形成された第１の拡散層上に２個の柱状半導体層によって形成された縦型トランジスタが隣接して形成されており、それらの縦型トランジスタは共通なゲート電極を備え、第１の柱状半導体層の上部に形成された第１の上部拡散層はソース電極に接続され、第２の柱状半導体層の上部に形成された第２の上部拡散層はドレイン電極に接続され、２個の縦型トランジスタが直列に接続されることによって、各々の縦型トランジスタの２倍のゲート長を持つトランジスタとして機能することを特徴とする半導体装置を提供する。 （もっと読む）

【課題】移動度の高い有機トランジスタを効率良く製造することができる製造方法及び有機トランジスタを得る。
【解決手段】ゲート電極２と、ゲート電極２上に設けられるゲート絶縁膜３，４と、ゲート絶縁膜３，４上に設けられる有機半導体層９と、ゲート絶縁膜３，４上の有機半導体層９にチャネル領域を形成するため設けられるソース電極７及びドレイン電極８とを備える有機トランジスタを製造する方法であって、ゲート電極２を形成する工程と、ゲート電極２の上にゲート絶縁膜３，４を形成する工程と、ソース電極７及びドレイン電極８を形成する工程と、ゲート絶縁膜３，４に、カップリング剤の溶液を接触させた状態で、ゲート電極２に電圧を印加してゲート絶縁膜３，４の上にカップリング剤層５を形成する工程と、カップリング剤層５が形成されたゲート絶縁膜３，４の上に有機半導体層９を形成する工程とを備えることを特徴としている。 （もっと読む）

【課題】ウェル電位固定用のウェル給電用素子を設ける際に、縦型ＭＯＳトランジスタ間に素子分離用の埋込絶縁層を必要とせず、素子分離用の埋込絶縁層の形成に必要な面積を削減して、半導体装置の高集積化を図る。
【解決手段】半導体基板１に形成された第１導電型のウェル２内に、ウェル給電用素子Ｘと縦型ＭＯＳトランジスタＹとが備えられ、ウェル給電用素子Ｘは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ１を有し、ピラー部Ｐ１の上部には、第１導電型のウェル２の濃度よりも高い濃度を有する第１導電型の第１不純物拡散層１３を備え、縦型ＭＯＳトランジスタＹは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ２を有し、かつ縦型ＭＯＳトランジスタＹのピラー部Ｐ２の上部には、第２導電型の第２不純物拡散層７を備えることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】１個の島状半導体を用いてインバータを構成することにより、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供する。
【解決手段】島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、第１のゲート絶縁膜の周囲を取り囲むゲート電極と、ゲート電極の周囲を取り囲む第２のゲート絶縁膜と、第２のゲート絶縁膜の周囲を取り囲む筒状半導体層と、島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、島状半導体層の下部に配置された第２の第１導電型高濃度半導体層と、筒状半導体層の上部に配置された第１の第２導電型高濃度半導体層と、筒状半導体層の下部に配置された第２の第２導電型高濃度半導体層と、を有することを特徴とする半導体装置により、上記課題を解決する。 （もっと読む）

【課題】雰囲気安定性、高ＯＮ／ＯＦＦ比、高電流密度等の優れた特性を有する実用的な縦型有機半導体デバイスを提供する。
【解決手段】一般式（１）で表される化合物を半導体材料として含む、縦型有機半導体デバイス。


（Ｒ_１及びＲ_２はそれぞれ独立に置換基を有してもよい芳香族基を表す） （もっと読む）

【課題】無機半導体デバイスに比べて簡便なプロセスで素子を作製することが可能であり、かつ長時間安定したトランジスタ特性を示す有機トランジスタを提供する。
【解決手段】有機半導体層が、下式で表される化合物の重合体を含有する有機トランジスタ。


（Ｒ^１〜Ｒ^１８は、それぞれ独立に、水素原子もしくは１価の有機残基を表し、Ｒ^１〜Ｒ^５のうち少なくとも一つは水素原子であり、かつＲ６〜Ｒ１０のうち少なくとも一つは水素原子である。） （もっと読む）

【課題】酸化物半導体を用いた新たな半導体装置を提供することを課題とする。
【解決手段】基板（例えば絶縁表面を有する基板）と、基板上の第１の電極層と、その一部が第１の電極層上に存在する酸化物半導体層と、酸化物半導体層の側面を覆うゲート絶縁層と、ゲート絶縁層の開口部において、酸化物半導体層と電気的に接続した第２の電極層と、ゲート絶縁層を介して酸化物半導体層の側面に電圧を印加する第３の電極層と、を有する。 （もっと読む）

【課題】弁金属を含む金属の陽極酸化処理と、形成した膜の表面を疎水性にする処理とを同時に行う方法とその方法を用いた電界効果トランジスタの製造方法の提供。
【解決手段】電解液中に、ホスホン酸基と有機基を有するカップリング剤が含まれていることを特徴としており、好ましくは、カップリング剤が；Ｒ（ＯＨ）２ＰＯで表される。（式中、Ｒは、炭素数１〜２０の炭化水素基、炭素数１〜２０のアルキル基、アリール基、フェニル基、エーテル基、チオフェン誘導体、ピロール誘導体、アニリン誘導体、ビニル基を有する誘導体、エポキシ基を有する誘導体、スチリル基を有する誘導体、メタクリロキシ基を有する誘導体、アクリロキシ基を有する誘導体、アミノ基を有する誘導体、ウレイド基を有する誘導体、クロロプロピル基を有する誘導体、メルカプト基を有する誘導体、スルフィド基を有する誘導体、イソシアネート基を有する誘導体） （もっと読む）

【課題】基板容量及び基板抵抗を低減することにより、高速及び高周波で動作する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法が、第１導電型の半導体基板に第２導電型の第１の不純物層を形成することにより、半導体基板にＰＮ接合を形成する工程（ａ）と、第１の不純物層の上面の半導体基板表面に、半導体素子と、第１の不純物層と電気的に接続される導電層とを形成する工程（ｂ）と、導電層を、エッチング用電源の正電極と接続し、対向電極をエッチング用電源の負電極と接続し、半導体基板と対向電極とをエッチング液に浸し、半導体基板の内部に形成されたＰＮ接合に逆バイアスを印加することにより、第１の不純物層をエッチング停止層として、第１導電型の半導体基板を除去する工程（ｃ）と、第１の不純物層の下面に、恒久支持基板を取り付ける工程（ｄ）と、を含む。 （もっと読む）

【課題】ゲート絶縁膜の侵食を抑制し、ＦＥＴの故障や不良の発生を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】基板１０上にＧａＮ系半導体層１５を形成する工程と、ＧａＮ系半導体層１５上に酸化アルミニウムからなるゲート絶縁膜１８を４５０℃以下の成膜温度で形成する工程と、ゲート絶縁膜１８の上面に保護膜１９を形成する工程、ゲート絶縁膜１８を熱処理する工程、及びゲート絶縁膜１８をプラズマ処理する工程のいずれか一つと、前記いずれか一つの工程の後に、ゲート絶縁膜１８を形成する工程の後のアルカリ溶液を用いた処理を実行する工程と、前記ゲート絶縁膜１８上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】成長軸方向に径の均一なホウ素ドープ半導体ナノワイヤ及びその製造方法を提供する。
【解決手段】成長軸方向に径の均一なホウ素ドープ半導体ナノワイヤは、次の工程を含む製造方法により製造できる。
工程（１）：半導体原料ガスを用いて、基板上にＩＶ族半導体ナノワイヤを成長させる；
工程（２）：ジボランガスのみを導入することにより、前記半導体ナノワイヤの表面にホウ素膜を堆積させる；
工程（３）：表面にホウ素膜を堆積させた前記ホウ素膜付き半導体ナノワイヤを、半導体ナノワイヤ（本体）の融点以下の温度で熱アニールする。 （もっと読む）

【課題】高速で動作可能な縦型トランジスタを用いたセンサデバイスを提供する。
【解決手段】絶縁物の多孔質により形成される多孔質絶縁層と、多孔質絶縁層の一方の面に形成される第１の開口部を有する第１の電極と、多孔質絶縁層の他方の面に形成される第１の開口部に対応した第２の開口部を有する第２の電極と、第２の電極上に形成される絶縁層と、多孔質絶縁層の孔の内壁に配置された分子認識材料とを有することを特徴とするセンサデバイスを提供することにより上記課題を解決する。 （もっと読む）

【課題】ＳＯＩ層のばらつきによる耐圧の依存性が低く、素子面積を小さくすることが可能なＥＳＤ保護素子を提供すること。
【解決手段】ＢＯＸ酸化膜、Ｎ＋埋込層、及びＰ型ＳＯＩ層が順に積層された略直方体形状のＳＯＩ基板と、前記ＳＯＩ基板におけるＰ型ＳＯＩ層側の第１の矩形面において、対向する二辺に沿ってそれぞれ形成されたドレイン及びソースと、前記ＳＯＩ基板における、前記第１の面の前記ドレイン及びソースが沿って形成された二辺に直交する二面に形成された絶縁ゲートと、保護対象装置の入力端子における電圧を検出する電圧検出手段と、を備え、前記電圧検出手段により閾値電圧を超える電圧が検出されたときに、前記絶縁ゲートが駆動されることを特徴とする、ＥＳＤ保護素子。 （もっと読む）

【課題】
オン抵抗の低減を図った横型ＭＯＳトランジスタを提供する。
【解決手段】
第１導電型の半導体層と、半導体層の第１領域に深さ方向に形成される第１酸化膜と、半導体層の第１領域とは離間した第２領域に深さ方向に形成される第２酸化膜と、半導体層内で第１酸化膜に隣接する領域に深さ方向に形成されるゲート電極と、半導体層内で第２酸化膜に隣接する領域に形成される制御電極と、半導体層の第１酸化膜と第２酸化膜で挟まれる領域の表面部のうちの第１酸化膜の近傍の領域に形成される第２導電型領域と、第２導電型領域の表面部のうちの第１酸化膜の近傍の領域に形成される第１導電型領域と、第１導電型領域及び第２導電型領域の上に形成されるソース電極と、半導体層の第１酸化膜と第２酸化膜で挟まれる領域の表面部のうちの第２酸化膜の近傍の領域に形成される第１導電型領域と、第１導電型領域の上に形成されるドレイン電極とを含む。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】微細化された３次元的なデバイスを実現し得る、半導体装置の製造方法を提供する。
【解決手段】開示される、本発明の一実施形態による、半導体装置の製造方法によれば、ライン・アンド・スペース状の第２の層１２を、第２の層１２が延在する方向と交わる方向に延びるライン・アンド・スペース状の第８の層２５をマスクとしてエッチングすることにより、二次元的に配列される第２の層１２を得、これにより下地層をエッチングすることにより、二次元的に配列されるピラーを形成することができる。 （もっと読む）

【課題】 小型であり、順方向と逆方向の双方で導通可能（スイッチング可能）な半導体装置を提供する。
【解決手段】 第１導電型の第１領域３０と、第２導電型であり、第１領域３０に接している第２領域３２と、第１導電型であり、第２領域３２によって第１領域から分離されている第３領域３６と、第２導電型であり、第３領域３６によって第２領域３２から分離されている第４領域２２と、第１導電型であり、第４領域２２によって第３領域３６から分離されている第５領域２０と、第１領域３０及び第２領域３４と導通している第１電極５６と、第４領域２２及び第５領域２０と導通している第２電極５４と、第２領域３２に対して絶縁膜４２を介して対向している第１ゲート電極４４と、第４領域２２に対して絶縁膜５０を介して対向している第２ゲート電極５２を備えていることを特徴とする半導体装置。 （もっと読む）

【課題】ペンタセンの不安定性を克服しつつ、単結晶の貼り付け法、真空蒸着法、塗布法と多様な製造プロセスに適応でき、有機トランジスタとしても高い性能を示す新規な有機半導体材料を提供する。
【解決手段】下記化学式で表されるクリセン骨格を有する有機半導体材料。
（もっと読む）