【課題】ゲート電極を形成してからチャネル形成用半導体部を形成する方法において、結晶品質の良い単結晶Ｓｉを用いて良質なゲート絶縁膜を形成した縦型半導体装置を提供する。
【解決手段】単結晶半導体基板に少なくとも第１絶縁層を有する積層体を形成する工程Ｓ１と、前記積層体に、前記単結晶半導体基板が露出する孔を形成する工程Ｓ２と、前記孔の底面に露出している前記単結晶半導体基板を種結晶領域とすることにより、前記第１絶縁層の上にゲート電極となる単結晶半導体部を形成する工程Ｓ３と、前記孔内に埋められた前記単結晶半導体部を除去することで、前記孔の底面に前記単結晶半導体基板を再び露出させる工程Ｓ４と、前記単結晶半導体部の前記孔の側面に露出している部分にゲート絶縁膜を形成する工程Ｓ５と、前記孔にチャネル形成用半導体部を形成する工程Ｓ６と、を有する半導体装置の製造方法。 （もっと読む）

【課題】三次元半導体であるsurrounding gate transistor(SGT)のオン電流を増加させることにより、SGTの高速動作を実現する半導体装置を提供することを課題とする。
【解決手段】ソース、ドレイン及びゲートが、基板上に階層的に配置される半導体素子であって、シリコン柱と、前記シリコン柱の側面を取り囲む絶縁体と、前記絶縁体を囲むゲートと、前記シリコン柱の上部又は下部に配置されるソース領域と、前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、前記シリコン柱と前記ソース領域との接触面は、前記シリコン柱と前記ドレイン領域との接触面より小さい半導体素子を提供することにより上記課題を解決する。 （もっと読む）

【課題】閾値下の振れが改良され、供給電圧が更に低減されたトンネル電界効果トランジスタを提供する。
【解決手段】高ドープドレイン領域３、低ドープチャネル領域２、高ドープソース領域１及び、高ドープソース領域１と接触する低ドープチャネル領域２の少なくとも一部を覆うゲート誘電体１０およびゲート電極９を有し、ソース−チャネル界面１２におけるゲート誘電体１０の膜厚は、ソース−チャネル界面１２から所定の距離離れたチャネル２上のゲート誘電体１０の膜厚より小さい。 （もっと読む）

【課題】ポリスチレンを塗布プロセスにより形成し不溶化処理を行うことで、半導体層を塗布プロセスで積層可能なポリスチレンからなる絶縁体層を有し、応答速度（駆動速度）が早く、オン／オフ比が大きい、優れたトランジスタ特性を有する薄膜トランジスタを提供する。
【解決手段】少なくとも基板上にゲート電極、ソース電極及びドレイン電極の３端子、絶縁体層並びに半導体層が設けられ、ソース−ドレイン間電流をゲート電極に電圧を印加することによって制御する薄膜トランジスタにおいて、前記絶縁体層が、塗布法により積層された層であって、有機溶媒に対して不溶化したポリスチレンからなる薄膜トランジスタ。 （もっと読む）

【課題】１個の柱を用いてインバータを構成することにより、高集積なＣＭＯＳインバータ回路からなる半導体装置を提供する。
【解決手段】第１のシリコンと、該第１のシリコンとは極性が異なる第２のシリコンと、前記第１のシリコンと前記第２のシリコンとの間に配置され、基板に対して垂直方向に延びている第１の絶縁物とからなる１本の柱と、前記第１のシリコンの上下のそれぞれに配置され、前記第１のシリコンとは極性が異なる第１の高濃度不純物を含むシリコン層と、前記第２のシリコンの上下のそれぞれに配置され、前記第２のシリコンとは極性が異なる第２の高濃度不純物を含むシリコン層と、前記第１のシリコンと前記第２のシリコンと前記第１の絶縁物とを取り囲む第２の絶縁物と、前記第２の絶縁物を取り囲む導電体とを含む半導体装置により、上記課題を解決する。 （もっと読む）

【課題】４個の島状半導体を用いてＳＲＡＭを構成することにより、高集積なＳＧＴを用いたＳＲＡＭからなる半導体装置を提供することを目的とする。
【解決手段】第１の島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、第１のゲート絶縁膜の周囲を取り囲む第１のゲート電極と、第１のゲート電極の周囲を取り囲む第２のゲート絶縁膜と、第２のゲート絶縁膜の周囲を取り囲む第１の筒状半導体層と、第１の島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、第１の島状半導体層の下部に配置された第２の第１導電型高濃度半導体層と、第１の筒状半導体層の上部に配置された第１の第２導電型高濃度半導体層と、第１の筒状半導体層の下部に配置された第２の第２導電型高濃度半導体層と、を有するインバータを用いたＳＲＡＭにより、上記課題を解決する。 （もっと読む）

【課題】光照射によって誘電率を変化させることが可能な膜、およびそれを用いた電子デバイスを提供する。
【解決手段】薄膜トランジスタ２０は、ガラス基板２１、ゲート電極２２、ゲート絶縁膜２３、半導体層（活性層）２４、ソース電極２５およびドレイン電極２６を備える。ゲート電極２２、ゲート絶縁膜２３および半導体層２４は、この順序でガラス基板２１上に積層されている。ソース電極２５およびドレイン電極２６は、半導体層２４上に形成されている。ゲート絶縁膜２３は、有機重合体と、その有機重合体中に分散された化合物とを含む溶液を、ガラス基板上に形成されたゲート絶縁膜上にスピンコート法によって塗布した。その化合物は、以下の式（１）で表される化合物および以下の（２）で表される化合物から選ばれる少なくとも１種の化合物である。［化学式（１）および（２）］
（もっと読む）

【課題】高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供する。
【解決手段】第１のトランジスタは、島状半導体層と、島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、第１のゲート絶縁膜の周囲を取り囲むゲート電極と、島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、島状半導体層の下部に配置された第２の第１導電型高濃度半導体層とを有し、第２のトランジスタは、ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、第２の半導体層の上部に配置され、第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、第２の半導体層の下部に配置され、第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とを有することにより、上記課題を解決する。 （もっと読む）

【課題】本発明では、高速化及び高集積化が可能な半導体素子、及びそれが高集積された
半導体装置、並びにこれらの作製方法を提供する。
【解決手段】 本発明は、基板の厚さ方向に積層されたソース領域、チャネル形成領域、
及びドレイン領域と、絶縁膜を介して前記チャネル形成領域と重畳するゲート電極とを有
し、前記チャネル形成領域は、極細炭素繊維で形成されている半導体装置である。本発明
の半導体装置は、極細炭素繊維をチャネル形成領域に有し、かつ基板表面に対して縦方向
に積層されている半導体素子を有するため、高集積化が可能である。 （もっと読む）

【課題】縦型トランジスタにおいて、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートの抑制。
【解決手段】上方に平面状半導体層及び該平面状半導体層上の柱状半導体層が形成された基板に対して、柱状半導体層の上部に第２のドレイン／ソース領域を形成し、コンタクトストッパー膜を成膜し、コンタクト層間膜を成膜し、第２のドレイン／ソース領域上にコンタクトを形成し、ここでコンタクトの形成は、コンタクトのパターンを形成し、コンタクトのパターンを用いてコンタクト層間膜をコンタクトストッパー膜までエッチングすることにより、コンタクト用のコンタクト孔を形成し、コンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去することを含み、コンタクト用のコンタクト孔の底面の基板への投影面は、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周内に位置する。 （もっと読む）

【課題】有機半導体材料として好適な新規化合物の提供。
【解決手段】下式で表わされる、置換ベンゾカルコゲノアセン化合物、該化合物を含む薄膜及び該薄膜を構成成分にもつ有機半導体デバイス。
（もっと読む）

【課題】半導体基板上に容易なプロセスにより、微細で、高速なＳＯＩ構造の縦型のＭＩＳＦＥＴを得ること。
【解決手段】半導体基板1上に酸化膜2を介して、下部に配線層3を有する自己整合の横及び縦方向エピタキシャル半導体層からなる凸状構造の半導体層6が設けられ、凸状構造の半導体層6は素子分離領域埋め込み絶縁膜4及び酸化膜2により島状に絶縁分離されている。凸状構造の半導体層6の上部には高濃度及び低濃度ドレイン領域10、9が設けられ、下部には高濃度及び低濃度ソース領域7、8が設けられ、側面にはゲート酸化膜11を介してゲート電極12が設けられ、高濃度ドレイン領域10、下層配線3を介した高濃度ソース領域7及びゲート電極12には、それぞれバリアメタル18を有する導電プラグ19を介してバリアメタル21を有するCu配線22が接続されている自己整合連続縦横エピタキシャル成長法によるＭＩＳＦＥＴ。 （もっと読む）

【課題】ゲート電極７作製後にチャネル部１２を作製する縦型ＭＩＳＦＥＴの製造方法において、ゲート絶縁膜１０に損傷を与えたり移動度を劣化させたりすることなく、孔底面に形成された絶縁膜や、自然酸化膜を除去する。
【解決手段】単結晶半導体基板１または単結晶半導体層に形成された不純物領域８の上に、第一絶縁層４、５と、ゲート電極層７と、第二絶縁層５、４と、をこの順に積層した積層体を形成し、前記積層体に不純物領域８が露出する孔を形成し、少なくとも前記孔の側壁に露出しているゲート電極層７、および、前記孔の底面に露出している不純物領域８の上に絶縁膜１０を形成し、ゲート電極層７の露出部分の上に形成された絶縁膜１０の上に半導体膜を重ねて形成し、不純物領域８の上に形成された絶縁膜を除去し、孔の底面に露出している不純物領域８に接し、孔底面から孔の開口部までつながる半導体部を形成する半導体装置の製造方法を提供する。 （もっと読む）

パッシベートされたシリコンナノワイヤーの製造方法およびこれにより得られる電子構造体について記載する。こうした構造体は、金属−酸化物−半導体（ＭＯＳ）構造を含むことができ、構造体はＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）または光電子スイッチに用いることができる。
（もっと読む）

【課題】４個の島状半導体を用いてＳＲＡＭを構成することにより、高集積なＳＧＴを用いたＳＲＡＭからなる半導体装置を提供する。
【解決手段】第１の島状半導体層１３７の周囲上に少なくとも一部に接して第１のゲート絶縁膜１８７が存在し、第１のゲート絶縁膜１８７に第１のゲート電極１７８の一面が接し、第１のゲート電極１７８の他面に第２のゲート絶縁膜１８７が接し、第２のゲート絶縁膜１８７に少なくとも第２の半導体層１４１が接して、第１の島状半導体層１３７の上部に配置された第１の第１導電型高濃度半導体層１６１と、第１の島状半導体層１３７の下部に配置された第２の第１導電型高濃度半導体層１６２と、第２の半導体層１４１の上部に配置された第１の第２導電型高濃度半導体層１５４と、第２の半導体層１４１の下部に配置された第２の第２導電型高濃度半導体層１５６と、を有するインバータを用いてＳＲＡＭを形成する。 （もっと読む）

【課題】容易に合成可能であり、酸化安定性に優れる有機化合物並びにそれを利用した有機薄膜トランジスタ及び有機薄膜発光トランジスタを提供する。
【解決手段】下記式（１）で表わされる有機薄膜トランジスタ用化合物。


［式中、Ｒ_１〜Ｒ_４は、それぞれ独立に、水素原子等であり、Ｘは、それぞれＳ、Ｏ、Ｓｅ及びＴｅから選択されるいずれかの原子であり、Ｙは、それぞれＮ又はＣ−Ｒ_５（Ｒ_５は前記Ｒ_１〜Ｒ_４と同様の基を表す。）である。Ｒ_１〜Ｒ_５の隣接する２つの基は互いに連結し、炭素数６〜６０の芳香族炭化水素基、又は炭素数１〜６０の芳香族複素環基を形成してもよく、また、Ｒ_５同士で互いに連結し、炭素数６〜６０の芳香族炭化水素基、又は炭素数１〜６０の芳香族複素環基を形成してもよい。］ （もっと読む）

【課題】三次元半導体であるSGTのリーク電流の増加による消費電力の増大を解決し、SGTの低消費電力を実現する半導体装置を提供すること。
【解決手段】第一導電型の第一シリコン柱と、その側面を囲む第一の絶縁体とその絶縁体を囲むゲートがあり、第一シリコン柱の下部に第二シリコン柱、上部に第三シリコン柱が備わり、第二シリコン柱の第一シリコン柱との接触面を除く面に形成された第二導電型の高濃度不純物領域と、第二シリコン柱に形成された第二導電型の高濃度不純物領域に囲まれた第一導電型不純物領域と、第三シリコン柱の第一シリコン柱との接触面を除く面に形成された第二導電型の高濃度不純物領域と、第三シリコン柱に形成された第二導電型の高濃度不純物領域に囲まれた第一導電型不純物領域から構成されており、第二シリコン柱と第三シリコン柱の第一導電型不純物領域が第二シリコン柱と第三シリコン柱の底部から伸びる空乏層領域より大きい。 （もっと読む）

【課題】複数のゲート長を有するトランジスタを形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、第１の柱状体と第２の柱状体とを形成する工程と、前記第１及び第２の柱状体と前記半導体基板とを覆う半導体膜であって、前記第１の柱状体を覆う第１の部分と前記第２の柱状体を覆う第２の部分との導電型及び不純物の濃度の少なくとも一方が互いに異なるように半導体膜を形成する工程と、前記半導体膜をエッチバックして、前記第１及び第２の柱状体のそれぞれの側壁に、互いに異なる高さを有する第１の半導体膜柱状部と第２の半導体膜柱状部とを形成する工程と、を備えることを特徴とする半導体装置の製造方法を採用する。 （もっと読む）

【課題】有機トランジスタの導電特性を改良し、高強度の電流を得られるようにする。
【構成】ソース電極６及びドレイン電極８間の半導体層１０中に、導電性チャンネルに近接し、又は電気絶縁層２０及び前記半導体層１０に対して、ゲート電極２２の反対側に位置する圧電層２３を備え、該圧電層２３は、前記ソース電極６及びドレイン電極８から、及び前記半導体層１０から絶縁されている。 （もっと読む）

【課題】逆阻止能力を有し、低オン抵抗で高速スイッチング特性を有する素子を提供すること。
【解決手段】シリコン基板１０１と、シリコン基板１０１上に形成されたバッファ層１０２，１０３と、バッファ層１０２、１０３上に形成された窒化ガリウム半導体層１０４と、シリコン基板１０１の裏面からシリコン基板１０１ならびにバッファ層１０２、１０３を貫通して窒化ガリウム半導体層１０４に達する深さで形成されたトレンチ溝１１２と、このトレンチ溝１１２の中に形成された金属膜１１３と、を備え、金属膜１１３と窒化ガリウム半導体層１０４とがショットキー接合を形成する逆耐圧を有する窒化ガリウム半導体装置とする。 （もっと読む）