【課題】チャネル領域となるＳＯＩ構造を有する半導体線条突出部の形状のばらつきを抑制し、トランジスタ特性のばらつきを減少することができる半導体装置を提供する。
【解決手段】半導体基板１の素子分離用の溝に埋込み絶縁膜が埋め込まれてなる素子分離領域２と、素子分離領域２によって区画されてなり、素子分離用の溝を区画する側壁面と半導体基板の１一面とを有し、かつ側壁面には埋込み絶縁膜に向けて突出した半導体線条突出部１aが素子分離用の溝に沿って設けられてなる活性領域Ｔと、半導体線条突出部１aを残して活性領域Ｔを分断するように設けられたゲート電極用のゲート溝３と、ゲート溝３の内面に形成されたゲート絶縁膜４と、ゲート溝３に埋め込まれたゲート電極５と、ゲート電極５のゲート長方向両側の活性領域Ｔにそれぞれ形成され、半導体線条突出部１aによって連結される不純物拡散領域７と、を具備してなることを特徴とする。 （もっと読む）

【課題】ＳＯＩ基板上に形成されたメサ分離構造のＭＯＳトランジスタのトランジスタ特性のバラツキを低減する。
【解決手段】ＭＯＳトランジスタは、埋込み酸化膜３上に形成されたメサ型ＳＯＩ層５と、メサ型ＳＯＩ層５の上面中央部の上に形成されたゲート酸化膜７と、メサ型ＳＯＩ層５の上面端部の上にゲート酸化膜７よりも厚い膜厚で形成された第１シリコン酸化膜９と、メサ型ＳＯＩ層５の側面に第２シリコン酸化膜１１を介して形成されたシリコン窒化膜からなる側壁膜１３と、ゲート酸化膜７上に形成されたゲート電極１５を備えている。 （もっと読む）

【課題】更に多機能化した非単結晶トランジスタ集積回路を提供する。
【解決手段】非単結晶トランジスタ集積回路は、第１の高分子フィルム１１と、高分子フィルム１１に設けられた共通電極１２と、共通電極１２に設けられた誘電体１３と、誘電体１３に設けられた第２の高分子フィルム１４と、第２の高分子フィルム１４に設けられ、圧力が加えられた際に、誘電体１３の厚さの変化量を容量の変化として読み出す圧力センサ１５と、第２の高分子フィルム１４に設けられ、圧力センサ１５を読み出すための非単結晶トランジスタ１６とを具えることを特徴とする。 （もっと読む）

【課題】有機薄膜トランジスタ及びこれを備えた平板表示装置を提供する。
【解決手段】基板の一面上に形成されるソース／ドレイン電極及び有機半導体層と、ソース／ドレイン電極及び有機半導体層と絶縁されるゲート電極と、ソース／ドレイン電極と前記ゲート電極との間に一層以上のゲート絶縁層と、を備え、ソース／ドレイン電極と前記ゲート電極との交差領域のうち少なくとも一部でのゲート絶縁層の厚さは、有機半導体層のチャンネル領域とゲート電極との交差領域のうち少なくとも一部でのゲート絶縁層の厚さ以上とした。 （もっと読む）

【課題】ゲート電極の端部でのバイアス電界集中が緩和され、且つ動作時のオン抵抗の増大が抑制された化合物半導体装置を提供する。
【解決手段】キャリア供給層２２、及びキャリア供給層２２との界面近傍において二次元キャリアガス層２３が形成されるキャリア走行層２１を有する化合物半導体層２０と、化合物半導体層２０の主面２００上に配置されたソース電極３及びドレイン電極４と、ソース電極３とドレイン電極４間で主面２００上に配置されたゲート電極５と、ゲート電極５とドレイン電極４間で主面２００上方に配置されたフィールドプレート６と、フィールドプレート直下の二次元キャリアガス層が形成される領域内に配置された、上方にフィールドプレート若しくはゲート電極が配置されていない二次元キャリアガス層が形成される領域よりも導電率が低い低導電性領域２１０とを備える。 （もっと読む）

【課題】自己整列リセス・ゲート構造及び形成方法の提供。
【解決手段】最初に，絶縁用のフィールド酸化物領域２０を半導体基板１０内に形成する。半導体基板の上に形成された絶縁層内に複数のコラムを画定し，それに続いて，薄い犠牲酸化物層を半導体基板の露出領域の上に形成するが，フィールド酸化物領域の上には形成しない。次に，各コラムの側壁上，並びに犠牲酸化物層及びフィールド酸化物領域の一部分の上に誘電体を設ける。第１エッチングを行い，それにより，半導体基板内に第１組のトレンチを，またフィールド酸化物領域内に複数のリセスを形成する。第２エッチングを行い，それにより，コラムの側壁上に残っている誘電体残留部を除去し，かつ第２組のトレンチを形成する。次に，第２組のトレンチ内及びリセス内にポリシリコンを堆積させ，それにより，リセス導電性ゲートを形成する。 （もっと読む）

【課題】従来よりも電気的信頼性を向上できる半導体基板、ナノワイヤトランジスタ及びその製造方法を提案する。
【解決手段】シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４を形成することにより、熱酸化の際に、耐酸化性膜によりシリコン基板表面６にまで酸素が到達することを妨げることで、シリコン基板表面６に酸化シリコンが形成され難くなり、その分だけ当該酸化シリコンの体積膨張を抑制して、チャネル層形成時のストレスを制御できることで、当該ストレスによるナノワイヤ13の意図しない変形又は当該変形によるナノワイヤ13の断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。 （もっと読む）

【課題】オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴを提供する。
【解決手段】ｎ型バリア層１５を形成することでエミッタ側のキャリア濃度を高くしてオン電圧の低減を図りつつ、ｎ型バリア層１５を隣り合うエミッタ間に形成しないようにすることで、ターンオフ時間の改善を図る。また、このような構造により、スイッチング時の破壊耐量の向上も図ることも可能となる。したがって、オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴとすることが可能となる。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８の上部に、ドレイン電極３６側及びソース電極３４側に庇状に突き出したフィールドプレート４０が形成され、基板３２の表面層とフィールドプレート４０との間に誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート４０のドレイン電極３６側及びソース電極３４側の終端面と面一状態となるように切れ込み、ドレイン電極３６側の下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びており、且つ、ソース電極３４側の下端からソース電極３４に接続するようにソース電極３４に向かって延びている。 （もっと読む）

【課題】薄膜トランジスタの光リーク電流を低減させると共に、画素の開口率を向上させることが可能な画像表示装置を提供することである。
【解決手段】
基板上に複数の薄膜トランジスタを有する画像表示装置であって、前記基板上に形成される複数のゲート線と、前記ゲート線と交差する複数のドレイン線とを有し、前記薄膜トランジスタはボトムゲート型であり、チャネル領域は前記基板側からゲート電極／ゲート絶縁膜／半導体層が順次積層された積層構造を有し、前記チャネル領域のチャネル幅方向に形成されると共に、前記ゲート電極の両端側に形成される当該ゲート絶縁膜が除去された一対の除去領域を有し、前記チャネル領域におけるチャネル幅方向の前記ゲート電極の幅をＷ、前記一対の除去領域に挟まれ、前記チャネル幅方向の前記ゲート絶縁膜の幅をＲとした場合、Ｒ≧Ｗを満たす画像表示装置である。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能とする。 （もっと読む）

【課題】ＴＦＴ特性が良好であり、かつ信頼性も高い薄膜電界効果型トランジスタおよびその製造方法を提供する。
【解決手段】薄膜電界効果型トランジスタは、基板上に、少なくともゲート電極、絶縁膜、活性層、エッチングストッパ層、ソース電極、およびドレイン電極が形成されており、活性層上にエッチングストッパ層が形成され、エッチングストッパ層上にソース電極およびドレイン電極が形成されている。エッチングストッパ層はＺｎ濃度が２０％未満のＩｎ、ＧａおよびＺｎを含むアモルファス酸化物で構成されている。活性層はＩｎ、ＧａおよびＺｎを含むアモルファス酸化物半導体で構成されており、Ｚｎ濃度がエッチングストッパ層のＺｎ濃度よりも高い。 （もっと読む）

【課題】アルミニウムドープゲートを有するプログラマブルIII−窒化物トランジスタを提供する。
【解決手段】第１のIII−窒化物材料１０４と第２のIII−窒化物材料１０６との界面に形成される２次元電子ガスを有する導電チャネルを含むIII−窒化物ヘテロ接合デバイスにおいて、ゲート接点１４０の下に形成されるゲート絶縁層１１２が導電チャネルの上方に配置され、接点絶縁層１１２は界面における２次元電子ガスの形成を変更する。接点絶縁層１１２はＡｌＳｉＮ又はアルミニウムがドープされたＳｉＮとすることができる。接点絶縁層１１２はIII−窒化物ヘテロ接合デバイス１６０の閾値電圧をプログラミングしてデバイスをエンハンストモードデバイスにする。 （もっと読む）

【課題】カーボンナノウォールの選択成長方法を提供すること。
【解決手段】ＳｉＯ₂ からなる基板１００上に、正方形が三角格子状に配列されたパターンのＴｉ膜１０１を形成した。次に、ＳｉＯ₂ 基板１００上にカーボンナノウォールを成長させた。そして、Ｔｉからのカーボンナノウォールの成長開始時間よりも長く、ＳｉＯ₂ からのカーボンナノウォールの成長開始時間よりも短い時間で成長を終了させた。ここで、ＳｉＯ₂ からのカーボンナノウォールの成長開始時間は、Ｔｉからの成長開始時間よりも長い。その結果、ＳｉＯ₂ 基板１００上のうち、Ｔｉ膜１０１が形成されずにＳｉＯ₂ が露出している領域にはカーボンナノウォールが成長せず、Ｔｉ膜１０１上にのみ、カーボンナノウォール１０２が形成された。 （もっと読む）

【課題】短チャネル性能を改善した非プレーナ半導体トランジスタ構造及びその製造方法を提供する。
【解決手段】基板３６０上にある絶縁層３０１上にＵ字形フィン３０５が形成され、その一部の上にゲート誘電体層３６２及びゲート電極３６３が形成され、ソース領域４０３及びドレイン領域４０４が、Ｕ字形フィン３０５の両側に形成される。ゲート電極３６３は、ゲート誘電体層３６２とともに、Ｕ字形フィン３０５の一部の上側表面３０６及び反対の位置にある２つの側壁３０７、並びにＵ字形フィン３０５の中にある凹部３１９の一部の底面３２０及び向かい合って位置する２つの側壁３６４を覆い、電流を流すチャネル領域の幅を実効的に増やす。Ｕ字形トランジスタ構造の電流−電圧特性は、ゲート電圧範囲全体にわたって、デバイスの角部分の性能によって支配され、短チャネル効果が最小限に抑えられ、閾値下の電流及び駆動電流が最適化される。 （もっと読む）

【課題】オン抵抗の低いパワーＭＯＳ等の半導体装置を提供する。
【解決手段】ゲート酸化膜を介しゲート電極２２を形成するゲート電極形成工程と、ゲート電極間よりも広い第１の開口部を有する第１のレジストパターンを形成する工程と、第１の開口部において露出している表面に第１の導電型の不純物元素をイオン注入する第１のイオン注入工程と、ゲート電極間よりも狭い第２の開口部３１を有する層間絶縁膜３０を形成する層間絶縁膜形成工程と、第２の開口部よりも広い第３の開口部を有する第２のレジストパターン３２を形成する工程と、第３の開口部３３において露出している表面に第２の導電型の不純物元素をイオン注入する第２のイオン注入工程と、を有し、第２のイオン注入工程において注入される第２の導電型の不純物元素の濃度は、第１のイオン注入工程において注入される第１の導電型の不純物元素の濃度の２倍以上であることを特徴とする。 （もっと読む）

【課題】 ＬＤＭＯＳトランジスタにおいて、オン抵抗とのトレードオフ関係で最適化されたオフ耐圧を低下させることなく、チャネル長を短くすることによって飽和電流を増加させる。
【解決手段】 チャネルとなる低濃度ボディ領域１０と素子分離膜４の間かつゲート酸化膜８の直下に選択的に低濃度ボディ領域１０と逆の極性で濃度が高いショートチャネル領域１２を設け、ボディ領域１０のゲート酸化膜８直下部分のみを高濃度ソース領域７側に後退させた形状を実現する。 （もっと読む）

【課題】透明導電膜を配線電極とした場合における段差部での絶縁不良や断線を解決し、酸化物半導体膜が持つ高い移動度を生かした高速応答ディスプレイや周辺回路等を実現することができる、薄膜トランジスタ基板を提供する。
【解決手段】基材１と、基材１上に設けられた透明導電膜からなるゲート電極２と、ゲート電極２を覆って平坦化するように設けられたゲート絶縁膜３と、ゲート電極２の上方であって前記ゲート絶縁膜３上に設けられた酸化物半導体膜４と、酸化物半導体膜４上に該酸化物半導体膜４の中央部を開けて離間して設けられたソース電極５ｓ及びドレイン電極５ｄとを有し、前記ゲート絶縁膜３が、塗布型材料からなる絶縁性の平坦化膜３ａを有するように構成した。ゲート絶縁膜３は、平坦化膜３ａからなるように構成してもよいし、平坦化膜３ａと平坦化膜３ａ上に設けられた絶縁膜３ｂとからなるように構成してもよい。 （もっと読む）

【課題】ゲートポリ電極とソース及びドレイン高濃度拡散層との間での位置合わせズレを防止し、素子特性や信頼性の均一化を図ることができる。
【解決手段】半導体基板と、前記半導体基板上に形成した酸化膜と、前記半導体基板上に形成した前記酸化膜の除去された領域の寸法に対応して画定したゲート長を有するゲート電極と、前記半導体基板の内部にチャンネル領域を含む位置に配設し、長さは前記酸化膜の幅に対応して決定したオフセット層と、前記オフセット層の内部に配設し、前記ゲート長方向に、前記チャンネル領域から離隔し、前記オフセット層の低濃度不純物より高濃度の不純物を含むソース及びドレイン高濃度不純物拡散層と、前記オフセット層の前記ゲート長方向の両端部に配設し、ソース及びドレイン高濃度拡散層を形成するための不純物のイオン注入に対してのマスクとなる厚さを有する酸化膜とを備えている。 （もっと読む）