【課題】ＭｏＳ_２を主成分とするスパッタリングターゲットを提供する。
【解決手段】本発明の一態様は、Ｈｆ，Ｒｅ，Ｔａ，Ｗ，Ｎｂ，Ｚｒ，Ｖ，Ａｌ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｓｉ，Ｇｅ，Ｍｎ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｕ，Ａｇ，Ｙ，Ｓｃ，Ｍｇ，Ｃａからなる群から選ばれた少なくとも一種類以上の元素を合計で０．１〜１０．０ｗｔ％含有し、残部がＭｏＳ_２および不可避的不純物からなることを特徴とするスパッタリングターゲットである。 （もっと読む）

【課題】高い移動度を実現でき、且つ、ストレス耐性（ストレス印加前後のしきい値電圧シフト量が少ないこと）にも優れた薄膜トランジスタ用酸化物を提供する。
【解決手段】本発明に係る薄膜トランジスタの半導体層用酸化物は、Ｚｎ、Ｓｎ、およびＩｎと；Ｓｉ、Ｈｆ、Ｇａ、Ａｌ、Ｎｉ、Ｇｅ、Ｔａ、Ｗ、およびＮｂよりなるＸ群から選択される少なくとも一種の元素（Ｘ群元素）と、を含むものである。 （もっと読む）

【課題】耐圧の低下を抑制しつつ電流駆動能力の向上と小型化とを実現できる半導体装置を提供する。
【解決手段】半導体装置１は、ＳＯＩ基板の半導体層の上面に沿って形成されたゲート電極３１と、ソース拡散領域１８_１〜１８_Ｎと、電荷収集領域１９_１〜１９_Ｎ＋１と、ドレイン拡散領域１６と、電界緩和領域１７とを備える。ソース拡散領域１８_１〜１８_Ｎと電荷収集領域１９_１〜１９_Ｎ＋１とは、Ｙ軸方向に沿って交互に配列されている。ソース拡散領域１８_１〜１８_Ｎの各々の幅をＷ_ｅｆｆとし、ゲート電極３１の長さをＬ_ｇとし、ゲート電極３１とドレイン拡散領域１６との互いに対向する端部間の距離をＬ_{ｄｒｉｆｔ}とするとき、Ｗ_ｅｆｆ／２≦Ｌ_ｇ＋Ｌ_{ｄｒｉｆｔ}／２、との関係式が成立する。 （もっと読む）

【課題】メモリの大容量化と図りつつ、消費電力を軽減でき、且つ、消費電力を一定にす
る。
【解決手段】メモリを、複数のメモリブロックを対称に配置して構成する。また、メモリ
に供給されるアドレス信号のうち、特定の信号の組み合わせにより、データ読み出しまた
は書き込みの対象となるメモリセルを含むメモリブロックを一意に特定する。さらに、当
該メモリブロック以外のメモリブロックに供給される信号を一定値に保つ。このようにす
ることで、メモリアレイにおけるビット線の配線長を短縮し、負荷容量を軽減すると同時
に、メモリ内のあらゆるアドレスのメモリセルに対するデータ読み出しもしくは書き込み
において、消費電流を一定にできる。 （もっと読む）

【課題】結晶性の優れた酸化物半導体層を形成して電気特性の優れたトランジスタを製造
可能とし、大型の表示装置や高性能の半導体装置等の実用化を図ることを目的の一つとす
る。
【解決手段】第１の加熱処理で第１の酸化物半導体層を結晶化し、その上部に第２の酸化
物半導体層を形成し、温度と雰囲気の異なる条件で段階的に行われる第２の加熱処理によ
って表面と略垂直な方向にｃ軸が配向する結晶領域を有する酸化物半導体層の形成と酸素
欠損の補填を効率良く行い、酸化物半導体層上に接する酸化物絶縁層を形成し、第３の加
熱処理を行うことにより、酸化物半導体層に再度酸素を供給し、酸化物絶縁層上に、水素
を含む窒化物絶縁層を形成し、第４の加熱処理を行うことにより、少なくとも酸化物半導
体層と酸化物絶縁層の界面に水素を供給する。 （もっと読む）

【課題】高密度かつ低抵抗のスパッタリングターゲット、電界効果移動度の高い薄膜トランジスタを提供する。
【解決手段】Ｇａをドープした酸化インジウム、又はＡｌをドープした酸化インジウムを含み、正４価の原子価を示す金属を、Ｇａとインジウムの合計又はＡｌとインジウムの合計に対して１００原子ｐｐｍ超１１００原子ｐｐｍ以下含み、結晶構造が、実質的に酸化インジウムのビックスバイト構造からなる焼結体を含むスパッタリングターゲット。 （もっと読む）

【課題】微細化を実現し、トランジスタとして十分に機能できる電気的特性を付与された半導体装置を提供する。
【解決手段】半導体層、ゲート絶縁膜、及びゲート電極層が順に積層されたトランジスタを有する半導体装置において、該半導体層としてインジウム、ガリウム、亜鉛、及び酸素の４元素を少なくとも含み、該４元素の組成を原子百分率で表したとき、インジウムの割合が、ガリウムの割合及び亜鉛の割合の２倍以上である酸化物半導体膜を用いる。該半導体装置において、酸化物半導体膜は作製工程において酸素が導入され、酸素を多く（過剰に）含む膜であり、トランジスタを覆う酸化アルミニウム膜を含む絶縁層が設けられる。 （もっと読む）

【課題】ＷＳ_２を主成分とするスパッタリングターゲットを提供する。
【解決手段】本発明の一態様は、Ｈｆ，Ｒｅ，Ｔａ，Ｗ，Ｎｂ，Ｚｒ，Ｖ，Ａｌ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｓｉ，Ｇｅ，Ｍｎ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｕ，Ａｇ，Ｙ，Ｓｃ，Ｍｇ，Ｃａからなる群から選ばれた少なくとも一種類以上の元素を合計で０．１〜１０．０ｗｔ％含有し、残部がＷＳ_２および不可避的不純物からなることを特徴とするスパッタリングターゲットである。 （もっと読む）

【課題】チャネル移動度を向上させた不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板２０上に設けられたメモリトランジスタ４０と選択トランジスタ５０を有する。メモリトランジスタ４０は、導電層４１ａ〜４１ｄ、メモリゲート絶縁層４３、柱状半導体層４４、及び酸化層４５を有する。導電層４１は、メモリトランジスタ４０のゲートとして機能する。メモリゲート絶縁層４３は、導電層の側面に接する。半導体層４４は、導電層と共にメモリゲート絶縁層４３を一方の側面で挟み、半導体基板２０に対して垂直方向に延び、メモリトランジスタ４０のボディとして機能する。酸化層４５は、半導体層４４の他方の側面に接する。半導体層４４は、シリコンゲルマニウムにて構成される。酸化層４５は、酸化シリコンにて構成される。 （もっと読む）

【課題】ＣＮＴとゲート絶縁膜との相互作用を高め、良好かつ安定したトランジスタ特性を示すスイッチング素子を提供する。
【解決手段】本発明のスイッチング素子は、ゲート絶縁膜と、前記ゲート絶縁膜に接して形成された活性層とを具備する。前記活性層は、カーボンナノチューブを含み、前記ゲート絶縁膜は、側鎖に芳香族環を有する非共役高分子を含んでいる。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置において、電気特性の安定した半導体装置を提供する。とくに、酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜を有する半導体装置を提供する。また、当該半導体装置の作製方法を提供する。
【解決手段】ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜と接して形成されたソース電極、及びドレイン電極と、を有し、ゲート絶縁膜は、少なくとも酸化窒化シリコン膜と、酸化窒化シリコン膜上に形成された酸素放出型の酸化膜と、により構成され、酸素放出型の酸化膜上に酸化物半導体膜が接して形成される。 （もっと読む）

【課題】オン電流が少ないトランジスタを含むメモリセルと積層方向に延びるビット線により、低い製造コストで高速動作を実現可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、例えば、記憶素子とその読み出し電流経路に挿入される第１のトランジスタとを含むメモリセルＭＣと、このメモリセルＭＣの一端に直接接続され、記憶素子の情報を伝送する第１のビット線ＬＢＬと、第２のトランジスタを含み第１のビット線ＬＢＬを介して伝送される記憶素子の情報を増幅する第１のアンプＬＳＡとを備えている。第１のアンプＬＳＡは基板Ｌ０に形成され、メモリセルＭＣは基板Ｌ０の上部の第１の層Ｌ１〜Ｌ８に形成され、第１のビット線ＬＢＬは積層方向に延びる配線構造を含んで形成される。第１のトランジスタのチャネル中のキャリアの移動度は、第２のトランジスタのチャネル中のキャリアの移動度よりも低い。 （もっと読む）

【課題】寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。また、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを課題の一とする。
【解決手段】酸化物絶縁層がチャネル形成領域において酸化物半導体層と接したボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成することにより、ソース電極層及びドレイン電極層とゲート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。 （もっと読む）

【課題】成膜レートを落とすことなく成膜可能で、薄膜トランジスタを構成した場合に所望のＴＦＴ特性を示すＩＧＺＯからなる半導体層を形成することができる技術を提供する。
【解決手段】本発明は、成膜対象物上にＩＧＺＯ膜を形成する方法であって、酸素ガスの分圧が０．１Ｐａ以下の真空中でスパッタリングによって当該成膜対象物上にＩＧＺＯ膜を形成する成膜工程（Ｐ２、Ｐ３）と、酸素ガス及び窒素ガスを含む雰囲気中で当該ＩＧＺＯ膜に対してアニール処理を行うアニール処理工程（Ｐ５、Ｐ６）とを有する。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。信頼性の高い半導体装置を歩留まり良く作製する。
【解決手段】酸化物半導体膜を有するトップゲート構造のスタガ型トランジスタにおいて、酸化物半導体膜と接する第１のゲート絶縁膜を、プラズマＣＶＤ法によりフッ化珪素及び酸素を含む成膜ガスを用いた酸化シリコン膜で形成し、該第１のゲート絶縁膜上に積層する第２のゲート絶縁膜を、プラズマＣＶＤ法により水素化珪素及び酸素を含む成膜ガスを用いた酸化シリコン膜で形成する。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置において、より安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。また、当該半導体装置の作製方法を提供する。
【解決手段】ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたソース電極およびドレイン電極と、保護膜と、を有し、該保護膜は金属酸化膜を有し、該金属酸化膜は、膜密度が３．２ｇ／ｃｍ^３以上である。 （もっと読む）

【課題】チャネル領域にシリコンを含まない材料を用いる半導体装置であって、微細化に伴いゲート絶縁層が薄膜化されても、ゲートリーク電流が抑制された半導体装置を提供する。
【解決手段】ゲート絶縁層として熱酸化シリコン層を用いる。熱酸化シリコン層を用いることで、ＣＶＤ法やスパッタリング法で形成された酸化シリコン層を用いる場合よりゲートリーク電流を抑制することができる。ゲート絶縁層に熱酸化シリコン層を用いるために、チャネル領域を含む半導体層を形成する基板とは別にシリコン基板を用意し、シリコン基板上に熱酸化シリコン層を形成する。そして熱酸化シリコン層を、チャネル領域を含む半導体層に貼り合わる。このようにして、半導体層の上に熱酸化シリコン層を形成し、熱酸化シリコン層をゲート絶縁層として用いたトランジスタを形成する。 （もっと読む）

【課題】消費電力が小さく抑えられ、出力される電位の振幅が小さくなるのを防ぐことができる、単極性のトランジスタを用いた半導体装置。
【解決手段】第１電位を有する第１配線、第２電位を有する第２配線、及び第３電位を有する第３配線と、極性が同じである第１トランジスタ及び第２トランジスタと、第１トランジスタ及び第２トランジスタのゲートに第１電位を与えるか、第１トランジスタ及び第２トランジスタのゲートに第３電位を与えるかを選択し、なおかつ、第１トランジスタ及び第２トランジスタのドレイン端子に、１電位を与えるか否かを選択する複数の第３トランジスタと、を有し、第１トランジスタのソース端子は、第２配線に接続され、第２トランジスタのソース端子は、第３配線に接続されている半導体装置。 （もっと読む）

【課題】液晶の配向不良を抑制するために画素電極を平坦化し、開口率を下げずに十分な
容量を得られる容量素子を有する半導体装置を実現することを課題とする。
【解決手段】薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜
上に導電層、前記導電層と電気的に接続するように画素電極を有する半導体装置であり、
前記遮光膜、前記容量絶縁膜および前記導電層から保持容量素子を形成することにより、
容量素子として機能する領域の面積を増やすことができる。 （もっと読む）

【課題】金属酸化物層と銅層とが共存する被処理物の前記銅層を選択的にエッチングするエッチング方法を提供する。
【解決手段】Ｚｎ、Ｓｎ、Ａｌ、Ｉｎ及びＧａから選ばれる１種以上の金属の酸化物を含む金属酸化物層と銅層とが共存する被処理物をエッチング剤により処理することで、前記銅層を選択的にエッチングするエッチング方法において、
前記エッチング剤は、第二銅イオン源を銅イオンとして０．１〜３．０重量％、炭素数が６以下の有機酸を０．１〜３０．０重量％、並びに、環内に窒素原子を２つ以上有する複素環式化合物、及び炭素数が８以下のアミノ基含有化合物からなる群より選ばれる１種以上の窒素含有化合物を０．１〜３０．０重量％含有する水溶液からなり、ｐＨが５．０〜１０．５であることを特徴とする。 （もっと読む）