半導体装置
【課題】寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。また、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを課題の一とする。
【解決手段】酸化物絶縁層がチャネル形成領域において酸化物半導体層と接したボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成することにより、ソース電極層及びドレイン電極層とゲート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。
【解決手段】酸化物絶縁層がチャネル形成領域において酸化物半導体層と接したボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成することにより、ソース電極層及びドレイン電極層とゲート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩ
Ｃや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられ
ている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされ
る透明電極材料として用いられている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
絶縁表面上に薄膜トランジスタを作製する場合、ゲート電極と該ゲート電極と電位が異な
るソース電極との間にゲート絶縁層が設けられ、該ゲート絶縁層が誘電体となって容量が
形成される。この容量は、寄生容量とも呼ばれ、信号波形のなまりが生じる恐れがある。
また、寄生容量が大きいと信号の伝達が遅くなる恐れがある。
【０００７】
また、寄生容量の増加は、薄膜トランジスタのオフ時に流れるリーク電流の増加や、消費
電力の増大に繋がる。
【０００８】
本発明の一態様は、寄生容量を十分に低減できる構成を備えた半導体装置を提供すること
を課題の一とする。
【０００９】
また、絶縁表面上に駆動回路を形成する場合、駆動回路に用いる薄膜トランジスタの動作
速度は、速い方が好ましい。
【００１０】
本発明の一態様は、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを
課題の一とする。
【課題を解決するための手段】
【００１１】
ボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲー
ト電極層と重ならないように形成する。
【００１２】
ボトムゲート構造の薄膜トランジスタにおいて、酸化物半導体層のゲート電極層と重なる
領域に接するように、酸化物絶縁層を形成する。これにより、選択的に酸化物半導体層の
該酸化物絶縁層と接する領域にチャネル形成領域を形成する。
【００１３】
ボトムゲート型の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート
電極層と重ならないように形成することによって、ソース電極層及びドレイン電極層とゲ
ート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。これにより、
ソース電極層とドレイン電極層との間の距離も大きくなるが、酸化物半導体層において、
酸化物絶縁層と接する領域に選択的にチャネル形成領域を形成することができるので、チ
ャネル長を短くしたまま、薄膜トランジスタの寄生容量を低減することができる。
【００１４】
薄膜トランジスタの寄生容量を低減することにより、信号波形のなまりや信号伝達の遅れ
を低減し、リーク電流や消費電力の増加を抑えることができる。また、チャネル長を短く
することにより、薄膜トランジスタの高速動作を実現できる。また、動作速度の速い薄膜
トランジスタを用いることで回路の集積度が向上する。
【００１５】
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上に
ゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層及
びゲート電極層上に酸化物半導体層と、酸化物半導体層上に酸化物絶縁層と、酸化物絶縁
層及び酸化物半導体層上に保護絶縁層とを有し、酸化物半導体層は、ゲート電極層上にチ
ャネル形成領域を有し、ソース電極層及びドレイン電極層は、ゲート電極層と重ならず、
側面部において酸化物半導体層の一部と接し、酸化物絶縁層は、チャネル形成領域におい
て酸化物半導体層と接し、保護絶縁層は、酸化物半導体層の一部と接することを特徴とす
る半導体装置である。
【００１６】
上記構成は、上記課題の少なくとも一つを解決する。
【００１７】
また、上記構造を実現するための本発明の一態様は、絶縁表面上にゲート電極層を形成し
、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層と重ならない
ように、ソース電極層及びドレイン電極層を形成し、ゲート絶縁層上にゲート電極層、ソ
ース電極層の一部、及びドレイン電極層の一部と重なる酸化物半導体層を形成し、酸化物
半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層への水
や水素の再混入を防ぎ、酸化物半導体層、ソース電極層及びドレイン電極層の上に、酸化
物半導体層の第１の領域で接するように酸化物絶縁層を形成し、酸化物半導体層及び酸化
物絶縁層の上に、酸化物半導体層の第２の領域及び第３の領域で接するように保護絶縁層
を形成することを特徴とする半導体装置の作製方法である。
【００１８】
なお、酸化物絶縁層が酸化物半導体層のチャネル長方向の両端部を覆うように設けられる
ことが好ましい。また、酸化物絶縁層がソース電極層及びドレイン電極層のチャネル長方
向の両端部を覆うように設けられることが好ましい。また、酸化物絶縁層は、酸化シリコ
ン膜、酸化アルミニウム膜または酸化窒化アルミニウム膜であることが好ましい。また、
保護絶縁層は、窒化シリコン膜または窒化アルミニウム膜であることが好ましい。また、
チャネル形成領域のチャネル長方向の幅がゲート電極層のチャネル長方向の幅より小さい
ことが好ましい。
【００１９】
また、ソース電極層及びドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗか
ら選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜とし
てもよい。また、ソース電極層及びドレイン電極層は、酸化インジウム、酸化インジウム
酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛としてもよい。
【００２０】
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記さ
れる薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する
。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の
金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａと
Ｆｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、Ｉｎ
ＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａ
を含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００２１】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ
系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ
−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−
Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【００２２】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ−化など）され、その後、酸化物半導体層に接する酸化物絶縁膜の形成を行うことによ
り酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させているとも言
える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置
を作製し、提供することが可能となる。
【００２３】
上記加熱処理は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下
での４００℃以上基板の歪み点未満、好ましくは４２０℃以上５７０℃以下の加熱処理を
行う。この加熱処理によって酸化物半導体は脱水化または脱水素化され、酸化物半導体層
の含有水分などの不純物が低減される。
【００２４】
上記脱水化または脱水素化のための加熱処理は、脱水化または脱水素化後の酸化物半導体
層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００℃
付近に現れる１つのピークが検出されない程度の熱処理条件とする。従って、脱水化また
は脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５０
℃まで測定を行っても、少なくとも３００℃付近に現れる水のピークは検出されない。
【００２５】
加熱後の冷却は、脱水化または脱水素化を行った同じ炉を用いて酸化物半導体層を大気に
さらさないように冷却し、水または水素を再び混入させないことが重要である。脱水化ま
たは脱水素化を行い、酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ−など）させた後、高
抵抗化させてＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜ト
ランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチ
ング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしき
い値電圧でチャネルが形成されることが半導体装置（表示装置）には望ましい。なお、薄
膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極
とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマト
リクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であ
り、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のう
ち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が
高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である
。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、
駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことができず、負荷と
なる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加
してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。
駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャ
ネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタ
としては不向きである。
【００２６】
また、加熱後の冷却は、昇温時のガスを異なるガスに切り替えてから行ってもよい。例え
ば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度
の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以
下）で満たして冷却を行う。
【００２７】
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
【００２８】
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ
、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００２９】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ−化など）する。
【００３０】
また、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ
Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形成される。また、ソース電極
層と重なる酸素欠乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃ
ｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）が形成される。
【００３１】
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１８／ｃｍ３以上の範囲内
であり、少なくともチャネル形成領域のキャリア濃度（１×１０１８／ｃｍ３未満）より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求
めたキャリア濃度の値を指す。
【００３２】
そして、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態と
することで、さらに高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱
水化または脱水素化した酸化物半導体層を酸素過剰な状態とする処理としては、脱水化ま
たは脱水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタ法による成膜、または
酸化物絶縁膜成膜後の加熱処理、または酸素を含む雰囲気での加熱処理、または不活性ガ
ス雰囲気下で加熱した後に酸素雰囲気で冷却する処理、超乾燥エア（露点が−４０℃以下
、好ましくは−６０℃以下）で冷却する処理などによって行う。
【００３３】
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部（ゲート電極層と重な
る部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗
化、即ちＩ型化させることもできる。
【００３４】
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製
し、提供することが可能となる。
【００３５】
なお、ドレイン電極層と重畳した酸化物半導体層において高抵抗ドレイン領域を形成する
ことにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高
抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル
形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。その
ため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲ
ート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッフ
ァとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすること
ができる。
【００３６】
また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク
電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ド
レイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ド
レイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極
層側の高抵抗ソース領域、ソース電極層の順となる。このときチャネル形成領域では、ド
レイン電極層側の低抵抗領域よりチャネル領域に流れるリーク電流を、トランジスタがオ
フ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができ
、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）での
リーク電流を低減することができる。
【００３７】
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
【００３８】
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
【００３９】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。
【発明の効果】
【００４０】
以上に示す構成より、寄生容量を十分に低減し、チャネル長が短く、高速動作を可能とす
る半導体装置を提供することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一態様を示す平面図及び断面図である。
【図２】本発明の一態様を示す工程断面図である。
【図３】本発明の一態様を示す断面図である。
【図４】本発明の一態様を示す平面図及び断面図である。
【図５】本発明の一態様を示す平面図及び断面図である。
【図６】本発明の一態様を示す断面図である。
【図７】本発明の一態様を示す断面図である。
【図８】半導体装置を説明する図。
【図９】半導体装置を説明する図。
【図１０】半導体装置の画素等価回路を説明する図。
【図１１】半導体装置を説明する図。
【図１２】半導体装置を説明するブロック図。
【図１３】信号線駆動回路の構成を説明する図及び動作を説明するタイミングチャート。
【図１４】シフトレジスタの構成を示す回路図。
【図１５】シフトレジスタの構成を説明する図及び動作を説明するタイミングチャート。
【図１６】半導体装置を説明する図。
【図１７】半導体装置を説明する図。
【図１８】電子書籍の一例を示す外観図。
【図１９】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２０】遊技機の例を示す外観図。
【図２１】携帯型のコンピュータ及び携帯電話機の一例を示す外観図。
【図２２】半導体装置を説明する図。
【図２３】半導体装置を説明する図。
【図２４】半導体装置を説明する図。
【図２５】半導体装置を説明する図。
【図２６】半導体装置を説明する図。
【図２７】半導体装置を説明する図。
【図２８】半導体装置を説明する図。
【図２９】半導体装置を説明する図。
【図３０】半導体装置を説明する図。
【図３１】半導体装置を説明する図。
【図３２】半導体装置を説明する図。
【図３３】半導体装置を説明する図。
【図３４】半導体装置を説明する図。
【図３５】半導体装置を説明する図。
【発明を実施するための形態】
【００４２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有す
る部分には同一の符号を付し、その説明は省略する場合がある。
【００４３】
（実施の形態１）
本実施の形態では、半導体装置の構造の一形態について図１を用いて説明する。図１（Ａ
）は、薄膜トランジスタ１５０の平面図であり、図１（Ｂ）は、図１（Ａ）の線Ａ１−Ａ
２における断面図である。薄膜トランジスタ１５０は、ボトムコンタクト型（逆コプラナ
型とも呼ぶ）と呼ばれるボトムゲート構造の一つである。
【００４４】
図１（Ａ）及び図１（Ｂ）に示すように、薄膜トランジスタ１５０は、絶縁表面を有する
基板１００上にゲート電極層１１１と、ゲート電極層１１１上にゲート絶縁層１０２と、
ゲート絶縁層１０２上にソース電極層１１５ａ及びドレイン電極層１１５ｂと、ゲート絶
縁層１０２及びゲート電極層１１１上に酸化物半導体層１１３と、酸化物半導体層１１３
上に酸化物絶縁層１０７と、酸化物絶縁層１０７及び酸化物半導体層１１３上に保護絶縁
層１０８とが設けられている。ここで、ソース電極層１１５ａ及びドレイン電極層１１５
ｂは、ゲート電極層１１１と重ならないように設けられ、少なくとも側面部の一部におい
て、酸化物半導体層１１３の一部と接する。酸化物半導体層１１３は、ゲート電極層１１
１上にチャネル形成領域１３４ａを有する。酸化物絶縁層１０７ａは、チャネル形成領域
１３４ａにおいて、酸化物半導体層１１３と接する。保護絶縁層１０８は、酸化物半導体
層１１３の一部と接する。なお、酸化物絶縁層１０７のうち、チャネル形成領域１３４ａ
で酸化物半導体層１１３と接する領域を酸化物絶縁層１０７ａとし、その他の領域を酸化
物絶縁層１０７ｂとする。
【００４５】
このように、ボトムコンタクト型の薄膜トランジスタ１５０において、ソース電極層１１
５ａ及びドレイン電極層１１５ｂをゲート電極層１１１と重ならないように設けることに
よって、ソース電極層１１５ａ及びドレイン電極層１１５ｂとゲート電極層１１１との間
の距離を大きくし、寄生容量の低減を図ることができる。
【００４６】
よって、薄膜トランジスタ１５０において、寄生容量の増大による信号波形のなまりや信
号伝達の遅れを低減し、リーク電流や消費電力の増加を抑えることができる。
【００４７】
酸化物絶縁層１０７ａと、ゲート電極層１１１とがゲート絶縁層１０２を介して重なる酸
化物半導体層の領域をチャネル形成領域と呼ぶこととする。従って、薄膜トランジスタ１
５０のチャネル長Ｌは、酸化物絶縁層１０７ａのチャネル長方向の幅と等しい。なお、薄
膜トランジスタ１５０のチャネル長Ｌは、酸化物絶縁層１０７ａとの界面における長さ、
即ち、図１（Ｂ）に示す断面図において酸化物絶縁層１０７ａは台形として示しており、
その台形の底辺の長さである。
【００４８】
チャネル形成領域１３４ａは、酸化物半導体層１１３が酸素過剰な状態となり、高抵抗化
（Ｉ型化）された領域であり、キャリア濃度は１×１０１８／ｃｍ３未満である。
【００４９】
ここで、チャネル形成領域１３４ａのチャネル長方向の幅は、ゲート電極層１１１のチャ
ネル長方向の幅より小さいことが好ましい。これにより、チャネル長を短くすることがで
きるので、薄膜トランジスタ１５０の高速動作を実現し、省電力化を図ることができる。
特に駆動回路に薄膜トランジスタ１５０を形成する場合、速い動作速度を要求されるため
、より好ましい。
【００５０】
また図１（Ａ）及び図１（Ｂ）に示すように、酸化物半導体層１１３は、チャネル形成領
域１３４ａを挟むように、高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂを
有する。高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂは、酸化物半導体層
１１３のうち、酸化物絶縁層１０７と接しない領域、つまり、保護絶縁層１０８と接する
領域に形成される。また、酸化物半導体層１１３は、高抵抗ソース領域１１３ａにおいて
ソース電極層１１５ａと、高抵抗ドレイン領域１１３ｂにおいて、ドレイン電極層１１５
ｂと接する。
【００５１】
また、高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂは、酸化物半導体層１
１３が酸素欠乏な状態となり、低抵抗化（Ｎ型化、Ｎ−型化）された領域であり、キャリ
ア濃度は１×１０１８／ｃｍ３以上である。
【００５２】
酸化物半導体層１１３に、チャネル形成領域１３４ａ、高抵抗ソース領域１１３ａ及び高
抵抗ドレイン領域１１３ｂを形成することによって、チャネル形成領域１３４ａでのリー
ク電流の低減を図ることができる。
【００５３】
また、薄膜トランジスタ１５０に高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１
３ｂを設けることによって、高電界が印加されても高抵抗ソース領域１１３ａまたは高抵
抗ドレイン領域１１３ｂがバッファとなり局所的な高電界が印加されず、薄膜トランジス
タ１５０の耐圧を向上させることができる。
【００５４】
また、図１（Ａ）及び図１（Ｂ）に示すように、酸化物半導体層１１３は、チャネル長方
向の両端部に第１領域１３４ｂ、第２領域１３４ｃを有している。第１領域１３４ｂ及び
第２領域１３４ｃは、酸化物半導体層１１３のうち、酸化物絶縁層１０７ｂと接する領域
に形成される。第１領域１３４ｂ及び第２領域１３４ｃは、チャネル形成領域１３４ａと
同様に、酸素過剰な状態となり、高抵抗化（Ｉ型化）された領域である。これにより、近
くに電位の異なる配線や酸化物半導体層が配置された場合にリーク電流の低減や、寄生容
量の低減を実現できる。特に駆動回路においては、高集積化のため、複数の配線や複数の
酸化物半導体層の間隔を狭めて配置することが好ましく、第１領域１３４ｂ及び第２領域
１３４ｃを設け、リーク電流の低減や、寄生容量の低減を行うことは有効である。
【００５５】
また、図１（Ｂ）ではチャネル長方向の両端部に第１領域１３４ｂ、第２領域１３４ｃを
形成しているが、これに限られず、酸化物半導体層１１３の周縁部に第１領域１３４ｂ、
第２領域１３４ｃを形成するような構成としてもよい。
【００５６】
なお、酸化物半導体層１１３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、
Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉ
ｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いることができる。また、スパ
ッタ法を用いて成膜する場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを
用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませるこ
とにより、結晶化を抑制するのが好ましい。また、酸化物半導体層の膜厚は２ｎｍ以上２
００ｎｍ以下とするのが好ましい。
【００５７】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、お
よびＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱
水化または脱水素化は有効である。
【００５８】
ソース電極層１１５ａ及びドレイン電極層１１５ｂとしては、金属導電膜を用いることが
できる。金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ば
れた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等
を用いるのが好ましい。例えば、チタン層上にアルミニウム層と、該アルミニウム層上に
チタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該ア
ルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、
金属導電膜として単層、または２層構造、または４層以上の積層構造としてもよい。ソー
ス電極層１１５ａ及びドレイン電極層１１５ｂとして金属導電膜を用いることにより、配
線の低抵抗化を図ることができる。
【００５９】
また、ソース電極層１１５ａ及びドレイン電極層１１５ｂとしてチタンなどの金属導電膜
を用いることにより、高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂから酸
素を引き抜き、ソース電極層１１５ａ及びドレイン電極層１１５ｂと高抵抗ソース領域１
１３ａ及び高抵抗ドレイン領域１１３ｂとの界面に、高抵抗ソース領域１１３ａ及び高抵
抗ドレイン領域１１３ｂよりキャリア濃度の高い領域を形成することもできる。
【００６０】
また、ソース電極層１１５ａ及びドレイン電極層１１５ｂとして、可視光に対して透光性
を有する導電膜を用いることもできる。可視光に対して透光性を有する導電膜の材料とし
ては、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ
系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ
−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の
金属酸化物を適用することができ、特に酸化インジウム、酸化インジウム酸化スズ合金、
酸化インジウム酸化亜鉛合金、または酸化亜鉛が好ましい。また、スパッタ法を用いて成
膜する場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い
、可視光に対して透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ
ることにより、結晶化を抑制するのが好ましい。また、膜厚は５０ｎｍ以上３００ｎｍ以
下とするのが好ましい。ソース電極層１１５ａ及びドレイン電極層１１５ｂとして可視光
に対して透光性を有する導電膜を用いることにより、薄膜トランジスタ１５０を画素部に
用いた場合、開口率を向上させることができる。
【００６１】
なお、ソース電極層１１５ａ及びドレイン電極層１１５ｂに用いる金属導電膜または可視
光に対して透光性を有する導電膜としては、酸化物半導体層１１３の加工時に選択的に残
存するような材料を用いるのが好ましい。
【００６２】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００
％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す
。
【００６３】
また、ゲート電極層１１１についても、ソース電極層１１５ａ及びドレイン電極層１１５
ｂと同様に、金属導電膜または可視光に対して透光性を有する導電膜を用いることができ
る。
【００６４】
酸化物絶縁層１０７は、少なくとも１ｎｍ以上の膜厚とし、酸化珪素膜または酸化アルミ
ニウム膜を用いるのが好ましい。スパッタリング法など、酸化物絶縁膜に水、水素等の不
純物を混入させない方法を適宜用いて形成されたものとする。酸化物絶縁層１０７を設け
ることによって、酸化物絶縁層１０７中の酸素が酸化物半導体層１１３に供給されるので
、選択的に酸化物半導体層１１３の酸化物絶縁層１０７ａと接する領域にチャネル形成領
域１３４ａを形成することができ、酸化物半導体層１１３の酸化物絶縁層１０７ｂと接す
る領域に、第１領域１３４ｂ及び第２領域１３４ｃを形成することができる。このように
、酸化物絶縁層１０７ａのパターニングによってチャネル形成領域１３４ａのチャネル長
方向の幅を決定できるので、容易にチャネル長を短くすることができる。チャネル長を短
くすることにより、薄膜トランジスタ１５０の高速動作を実現し、省電力化を図ることが
できる。特に駆動回路に薄膜トランジスタ１５０を形成する場合、速い動作速度を要求さ
れるため、より好ましい。
【００６５】
なお、図１（Ａ）では、酸化物絶縁層１０７ｂは、酸化物半導体層１１３のチャネル長方
向の両端部を覆うように設けられているが、これに限られず、酸化物半導体層１１３の周
縁部を全て覆うように設けて、酸化物半導体層１１３の周縁部に第１領域１３４ｂ、第２
領域１３４ｃを形成するような構成としてもよい。
【００６６】
また、酸化物絶縁層１０７ｂは、ソース電極層１１５ａ及びドレイン電極層１１５ｂのチ
ャネル長方向の両端部まで覆うように設けられるのが好ましい。これにより、薄膜トラン
ジスタ１５０を駆動回路などに用いて集積化を行っても、保護絶縁層１０８上の配線とソ
ース電極層１１５ａ及びドレイン電極層１１５ｂの間に酸化物絶縁層１０７ｂ及び保護絶
縁層１０８が形成されているため、寄生容量やリーク電流の発生を抑えることができる。
【００６７】
保護絶縁層１０８は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外
部から侵入することをブロックする無機絶縁膜を用いる。例えば、窒化珪素膜、窒化アル
ミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いるのが好ましい。
【００６８】
ゲート絶縁層１０２は、図１（Ｂ）に示すように、第１のゲート絶縁層１０２ａと第１の
ゲート絶縁層１０２ａ上の第２のゲート絶縁層１０２ｂとの積層とするのが好ましい。第
１のゲート絶縁層１０２ａは、膜厚５０ｎｍ以上２００ｎｍ以下とするのが好ましく、窒
化珪素膜または窒化酸化珪素膜を用いるのが好ましい。第２のゲート絶縁層１０２ｂは、
膜厚５０ｎｍ以上３００ｎｍ以下とするのが好ましく、酸化珪素膜または酸化アルミニウ
ム膜を用いるのが好ましい。
【００６９】
ただし、ゲート絶縁層の構成は、これに限られる物ではない。図７（Ａ）乃至図７（Ｃ）
に図１（Ｂ）に示した物とは異なるゲート絶縁層を設けた薄膜トランジスタを示す。なお
、図７（Ａ）乃至図７（Ｃ）において、図１（Ｂ）と同じ部位については、同じ符号を用
いる。図７（Ａ）に示すように、膜厚５０ｎｍ以上３００ｎｍ以下の酸化珪素膜または酸
化アルミニウム膜を用いたゲート絶縁層１１２単層の構成としてもよい。また、図７（Ｂ
）に示すように、膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜または窒化酸化珪素膜を
用いたゲート絶縁層１２２単層の構成としてもよい。このように、ゲート絶縁層を単層で
形成することにより、薄膜トランジスタ１５０の作製工程の簡略化を図ることできる。
【００７０】
また、図７（Ｃ）に示すように、膜厚５０ｎｍ以上３００ｎｍ以下の酸化珪素膜または酸
化アルミニウム膜を用いた第１のゲート絶縁層１３２ａと、第１のゲート絶縁層１３２ａ
上の、膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜または窒化酸化珪素膜を用いた第２
のゲート絶縁層１３２ｂとの積層したゲート絶縁層１３２としてもよい。図７（Ｂ）また
は図７（Ｃ）に示す薄膜トランジスタでは、酸化物半導体層１１３中に、窒化物からなる
保護絶縁層１０８と、同じく窒化物からなるゲート絶縁層１２２または第２のゲート絶縁
層１３２ｂとに挟まれる、第３領域１１３ｃ及び第４領域１１３ｄが形成される。酸化物
半導体層の第３領域１１３ｃは、チャネル形成領域１３４ａと高抵抗ソース領域１１３ａ
との間に形成され、酸化物半導体層１１３の第４領域１１３ｄは、チャネル形成領域１３
４ａと高抵抗ドレイン領域１１３ｂとの間に形成される。第３領域１１３ｃ及び第４領域
１１３ｄはオフ電流の低減を図ることができる。
【００７１】
以上のように、ゲート絶縁層１０２は、膜厚１００ｎｍ以上５００ｎｍ以下とし、酸化珪
素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜または酸化アルミニウム膜の単層又
は積層とすることができる。
【００７２】
以上に示すように、ボトムゲート型の薄膜トランジスタにおいて、ソース電極層及びドレ
イン電極層がゲート電極層と重ならないように形成し、ソース電極層及びドレイン電極層
とゲート電極層との間の距離を大きくし、且つチャネル長の短いチャネル形成領域を設け
ることにより、寄生容量を十分に低減し、チャネル長が短く、高速動作を可能とする半導
体装置を提供することができる。
【００７３】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【００７４】
（実施の形態２）
実施の形態１に示した半導体装置の作製方法の一形態について図２（Ａ）乃至図２（Ｅ）
を用いて説明する。
【００７５】
まず、絶縁表面を有する基板１００上に可視光に対して透光性を有する導電膜または金属
導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層１１１を形成す
る。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００７６】
絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、絶
縁表面を有する基板１００にはガラス基板を用いることができる。
【００７７】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な
耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いるこ
とが好ましい。
【００７８】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【００７９】
また、下地膜となる絶縁膜を基板１００とゲート電極層１１１の間に設けてもよい。下地
膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造に
より形成することができる。
【００８０】
ゲート電極層１１１の材料は、実施の形態１のソース電極層１１５ａ及びドレイン電極層
１１５ｂの材料で示した物と同様の物を用いることができる。ゲート電極層１１１の膜厚
は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。
【００８１】
ここで、透光性を有する導電膜を用いる場合、その成膜方法は、スパッタ法や真空蒸着法
（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用い
る。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲ
ットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）
を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしま
うのを抑制することが好ましい。
【００８２】
次いで、ゲート電極層１１１上にゲート絶縁層１０２を形成する。
【００８３】
ゲート絶縁層１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法に
より酸化窒化珪素層を形成すればよい。ゲート絶縁層１０２の膜厚は、１００ｎｍ以上５
００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲ
ート絶縁層１０２ａと、第１のゲート絶縁層１０２ａ上に膜厚５ｎｍ以上３００ｎｍ以下
の第２のゲート絶縁層１０２ｂの積層とする。
【００８４】
本実施の形態では、プラズマＣＶＤ法により、窒化珪素膜である膜厚１００ｎｍの第１の
ゲート絶縁層１０２ａと、酸化珪素膜である膜厚１００ｎｍの第２のゲート絶縁層１０２
ｂとの積層で形成する。
【００８５】
次いで、第２のゲート絶縁層１０２ｂ上に、金属導電膜または可視光に対して透光性を有
する導電膜を形成した後、第２のフォトリソグラフィ工程によりソース電極層１１５ａ及
びドレイン電極層１１５ｂを形成する（図２（Ａ）参照。）。ここで、ソース電極層１１
５ａ及びドレイン電極層１１５ｂは、ゲート電極層１１１と重ならないようにする。ソー
ス電極層１１５ａ及びドレイン電極層１１５ｂの材料は、実施の形態１のソース電極層１
１５ａ及びドレイン電極層１１５ｂの材料で示した物を用いることができる。
【００８６】
ここで、透光性を有する導電膜を用いる場合、その成膜方法は、スパッタ法や真空蒸着法
（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用い
る。ソース電極層１１５ａ及びドレイン電極層１１５ｂの膜厚は５０ｎｍ以上３００ｎｍ
以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上
１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻
害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱
処理の際に結晶化してしまうのを抑制することが好ましい。
【００８７】
なお、ソース電極層１１５ａ及びドレイン電極層１１５ｂを形成するためのレジストマス
クをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成する
とフォトマスクを使用しないため、製造コストを低減できる。
【００８８】
次いで、第２のゲート絶縁層１０２ｂ、ソース電極層１１５ａ及びドレイン電極層１１５
ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜１３０を形成する（図２（Ｂ）
参照）。酸化物半導体膜１３０の形成後に脱水化または脱水素化のための加熱処理を行っ
ても酸化物半導体層を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好
ましい。酸化物半導体層の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した
場合に、結晶化してしまうのを抑制することができる。
【００８９】
なお、酸化物半導体膜１３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第２のゲート絶縁層１０２ｂの表面に付着して
いる成膜時に発生する粉状物質（パーティクル、ごみともいう）を除去することが好まし
い。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近
傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素
、ヘリウム、酸素などを用いてもよい。
【００９０】
酸化物半導体膜１３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系
、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−
Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ
系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物
半導体膜１３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス
（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができ
る。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲ
ットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ま
せ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを
抑制することが好ましい。
【００９１】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ％］）
を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ 酸
素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ご
みが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では、酸化物半導体膜として、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により膜厚２０ｎｍの
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【００９２】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
【００９３】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【００９４】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【００９５】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
【００９６】
次いで、酸化物半導体膜１３０を第３のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。なお、ソース電極層１１５ａ及びドレイン電極層１１５ｂと重なる酸化
物半導体層を得るためには、酸化物半導体層のエッチングの際に、ソース電極層１１５ａ
及びドレイン電極層１１５ｂも除去されないようにそれぞれの材料及びエッチング条件を
適宜調節する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジ
ェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマス
クを使用しないため、製造コストを低減できる。
【００９７】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２５℃以上基板の
歪み点未満とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２
５℃以下であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱
処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下にお
いて加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入
を防ぎ、酸化物半導体層１１３を得る（図２（Ｃ）参照。）。本実施の形態では、酸化物
半導体層１１３の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような
十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素
雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の
希ガス雰囲気下において脱水化または脱水素化を行う。
【００９８】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
【００９９】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。
【０１００】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜１３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
【０１０１】
また、酸化物半導体膜１３０の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネ
オン、アルゴン等）下、酸素雰囲気下において加熱処理（４００℃以上基板の歪み点未満
）を行い、層内に含まれる水素及び水などの不純物を除去した第２のゲート絶縁層１０２
ｂとしてもよい。
【０１０２】
次いで、第２のゲート絶縁層１０２ｂ、ソース電極層１１５ａ、ドレイン電極層１１５ｂ
及び酸化物半導体層１１３上に、スパッタ法で酸化物絶縁膜を形成した後、第４のフォト
リソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶
縁層１０７ａ、１０７ｂを形成し、その後レジストマスクを除去する。この段階で、酸化
物半導体層１１３に、酸化物絶縁層１０７と接する領域が形成され、酸化物半導体層１１
３の該領域のうち、ゲート電極層１１１とゲート絶縁層１０２を介して重なり且つ酸化物
絶縁層１０７ａと重なる領域がチャネル形成領域となる。また、酸化物半導体層１１３の
チャネル長方向の両端部を覆う酸化物絶縁層１０７ｂと重なる領域も形成される。また、
酸化物絶縁膜の選択的エッチングの際に酸化物半導体層１１３の一部の膜厚が薄くなるこ
とがある。
【０１０３】
酸化物絶縁膜は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁
膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施
の形態では、酸化物絶縁膜として膜厚３００ｎｍの酸化珪素膜をスパッタリング法を用い
て成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態で
は室温とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴ
ン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下に
おいて行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲ
ットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下
でスパッタリング法により酸化珪素膜を形成することができる。酸化物半導体層に接して
形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化
酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
【０１０４】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図２（Ｄ）参照。
）。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理
を行うと、酸化物絶縁層１０７ｂと重なる酸化物半導体層１１３のチャネル長方向の両端
部と、酸化物絶縁層１０７ａと重なる酸化物半導体層１１３の一部が酸化物絶縁層と接し
た状態で加熱される。なお、第２の加熱処理を行うと、酸化物絶縁層１０７ａ、１０７ｂ
と重ならない酸化物半導体層１１３の一部は露出した状態で加熱される。酸化物半導体層
１１３が露出している状態で、窒素、または不活性ガス雰囲気下で加熱処理を行うと、酸
化物半導体層１１３において露出している高抵抗化された（Ｉ型化された）領域を低抵抗
化することができる。また、酸化物絶縁層１０７ａは酸化物半導体層１１３のチャネル形
成領域となる領域上に接して設けられ、チャネル保護層として機能する。
【０１０５】
図２（Ｄ）に示すように、酸化物絶縁層１０７から酸素が供給されて酸素過剰な状態とな
り、選択的に酸化物半導体層１１３の酸化物絶縁層１０７ａと接する領域にチャネル形成
領域１３４ａが形成される。同様に、酸化物絶縁層１０７ｂと接する領域に第１領域１３
４ｂ及び第２領域１３４ｃが形成される。また、このとき酸化物半導体層１１３の露出さ
れた領域に自己整合的に高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂが形
成される。
【０１０６】
このように、酸化物絶縁層１０７ａのパターニングによってチャネル形成領域１３４ａの
チャネル長方向の幅を決定できるので、容易にチャネル長を短くすることができる。チャ
ネル長を短くすることにより、薄膜トランジスタ１５０の高速動作を実現し、省電力化を
図ることができる。特に駆動回路に薄膜トランジスタ１５０を形成する場合、速い動作速
度を要求されるため、より好ましい。
【０１０７】
次いで、酸化物絶縁層１０７ａ、１０７ｂ、高抵抗ソース領域１１３ａ及び高抵抗ドレイ
ン領域１１３ｂ上に保護絶縁層１０８を形成する（図２（Ｅ）参照。）。本実施の形態で
は、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいた
め、保護絶縁層１０８の成膜方法として好ましい。保護絶縁層１０８は、水分や、水素イ
オンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無
機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニ
ウム膜などを用いる。
【０１０８】
以上の工程より、絶縁表面を有する基板１００上にゲート電極層１１１と、ゲート電極層
１１１上にゲート絶縁層１０２と、ゲート絶縁層１０２上にソース電極層１１５ａ及びド
レイン電極層１１５ｂと、ゲート絶縁層１０２及びゲート電極層１１１上に酸化物半導体
層１１３と、酸化物半導体層１１３上に酸化物絶縁層１０７と、酸化物絶縁層１０７及び
酸化物半導体層１１３上に保護絶縁層１０８とを有する薄膜トランジスタ１５０を形成す
ることができる。
【０１０９】
以上の工程より、ボトムゲート型の薄膜トランジスタにおいて、ソース電極層及びドレイ
ン電極層がゲート電極層と重ならないように形成し、ソース電極層及びドレイン電極層と
ゲート電極層との間の距離を大きくし、且つチャネル長の短いチャネル形成領域を設ける
ことにより、寄生容量を十分に低減し、チャネル長が短く、高速動作を可能とする半導体
装置を提供することができる。
【０１１０】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０１１１】
（実施の形態３）
本実施の形態では、実施の形態１に示した薄膜トランジスタを用いて、同一基板上に画素
部と駆動回路を形成し、アクティブマトリクス型の液晶表示装置を作製する一例を示す。
【０１１２】
アクティブマトリクス基板の断面構造の一例を図３に示す。
【０１１３】
本実施の形態では、画素部の薄膜トランジスタ、駆動回路の薄膜トランジスタ、保持容量
、ゲート配線、ソース配線の端子部を図示して説明する。容量、ゲート配線、ソース配線
の端子部は、保護絶縁層２０３の成膜までは、実施の形態２に示す作製工程と同じ工程で
形成することができ、フォトマスク枚数の増加や、工程数の増加することなく作製するこ
とができる。また、画素部の表示領域となる部分においては、ゲート配線、ソース配線、
及び容量配線層は全て透光性を有する導電膜で形成されており、高い開口率を実現してい
る。
【０１１４】
図３において、画素電極層２２７と電気的に接続する薄膜トランジスタ２２０は、画素部
に設けられるボトムコンタクト型の薄膜トランジスタであり、本実施の形態では、実施の
形態１に示す薄膜トランジスタ１５０と同じ構造を用いる。薄膜トランジスタ２２０は、
絶縁表面を有する基板２００上に、ゲート電極層２１１、第１のゲート絶縁層２０２ａ、
第２のゲート絶縁層２０２ｂ、少なくともチャネル形成領域２１３ａ、高抵抗ソース領域
２１４ａ、及び高抵抗ドレイン領域２１４ｂを有する酸化物半導体層、ソース電極層２１
５ａ、及びドレイン電極層２１５ｂを含む。また、チャネル形成領域２１３ａに接する酸
化物絶縁層２１６ａが設けられている。ただし、ゲート電極層２１１、ソース電極層２１
５ａ及びドレイン電極層２１５ｂについては透光性を有する導電膜で形成されているもの
とする。
【０１１５】
ここで、ソース電極層２１５ａ及びドレイン電極層２１５ｂは、ゲート電極層２１１と重
ならないように形成されており、ソース電極層２１５ａ及びドレイン電極層２１５ｂとゲ
ート電極層２１１との間の距離が大きくなるので、寄生容量やリーク電流の低減を図るこ
とができる。
【０１１６】
また、酸化物絶縁層２１６ｂと重なる酸化物半導体層の第１領域２１３ｂ、第２領域２１
３ｃは、チャネル形成領域２１３ａと同じ酸素過剰な状態であり、リーク電流の低減や、
寄生容量を低減する機能も果たしている。
【０１１７】
画素部の薄膜トランジスタ、駆動回路の薄膜トランジスタ、保持容量の上を覆うように保
護絶縁層２０３が設けられている。保護絶縁層２０３は、無機絶縁膜を用い、窒化珪素膜
、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の
形態では窒化珪素膜を用いる。
【０１１８】
保護絶縁層２０３上には平坦化絶縁層２０４が設けられる。平坦化絶縁層２０４としては
、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有
する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁層２０４を形成してもよい。本実施の形態においては、平坦化絶縁層２０４
として感光性の樹脂材料を用いて、レジストマスクを形成する工程を省略する。
【０１１９】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０１２０】
平坦化絶縁層２０４の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、
ナイフコーター等を用いることができる。
【０１２１】
画素部の薄膜トランジスタ、保持容量と重なる平坦化絶縁層２０４上に画素電極層２２７
が設けられる。画素電極層２２７は透光性を有する導電膜で設けられている。透光性を有
する導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合
金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用
いて形成する。透光性を有する導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ
系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ−Ｎ系
非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、
Ａｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の亜鉛の組成比（原子％）は、４７原子％以下とし、非
単結晶膜中のアルミニウムの組成比（原子％）より大きく、非単結晶膜中のアルミニウム
の組成比（原子％）は、非単結晶膜中の窒素の組成比（原子％）より大きい。このような
材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残
渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金
（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【０１２２】
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
【０１２３】
なお、画素電極層２２７とドレイン電極層２１５ｂの接続を行うためのコンタクトホール
は、感光性樹脂からなる平坦化絶縁層２０４に孔をフォトリソグラフィ工程を用いて形成
し、保護絶縁層２０３及び酸化物絶縁層２１６ｂの孔から露出した部分をエッチングして
形成する。平坦化絶縁層２０４上にレジストマスクを形成する場合は、平坦化絶縁層２０
４もエッチングする。このとき、レジストマスクをインクジェット法で形成してもよい。
レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コ
ストを低減できる。また、酸化物絶縁層２１６ａ、２１６ｂを形成する際に、酸化物絶縁
層２１６ｂのコンタクトホールに対応する位置にエッチングを行っておいてもよい。
【０１２４】
さらに、透光性を有する導電膜の形成後にフォトリソグラフィ工程を行い、レジストマス
クを形成し、エッチングにより不要な部分を除去して画素電極層２２７を形成する。なお
、実施の形態２に示す薄膜トランジスタの作製方法から合わせて、６枚のフォトマスクで
画素電極層まで形成することができる。
【０１２５】
次に、薄膜トランジスタ２２０のゲート電極層２１１と同じ透光性を有する材料、及び同
じ工程で形成される容量配線層２３０は、誘電体となる第１のゲート絶縁層２０２ａ及び
第２のゲート絶縁層２０２ｂを介して容量電極２３１と重なり、保持容量を形成する。な
お、容量電極２３１は、薄膜トランジスタ２２０のソース電極層２１５ａまたはドレイン
電極層２１５ｂと同じ透光性を有する材料、及び同じ工程で形成される。従って、薄膜ト
ランジスタ２２０が透光性を有していることに加え、それぞれの保持容量も透光性を有す
るため、表示装置の開口率を向上させることができる。
【０１２６】
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に１０インチ
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ２２０及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜
４個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
【０１２７】
なお、保持容量は、画素電極層２２７の下方に設けられ、容量電極２３１が画素電極層２
２７と電気的に接続される。
【０１２８】
図３では、容量電極２３１、及び容量配線層２３０を用いて保持容量を形成する例を示し
たが、保持容量を形成する構造については特に限定されない。例えば、容量配線層を設け
ず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及びゲート絶
縁層を介して重ねて保持容量を形成してもよい。
【０１２９】
また、例えば、図６（Ａ）及び図６（Ｂ）に示すような構成の保持容量としても良い。図
６（Ａ）は、図３と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ
符号を用い、同じ箇所の詳細な説明は省略する。なお、図６（Ａ）では画素部の薄膜トラ
ンジスタ２２０と保持容量の断面構造を示す。
【０１３０】
図６（Ａ）は、誘電体を酸化物絶縁層２３６、保護絶縁層２０３、及び平坦化絶縁層２０
４とし、画素電極層２２７と、該画素電極層２２７と重なる容量配線層２５０とで保持容
量を形成する例である。容量配線層２５０は、画素部の薄膜トランジスタ２２０のソース
電極層と同じ透光性を有する材料、及び同じ工程で形成されるため、薄膜トランジスタ２
２０のソース配線層と重ならないようにレイアウトされる。
【０１３１】
図６（Ａ）に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
【０１３２】
また、図６（Ｂ）は、図６（Ａ）と異なる保持容量の構成の例である。図６（Ｂ）も、図
３と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同
じ箇所の詳細な説明は省略する。
【０１３３】
図６（Ｂ）は、誘電体を第１のゲート絶縁層２０２ａ及び第２のゲート絶縁層２０２ｂと
し、容量配線層２３０と、該容量配線層２３０と重なる酸化物半導体層２５２と容量電極
２３１との積層で保持容量を形成する例である。また、酸化物半導体層２５２は容量電極
２３１上に接して積層されており、保持容量の一方の電極として機能する。なお、酸化物
半導体層２５２は、薄膜トランジスタ２２０の酸化物半導体層と同じ透光性を有する材料
、同じ工程で形成する。また、容量電極２３１は、薄膜トランジスタ２２０のソース電極
層またはドレイン電極層と同じ透光性を有する材料、同じ工程で形成する。また、容量配
線層２３０は、薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料、同じ
工程で形成されるため、薄膜トランジスタ２２０のゲート配線層と重ならないようにレイ
アウトされる。
【０１３４】
また、容量電極２３１は画素電極層２２７と電気的に接続されている。
【０１３５】
図６（Ｂ）に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
【０１３６】
図６（Ａ）及び図６（Ｂ）に示す保持容量は、透光性を有しており、ゲート配線の本数を
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。
【０１３７】
また、薄膜トランジスタ２７０は、駆動回路に設けられるボトムコンタクト型の薄膜トラ
ンジスタであり、薄膜トランジスタ２２０に比べチャネル長Ｌを短くして、動作速度を高
速化したものである。駆動回路に設けられるボトムコンタクト型の薄膜トランジスタのチ
ャネル長Ｌは、０．１μｍ以上２μｍ以下とすることが好ましい。
【０１３８】
薄膜トランジスタ２７０は、絶縁表面を有する基板２００上に、ゲート電極層２７１、第
１のゲート絶縁層２０２ａ、第２のゲート絶縁層２０２ｂ、少なくともチャネル形成領域
２７３ａ、高抵抗ソース領域２７４ａ、及び高抵抗ドレイン領域２７４ｂを有する酸化物
半導体層、ソース電極層２７５ａ、及びドレイン電極層２７５ｂを含む。また、チャネル
形成領域２７３ａに接する酸化物絶縁層２７６ａが設けられている。酸化物絶縁層２７６
ａのパターニングによってチャネル形成領域２７３ａのチャネル長方向の幅を決定できる
ので、容易にチャネル長を短くすることができる。チャネル長を短くすることにより、薄
膜トランジスタ２７０の高速動作を実現し、省電力化を図ることができる。特に駆動回路
に設けられる薄膜トランジスタ２７０は速い動作速度を要求される駆動回路に用いられる
ので、チャネル長を短くするのが好ましい。
【０１３９】
ここで、ソース電極層２７５ａ及びドレイン電極層２７５ｂは、ゲート電極層２７１と重
ならないように形成されており、ソース電極層２７５ａ及びドレイン電極層２７５ｂとゲ
ート電極層２７１との間の距離が大きくなるので、寄生容量やリーク電流の低減を図るこ
とができる。
【０１４０】
また、酸化物絶縁層２７６ｂと重なる酸化物半導体層の第１領域２７３ｂ、第２領域２７
３ｃは、チャネル形成領域２７３ａと同じ酸素過剰な状態であり、リーク電流の低減や、
寄生容量を低減する機能も果たしている。
【０１４１】
また、薄膜トランジスタ２７０は、ゲート電極層２７１のチャネル長方向の幅が薄膜トラ
ンジスタ２２０のゲート電極層２１１のチャネル長方向の幅よりも広い構造となっている
。このような構成とすることにより、ゲート電極層２７１に、画素部の薄膜トランジスタ
２２０のゲート電極層２１１より大きな電流を流すことができる。
【０１４２】
また、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチ
とする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、配線の一部
を金属配線として配線抵抗を低減することが好ましい。例えば、ソース電極層２７５ａ、
及びドレイン電極層２７５ｂをＴｉなどの金属導電膜からなる配線とする。金属配線を形
成するため、実施の形態１に比べ、フォトマスクの数は１枚増える。
【０１４３】
ソース電極層２７５ａ及びドレイン電極層２７５ｂとしてチタンなどの金属導電膜を用い
ることにより、高抵抗ソース領域２７４ａ及び高抵抗ドレイン領域２７４ｂから酸素を引
き抜き、ソース電極層２７５ａ及びドレイン電極層２７５ｂと高抵抗ソース領域２７４ａ
及び高抵抗ドレイン領域２７４ｂとの界面に、高抵抗ソース領域２７４ａ及び高抵抗ドレ
イン領域２７４ｂよりキャリア濃度の高い領域を形成することもできる。
【０１４４】
また、駆動回路の薄膜トランジスタ２７０は、酸化物半導体層の上方に導電層２７７を設
ける４端子型のトランジスタとしてもよい。また、駆動回路の薄膜トランジスタ２７０の
ゲート電極層２７１は、酸化物半導体層の上方に設けられた導電層２７７と電気的に接続
させる構造としてもよい。その場合には、薄膜トランジスタ２２０のドレイン電極層２１
５ｂと、画素電極層２２７とを電気的に接続するためのコンタクトホールと同様に、平坦
化絶縁層２０４、保護絶縁層２０３、酸化物絶縁層２７６ｂ、第１のゲート絶縁層２０２
ａ及び第２のゲート絶縁層２０２ｂを選択的にエッチングしてコンタクトホールを形成す
る。このコンタクトホールを介して導電層２７７と駆動回路の薄膜トランジスタ２７０の
ゲート電極層２７１とを電気的に接続する。
【０１４５】
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるも
のである。また、端子部においては、ゲート配線と同電位の第１の端子電極、ソース配線
と同電位の第２の端子電極、容量配線層と同電位の第３の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
【０１４６】
本実施の形態では、平坦化絶縁層２０４として感光性の樹脂材料を用い、レジストマスク
を形成する工程を省略する。従って、レジストマスクを用いることなく、平坦化絶縁層２
０４が端子部で存在しない構成とすることができる。
【０１４７】
端子部において、ゲート配線と同電位の第１の端子電極は、画素電極層２２７と同じ透光
性を有する材料で形成することができる。第１の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ２２０のドレイン電極層２１５ｂと、画素電極層２２７とを電
気的に接続するためのコンタクトホールと同様に、保護絶縁層２０３、酸化物絶縁層２７
６ｂ、第１のゲート絶縁層２０２ａ及び第２のゲート絶縁層２０２ｂを選択的にエッチン
グして形成する。
【０１４８】
また、端子部のソース配線２５６と同電位の第２の端子電極２５７は、画素電極層２２７
と同じ透光性を有する材料で形成することができる。第２の端子電極２５７は、ソース配
線２５６に達するコンタクトホールを介してソース配線と電気的に接続される。ソース配
線は金属配線であり、薄膜トランジスタ２７０のソース電極層２７５ａと同じ材料、同じ
工程で形成され、同電位である。
【０１４９】
また、容量配線層２３０と同電位の第３の端子電極は、画素電極層２２７と同じ透光性を
有する材料で形成することができる。また、容量配線層２３０に達するコンタクトホール
は、容量電極２３１が画素電極層２２７と電気的に接続するためのコンタクトホールと同
じフォトマスク、同じ工程で形成することができる。
【０１５０】
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリク
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子
電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０
Ｖなどに設定するための端子である。第４の端子電極は、画素電極層２２７と同じ透光性
を有する材料で形成することができる。
【０１５１】
また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電
圧が印加されたときに、共通配線などに電荷を逃がすように構成する。また、保護回路は
、走査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、
ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例え
ば、画素部の薄膜トランジスタ２２０と同じ工程で形成することも可能であり、例えばゲ
ート端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることが
できる。
【０１５２】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０１５３】
（実施の形態４）
また、本実施の形態では、薄膜トランジスタと同一基板上に設けられる端子部の構成の一
例を示す。なお、実施の形態３ではソース配線の端子部の一例を示したが、本実施の形態
では実施の形態３とは異なる構成のソース配線の端子部と、ゲート配線の端子部を図示す
る。なお、図４において、図３と同じ箇所には同じ符号を用いて説明する。
【０１５４】
図４（Ａ１）、図４（Ａ２）は、ゲート配線端子部の断面図及び上面図をそれぞれ図示し
ている。図４（Ａ１）は図４（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図４
（Ａ１）において、保護絶縁層２０３上に形成される透明導電層２２５は、入力端子とし
て機能する接続用の端子電極である。また、図４（Ａ１）において、端子部では、ゲート
配線と同じ材料で形成される第１の端子２２１と、ソース配線と同じ材料で形成される接
続電極層２２３とが第１のゲート絶縁層２０２ａ、第２のゲート絶縁層２０２ｂを介して
重なり、透明導電層２２５で導通させられている。また、第１の端子２２１は、図３に示
す構成とする場合には金属配線材料を用いることができる。
【０１５５】
また、図４（Ｂ１）、及び図４（Ｂ２）は、図３に示すソース配線端子部とは異なるソー
ス配線端子部の断面図及び上面図をそれぞれ図示している。また、図４（Ｂ１）は図４（
Ｂ２）中のＣ３−Ｃ４線に沿った断面図に相当する。図４（Ｂ１）において、酸化物絶縁
層２６６上に形成される透明導電層２２５は、入力端子として機能する接続用の端子電極
である。また、図４（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される
電極層２２６が、ソース配線と電気的に接続される第２の端子２２２の下方に第１のゲー
ト絶縁層２０２ａ、第２のゲート絶縁層２０２ｂを介して重なる。電極層２２６は第２の
端子２２２とは電気的に接続しておらず、電極層２２６を第２の端子２２２と異なる電位
、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量また
は静電気対策のための容量を形成することができる。また、第２の端子２２２は、保護絶
縁層２０３および酸化物絶縁層２６６に形成されたコンタクトホールを介して透明導電層
２２５と電気的に接続している。また、第２の端子２２２は、図３に示す構成とする場合
には金属配線材料を用いることができる。
【０１５６】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１５７】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０１５８】
（実施の形態５）
ここでは、第１の基板と第２の基板の間に液晶層を封入する液晶表示装置において、第２
の基板に設けられた対向電極と電気的に接続するための共通接続部を第１の基板上に形成
する例を示す。なお、第１の基板にはスイッチング素子として薄膜トランジスタが形成さ
れており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させる
ことで工程を複雑にすることなく形成する。
【０１５９】
共通接続部は、第１の基板と第２の基板とを接着するためのシール材と重なる位置に配置
され、シール材に含まれる導電性粒子を介して対向電極と電気的な接続が行われる。或い
は、シール材と重ならない箇所（ただし画素部を除く）に共通接続部を設け、共通接続部
に重なるように導電性粒子を含むペーストをシール材とは別途設けて、対向電極と電気的
な接続が行われる。
【０１６０】
図５（Ａ）は薄膜トランジスタと共通接続部とを同一基板上に作製する半導体装置の断面
構造図を示す図である。
【０１６１】
図５（Ａ）において、画素電極層２２７と電気的に接続する薄膜トランジスタ２２０は、
画素部に設けられるボトムコンタクト型の薄膜トランジスタであり、本実施の形態では、
実施の形態１の薄膜トランジスタ１５０と同じ構造を用いる。
【０１６２】
また、図５（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｃ５−Ｃ６が
図５（Ａ）の共通接続部の断面に相当する。なお、図５（Ｂ）において図５（Ａ）と同一
の部分には同じ符号を用いて説明する。
【０１６３】
共通電位線２０５は、ゲート絶縁層２０２ｂ上に設けられ、薄膜トランジスタ２２０のソ
ース電極層及びドレイン電極層と同じ材料及び同じ工程で作製される。
【０１６４】
また、共通電位線２０５は、酸化物絶縁層２６６、保護絶縁層２０３で覆われ、保護絶縁
層２０３、酸化物絶縁層２６６は、共通電位線２０５と重なる位置に複数の開口部を有し
ている。この開口部は、薄膜トランジスタ２２０のドレイン電極層と画素電極層２２７と
を接続するコンタクトホールと同じ工程で作製される。
【０１６５】
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、共
通接続部の開口部とを使い分けて呼ぶこととする。また、図５（Ａ）では、画素部と共通
接続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線Ｃ５−Ｃ６の長さが５０
０μｍ程度であるのに対して、薄膜トランジスタの幅は５０μｍ未満であり、実際には１
０倍以上面積サイズが大きいが、分かりやすくするため、図５（Ａ）に画素部と共通接続
部の縮尺をそれぞれ変えて図示している。
【０１６６】
また、共通電極層２０６は、共通電位線２０５、保護絶縁層２０３、酸化物絶縁層２６６
上に設けられ、画素部の画素電極層２２７と同じ材料及び同じ工程で作製される。
【０１６７】
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
【０１６８】
そして画素部と共通接続部が設けられた第１の基板と、対向電極を有する第２の基板とを
シール材を用いて固定する。
【０１６９】
シール材に導電性粒子を含ませる場合は、シール材と共通接続部が重なるように一対の基
板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の対角などに
２個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおいては、
４個以上の共通接続部がシール材と重ねて配置される。
【０１７０】
なお、共通電極層２０６は、シール材に含まれる導電性粒子と接触する電極であり、第２
の基板の対向電極と電気的に接続が行われる。
【０１７１】
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
【０１７２】
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
【０１７３】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０１７４】
（実施の形態６）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
【０１７５】
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態５に従って形成する
。また、実施の形態１乃至実施の形態５に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
【０１７６】
アクティブマトリクス型表示装置のブロック図の一例を図１２（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
【０１７７】
図１２（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０１７８】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回
路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（ス
タートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。信
号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用
クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう
）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた
複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＬＫＢ）とともに供
給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動
回路５３０３との一方を省略することが可能である。
【０１７９】
図１２（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができ
る。
【０１８０】
また、実施の形態１乃至実施の形態５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
ある。図１３（Ａ）、図１３（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の
構成、動作について一例を示し説明する。
【０１８１】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、Ｎチャネル型ＴＦＴであ
る例を説明する。
【０１８２】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
【０１８３】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
【０１８４】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋを供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋ
と信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋ
の電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
【０１８５】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
【０１８６】
次に、図１３（Ａ）の信号線駆動回路の動作について、図１３（Ｂ）のタイミングチャー
トを参照して説明する。図１３（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
【０１８７】
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
【０１８８】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
【０１８９】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号用データ（ＤＡＴ
Ａ）が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることがで
き、ビデオ信号用データ（ＤＡＴＡ）の書き込み不足を防止することができる。
【０１９０】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃
至実施の形態５に示す薄膜トランジスタで構成される回路を用いることが可能である。こ
の場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又
はＰチャネル型のいずれかの極性のみで構成することができる。
【０１９１】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１４及び図１５を用いて説明する。
【０１９２】
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。
【０１９３】
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図１４（Ａ）参照）。図１４（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上Ｎ以下のの自然数）が入
力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１
０＿３からの信号が入力される。同様に、または２段目以降の第ｎのパルス出力回路１０
＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段
信号ＯＵＴ（ｎ＋２）という）が入力される。従って、また各段のパルス出力回路からは
、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ
（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の回路等に電気的に入力される第２の出力
信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１４（Ａ）に示すように、
シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため
、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれ
ぞれ入力する構成とすればよい。
【０１９４】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
【０１９５】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図１４（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
【０１９６】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１４（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０１９７】
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上
記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。図１４（Ｃ）
に上記実施の形態で説明した４端子の薄膜トランジスタ２８のシンボルについて示す。図
１４（Ｃ）に示す薄膜トランジスタ２８のシンボルは、上記実施の形態１で説明した４端
子の薄膜トランジスタを意味し、図面等で以下用いることとする。なお、本明細書におい
て、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導体層より
下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲー
ト電極とも呼ぶ。薄膜トランジスタ２８は、下方のゲート電極に入力される第１の制御信
号Ｇ１及び上方のゲート電極に入力される第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕ
ｔ端子間の電気的な制御を行うことのできる素子である。
【０１９８】
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図１４（Ｃ）に示す薄膜トラ
ンジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチャネル形成領域の上下にゲー
ト絶縁膜を介してゲート電極を設け、上方及び／または下方のゲート電極の電位を制御す
ることにより所望の値に制御することができる。
【０１９９】
次に、図１４（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１４
（Ｄ）で説明する。
【０２００】
図１４（Ｄ）に示すパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ
４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１
の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源
線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給され
る電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または
電源電位が供給される。ここで、図１４（Ｄ）における各電源線の電源電位の大小関係は
、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣ
は第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜
第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であ
るが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電
位ＶＤＤを、電源線５２の第２の電源電位ＶＣＣより高くすることにより、動作に影響を
与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、
トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、図１４
（Ｄ）に図示するように、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、
第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、図
１４（Ｃ）で示した４端子の薄膜トランジスタ２８を用いることが好ましい。第１のトラ
ンジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９は、ソースまたはド
レインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切
り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対す
る応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減
することができるトランジスタである。そのため、図１４（Ｃ）で示した４端子の薄膜ト
ランジスタ２８を用いることによりしきい値電圧を制御することができ、誤動作がより低
減できるパルス出力回路とすることができる。なお図１４（Ｄ）では第１の制御信号Ｇ１
及び第２の制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成とし
てもよい。
【０２０１】
図１４（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（
下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されてい
る。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が
第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジス
タ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が
第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第
１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電
極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入
力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５
２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトラ
ンジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方
のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が
第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が
第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的
に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２に
電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１
に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が
第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４
１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気
的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジス
タ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子
が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、
ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート
電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気
的に接続されている。
【０２０２】
図１４（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする。
【０２０３】
図１５（Ａ）に、図１４（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。
【０２０４】
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
【０２０５】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
【０２０６】
なお図１４（Ｄ）、図１５（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
【０２０７】
ここで、図１５（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１５（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１５（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
【０２０８】
なお、図１５（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
【０２０９】
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電
位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないように
することができる。つまり、第９のトランジスタ３９を設けることにより、第１のトラン
ジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第１のトランジスタ３１の劣化を抑制することができる。
【０２１０】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
【０２１１】
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減し、オン電流及び電界効果
移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内
の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線
に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
【０２１２】
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図１５（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１５（Ａ）に示すシフトレジスタにおいて、第７のトラ
ンジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３
７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオ
フ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び
第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトラ
ンジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、
第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３
の入力端子からクロック信号ＣＫ３が供給さ、第８のトランジスタ３８のゲート電極（下
方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロック信号ＣＫ２が
供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低
減され、ノイズを低減することが出来るからである。
【０２１３】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
【０２１４】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０２１５】
（実施の形態７）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
【０２１６】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１７】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
【０２１８】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２１９】
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図８を用いて説
明する。図８は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１
の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネ
ルの平面図であり、図８（Ｂ）は、図８（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当
する。
【０２２０】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２２１】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図８（Ａ１）は
、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図８（Ａ２）は、ＴＡ
Ｂ方法により信号線駆動回路４００３を実装する例である。
【０２２２】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図８（Ｂ）では、画素部４００２に含まれる薄膜ト
ランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１と
を例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１ａ、４０４
１ｂ、４０４２ａ、４０４２ｂ、４０２０、４０２１が設けられている。
【０２２３】
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至実施の形態５で示した酸化物
半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄
膜トランジスタ４０１１としては、実施の形態３で示した薄膜トランジスタ２７０、画素
用の薄膜トランジスタ４０１０としては、薄膜トランジスタ２２０を用いることが好まし
い。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜ト
ランジスタである。
【０２２４】
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２２５】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２２６】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
【０２２７】
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層
４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材４００５に含有させる。
【０２２８】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は比較的狭い温度範囲内で発現するため、温度範囲を改
善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８
に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅ
ｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２２９】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０２３０】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラー
フィルター）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内
側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光
板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブ
ラックマトリクスとして機能する遮光膜を設けてもよい。
【０２３１】
薄膜トランジスタ４０１１は、チャネル保護層として機能する絶縁層４０４１ａと、酸化
物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０４１ｂとが形成されている。
同様に薄膜トランジスタ４０１０は、チャネル保護層として機能する絶縁層４０４２ａと
、酸化物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０４２ｂとが形成されて
いる。
【０２３２】
酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層である絶縁層４０４１
ｂ、４０４２ｂは、ゲート電極層と、その上方または周辺に形成される配線層（ソース配
線層や容量配線層など）との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層４０４１ａ、４０４１ｂ、４０４２ａ、４０４２ｂは実施の形態１乃至実施の形態５で
示した酸化物絶縁層１０７ａ、１０７ｂと同様な材料及び方法で形成すればよい。また、
薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１
で覆う構成となっている。ここでは、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ、４０
４２ｂとして、実施の形態２を用いてスパッタ法により酸化珪素膜を形成する。
【０２３３】
また、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ、４０４２ｂ上に絶縁層４０２０が形
成されている。絶縁層４０２０は実施の形態３で示した保護絶縁層２０３と同様な材料及
び方法で形成すればよい。ここでは、絶縁層４０２０として、ＲＦスパッタ法またはＰＣ
ＶＤ法により窒化珪素膜を形成する。
【０２３４】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、実施の
形態３で示した平坦化絶縁層２０４と同様な材料及び方法で形成すればよく、ポリイミド
、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を
有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）
等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させること
で、絶縁層４０２１を形成してもよい。
【０２３５】
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成
としてもよい。絶縁層４０２０とゲート絶縁層とに窒化物絶縁膜を用いて、少なくともア
クティブマトリクス基板の画素部の周縁を囲むように絶縁層４０２０とゲート絶縁層とが
接する領域を設ける構成とすればよい。このような構成とすることにより、外部からの水
分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイスが完成
した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向
上することができる。
【０２３６】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２３７】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）等の方法や、ドクターナイフ、ロールコーター、カーテンコー
ター、ナイフコーター等の器具を用いることができる。絶縁層４０２１の焼成工程と半導
体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０２３８】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
【０２３９】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
【０２４０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２４１】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２４２】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１１のソース電極層及びドレイ
ン電極層と同じ導電膜で形成されている。
【０２４３】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
【０２４４】
また図８においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装
している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装
しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実
装しても良い。
【０２４５】
図１７は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
【０２４６】
図１７は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
【０２４７】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２４８】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
【０２４９】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０２５０】
（実施の形態８）
半導体装置の一形態として電子ペーパーの例を示す。
【０２５１】
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパ
ーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼
ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とす
ることが可能という利点を有している。
【０２５２】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【０２５３】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
【０２５４】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２５５】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態
５の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる
。
【０２５６】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０２５７】
図１６は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１乃至実施の形態５で示
す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジ
スタである。また、実施の形態１乃至実施の形態５で示す薄膜トランジスタも本実施の薄
膜トランジスタ５８１として適用することもできる。
【０２５８】
図１６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２５９】
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、酸化物半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８
１のソース電極層又はドレイン電極層は第１の電極層５８７と、絶縁層５８５等に形成す
る開口で接しており電気的に接続している。第１の電極層５８７と基板５９６上に形成さ
れた第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周
りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１６参照。）。第１の
電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電
極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の
電極層５８８と共通電位線とを電気的に接続することができる。
【０２６０】
また、ツイストボールを用いた素子の代わりに、電気泳動素子を用いることも可能である
。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１
０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との
間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与え
られると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパー
とよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ラ
イトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能
である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持する
ことが可能であるため、電源から表示機能付き半導体装置（単に表示装置、又は表示装置
を具備する半導体装置ともいう）を切断した場合であっても、表示された像を保存してお
くことが可能となる。
【０２６１】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
【０２６２】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０２６３】
（実施の形態９）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２６４】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【０２６５】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【０２６６】
図１０は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
【０２６７】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
【０２６８】
画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６
４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジ
スタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン
電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他
方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用
トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され
、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素
電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２６９】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
【０２７０】
なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２７１】
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲー
トには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２
は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させる
ため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲ
ートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ
６４０２のＶｔｈ）以上の電圧をかける。
【０２７２】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１０と同じ画素構成を用いることができる。
【０２７３】
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子
６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかけ
る。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧よりも大きい。なお、発光素子駆動用トランジスタ６４０２
が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流
すことができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電
源線６４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くす
る。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。
【０２７４】
なお、図１０に示す画素構成は、これに限定されない。例えば、図１０に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２７５】
次に、発光素子の構成について、図１１を用いて説明する。ここでは、発光素子駆動用Ｔ
ＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１１（Ａ）（Ｂ）
（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１
、７０２１は、実施の形態１乃至実施の形態５で示す画素に配置される薄膜トランジスタ
と同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、
実施の形態１乃至実施の形態５で示す画素に配置される薄膜トランジスタをＴＦＴ７００
１、７０１１、７０２１として適用することもできる。
【０２７６】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
【０２７７】
上面射出構造の発光素子について図１１（Ａ）を用いて説明する。
【０２７８】
図１１（Ａ）に、発光素子駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００
２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１１（Ａ
）では、発光素子７００２の陰極７００３と発光素子駆動用ＴＦＴであるＴＦＴ７００１
が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層
されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様
々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい
。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように
構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれ
らの層を全て設ける必要はない。陽極７００５は透光性を有する導電性材料を用いて形成
し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２７９】
また、陰極７００３と隣り合う画素の陰極７００８の間に、それぞれの端部を覆って隔壁
７００９を設ける。隔壁７００９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ
樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７００９
は、特に感光性の樹脂材料を用い、隔壁７００９の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８０】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
【０２８１】
次に、下面射出構造の発光素子について図１１（Ｂ）を用いて説明する。発光素子駆動用
ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出す
る場合の、画素の断面図を示す。図１１（Ｂ）では、発光素子駆動用ＴＦＴ７０１１と電
気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３
が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されてい
る。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮
蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１１（Ａ）の
場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。
ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例
えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる
。そして発光層７０１４は、図１１（Ａ）と同様に、単数の層で構成されていても、複数
の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する
必要はないが、図１１（Ａ）と同様に、透光性を有する導電性材料を用いて形成すること
ができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが
、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２８２】
また、導電膜７０１７と隣り合う画素の導電膜７０１８の間に、それぞれの端部を覆って
隔壁７０１９を設ける。隔壁７０１９は、ポリイミド、アクリル樹脂、ポリアミド、エポ
キシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０
１９は、特に感光性の樹脂材料を用い、隔壁７０１９の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８３】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
【０２８４】
次に、両面射出構造の発光素子について、図１１（Ｃ）を用いて説明する。図１１（Ｃ）
では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２
７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７
０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１１（Ａ）の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２
３として用いることができる。そして発光層７０２４は、図１１（Ａ）と同様に、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
陽極７０２５は、図１１（Ａ）と同様に、透光性を有する導電性材料を用いて形成するこ
とができる。
【０２８５】
また、導電膜７０２７と隣り合う画素の導電膜７０２８の間に、それぞれの端部を覆って
隔壁７０２９を設ける。隔壁７０２９は、ポリイミド、アクリル樹脂、ポリアミド、エポ
キシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０
２９は、特に感光性の樹脂材料を用い、隔壁７０２９の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８６】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２８７】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
【０２８８】
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
【０２８９】
なお半導体装置は、図１１に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
【０２９０】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図９を用いて説明する。図９は、第１の基板上に形成された薄膜トランジ
スタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図で
あり、図９（Ｂ）は、図９（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２９１】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
【０２９２】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図９（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号
線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２９３】
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至実施の形態５で示した酸化物
半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄
膜トランジスタ４５０９としては、実施の形態３で示した薄膜トランジスタ２７０、画素
用の薄膜トランジスタ４５１０としては、実施の形態３で示した薄膜トランジスタ２２０
を用いることが好ましい。本実施の形態において、薄膜トランジスタ４５０９、４５１０
はｎチャネル型薄膜トランジスタである。
【０２９４】
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２９５】
薄膜トランジスタ４５０９は、チャネル保護層として機能する絶縁層４５４１ａと、酸化
物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４５４１ｂとが形成されている。
同様に薄膜トランジスタ４５１０は、チャネル保護層として機能する絶縁層４５４２ａと
、酸化物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４５４２ｂとが形成されて
いる。
【０２９６】
酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層である絶縁層４５４１
ｂ、４５４２ｂは、ゲート電極層と、その上方または周辺に形成される配線層（ソース配
線層や容量配線層など）との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層４５４１ａ、４５４１ｂ、４５４２ａ、４５４２ｂは実施の形態１乃至実施の形態５で
示した酸化物絶縁層１０７ａ、１０７ｂと同様な材料及び方法で形成すればよい。また、
薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４５４３
で覆う構成となっている。ここでは、絶縁層４５４１ａ、４５４１ｂ、４５４２ａ、４５
４２ｂとして、実施の形態１を用いてスパッタ法により酸化珪素膜を形成する。
【０２９７】
また、絶縁層４５４１ａ、４５４１ｂ、４５４２ａ、４５４２ｂ上に絶縁層４５４３が形
成されている。絶縁層４５４３は実施の形態１で示した保護絶縁層１０８と同様な材料及
び方法で形成すればよい。ここでは、絶縁層４５４３として、ＲＦスパッタ法により窒化
珪素膜を形成する。
【０２９８】
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、実施の
形態３で示した平坦化絶縁層２０４と同様な材料及び方法で形成すればよい。ここでは、
絶縁層４５４４としてアクリルを用いる。
【０２９９】
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成
としてもよい。絶縁層４５４３とゲート絶縁層とに窒化物絶縁膜を用いて、少なくともア
クティブマトリクス基板の画素部の周縁を囲むように絶縁層４５４３とゲート絶縁層とが
接する領域を設ける構成とすればよい。この製造プロセスでは、外部からの水分の侵入を
防ぐことができる。また、半導体装置、例えば表示装置としてデバイスが完成した後にも
長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向上すること
ができる。
【０３００】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
【０３０１】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３０２】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【０３０３】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０３０４】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
【０３０５】
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９が有するソース電極層及
びドレイン電極層と同じ導電膜から形成されている。
【０３０６】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
【０３０７】
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
【０３０８】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹
脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンとビニルアセテートの共重合体）を用いることができる。例えば充填材
として窒素を用いればよい。
【０３０９】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３１０】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図９の構成に限定されない。
【０３１１】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
【０３１２】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０３１３】
（実施の形態１０）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図１８に示す。
【０３１４】
図１８は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２
７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７
０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。
【０３１５】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１８では表示部２７０５）に文章を表示し、左側の表示部
（図１８では表示部２７０７）に画像を表示することができる。
【０３１６】
また、図１８では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【０３１７】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０３１８】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０３１９】
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
【０３２０】
図１９（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
【０３２１】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３２２】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３２３】
図１９（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３２４】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３２５】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３２６】
図２０（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２０（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２０（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２０（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
【０３２７】
図２０（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
【０３２８】
図２１（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
【０３２９】
図２１（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
【０３３０】
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は、他の機器、例えば
ＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる、外部接続ポート９３０５を有
している。
【０３３１】
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０３３２】
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０３３３】
また、図２１（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部９３０３または表示部９３０７に表示することができる。ま
た、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたま
ま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者が
テレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９
３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最
小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータ
において有用である。
【０３３４】
また、図２１（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
【０３３５】
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部の固定状態を調節する調
節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されて
いる。
【０３３６】
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
【０３３７】
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２１（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
【０３３８】
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
【０３３９】
また、図２１（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図２１（
Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
【０３４０】
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２１（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
【０３４１】
なお、図２１（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
【０３４２】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０３４３】
（実施の形態１２）
本実施の形態では、半導体装置の一形態として、実施の形態１乃至実施の形態５で示す薄
膜トランジスタを有する表示装置の例を図２２乃至図３５を用いて説明する。本実施の形
態は、表示素子として液晶素子を用いた液晶表示装置の例を図２２乃至図３５を用いて説
明する。図２２乃至図３５の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の
形態１乃至実施の形態５で示す薄膜トランジスタを適用することができ、実施の形態１乃
至実施の形態５で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジス
タである。ＴＦＴ６２８及びＴＦＴ６２９は、酸化物半導体層をチャネル形成領域とする
逆スタガ薄膜トランジスタである。
【０３４４】
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す
。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これ
をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ
ン設計が考慮された液晶表示装置について説明する。
【０３４５】
図２３及び図２４は、それぞれ画素電極及び対向電極を示している。なお、図２３は画素
電極が形成される基板側の平面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を
図２２に表している。また、図２４は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
【０３４６】
図２２は、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形
成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね合わせ
られ、液晶が注入された状態を示している。
【０３４７】
対向基板６０１上に、着色膜６３６、対向電極層６４０が形成され、対向電極層６４０上
に突起６４４が形成されている。画素電極層６２４上には配向膜６４８が形成され、同様
に対向電極層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１
の間に液晶層６５０が形成されている。
【０３４８】
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６
３０が形成される。画素電極層６２４は、ＴＦＴ６２８、配線６１６、及び保持容量部６
３０を覆う絶縁膜６２０、絶縁膜６２０を覆う絶縁膜６２１、絶縁膜６２１を覆う第３絶
縁膜６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦ
Ｔ６２８は実施の形態１乃至実施の形態５で示す薄膜トランジスタを適宜用いることがで
きる。また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同時に形成した第
１の容量配線６０４と、第１のゲート絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂと、
配線６１６、６１８と同時に形成した第２の容量配線６１７で構成される。
【０３４９】
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
【０３５０】
図２３に基板６００上の平面構造を示す。画素電極層６２４は実施の形態３で示した材料
を用いて形成する。画素電極層６２４にはスリット６２５を設ける。スリット６２５は液
晶の配向を制御するためのものである。
【０３５１】
図２３に示すＴＦＴ６２９とそれに接続する画素電極層６２６及び保持容量部６３１は、
それぞれＴＦＴ６２８、画素電極層６２４及び保持容量部６３０と同様に形成することが
できる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パ
ネルの画素（ピクセル）は、画素電極層６２４と画素電極層６２６により構成されている
。画素電極層６２４と画素電極層６２６はサブピクセルである。
【０３５２】
図２４に対向基板側の平面構造を示す。対向電極層６４０は、画素電極層６２４と同様の
材料を用いて形成することが好ましい。対向電極層６４０上には液晶の配向を制御する突
起６４４が形成されている。なお、図２４に基板６００上に形成される画素電極層６２４
及び画素電極層６２６を破線で示し、対向電極層６４０と、画素電極層６２４及び画素電
極層６２６が重なり合って配置されている様子を示している。
【０３５３】
この画素構造の等価回路を図２５に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電
位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができ
る。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
【０３５４】
スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍に
は電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起
６４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
【０３５５】
次に、上記とは異なるＶＡ型の液晶表示装置について、図２６乃至図２９を用いて説明す
る。
【０３５６】
図２６と図２７は、ＶＡ型液晶表示パネルの画素構造を示している。図２７は基板６００
の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図２６に表している。
【０３５７】
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
【０３５８】
画素電極層６２４は、絶縁膜６２０、絶縁膜６２１及び絶縁膜６２２をそれぞれ貫通する
コンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画
素電極層６２６は、絶縁膜６２０、絶縁膜６２１及び絶縁膜６２２をそれぞれ貫通するコ
ンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２
８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与
えることができるように分離されている。一方、データ配線として機能する配線６１６は
、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は
実施の形態１乃至実施の形態５で示す薄膜トランジスタを適宜用いることができる。なお
、ゲート配線６０２、ゲート配線６０３及び容量配線６９０上には第１のゲート絶縁膜６
０６ａ、第２のゲート絶縁膜６０６ｂが形成されている。
【０３５９】
画素電極層６２４と画素電極層６２６の形状は異なっており、スリット６２５によって分
離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が
形成されている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、
ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。こ
の画素構造の等価回路を図２９に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦ
Ｔ６２９はゲート配線６０３と接続している。また、ＴＦＴ６２８とＴＦＴ６２９は、共
に配線６１６と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号
を与えることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。す
なわち、ＴＦＴ６２８とＴＦＴ６２９の動作を個別に制御することにより、液晶素子６５
１と液晶素子６５２の液晶の配向を精密に制御して視野角を広げることができる。
【０３６０】
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。図２８に対向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化され
ている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電
極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置する
ことで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより
、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。なお
、図２８に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線で示
し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配置さ
れている様子を示している。
【０３６１】
画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極
層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶
層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０
が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶
層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。図
２６乃至図２９で説明する表示パネルの画素構造は、一画素に第１の液晶素子と第２の液
晶素子が設けられたマルチドメイン構造となっている。
【０３６２】
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
【０３６３】
図３０は、電極層６０７、ＴＦＴ６２８、ＴＦＴ６２８に接続する画素電極層６２４が形
成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している
。対向基板６０１には、着色膜６３６、平坦化膜６３７などが形成されている。なお、対
向基板６０１側に対向電極は設けられていない。また、基板６００と対向基板６０１の間
に配向膜６４６及び配向膜６４８を介して液晶層６５０が形成されている。
【０３６４】
基板６００上には、電極層６０７及び電極層６０７に接続する容量配線６０４、並びにＴ
ＦＴ６２８が形成される。容量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形
成することができる。ＴＦＴ６２８としては、実施の形態１乃至５で示した薄膜トランジ
スタを適用することができる。電極層６０７は、実施の形態３で示す画素電極層２２７と
同様の材料を用いることができる。また、電極層６０７は略画素の形状に区画化した形状
で形成する。なお、電極層６０７及び容量配線６０４上には第１のゲート絶縁膜６０６ａ
、第２のゲート絶縁膜６０６ｂが形成される。
【０３６５】
ＴＦＴ６２８の配線６１６、配線６１８が第１のゲート絶縁膜６０６ａ、第２のゲート絶
縁膜６０６ｂ上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びド
レインの他方の電極となり、画素電極層６２４と接続する配線である。
【０３６６】
配線６１６、配線６１８上に絶縁膜６２０、絶縁膜６２１が形成される。また、絶縁膜６
２０上には、絶縁膜６２０、絶縁膜６２１に形成されるコンタクトホールを介して、配線
６１８に接続する画素電極層６２４が形成される。画素電極層６２４は実施の形態３で示
した画素電極層２２７と同様の材料を用いて形成する。
【０３６７】
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。なお、保持容量は電極層６０７と画素電極層６２４の間で形成している。
【０３６８】
図３１は、画素電極の構成を示す平面図である。図３１に示す切断線Ｏ−Ｐに対応する断
面構造を図３０に表している。画素電極層６２４にはスリット６２５が設けられる。スリ
ット６２５は液晶の配向を制御するためのものである。この場合、電界は電極層６０７と
画素電極層６２４の間で発生する。電極層６０７と画素電極層６２４の間には第１のゲー
ト絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂが形成されているが、第１のゲート絶縁
膜６０６ａ、第２のゲート絶縁膜６０６ｂの厚さは５０〜２００ｎｍであり、２〜１０μ
ｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と平行な方向（水平
方向）に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な
方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも
水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がること
となる。また、電極層６０７と画素電極層６２４は共に透光性の電極であるので、開口率
を向上させることができる。
【０３６９】
次に、横電界方式の液晶表示装置の他の一例について示す。
【０３７０】
図３２と図３３は、ＩＰＳ型の液晶表示装置の画素構造を示している。図３３は平面図で
あり、図中に示す切断線Ｖ−Ｗに対応する断面構造を図３２に表している。以下の説明で
はこの両図を参照して説明する。
【０３７１】
図３２は、ＴＦＴ６２８とそれに接続する画素電極層６２４が形成された基板６００と、
対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には、
着色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電
極は設けられていない。基板６００と対向基板６０１の間に、配向膜６４６及び配向膜６
４８を介して液晶層６５０が形成されている。
【０３７２】
基板６００上には、共通電位線６０９、及びＴＦＴ６２８が形成される。共通電位線６０
９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ＴＦＴ６２８とし
ては、実施の形態１乃至５で示した薄膜トランジスタを適用することができる。
【０３７３】
ＴＦＴ６２８の配線６１６、配線６１８が第１のゲート絶縁膜６０６ａ、第２のゲート絶
縁膜６０６ｂ上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びド
レインの他方の電極となり、画素電極層６２４と接続する配線である。
【０３７４】
配線６１６、配線６１８上に絶縁膜６２０、絶縁膜６２１が形成される。また、絶縁膜６
２０、絶縁膜６２１上には、絶縁膜６２０、絶縁膜６２１に形成されるコンタクトホール
６２３を介して、配線６１８に接続する画素電極層６２４が形成される。画素電極層６２
４は実施の形態３で示した画素電極層２２７と同様の材料を用いて形成する。なお、図３
３に示すように、画素電極層６２４は、共通電位線６０９と同時に形成した櫛形の電極と
横電界が発生するように形成される。また、画素電極層６２４の櫛歯の部分が共通電位線
６０９と同時に形成した櫛形の電極と交互に咬み合うように形成される。
【０３７５】
画素電極層６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
【０３７６】
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。保持容量は共通電位線６０９と容量電極６１５の間に第１のゲート絶縁膜６０６
ａ、第２のゲート絶縁膜６０６ｂを設け、それにより形成している。容量電極６１５と画
素電極層６２４はコンタクトホール６３３を介して接続されている。
【０３７７】
次に、ＴＮ型の液晶表示装置の形態について示す。
【０３７８】
図３４と図３５は、ＴＮ型の液晶表示装置の画素構造を示している。図３５は平面図であ
り、図中に示す切断線Ｋ−Ｌに対応する断面構造を図３４に表している。以下の説明では
この両図を参照して説明する。
【０３７９】
画素電極層６２４は、絶縁膜６２０、６２１に形成されるコンタクトホール６２３及び配
線６１８を介してＴＦＴ６２８と接続している。データ線として機能する配線６１６は、
ＴＦＴ６２８と接続している。ＴＦＴ６２８は実施の形態１乃至実施の形態５に示すＴＦ
Ｔのいずれかを適用することができる。
【０３８０】
画素電極層６２４は、実施の形態３で示す画素電極層２２７を用いて形成されている。容
量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ゲート
配線６０２及び容量配線６０４上には第１のゲート絶縁膜６０６ａ、第２のゲート絶縁膜
６０６ｂが形成される。保持容量は、容量配線６０４と容量電極６１５の間に第１のゲー
ト絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂを介して形成している。容量電極６１５
と画素電極層６２４はコンタクトホール６３３を介して接続されている。
【０３８１】
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。液晶層６５０は画素電極層６２４と対向電極層６４０の間に配向膜６４８及び配向
膜６４６を介して形成されている。
【０３８２】
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
【０３８３】
また、着色膜６３６は、基板６００側に形成されていても良い。また、基板６００の薄膜
トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板６０１
の対向電極層６４０が形成されている面とは逆の面に、偏光板を貼り合わせておく。
【０３８４】
以上より、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成し、
寄生容量を十分に低減したボトムゲート型の薄膜トランジスタを用いることにより、信頼
性の高い液晶表示装置を提供することができる。
【０３８５】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【符号の説明】
【０３８６】
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ 薄膜トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０２ ゲート絶縁層
１０２ａ 第１のゲート絶縁層
１０２ｂ 第２のゲート絶縁層
１０７ 酸化物絶縁層
１０７ａ 酸化物絶縁層
１０７ｂ 酸化物絶縁層
１０８ 保護絶縁層
１１１ ゲート電極層
１１２ ゲート絶縁層
１１３ 酸化物半導体層
１１３ａ 高抵抗ソース領域
１１３ｂ 高抵抗ドレイン領域
１１３ｃ 第３領域
１１３ｄ 第４領域
１１５ａ ソース電極層
１１５ｂ ドレイン電極層
１２２ ゲート絶縁層
１３０ 酸化物半導体膜
１３２ ゲート絶縁層
１３２ａ 第１のゲート絶縁層
１３２ｂ 第２のゲート絶縁層
１３４ａ チャネル形成領域
１３４ｂ 第１領域
１３４ｃ 第２領域
１５０ 薄膜トランジスタ
２００ 基板
２０２ａ ゲート絶縁層
２０２ｂ ゲート絶縁層
２０３ 保護絶縁層
２０４ 平坦化絶縁層
２０５ 共通電位線
２０６ 共通電極層
２１１ ゲート電極層
２１３ チャネル形成領域
２１３ａ チャネル形成領域
２１３ｂ 第１領域
２１３ｃ 第２領域
２１４ａ 高抵抗ソース領域
２１４ｂ 高抵抗ドレイン領域
２１５ａ ソース電極層
２１５ｂ ドレイン電極層
２１６ａ 酸化物絶縁層
２１６ｂ 酸化物絶縁層
２２０ 薄膜トランジスタ
２２１ 端子
２２２ 端子
２２３ 接続電極層
２２５ 透明導電層
２２６ 電極層
２２７ 画素電極層
２３０ 容量配線層
２３１ 容量電極
２３６ 酸化物絶縁層
２５０ 容量配線層
２５２ 酸化物半導体層
２５６ ソース配線
２５７ 端子電極
２６６ 酸化物絶縁層
２７０ 薄膜トランジスタ
２７１ ゲート電極層
２７３ａ チャネル形成領域
２７３ｂ 第１領域
２７３ｃ 第２領域
２７４ａ 高抵抗ソース領域
２７４ｂ 高抵抗ドレイン領域
２７５ａ ソース電極層
２７５ｂ ドレイン電極層
２７６ａ 酸化物絶縁層
２７６ｂ 酸化物絶縁層
２７７ 導電層
５８１ 薄膜トランジスタ
５８０ 基板
５８３ 絶縁膜
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ａ ゲート絶縁膜
６０６ｂ ゲート絶縁膜
６０７ 電極層
６０９ 共通電位線
６１５ 容量電極
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁膜
６２１ 絶縁膜
６２２ 絶縁膜
６２３ コンタクトホール
６２４ 画素電極層
６２５ スリット
６２６ 画素電極層
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３３ コンタクトホール
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極層
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４０４１ａ 絶縁層
４０４１ｂ 絶縁層
４０４２ａ 絶縁層
４０４２ｂ 絶縁層
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ
４５４１ａ 絶縁層
４５４１ｂ 絶縁層
４５４２ａ 絶縁層
４５４２ｂ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４３ 絶縁層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 第１の走査線駆動回路
５３０３ 第２の走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００８ 陰極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１８ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７０２８ 導電膜
７０２９ 隔壁
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー）
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩ
Ｃや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられ
ている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされ
る透明電極材料として用いられている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
絶縁表面上に薄膜トランジスタを作製する場合、ゲート電極と該ゲート電極と電位が異な
るソース電極との間にゲート絶縁層が設けられ、該ゲート絶縁層が誘電体となって容量が
形成される。この容量は、寄生容量とも呼ばれ、信号波形のなまりが生じる恐れがある。
また、寄生容量が大きいと信号の伝達が遅くなる恐れがある。
【０００７】
また、寄生容量の増加は、薄膜トランジスタのオフ時に流れるリーク電流の増加や、消費
電力の増大に繋がる。
【０００８】
本発明の一態様は、寄生容量を十分に低減できる構成を備えた半導体装置を提供すること
を課題の一とする。
【０００９】
また、絶縁表面上に駆動回路を形成する場合、駆動回路に用いる薄膜トランジスタの動作
速度は、速い方が好ましい。
【００１０】
本発明の一態様は、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを
課題の一とする。
【課題を解決するための手段】
【００１１】
ボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲー
ト電極層と重ならないように形成する。
【００１２】
ボトムゲート構造の薄膜トランジスタにおいて、酸化物半導体層のゲート電極層と重なる
領域に接するように、酸化物絶縁層を形成する。これにより、選択的に酸化物半導体層の
該酸化物絶縁層と接する領域にチャネル形成領域を形成する。
【００１３】
ボトムゲート型の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート
電極層と重ならないように形成することによって、ソース電極層及びドレイン電極層とゲ
ート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。これにより、
ソース電極層とドレイン電極層との間の距離も大きくなるが、酸化物半導体層において、
酸化物絶縁層と接する領域に選択的にチャネル形成領域を形成することができるので、チ
ャネル長を短くしたまま、薄膜トランジスタの寄生容量を低減することができる。
【００１４】
薄膜トランジスタの寄生容量を低減することにより、信号波形のなまりや信号伝達の遅れ
を低減し、リーク電流や消費電力の増加を抑えることができる。また、チャネル長を短く
することにより、薄膜トランジスタの高速動作を実現できる。また、動作速度の速い薄膜
トランジスタを用いることで回路の集積度が向上する。
【００１５】
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上に
ゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層及
びゲート電極層上に酸化物半導体層と、酸化物半導体層上に酸化物絶縁層と、酸化物絶縁
層及び酸化物半導体層上に保護絶縁層とを有し、酸化物半導体層は、ゲート電極層上にチ
ャネル形成領域を有し、ソース電極層及びドレイン電極層は、ゲート電極層と重ならず、
側面部において酸化物半導体層の一部と接し、酸化物絶縁層は、チャネル形成領域におい
て酸化物半導体層と接し、保護絶縁層は、酸化物半導体層の一部と接することを特徴とす
る半導体装置である。
【００１６】
上記構成は、上記課題の少なくとも一つを解決する。
【００１７】
また、上記構造を実現するための本発明の一態様は、絶縁表面上にゲート電極層を形成し
、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層と重ならない
ように、ソース電極層及びドレイン電極層を形成し、ゲート絶縁層上にゲート電極層、ソ
ース電極層の一部、及びドレイン電極層の一部と重なる酸化物半導体層を形成し、酸化物
半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層への水
や水素の再混入を防ぎ、酸化物半導体層、ソース電極層及びドレイン電極層の上に、酸化
物半導体層の第１の領域で接するように酸化物絶縁層を形成し、酸化物半導体層及び酸化
物絶縁層の上に、酸化物半導体層の第２の領域及び第３の領域で接するように保護絶縁層
を形成することを特徴とする半導体装置の作製方法である。
【００１８】
なお、酸化物絶縁層が酸化物半導体層のチャネル長方向の両端部を覆うように設けられる
ことが好ましい。また、酸化物絶縁層がソース電極層及びドレイン電極層のチャネル長方
向の両端部を覆うように設けられることが好ましい。また、酸化物絶縁層は、酸化シリコ
ン膜、酸化アルミニウム膜または酸化窒化アルミニウム膜であることが好ましい。また、
保護絶縁層は、窒化シリコン膜または窒化アルミニウム膜であることが好ましい。また、
チャネル形成領域のチャネル長方向の幅がゲート電極層のチャネル長方向の幅より小さい
ことが好ましい。
【００１９】
また、ソース電極層及びドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗか
ら選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜とし
てもよい。また、ソース電極層及びドレイン電極層は、酸化インジウム、酸化インジウム
酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛としてもよい。
【００２０】
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記さ
れる薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する
。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の
金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａと
Ｆｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、Ｉｎ
ＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａ
を含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００２１】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ
系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ
−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−
Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【００２２】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ−化など）され、その後、酸化物半導体層に接する酸化物絶縁膜の形成を行うことによ
り酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させているとも言
える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置
を作製し、提供することが可能となる。
【００２３】
上記加熱処理は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下
での４００℃以上基板の歪み点未満、好ましくは４２０℃以上５７０℃以下の加熱処理を
行う。この加熱処理によって酸化物半導体は脱水化または脱水素化され、酸化物半導体層
の含有水分などの不純物が低減される。
【００２４】
上記脱水化または脱水素化のための加熱処理は、脱水化または脱水素化後の酸化物半導体
層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００℃
付近に現れる１つのピークが検出されない程度の熱処理条件とする。従って、脱水化また
は脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５０
℃まで測定を行っても、少なくとも３００℃付近に現れる水のピークは検出されない。
【００２５】
加熱後の冷却は、脱水化または脱水素化を行った同じ炉を用いて酸化物半導体層を大気に
さらさないように冷却し、水または水素を再び混入させないことが重要である。脱水化ま
たは脱水素化を行い、酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ−など）させた後、高
抵抗化させてＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜ト
ランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチ
ング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしき
い値電圧でチャネルが形成されることが半導体装置（表示装置）には望ましい。なお、薄
膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極
とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマト
リクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であ
り、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のう
ち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が
高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である
。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、
駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことができず、負荷と
なる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加
してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。
駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャ
ネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタ
としては不向きである。
【００２６】
また、加熱後の冷却は、昇温時のガスを異なるガスに切り替えてから行ってもよい。例え
ば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度
の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以
下）で満たして冷却を行う。
【００２７】
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
【００２８】
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ
、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００２９】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ−化など）する。
【００３０】
また、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ
Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形成される。また、ソース電極
層と重なる酸素欠乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃ
ｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）が形成される。
【００３１】
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１８／ｃｍ３以上の範囲内
であり、少なくともチャネル形成領域のキャリア濃度（１×１０１８／ｃｍ３未満）より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求
めたキャリア濃度の値を指す。
【００３２】
そして、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態と
することで、さらに高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱
水化または脱水素化した酸化物半導体層を酸素過剰な状態とする処理としては、脱水化ま
たは脱水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタ法による成膜、または
酸化物絶縁膜成膜後の加熱処理、または酸素を含む雰囲気での加熱処理、または不活性ガ
ス雰囲気下で加熱した後に酸素雰囲気で冷却する処理、超乾燥エア（露点が−４０℃以下
、好ましくは−６０℃以下）で冷却する処理などによって行う。
【００３３】
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部（ゲート電極層と重な
る部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗
化、即ちＩ型化させることもできる。
【００３４】
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製
し、提供することが可能となる。
【００３５】
なお、ドレイン電極層と重畳した酸化物半導体層において高抵抗ドレイン領域を形成する
ことにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高
抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル
形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。その
ため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲ
ート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッフ
ァとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすること
ができる。
【００３６】
また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク
電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ド
レイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ド
レイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極
層側の高抵抗ソース領域、ソース電極層の順となる。このときチャネル形成領域では、ド
レイン電極層側の低抵抗領域よりチャネル領域に流れるリーク電流を、トランジスタがオ
フ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができ
、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）での
リーク電流を低減することができる。
【００３７】
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
【００３８】
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
【００３９】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。
【発明の効果】
【００４０】
以上に示す構成より、寄生容量を十分に低減し、チャネル長が短く、高速動作を可能とす
る半導体装置を提供することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一態様を示す平面図及び断面図である。
【図２】本発明の一態様を示す工程断面図である。
【図３】本発明の一態様を示す断面図である。
【図４】本発明の一態様を示す平面図及び断面図である。
【図５】本発明の一態様を示す平面図及び断面図である。
【図６】本発明の一態様を示す断面図である。
【図７】本発明の一態様を示す断面図である。
【図８】半導体装置を説明する図。
【図９】半導体装置を説明する図。
【図１０】半導体装置の画素等価回路を説明する図。
【図１１】半導体装置を説明する図。
【図１２】半導体装置を説明するブロック図。
【図１３】信号線駆動回路の構成を説明する図及び動作を説明するタイミングチャート。
【図１４】シフトレジスタの構成を示す回路図。
【図１５】シフトレジスタの構成を説明する図及び動作を説明するタイミングチャート。
【図１６】半導体装置を説明する図。
【図１７】半導体装置を説明する図。
【図１８】電子書籍の一例を示す外観図。
【図１９】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２０】遊技機の例を示す外観図。
【図２１】携帯型のコンピュータ及び携帯電話機の一例を示す外観図。
【図２２】半導体装置を説明する図。
【図２３】半導体装置を説明する図。
【図２４】半導体装置を説明する図。
【図２５】半導体装置を説明する図。
【図２６】半導体装置を説明する図。
【図２７】半導体装置を説明する図。
【図２８】半導体装置を説明する図。
【図２９】半導体装置を説明する図。
【図３０】半導体装置を説明する図。
【図３１】半導体装置を説明する図。
【図３２】半導体装置を説明する図。
【図３３】半導体装置を説明する図。
【図３４】半導体装置を説明する図。
【図３５】半導体装置を説明する図。
【発明を実施するための形態】
【００４２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有す
る部分には同一の符号を付し、その説明は省略する場合がある。
【００４３】
（実施の形態１）
本実施の形態では、半導体装置の構造の一形態について図１を用いて説明する。図１（Ａ
）は、薄膜トランジスタ１５０の平面図であり、図１（Ｂ）は、図１（Ａ）の線Ａ１−Ａ
２における断面図である。薄膜トランジスタ１５０は、ボトムコンタクト型（逆コプラナ
型とも呼ぶ）と呼ばれるボトムゲート構造の一つである。
【００４４】
図１（Ａ）及び図１（Ｂ）に示すように、薄膜トランジスタ１５０は、絶縁表面を有する
基板１００上にゲート電極層１１１と、ゲート電極層１１１上にゲート絶縁層１０２と、
ゲート絶縁層１０２上にソース電極層１１５ａ及びドレイン電極層１１５ｂと、ゲート絶
縁層１０２及びゲート電極層１１１上に酸化物半導体層１１３と、酸化物半導体層１１３
上に酸化物絶縁層１０７と、酸化物絶縁層１０７及び酸化物半導体層１１３上に保護絶縁
層１０８とが設けられている。ここで、ソース電極層１１５ａ及びドレイン電極層１１５
ｂは、ゲート電極層１１１と重ならないように設けられ、少なくとも側面部の一部におい
て、酸化物半導体層１１３の一部と接する。酸化物半導体層１１３は、ゲート電極層１１
１上にチャネル形成領域１３４ａを有する。酸化物絶縁層１０７ａは、チャネル形成領域
１３４ａにおいて、酸化物半導体層１１３と接する。保護絶縁層１０８は、酸化物半導体
層１１３の一部と接する。なお、酸化物絶縁層１０７のうち、チャネル形成領域１３４ａ
で酸化物半導体層１１３と接する領域を酸化物絶縁層１０７ａとし、その他の領域を酸化
物絶縁層１０７ｂとする。
【００４５】
このように、ボトムコンタクト型の薄膜トランジスタ１５０において、ソース電極層１１
５ａ及びドレイン電極層１１５ｂをゲート電極層１１１と重ならないように設けることに
よって、ソース電極層１１５ａ及びドレイン電極層１１５ｂとゲート電極層１１１との間
の距離を大きくし、寄生容量の低減を図ることができる。
【００４６】
よって、薄膜トランジスタ１５０において、寄生容量の増大による信号波形のなまりや信
号伝達の遅れを低減し、リーク電流や消費電力の増加を抑えることができる。
【００４７】
酸化物絶縁層１０７ａと、ゲート電極層１１１とがゲート絶縁層１０２を介して重なる酸
化物半導体層の領域をチャネル形成領域と呼ぶこととする。従って、薄膜トランジスタ１
５０のチャネル長Ｌは、酸化物絶縁層１０７ａのチャネル長方向の幅と等しい。なお、薄
膜トランジスタ１５０のチャネル長Ｌは、酸化物絶縁層１０７ａとの界面における長さ、
即ち、図１（Ｂ）に示す断面図において酸化物絶縁層１０７ａは台形として示しており、
その台形の底辺の長さである。
【００４８】
チャネル形成領域１３４ａは、酸化物半導体層１１３が酸素過剰な状態となり、高抵抗化
（Ｉ型化）された領域であり、キャリア濃度は１×１０１８／ｃｍ３未満である。
【００４９】
ここで、チャネル形成領域１３４ａのチャネル長方向の幅は、ゲート電極層１１１のチャ
ネル長方向の幅より小さいことが好ましい。これにより、チャネル長を短くすることがで
きるので、薄膜トランジスタ１５０の高速動作を実現し、省電力化を図ることができる。
特に駆動回路に薄膜トランジスタ１５０を形成する場合、速い動作速度を要求されるため
、より好ましい。
【００５０】
また図１（Ａ）及び図１（Ｂ）に示すように、酸化物半導体層１１３は、チャネル形成領
域１３４ａを挟むように、高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂを
有する。高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂは、酸化物半導体層
１１３のうち、酸化物絶縁層１０７と接しない領域、つまり、保護絶縁層１０８と接する
領域に形成される。また、酸化物半導体層１１３は、高抵抗ソース領域１１３ａにおいて
ソース電極層１１５ａと、高抵抗ドレイン領域１１３ｂにおいて、ドレイン電極層１１５
ｂと接する。
【００５１】
また、高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂは、酸化物半導体層１
１３が酸素欠乏な状態となり、低抵抗化（Ｎ型化、Ｎ−型化）された領域であり、キャリ
ア濃度は１×１０１８／ｃｍ３以上である。
【００５２】
酸化物半導体層１１３に、チャネル形成領域１３４ａ、高抵抗ソース領域１１３ａ及び高
抵抗ドレイン領域１１３ｂを形成することによって、チャネル形成領域１３４ａでのリー
ク電流の低減を図ることができる。
【００５３】
また、薄膜トランジスタ１５０に高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１
３ｂを設けることによって、高電界が印加されても高抵抗ソース領域１１３ａまたは高抵
抗ドレイン領域１１３ｂがバッファとなり局所的な高電界が印加されず、薄膜トランジス
タ１５０の耐圧を向上させることができる。
【００５４】
また、図１（Ａ）及び図１（Ｂ）に示すように、酸化物半導体層１１３は、チャネル長方
向の両端部に第１領域１３４ｂ、第２領域１３４ｃを有している。第１領域１３４ｂ及び
第２領域１３４ｃは、酸化物半導体層１１３のうち、酸化物絶縁層１０７ｂと接する領域
に形成される。第１領域１３４ｂ及び第２領域１３４ｃは、チャネル形成領域１３４ａと
同様に、酸素過剰な状態となり、高抵抗化（Ｉ型化）された領域である。これにより、近
くに電位の異なる配線や酸化物半導体層が配置された場合にリーク電流の低減や、寄生容
量の低減を実現できる。特に駆動回路においては、高集積化のため、複数の配線や複数の
酸化物半導体層の間隔を狭めて配置することが好ましく、第１領域１３４ｂ及び第２領域
１３４ｃを設け、リーク電流の低減や、寄生容量の低減を行うことは有効である。
【００５５】
また、図１（Ｂ）ではチャネル長方向の両端部に第１領域１３４ｂ、第２領域１３４ｃを
形成しているが、これに限られず、酸化物半導体層１１３の周縁部に第１領域１３４ｂ、
第２領域１３４ｃを形成するような構成としてもよい。
【００５６】
なお、酸化物半導体層１１３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、
Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉ
ｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いることができる。また、スパ
ッタ法を用いて成膜する場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを
用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませるこ
とにより、結晶化を抑制するのが好ましい。また、酸化物半導体層の膜厚は２ｎｍ以上２
００ｎｍ以下とするのが好ましい。
【００５７】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、お
よびＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱
水化または脱水素化は有効である。
【００５８】
ソース電極層１１５ａ及びドレイン電極層１１５ｂとしては、金属導電膜を用いることが
できる。金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ば
れた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等
を用いるのが好ましい。例えば、チタン層上にアルミニウム層と、該アルミニウム層上に
チタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該ア
ルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、
金属導電膜として単層、または２層構造、または４層以上の積層構造としてもよい。ソー
ス電極層１１５ａ及びドレイン電極層１１５ｂとして金属導電膜を用いることにより、配
線の低抵抗化を図ることができる。
【００５９】
また、ソース電極層１１５ａ及びドレイン電極層１１５ｂとしてチタンなどの金属導電膜
を用いることにより、高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂから酸
素を引き抜き、ソース電極層１１５ａ及びドレイン電極層１１５ｂと高抵抗ソース領域１
１３ａ及び高抵抗ドレイン領域１１３ｂとの界面に、高抵抗ソース領域１１３ａ及び高抵
抗ドレイン領域１１３ｂよりキャリア濃度の高い領域を形成することもできる。
【００６０】
また、ソース電極層１１５ａ及びドレイン電極層１１５ｂとして、可視光に対して透光性
を有する導電膜を用いることもできる。可視光に対して透光性を有する導電膜の材料とし
ては、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ
系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ
−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の
金属酸化物を適用することができ、特に酸化インジウム、酸化インジウム酸化スズ合金、
酸化インジウム酸化亜鉛合金、または酸化亜鉛が好ましい。また、スパッタ法を用いて成
膜する場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い
、可視光に対して透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ
ることにより、結晶化を抑制するのが好ましい。また、膜厚は５０ｎｍ以上３００ｎｍ以
下とするのが好ましい。ソース電極層１１５ａ及びドレイン電極層１１５ｂとして可視光
に対して透光性を有する導電膜を用いることにより、薄膜トランジスタ１５０を画素部に
用いた場合、開口率を向上させることができる。
【００６１】
なお、ソース電極層１１５ａ及びドレイン電極層１１５ｂに用いる金属導電膜または可視
光に対して透光性を有する導電膜としては、酸化物半導体層１１３の加工時に選択的に残
存するような材料を用いるのが好ましい。
【００６２】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００
％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す
。
【００６３】
また、ゲート電極層１１１についても、ソース電極層１１５ａ及びドレイン電極層１１５
ｂと同様に、金属導電膜または可視光に対して透光性を有する導電膜を用いることができ
る。
【００６４】
酸化物絶縁層１０７は、少なくとも１ｎｍ以上の膜厚とし、酸化珪素膜または酸化アルミ
ニウム膜を用いるのが好ましい。スパッタリング法など、酸化物絶縁膜に水、水素等の不
純物を混入させない方法を適宜用いて形成されたものとする。酸化物絶縁層１０７を設け
ることによって、酸化物絶縁層１０７中の酸素が酸化物半導体層１１３に供給されるので
、選択的に酸化物半導体層１１３の酸化物絶縁層１０７ａと接する領域にチャネル形成領
域１３４ａを形成することができ、酸化物半導体層１１３の酸化物絶縁層１０７ｂと接す
る領域に、第１領域１３４ｂ及び第２領域１３４ｃを形成することができる。このように
、酸化物絶縁層１０７ａのパターニングによってチャネル形成領域１３４ａのチャネル長
方向の幅を決定できるので、容易にチャネル長を短くすることができる。チャネル長を短
くすることにより、薄膜トランジスタ１５０の高速動作を実現し、省電力化を図ることが
できる。特に駆動回路に薄膜トランジスタ１５０を形成する場合、速い動作速度を要求さ
れるため、より好ましい。
【００６５】
なお、図１（Ａ）では、酸化物絶縁層１０７ｂは、酸化物半導体層１１３のチャネル長方
向の両端部を覆うように設けられているが、これに限られず、酸化物半導体層１１３の周
縁部を全て覆うように設けて、酸化物半導体層１１３の周縁部に第１領域１３４ｂ、第２
領域１３４ｃを形成するような構成としてもよい。
【００６６】
また、酸化物絶縁層１０７ｂは、ソース電極層１１５ａ及びドレイン電極層１１５ｂのチ
ャネル長方向の両端部まで覆うように設けられるのが好ましい。これにより、薄膜トラン
ジスタ１５０を駆動回路などに用いて集積化を行っても、保護絶縁層１０８上の配線とソ
ース電極層１１５ａ及びドレイン電極層１１５ｂの間に酸化物絶縁層１０７ｂ及び保護絶
縁層１０８が形成されているため、寄生容量やリーク電流の発生を抑えることができる。
【００６７】
保護絶縁層１０８は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外
部から侵入することをブロックする無機絶縁膜を用いる。例えば、窒化珪素膜、窒化アル
ミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いるのが好ましい。
【００６８】
ゲート絶縁層１０２は、図１（Ｂ）に示すように、第１のゲート絶縁層１０２ａと第１の
ゲート絶縁層１０２ａ上の第２のゲート絶縁層１０２ｂとの積層とするのが好ましい。第
１のゲート絶縁層１０２ａは、膜厚５０ｎｍ以上２００ｎｍ以下とするのが好ましく、窒
化珪素膜または窒化酸化珪素膜を用いるのが好ましい。第２のゲート絶縁層１０２ｂは、
膜厚５０ｎｍ以上３００ｎｍ以下とするのが好ましく、酸化珪素膜または酸化アルミニウ
ム膜を用いるのが好ましい。
【００６９】
ただし、ゲート絶縁層の構成は、これに限られる物ではない。図７（Ａ）乃至図７（Ｃ）
に図１（Ｂ）に示した物とは異なるゲート絶縁層を設けた薄膜トランジスタを示す。なお
、図７（Ａ）乃至図７（Ｃ）において、図１（Ｂ）と同じ部位については、同じ符号を用
いる。図７（Ａ）に示すように、膜厚５０ｎｍ以上３００ｎｍ以下の酸化珪素膜または酸
化アルミニウム膜を用いたゲート絶縁層１１２単層の構成としてもよい。また、図７（Ｂ
）に示すように、膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜または窒化酸化珪素膜を
用いたゲート絶縁層１２２単層の構成としてもよい。このように、ゲート絶縁層を単層で
形成することにより、薄膜トランジスタ１５０の作製工程の簡略化を図ることできる。
【００７０】
また、図７（Ｃ）に示すように、膜厚５０ｎｍ以上３００ｎｍ以下の酸化珪素膜または酸
化アルミニウム膜を用いた第１のゲート絶縁層１３２ａと、第１のゲート絶縁層１３２ａ
上の、膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜または窒化酸化珪素膜を用いた第２
のゲート絶縁層１３２ｂとの積層したゲート絶縁層１３２としてもよい。図７（Ｂ）また
は図７（Ｃ）に示す薄膜トランジスタでは、酸化物半導体層１１３中に、窒化物からなる
保護絶縁層１０８と、同じく窒化物からなるゲート絶縁層１２２または第２のゲート絶縁
層１３２ｂとに挟まれる、第３領域１１３ｃ及び第４領域１１３ｄが形成される。酸化物
半導体層の第３領域１１３ｃは、チャネル形成領域１３４ａと高抵抗ソース領域１１３ａ
との間に形成され、酸化物半導体層１１３の第４領域１１３ｄは、チャネル形成領域１３
４ａと高抵抗ドレイン領域１１３ｂとの間に形成される。第３領域１１３ｃ及び第４領域
１１３ｄはオフ電流の低減を図ることができる。
【００７１】
以上のように、ゲート絶縁層１０２は、膜厚１００ｎｍ以上５００ｎｍ以下とし、酸化珪
素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜または酸化アルミニウム膜の単層又
は積層とすることができる。
【００７２】
以上に示すように、ボトムゲート型の薄膜トランジスタにおいて、ソース電極層及びドレ
イン電極層がゲート電極層と重ならないように形成し、ソース電極層及びドレイン電極層
とゲート電極層との間の距離を大きくし、且つチャネル長の短いチャネル形成領域を設け
ることにより、寄生容量を十分に低減し、チャネル長が短く、高速動作を可能とする半導
体装置を提供することができる。
【００７３】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【００７４】
（実施の形態２）
実施の形態１に示した半導体装置の作製方法の一形態について図２（Ａ）乃至図２（Ｅ）
を用いて説明する。
【００７５】
まず、絶縁表面を有する基板１００上に可視光に対して透光性を有する導電膜または金属
導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層１１１を形成す
る。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００７６】
絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、絶
縁表面を有する基板１００にはガラス基板を用いることができる。
【００７７】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な
耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いるこ
とが好ましい。
【００７８】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【００７９】
また、下地膜となる絶縁膜を基板１００とゲート電極層１１１の間に設けてもよい。下地
膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造に
より形成することができる。
【００８０】
ゲート電極層１１１の材料は、実施の形態１のソース電極層１１５ａ及びドレイン電極層
１１５ｂの材料で示した物と同様の物を用いることができる。ゲート電極層１１１の膜厚
は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。
【００８１】
ここで、透光性を有する導電膜を用いる場合、その成膜方法は、スパッタ法や真空蒸着法
（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用い
る。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲ
ットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）
を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしま
うのを抑制することが好ましい。
【００８２】
次いで、ゲート電極層１１１上にゲート絶縁層１０２を形成する。
【００８３】
ゲート絶縁層１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法に
より酸化窒化珪素層を形成すればよい。ゲート絶縁層１０２の膜厚は、１００ｎｍ以上５
００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲ
ート絶縁層１０２ａと、第１のゲート絶縁層１０２ａ上に膜厚５ｎｍ以上３００ｎｍ以下
の第２のゲート絶縁層１０２ｂの積層とする。
【００８４】
本実施の形態では、プラズマＣＶＤ法により、窒化珪素膜である膜厚１００ｎｍの第１の
ゲート絶縁層１０２ａと、酸化珪素膜である膜厚１００ｎｍの第２のゲート絶縁層１０２
ｂとの積層で形成する。
【００８５】
次いで、第２のゲート絶縁層１０２ｂ上に、金属導電膜または可視光に対して透光性を有
する導電膜を形成した後、第２のフォトリソグラフィ工程によりソース電極層１１５ａ及
びドレイン電極層１１５ｂを形成する（図２（Ａ）参照。）。ここで、ソース電極層１１
５ａ及びドレイン電極層１１５ｂは、ゲート電極層１１１と重ならないようにする。ソー
ス電極層１１５ａ及びドレイン電極層１１５ｂの材料は、実施の形態１のソース電極層１
１５ａ及びドレイン電極層１１５ｂの材料で示した物を用いることができる。
【００８６】
ここで、透光性を有する導電膜を用いる場合、その成膜方法は、スパッタ法や真空蒸着法
（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用い
る。ソース電極層１１５ａ及びドレイン電極層１１５ｂの膜厚は５０ｎｍ以上３００ｎｍ
以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上
１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻
害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱
処理の際に結晶化してしまうのを抑制することが好ましい。
【００８７】
なお、ソース電極層１１５ａ及びドレイン電極層１１５ｂを形成するためのレジストマス
クをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成する
とフォトマスクを使用しないため、製造コストを低減できる。
【００８８】
次いで、第２のゲート絶縁層１０２ｂ、ソース電極層１１５ａ及びドレイン電極層１１５
ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜１３０を形成する（図２（Ｂ）
参照）。酸化物半導体膜１３０の形成後に脱水化または脱水素化のための加熱処理を行っ
ても酸化物半導体層を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好
ましい。酸化物半導体層の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した
場合に、結晶化してしまうのを抑制することができる。
【００８９】
なお、酸化物半導体膜１３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第２のゲート絶縁層１０２ｂの表面に付着して
いる成膜時に発生する粉状物質（パーティクル、ごみともいう）を除去することが好まし
い。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近
傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素
、ヘリウム、酸素などを用いてもよい。
【００９０】
酸化物半導体膜１３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系
、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−
Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ
系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物
半導体膜１３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス
（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができ
る。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲ
ットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ま
せ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを
抑制することが好ましい。
【００９１】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ％］）
を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ 酸
素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ご
みが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では、酸化物半導体膜として、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により膜厚２０ｎｍの
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【００９２】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
【００９３】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【００９４】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【００９５】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
【００９６】
次いで、酸化物半導体膜１３０を第３のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。なお、ソース電極層１１５ａ及びドレイン電極層１１５ｂと重なる酸化
物半導体層を得るためには、酸化物半導体層のエッチングの際に、ソース電極層１１５ａ
及びドレイン電極層１１５ｂも除去されないようにそれぞれの材料及びエッチング条件を
適宜調節する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジ
ェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマス
クを使用しないため、製造コストを低減できる。
【００９７】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２５℃以上基板の
歪み点未満とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２
５℃以下であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱
処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下にお
いて加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入
を防ぎ、酸化物半導体層１１３を得る（図２（Ｃ）参照。）。本実施の形態では、酸化物
半導体層１１３の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような
十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素
雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の
希ガス雰囲気下において脱水化または脱水素化を行う。
【００９８】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
【００９９】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。
【０１００】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜１３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
【０１０１】
また、酸化物半導体膜１３０の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネ
オン、アルゴン等）下、酸素雰囲気下において加熱処理（４００℃以上基板の歪み点未満
）を行い、層内に含まれる水素及び水などの不純物を除去した第２のゲート絶縁層１０２
ｂとしてもよい。
【０１０２】
次いで、第２のゲート絶縁層１０２ｂ、ソース電極層１１５ａ、ドレイン電極層１１５ｂ
及び酸化物半導体層１１３上に、スパッタ法で酸化物絶縁膜を形成した後、第４のフォト
リソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶
縁層１０７ａ、１０７ｂを形成し、その後レジストマスクを除去する。この段階で、酸化
物半導体層１１３に、酸化物絶縁層１０７と接する領域が形成され、酸化物半導体層１１
３の該領域のうち、ゲート電極層１１１とゲート絶縁層１０２を介して重なり且つ酸化物
絶縁層１０７ａと重なる領域がチャネル形成領域となる。また、酸化物半導体層１１３の
チャネル長方向の両端部を覆う酸化物絶縁層１０７ｂと重なる領域も形成される。また、
酸化物絶縁膜の選択的エッチングの際に酸化物半導体層１１３の一部の膜厚が薄くなるこ
とがある。
【０１０３】
酸化物絶縁膜は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁
膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施
の形態では、酸化物絶縁膜として膜厚３００ｎｍの酸化珪素膜をスパッタリング法を用い
て成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態で
は室温とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴ
ン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下に
おいて行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲ
ットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下
でスパッタリング法により酸化珪素膜を形成することができる。酸化物半導体層に接して
形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化
酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
【０１０４】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図２（Ｄ）参照。
）。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理
を行うと、酸化物絶縁層１０７ｂと重なる酸化物半導体層１１３のチャネル長方向の両端
部と、酸化物絶縁層１０７ａと重なる酸化物半導体層１１３の一部が酸化物絶縁層と接し
た状態で加熱される。なお、第２の加熱処理を行うと、酸化物絶縁層１０７ａ、１０７ｂ
と重ならない酸化物半導体層１１３の一部は露出した状態で加熱される。酸化物半導体層
１１３が露出している状態で、窒素、または不活性ガス雰囲気下で加熱処理を行うと、酸
化物半導体層１１３において露出している高抵抗化された（Ｉ型化された）領域を低抵抗
化することができる。また、酸化物絶縁層１０７ａは酸化物半導体層１１３のチャネル形
成領域となる領域上に接して設けられ、チャネル保護層として機能する。
【０１０５】
図２（Ｄ）に示すように、酸化物絶縁層１０７から酸素が供給されて酸素過剰な状態とな
り、選択的に酸化物半導体層１１３の酸化物絶縁層１０７ａと接する領域にチャネル形成
領域１３４ａが形成される。同様に、酸化物絶縁層１０７ｂと接する領域に第１領域１３
４ｂ及び第２領域１３４ｃが形成される。また、このとき酸化物半導体層１１３の露出さ
れた領域に自己整合的に高抵抗ソース領域１１３ａ及び高抵抗ドレイン領域１１３ｂが形
成される。
【０１０６】
このように、酸化物絶縁層１０７ａのパターニングによってチャネル形成領域１３４ａの
チャネル長方向の幅を決定できるので、容易にチャネル長を短くすることができる。チャ
ネル長を短くすることにより、薄膜トランジスタ１５０の高速動作を実現し、省電力化を
図ることができる。特に駆動回路に薄膜トランジスタ１５０を形成する場合、速い動作速
度を要求されるため、より好ましい。
【０１０７】
次いで、酸化物絶縁層１０７ａ、１０７ｂ、高抵抗ソース領域１１３ａ及び高抵抗ドレイ
ン領域１１３ｂ上に保護絶縁層１０８を形成する（図２（Ｅ）参照。）。本実施の形態で
は、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいた
め、保護絶縁層１０８の成膜方法として好ましい。保護絶縁層１０８は、水分や、水素イ
オンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無
機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニ
ウム膜などを用いる。
【０１０８】
以上の工程より、絶縁表面を有する基板１００上にゲート電極層１１１と、ゲート電極層
１１１上にゲート絶縁層１０２と、ゲート絶縁層１０２上にソース電極層１１５ａ及びド
レイン電極層１１５ｂと、ゲート絶縁層１０２及びゲート電極層１１１上に酸化物半導体
層１１３と、酸化物半導体層１１３上に酸化物絶縁層１０７と、酸化物絶縁層１０７及び
酸化物半導体層１１３上に保護絶縁層１０８とを有する薄膜トランジスタ１５０を形成す
ることができる。
【０１０９】
以上の工程より、ボトムゲート型の薄膜トランジスタにおいて、ソース電極層及びドレイ
ン電極層がゲート電極層と重ならないように形成し、ソース電極層及びドレイン電極層と
ゲート電極層との間の距離を大きくし、且つチャネル長の短いチャネル形成領域を設ける
ことにより、寄生容量を十分に低減し、チャネル長が短く、高速動作を可能とする半導体
装置を提供することができる。
【０１１０】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０１１１】
（実施の形態３）
本実施の形態では、実施の形態１に示した薄膜トランジスタを用いて、同一基板上に画素
部と駆動回路を形成し、アクティブマトリクス型の液晶表示装置を作製する一例を示す。
【０１１２】
アクティブマトリクス基板の断面構造の一例を図３に示す。
【０１１３】
本実施の形態では、画素部の薄膜トランジスタ、駆動回路の薄膜トランジスタ、保持容量
、ゲート配線、ソース配線の端子部を図示して説明する。容量、ゲート配線、ソース配線
の端子部は、保護絶縁層２０３の成膜までは、実施の形態２に示す作製工程と同じ工程で
形成することができ、フォトマスク枚数の増加や、工程数の増加することなく作製するこ
とができる。また、画素部の表示領域となる部分においては、ゲート配線、ソース配線、
及び容量配線層は全て透光性を有する導電膜で形成されており、高い開口率を実現してい
る。
【０１１４】
図３において、画素電極層２２７と電気的に接続する薄膜トランジスタ２２０は、画素部
に設けられるボトムコンタクト型の薄膜トランジスタであり、本実施の形態では、実施の
形態１に示す薄膜トランジスタ１５０と同じ構造を用いる。薄膜トランジスタ２２０は、
絶縁表面を有する基板２００上に、ゲート電極層２１１、第１のゲート絶縁層２０２ａ、
第２のゲート絶縁層２０２ｂ、少なくともチャネル形成領域２１３ａ、高抵抗ソース領域
２１４ａ、及び高抵抗ドレイン領域２１４ｂを有する酸化物半導体層、ソース電極層２１
５ａ、及びドレイン電極層２１５ｂを含む。また、チャネル形成領域２１３ａに接する酸
化物絶縁層２１６ａが設けられている。ただし、ゲート電極層２１１、ソース電極層２１
５ａ及びドレイン電極層２１５ｂについては透光性を有する導電膜で形成されているもの
とする。
【０１１５】
ここで、ソース電極層２１５ａ及びドレイン電極層２１５ｂは、ゲート電極層２１１と重
ならないように形成されており、ソース電極層２１５ａ及びドレイン電極層２１５ｂとゲ
ート電極層２１１との間の距離が大きくなるので、寄生容量やリーク電流の低減を図るこ
とができる。
【０１１６】
また、酸化物絶縁層２１６ｂと重なる酸化物半導体層の第１領域２１３ｂ、第２領域２１
３ｃは、チャネル形成領域２１３ａと同じ酸素過剰な状態であり、リーク電流の低減や、
寄生容量を低減する機能も果たしている。
【０１１７】
画素部の薄膜トランジスタ、駆動回路の薄膜トランジスタ、保持容量の上を覆うように保
護絶縁層２０３が設けられている。保護絶縁層２０３は、無機絶縁膜を用い、窒化珪素膜
、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の
形態では窒化珪素膜を用いる。
【０１１８】
保護絶縁層２０３上には平坦化絶縁層２０４が設けられる。平坦化絶縁層２０４としては
、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有
する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁層２０４を形成してもよい。本実施の形態においては、平坦化絶縁層２０４
として感光性の樹脂材料を用いて、レジストマスクを形成する工程を省略する。
【０１１９】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０１２０】
平坦化絶縁層２０４の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、
ナイフコーター等を用いることができる。
【０１２１】
画素部の薄膜トランジスタ、保持容量と重なる平坦化絶縁層２０４上に画素電極層２２７
が設けられる。画素電極層２２７は透光性を有する導電膜で設けられている。透光性を有
する導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合
金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用
いて形成する。透光性を有する導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ
系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ−Ｎ系
非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、
Ａｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の亜鉛の組成比（原子％）は、４７原子％以下とし、非
単結晶膜中のアルミニウムの組成比（原子％）より大きく、非単結晶膜中のアルミニウム
の組成比（原子％）は、非単結晶膜中の窒素の組成比（原子％）より大きい。このような
材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残
渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金
（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【０１２２】
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
【０１２３】
なお、画素電極層２２７とドレイン電極層２１５ｂの接続を行うためのコンタクトホール
は、感光性樹脂からなる平坦化絶縁層２０４に孔をフォトリソグラフィ工程を用いて形成
し、保護絶縁層２０３及び酸化物絶縁層２１６ｂの孔から露出した部分をエッチングして
形成する。平坦化絶縁層２０４上にレジストマスクを形成する場合は、平坦化絶縁層２０
４もエッチングする。このとき、レジストマスクをインクジェット法で形成してもよい。
レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コ
ストを低減できる。また、酸化物絶縁層２１６ａ、２１６ｂを形成する際に、酸化物絶縁
層２１６ｂのコンタクトホールに対応する位置にエッチングを行っておいてもよい。
【０１２４】
さらに、透光性を有する導電膜の形成後にフォトリソグラフィ工程を行い、レジストマス
クを形成し、エッチングにより不要な部分を除去して画素電極層２２７を形成する。なお
、実施の形態２に示す薄膜トランジスタの作製方法から合わせて、６枚のフォトマスクで
画素電極層まで形成することができる。
【０１２５】
次に、薄膜トランジスタ２２０のゲート電極層２１１と同じ透光性を有する材料、及び同
じ工程で形成される容量配線層２３０は、誘電体となる第１のゲート絶縁層２０２ａ及び
第２のゲート絶縁層２０２ｂを介して容量電極２３１と重なり、保持容量を形成する。な
お、容量電極２３１は、薄膜トランジスタ２２０のソース電極層２１５ａまたはドレイン
電極層２１５ｂと同じ透光性を有する材料、及び同じ工程で形成される。従って、薄膜ト
ランジスタ２２０が透光性を有していることに加え、それぞれの保持容量も透光性を有す
るため、表示装置の開口率を向上させることができる。
【０１２６】
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に１０インチ
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ２２０及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜
４個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
【０１２７】
なお、保持容量は、画素電極層２２７の下方に設けられ、容量電極２３１が画素電極層２
２７と電気的に接続される。
【０１２８】
図３では、容量電極２３１、及び容量配線層２３０を用いて保持容量を形成する例を示し
たが、保持容量を形成する構造については特に限定されない。例えば、容量配線層を設け
ず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及びゲート絶
縁層を介して重ねて保持容量を形成してもよい。
【０１２９】
また、例えば、図６（Ａ）及び図６（Ｂ）に示すような構成の保持容量としても良い。図
６（Ａ）は、図３と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ
符号を用い、同じ箇所の詳細な説明は省略する。なお、図６（Ａ）では画素部の薄膜トラ
ンジスタ２２０と保持容量の断面構造を示す。
【０１３０】
図６（Ａ）は、誘電体を酸化物絶縁層２３６、保護絶縁層２０３、及び平坦化絶縁層２０
４とし、画素電極層２２７と、該画素電極層２２７と重なる容量配線層２５０とで保持容
量を形成する例である。容量配線層２５０は、画素部の薄膜トランジスタ２２０のソース
電極層と同じ透光性を有する材料、及び同じ工程で形成されるため、薄膜トランジスタ２
２０のソース配線層と重ならないようにレイアウトされる。
【０１３１】
図６（Ａ）に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
【０１３２】
また、図６（Ｂ）は、図６（Ａ）と異なる保持容量の構成の例である。図６（Ｂ）も、図
３と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同
じ箇所の詳細な説明は省略する。
【０１３３】
図６（Ｂ）は、誘電体を第１のゲート絶縁層２０２ａ及び第２のゲート絶縁層２０２ｂと
し、容量配線層２３０と、該容量配線層２３０と重なる酸化物半導体層２５２と容量電極
２３１との積層で保持容量を形成する例である。また、酸化物半導体層２５２は容量電極
２３１上に接して積層されており、保持容量の一方の電極として機能する。なお、酸化物
半導体層２５２は、薄膜トランジスタ２２０の酸化物半導体層と同じ透光性を有する材料
、同じ工程で形成する。また、容量電極２３１は、薄膜トランジスタ２２０のソース電極
層またはドレイン電極層と同じ透光性を有する材料、同じ工程で形成する。また、容量配
線層２３０は、薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料、同じ
工程で形成されるため、薄膜トランジスタ２２０のゲート配線層と重ならないようにレイ
アウトされる。
【０１３４】
また、容量電極２３１は画素電極層２２７と電気的に接続されている。
【０１３５】
図６（Ｂ）に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
【０１３６】
図６（Ａ）及び図６（Ｂ）に示す保持容量は、透光性を有しており、ゲート配線の本数を
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。
【０１３７】
また、薄膜トランジスタ２７０は、駆動回路に設けられるボトムコンタクト型の薄膜トラ
ンジスタであり、薄膜トランジスタ２２０に比べチャネル長Ｌを短くして、動作速度を高
速化したものである。駆動回路に設けられるボトムコンタクト型の薄膜トランジスタのチ
ャネル長Ｌは、０．１μｍ以上２μｍ以下とすることが好ましい。
【０１３８】
薄膜トランジスタ２７０は、絶縁表面を有する基板２００上に、ゲート電極層２７１、第
１のゲート絶縁層２０２ａ、第２のゲート絶縁層２０２ｂ、少なくともチャネル形成領域
２７３ａ、高抵抗ソース領域２７４ａ、及び高抵抗ドレイン領域２７４ｂを有する酸化物
半導体層、ソース電極層２７５ａ、及びドレイン電極層２７５ｂを含む。また、チャネル
形成領域２７３ａに接する酸化物絶縁層２７６ａが設けられている。酸化物絶縁層２７６
ａのパターニングによってチャネル形成領域２７３ａのチャネル長方向の幅を決定できる
ので、容易にチャネル長を短くすることができる。チャネル長を短くすることにより、薄
膜トランジスタ２７０の高速動作を実現し、省電力化を図ることができる。特に駆動回路
に設けられる薄膜トランジスタ２７０は速い動作速度を要求される駆動回路に用いられる
ので、チャネル長を短くするのが好ましい。
【０１３９】
ここで、ソース電極層２７５ａ及びドレイン電極層２７５ｂは、ゲート電極層２７１と重
ならないように形成されており、ソース電極層２７５ａ及びドレイン電極層２７５ｂとゲ
ート電極層２７１との間の距離が大きくなるので、寄生容量やリーク電流の低減を図るこ
とができる。
【０１４０】
また、酸化物絶縁層２７６ｂと重なる酸化物半導体層の第１領域２７３ｂ、第２領域２７
３ｃは、チャネル形成領域２７３ａと同じ酸素過剰な状態であり、リーク電流の低減や、
寄生容量を低減する機能も果たしている。
【０１４１】
また、薄膜トランジスタ２７０は、ゲート電極層２７１のチャネル長方向の幅が薄膜トラ
ンジスタ２２０のゲート電極層２１１のチャネル長方向の幅よりも広い構造となっている
。このような構成とすることにより、ゲート電極層２７１に、画素部の薄膜トランジスタ
２２０のゲート電極層２１１より大きな電流を流すことができる。
【０１４２】
また、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチ
とする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、配線の一部
を金属配線として配線抵抗を低減することが好ましい。例えば、ソース電極層２７５ａ、
及びドレイン電極層２７５ｂをＴｉなどの金属導電膜からなる配線とする。金属配線を形
成するため、実施の形態１に比べ、フォトマスクの数は１枚増える。
【０１４３】
ソース電極層２７５ａ及びドレイン電極層２７５ｂとしてチタンなどの金属導電膜を用い
ることにより、高抵抗ソース領域２７４ａ及び高抵抗ドレイン領域２７４ｂから酸素を引
き抜き、ソース電極層２７５ａ及びドレイン電極層２７５ｂと高抵抗ソース領域２７４ａ
及び高抵抗ドレイン領域２７４ｂとの界面に、高抵抗ソース領域２７４ａ及び高抵抗ドレ
イン領域２７４ｂよりキャリア濃度の高い領域を形成することもできる。
【０１４４】
また、駆動回路の薄膜トランジスタ２７０は、酸化物半導体層の上方に導電層２７７を設
ける４端子型のトランジスタとしてもよい。また、駆動回路の薄膜トランジスタ２７０の
ゲート電極層２７１は、酸化物半導体層の上方に設けられた導電層２７７と電気的に接続
させる構造としてもよい。その場合には、薄膜トランジスタ２２０のドレイン電極層２１
５ｂと、画素電極層２２７とを電気的に接続するためのコンタクトホールと同様に、平坦
化絶縁層２０４、保護絶縁層２０３、酸化物絶縁層２７６ｂ、第１のゲート絶縁層２０２
ａ及び第２のゲート絶縁層２０２ｂを選択的にエッチングしてコンタクトホールを形成す
る。このコンタクトホールを介して導電層２７７と駆動回路の薄膜トランジスタ２７０の
ゲート電極層２７１とを電気的に接続する。
【０１４５】
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるも
のである。また、端子部においては、ゲート配線と同電位の第１の端子電極、ソース配線
と同電位の第２の端子電極、容量配線層と同電位の第３の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
【０１４６】
本実施の形態では、平坦化絶縁層２０４として感光性の樹脂材料を用い、レジストマスク
を形成する工程を省略する。従って、レジストマスクを用いることなく、平坦化絶縁層２
０４が端子部で存在しない構成とすることができる。
【０１４７】
端子部において、ゲート配線と同電位の第１の端子電極は、画素電極層２２７と同じ透光
性を有する材料で形成することができる。第１の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ２２０のドレイン電極層２１５ｂと、画素電極層２２７とを電
気的に接続するためのコンタクトホールと同様に、保護絶縁層２０３、酸化物絶縁層２７
６ｂ、第１のゲート絶縁層２０２ａ及び第２のゲート絶縁層２０２ｂを選択的にエッチン
グして形成する。
【０１４８】
また、端子部のソース配線２５６と同電位の第２の端子電極２５７は、画素電極層２２７
と同じ透光性を有する材料で形成することができる。第２の端子電極２５７は、ソース配
線２５６に達するコンタクトホールを介してソース配線と電気的に接続される。ソース配
線は金属配線であり、薄膜トランジスタ２７０のソース電極層２７５ａと同じ材料、同じ
工程で形成され、同電位である。
【０１４９】
また、容量配線層２３０と同電位の第３の端子電極は、画素電極層２２７と同じ透光性を
有する材料で形成することができる。また、容量配線層２３０に達するコンタクトホール
は、容量電極２３１が画素電極層２２７と電気的に接続するためのコンタクトホールと同
じフォトマスク、同じ工程で形成することができる。
【０１５０】
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリク
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子
電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０
Ｖなどに設定するための端子である。第４の端子電極は、画素電極層２２７と同じ透光性
を有する材料で形成することができる。
【０１５１】
また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電
圧が印加されたときに、共通配線などに電荷を逃がすように構成する。また、保護回路は
、走査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、
ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例え
ば、画素部の薄膜トランジスタ２２０と同じ工程で形成することも可能であり、例えばゲ
ート端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることが
できる。
【０１５２】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０１５３】
（実施の形態４）
また、本実施の形態では、薄膜トランジスタと同一基板上に設けられる端子部の構成の一
例を示す。なお、実施の形態３ではソース配線の端子部の一例を示したが、本実施の形態
では実施の形態３とは異なる構成のソース配線の端子部と、ゲート配線の端子部を図示す
る。なお、図４において、図３と同じ箇所には同じ符号を用いて説明する。
【０１５４】
図４（Ａ１）、図４（Ａ２）は、ゲート配線端子部の断面図及び上面図をそれぞれ図示し
ている。図４（Ａ１）は図４（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図４
（Ａ１）において、保護絶縁層２０３上に形成される透明導電層２２５は、入力端子とし
て機能する接続用の端子電極である。また、図４（Ａ１）において、端子部では、ゲート
配線と同じ材料で形成される第１の端子２２１と、ソース配線と同じ材料で形成される接
続電極層２２３とが第１のゲート絶縁層２０２ａ、第２のゲート絶縁層２０２ｂを介して
重なり、透明導電層２２５で導通させられている。また、第１の端子２２１は、図３に示
す構成とする場合には金属配線材料を用いることができる。
【０１５５】
また、図４（Ｂ１）、及び図４（Ｂ２）は、図３に示すソース配線端子部とは異なるソー
ス配線端子部の断面図及び上面図をそれぞれ図示している。また、図４（Ｂ１）は図４（
Ｂ２）中のＣ３−Ｃ４線に沿った断面図に相当する。図４（Ｂ１）において、酸化物絶縁
層２６６上に形成される透明導電層２２５は、入力端子として機能する接続用の端子電極
である。また、図４（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される
電極層２２６が、ソース配線と電気的に接続される第２の端子２２２の下方に第１のゲー
ト絶縁層２０２ａ、第２のゲート絶縁層２０２ｂを介して重なる。電極層２２６は第２の
端子２２２とは電気的に接続しておらず、電極層２２６を第２の端子２２２と異なる電位
、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量また
は静電気対策のための容量を形成することができる。また、第２の端子２２２は、保護絶
縁層２０３および酸化物絶縁層２６６に形成されたコンタクトホールを介して透明導電層
２２５と電気的に接続している。また、第２の端子２２２は、図３に示す構成とする場合
には金属配線材料を用いることができる。
【０１５６】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１５７】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０１５８】
（実施の形態５）
ここでは、第１の基板と第２の基板の間に液晶層を封入する液晶表示装置において、第２
の基板に設けられた対向電極と電気的に接続するための共通接続部を第１の基板上に形成
する例を示す。なお、第１の基板にはスイッチング素子として薄膜トランジスタが形成さ
れており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させる
ことで工程を複雑にすることなく形成する。
【０１５９】
共通接続部は、第１の基板と第２の基板とを接着するためのシール材と重なる位置に配置
され、シール材に含まれる導電性粒子を介して対向電極と電気的な接続が行われる。或い
は、シール材と重ならない箇所（ただし画素部を除く）に共通接続部を設け、共通接続部
に重なるように導電性粒子を含むペーストをシール材とは別途設けて、対向電極と電気的
な接続が行われる。
【０１６０】
図５（Ａ）は薄膜トランジスタと共通接続部とを同一基板上に作製する半導体装置の断面
構造図を示す図である。
【０１６１】
図５（Ａ）において、画素電極層２２７と電気的に接続する薄膜トランジスタ２２０は、
画素部に設けられるボトムコンタクト型の薄膜トランジスタであり、本実施の形態では、
実施の形態１の薄膜トランジスタ１５０と同じ構造を用いる。
【０１６２】
また、図５（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｃ５−Ｃ６が
図５（Ａ）の共通接続部の断面に相当する。なお、図５（Ｂ）において図５（Ａ）と同一
の部分には同じ符号を用いて説明する。
【０１６３】
共通電位線２０５は、ゲート絶縁層２０２ｂ上に設けられ、薄膜トランジスタ２２０のソ
ース電極層及びドレイン電極層と同じ材料及び同じ工程で作製される。
【０１６４】
また、共通電位線２０５は、酸化物絶縁層２６６、保護絶縁層２０３で覆われ、保護絶縁
層２０３、酸化物絶縁層２６６は、共通電位線２０５と重なる位置に複数の開口部を有し
ている。この開口部は、薄膜トランジスタ２２０のドレイン電極層と画素電極層２２７と
を接続するコンタクトホールと同じ工程で作製される。
【０１６５】
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、共
通接続部の開口部とを使い分けて呼ぶこととする。また、図５（Ａ）では、画素部と共通
接続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線Ｃ５−Ｃ６の長さが５０
０μｍ程度であるのに対して、薄膜トランジスタの幅は５０μｍ未満であり、実際には１
０倍以上面積サイズが大きいが、分かりやすくするため、図５（Ａ）に画素部と共通接続
部の縮尺をそれぞれ変えて図示している。
【０１６６】
また、共通電極層２０６は、共通電位線２０５、保護絶縁層２０３、酸化物絶縁層２６６
上に設けられ、画素部の画素電極層２２７と同じ材料及び同じ工程で作製される。
【０１６７】
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
【０１６８】
そして画素部と共通接続部が設けられた第１の基板と、対向電極を有する第２の基板とを
シール材を用いて固定する。
【０１６９】
シール材に導電性粒子を含ませる場合は、シール材と共通接続部が重なるように一対の基
板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の対角などに
２個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおいては、
４個以上の共通接続部がシール材と重ねて配置される。
【０１７０】
なお、共通電極層２０６は、シール材に含まれる導電性粒子と接触する電極であり、第２
の基板の対向電極と電気的に接続が行われる。
【０１７１】
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
【０１７２】
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
【０１７３】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０１７４】
（実施の形態６）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
【０１７５】
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態５に従って形成する
。また、実施の形態１乃至実施の形態５に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
【０１７６】
アクティブマトリクス型表示装置のブロック図の一例を図１２（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
【０１７７】
図１２（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０１７８】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回
路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（ス
タートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。信
号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用
クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう
）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた
複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＬＫＢ）とともに供
給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動
回路５３０３との一方を省略することが可能である。
【０１７９】
図１２（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができ
る。
【０１８０】
また、実施の形態１乃至実施の形態５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
ある。図１３（Ａ）、図１３（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の
構成、動作について一例を示し説明する。
【０１８１】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、Ｎチャネル型ＴＦＴであ
る例を説明する。
【０１８２】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
【０１８３】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
【０１８４】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋを供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋ
と信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋ
の電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
【０１８５】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
【０１８６】
次に、図１３（Ａ）の信号線駆動回路の動作について、図１３（Ｂ）のタイミングチャー
トを参照して説明する。図１３（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
【０１８７】
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
【０１８８】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
【０１８９】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号用データ（ＤＡＴ
Ａ）が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることがで
き、ビデオ信号用データ（ＤＡＴＡ）の書き込み不足を防止することができる。
【０１９０】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃
至実施の形態５に示す薄膜トランジスタで構成される回路を用いることが可能である。こ
の場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又
はＰチャネル型のいずれかの極性のみで構成することができる。
【０１９１】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１４及び図１５を用いて説明する。
【０１９２】
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。
【０１９３】
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図１４（Ａ）参照）。図１４（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上Ｎ以下のの自然数）が入
力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１
０＿３からの信号が入力される。同様に、または２段目以降の第ｎのパルス出力回路１０
＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段
信号ＯＵＴ（ｎ＋２）という）が入力される。従って、また各段のパルス出力回路からは
、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ
（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の回路等に電気的に入力される第２の出力
信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１４（Ａ）に示すように、
シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため
、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれ
ぞれ入力する構成とすればよい。
【０１９４】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
【０１９５】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図１４（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
【０１９６】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１４（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０１９７】
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上
記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。図１４（Ｃ）
に上記実施の形態で説明した４端子の薄膜トランジスタ２８のシンボルについて示す。図
１４（Ｃ）に示す薄膜トランジスタ２８のシンボルは、上記実施の形態１で説明した４端
子の薄膜トランジスタを意味し、図面等で以下用いることとする。なお、本明細書におい
て、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導体層より
下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲー
ト電極とも呼ぶ。薄膜トランジスタ２８は、下方のゲート電極に入力される第１の制御信
号Ｇ１及び上方のゲート電極に入力される第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕ
ｔ端子間の電気的な制御を行うことのできる素子である。
【０１９８】
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図１４（Ｃ）に示す薄膜トラ
ンジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチャネル形成領域の上下にゲー
ト絶縁膜を介してゲート電極を設け、上方及び／または下方のゲート電極の電位を制御す
ることにより所望の値に制御することができる。
【０１９９】
次に、図１４（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１４
（Ｄ）で説明する。
【０２００】
図１４（Ｄ）に示すパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ
４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１
の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源
線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給され
る電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または
電源電位が供給される。ここで、図１４（Ｄ）における各電源線の電源電位の大小関係は
、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣ
は第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜
第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であ
るが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電
位ＶＤＤを、電源線５２の第２の電源電位ＶＣＣより高くすることにより、動作に影響を
与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、
トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、図１４
（Ｄ）に図示するように、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、
第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、図
１４（Ｃ）で示した４端子の薄膜トランジスタ２８を用いることが好ましい。第１のトラ
ンジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９は、ソースまたはド
レインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切
り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対す
る応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減
することができるトランジスタである。そのため、図１４（Ｃ）で示した４端子の薄膜ト
ランジスタ２８を用いることによりしきい値電圧を制御することができ、誤動作がより低
減できるパルス出力回路とすることができる。なお図１４（Ｄ）では第１の制御信号Ｇ１
及び第２の制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成とし
てもよい。
【０２０１】
図１４（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（
下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されてい
る。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が
第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジス
タ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が
第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第
１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電
極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入
力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５
２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトラ
ンジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方
のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が
第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が
第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的
に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２に
電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１
に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が
第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４
１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気
的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジス
タ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子
が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、
ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート
電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気
的に接続されている。
【０２０２】
図１４（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする。
【０２０３】
図１５（Ａ）に、図１４（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。
【０２０４】
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
【０２０５】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
【０２０６】
なお図１４（Ｄ）、図１５（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
【０２０７】
ここで、図１５（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１５（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１５（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
【０２０８】
なお、図１５（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
【０２０９】
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電
位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないように
することができる。つまり、第９のトランジスタ３９を設けることにより、第１のトラン
ジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第１のトランジスタ３１の劣化を抑制することができる。
【０２１０】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
【０２１１】
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減し、オン電流及び電界効果
移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内
の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線
に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
【０２１２】
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図１５（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１５（Ａ）に示すシフトレジスタにおいて、第７のトラ
ンジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３
７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオ
フ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び
第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトラ
ンジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、
第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３
の入力端子からクロック信号ＣＫ３が供給さ、第８のトランジスタ３８のゲート電極（下
方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロック信号ＣＫ２が
供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低
減され、ノイズを低減することが出来るからである。
【０２１３】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
【０２１４】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０２１５】
（実施の形態７）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
【０２１６】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１７】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
【０２１８】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２１９】
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図８を用いて説
明する。図８は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１
の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネ
ルの平面図であり、図８（Ｂ）は、図８（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当
する。
【０２２０】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２２１】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図８（Ａ１）は
、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図８（Ａ２）は、ＴＡ
Ｂ方法により信号線駆動回路４００３を実装する例である。
【０２２２】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図８（Ｂ）では、画素部４００２に含まれる薄膜ト
ランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１と
を例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１ａ、４０４
１ｂ、４０４２ａ、４０４２ｂ、４０２０、４０２１が設けられている。
【０２２３】
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至実施の形態５で示した酸化物
半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄
膜トランジスタ４０１１としては、実施の形態３で示した薄膜トランジスタ２７０、画素
用の薄膜トランジスタ４０１０としては、薄膜トランジスタ２２０を用いることが好まし
い。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜ト
ランジスタである。
【０２２４】
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２２５】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２２６】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
【０２２７】
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層
４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材４００５に含有させる。
【０２２８】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は比較的狭い温度範囲内で発現するため、温度範囲を改
善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８
に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅ
ｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２２９】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０２３０】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラー
フィルター）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内
側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光
板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブ
ラックマトリクスとして機能する遮光膜を設けてもよい。
【０２３１】
薄膜トランジスタ４０１１は、チャネル保護層として機能する絶縁層４０４１ａと、酸化
物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０４１ｂとが形成されている。
同様に薄膜トランジスタ４０１０は、チャネル保護層として機能する絶縁層４０４２ａと
、酸化物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０４２ｂとが形成されて
いる。
【０２３２】
酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層である絶縁層４０４１
ｂ、４０４２ｂは、ゲート電極層と、その上方または周辺に形成される配線層（ソース配
線層や容量配線層など）との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層４０４１ａ、４０４１ｂ、４０４２ａ、４０４２ｂは実施の形態１乃至実施の形態５で
示した酸化物絶縁層１０７ａ、１０７ｂと同様な材料及び方法で形成すればよい。また、
薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１
で覆う構成となっている。ここでは、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ、４０
４２ｂとして、実施の形態２を用いてスパッタ法により酸化珪素膜を形成する。
【０２３３】
また、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ、４０４２ｂ上に絶縁層４０２０が形
成されている。絶縁層４０２０は実施の形態３で示した保護絶縁層２０３と同様な材料及
び方法で形成すればよい。ここでは、絶縁層４０２０として、ＲＦスパッタ法またはＰＣ
ＶＤ法により窒化珪素膜を形成する。
【０２３４】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、実施の
形態３で示した平坦化絶縁層２０４と同様な材料及び方法で形成すればよく、ポリイミド
、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を
有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）
等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させること
で、絶縁層４０２１を形成してもよい。
【０２３５】
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成
としてもよい。絶縁層４０２０とゲート絶縁層とに窒化物絶縁膜を用いて、少なくともア
クティブマトリクス基板の画素部の周縁を囲むように絶縁層４０２０とゲート絶縁層とが
接する領域を設ける構成とすればよい。このような構成とすることにより、外部からの水
分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイスが完成
した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向
上することができる。
【０２３６】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２３７】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）等の方法や、ドクターナイフ、ロールコーター、カーテンコー
ター、ナイフコーター等の器具を用いることができる。絶縁層４０２１の焼成工程と半導
体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０２３８】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
【０２３９】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
【０２４０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２４１】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２４２】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１１のソース電極層及びドレイ
ン電極層と同じ導電膜で形成されている。
【０２４３】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
【０２４４】
また図８においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装
している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装
しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実
装しても良い。
【０２４５】
図１７は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
【０２４６】
図１７は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
【０２４７】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２４８】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
【０２４９】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０２５０】
（実施の形態８）
半導体装置の一形態として電子ペーパーの例を示す。
【０２５１】
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパ
ーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼
ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とす
ることが可能という利点を有している。
【０２５２】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【０２５３】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
【０２５４】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２５５】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態
５の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる
。
【０２５６】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０２５７】
図１６は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１乃至実施の形態５で示
す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジ
スタである。また、実施の形態１乃至実施の形態５で示す薄膜トランジスタも本実施の薄
膜トランジスタ５８１として適用することもできる。
【０２５８】
図１６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２５９】
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、酸化物半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８
１のソース電極層又はドレイン電極層は第１の電極層５８７と、絶縁層５８５等に形成す
る開口で接しており電気的に接続している。第１の電極層５８７と基板５９６上に形成さ
れた第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周
りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１６参照。）。第１の
電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電
極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の
電極層５８８と共通電位線とを電気的に接続することができる。
【０２６０】
また、ツイストボールを用いた素子の代わりに、電気泳動素子を用いることも可能である
。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１
０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との
間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与え
られると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパー
とよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ラ
イトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能
である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持する
ことが可能であるため、電源から表示機能付き半導体装置（単に表示装置、又は表示装置
を具備する半導体装置ともいう）を切断した場合であっても、表示された像を保存してお
くことが可能となる。
【０２６１】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
【０２６２】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０２６３】
（実施の形態９）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２６４】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【０２６５】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【０２６６】
図１０は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
【０２６７】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
【０２６８】
画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６
４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジ
スタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン
電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他
方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用
トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され
、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素
電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２６９】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
【０２７０】
なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２７１】
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲー
トには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２
は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させる
ため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲ
ートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ
６４０２のＶｔｈ）以上の電圧をかける。
【０２７２】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１０と同じ画素構成を用いることができる。
【０２７３】
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子
６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかけ
る。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧よりも大きい。なお、発光素子駆動用トランジスタ６４０２
が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流
すことができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電
源線６４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くす
る。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。
【０２７４】
なお、図１０に示す画素構成は、これに限定されない。例えば、図１０に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２７５】
次に、発光素子の構成について、図１１を用いて説明する。ここでは、発光素子駆動用Ｔ
ＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１１（Ａ）（Ｂ）
（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１
、７０２１は、実施の形態１乃至実施の形態５で示す画素に配置される薄膜トランジスタ
と同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、
実施の形態１乃至実施の形態５で示す画素に配置される薄膜トランジスタをＴＦＴ７００
１、７０１１、７０２１として適用することもできる。
【０２７６】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
【０２７７】
上面射出構造の発光素子について図１１（Ａ）を用いて説明する。
【０２７８】
図１１（Ａ）に、発光素子駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００
２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１１（Ａ
）では、発光素子７００２の陰極７００３と発光素子駆動用ＴＦＴであるＴＦＴ７００１
が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層
されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様
々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい
。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように
構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれ
らの層を全て設ける必要はない。陽極７００５は透光性を有する導電性材料を用いて形成
し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２７９】
また、陰極７００３と隣り合う画素の陰極７００８の間に、それぞれの端部を覆って隔壁
７００９を設ける。隔壁７００９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ
樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７００９
は、特に感光性の樹脂材料を用い、隔壁７００９の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８０】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
【０２８１】
次に、下面射出構造の発光素子について図１１（Ｂ）を用いて説明する。発光素子駆動用
ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出す
る場合の、画素の断面図を示す。図１１（Ｂ）では、発光素子駆動用ＴＦＴ７０１１と電
気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３
が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されてい
る。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮
蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１１（Ａ）の
場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。
ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例
えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる
。そして発光層７０１４は、図１１（Ａ）と同様に、単数の層で構成されていても、複数
の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する
必要はないが、図１１（Ａ）と同様に、透光性を有する導電性材料を用いて形成すること
ができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが
、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２８２】
また、導電膜７０１７と隣り合う画素の導電膜７０１８の間に、それぞれの端部を覆って
隔壁７０１９を設ける。隔壁７０１９は、ポリイミド、アクリル樹脂、ポリアミド、エポ
キシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０
１９は、特に感光性の樹脂材料を用い、隔壁７０１９の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８３】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
【０２８４】
次に、両面射出構造の発光素子について、図１１（Ｃ）を用いて説明する。図１１（Ｃ）
では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２
７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７
０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１１（Ａ）の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２
３として用いることができる。そして発光層７０２４は、図１１（Ａ）と同様に、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
陽極７０２５は、図１１（Ａ）と同様に、透光性を有する導電性材料を用いて形成するこ
とができる。
【０２８５】
また、導電膜７０２７と隣り合う画素の導電膜７０２８の間に、それぞれの端部を覆って
隔壁７０２９を設ける。隔壁７０２９は、ポリイミド、アクリル樹脂、ポリアミド、エポ
キシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０
２９は、特に感光性の樹脂材料を用い、隔壁７０２９の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８６】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２８７】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
【０２８８】
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
【０２８９】
なお半導体装置は、図１１に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
【０２９０】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図９を用いて説明する。図９は、第１の基板上に形成された薄膜トランジ
スタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図で
あり、図９（Ｂ）は、図９（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２９１】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
【０２９２】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図９（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号
線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２９３】
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至実施の形態５で示した酸化物
半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄
膜トランジスタ４５０９としては、実施の形態３で示した薄膜トランジスタ２７０、画素
用の薄膜トランジスタ４５１０としては、実施の形態３で示した薄膜トランジスタ２２０
を用いることが好ましい。本実施の形態において、薄膜トランジスタ４５０９、４５１０
はｎチャネル型薄膜トランジスタである。
【０２９４】
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２９５】
薄膜トランジスタ４５０９は、チャネル保護層として機能する絶縁層４５４１ａと、酸化
物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４５４１ｂとが形成されている。
同様に薄膜トランジスタ４５１０は、チャネル保護層として機能する絶縁層４５４２ａと
、酸化物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４５４２ｂとが形成されて
いる。
【０２９６】
酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層である絶縁層４５４１
ｂ、４５４２ｂは、ゲート電極層と、その上方または周辺に形成される配線層（ソース配
線層や容量配線層など）との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層４５４１ａ、４５４１ｂ、４５４２ａ、４５４２ｂは実施の形態１乃至実施の形態５で
示した酸化物絶縁層１０７ａ、１０７ｂと同様な材料及び方法で形成すればよい。また、
薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４５４３
で覆う構成となっている。ここでは、絶縁層４５４１ａ、４５４１ｂ、４５４２ａ、４５
４２ｂとして、実施の形態１を用いてスパッタ法により酸化珪素膜を形成する。
【０２９７】
また、絶縁層４５４１ａ、４５４１ｂ、４５４２ａ、４５４２ｂ上に絶縁層４５４３が形
成されている。絶縁層４５４３は実施の形態１で示した保護絶縁層１０８と同様な材料及
び方法で形成すればよい。ここでは、絶縁層４５４３として、ＲＦスパッタ法により窒化
珪素膜を形成する。
【０２９８】
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、実施の
形態３で示した平坦化絶縁層２０４と同様な材料及び方法で形成すればよい。ここでは、
絶縁層４５４４としてアクリルを用いる。
【０２９９】
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成
としてもよい。絶縁層４５４３とゲート絶縁層とに窒化物絶縁膜を用いて、少なくともア
クティブマトリクス基板の画素部の周縁を囲むように絶縁層４５４３とゲート絶縁層とが
接する領域を設ける構成とすればよい。この製造プロセスでは、外部からの水分の侵入を
防ぐことができる。また、半導体装置、例えば表示装置としてデバイスが完成した後にも
長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向上すること
ができる。
【０３００】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
【０３０１】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３０２】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【０３０３】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０３０４】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
【０３０５】
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９が有するソース電極層及
びドレイン電極層と同じ導電膜から形成されている。
【０３０６】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
【０３０７】
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
【０３０８】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹
脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンとビニルアセテートの共重合体）を用いることができる。例えば充填材
として窒素を用いればよい。
【０３０９】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３１０】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図９の構成に限定されない。
【０３１１】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
【０３１２】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０３１３】
（実施の形態１０）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図１８に示す。
【０３１４】
図１８は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２
７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７
０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。
【０３１５】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１８では表示部２７０５）に文章を表示し、左側の表示部
（図１８では表示部２７０７）に画像を表示することができる。
【０３１６】
また、図１８では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【０３１７】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０３１８】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０３１９】
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
【０３２０】
図１９（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
【０３２１】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３２２】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３２３】
図１９（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３２４】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３２５】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３２６】
図２０（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２０（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２０（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２０（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
【０３２７】
図２０（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
【０３２８】
図２１（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
【０３２９】
図２１（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
【０３３０】
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は、他の機器、例えば
ＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる、外部接続ポート９３０５を有
している。
【０３３１】
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０３３２】
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０３３３】
また、図２１（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部９３０３または表示部９３０７に表示することができる。ま
た、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたま
ま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者が
テレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９
３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最
小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータ
において有用である。
【０３３４】
また、図２１（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
【０３３５】
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部の固定状態を調節する調
節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されて
いる。
【０３３６】
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
【０３３７】
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２１（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
【０３３８】
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
【０３３９】
また、図２１（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図２１（
Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
【０３４０】
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２１（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
【０３４１】
なお、図２１（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
【０３４２】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【０３４３】
（実施の形態１２）
本実施の形態では、半導体装置の一形態として、実施の形態１乃至実施の形態５で示す薄
膜トランジスタを有する表示装置の例を図２２乃至図３５を用いて説明する。本実施の形
態は、表示素子として液晶素子を用いた液晶表示装置の例を図２２乃至図３５を用いて説
明する。図２２乃至図３５の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の
形態１乃至実施の形態５で示す薄膜トランジスタを適用することができ、実施の形態１乃
至実施の形態５で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジス
タである。ＴＦＴ６２８及びＴＦＴ６２９は、酸化物半導体層をチャネル形成領域とする
逆スタガ薄膜トランジスタである。
【０３４４】
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す
。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これ
をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ
ン設計が考慮された液晶表示装置について説明する。
【０３４５】
図２３及び図２４は、それぞれ画素電極及び対向電極を示している。なお、図２３は画素
電極が形成される基板側の平面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を
図２２に表している。また、図２４は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
【０３４６】
図２２は、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形
成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね合わせ
られ、液晶が注入された状態を示している。
【０３４７】
対向基板６０１上に、着色膜６３６、対向電極層６４０が形成され、対向電極層６４０上
に突起６４４が形成されている。画素電極層６２４上には配向膜６４８が形成され、同様
に対向電極層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１
の間に液晶層６５０が形成されている。
【０３４８】
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６
３０が形成される。画素電極層６２４は、ＴＦＴ６２８、配線６１６、及び保持容量部６
３０を覆う絶縁膜６２０、絶縁膜６２０を覆う絶縁膜６２１、絶縁膜６２１を覆う第３絶
縁膜６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦ
Ｔ６２８は実施の形態１乃至実施の形態５で示す薄膜トランジスタを適宜用いることがで
きる。また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同時に形成した第
１の容量配線６０４と、第１のゲート絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂと、
配線６１６、６１８と同時に形成した第２の容量配線６１７で構成される。
【０３４９】
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
【０３５０】
図２３に基板６００上の平面構造を示す。画素電極層６２４は実施の形態３で示した材料
を用いて形成する。画素電極層６２４にはスリット６２５を設ける。スリット６２５は液
晶の配向を制御するためのものである。
【０３５１】
図２３に示すＴＦＴ６２９とそれに接続する画素電極層６２６及び保持容量部６３１は、
それぞれＴＦＴ６２８、画素電極層６２４及び保持容量部６３０と同様に形成することが
できる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パ
ネルの画素（ピクセル）は、画素電極層６２４と画素電極層６２６により構成されている
。画素電極層６２４と画素電極層６２６はサブピクセルである。
【０３５２】
図２４に対向基板側の平面構造を示す。対向電極層６４０は、画素電極層６２４と同様の
材料を用いて形成することが好ましい。対向電極層６４０上には液晶の配向を制御する突
起６４４が形成されている。なお、図２４に基板６００上に形成される画素電極層６２４
及び画素電極層６２６を破線で示し、対向電極層６４０と、画素電極層６２４及び画素電
極層６２６が重なり合って配置されている様子を示している。
【０３５３】
この画素構造の等価回路を図２５に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電
位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができ
る。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
【０３５４】
スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍に
は電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起
６４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
【０３５５】
次に、上記とは異なるＶＡ型の液晶表示装置について、図２６乃至図２９を用いて説明す
る。
【０３５６】
図２６と図２７は、ＶＡ型液晶表示パネルの画素構造を示している。図２７は基板６００
の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図２６に表している。
【０３５７】
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
【０３５８】
画素電極層６２４は、絶縁膜６２０、絶縁膜６２１及び絶縁膜６２２をそれぞれ貫通する
コンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画
素電極層６２６は、絶縁膜６２０、絶縁膜６２１及び絶縁膜６２２をそれぞれ貫通するコ
ンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２
８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与
えることができるように分離されている。一方、データ配線として機能する配線６１６は
、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は
実施の形態１乃至実施の形態５で示す薄膜トランジスタを適宜用いることができる。なお
、ゲート配線６０２、ゲート配線６０３及び容量配線６９０上には第１のゲート絶縁膜６
０６ａ、第２のゲート絶縁膜６０６ｂが形成されている。
【０３５９】
画素電極層６２４と画素電極層６２６の形状は異なっており、スリット６２５によって分
離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が
形成されている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、
ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。こ
の画素構造の等価回路を図２９に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦ
Ｔ６２９はゲート配線６０３と接続している。また、ＴＦＴ６２８とＴＦＴ６２９は、共
に配線６１６と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号
を与えることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。す
なわち、ＴＦＴ６２８とＴＦＴ６２９の動作を個別に制御することにより、液晶素子６５
１と液晶素子６５２の液晶の配向を精密に制御して視野角を広げることができる。
【０３６０】
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。図２８に対向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化され
ている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電
極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置する
ことで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより
、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。なお
、図２８に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線で示
し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配置さ
れている様子を示している。
【０３６１】
画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極
層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶
層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０
が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶
層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。図
２６乃至図２９で説明する表示パネルの画素構造は、一画素に第１の液晶素子と第２の液
晶素子が設けられたマルチドメイン構造となっている。
【０３６２】
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
【０３６３】
図３０は、電極層６０７、ＴＦＴ６２８、ＴＦＴ６２８に接続する画素電極層６２４が形
成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している
。対向基板６０１には、着色膜６３６、平坦化膜６３７などが形成されている。なお、対
向基板６０１側に対向電極は設けられていない。また、基板６００と対向基板６０１の間
に配向膜６４６及び配向膜６４８を介して液晶層６５０が形成されている。
【０３６４】
基板６００上には、電極層６０７及び電極層６０７に接続する容量配線６０４、並びにＴ
ＦＴ６２８が形成される。容量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形
成することができる。ＴＦＴ６２８としては、実施の形態１乃至５で示した薄膜トランジ
スタを適用することができる。電極層６０７は、実施の形態３で示す画素電極層２２７と
同様の材料を用いることができる。また、電極層６０７は略画素の形状に区画化した形状
で形成する。なお、電極層６０７及び容量配線６０４上には第１のゲート絶縁膜６０６ａ
、第２のゲート絶縁膜６０６ｂが形成される。
【０３６５】
ＴＦＴ６２８の配線６１６、配線６１８が第１のゲート絶縁膜６０６ａ、第２のゲート絶
縁膜６０６ｂ上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びド
レインの他方の電極となり、画素電極層６２４と接続する配線である。
【０３６６】
配線６１６、配線６１８上に絶縁膜６２０、絶縁膜６２１が形成される。また、絶縁膜６
２０上には、絶縁膜６２０、絶縁膜６２１に形成されるコンタクトホールを介して、配線
６１８に接続する画素電極層６２４が形成される。画素電極層６２４は実施の形態３で示
した画素電極層２２７と同様の材料を用いて形成する。
【０３６７】
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。なお、保持容量は電極層６０７と画素電極層６２４の間で形成している。
【０３６８】
図３１は、画素電極の構成を示す平面図である。図３１に示す切断線Ｏ−Ｐに対応する断
面構造を図３０に表している。画素電極層６２４にはスリット６２５が設けられる。スリ
ット６２５は液晶の配向を制御するためのものである。この場合、電界は電極層６０７と
画素電極層６２４の間で発生する。電極層６０７と画素電極層６２４の間には第１のゲー
ト絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂが形成されているが、第１のゲート絶縁
膜６０６ａ、第２のゲート絶縁膜６０６ｂの厚さは５０〜２００ｎｍであり、２〜１０μ
ｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と平行な方向（水平
方向）に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な
方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも
水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がること
となる。また、電極層６０７と画素電極層６２４は共に透光性の電極であるので、開口率
を向上させることができる。
【０３６９】
次に、横電界方式の液晶表示装置の他の一例について示す。
【０３７０】
図３２と図３３は、ＩＰＳ型の液晶表示装置の画素構造を示している。図３３は平面図で
あり、図中に示す切断線Ｖ−Ｗに対応する断面構造を図３２に表している。以下の説明で
はこの両図を参照して説明する。
【０３７１】
図３２は、ＴＦＴ６２８とそれに接続する画素電極層６２４が形成された基板６００と、
対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には、
着色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電
極は設けられていない。基板６００と対向基板６０１の間に、配向膜６４６及び配向膜６
４８を介して液晶層６５０が形成されている。
【０３７２】
基板６００上には、共通電位線６０９、及びＴＦＴ６２８が形成される。共通電位線６０
９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ＴＦＴ６２８とし
ては、実施の形態１乃至５で示した薄膜トランジスタを適用することができる。
【０３７３】
ＴＦＴ６２８の配線６１６、配線６１８が第１のゲート絶縁膜６０６ａ、第２のゲート絶
縁膜６０６ｂ上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びド
レインの他方の電極となり、画素電極層６２４と接続する配線である。
【０３７４】
配線６１６、配線６１８上に絶縁膜６２０、絶縁膜６２１が形成される。また、絶縁膜６
２０、絶縁膜６２１上には、絶縁膜６２０、絶縁膜６２１に形成されるコンタクトホール
６２３を介して、配線６１８に接続する画素電極層６２４が形成される。画素電極層６２
４は実施の形態３で示した画素電極層２２７と同様の材料を用いて形成する。なお、図３
３に示すように、画素電極層６２４は、共通電位線６０９と同時に形成した櫛形の電極と
横電界が発生するように形成される。また、画素電極層６２４の櫛歯の部分が共通電位線
６０９と同時に形成した櫛形の電極と交互に咬み合うように形成される。
【０３７５】
画素電極層６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
【０３７６】
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。保持容量は共通電位線６０９と容量電極６１５の間に第１のゲート絶縁膜６０６
ａ、第２のゲート絶縁膜６０６ｂを設け、それにより形成している。容量電極６１５と画
素電極層６２４はコンタクトホール６３３を介して接続されている。
【０３７７】
次に、ＴＮ型の液晶表示装置の形態について示す。
【０３７８】
図３４と図３５は、ＴＮ型の液晶表示装置の画素構造を示している。図３５は平面図であ
り、図中に示す切断線Ｋ−Ｌに対応する断面構造を図３４に表している。以下の説明では
この両図を参照して説明する。
【０３７９】
画素電極層６２４は、絶縁膜６２０、６２１に形成されるコンタクトホール６２３及び配
線６１８を介してＴＦＴ６２８と接続している。データ線として機能する配線６１６は、
ＴＦＴ６２８と接続している。ＴＦＴ６２８は実施の形態１乃至実施の形態５に示すＴＦ
Ｔのいずれかを適用することができる。
【０３８０】
画素電極層６２４は、実施の形態３で示す画素電極層２２７を用いて形成されている。容
量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ゲート
配線６０２及び容量配線６０４上には第１のゲート絶縁膜６０６ａ、第２のゲート絶縁膜
６０６ｂが形成される。保持容量は、容量配線６０４と容量電極６１５の間に第１のゲー
ト絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂを介して形成している。容量電極６１５
と画素電極層６２４はコンタクトホール６３３を介して接続されている。
【０３８１】
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。液晶層６５０は画素電極層６２４と対向電極層６４０の間に配向膜６４８及び配向
膜６４６を介して形成されている。
【０３８２】
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
【０３８３】
また、着色膜６３６は、基板６００側に形成されていても良い。また、基板６００の薄膜
トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板６０１
の対向電極層６４０が形成されている面とは逆の面に、偏光板を貼り合わせておく。
【０３８４】
以上より、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成し、
寄生容量を十分に低減したボトムゲート型の薄膜トランジスタを用いることにより、信頼
性の高い液晶表示装置を提供することができる。
【０３８５】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせてもちい
ることができることとする。
【符号の説明】
【０３８６】
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ 薄膜トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０２ ゲート絶縁層
１０２ａ 第１のゲート絶縁層
１０２ｂ 第２のゲート絶縁層
１０７ 酸化物絶縁層
１０７ａ 酸化物絶縁層
１０７ｂ 酸化物絶縁層
１０８ 保護絶縁層
１１１ ゲート電極層
１１２ ゲート絶縁層
１１３ 酸化物半導体層
１１３ａ 高抵抗ソース領域
１１３ｂ 高抵抗ドレイン領域
１１３ｃ 第３領域
１１３ｄ 第４領域
１１５ａ ソース電極層
１１５ｂ ドレイン電極層
１２２ ゲート絶縁層
１３０ 酸化物半導体膜
１３２ ゲート絶縁層
１３２ａ 第１のゲート絶縁層
１３２ｂ 第２のゲート絶縁層
１３４ａ チャネル形成領域
１３４ｂ 第１領域
１３４ｃ 第２領域
１５０ 薄膜トランジスタ
２００ 基板
２０２ａ ゲート絶縁層
２０２ｂ ゲート絶縁層
２０３ 保護絶縁層
２０４ 平坦化絶縁層
２０５ 共通電位線
２０６ 共通電極層
２１１ ゲート電極層
２１３ チャネル形成領域
２１３ａ チャネル形成領域
２１３ｂ 第１領域
２１３ｃ 第２領域
２１４ａ 高抵抗ソース領域
２１４ｂ 高抵抗ドレイン領域
２１５ａ ソース電極層
２１５ｂ ドレイン電極層
２１６ａ 酸化物絶縁層
２１６ｂ 酸化物絶縁層
２２０ 薄膜トランジスタ
２２１ 端子
２２２ 端子
２２３ 接続電極層
２２５ 透明導電層
２２６ 電極層
２２７ 画素電極層
２３０ 容量配線層
２３１ 容量電極
２３６ 酸化物絶縁層
２５０ 容量配線層
２５２ 酸化物半導体層
２５６ ソース配線
２５７ 端子電極
２６６ 酸化物絶縁層
２７０ 薄膜トランジスタ
２７１ ゲート電極層
２７３ａ チャネル形成領域
２７３ｂ 第１領域
２７３ｃ 第２領域
２７４ａ 高抵抗ソース領域
２７４ｂ 高抵抗ドレイン領域
２７５ａ ソース電極層
２７５ｂ ドレイン電極層
２７６ａ 酸化物絶縁層
２７６ｂ 酸化物絶縁層
２７７ 導電層
５８１ 薄膜トランジスタ
５８０ 基板
５８３ 絶縁膜
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ａ ゲート絶縁膜
６０６ｂ ゲート絶縁膜
６０７ 電極層
６０９ 共通電位線
６１５ 容量電極
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁膜
６２１ 絶縁膜
６２２ 絶縁膜
６２３ コンタクトホール
６２４ 画素電極層
６２５ スリット
６２６ 画素電極層
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３３ コンタクトホール
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極層
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４０４１ａ 絶縁層
４０４１ｂ 絶縁層
４０４２ａ 絶縁層
４０４２ｂ 絶縁層
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ
４５４１ａ 絶縁層
４５４１ｂ 絶縁層
４５４２ａ 絶縁層
４５４２ｂ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４３ 絶縁層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 第１の走査線駆動回路
５３０３ 第２の走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００８ 陰極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１８ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７０２８ 導電膜
７０２９ 隔壁
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー）
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
【特許請求の範囲】
【請求項１】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上にソース電極層及びドレイン電極層と、
前記ゲート絶縁層、前記ソース電極層、及び前記ドレイン電極層上に酸化物半導体層と、
前記酸化物半導体層上に酸化物絶縁層と、
前記酸化物絶縁層及び前記酸化物半導体層上に窒化物絶縁層と、を有し、
前記酸化物半導体層は第１乃至第３の領域を有し、
前記第１の領域は、前記第２の領域と前記第３の領域の間に設けられ、かつ、前記ゲート絶縁膜を介して前記ゲート電極層と重なり、
前記ソース電極層及び前記ドレイン電極層は、前記ゲート電極層と重ならず、
前記ソース電極層の側面部の一部及び前記ドレイン電極層の側面部の一部は、前記酸化物半導体層と接し、
前記酸化物絶縁層は、前記第１の領域において前記酸化物半導体層と接し、
前記窒化物絶縁層は、前記酸化物半導体層の前記第２及び前記第３の領域と接することを特徴とする半導体装置。
【請求項１】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上にソース電極層及びドレイン電極層と、
前記ゲート絶縁層、前記ソース電極層、及び前記ドレイン電極層上に酸化物半導体層と、
前記酸化物半導体層上に酸化物絶縁層と、
前記酸化物絶縁層及び前記酸化物半導体層上に窒化物絶縁層と、を有し、
前記酸化物半導体層は第１乃至第３の領域を有し、
前記第１の領域は、前記第２の領域と前記第３の領域の間に設けられ、かつ、前記ゲート絶縁膜を介して前記ゲート電極層と重なり、
前記ソース電極層及び前記ドレイン電極層は、前記ゲート電極層と重ならず、
前記ソース電極層の側面部の一部及び前記ドレイン電極層の側面部の一部は、前記酸化物半導体層と接し、
前記酸化物絶縁層は、前記第１の領域において前記酸化物半導体層と接し、
前記窒化物絶縁層は、前記酸化物半導体層の前記第２及び前記第３の領域と接することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２０１３−６５８９３（Ｐ２０１３−６５８９３Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１２−２８６５１７（Ｐ２０１２−２８６５１７）
【出願日】平成２４年１２月２８日（２０１２．１２．２８）
【分割の表示】特願２０１０−１７００６７（Ｐ２０１０−１７００６７）の分割
【原出願日】平成２２年７月２９日（２０１０．７．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２４年１２月２８日（２０１２．１２．２８）
【分割の表示】特願２０１０−１７００６７（Ｐ２０１０−１７００６７）の分割
【原出願日】平成２２年７月２９日（２０１０．７．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]