【課題】低酸素処理を施したシリコン基板は基板表面層が応力に対して非常にもろくなってしまい、ハンド津愛想うちの製造プロセスの過程でクラックや反りが発生する原因ともなってしまう。
【解決手段】チャネル形成領域に形成された不純物領域に応力を集中させるため、チャネル形成領域に対して人為的かつ局部的に不純物領域を設ける。チャネル形成領域に局部的に添加された不純物元素（炭素、窒素、酸素から選ばれた一種または複数種類の元素）の領域は、低酸素処理を施したシリコン基板の応力を緩和する緩衝領域として機能する。 （もっと読む）

【課題】下層にダメージを与えること無く正孔注入層等の積層構造を形成して、半導体装置や表示装置を製造する方法を提供することを目的とする。また短時間で成膜のできる方法を提供することを目的とする。
【解決手段】基板１上にゲート電極２を形成する工程と、ゲート電極２を覆って基板１上に絶縁膜３を形成する工程と、絶縁膜３上にチャネル層として第１の有機半導体層を形成する工程を行う。そして透明基板と、前記透明基板上に形成された光熱変換層とによって構成され、光熱変換層上に予め有機半導体材料が成膜された転写基板を、第１の有機半導体層上に配置する。次いで、この転写基板の透明基板側からレーザ光を照射することで、有機半導体材料を転写し、第２の有機半導体層を第１の有機半導体層上に形成する。最後に、第２の有機半導体層上にソース電極及びドレイン電極を形成する。 （もっと読む）

【課題】シリコンウェハからなるＩＣチップは厚いため商品容器自体に搭載する場合、表
面に凹凸が生じ、デザイン性が低下してしまった。そこで非常に膜厚の薄い薄膜集積回路
、及び薄膜集積回路を有するＩＣチップ等を提供する。
【解決手段】薄膜集積回路を有するＩＣチップは、従来のシリコンウェハにより形成され
る集積回路と異なり、半導体膜を能動領域（例えば薄膜トランジスタであればチャネル形
成領域）として備えることを特徴とする。このようなＩＣチップは非常に薄いため、カー
ドや容器等の商品へ搭載してもデザイン性を損ねることがない。 （もっと読む）

【課題】可撓性を有する基板に光センサ、光電変換素子、太陽電池素子を有する半導体装置を作成する。
【解決手段】第１の基板上１０１に金属膜１０２、絶縁膜１０３及び非晶質半導体膜を順に形成し、前記金属酸化物膜１００及び前記非晶質半導体膜を結晶化し、該結晶化された半導体膜を活性領域に用いて第１の半導体素子を形成した後、前記第１の半導体素子上に粘着材を用いて支持体を接着し、前記金属膜と前記絶縁膜との間で剥離し、前記剥離された絶縁膜に第２の基板１１５を接着したのち、前記第１の粘着材１１６を除去して前記支持体を剥離し、前記第１の半導体素子上に非晶質半導体膜を形成し、該非晶質半導体膜を活性領域に用いる第２の半導体素子を形成する。 （もっと読む）

【課題】他の基板に接合され、かつ薄膜化された基体層に形成されたＰＭＯＳトランジスタのサブスレッシュホールド特性を向上することができる半導体装置、その製造方法及び表示装置を提供する。
【解決手段】基板と、基体層に形成され、かつ素子を含むとともに、基板に接合されたデバイス部とを備える半導体装置であって、上記デバイス部は、素子として、少なくともＰＭＯＳトランジスタを含み、上記ＰＭＯＳトランジスタは、基体層のゲート電極側に電気伝導経路を有する半導体装置である。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、寄生容量を充放電する変位電流の発生を抑制できる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】低電位基準回路部ＬＶ、高電位基準回路部ＨＶ、レベルシフト回路部ＬＳを形成したＳＯＩ基板の半導体層の主面上にサポート部材を貼り付け、支持基板を除去する。次いで、回路部と対向するように絶縁部材を半導体層の裏面上に固定した後、サポート部材を剥がす工程と、チップ内にＬＶ，ＨＶ，ＬＳが含まれるように絶縁部材の固定された半導体層をダイシングする工程を経る。そして、サポート部材を剥がし、チップ化した半導体層を、絶縁部材を挟んで、第１のリードがＬＶと、第２のリードがＨＶと対向するように、第１リード及び第２リード上に固定するとともに、第１のリードとＬＶにおける第１の電位が印加される部位を電気的に接続し、第２のリードとＨＶにおける第２の電位が印加される部位を電気的に接続する。 （もっと読む）

【課題】ＬＳＩチップを基板上に実装する技術は、ピックアップ・アンド・プレースという手法でおこなわれている。しかしチップの位置を精密に制御しようとすると機械の動作が遅くなり時間がかかることが問題であった。
【解決手段】表面領域を分離するための層が形成され、表面が親水性を有するチップを作製する。チップを置く基板表面に親水性領域と疎水性領域の一方又は双方を形成する。基板表面の親水性領域に液体を滴下し、チップを置く。基板とチップを圧着しつつ加熱し、チップを基板表面に固定し、その後チップ表面領域を剥離する。チップを置く場所に液体の層を介在させることで精度良く基板上にチップを配置でき、生産性を高めることができる。 （もっと読む）

【課題】従来のメモリ素子とは異なり、軟化又は溶融といった状態変化を利用したメモリ素子を提供し、メモリ容量が増大されたメモリ装置を提供することを課題とする。
【解決手段】一対の電極間に、ガラス転移温度が異なる複数のメモリ材料層を積層させたメモリ素子である。ガラス転移温度は１０℃以上の差があると好ましい。このようなメモリ素子に電圧を印加することで、複数のメモリ材料層を一つずつ軟化又は溶融させる。このような構成により、メモリ容量が３値以上となり増大される。 （もっと読む）

【課題】深い凹部によって構成される凹凸を有して無くても、耐圧を向上させられるようにする。
【解決手段】活性層３のうち半導体素子の下方における埋込絶縁膜４と隣接する位置に、円形状の中心領域１０ａを囲むようにリング状のｐ型領域１０およびｎ型領域１１を交互に繰り返し形成する。これにより、カソード電極８に対して高電圧を印加すると共にアノード電極９および支持基板２をＧＮＤにした場合、ｎ型領域１１の間に配置されるｐ型領域１０のうち埋込絶縁膜４に隣接する位置に電荷が誘起され、ｎ型領域１１のうち埋込絶縁膜４と隣接する位置には電荷が誘起されないようにできる。このため、擬似的なフィールドプレートを構成することが可能となり、耐圧を向上させられる。 （もっと読む）

【課題】半導体装置の歩留まりを向上させること若しくは製造コストを低減すること又は集積回路の面積を低減する半導体装置を提供する。
【解決手段】半導体装置が有するメモリ素子１０のメモリ層１２及び抵抗素子２０の抵抗層２２が同一材料によって構成される。そのため、メモリ層１２と、抵抗層２２とを同一工程によって形成することで、半導体装置の作製工程数を低減することができる。結果として、半導体装置の歩留まりを向上させること又は製造コストを低減することができる。また、半導体装置は、抵抗値の高い抵抗成分を備えた抵抗素子２０を有する。そのため、半導体装置が有する集積回路の面積を低減することができる。 （もっと読む）

【課題】製造工程が簡単であり低コスト化を可能にする光マトリックスデバイスの製造方法を提供する。
【解決手段】少なくとも２種類の段差パターン有する転写型５に、転写型５の、物質を形成させる転写面に設けられた段差を平坦化させるための平坦化膜６を形成する。そして、平坦化膜６が形成された転写型５に半導体膜７とゲート絶縁膜８を積層させ、これらを基板１上に予め形成されたゲート線２上に、接着用樹脂４を介して、基板１上に転写する。それにより、半導体膜７およびゲート絶縁膜８に段差をつけることなく、ゲート線２上方の、ゲートチャネルが形成される領域にあたる半導体膜７上に、マスクとして機能する平坦化膜６を形成することができる。 （もっと読む）

【課題】 本発明では剥離技術を用いることにより様々な基板上に薄膜素子を形成し、従
来の技術では不可能であると考えられていた部分に薄膜素子を形成することにより、省ス
ペース化を図ると共に耐衝撃性やフレキシビリティに優れた半導体装置を提供する。
【解決手段】 本発明では、剥離技術を用いて一旦基板から剥離させた膜厚５０μｍ以下
の素子形成層を基板上に固着することにより、様々な基板上に薄膜素子を形成することを
特徴とする。例えば、可撓性基板上に固着された薄膜素子をパネルの裏面に貼り付けたり
、直接パネルの裏面に固着したり、さらには、パネルに貼り付けられたＦＰＣ上に薄膜素
子を固着することにより、省スペース化を図ることができる。 （もっと読む）

【課題】本発明の目的は、液晶ディスプレイを初めとする半導体装置や、その他の電子部品に欠陥が生じたとき、その欠陥箇所を修復して機能を回復させる修復装置を提供することにある。また、本発明の他の目的は、単層又は多層の薄膜をその薄膜の物理的特性を維持したまま他の箇所に転写することにある。
【解決手段】超短パルスレーザーを適宜調整して発生する超短パルスレーザー発生装置と、前記超短パルスレーザー発生装置から照射された超短パルスレーザーを所定の形状に成形するフレキシブル・マスク・パターン・ジェネレーターと、該超短パルスレーザーを集光する光学系と、修復すべき電子部品を載置して位置決めする第１のステージとを含む電子部品の欠陥修復装置。 （もっと読む）

【課題】応力ライナによるコンタクト形成の問題が起きない、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスの製造方法を提供する。
【解決手段】シリコン基板層上の二酸化シリコン層１０２と、凹んだソース／ドレイン・トレンチを有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを準備し、凹んだソース／ドレイン・トレンチ内に窒化物応力ライナ１０４を堆積し、その上に酸化物層１０６を堆積する。ＣＭＯＳデバイスをハンドリング・ウェハ上に置きシリコン基板層を除去し二酸化シリコン層１０２をエッチングしてソース／ドレイン領域１７０の一部に当接する開口部を形成しコンタクト１８０を形成する。 （もっと読む）

【課題】例えばガラス基板の反りの発生を抑制し、信頼性の高い半導体装置用基板を効率的に製造する。
【解決手段】半導体装置用基板の製造方法は、第１素子基板（２００ａ）と第２素子基板（２００ｂ）とを、第１基板（２０ａ）における第１半導体素子（３０ａ）が形成された面と、第２基板（２０ｂ）における第２半導体素子（３０ｂ）が形成された面とが互いに対向するように配置し、接着材（５００）を介して互いに貼り合わせる貼合工程と、貼合工程の後に、第１基板における第１半導体素子が形成されていない面、及び第２基板における第２半導体素子が形成されていない面に対して薄板化処理を施す薄板化工程とを含む。更に、第１及び第２基板の各々に支持基板（１１）を貼り付ける支持基板貼付工程と、第１及び第２素子基板から接着材を剥離することにより、第１及び第２素子基板を互いに分離する分離工程とを含む。 （もっと読む）

本発明の実施形態は、絶縁体上半導体（ＳＯＩ）構造からの熱の放散を提供する。一実施形態では、集積回路を製造する方法が開示される。第１のステップでは、アクティブ回路が、ＳＯＩウエハのアクティブ層内に形成される。第２のステップでは、基板材料が、ＳＯＩウエハの背面上に配置された基板層から除去される。第３のステップでは、絶縁材料が、ＳＯＩウエハの背面から除去されて掘られた絶縁体領域を形成する。第４のステップでは、放熱層が、前記掘られた絶縁層上に堆積される。放熱層は、熱的に伝導性があり、かつ電気的に絶縁する。
（もっと読む）

【課題】剥離層、基板、又は設置面等の帯電による影響を受けない、回路動作が安定した薄膜装置を提供すること。
【解決手段】本発明の薄膜装置は、基板と、前記基板の上に形成された、導電性を有する電界遮蔽板と、前記電界遮蔽板の上に形成された、薄膜素子を含む能動層と、を備え、前記電界遮蔽板は、前記薄膜素子のいずれか電極の電位又は接地電位に接続されていることを特徴とする。 （もっと読む）

【課題】転写工程の簡略化が可能な素子の転写方法を提供する。
【解決手段】本発明に係る素子の転写方法は、第１剥離層(3a)と、前記第１剥離層の上方に配置された第１素子層(17a)と、を有する第１基板(S1a)と、第２剥離層(3b)と、前記第２剥離層の上方に配置された第２素子層(17b)と、を有する第２基板(S1b)とを、前記第１素子層と前記第２素子層とを中間層(S2,50a,50b)を介して対向するように貼り合わせる工程と、前記第１剥離層から前記第１基板を剥離する第１剥離工程と、前記第２剥離層から前記第２基板を剥離する第２剥離工程と、を有する。このように、中間層を介して２つの基板を貼り合わせることにより、簡易な工程で２つの素子層の転写を行うことができる。また、一つの中間層を用いて２つの基板（素子層）の転写が可能となる。また、レーザーの同時照射が可能となり、剥離工程の簡略化を図ることができる。 （もっと読む）

【課題】比較的大きな出力のレーザー光照射を必要とせず、被剥離層等に損傷を与えることなく剥離する方法を提供する。
【解決手段】モリブデン膜、又はモリブデンとタングステンの合金膜等の金属膜１１を形成し、これらの金属を有する酸化物層を形成し、酸化物層上に薄膜トランジスタ等を有する被剥離層１２を形成し、酸化物層に対して加熱処理を行うことにより、酸化物層を結晶化し、結晶化された酸化物層に、結晶歪み、又は格子欠陥を生じさせることにより、被剥離層１２を剥がす。 （もっと読む）

【課題】基板に対する剥離・転写の工程を簡略化した方法を提供する。
【解決手段】基板上に金属膜を形成し、加熱処理を行うことで、金属膜上に形成された酸化金属膜と、半導体膜の結晶化を同時に行うことができ、工程が簡略化された剥離・転写の方法である。金属膜にはタングステン膜などを用い、均一な剥離・転写を行うことができる。半導体膜に電気的に接続される電極上に発光層を形成することで発光装置の作製方法を提供することができる。 （もっと読む）