【課題】側壁スペーサを除去した半導体装置に、所望の特性を再現性良く安定して与えることができ、製造工程の管理も容易化できる半導体装置の製造方法を提供すること。
【解決手段】ゲート電極７の側面上に側壁スペーサ１０を形成し、活性領域３内に第２導電型の一対のソース及びドレイン領域１４を形成し、半導体層１上、素子分離領域４上、側壁スペーサ１０上、及びゲート電極７上を金属膜１８で覆い、金属膜１８を、半導体層１及びゲート電極７に反応させ、ソース及びドレイン領域１４、及びゲート電極７を部分的に低抵抗化し、素子分離領域４、ゲート電極の低抵抗化された部分１９、及びソース及びドレイン領域１４の低抵抗化された部分１９をエッチングし難く、金属膜１８の未反応部分及び側壁スペーサ１０をエッチングし易いエッチャントを用いて、金属膜１８の未反応部分及び側壁スペーサ１０を一括して除去する。 （もっと読む）

【課題】ダマシンゲートプロセスを用いて特性の高いＭＯＳトランジスタを形成半導体装置及びその製造方法を提供する。
【解決手段】チャネル形成領域を有する半導体基板１０上に形成された絶縁膜Ｉにゲート電極用溝Ａが形成され、ゲート電極用溝の底部にゲート絶縁膜２１が形成され、ゲート絶縁膜の上層においてゲート電極用溝に埋め込まれてゲート電極２２が形成され、絶縁膜の一部としてゲート電極用溝の側壁を構成し、酸化シリコンまたはホウ素含有窒化シリコンからなるオフセットスペーサ１５が形成され、さらに絶縁膜の一部としてゲート電極から遠い側のオフセットスペーサの両側部にサイドウォールスペーサ１７ａが形成され、オフセットスペーサ及びサイドウォールスペーサの下部における半導体基板においてエクステンション領域１６を有するソース・ドレイン領域１８が形成されている構成とする。 （もっと読む）

【課題】傾斜型積み上げソース／ドレイン構造のＭＩＳトランジスタを高速化する。
【解決手段】ＭＩＳトランジスタは、基板１上のゲート電極４と、基板１上にゲート電極４の側壁に沿う側壁絶縁膜６ａと、基板１の主面に一端がゲート電極４の側壁下のソース／ドレイン半導体領域３と、ソース／ドレイン半導体領域３上に第１の側壁絶縁膜６ａに接する積み上げ層５ａと、積み上げ層５ａ上に側壁絶縁膜６ａに沿う側壁絶縁膜６ｂと、積み上げ層５ａ上に側壁絶縁膜６ｂに接する積み上げ層５ｂと、を備える。 （もっと読む）

【課題】素子特性のばらつきが抑制されたＭＯＳ型素子を含む半導体装置を提供すること。
【解決手段】基板の半導体領域に埋め込まれた素子分離絶縁膜と、前記素子分離絶縁膜によって素子分離され、上部が前記素子分離絶縁膜の表面よりも上に突出し、前記半導体領域の半導体層と、この半導体層にソース・ドレイン領域、ゲート絶縁膜およびゲート電極が形成され、かつ、前記ゲート電極がチャネル幅方向に平行な面の断面において前記素子分離絶縁膜上に形成されてなるＭＯＳ型素子とを具備してなり、前記ゲート電極下の前記半導体層の上面位置が、前記ゲート電極下の前記素子分離絶縁膜の上面位置よりも、２０ｎｍ以上高いことを特徴とする。 （もっと読む）

【課題】半導体装置及びその製造方法に関し、ゲート電極とドレイン電極との間でゲート絶縁膜に加わる電界を低減する為の構造を簡単且つ容易に実現しようとする。
【解決手段】複数種類のデジタルトランジスタとアナログトランジスタとが同一のウェハ上に混載され集積化された半導体装置であって、不純物拡散プロファイルを異にするソース不純物拡散領域４とドレイン不純物拡散領域５を備え、且つ、該ドレイン不純物拡散領域５の不純物拡散プロファイルに於けるＬＤＤ領域５Ａのチャネル側端がゲート絶縁膜２から離隔して基板内部に埋め込まれたトランジスタを含むことを特徴とする。 （もっと読む）

【課題】安定し、再現可能な、新しい低仕事関数材料を提供し、さらに再現可能で実行し易い低仕事関数材料の製造方法を提供する。
【解決手段】本発明のシリサイド化されたゲート電極の仕事関数の調節方法は、少なくとも１つのランタニドと、Ｓｉ、Ｇ、またはＳｉＧｅを含む半導体材料と、金属を含む層をゲート誘電体上に設けるステップと、前記層をシリサイド化されたゲート電極に変換するステップとを含む。 （もっと読む）

【課題】フォトレジスト膜によるシャドーイングの影響を防止して安定してポケット領域を形成しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の第１の活性領域と第２の活性領域を画定する素子分離膜１２を形成する工程と、第１の活性領域上にゲート電極２０を形成する工程と、第２の活性領域を覆い、第１の活性領域を露出する開口部を有し、境界部における開口部の縁部が素子分離膜１２の中心よりも第２の活性領域側に位置するフォトレジスト膜２２を形成する工程と、フォトレジスト膜２２及びゲート電極２０をマスクとして、半導体基板の法線方向に対して傾斜した方向からイオン注入を行い、ゲート電極２０の両側の半導体基板１０内に一対のポケット領域２４を形成する工程とを有する。 （もっと読む）

【課題】
半導体装置、特にデュアルフリーシリサイド（ＦＵＳＩ）金属ゲートを有するデュアル仕事関数の半導体装置を製造するための良好な方法を提供する。
【解決手段】
デュアル仕事関数半導体装置の製造方法が、第１領域（１０１ａ）の第１電極（１０２ａ）上に、第１金属層（１０８）と、少なくとも第１仕事関数変調元素を提供する工程を含む。更に、第２領域（１０１ｂ）の少なくとも第２電極（１０２ｂ）上に、第２金属の第２金属層（１０９）が形成される。第１電極（１０２ａ）の第１シリサイド化と、第２電極（１０２ｂ）の第２シリサイド化とは、同時に行われる。 （もっと読む）

【課題】金属シリサイド層によるゲートエッジ部でのリーク電流を低く抑えると共に、ストレッサを形成可能なゲート間のスペースを確保する。
【解決手段】ＭＯＳ構造素子の形成後に、シリサイド反応のバリアとして機能可能なメタル膜でシリサイド防止膜を形成する。当該メタル膜は、ドライエッチングで容易にエッチングされる材料から成り、且つ、サリサイドプロセス中の酸系の混合溶液に可溶な材料から成る。シリサイド形成領域開口のために、レジストマスクを利用してメタル膜をドライエッチングする。その結果、ドライエッチングの終了後に、当該メタル膜より成る第２サイドウォールスペーサー９Ｍが形成される。その後、サリサイドプロセスを実行して金属シリサイド層１２を形成する。その際、サリサイドプロセスの過程で未反応の金属を除去する際に、第２サイドウォールスペーサー９Ｍは同時に除去される。 （もっと読む）

【課題】特性のばらつきや劣化を低減できる半導体装置の製造方法を提供する。
【解決手段】オフセットスペーサ用材料として、ＨｆＳｉＯを堆積した後に、表面を窒化させることで、シリコン基板１０およびゲート構造を覆うようなＨｆＳｉＯＮ膜１５を形成する。次に、ＨｆＳｉＯＮ膜１５に、異方性ドライエッチングを行うことにより、シリコン基板１０およびゲート電極層１４の上面に沿った領域のみにダメージを大きく与える。次に、濃度が５％程度のフッ酸水溶液で９０秒程度の洗浄を行うことにより、ＨｆＳｉＯＮ膜１５のうちダメージが大きく与えられた領域のみが選択的にウェットエッチング除去される。 （もっと読む）

【課題】 素子領域のエッジコーナー部における電界集中を緩和し、トランジスタの特性劣化を防止することを可能とする。
【解決手段】半導体基板上にダミーゲート層を形成する工程と、前記ダミーゲート層の側面に、ダミーゲート層を構成する材料との間で、エッチング選択性を有する側壁絶縁膜を形成する工程と、全面に層間絶縁膜を堆積する工程と、前記層間絶縁膜を、前記ダミーゲート層の上面が露出するまで除去する工程と、前記ダミーゲート層を除去し、溝を形成する工程と、前記溝の底面にゲート絶縁膜を形成する工程と、底面にゲート絶縁膜が形成された前記溝内にゲート電極を形成する工程とを具備することを特徴とする。 （もっと読む）

【課題】 素子領域のエッジコーナー部における電界集中を緩和し、トランジスタの特性劣化を防止することを可能とする。
【解決手段】半導体基板上に、ゲート絶縁膜及びゲート電極を設け、それらの側面にダミー側壁を形成し、その周囲を層間絶縁膜で囲み、前記ゲート電極及びダミー側壁の上面が露出する構造を提供する工程と、
前記ダミー側壁を除去して空洞を形成する工程と、
前記空洞内を側壁材料で埋め、側壁を形成する工程と
を具備する半導体装置の製造方法。 （もっと読む）

【課題】良好な半導体装置およびそのような半導体装置を作製するための良好な方法を提供する。
【解決手段】本発明は、半導体材料と金属の合金から形成され、合金の仕事関数を変調させる仕事関数変調元素を含む完全にシリサイド化されたゲート電極（４）と、完全にシリサイド化されたゲート電極（４）に接触した誘電体（３）とを含む半導体装置（１）を提供する。完全にシリサイド化された電極と直接接触する誘電体（３）の少なくとも一部は、仕事関数変調元素が誘電体（３）中に注入され、および／または誘電体（３）に向かって拡散するのを実質的に防止するストップ金属を含む。本発明は、また、そのような半導体装置（１）を形成する方法を提供する。 （もっと読む）

【課題】良好な半導体装置およびそのような半導体装置を作製するための良好な方法を提供する。
【解決手段】半導体装置は、主電極（４）と主電極（４）に接触した誘電体（３）を含み、主電極（４）は、所定の仕事関数を有する材料と、主電極（４）の材料の仕事関数を予め決められた値に向かって変調する仕事関数変調元素（６）とを含み、更に、主電極（４）は、仕事関数変調元素（６）が誘電体（３）に向かっておよび／または誘電体（３）中に拡散するのを防止する拡散防止ドーパント元素（５）を含む。 （もっと読む）

【課題】素子構造部にダメージを与えずに側壁スペーサ膜等を除去し、高集積化された高性能な半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】被処理基体上にＧｅＣＯＨまたはＧｅＣＨからなる第１の薄膜を形成すると、この第１の薄膜の一部を除去する工程と、第１の薄膜の除去された部位を介して被処理基体に所定の処理を施す処理工程と、第1の薄膜を除去する工程とを備えたことを特徴とする。ＧｅＣＯＨまたはＧｅＣＨからなる側壁スペーサ膜３０を用い、ソース、ドレイン領域形成処理を行った後、これを除去する。 （もっと読む）

【課題】チャネル領域に応力を印加しつつ、シリサイド層を膜状に形成するとともに、シリサイド層の異常成長が抑制された半導体装置の製造方法および半導体装置を提供する。
【解決手段】まず、第１工程では、シリコン基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する。次に、第２工程では、ゲート電極１３をマスクにしたエッチングにより、シリコン基板１１の表面層を掘り下げる。次いで、第３工程では、掘り下げられたシリコン基板１１の表面に、ＳｉＧｅ層からなる第１の層２１をエピタキシャル成長させる。続いて、第４工程では、第１の層２１上に、第１の層２１よりもＧｅ濃度の低いＳｉＧｅ層またはＳｉ層からなる第２の層２２を形成する。その後の第５工程では、第２の層２２の少なくとも表面側をシリサイド化して、シリサイド層Ｓを形成する。 （もっと読む）

【課題】所望の特性を有するトランジスタを精度よく形成する。
【解決手段】トランジスタのエクステンション領域を形成するためのオフセットスペーサとしてシリコン窒化膜を用いる場合に、レジスト膜を除去する工程の前に、シリコン窒化膜表面に酸素プラズマ処理により酸化保護表面を形成しておく。 （もっと読む）

【課題】
【解決手段】半導体デバイスを形成するための方法が提供される。基板の表面の上にゲートスタックが形成される。ゲートスタックの側面にポリマスペーサを形成するための複数のサイクルが提供され、各サイクルは、ポリマスペーサの側面および基板の表面の上に材料を堆積させる堆積段階を提供すること、ならびに基板の表面の上のポリマを除去するとともに堆積された材料のプロファイルを成形するクリーニング段階を提供することを含む。ポリマスペーサをドーパントマスクとして使用して、基板にドーパントが注入される。ポリマスペーサは、除去される。 （もっと読む）

【課題】電界効果トランジスタを備え、電界効果トランジスタを微細化したときでもその電流駆動性能の変動を抑え易い半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１と、該シリコン基板に形成された電界効果トランジスタ２０Ａとを備え、電界効果トランジスタは、シリコン基板上にゲート絶縁膜９を介して配置されたゲート電極１１と、ゲート電極の線幅方向の両側面に配置されたサイドウォールスペーサ１５と、平面視したときにゲート電極を挟んで互いに対向するようにシリコン基板に形成された２つの不純物拡散領域１７，１９とを有する半導体装置を構成するにあたり、２つの不純物拡散領域それぞれの表面およびその近傍に金属シリサイド層を形成し、かつ平面視したときにサイドウォールスペーサよりも外側に位置する箇所をシリコン基板の表面よりも窪ませる。 （もっと読む）

【課題】適切なトランジスタ閾値電圧を与えるメタルゲート電極を有し、比較的簡単な製造工程により製造することのできる半導体装置、およびこれを実現可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置は、シリコンを含む半導体基板と、前記半導体基板上に形成された比誘電率が８以上の高誘電材料からなる第１、および第２のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成されたジャーマナイドからなる第１のゲート電極と、前記第２のゲート絶縁膜上に形成されたシリサイドからなる第２のゲート電極と、を備える。 （もっと読む）