【課題】ソース・ドレイン上のシリサイドの異常成長を抑制するとともに、ソース・ドレインの接合深さを浅く保つことができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、Ｎ型ウェル１０３ａ上にゲート絶縁膜１０４およびゲート電極１０５ａを形成する工程と、Ｎ型ウェル１０３ａのうちゲート電極１０５ａの両側方の領域にシリコンよりも大きく、Ｐ型の導電性を示す第１の元素を注入して第１のソース・ドレイン領域１１１ｃを形成する工程と、Ｎ型ウェル１０３ａのうちゲート電極１０５ａの両側方の領域にシリコンより小さく、Ｐ型の導電性を示す第２の元素を注入して第２のソース・ドレイン領域１１１ｄを形成する工程と、ソース・ドレイン領域１１１ａ上に金属シリサイド層１１２を形成する工程とを備えている。 （もっと読む）

【課題】 基板上に形成された上面及び左右両側の側壁を備えた半導体ボディを有する半導体デバイス及びその製造方法を提供する。
【解決手段】 ゲート誘電体層が、半導体ボディの上面上及び半導体ボディの左右両側の側壁上に形成される。ゲート電極は、半導体ボディの上面上のゲート誘電体上に形成されると共に、半導体ボディの左右両側の側壁上のゲート誘電体に隣接して形成される。 （もっと読む）

【課題】トランジスタの性能向上を図ってスペーサを形成できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲートを覆って、半導体基板上に、高誘電体材料を含むバリア絶縁膜を形成する工程と、バリア絶縁膜上に、スペーサ絶縁膜を形成する工程と、スペーサ絶縁膜を、異方性エッチングして、ゲートの側壁上にスペーサを残して除去する工程と、露出したバリア絶縁膜を除去する工程と、ゲート及びスペーサをマスクとして、半導体基板に不純物を注入し、エクステンションを形成する工程と、さらにサイドウォールを形成し、ゲート、スペーサ、及びサイドウォールをマスクとして、ソース／ドレイン領域を形成する工程とを有する。 （もっと読む）

【課題】 サブリソグラフィック幅を有する応力誘起ライナによる異方性応力の生成。
【解決手段】 直線端部を有する突出構造体を基板（８）上に形成する。突出構造体は電界効果トランジスタのゲートラインとすることができる。応力誘起ライナを基板（８）上に堆積させる。少なくとも２つの不混和性のポリマブロック成分を含む非感光性自己組織化ブロックコポリマ層を応力誘起ライナ（５０）の上に堆積させ、アニールして不混和性成分を相分離させる。ポリマレジストを現像して少なくとも２つのポリマブロック成分のうちの少なくとも１つを除去し、突出構造体の直線端部（４１）により入れ子になったラインのパターンを形成する。直線型のナノスケール・ストライプが、自己配列及び自己組織化のポリマレジスト内に形成される。応力誘起層は、サブリソグラフィック幅を有する直線型応力誘起ストライプにパターン化される。直線型応力誘起ストライプ（５０）は主にそれらの縦方向に沿った一軸性応力をもたらし、下層の半導体デバイスに異方性応力を加える。 （もっと読む）

【課題】基板とｈｉｇｈ−ｋ誘電体との界面の品質を最適化する技術を提供する。
【解決手段】ｈｉｇｈ−ｋゲート誘電体を形成する方法であって、半導体基板を準備する工程と、基板を洗浄する工程と、熱処理を行う工程と、ｈｉｇｈ−ｋ誘電体材料を堆積する工程とを含み、熱処理工程は非酸化雰囲気中で行われて、半導体基板とｈｉｇｈ−ｋ誘電体材料との間に薄い界面層を形成し、薄い界面層の膜厚は１０Åより小さい方法。 （もっと読む）

【課題】素子形成領域間の分離絶縁膜を保護し、接合リークなしに素子と配線膜とを電気的に接続することができる半導体装置およびその製造方法を提供すること。
【解決手段】半導体基板１に形成されて素子形成領域２を画定する分離絶縁膜３と、素子形成領域２に形成された素子と、素子および分離絶縁膜３を覆うように半導体基板１上に形成された層間絶縁膜５と、層間絶縁膜５をエッチングして形成されたコンタクトホール内に埋め込まれて素子と電気的に接続する配線膜６、７とを備え、少なくとも分離絶縁膜３と層間絶縁膜５との間に、前記エッチングによる分離絶縁膜３の浸食を防止するための３層以上の絶縁膜４ａ、４ｂ、４ｃが積層されてなる保護積層膜４が形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】歪み発生層に緩和が生じにくい半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成されたゲート電極１５と、ゲート電極１５の両側面上に形成され、断面Ｌ字状の内側サイドウォール１７Ｂと、半導体基板１１におけるゲート電極１５の両側方の領域に埋め込まれた歪み発生層１９とを備えている。内側サイドウォール１７Ｂは、５×１０¹⁹／ｃｍ³以上の炭素を含む炭素含有シリコン酸化膜からなる。歪み発生層１９は、１％以上の炭素を含む炭素含有シリコンエピタキシャル層を有する。 （もっと読む）

【課題】いかなる位置に形成されたトランジスタに対してもダミーパターンを形成することを可能にして、トランジスタ特性の変動を抑制することを可能にする。
【解決手段】半導体基板１１のアクティブ領域１２上にゲート絶縁膜１４を介して形成された複数のゲート電極１５と、前記アクティブ領域１２上の少なくとも前記ゲート電極１５間の一部に形成されたダミーパターン１６とを有し、前記ゲート電極１５同士が隣接するゲート電極１５−１、１５−２間の間隔、および前記ダミーパターン１６−１とそれと隣接する前記ゲート電極１５−２、１５−３との間隔が所定の範囲内となるように前記ダミーパターン１６−１が形成されていることを特徴とする。 （もっと読む）

【課題】応力膜によるチャネル領域への歪み効果を向上させる形状の半導体基板を有し、かつ十分な深さのソース・ドレイン領域を有する半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板と、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記半導体基板の前記ゲート電極の両側の前記ゲート電極から離間した領域に凹部を形成する工程と、前記凹部の底面および側面からほぼ同じ深さまで前記半導体基板に導電型不純物を注入する工程と、前記凹部の底面および側面上に、前記半導体基板内の前記ゲート電極下のチャネル領域に歪みを与えて前記チャネル領域における電荷移動度を向上させる応力膜を形成する工程と、を含む。 （もっと読む）

【課題】 ニッケルシリサイド等の他の膜をエッチングすることなく、半導体装置に利用される側壁スペーサ膜等の薄膜を速やかに除去可能とする薄膜、及びその薄膜を用いた半導体装置の製造方法を提供すること
【解決手段】
半導体装置の製造過程で用いられる薄膜であって、この薄膜は、珪素、ゲルマニウム、および酸素を含む。 （もっと読む）

【課題】本発明は、ＭＯＳトランジスタの電流駆動能力をより向上させることができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板１、ＰＭＯＳトランジスタＰ１、およびＳｉＣ層１０を備えている。半導体基板１は、シリコンから成る。ＰＭＯＳトランジスタＰ１は、半導体基板１の上面内に形成される。ＳｉＣ層は、ＰＭＯＳトランジスタＰ１のチャネル領域の下方から、ＰＭＯＳトランジスタＰ１を構成する電極領域内若しくは電極領域下に渡って、形成される。 （もっと読む）

【課題】応力源となるＳｉＧｅ混晶層のエピタキシャル成長の際に生じる、ポリシリコンゲート電極パターン上のＳｉＧｅ混晶異常成長を抑制する半導体装置製造方法の提供。
【解決手段】ｐチャネルＭＯＳトランジスタの製造方法は、（Ａ）シリコン単結晶基板表面に、ゲート絶縁膜２２Ａ，２２Ｂを介してポリシリコンゲート電極２３Ａ，２３Ｂを、上面に絶縁膜が形成された状態で形成する工程と、（Ｂ）ゲート電極の合対向する側壁面に、側壁絶縁膜を形成する工程と、（Ｃ）基板表面を、各側壁面外側においてエッチングし、溝部を形成する工程と、（Ｄ）溝部にそれぞれＳｉＧｅ領域を、基板に対してエピタキシャルに成長させる工程と、を含み、さらに工程（Ｂ）の後で工程（Ｄ）の前に、ポリシリコンゲート電極に不純物元素をイオン注入法により導入し、ポリシリコンゲート電極の少なくとも上部をアモルファス状態に変化させる工程（Ｅ）を含む。 （もっと読む）

【課題】導電型が異なるＭＩＳトランジスタにそれぞれ異なる応力を生じさせる半導体装置をより簡便に製造できるようにする。
【解決手段】半導体基板１１のｎ型トランジスタ領域Ａの上に、サイドウォール２４ａ及びｎ型ゲート電極１６を覆うように応力歪み生成膜２７を形成する。その後、半導体基板１１を加熱することにより、応力歪み生成膜２７によりｎ型トランジスタ領域Ａの活性領域１１ａに応力歪みを与える。続いて、ｎ型トランジスタ領域Ａにおいては応力歪み生成膜２７をマスクとし、ｐ型トランジスタ領域Ｂにおいてはｐ型ゲート電極１７及びサイドウォール２４ｂをマスクとして、活性領域１１ｂの上部をエッチングすることにより、活性領域１１ｂにおけるサイドウォール２４ｂの外側方にリセス部１４ａを形成する。その後、形成されたリセス部１４ａに、シリコンゲルマニウムからなる半導体層２８Ａを形成する。 （もっと読む）

【課題】高誘電率ゲート絶縁膜を用いた半導体装置において、特性ばらつきや、短チャネル特性劣化という不具合を引き起こす原因を抑制すること。
【解決手段】本発明は、半導体基板であるＳｉ基板１０１上に設けられる高誘電率ゲート絶縁膜１１０と、高誘電率ゲート絶縁膜１１０上に形成されるゲート電極１２０と、高誘電率ゲート絶縁膜１１０およびゲート電極１２０との側面に設けられる保護膜１３０と、保護膜１３０の外側に設けられる側壁膜１４０とを備えており、この保護膜１３０が、Ｈｆ、Ｚｒ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｔｉ、ＴａおよびＷから成る群から選択される一または二以上の金属を組成に有する高誘電率材料から成るものである。 （もっと読む）

【課題】ＭＩＳ型トランジスタの短チャネル効果の抑制および、ゲートのフリンジング容量を小さくして、信号遅延の高速化を可能とすることにある。
【解決手段】ＭＩＳ型トランジスタに対して、高い誘電率を有する絶縁膜でサイドウォールスペーサを形成し、これを導入端として不純物拡散層領域を形成する。高誘電率のサイドウォールスペーサの側壁は高駆動電流を達成するために必要な最適膜厚（５から１５ｎｍ）とし、その外側のサイドウォールスペーサは誘電率の小さい絶縁膜（シリコン酸化膜）で構成する。
【効果】短チャネル効果を十分に抑制し、かつソース・ドレイン寄生抵抗の抑制が達成される。さらに、寄生容量を低く抑えることができるため、高い駆動能力を同時に達成することができる。 （もっと読む）

低コンタクト抵抗を示すＭＯＳ構造（１００，２００）と、このようなＭＯＳ構造の形成方法が提供される。一方法では、半導体基板（１０６）が提供され、前記半導体基板上にゲートスタック（１４６）が形成される。前記半導体基板内に、前記ゲートスタックと整合された不純物ドープ領域（１１６）が形成される。前記不純物ドープ領域から延びる隣接するコンタクトフィン（１８６）が形成され、前記コンタクトフィン上に金属シリサイド層（１２６）が形成される。前記コンタクトフィンの少なくとも１つに存在する前記金属シリサイド層の少なくとも一部に対するコンタクト（１２２）が形成される。
（もっと読む）

【課題】反応容器内の部材に含まれるＮａが、基板上に形成する膜中に取り込まれるのを十分に抑制しうる成膜装置及びそのコーティング方法を提供する。
【解決手段】ウェハ１８を収容する反応室１０と、反応室１０内に設けられたバッファ室２４と、プラズマによる活性化を必要とするＮＨ_３ガスと、ＤＣＳガスとをバッファ室２４内に供給するシャワーノズル２６と、バッファ室２４内においてＮＨ_３ガスを活性化するためのプラズマを生成する一対の高周波電極３８とを有する成膜装置において、ウェハ１８上にシリコン窒化膜を形成する前に、ＮＨ_３ガスとＤＣＳガスとをバッファ室２４内に供給することにより、バッファ室２４内部の表面をコーティングする。 （もっと読む）

【課題】トランジスタの側壁絶縁膜に関連する新たな提案を行う。
【解決手段】基板と、前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第１の側壁絶縁膜と、前記第１の側壁絶縁膜の表面及び前記基板の上面に形成された第２の側壁絶縁膜と、前記第２の側壁絶縁膜の表面に形成された第３の側壁絶縁膜と、前記第２の側壁絶縁膜の一部が除去されて前記第１の側壁絶縁膜と前記第３の側壁絶縁膜との間に形成された溝、に埋め込まれている絶縁膜とを備えることを特徴とする半導体装置。 （もっと読む）

【課題】半導体上にモフォロジの良好な半導体層を選択的にエピタキシャル成長させる。
【解決手段】リセスド・ソース・ドレイン型ｐＭＯＳＦＥＴを形成する際、ＳＴＩを形成したＳｉ基板上にゲート絶縁膜を介してゲート電極を形成し（ステップＳ１）、サイドウォールを形成した後（ステップＳ２）、その両側のＳｉ基板に部分的にリセスを形成する（ステップＳ３）。そして、そのＳｉ基板のリセス内に、下層部の方が上層部よりも、サイドウォールやＳＴＩに対する成長選択性が低くなるような条件を用いて、下層部と上層部をエピタキシャル成長させ、ＳｉＧｅ層を形成する（ステップＳ４，Ｓ５）。これにより、Ｓｉ基板のリセス内に、サイドウォール等に対する成長選択性を確保しつつ、モフォロジの劣化が抑えられたＳｉＧｅ層を形成することが可能になる。 （もっと読む）

【課題】ゲート長を増加させずにゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１上の絶縁膜１２に形成されたゲート形成溝１３の内部にゲート絶縁膜１６を介してゲート電極１７が形成され、前記ゲート電極１７の一方側の前記半導体基板１１にソース領域１４が形成され、他方側の前記半導体基板１１にドレイン領域１５が形成された半導体装置１において、前記ゲート電極１７は、前記ゲート形成溝１３内から前記絶縁膜１２表面より突出して形成されたゲート電極本体部３０と、前記ゲート電極本体部３０の前記絶縁膜１２表面より突出した部分の側壁に形成された導電性のサイドウォール１８とを有することを特徴とする。 （もっと読む）