【課題】半導体装置のデータ入力回路における消費電力を削減すること。
【解決手段】半導体装置は、クロック信号の立ち上がりエッジおよび立ち下がりエッジの少なくともいずれか一方の近傍の期間において活性状態となる制御信号を生成して出力する制御信号生成回路と、制御信号が活性状態である期間においてデータ信号を受信可能な活性状態となり、それ以外の期間において非活性状態となるデータ入力回路と、を備えている。 （もっと読む）

【課題】 間欠動作する論理回路の動作停止時（待機時）のリーク電流を低減するとともに、さらに論理回路の動作時の駆動電流を十分に供給可能とする。
【解決手段】 論理回路と電源の間に接続のパワースイッチを論理回路の間欠動作に合わせて制御する構成において、２つのパワースイッチは論理回路と正の電源電位との間にｎＭＯＳトランジスタを接続し、論理回路と接地電位との間にｐＭＯＳトランジスタを接続した構成とし、論理回路の動作停止時にｐＭＯＳトランジスタのゲート端子を正の電源電位に接続して非導通とし、論理回路の動作時にｐＭＯＳトランジスタのゲート電位を接地電位に接続して導通させるスイッチを備え、論理回路の動作停止時にｎＭＯＳトランジスタのゲート端子を接地電位に設定して非導通とし、論理回路の動作時にｎＭＯＳトランジスタのゲート端子を正の電源電位以上の電位に設定して導通させる電圧変換器を備える。 （もっと読む）

【課題】半導体装置に電源遮断（パワーゲーティング）を適用する際に、待機モード時の出力が一意に定まらない場合がある。そのような場合には、複数のバッファ電源線と複数の電源セレクタを用意することでパワーゲーティングを適用する。しかし、このような方法では回路面積が増加してしまうという問題がある。
【解決手段】そこで、パワーゲーティングを適用した回路が非活性状態から活性状態に復帰する際のタイミングを半導体装置に発行されたコマンド、又はサブ電源線が復帰電圧の監視、に基づいて定めることとする。 （もっと読む）

【課題】中間電位の電源を必要としない１段のレベルシフトで、しかもＮ型トランジスタのＯＮ電流が十分にとれるレベルシフタ回路を提供する。
【解決手段】入力端子と、出力端子と、高電圧レベル用の高電源と、を有し、前記高電源とその接地点の間にＰ型トランジスタＰ１、Ｐ２とＮ型トランジスタＮ１、Ｎ２を備えた回路を構成し、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１を１ないし複数個のＮ型トランジスタＶｎを介して直列接続し、同様にＰ型トランジスタＰ２とＮ型トランジスタＮ２を１ないし複数個のＮ型トランジスタＷｎを介して直列接続し、更に、前記Ｎ型トランジスタＶｎのゲートと前記Ｎ型トランジスタＷｎのゲートの接続点にバイアス電位を印加して、前記入力端子に入力された低電圧のレベルの信号から前記高電圧レベルの信号にシフトして前記出力端子から出力することを特徴とするレベルシフタ回路。 （もっと読む）

【課題】従来技術に比較して、回路ブロック間の電源電圧の差電圧が大きい場合でも安定に動作可能でありかつ低消費電力で動作するレベルコンバータ回路を提供する。
【解決手段】差動増幅回路３０及びソース接地増幅回路４０は、入力信号ＩＮを増幅して出力信号ＯＵＴに出力し、電流生成回路１０は、入力信号ＩＮの信号レベルが変化するとき差動増幅回路３０及びソース接地増幅回路４０に流れる動作電流Ｉ_Ａ２，Ｉ_Ａ３に対応する制御電流Ｉ_Ａ１を生成し、電流検出回路２０は、電流生成回路１０によって生成された制御電流Ｉ_Ａ１を検出して、動作電流Ｉ_Ａ２，Ｉ_Ａ３が制御電流Ｉ_Ａ１に対応するように制御し、電流生成回路１０は、電流検出回路２０と接地との間に挿入されかつ直列に接続されたｎＭＯＳトランジスタＭＮ１１，ＭＮ１２を備え、ｎＭＯＳトランジスタＭＮ１１は、入力信号ＩＮに応答して動作しかつｎＭＯＳトランジスタＭＮ１２は入力信号ＩＮＢに応答して動作する。 （もっと読む）

【課題】入力されたパルス波形の遅延及び鈍りの影響を抑制し、より高精度なテストを実現すること。
【解決手段】テスト回路６は、複数の論理値を保持する複数のデータ保持／選択回路と、複数の外部端子に含まれる互いに異なる外部端子を介して入力される論理値間の伝播遅延量の検出に基づいて、複数のデータ保持／選択回路それぞれに対して、複数のデータ保持／選択回路それぞれが保持している複数の論理値のいずれを出力すべきかを個別に制御するスキュー調整回路２０と、基準クロックの立上がり及び立下りそれぞれに応じて外部端子に入力した論理値を第１及び第２論理値として個別に検出すると共に、個別に検出した第１及び第２論理値の少なくとも一方と期待値間の比較に基づいて、第１及び第２論理値の一方をデータ保持／選択回路に供給する複数の論理値生成／選択回路と、を備える。 （もっと読む）

【課題】他の回路のタイミングに影響を与えずに、動作モードにおける組み合わせ回路のオフリーク電流を低減させる半導体集積回路を提供する。
【解決手段】組み合わせ回路３２と、組み合わせ回路の出力信号をクロック信号ＣＫに同期して保持する順序回路１００と、を備え、順序回路は、クロック信号のエッジを検出してパルスを生成するパルス生成回路と、出力信号をパルスに同期してラッチするラッチ回路と、クロック信号とパルスとから組み合わせ回路の電源制御信号を生成する電源制御信号生成回路と、電源制御信号により導通非導通が制御され、導通するときに組み合わせ回路に電源を供給する電源スイッチと、を備える。 （もっと読む）

【課題】高電圧出力トランジスタまたは回路のゲートを駆動するのに必要な電圧に達することができる。
【解決手段】電圧レベル変換回路は、デジタル論理回路と、第１および第２接続部を有するキャパシタであって、第１および第２接続部のうちの一方がデジタル論理信号へ電気的に結合された、少なくとも１つの高電圧キャパシタと、インバータ対であって、インバータ対のうちの少なくとも１つのインバータの出力が、少なくとも１つの高電圧キャパシタの他方の接続部へ電気的に結合された、たすき掛け結合型インバータ対とを備える。高電圧駆動回路は、２つの低電圧入力信号と、２つの信号であって、第１信号が高位側駆動信号であり、第２信号が低位側駆動信号である、２つの高電圧出力信号と、２つのレベル変換部であって、第１レベル変換部が高位側駆動信号に対応し、第２レベル変換部が低位側駆動信号に対応する。 （もっと読む）

【課題】レベルシフト回路の入力側の電源電圧が通常より低くなった場合でも出力が不定とならないレベルシフト回路を提供する。
【解決手段】レベルシフト回路５０は、第１の電源電圧ＶＤＤの電圧レベルの入力信号を第１の電源電圧ＶＤＤよりも高い第２の電源電圧ＶＣＣの電圧レベルの出力信号に変換するための回路であって、第１の導電型の第１および第２のトランジスタ５１，５２、第２の導電型の第３および第４のトランジスタ５３，５４、および第１〜第３のインバータ５５〜５７を含む。第１および第２のインバータ５５，５６は、第３の電源電圧ＶＢＡＴによって駆動される。 （もっと読む）

【課題】 パワーダウンモードを含む複数の動作モードを有する半導体集積回路において、モード切り換えを行うモードコントロール回路の消費電力を少なくする。
【解決手段】 制御電圧ＶＣに基づきパワーダウンを設定するか解除するかの判定を行う回路としてオフセット付き電圧比較器３０Ａを設けた。制御電圧ＶＣがオフセット電圧Ｖ０よりも低く、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａを動作させず、制御電圧ＶＣとの比較に用いる基準電圧Ｖ１〜Ｖ３を出力させない。制御電圧ＶＣがオフセット電圧Ｖ０を越えて上昇し、パワーダウン解除信号ＭＤ０がアクティブレベルになったとき、基準電圧発生回路１０Ａを動作させ、基準電圧Ｖ１〜Ｖ３と制御電圧ＶＣとの比較によるモード切り換えを行わせる。 （もっと読む）

【課題】半導体装置の消費電力を削減する。
【解決手段】回路動作スケジュール補正部１４が、回路動作スケジュールを入力し、複数の回路動作期間を連続するように、回路動作期間の開始時刻または終了時刻を補正し、電源スイッチ制御部１５が、補正された回路動作スケジュールにしたがって、回路１１へ電源を供給するか否かを切り替える電源スイッチ１２をオンまたはオフすることで、電源スイッチ１２の動作回数が減少し、電源スイッチ１２をオフからオンする際の、電源復帰時のエネルギー損失が減少し、消費電力が低減される。 （もっと読む）

【課題】ｄｖ／ｄｔ印加時に誤動作を防止し且つローサイド側からハイサイド側へ信号を伝達し低電圧でも広い範囲で動作するレベルシフト回路。
【解決手段】ｄｖ／ｄｔ過渡信号が印加され且つ入力信号が入力されないとき第１抵抗R1を含むセット側負荷抵抗R1,R9,MP1のオン抵抗及び第２抵抗Ｒ２を含むリセット側負荷抵抗R2,R10,MP2のオン抵抗を第１抵抗及び第２抵抗よりも小さくし、トランジスタMN3がオンである場合にセット信号を生成し且つセット側負荷抵抗をリセット側負荷抵抗よりも大きくし、トランジスタMN4がオンである場合にリセット信号を生成し且つリセット側負荷抵抗をセット側負荷抵抗よりも大きくする制御部MN1,MN2,MP1,MP2,R1,R2,R9,R10、セット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号を出力するフリップフロップ12を備える。 （もっと読む）

【課題】電源検知回路において、ＢＴ劣化によって比較回路のミスマッチが増大することに起因する電源検知信号の精度の劣化を抑制する。
【解決手段】検知用比較回路１０４は、入力切替信号生成回路１１２によって、その出力の活性状態と非活性状態との切替時付近では、入力信号１０２と基準電圧１０３とを入力して、その両者の比較を行う。一方、前記切替時付近以外では、比較回路非使用時入力電圧１１０が検知用比較回路１０４に入力されて、その差動入力が同電位に固定される。従って、ＢＴ劣化による電源検知精度の経年劣化が有効に抑制される。 （もっと読む）

【課題】ｄｖ／ｄｔ印加時に誤動作を防止し且つローサイド側からハイサイド側へ信号を伝達し低電圧でも広い範囲で動作するレベルシフト回路。
【解決手段】トランジスタＭＮ３とトランジスタＭＮ４とをオン／オフさせるパルス発生回路１０、第１抵抗Ｒ１の両端に第３抵抗Ｒ９と非線形特性を有し且つ一定以上のｄｖ／ｄｔ過渡信号が印加された場合にオンするダイオードＤ３〜Ｄ６とが接続された直列回路、第２抵抗Ｒ２の両端に第３抵抗と同じ抵抗値を有する第４抵抗Ｒ１０とダイオードとが接続された直列回路、ＭＮ３がオンである場合にセット信号、ＭＮ４がオンである場合にリセット信号を生成し、ＭＮ３のドレインにおける電位とＭＮ４のドレインにおける電位との間において電圧差が生じていない場合にはいずれの信号も生成しない制御部、セット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号を出力するフリップフロップ１２を備える。 （もっと読む）

【課題】回路構成が簡易、小型でウェル・バイアス電圧の立ち上がり時間が短く、安定した負昇圧クロックを供給することが可能なクロック負昇圧回路を提供する。
【解決手段】クロック負昇圧回路部３０１、クロック負昇圧回路部３０２、クロック負昇圧回路部３０１、クロック負昇圧回路部３０２のウェル層上に設けられたＮＭＯＳトランジスタ１０７に電圧を供給するキャパシタ４０３、ＮＭＯＳトランジスタ１０４を備え、クロック負昇圧回路部３０１が備えるＮＭＯＳトランジスタ１０４とキャパシタ４０３とを接続する電圧ライン３０３、クロック負昇圧回路部３０２が備える２つのＮＭＯＳトランジスタ１０４の出力を接続する電圧ライン３０３によってクロック負昇圧回路を提供する。 （もっと読む）

【課題】小型かつ低消費電力を実現したレベル変換回路及び電子機器を提供する。
【解決手段】センサーデバイス３は、ソースからドレインに電流を流すＮＭＯＳトランジスタＭＮ１が接続されるとともに、デジタル信号Ｓｉｇ１がドレインに入力され、デジタル信号Ｓｉｇ２がソースから出力されるＰＭＯＳトランジスタＭＰ１を有しており、センサーデバイス３は、デジタル信号Ｓｉｇ１がローレベルからハイレベルに変化した場合、ＰＭＯＳトランジスタＭＰ１をＯＮすることによって、デジタル信号Ｓｉｇ２をハイレベルにし、デジタル信号Ｓｉｇ１がハイレベルからローレベルに変化した場合、ＰＭＯＳトランジスタＭＰ１をＯＦＦするとともにＮＭＯＳトランジスタＭＮ１に電流を流すことによって、デジタル信号Ｓｉｇ２をローレベルにする。 （もっと読む）

【課題】従来の半導体装置では、電源制御領域への突入電流の発生を抑制するためにチップ面積が増大する問題があった。
【解決手段】本発明にかかる半導体装置は、オン抵抗が大きな第１のスイッチトランジスタＳＷＬと、オン抵抗が小さな第２のスイッチトランジスタＳＷＳと、を有し、第１、第２のスイッチトランジスタＳＷＬ、ＳＷＳは、異なる領域に電流を供給し、第１のスイッチトランジスタＳＷＳは、制御信号ＣＯＮＴを直列的に伝搬するように直列に接続され、第２のスイッチトランジスタＳＷＬは、前記制御信号を直列的に伝搬するように直列に接続され、第２のスイッチトランジスタＳＷＬのうち初段に配置される第２のスイッチトランジスタＳＷＬは、第１のスイッチトランジスタＳＷＳのうち最も後ろに配置される第１のスイッチトランジスタＳＷＳが出力する制御信号ＣＯＮＴが入力される。 （もっと読む）

【課題】従来の差動増幅器は出力ノードから出力される差動信号の振幅レベルが十分確保できない可能性があった。
【解決手段】第１の電源端子と第１、第２のノード間にそれぞれ接続され、入力差動信号に導通状態が制御される第１、第２の能動負荷回路と、前記第１、第２のノードと第１、第２の出力ノード間にそれぞれ接続される第３、第４の能動負荷回路と、前記第１、第２の出力ノードと第２の電源端子との間にそれぞれ接続され、前記第２、第１のノードの電位に応じて導通状態が制御される第５、第６の能動負荷回路とを有し、前記第３、第４の能動負荷回路が前記入力差動信号に応じて導通状態が制御される第１の構成、前記第５、第６の能動負荷回路がそれぞれ前記第１、第２の出力ノードの電位に応じても導通状態が制御される第２の構成の少なくともどちらか一方の構成を有する差動増幅回路。 （もっと読む）

【課題】被制御回路のソース電位を精度良く制御する回路構成を小面積で実現する。
【解決手段】電源線６及び接地線４に接続された被制御回路１のソース線５と、前記接地線４との間に、前記ソース線５の電位を制御するソース制御回路２と、前記ソース線５と前記接地線４とを導通、非導通状態へ制御する、前記ソース制御回路２と並列に接続された遮断スイッチ回路３とを有する。ソース制御回路２は、ダイオード回路２ａと、前記ダイオード回路２ａと並列に接続された抵抗回路２ｂとを有する。 （もっと読む）

【課題】容量値の切り換えが可能なデカップリング回路を提供すること。
【解決手段】本発明は、インバータ２１を有する。インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。また、インバータ２１は、ゲート電極Ｇ３を有するｍ（ｍは１以上の整数）個のＮＭＯＳトランジスタ及びゲート電極Ｇ２を有するｎ（ｎは０以上の整数）個のＮＭＯＳトランジスタを有する。ゲート電極Ｇ１〜Ｇ４は、インバータ２１の入力端と接続される。ゲート電極Ｇ１及びＧ２の合計面積は、ゲート電極Ｇ３及びＧ４の合計面積と異なる。 （もっと読む）