【課題】スタンバイ時における半導体装置の消費電力を低減する。
【解決手段】電源線ＶＤＤＴＬ，ＶＳＳＴＬ間に接続された回路ブロック１０Ａと、電源線ＶＤＤＴＬ，ＶＳＳＬ間又は電源線ＶＤＤＬ，ＶＳＳＴＬ間に接続された回路ブロック１０Ａの出力信号を受ける論理回路１０Ｂ−１と、電源線ＶＤＤＬ，ＶＳＳＬ間に接続された論理回路１０Ｂ−１の出力信号を受ける回路ブロック２０と、を備える。電源線ＶＤＤＴＬ，ＶＳＳＴＬ間には、アクティブ状態においては第１の電圧、スタンバイ状態においては第１の電圧よりも低い第２の電圧が供給され、電源線ＶＤＤＬ，ＶＳＳＬ間には、アクティブ状態及びスタンバイ状態のいずれにおいても第１の電圧が供給される。これにより、サブシュレッショルド電流低減を維持しつつ、クリティカルパスの高速化を実現することが可能となる。 （もっと読む）

【課題】スタンバイ時における半導体装置の消費電力を低減する。
【解決手段】スタンバイ時においてハイレベルを出力すべき論理回路については、一対の電源ノードを擬似電源線ＶＤＤＴ１Ｌ，ＶＳＳＴＬに接続し、スタンバイ時においてローレベルを出力すべき論理回路については、一対の電源ノードを擬似電源線ＶＤＤＴＬ，ＶＳＳＴ１Ｌに接続する。スタンバイ時における擬似電源線ＶＤＤＴＬ，ＶＤＤＴ１Ｌ，ＶＳＳＴＬ，ＶＳＳＴ１Ｌの電位ＶＤＤＴ，ＶＤＤＴ１，ＶＳＳＴ，ＶＳＳＴ１は、ＶＤＤＴ＜ＶＤＤＴ１＜ＶＤＤ、ＶＳＳＴ＞ＶＳＳＴ１＞ＶＳＳを満たす。これにより、スタンバイ状態においてオンするトランジスタのゲート電極と基板との間を流れるリーク電流や、スタンバイ状態においてオフするトランジスタのドレインと基板との間を流れるリーク電流が低減される。 （もっと読む）

【課題】フリーホイールダイオードを用いることなく、より低い電圧のアンダーシュートでも低減できるリンギング抑制回路を提供する。
【解決手段】電源と信号線１２Ｐとの間に接続されるＮチャネルＭＯＳＦＥＴ１９と、信号線１２Ｍとグランドとの間に接続されるＰチャネルＭＯＳＦＥＴ２０とを備え、リンギング抑制回路１８は、信号線１２Ｐ，１２Ｍの電位と、それぞれに対応するＮチャネルＭＯＳＦＥＴ１９，ＰチャネルＭＯＳＦＥＴ２０のゲートに付与される電位との差に応じてＮチャネルＭＯＳＦＥＴ１９及びＰチャネルＭＯＳＦＥＴ２０をオンさせて、信号線１２Ｐ，１２Ｍに発生しようとするリンギングの抑制を図る。 （もっと読む）

【課題】ノイズなどの不要成分の影響を極力抑制して信頼性良く断線検出できるようにする。
【解決手段】電源Ｖｃ−グランド間には、負荷Ｍ、ＭＯＳトランジスタＭ１、抵抗Ｒ１が直列接続されている。第１電圧検出回路３は抵抗Ｒ１の端子電圧を検出する。制御回路２は、第１電圧検出回路３により検出された抵抗Ｒ１の検出電圧について閾値電圧ｒｅｆ１と比較した検出結果に基づいて断線を検出する。 （もっと読む）

【目的】高電位側のスイッチング素子ＳＷＨのオンオフ状態にかかわらずdv/dtノイズによる誤動作を対策することができるとともに、貫通電流の発生を抑制することのできるレベルシフト回路を提供する。
【構成】インバータＩＮＶ５，ＩＮＶ６、抵抗Ｒ８〜Ｒ１１およびトランジスタＭＰ３，ＭＰ４により、レベルシフトされたデータを記憶する記憶素子３０の出力を入力側にフィードバックするフィードバック回路を構成する。当該フィードバック回路により、第１および第２のスイッチ素子ＭＮ１，ＭＮ２をプルアップもしくはプルダウンする合成抵抗の抵抗値を上記記憶素子の出力に従い変化させて、貫通電流を発生させることなくdv/dtノイズによる誤動作を対策することができる。 （もっと読む）

【課題】チップの製造プロセスの微細化にともなって各種リーク電流（サブスレッショルドリーク電流、ゲートトンネルリーク電流、GIDL(Gate-Induced Drain Leakage)電流などの接合リーク電流）が増大している。それらのリーク電流はチップの消費電流を増加する。
【解決手段】第１回路ブロックと、前記第１回路ブロックに接続される第１電源線及び第２電源線と、前記第１電源線と第１電位を供給する第１電位点とを接続するための第１トランジスタと、前記第１トランジスタのゲートに接続される第１駆動回路と、前記第１駆動回路より駆動力の大きい第２駆動回路とを有し、第１の状態から前記第１の状態よりも前記第１電源線と前記第２電源線の間の電位差が大きい第２の状態へ遷移する場合に、第１の期間において前記第１トランジスタを前記第１駆動回路によって駆動し、その後第２の期間において前記第１トランジスタを前記第２駆動回路によって駆動する。 （もっと読む）

【課題】消費電流を低減することができ、信号伝達に必要な電源電圧を低減することができ、電源電圧が揺れても正確に信号を伝達することができるレベルシフト回路を得る。
【解決手段】本発明のレベルシフト回路は、インバータ回路ＩＮＶ２、レベルシフト素子ＭＯＳ１、第１の抵抗Ｒ１及びカレントミラー回路ＣＭ１を備える。インバータ回路ＩＮＶ２は、入力信号を反転して出力する。レベルシフト素子ＭＯＳ１は、入力信号を反転した信号をゲート信号として動作する。第１の抵抗Ｒ１の一端は、インバータ回路の出力に接続されている。カレントミラー回路ＣＭ１は、第１の抵抗Ｒ１を介してインバータ回路ＩＮＶ２の出力から入力した電流に対応する電流をレベルシフト素子ＭＯＳ１のソースから接地点に流す。 （もっと読む）

【課題】電界効果トランジスタの閾値電圧がばらついた場合にも、検知電圧のばらつきを低減でき、所望の電圧検知範囲で電圧変化を検知することができる電圧変化検知装置を提供する。
【解決手段】ドレインが電源電位に接続され且つソースが第１のノードにおいて第１の定電流源又は第１の抵抗に接続され且つゲートが固定電位に接続されている第１の電界効果トランジスタと、ドレイン及びゲートが電源電位に接続され且つソースが第２のノードにおいて第２の定電流源又は第２の抵抗に接続されている第２の電界効果トランジスタと、当該第１のノードの電位と当該第２のノードの電位との比較結果に応じて電源電位が所定の検知電位を跨いで変化したことを検知した旨の検知信号を生成する検知信号生成部と、を含む電圧変化検知装置。 （もっと読む）

【課題】プルアップ駆動部とプルダウン駆動部が同時に駆動される期間を相殺して、常に一定の内部電圧を維持することができる内部電圧発生器を提供すること。
【解決手段】本発明の内部電圧発生器は、基準電圧を用いて内部電圧のレベルを検出する検出部２１０と、該検出部の出力信号に応じて、前記内部電圧を出力する内部電圧端を放電駆動する第１の駆動部２２０と、該第１の駆動部に流れる放電電流を感知する電流感知部２３０と、該電流感知部の出力信号に応じて、前記内部電圧端を充電駆動する第２の駆動部２４０とを備える。 （もっと読む）

【課題】短絡時にＦＥＴの破壊を防ぐこと。
【解決手段】本発明の駆動回路（１４）はＦＥＴ（ＭＰ１、ＭＰ２、ＭＮ１、ＭＮ２、ＭＰ３、ＭＮ３、ＭＰ４）を具備する。ＦＥＴ（ＭＮ１）は、ＦＥＴ（ＭＰ１）に接続され、そのゲートに信号ＩＮ１が供給される。ＦＥＴ（ＭＰ１、ＭＮ１）の接点Ａ１にはＦＥＴ（ＭＰ２）のゲートが接続されている。ＦＥＴ（ＭＮ２）は、ＦＥＴ（ＭＰ２）に接続され、そのゲートに信号ＩＮ２が供給される。ＦＥＴ（ＭＰ２、ＭＮ２）の接点Ｂ１にはＦＥＴ（ＭＰ１）のゲートが接続されている。ＦＥＴ（ＭＰ３）は、ノードＯＵＴに接続され、そのゲートが接点（Ｂ１）に接続されている。ＦＥＴ（ＭＮ３）は、ノードＯＵＴに接続され、そのゲートに信号ＩＮ３が供給される。ＦＥＴ（ＭＰ４）は、そのソースが接点Ａ１に接続され、そのドレインがノードＯＵＴに接続され、そのゲートが接点Ｂ１に接続されている。 （もっと読む）

【課題】 半導体装置の電源投入時におけるノイズの影響及び電圧降下を抑制すること。
【解決手段】 本半導体装置は、複数の内部回路に第１電圧を供給するための第１電源線及び第２電源線を備える。第１電源線と内部回路の間には第１スイッチが、第２電源線と内部回路の間には第２スイッチがそれぞれ設けられている。制御回路２０は、複数の内部回路１〜３のうち一の内部回路３の電源投入時において、第１スイッチＳＷ３Ａに続いて第２スイッチＳＷ３Ｂをオンにすることで電源を投入する。また、電源投入に伴い発生するノイズ及び電圧降下の大きさに基づいて、他の動作中の内部回路１〜２における第１スイッチＳＷ１Ａ及びＳＷ２Ａを制御する。この構成によれば、内部回路の電源投入時におけるノイズの影響及び電圧降下を抑制することができる。 （もっと読む）

【課題】 温度条件が変化しても停止電圧との適切な電位差を保ち低消費電力を実現する集積回路装置等を提供する。
【解決手段】 集積回路装置１であって、第１の振幅と比べて、入力された発振信号４００の振幅の方が大きい場合に、第１の矩形波信号４０８を出力する第１の矩形波信号生成部１１と、前記第１の振幅よりも大きな第２の振幅と比べて、前記発振信号４００の振幅の方が大きい場合に、第２の矩形波信号４０２を出力する第２の矩形波信号生成部１２を含む。 （もっと読む）

【課題】従来と異なる形式のレベルシフタを提供する。
【解決手段】レベルシフタ２００は、第１下側電圧ＶｓｓＬと第１上側電圧ＶｄｄＬのいずれかのレベルをとる入力信号Ｉｎを、第２下側電圧ＶｓｓＨと第２上側電圧ＶｄｄＨのいずれかのレベルをとる出力信号Ｏｕｔにレベルシフトする。ＳＲフリップフロップ１００の出力信号Ｏｕｔは、そのセット端子への信号のポジティブエッジに応じて第２上側電圧ＶｄｄＨに遷移し、そのリセット端子への信号のポジティブエッジに応じて第２下側電圧ＶｓｓＨに遷移する。ＡＮＤゲート２０２は、ＳＲフリップフロップ１００の出力信号Ｑに対して反転論理レベルを有するフィードバック信号ＦＢＱと入力信号Ｉｎとの論理積を、ＳＲフリップフロップ１００のセット端子へと出力する。ＮＯＲゲート２０４はフィードバック信号ＦＢＱと入力信号Ｉｎとの否定論理和を、ＳＲフリップフロップ１００のリセット端子へと出力する。 （もっと読む）

【課題】断熱的回路動作と非断熱的回路動作を切り替え可能である回路装置、電子機器及び電源供給方法等を提供すること。
【解決手段】回路装置は、論理回路２００と、電源回路１００と、を含む。第１のモードでは、電源回路１００は、非直流の電源電圧ＶＰＫ、ＶＭＫを論理回路２００に供給し、論理回路２００は、その非直流の電源電圧ＶＰＫ、ＶＭＫが供給されることで断熱的回路動作を行う。第２のモードでは、電源回路１００は、直流の電源電圧ＶＤＤ、ＶＳＳを論理回路２００に供給し、論理回路２００は、その直流の電源電圧ＶＤＤ、ＶＳＳが供給されることで非断熱的回路動作を行う。 （もっと読む）

【課題】クロックゲーティングを行う論理回路において、待機電力を低減すること又は誤動作を抑制すること。
【解決手段】論理回路は、クロック信号が供給されない期間に渡って、ソース端子及びドレイン端子に電位差が存在する状態でオフするトランジスタを有する。該トランジスタのチャネル形成領域は、水素濃度が低減された酸化物半導体によって構成される。具体的には、当該酸化物半導体の水素濃度は、５×１０^１９（ａｔｏｍｓ／ｃｍ^３）以下である。そのため、当該トランジスタのリーク電流を低減することができる。その結果、当該論理回路の待機電力を低減すること及び誤動作を抑制することができる。 （もっと読む）

【課題】通常動作モード、低消費電力動作モードでの省電力化等を図れる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、外部電源電圧ＶＤＤＥを受けて、外部電源電圧ＶＤＤＥを降圧した第１の電源電圧ＶＤＤＡを出力する第１のレギュレーターＲＧ１と、外部電源電圧ＶＤＤＥを受けて、外部電源電圧ＶＤＤＥを降圧した第２の電源電圧ＶＤＤＢを出力する第２のレギュレーターＲＧ２と、第１の電源電圧ＶＤＤＡが供給され、通常動作モード及び低消費電力動作モードにおいて動作する第１のロジック回路ＬＧ１と、第２の電源電圧ＶＤＤＢが供給され、通常動作モードにおいて動作し、低消費電力動作モードでは非動作になる第２のロジック回路ＬＧ２を含む。 （もっと読む）

アクティブデバイスに対するバイアス電圧を発生する装置が開示され、第１の電圧源と、第１の電圧源に応答してチャージを発生するように適応されたキャパシティブエレメントと、アクティブデバイスに対するバイアス電圧を発生するためにチャージを供給するように適応された第１のスイッチングエレメントとを備える。本装置は、アクティブデバイスの１以上の特性に基づいてキャパシティブエレメントをコントロールするように適応されコントローラを備えるかもしれない。コントローラは、リファレンス電圧に基づいて、すなわちアクティブデバイスの１以上の特性に基づいて前記キャパシティブエレメントのキャパシタンスをコントロールかもしれない。
（もっと読む）

【課題】電源スイッチがオフからオンの状態に遷移するときの突入電流を防ぐことにより電源スイッチオンに起因する電源ノイズの発生を防止する半導体装置及び電源スイッチ回路を提供する。
【解決手段】電源スイッチ回路が、ソースが第１の電源にドレインが前記機能回路に接続された電源スイッチトランジスタと、電源スイッチトランジスタのオンオフを制御する制御信号を入力とし、電源スイッチトランジスタのドレインと、ソースと、ゲートとにそれぞれ接続され制御信号に基づいて電源スイッチトランジスタをオフからオンの状態にスイッチさせるとき、電源スイッチトランジスタのソースドレイン間電圧が小さくなるほど電源スイッチトランジスタのソースゲート間電圧が大きくなるように電源スイッチトランジスタのゲート電圧を制御する電源スイッチトランジスタ制御回路と、を備える。 （もっと読む）

【課題】高速に信号伝送可能なレベルシフト回路を提供する。
【解決手段】第１の電源電圧で動作する第１の回路と前記第１の電源電圧よりも高い第２の電源電圧で動作する第２の回路との間に接続され、一端に入力された信号を他端に出力する第１のスイッチ素子を有し、前記第１のスイッチ素子の他端に抵抗要素を介して前記第１または第２の電源電圧が供給される伝送回路と、前記第１のスイッチ素子がオフの状態になった場合に、前記第１のスイッチ素子の他端に前記抵抗要素を介して流れる電流と同一方向に電流を供給する制御回路と、を備えたことを特徴とするレベルシフト回路が提供される。 （もっと読む）

【課題】外部負荷を駆動する入出力回路を有するデジタル回路と、外部回路と通信を行う通信回路を備えるアナログ回路とを混載して成る半導体集積回路において、入出力回路による内部発生ノイズを低減し、アナログの通信回路における通信エラーの発生を抑える。
【解決手段】外部負荷となるメモリ５を駆動する入出力回路３とＣＰＵ２とを有するデジタル回路と、イーサーネットによって外部回路と通信を行う通信回路４１を備えるアナログ回路４とを混載して成る半導体集積回路１において、前記入出力回路３と電源ＶＤＤとの間に電圧調整回路６を介在して、入出力回路３への供給電源電圧ＶＤＤ’を可変にする。そして、ＣＰＵ２が前記通信回路４１からエラー通知Ｆ２を受信すると、電圧制御回路６へ電圧制御信号Ｆ３を出力し、前記入出力回路３の動作を保証できる下限電圧までの範囲で、パッド３１，３２に加わる電圧を低下させ、ノイズＦ１を抑える。 （もっと読む）