【課題】回路面積の増大を抑え、回路ブロックに電源供給するための複数の電源スイッチをオンするための時間間隔を適切に制御できるようにする。
【解決手段】回路ブロックに対する電源供給を管理する電源管理ユニット１１と、回路ブロックＡ１２への電源供給を制御する複数の電源スイッチＰＳＷＡと、回路ブロックＡに供給する電源で動作し、その電位に応じた遅延を生成する遅延生成器１３とを備え、電源スイッチは、電源供給を行うためにオン状態に制御されるときに、電源管理ユニット及び遅延生成器１３の出力に基づいて回路ブロックＡに供給される電源電位に応じた時間間隔で順次オン状態にするようにして、電源スイッチをオンするための時間間隔を回路ブロックＡに供給される電源電位に応じて自動的に調整して電源供給を行う。 （もっと読む）

【課題】容易に低振幅信号を高振幅信号に変換可能なレベルシフト回路を提供すること。
【解決手段】本発明にかかるレベルシフト回路は、電源端子Ｅ１と出力ノード３、４間にそれぞれ接続され低振幅の入力信号を制御端子にそれぞれ受けるＮＭＯトランジスタＭ１、Ｍ２と、電源端子Ｅ２と出力ノード３、４間にそれぞれ接続されたＰＭＯＳトランジスタＭ３、Ｍ４と、ＰＭＯＳトランジスタＭ３のゲートと出力ノード４との間に接続され、ゲートが出力ノード３に接続されたＰＭＯＳトランジスタＭ５と、ＰＭＯＳトランジスタＭ４のゲートと出力ノード３との間に接続され、ゲートが出力ノード４に接続されたＰＭＯＳトランジスタＭ６と、ＰＭＯＳトランジスタＭ３をオフする方向にそのゲート電圧を変化させる作用を有する負荷素子１１と、ＰＭＯＳトランジスタＭ４をオフする方向にそのゲート電圧を変化させる作用を有する負荷素子１２と、を備える。 （もっと読む）

【課題】マルチプレクサとクロック分割回路との間における相互の電源ノイズの影響を低減する。
【解決手段】外部クロック信号ＣＫに基づいて内部クロック信号ＬＣＬＫ１を生成するＤＬＬ回路１００と、内部クロック信号ＬＣＬＫ１に基づいて、互いに位相の異なる内部クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂを生成するクロック分割回路２００と、内部データ信号ＣＤ，ＣＥに基づいて、クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂにそれぞれ同期した内部データ信号ＤＱＰ，ＤＱＮを出力するマルチプレクサ３００とを備える。クロック分割回路２００に供給される内部電源電圧ＶＰＥＲＩ２とマルチプレクサ３００に供給される内部電源電圧ＶＰＥＲＩ３は、互いに異なる電源回路８２，８３によって生成され、且つ、該半導体装置内で分離されている。これにより、相互にノイズの影響を及ぼし合うことがなくなる。 （もっと読む）

【課題】電源分離領域内の配線密度を低下させる。
【解決手段】動作モードに応じて電源電圧が供給される電源線ＶＶＤＤと、常に電源電圧が供給される電源線ＶＤＤと、通常モードで電源線ＶＶＤＤを電源線ＶＤＤに接続するか、またはスリープモードで電源線ＶＶＤＤを接地電位とするか、を切り替える電源切替回路（１０４、１１１、１１０が相当）と、電源線ＶＶＤＤから電源供給されスリープモードでは動作を停止する第１回路ブロック１０１と、電源線ＶＤＤからの電源供給によって常に動作可能とする第２回路ブロック１０３と、電源線ＶＶＤＤの電位が接地電位近傍にあるか否かにそれぞれ応じて、第２回路ブロック１０３の入力端をハイレベルにするか、第１回路ブロック１０１の出力信号を第２回路ブロック１０３に伝達可能とするか、を制御する入力制御回路（１１４、１１８が相当）と、を備える。 （もっと読む）

【課題】チップ面積を増大させることなく突入電流の発生を抑制することができる電源スイッチ回路を提供することである。
【解決手段】本発明にかかる電源スイッチ回路は、第１の電源線２１と第２の電源線２２との間に接続され、第１の電源線２１と第２の電源線２２との接続および非接続を第１のイネーブル信号４に応じて切り替える第１のスイッチ素子１と、第１の電源線２１と第２の電源線２２との間に接続され、第１の電源線２１と第２の電源線２２との接続および非接続を切り替える第２のスイッチ素子２と、第２の電源線２２から電源が供給される論理ゲートを少なくとも１つ備え、第２のスイッチ素子２を制御するスイッチ制御回路３と、を有する。スイッチ制御回路３は、スイッチ制御回路３に供給される第２のイネーブル信号５及び第２の電源線２２の電圧に基づいて第２のスイッチ素子２を制御する。 （もっと読む）

【課題】低電源電圧状態で、ビットラインプリチャージ電圧又はセルプレート電圧を安定的に駆動し、待機電流ＩＤＤ２Ｐ及び動作電流を最小化すること。
【解決手段】電源電圧のハーフレベルの基準電圧を利用し、異なるレベルのバイアス信号を生成するバイアス信号生成手段と、出力端の電圧レベルに応答してプルダウン駆動信号を生成する駆動信号生成手段と、駆動信号に応答して出力端を駆動する電圧駆動手段と、出力端の電圧レベルに応じてプルアップ駆動信号／プルダウン駆動信号を生成する駆動信号生成手段と、前記プルアップ駆動信号／プルダウン駆動信号に応答して前記出力端をプルアップ駆動／プルダウン駆動するプルアップＰＭＯＳトランジスタ／プルダウンＮＭＯＳトランジスタと、第１多重化手段と、第２多重化手段とを備える半導体メモリ素子の電圧発生装置。 （もっと読む）

【課題】製造プロセス条件の変動に関わらず短い電源立ち上げ時間を確保することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の電源線と第２の電源線との間に並列に配置された複数の電源スイッチと、複数の電源スイッチを設定時間間隔で順次導通させる駆動回路と、第２の電源線と第３の電源線との間に配置される内部回路と、第２の電源線と第３の電源線との間の電圧が上昇して所定値に到達すると検知信号をアサートする昇圧検知回路と、検知信号のアサート時において導通状態にある複数の電源スイッチの数に応じて設定時間間隔を変化させる制御回路とを含む。 （もっと読む）

【課題】本実施例におけるセレクタ回路は、所定ノードに対する充電と放電により入力信号の選択動作を行う前段の選択回路において余計な消費電流が生じるのを防止し、回路の消費電力を低減することを目的とする。
【解決手段】本実施例におけるセレクタ回路は、第１選択制御信号に基づいて複数の入力信号のうちの１つを選択して第１出力信号を出力する複数の第１選択回路と、第２選択制御信号に基づいて複数の第１出力信号のうちの１つを選択して出力する第２選択回路を含み、第１選択回路の各々が、第１期間に第１ノードと第１電源を電気的に接続して第１ノードを充電する充電回路と、第１ノードと第２電源の間に設けられ、第１期間の後に続く第２期間に第１選択制御信号、複数の入力信号及び第２選択制御信号に基づいて、第１ノードと第２電源を電気的に接続して、充電された第１ノードを放電させる否かを制御する放電制御回路を含むことを特徴とする。 （もっと読む）

【課題】レベルシフト回路における、低電圧動作、高耐圧、低消費電流、高速動作、検査容易化を目的とする。
【解決手段】第１のレベルシフト要素（１）として、低い電圧の場合に電源ＯＮで動作状態として用い、電源電圧が高い場合には素子の耐圧を確保して電源ＯＦＦし停止状態で用いる低電源電圧用レベルシフト回路を備え、第２のレベルシフト要素（２）として、電源電圧が低い場合には電源ＯＦＦし停止状態で用い、電源電圧が高い場合に、素子の耐圧を確保して電源ＯＮし動作状態で用いる高電源電圧用レベルシフト回路とを備え、電源電圧によって切り替えられるように構成する。 （もっと読む）

【課題】内部電位のずれを短時間で調整することができる内部電位発生回路を提供することを課題とする。
【解決手段】内部電位発生回路は、参照電位テストモードにおいてクロック信号に同期してカウントを行う参照電位カウンタ（２０５）と、参照電位カウンタのカウント値に応じた参照電位を生成する参照電位発生回路（２０３）とを有し、第１の内部電位発生回路は、参照電位テストモードにおいて参照電位カウンタのカウントに並列してクロック信号に同期してカウントを行う第１のカウンタ（２２５）と、参照電位テストモードにおいて第１のカウンタのカウント値に応じて外部電位を抵抗分割した第１の比較電位を生成する第１の比較電位発生回路（２２３）と、第１の比較電位が参照電位発生回路により生成される参照電位より低いときには第１の内部電位を昇圧する第１の電位発生回路（２２６）とを有する。 （もっと読む）

【課題】リーク電流がスイッチ回路に接続される回路に影響を与えることを抑制することが可能なスイッチ回路の提供。
【解決手段】第１の電位と第２の電位の間の接続状態をオンオフする第１のトランジスタと、該第１のトランジスタのドレインにソースが接続され、前記第１のトランジスタと略同一の特性を有する第２のトランジスタとを備え、前記第１のトランジスタをオフした時に、前記第１のトランジスタのゲート−ソース間電圧Ｖ_GS1と、前記前記第２のトランジスタのゲート−ソース間電圧Ｖ_GS2が略等しくなることを特徴とするスイッチ回路。 （もっと読む）

【課題】電源電圧を高くしてもトランジスタのゲート耐圧を上げる必要がなく、低電源電圧から高電源電圧まで広範囲に使用できるレベルシフト回路を提供する。
【解決手段】レベルシフトトランジスタ１０５は、入力トランジスタ１０１と負荷トランジスタ１０３との間に、レベルシフトトランジスタ１０６は、入力トランジスタ１０２と負荷トランジスタ１０４との間にそれぞれ接続される。レベルシフトトランジスタ１０５，１０６の各ゲートＧは共通接続され、その共通接続点にはレベルシフト電圧生成回路１２０で生成されたレベルシフト電圧Ｖｓｃが電圧源Ｖ１の大きさに応動して印加される。負荷トランジスタ１０３，１０４のソース−ゲート間に印加される電圧Ｖ_ＳＧは、レベルシフト電圧Ｖｓｃによって、電圧源Ｖ1が増減してもほぼ一定になるように設定される。これにより、負荷トランジスタ１０３，１０４を低耐圧のトランジスタで構成することができる。 （もっと読む）

【課題】基準電圧生成回路に電源電圧が投入されてから安定平衡状態に達するまでの時間を短縮する回路を提供することを課題とする。
【解決手段】スタートアップ回路から基準電圧生成回路に入力される初期電圧を、基準電圧生成回路の安定平衡状態における内部電圧に近い電圧とすればよい。また、このような電圧を電源が遮断された状態でも保持しておくことができ、且つ起動時に出力することのできるスタートアップ回路とすればよい。 （もっと読む）

【課題】 電源ノイズを緩和しながら、内部回路が動作を開始するまでの時間を短縮する。
【解決手段】 内部回路は、基板電圧が供給されるトランジスタを含み、内部電源電圧を受けて動作する。電源スイッチは、内部回路を動作させるための電源オン信号の活性化中に外部電源線を内部電源線に接続する。基板電圧制御回路は、電源オン信号の活性化により上昇する内部電源電圧が目標電圧を超えたときに、基板電圧を第１電圧から第２電圧に変更する。第１電圧を基板電圧として受けているトランジスタのソース・ドレイン間電流は、第２電圧を基板電圧として受けているトランジスタのソース・ドレイン間電流より少ない。このため、電源スイッチがオンした後、内部電源電圧が低い期間にトランジスタのソース・ドレイン間電流を少なくでき、内部回路を流れる貫通電流を少なくできる。 （もっと読む）

【課題】
低い電源電圧でも動作可能な論理回路を提供する。
【解決手段】
論理回路は，電源電圧側に接続された第１導電型の第１のMOSFETと，基準電圧側に接続されゲートに入力信号が供給される第１導電型の第２のMOSFETと，第１，第２のMOSFETの電流端子の接続ノードに接続された出力端子と，第１のMOSFETのゲートとソース間に設けられたカップリングキャパシタと，第１のMOSFETのゲートと電源電圧との間に設けられた抵抗とを有する。 （もっと読む）

【課題】 簡単な回路構成にて、３．３Ｖのハイレベルと０Ｖローレベルとを有する第１制御信号を、５Ｖのハイレベルと０Ｖのローレベルとを有する第２制御信号に変換して出力する。
【解決手段】 レベルシフト回路１は、抵抗Ｒ１と、ダイオードＤ１と、コンデンサＣ１、Ｃ２と、トランジスタＱ１〜Ｑ４とを備える。レベルシフト回路１は、マイコンからの第１制御信号がローレベルのときにコンデンサＣ１、Ｃ２を、＋３．３Ｖ電源電圧によって別個に充電させ、かつ、ローレベルの第２制御信号を出力する。レベルシフト回路１は、第１制御信号がハイレベルのときにコンデンサＣ１、Ｃ２の充電電圧を加算した値のハイレベルの第２制御信号を出力する。 （もっと読む）

【課題】低電圧側の電源が遮断された時にレベルシフト回路を電源電圧と切り離すことなくロウレベルまたはハイレベルに出力を固定する。
【解決手段】レベルシフト回路にはレベルシフタ１１と、イネーブル回路１２とが設けられている。レベルシフタ１１は、低電圧入力を高電圧出力に変換する。イネーブル回路１２は、低電圧入力の代わりにイネーブル信号Ｂをレベルシフタ１１に入力し、レベルシフタ１１の出力信号Ｚをロウレベルまたはハイレベルに固定する。 （もっと読む）

【課題】設計期間が短く、面積効率が高く、電源配線における電圧降下が小さな半導体チップと、その設計方法を提供する。
【解決手段】この半導体チップは、複数の電源ドメインＤ１〜Ｄ４に分割された内部回路２を備える。互いに異なる電流駆動能力を有する複数種類のレギュレータＲ１，Ｒ２を予め準備しておき、各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要なレギュレータの種類と数を選択し、選択した１または２以上のレギュレータによって当該電源領域用の電源回路を構成する。したがって、設計期間が短くて済む。 （もっと読む）

【課題】回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することである。
【解決手段】本発明にかかるレベルシフタ回路１は、第１の電圧変換回路１１、第２の電圧変換回路１２を備える。第１の電圧変換回路１１は、電源電位ＧＮＤと電源電位ＶＤＤＬとの間の振幅を有する入力信号ＩＮが入力されると共に、電源電位ＶＤＤＬよりも高い電源電位ＶＤＤＨが供給される。また、電源電位ＶＤＤＨの電源線４１から供給される電流を制限する電流制限回路３４を備え、入力信号ＩＮよりも大きな振幅を有する電圧信号を入力信号ＩＮに応じて出力する。第２の電圧変換回路１２は、電源電位ＶＤＤＨが供給されると共に、第１の電圧変換回路１１から出力された電圧信号に応じて電源電位ＧＮＤと電源電位ＶＤＤＨとの間の振幅を有する出力信号を出力する。 （もっと読む）

【課題】半導体装置のデータ入力回路における消費電力を削減すること。
【解決手段】半導体装置は、クロック信号の立ち上がりエッジおよび立ち下がりエッジの少なくともいずれか一方の近傍の期間において活性状態となる制御信号を生成して出力する制御信号生成回路と、制御信号が活性状態である期間においてデータ信号を受信可能な活性状態となり、それ以外の期間において非活性状態となるデータ入力回路と、を備えている。 （もっと読む）