【課題】より少ない面積を消費し、かつ、作製するのに費用効果性がより高いが、論理ゼロと論理１の両方の入力について安定である、標準セルで使用するための単一ＮＷＥＬＬ設計などの電圧レベルシフタについての要求が存在する。
【解決手段】入力電圧領域からの入力信号を受信し、前記信号をシフト電圧領域内のシフト信号に変換する電圧レベルシフタが提供される。電圧レベルシフタは、入力と、スイッチング回路要素と、パストランジスタと、出力とを有する。スイッチング回路要素は、前記入力電圧領域が論理ゼロに相当するとき、前記供給電圧レールから前記パストランジスタの出力を絶縁するよう構成される。 （もっと読む）

【課題】低消費電流でノイズ耐性に優れた高圧側パワートランジスタを駆動する回路を提供する。
【解決手段】低圧側入力信号（ＨＩＮ）に従って短い期間活性状態となるワンショットパルス（ＯＮ＿Ｂ）を生成するワンショット回路（１１）を設ける。第１および第２の電流供給部（１４，１６）により、入力信号およびワンショットパルスの発生するワンショットパルス信号に従って内部ノード（１５）に電流を供給する。第１の内部ノードを流れる電流をウイルソンカレントミラー回路（２０）で受け、電流検出部（Ｒ３）により電圧信号に変換し、ゲートドライバ（ＤＲＶ）により、スイッチングパワートランジスタの駆動信号を生成する。 （もっと読む）

【課題】リーク電流を低減し一定電圧を長時間にわたって保持することのできる電圧制御回路を提供する。
【解決手段】
複数の容量と、前記各容量に対応して設けられ前記各容量を所定のノードに選択的に接続する第１のスイッチと、リセット信号に応じて前記ノードをリセットし、該リセット信号が供給されないときにバックバイアスがかけられるリセットトランジスタとを含む。これにより、リーク電流を最小にし、一定電圧を長時間保持することができる。 （もっと読む）

【課題】専用の電源配線を追加することなく、待機時に電源を遮断しても状態を保持することのできる半導体装置及びその制御方法を提供する。
【解決手段】電源電圧を供給する電源配線と、電源配線と基準電位との間に接続された論理回路と、を含み、待機時に、電源配線から論理回路への電源の供給を停止し、前記電源配線に代えて信号配線から電源電圧を供給する。 （もっと読む）

【課題】ゲート面積を増大させることなく、電界効果トランジスタ間のしきい値電圧のバラツキを自律的に補正させる。
【解決手段】補正回路１２は、電子回路１１に含まれる半導体素子間の電気的特性の差が所定の周期内の電気的特性の劣化量より大きい場合、その電気的特性の劣化量の小さい方の半導体素子の劣化を進行させ、電子回路１１に含まれる半導体素子間の電気的特性の差が所定の周期内の電気的特性の劣化量より小さい場合、その電気的特性に差のある半導体素子の劣化を所定の周期ごとに交互に進行させる。 （もっと読む）

【課題】デューティ比を維持したレベルシフト回路を提供する。
【解決手段】低電圧系電源電圧Ｖｄｄ１と接地電位ＧＮＤを振幅とする入力信号を受け、高電圧系電源電圧Ｖｄｄ２と接地電位の間の振幅に変換した出力信号電圧Ｖｏｕｔを出力するレベルシフト電圧生成回路２０１と、レベルシフト電圧生成回路のレプリカ構成とされ、低電圧系の閾値電圧と高電圧系の閾値電圧を監視し、入力電圧を低電圧系の論理閾値に、出力電圧を高電圧系の論理閾値として、入力電圧が低電圧系の論理閾値を横切るとき、出力電圧が高電圧系の論理閾値を横切るように同期した出力電圧を生成させるレプリカ回路２０２と、レベルシフト電圧生成回路の出力電圧とレプリカ回路の出力電圧の変動を調整するためのバイアスを生成し、前記レベルシフト電圧生成回路と前記レプリカ回路に供給するバイアス生成回路２０３と、を有する。 （もっと読む）

【課題】小型で小電力の高速動作するレベルシフト回路を提供する。
【解決手段】基準電圧にソースがそれぞれ接続され、第1の信号と第1の信号の反転信号がゲートにそれぞれ入力される第1導電型の第1と第2のトランジスタと、第2の電源電圧にソースが接続された第2導電型の第3のトランジスタと、第2の電源電圧にソースが接続され、ドレインから第2の信号を出力する第2導電型の第4のトランジスタとを有し、第1と第2の第1導電型トランジスタのドレインに第1と第2の第2導電型トランジスタのドレインがそれぞれ接続され、第3と第4のトランジスタのゲートとドレインはそれぞれ電気的に交差接続され、さらに、交差接続において、第3のトランジスタのドレインと第4のトランジスタのゲートの間にソース、ドレインが接続され、ゲートが第4のトランジスタのドレインに接続された第2導電型の第5のトランジスタを有するレベルシフト回路。 （もっと読む）

【課題】定常状態においては電力消費が少なく、且つ、電源投入時においても出力状態の確定が保証されるレベルシフト回路を提供する。
【解決手段】一次側の電位系より高電位の二次側の電位系に論理値信号を伝達するレベルシフト回路であって、一次側の電位系で動作するパルス生成回路１１とＮチャンネルＭＯＳＦＥＴＭ１１およびＭ１２から構成される入力回路１０と、二次側の電位系で動作するインバータＵ２１およびＵ２２を、互いの入力と出力の間に接続された抵抗を介して環状に接続して構成されるラッチ回路２０と、二次側の高電位あるいは低電位に設定する初期値設定回路３１あるいは３２を備え、少なくとも一方のインバータの入力に初期値設定回路を接続することにより、電源投入時の出力状態を確定する。 （もっと読む）

【課題】電源電圧を制御する回路ブロックを流用する場合に貫通電流を防止するインターフェースの再設計の手間を緩和する。
【解決手段】第１チップ（ＣＨＰ１）は、第１及び第２ノード、電源電圧が供給される第１回路ブロック、第３と第２ノード間にソース・ドレイン経路を有する第１MOSトランジスタ、そのオン／オフを制御する第１制御回路、及び電源電圧と共に第１回路ブロックの出力が入力される第１変換回路を備える。第２チップ（ＣＨＰ２）は、第４及び第５ノード、電源電圧と共に第１変換回路の出力が入力される第２変換回路を備える。第１制御回路は、第１MOSトランジスタがオンの場合、第１状態の第１制御信号を第１変換回路に出力し、第１変換回路は第１回路ブロックの信号を第２変換回路に出力する。第１MOSトランジスタがオフの場合、第２状態の第１制御信号を第１変換回路に出力し、第１変換回路はその出力を第１又は第２ノードの電位に制御する。 （もっと読む）

【課題】常時電源オン回路領域の電源が先に遮断されても電源オフ回路領域に悪影響を及ぼすことを防止する半導体集積回路を提供する。
【解決手段】第１電源から電力供給される回路領域である電源オンドメインと、第２電源から電力供給される回路領域である電源オフドメインとを同一チップ上に備え、電源オンドメインは、第１電源がオンかつ第２電源がオフであるときに電源オフドメインと電源オンドメインとの間で入出力される信号を遮断する第１信号遮断部と、第２信号遮断部の遮断を有効または無効にする旨を示す第１制御信号を出力する遮断制御部とを備え、電源オフドメインは、遮断制御部からの遮断を有効にする旨を示す第１制御信号に基づき、電源オンドメインと電源オフドメインとの間で入力される信号を遮断する第２信号遮断部を備え、前記遮断制御部は、第１電源からの電源供給の停止を検出したとき、遮断を有効にする旨を示す第１制御信号を出力する。 （もっと読む）

【課題】パワースイッチをオンとする際に発生する電源ノイズが許容値を超えないようにし、かつ、内部回路に与える電源電圧の立ち上がり時間を短縮することができるようにした半導体集積回路装置を提供する。
【解決手段】信号処理回路１５に対する電源投入時に、パワースイッチをなすＮＭＯＳトランジスタ２１−１〜２１−４、２２−１〜２２−４のうち、まず、ＮＭＯＳトランジスタ２１−１〜２１−４をオンとする。その後、信号処理回路１５が出力端子２０−１に出力する出力信号ＯＵＴの電圧変化を検出し、電源ノイズがピーク値に達したことが検出されると、ＮＭＯＳトランジスタ２２−１〜２２−４をオンとする。 （もっと読む）

【課題】貫通電流を抑えつつ大振幅のレベル変換を実現可能なインバータ型のレベルシフト回路を提供する。
【解決手段】インバータ型のレベルシフト回路１０において、初段のＣＭＯＳインバータ回路１１のｎチャネルトランジスタ１１２のサイズを、ｐチャネルトランジスタ１１１のサイズのａ倍（例えば、１００倍）以上の極端なサイズ差に設定する。このサイズ比により、貫通電流を抑えつつ、例えば０−３Ｖ振幅から０−１２Ｖ振幅にレベル変換する場合のような大振幅のレベル変換を実現する。 （もっと読む）

【課題】貫通電流を抑えることができるとともに、トランジェントの制御の自由度が高いレベルシフト回路を提供する。
【解決手段】第１，第２のトランジスタ(111,112/121,122)およびこれらのトランジスタ間に接続された第３のトランジスタ(113/123)を有する第１，第２の回路部11,12は、第１電源vddと第２電源vssとの間に並列に接続されている。第１の回路部11の第３のトランジスタ113のゲート電極は第２の回路部12の出力ノードに、第２の回路部12の第３のトランジスタ123のゲート電極は第１の回路部11の出力ノードにそれぞれ接続されている。このレベルシフト回路において、第２の回路部12の入力ノードNin2に入力される第１振幅のパルス信号in1を第２振幅のパルス信号outにレベルシフトする際に、第１の回路部11の入力ノードNin1の電圧値によって第２振幅のパルス信号outのトランジェントを制御する。 （もっと読む）

【課題】半導体集積回路の動作速度を向上し、アクティブ時の消費電力、スタンバイ時の消費電力を共に低減し、チップ面積を小さくする。
【解決手段】半導体集積回路は、クロックにより制御される第１、第２、第３フリップフロップ回路、第１論理回路段及び第１論理回路段より段数の少ない第２論理回路段を有する。第１電位を有する第１電位組を動作電源とする第１論理ゲートと第１電位より小さい第２電位を有する第２電位組を動作電源とする第２論理ゲートを含む。第１論理ゲートを構成する第１MISトランジスタはウエル領域に第１電位組の何れかの電位が与えられる。第２論理ゲートを構成する第２MISトランジスタはウエル領域に第１電位組の何れかの電位が与えられる。第２論理回路段は、第１論理回路段より第２論理ゲートの数が多い。 （もっと読む）

【課題】複数の電源スイッチを個別に制御する制御回路を設けることなく、電源遮断領域の電源を復帰させる際、電源電圧の降下を可及的に低減する。
【解決手段】電源線ＶＤＤに接続された複数のパワーグループＰＧ１〜ＰＧｎを有する、パワードメインＰＤと、
一端が仮想接地線ＶＶＳＳを介して各パワーグループＰＧ１〜ＰＧｎに接続され、他端が接地線ＶＳＳに接続され、制御端子に入力される共通の制御信号ＥＮＢによりオン／オフ制御される、複数の電源スイッチＳＷ１〜ＳＷｎと、
複数の電源スイッチＳＷ１〜ＳＷｎごとに設けられた、制御信号ＥＮＢを遅延させる複数の遅延素子Ｃ１〜Ｃｎと、
を備える半導体集積回路であって、各遅延素子Ｃ１〜Ｃｎの遅延量を少なくとも２種類にすることで、各パワーグループを流れるラッシュカレントのピークを時間的に分散させる。 （もっと読む）

【課題】低消費電力化を図ることができ、信頼性に優れたレベルシフト回路を提供する。
【解決手段】レベルシフト回路は、第１入力端子ＩＮ及び第２入力端子ＩＮＢに入力される信号ＶＩＮ、ＶＩＮＢの電圧のレベルを高電位電源電圧又は低電位電源電圧にシフトして出力端子ＯＵＴから出力する。レベルシフト回路は、第１乃至第６トランジスタＴｒ１−６と、容量部とを備えている。第１乃至第６トランジスタＴｒ１−６は、全てＮチャネル型又はＰチャネル型である。 （もっと読む）

複合電子回路アセンブリは、パッケージ内で重ね合わされた２つのＭＯＳ又はＣＭＯＳ回路ダイ（１００、２００）を備える。回路アセンブリの異なるモジュールは、前記モジュールのデジタル、アナログ又はハイブリッドの特性に基づいて２つのダイに分散配置される。そのような分散配置により、回路アセンブリのデジタルモジュールを一方のダイに集め且つアナログ又はハイブリッドモジュールを他方のダイに集めることができる。従って、回路アセンブリの生産コスト、開発時間及び消費電気エネルギーが縮小されてもよい。 （もっと読む）

【課題】簡単な回路でラッシュカレントを抑制し、安定した電源電圧の供給を可能にする。
【解決手段】 入力電源線と出力電源線との間の導通を制御する１つ以上の第１のトランジスタＴＰ１と、前記入力電源線と前記出力電源線との間の導通を制御する１つ以上の第２のトランジスタＴＰ２と、前記第１のトランジスタに接続された第１の制御線に前記１つ以上の第１のトランジスタを駆動するための第１の制御信号を供給する第１のバッファＢ１と、前記第１の制御線を介して前記第１の制御信号が供給されて前記１つ以上の第２のトランジスタを駆動するための第２の制御信号を発生して前記１つ以上の第２のトランジスタに接続された第２の制御線に供給する第２のバッファＢ２と、前記第１の制御線と前記出力電源線との間に接続された１つ以上のコンデンサＣ１とを具備したことを特徴とする。 （もっと読む）

【課題】低コスト化が可能な電源遮断スイッチを有する半導体集積回路装置を提供する。
【解決手段】半導体基板１０上に形成された回路ブロック１１及び回路ブロック１３と、選択的に電源供給及び電源非供給を切り替える電源遮断スイッチ１６の一端が回路ブロック１１、１２のブロック電源線２１と接続され、電源遮断スイッチ１６の他端が個々に区別された電源パッド２６に接続された複数の独立電源配線１７と、少なくとも回路ブロック１３を囲んで配置された少なくとも一部が環状をなす内部共通電源線２５を有し、内部共通電源線２５を経由した一端が回路ブロック１３と接続され、内部共通電源線２５を経由した他端が電源パッド２６に接続された共通電源配線１８とを備える。 （もっと読む）

【課題】インピーダンス整合のためのコストを増大させずに高周波クロック信号の伝送効率を高める。
【解決手段】一実施形態に係るクロック供給装置は、クロック信号を生成するクロックジェネレータ２１に接続される第１伝送線路Ｔ１と、このクロックジェネレータ２１の出力インピーダンスとは異なる入力インピーダンスを持つクロック供給先１２Ａに接続される第２伝送線路Ｔ２と、第１および第２伝送線路Ｔ１，Ｔ２を容量結合するキャパシタＣＰ１と、第１伝送線路Ｔ１上でクロック信号の反射を抑制するプルアップ抵抗ＲＰ１と、分圧で得られる電位をクロック信号の基準電位として第２伝送線路Ｔ２に印加する一対の分圧抵抗ＲＰ３，ＲＰ２とを備える。一対の分圧抵抗ＲＰ３，ＲＰ２は第２伝送線路Ｔ２上のインピーダンスをクロック供給先１２Ａの入力インピーダンスに整合させる抵抗比に設定される。 （もっと読む）