【課題】出力回路のインピーダンス調整の精度を向上する半導体装置を提供する。
【解決手段】各々が調整可能なインピーダンスを備える複数の単位バッファ回路を含む出力回路（１０１）と、複数の単位バッファ回路のうちの１または複数個の単位バッファ回路を選択的に活性化する制御回路（１５０）と、複数の単位バッファ回路のそれぞれのインピーダンスを調整するインピーダンス調整部（１３０）であって、複数の単位バッファ回路のうちの１つと実質的に同一の調整可能なインピーダンスを有するレプリカ回路（１３１ｅ）と、当該レプリカ回路と並列に接続され、制御回路によって選択的に活性化された１又は複数個の単位バッファ回路の個数に応じて自身を流れる電流量を変化させる負荷電流生成回路（１３１ｆ）とを含む、インピーダンス調整部と、を備えることを特徴とする。 （もっと読む）

【課題】より少ない調整ステップでキャリブレーションを完了する。
【解決手段】出力端子（ＤＱに相当）と、出力端子と接続され、出力端子を調整可能なインピーダンスで駆動する出力回路（２１０に相当）と、出力回路のインピーダンスを段階的に調整するキャリブレーション回路（１００）と、を備え、キャリブレーション回路は、キャリブレーション動作の実行を指示するコマンドを受けて、インピーダンスの調整を開始し、インピーダンスを変化させる変化幅を、開始直後に対し以降においてより狭めるように調整する。 （もっと読む）

【課題】電源線と機能回路の間に電源スイッチとして接続されるＭＯＳトランジスタのオン時のバックゲートの電圧を簡単な構造で調整することができる半導体装置を提供する。
【解決手段】一対の電源線２、３と、機能回路４ａ_０〜４ａ_ｎと、一対の電源線２、３との少なくとも一方と機能回路４ａ_０〜４ａ_ｎの間に接続されるスイッチング回路６ａ_０〜６ａ_ｎ、７ａ_０〜７ａ_ｎとを有し、スイッチング回路６ａ_０〜６ａ_ｎ、７ａ_０〜７ａ_ｎは、ソース／ドレインの一方が機能回路４ａ_０〜４ａ_ｎに接続され、他方が前記一対の電源線２、３の一方に接続される第１のＭＯＳトランジス１１と、第１のＭＯＳトランジスタ１１のゲートとバックゲートを接続する抵抗素子１２、２１と、第１のＭＯＳトランジスタ１１のゲートに接続されるゲート電圧制御回路１３と、を有する。 （もっと読む）

【課題】供給される電源電圧の変動を抑制することができる論理回路及び当該論理回路が搭載される半導体集積回路を提供すること。
【解決手段】本発明の一態様であるバッファ回路１００は、バッファ部１１、電圧検出部１２及びスイッチ部１３を有する。バッファ部１１は、電源端子Ｔ_ｓ１又は電圧レギュレータ１と電源端子Ｔ_ｓ２との間に接続されることにより電源供給され、入力信号ＩＮと同論理の信号を出力端子Ｔ_ｏｕｔへ出力する。電圧検出部１２は、出力端子Ｔ_ｏｕｔの電圧を検出し、検出結果に基づく検出信号Ｓ_ｄｅｔを出力する。スイッチ部１３は、検出信号Ｓ_ｄｅｔに応じて、バッファ部１１を電源端子Ｔ_ｓ１又は電圧レギュレータ１と接続する。 （もっと読む）

【課題】ストローブ信号の変化によって基準電位に重畳するノイズを低減し、これにより、基準電位を用いる入力レシーバ回路の動作マージンの低下を防止する。
【解決手段】ストローブ信号ＩＤＱＳＴによって活性化され、入力信号ＤＱの電位と基準電位ＶＲＥＦとを比較することによって出力信号ＩＤＱＲを生成する入力レシーバ回路１７Ｒと、ストローブ信号ＩＤＱＳＴの変化によって基準電位ＶＲＥＦに生じるノイズをキャンセルするノイズキャンセラ１００Ｔとを備える。本発明によれば、ノイズキャンセラ１００Ｔによって基準電位ＶＲＥＦに生じるノイズがキャンセルされることから、入力レシーバ回路１７Ｒの動作マージンを十分に確保することができる。これにより、高速なデータ転送を行うことが可能となる。 （もっと読む）

【課題】相補の信号によりプルアップバッファ回路とプルダウンバッファ回路を制御し、レベルシフタ関連回路をコンパクトに構成する。
【解決手段】半導体装置１０は、プルアップバッファ回路１００とプルダウンバッファ回路２００を排他的にオン・オフ制御することによりデータ端子ＤＱからデータを出力する。シリアライザ３００は、相補な内部データ信号ＤＴ１／ＤＣ１を出力する。レベルシフタ３７０は、内部データ信号ＤＴ１／ＤＣ１の電圧レベルを変換し、相補な内部データ信号ＤＴ２／ＤＣ２を同時生成する。プルアップバッファ回路１００とプルダウンバッファ回路２００は、この変換後の内部データ信号ＤＴ２／ＤＣ２により制御される。 （もっと読む）

【課題】出力バッファ回路のインピーダンスを切り替えるためのタイミングマージンを拡大する。
【解決手段】制御期間Ｔ１においてはプルアップバッファ回路１００をオン、プルダウンバッファ回路２００をオフとし、制御期間Ｔ２においてはリードデータＤＱに基づいてプルアップバッファ回路１００及びプルダウンバッファ回路２００の一方をオン、他方をオフとする。制御期間Ｔ１においてはプルアップバッファ回路１００のインピーダンスをインピーダンスコードＯＤＴＣに基づいて設定し、制御期間Ｔ２においてはプルアップバッファ回路１００及びプルダウンバッファ回路２００の前記一方のインピーダンスをインピーダンスコードＲＯＮＣに基づいて設定する。制御期間Ｔ３中にプルアップバッファ回路１００のインピーダンスをコードＯＤＴＣに基づく値からコードＲＯＮＣに基づく値に変化させる。 （もっと読む）

【課題】相補の信号によりプルアップバッファ回路とプルダウンバッファ回路を制御し、シリアライザの負荷を抑制する。
【解決手段】半導体装置１０は、プルアップバッファ回路１００とプルダウンバッファ回路２００を排他的にオン・オフ制御することによりデータ端子ＤＱからデータを出力する。シリアライザ３００は、ｎ×２本の入力信号線から相補な内部データ信号ＤＡＴ０／ＤＡＣ０〜ＤＡＴ３／ＤＡＣ３を受信し、内部データ信号ＤＴ１／ＤＣ１をシリアルに出力する。プルアップバッファ回路１００とプルダウンバッファ回路２００は、内部データ信号ＤＴ１／ＤＣ１により制御される。 （もっと読む）

【課題】本実施例の一側面におけるレベルコンバータは電源シーケンス制御用のトランジスタに起因する貫通電流の発生を防止することを目的とする。
【解決手段】本実施例の一側面におけるレベルコンバータは、第１電圧レベルより低い第２電圧レベルを第１論理レベルとし、基準電圧レベルを第２論理レベルとする入力信号を、第１電圧レベルを第１論理レベルとし、基準電圧レベルを第２論理レベルとする信号に変換するレベル変換回路と、第２電圧レベルを出力する第２電源がオフのとき基準電圧レベルを有し、第２電源がオンのとき第１電圧レベルを有する制御信号を出力する制御信号生成回路と、第１電圧レベルを出力する第１電源に接続された第１電源線とレベル変換回路の出力ノードの間に設けられ、制御信号に応じて、第２電源がオフのとき第１電源線と出力ノードを電気的に接続し、第２電源がオンのとき第１電源線と出力ノードを電気的に分離する接続回路を含む。 （もっと読む）

【課題】ＰＶＴ変動に応じて動作駆動力を変更することが可能な、プリエンファシス動作をサポートするデータ出力回路を備える半導体装置を提供する。
【解決手段】インピーダンスコードＰＣＯＤＥ＜０：２＞，ＮＣＯＤＥ＜０：２＞の変動に応じて値が調節されるプリエンファシスコードＥＭ＿ＰＣＯＤＥ＜０：１＞，ＥＭ＿ＮＣＯＤＥ＜０：１＞を生成するコード生成部３６０と、出力データＰ＿ＤＡＴＡ，Ｎ＿ＤＡＴＡを受信してデータ出力パッドＤＱに駆動し、インピーダンスコードに応じて駆動力が調節されるメイン駆動部３１１〜３１３，３２１〜３２３と、出力データを受信してデータ出力パッドに駆動し、プリエンファシスコードに応じて駆動力が調節される補助駆動部３１４〜３１５，３２４〜３２５とを備える。 （もっと読む）

【課題】受信動作への切換時に発生するノイズを抑制する。
【解決手段】受信回路１０は、圧電センサ２の受信信号ＳＰ及びＳＮを増幅するアンプ１５と、圧電センサ２の一端とアンプ１５の一端との間に並列接続されて受信動作への切換時に位相をずらしてオンされる複数のトランジスタ１１ａ及び１１ｂ（ないしは１２ａ及び１２ｂ）と、を有する。 （もっと読む）

【課題】レベルシフト基準電位が下がった場合にスイッチング素子を安全且つ確実に停止できるレベルシフト回路。
【解決手段】レベルシフト電源に接続された抵抗R1にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN3、R1と同じ抵抗値を有しレベルシフト電源に接続された抵抗R2にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN4、入力信号に基づきMN3,MN4のオン／オフを制御するパルス生成回路10、MN3がオンである場合にセット信号を生成しMN4がオンである場合にリセット信号を生成する制御部MN1,MN2,R5,R6、制御部で生成されたセット信号とリセット信号とに基づき入力信号をレベルシフトした出力信号を出力しスイッチング素子Q1を動作させるフリップフロップFF1、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子を停止させるスイッチング動作停止部INV3,FF2,AD1を備える。 （もっと読む）

【課題】電力制御回路、それを含む半導体装置及び該電力制御回路の動作方法を提供する。
【解決手段】本発明の電力制御回路は、電源電圧とロジック回路との間に連結されてロジック回路への電源供給をスイッチングする回路であって、外部から並列的にモード転換信号を受信する複数の第１パワーゲーティングセルと、第１パワーゲーティングセルのうちの何れか１つと連結される少なくとも１つの第２パワーゲーティングセルと、第２パワーゲーティングセルと直列連結される複数の第３パワーゲーティングセルと、直列連結された複数の第３パワーゲーティングセルのうち、先端の第３パワーゲーティングセルと並列連結される複数の第４パワーゲーティングセルとを含み、モード転換信号は、第１パワーゲーティングセルのうちの何れか１つ、第２及び第３パワーゲーティングセルを経て第４パワーゲーティングセルに伝達され、第１ないし第４パワーゲーティングセルのそれぞれは、各自のセルに入力されるモード転換信号に応答して電源供給をスイッチングする。 （もっと読む）

【課題】集積回路において電力消費量を容易に低減する。
【解決手段】集積回路は、クロック分配回路、同期動作回路、論理回路、および、電源供給部を備える。クロック分配回路は、所定のタイミングを指示するクロック信号を分配する。同期動作回路は、クロック信号に同期して動作する。論理回路は、同期動作回路の動作結果に基づいて所定の論理演算を実行する。電源供給部は、クロック分配回路を駆動させるクロック分配回路駆動電圧より低い電圧を論理回路に論理回路駆動電圧として供給する。 （もっと読む）

【課題】広いダイナミックレンジと良好な周波数特性を得ることができる信号出力回路を提供する。
【解決手段】実施形態の信号出力回路は、ゲート端子へ一定の電圧Ｖｇが印加され、ソース端子へ入力信号ＩＮが印加されるゲート接地型のＮＭＯＳトランジスタ１と、ゲート端子がＮＭＯＳトランジスタ１のドレイン端子に接続され、ソース端子から出力信号ＯＵＴが出力されるソースフォロワであるＮＭＯＳトランジスタ２とを備える。この信号出力回路は、バックゲートバイアス生成部３が、ＮＭＯＳトランジスタ１およびＮＭＯＳトランジスタ２のバックゲート端子へ印加する共通のバックゲートバイアス電圧Ｖｂを生成する。 （もっと読む）

【課題】出力信号の立ち上がり時間および立下り時間が短い半導体装置を提供する。
【解決手段】このクロックドライバは、クロック信号ＣＬＫＢの反転信号ＣＬＫを出力ノードＮ２に出力するインバータ１と、電源電圧ＶＣＣのラインと出力ノードＮ２との間に直列接続されたトランジスタＰ２，Ｐ３と、出力ノードＮ２と接地電圧ＶＳＳのラインとの間に直列接続されたトランジスタＱ２，Ｑ３と、クロック信号ＣＬＫを所定時間だけ遅延させてトランジスタＰ２，Ｑ３のゲートに与える遅延回路３とを含む。たとえば、クロック信号ＣＬＫＢが「Ｌ」レベルから「Ｈ」レベルに変化すると、所定時間だけトランジスタＱ２，Ｑ３がともにオンして、出力ノードＮ２から電流を引き抜く。 （もっと読む）

【課題】外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続する。
【解決手段】外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置であって、前記入出力端子に接続された切り離し可能なプルダウン回路と、前記プルダウン回路の接続又は切り離しを制御するプルダウン制御手段と、前記プルダウン制御手段により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手段と、前記信号レベル検出手段の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手段とを有することにより上記課題を解決する。 （もっと読む）

【課題】断熱動作を行う回路への電源電圧の供給を最適化することで好適な動作特性を実現する。
【解決手段】集積回路装置が、ＣＰＵ１０と電源生成回路４０とを具備している。当該集積回路装置が高速モードに設定されると、電源生成回路４０が直流の電源電圧をＣＰＵ１０に供給する。この場合、ＣＰＵ１０は、通常のＣＭＯＳ動作を行う。一方、当該集積回路装置が小電力モードに設定されると、電源生成回路４０が交流の電源電圧をＣＰＵ１０に供給する。ＣＰＵ１０は、複数の交流の電源電圧が供給されることで断熱動作を行う。該交流の電源電圧の少なくとも２つの電源電圧は、互いに、プルアップ及び／又はプルダウンのタイミングと、デューティ比とが異なっている。 （もっと読む）

【課題】適宜繰り返し行われるキャリブレーションに要する時間を短縮する。
【解決手段】半導体装置は、入力コマンドに応じ、出力ドライバーのインピーダンスを調整するキャリブレーションを、設定値を用いて行うキャリブレーション回路と、温度センサーと、前記出力ドライバーの温度特性情報を記憶する記憶回路と、前記温度センサーからの検出信号と前記記憶回路から読み出した前記温度特性情報とに基づいて前記設定値を変更する設定信号を生成し、前記キャリブレーション回路へ出力する設定回路と、を備える。 （もっと読む）

【課題】従来の半導体装置では、エンファシスの有無により消費電流が変動する問題があった。
【解決手段】本発明の半導体装置は、抵抗値を、エンファシスモードにおいて第１の抵抗値とし、非エンファシスモードにおいて第１の抵抗値よりも小さな第２の抵抗値とする可変抵抗３０と、出力インピーダンスを、エンファシスモードにおいて第３の抵抗値とし、非エンファシスモードにおいて前記第３の抵抗値よりも大きな第４の抵抗値とする第１の駆動部１０と、出力インピーダンスを、エンファシスモードにおいて第５の抵抗値とし、非エンファシスモードにおいて第５の抵抗値よりも大きな第６の抵抗値とする第２の駆動部１１と、入力信号に応じて第１、第２の駆動部の導通状態を制御すると共に、エンファシスモードと非エンファシスモードとにおいて第１、第２の駆動部の出力インピーダンスと可変抵抗の抵抗値を切り換える制御部と、を有する。 （もっと読む）