【課題】電源の供給が停止された際に安定に立ち下がる電力増幅回路を提供する。
【解決手段】電力増幅回路は、入力信号を増幅する増幅回路と、増幅回路を駆動するためのバイアス電流を生成するバイアス電流回路と、電源電圧が所定レベルよりも低くなると、増幅回路が発振することを防ぐべくバイアス電流回路にバイアス電流の生成を停止させる制御回路と、を備える。 （もっと読む）

【課題】電力増幅を行う増幅回路のレイアウト面積を低減させながら、トランジスタの熱暴走などを防止し、動作を安定化させる。
【解決手段】パワー段増幅回路４では、ユニットセル８₁〜８_Nに、ベースバラスト抵抗Ｒｂ₁〜Ｒｂ_Nに付加するバイアス回路となるトランジスタＱ２₁〜Ｑ２_Nをそれぞれ設けた構成とする。この場合、コントロール電源電圧Ｖｒｅｇとトランジスタのエミッタ電圧Ｖｅ３１の間の電位差は、ベース−エミッタ間電圧Ｖｂｅと抵抗Ｒｂ₁の電圧降下に加えて、トランジスタＱ２₁のベース−エミッタ間電圧Ｖｅｂ３１の３つにより支えられ、ベース電流Ｉｂ１の増大に伴って、ベース−エミッタ間電圧Ｖｂｅ３１も大きくなり、熱暴走の開始を遅らせることができ、熱暴走の開始電流Ｉｃｒｉｔを増大させることができる。 （もっと読む）

【課題】多段接続される増幅器からのバイアス電流の逆流に起因するバイアス変動を効果的に抑制し、安定して信号増幅できる電力増幅器を提案する。
【解決手段】電力増幅器１１は、多段接続されるトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を備え、これらのトランジスタＴｒ１，Ｔｒ２，Ｔｒ３は、トランジスタＴｒ１，Ｔｒ２を含む第一のグループと、最終段のトランジスタＴｒ３を含む第二のグループとにグループ分けされる。バイアス回路３１は、第一のグループに属するトランジスタＴｒ１，Ｔｒ２にバイアス電流Ｉｂ１，Ｉｂ２を分岐供給する。バイアス回路３２は、第二のグループに属するトランジスタＴｒ３にバイアス電流Ｉｂ３を供給する。 （もっと読む）

【課題】高スルーレートの差動増幅器を提供する。
【解決手段】差動増幅器は、差動入力信号を受ける差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）と、定電流源（ＩＣＳ１１、ＩＣＳ１２）と、スイッチ（ＴＮ１１、ＴＰ１１）とを具備する。定電流源（ＩＣＳ１１、ＩＣＳ１２）は、差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を制御する。スイッチ（ＴＮ１１、ＴＰ１１）は、定電流源（ＩＣＳ１１、ＩＣＳ１２）と並列に配置され、差動入力信号の反転動作に同期して差動入力信号の反転動作の遷移時間より短い時間だけ差動対トランジスタＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を増加する。 （もっと読む）

【課題】帰還抵抗を極端に大きくすることなく、高感度に広帯域な動作を実現できる光受信器を提供する。
【解決手段】同一極性方向に直列接続された２個の受光素子より構成されたバランスドフォトダイオードと、このバランスドフォトダイオードの出力信号が入力されるチェリーホッパー型増幅部と、このチェリーホッパー型増幅部を構成している差動入力ペアトランジスタからのそれぞれの出力信号をレベルシフトするエミッタフォロワ部と、このエミッタフォロワ部の出力信号を前記チェリーホッパー型増幅部の各入力端子に帰還する経路に設けられた第１および第２の帰還抵抗と、この第２の帰還抵抗と前記チェリーホッパー型増幅部を構成している差動増幅回路の一方のトランジスタのベースに接続されている第１のコンデンサとを有することを特徴とする。 （もっと読む）

【課題】バイアス制御部を比較的簡素化し、且つ多段接続された各半導体増幅素子に対して所望のバイアス電圧を設定する。
【解決手段】高周波電力増幅器１は、バイアス制御部１０と電力増幅部２０とを備える。電力増幅部２０は半導体増幅素子２１１，２１２，２１３が多段接続されてなり、高周波信号を増幅して出力する。バイアス制御部１０では、バッファアンプ１１１を介したバイアス制御用信号が定抵抗器１３１、可変抵抗部１３２，１３３へ供給される。可変抵抗部１３２，１３３はレジスタ１３０のスイッチ制御信号より抵抗値が可変でき、所定の抵抗値に設定される。バイアス制御信号に基づき、定抵抗器１３１はバイアス電圧Ｖｂｉａｓ１を半導体増幅素子２１１へ供給し、可変抵抗部１３２はバイアス電圧Ｖｂｉａｓ２を半導体増幅素子２１２へ供給し、可変抵抗部１３３はバイアス電圧Ｖｂｉａｓ３を半導体増幅素子２１３へ供給する。 （もっと読む）

【課題】ゲインを大きくする場合のノイズの増加及び狭帯域化を抑制する。
【解決手段】電流電圧変換回路は、フォトダイオード１から出力される電流信号を増幅する第１の差動増幅回路１０と、第１の差動増幅回路１０の出力信号を増幅する第２の差動増幅回路２０と、第２の差動増幅回路２０の出力信号が入力される反転入力端子を有するオペアンプ３０と、オペアンプ３０の反転入力端子と出力端子の間に接続された帰還抵抗３１とを備える。 （もっと読む）

【課題】 クロック発振回路のジッタが音質に重要だとは気が付かなかったか、ＣＭＯＳの発振回路のジッタ性能で十分だと思われていた。しかし、ジッタが多いと、音質的に十分でないことが判明した。そこで、高音質化のため低ジッタ化し、なおかつ高周波化、低電圧化、波形のエッジの急峻さ、波形の対称性を達成する必要性がある。
【解決手段】 ＣＭＯＳよりもノイズ特性に優れるバイポーラトランジスタを使い、これをコンプリメンタリ接続にすることで、低ジッタ、高周波化、低電圧化、波形のエッジの急峻さ、高い対象性を得ることができた。 （もっと読む）

【課題】極力小さな入力端子間電位差で、スルーレートを増大可能とする。
【解決手段】差動接続された第１及び第２のトランジスタ１１，１２の差動接続部分に第１の定電流源３が接続される一方、第１及び第２のトランジスタ１１，１２の差動接続部分と反対側に、カレントミラーを構成する第３及び第４のトランジスタ１３，１４が接続される一方、第１のトランジスタ１１とダーリントン接続される第５のトランジスタ１５が設けられると共に、そのダーリントン接続に電流供給可能に第２の定電流源４が設けられ、第２のトランジスタ１２とダーリントン接続される第６のトランジスタ１６が設けられると共に、そのダーリントン接続に電流供給可能に第３の定電流源５が設けられ、さらに、第５のトランジスタ１５と差動対をなす電流補償用トランジスタ１７が設けられ、その入力及び出力は、第２のトランジスタ１２と同一に接続されてなるものである。 （もっと読む）

【課題】飽和に強い差動形式の利得可変回路を提供すること。
【解決手段】利得可変回路は、差動増幅回路部Ａと、バイアス回路部Ｂと、コントロール回路部Ｃと、で構成されている。差動増幅回路部Ａは、トランジスタＴｒ１、Ｔｒ２を用いた初段の差動増幅回路と、トランジスタＴｒ３、Ｔｒ４を用いた次段の差動増幅回路との２段増幅回路である。コントロール回路部Ｃの入力端子Ｖｃｏｎｔに制御電圧が印加されない場合は、バイアス回路部ＢによってトランジスタＴｒ１、Ｔｒ２がバイアスされて活性領域で動作し、通常の増幅動作を行う状態となる。入力端子Ｖｃｏｎｔに制御電圧が印加された場合は、通常の増幅動作状態に比べてベース電流は増加するが、コレクタ電流は一定のため、コレクタ−エミッタ間電圧は低下する。その結果、トランジスタＴｒ１、Ｔｒ２は飽和領域で動作し、利得が低下する。 （もっと読む）

【課題】分配器を用いずに入力信号を分配して小型化を実現した高周波増幅器を得る。
【解決手段】入力端子３に接続されたノードＮと、出力端子４に接続された出力整合回路８と、ノードＮと出力整合回路８との間に並列接続された第１および第２の分岐線路と、第１の分岐線路に挿入されて入力端子３からの入力信号を増幅するキャリア電力増幅器１と、第２の分岐線路に挿入されて入力信号のピーク成分を増幅するピーク電力増幅器２と、キャリア電力増幅器１の入力側に挿入された第１の入力整合回路と、ピーク電力増幅器２の入力側に挿入された第２の入力整合回路とを備え、キャリア電力増幅器１およびピーク電力増幅器２の合成出力信号を出力端子４から出力する。第１の入力整合回路は、ＬＰＦ型回路５により構成され、第２の入力整合回路は、λ／４電気長の伝送線路６およびＬＰＦ型回路７からなる直列回路により構成されている。 （もっと読む）

【課題】音声出力回路による音声出力をミュートする音声ミュート回路を備えた電気機器において、音声出力回路への電源供給停止時のポップ音の発生を防止し、かつ、音声ミュート回路の構成を小型で安価なものとする。
【解決手段】音声ミュート回路５は、音声出力回路である音声ＩＣへの電源供給の停止を検出する検出回路５１と、その検出結果に基づき、音声ＩＣのミュート端子３１にミュート信号を入力する入力回路５２とを備える。検出回路５１は音声ＩＣへの電源供給停止時に非導通状態となるフォトカプラ５３で構成され、その非導通時に入力回路５２がミュート信号を出力する。これにより、音声ＩＣへの電源供給停止後に音声出力回路が動作し続けたとしても、音声ＩＣによる音声出力をミュートさせて、ポップ音の発生を防止することができる。また、フォトカプラは小さく、かつ、安いので、音声ミュート回路５の構成を小型で安価なものとすることができる。 （もっと読む）

【課題】低耐圧のトランジスタを用いた高出力の電力増幅器を提供すること。
【解決手段】本発明に係る電力増幅器は、制御端子に第１の入力信号が入力される第１のトランジスタ６と、第１のトランジスタ６と縦列接続され、制御端子に第２の入力信号が入力される第２のトランジスタ１０とを備え、第１の入力信号と第２の入力信号とが、同期し、かつ、同位相であるものである。これにより、出力電圧が、最大電圧振幅時に、第１のトランジスタ６と第２のトランジスタ１０とに略均等に分割して印加される。 （もっと読む）

本発明は、発光ダイオードを駆動制御する増幅回路に関する。この増幅回路は、約３オームの小さい出力インピーダンスと、２００ＫＨｚの下方境界周波数と例えば５ＭＨｚの上方境界周波数とを備えた広い帯域幅と、例えば数１００ｍＡの出力電流振幅とを有する。この増幅回路は、直流電流供給部（６）によって発光ダイオードを駆動制御するドライバー回路（２）を駆動制御する入力段を有している、という特徴を有している。
（もっと読む）

【課題】音声信号を減衰させる音声出力装置において、スタンバイ期間における消費電力を低減することが可能な音声出力装置を提供する。
【解決手段】音声信号を減衰させてミュート処理を行なう音声出力装置において、入力されるベース電流の値に応じて減衰量を設定する減衰回路と、当該音声出力装置を駆動するための電源を供給するとともに、スタンバイ期間に電源の供給量を低下させる電源部と、前記電源部が供給する電源の供給量に応じて、ベース電流の値を設定し、前記減衰回路に前記設定されたベース電流を供給するベース電流設定回路と、を有する。 （もっと読む）

【課題】高速信号を処理するトランスインピーダンスアンプの消費電流を低減すること。
【解決手段】差動増幅回路９と、メインＴＩＡコア５及びダミーＴＩＡコア７とを有する。メインＴＩＡコア５は、受光素子１からの電流信号を電圧信号に変換して差動増幅回路９に出力し、ダミーＴＩＡコア７は、基準信号を差動増幅回路９に出力する。ダミーＴＩＡコア７の出力インピーダンスの絶対値は、低周波側では、メインＴＩＡコア５の出力インピーダンスの絶対値よりも高く、高周波側では、メインＴＩＡコア５の出力インピーダンスの絶対値と同様となる。 （もっと読む）

【課題】電気外科手術デバイスと共に使用する発電機を提供すること。
【解決手段】第一の電圧レールと第二の電圧レールとの間に電気的に配置された利得ステージと、利得ステージの入力に動作可能に結合された電圧供給源と、増幅器の動作パラメータを感知することと、動作パラメータに対応するセンサ信号を提供することとを行うように構成された少なくとも１つのセンサと、少なくとも１つのセンサ信号を受信することと、その信号に応答して、駆動制御信号を電圧供給源に提供することとを行うように適合されたコントローラと、利得ステージの出力が第一の電圧レールの電圧と第二の電圧レールの電圧との間に入るとき、対応する出力電圧を供給するように構成され、出力電圧が第一の電圧レールの電圧より大きいか、または第二の電圧レールの電圧より小さいときには、ピーク電圧出力を供給するように構成される、増幅器出力とを備えている、発電機。 （もっと読む）

【課題】出力信号が不安定になる可能性があった。
【解決手段】第１、第２の電源間に直列接続される第１、第２のトランジスタを備えた出力部と、入力パルス信号に応じて、前記第１のトランジスタがオン状態となるとき、前記第１の電源端子と前記第１のトランジスタの制御端子を導通させオン状態に駆動させる第１の駆動部と、一端が第１のノードとの間に接続されるインダクタと、前記第１のスイッチング素子の少なくともオフ後にオン状態となることで、前記第１のノードと前記第１のトランジスタの制御端子を導通し、前記第１の所定の期間後に前記第１のノードに供給される前記インダクタの逆起電力を、前記第１のトランジスタの制御端子に伝達する第２のスイッチング素子と、を有する出力駆動回路。 （もっと読む）

【課題】検波回路における検波特性の温度依存性を抑制する。
【解決手段】バイアス抵抗５、及び／又は、負荷抵抗６を、温度係数の大きい抵抗体により構成することによって、ダイオード検波回路３に含まれる検波ダイオードの温度変化に伴う検波出力のシフトを、バイアス抵抗５の温度変化に伴う検波出力のシフト、及び／又は、負荷抵抗６の温度変化に伴う検波出力のシフトによりキャンセルする。 （もっと読む）

【課題】 入力信号の電力増幅用回路及びそのような回路を組み込んでいる信号発信システムを提供する。
【解決手段】 本発明は、入力段（ＥＥ）及び出力段（ＥＳ）を含む入力信号の電力増幅用回路（ＣＩＲ）に関し、前記入力段（ＥＥ）は：
―いわゆる主駆動トランジスタ（Ｔ３）を組み込んでいる駆動手段（ＭＰ）と、
―入力信号を受信可能で、主駆動トランジスタ（Ｔ３）と共に電流ミラーとして組み立てられた、第１のいわゆる主入力トランジスタ（Ｔ１）とを備える。
第１の主入力トランジスタ（Ｔ１）は、入力段（ＥＥ）内へ組み込まれた第２のいわゆる主入力トランジスタ（Ｔ２）を介して出力段（ＥＳ）に連結され、かつ駆動手段（ＭＰ）によって制御され、第１の主入力トランジスタ（Ｔ１）と第２の主入力トランジスタ（Ｔ２）は相互に連結され、かつ共振回路（ＢＢ２，Ｃｐ）を経由してＤａｒｌｉｎｇｔｏｎ型の構造に従ってアースに連結される。 （もっと読む）