差動増幅器およびその制御方法
【課題】高スルーレートの差動増幅器を提供する。
【解決手段】差動増幅器は、差動入力信号を受ける差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）と、定電流源（ＩＣＳ１１、ＩＣＳ１２）と、スイッチ（ＴＮ１１、ＴＰ１１）とを具備する。定電流源（ＩＣＳ１１、ＩＣＳ１２）は、差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を制御する。スイッチ（ＴＮ１１、ＴＰ１１）は、定電流源（ＩＣＳ１１、ＩＣＳ１２）と並列に配置され、差動入力信号の反転動作に同期して差動入力信号の反転動作の遷移時間より短い時間だけ差動対トランジスタＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を増加する。
【解決手段】差動増幅器は、差動入力信号を受ける差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）と、定電流源（ＩＣＳ１１、ＩＣＳ１２）と、スイッチ（ＴＮ１１、ＴＰ１１）とを具備する。定電流源（ＩＣＳ１１、ＩＣＳ１２）は、差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を制御する。スイッチ（ＴＮ１１、ＴＰ１１）は、定電流源（ＩＣＳ１１、ＩＣＳ１２）と並列に配置され、差動入力信号の反転動作に同期して差動入力信号の反転動作の遷移時間より短い時間だけ差動対トランジスタＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を増加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高スルーレートの差動増幅器およびその制御方法に関する。
【背景技術】
【０００２】
近年、テレビやパソコン用ディスプレイに使用される液晶表示装置の大画面化・高精細化が進んでいる。それに伴いソースドライバには、より大きな負荷を、より高速に、消費電力を抑えたままで駆動する能力が必要となってきている。加えて、ソースドライバにはより多数の差動増幅器が搭載されるようになってきている。このため、チップの増大を招来しないように、出来る限り回路面積の小さな回路で高スルーレート化することが必要である。
【０００３】
例えば、特開２００１−１５６５５９号公報にその回路と動作が開示されている。図１に示されるように、その高スルーレート差動増幅器は、アンプ正入力ＩＮＰ３１とアンプ負入力ＩＮＮ３１とに印加される差動入力信号を増幅してアンプ出力ＯＵＴ３１から出力する。液晶駆動装置のソースドライバとして使用される場合、差動増幅器は、アンプ負入力ＩＮＮ３１とアンプ出力ＯＵＴ３１を接続して利得１のボルテージフォロア型増幅器として使用される。アンプ出力ＯＵＴ３１が低電圧から高電圧に遷移する時、ノードＰＧ３１の電圧が暫時下がることでトランジスタＴＰ３１をオンさせ、入力差動段の定電流ＩＣＳ３２、ＩＣＳ３６を暫時増加させる。これにより差動増幅器は高スルーレート化される。アンプ出力ＯＵＴ３１が高電圧から低電圧に遷移する時は、ノードＮＧ３１の電圧が暫時上がることでトランジスタＴＮ３１がオンし、定電流源ＩＣＳ３１の電流に定電流源ＩＣＳ３５の電流が加わり、入力差動段の電流が暫時増加する。これにより差動増幅器は高スルーレート化される。
【０００４】
この差動増幅器のアンプ出力ＯＵＴ３１が低電圧から高電圧に高速化されて遷移する時、ノードＰＧ３１の電圧が下がることにより高速化される。しかし、回路の動作上、ノードＰＧ３１の電圧ドロップ時間が非常に長いため（図２（ｂ）ｔｂｐ１:約１０μｓ）、差動入力段の定電流値は長い間増加することになる。そのため、図２に示されるように、リンギング波形が現れる（図２（ｄ））。さらに異常動作として差動入力段が中間段の電流を全て引き込んでしまうことにより発振動作に陥ることがある。
【０００５】
差動増幅器のアンプ出力ＯＵＴ３１が高電圧から低電圧に高速化されて遷移する時、ノードＮＧ３１の電圧が上昇することにより上記と同じように動作する。さらに、遷移動作の後、差動増幅器は定常動作に戻るため、トランジスタＴＰ３１、ＴＮ３１のゲート電圧は、ＴＰ３１のゲート電圧≒ＶＤＤ２−ＶＴＰ、ＴＮ３１のゲート電圧≒ＶＴＮとなる。このようなゲート電圧が残る状態でトランジスタＴＰ３１およびＴＮ３１をオフ状態にしなければならず、トランジスタＴＰ３１およびＴＮ３１のサイズ（Ｗ／Ｌ）設計は、非常に難しくなる。ここで、ＶＴＰ、ＶＴＮは、それぞれトランジスタＴＰ３１、ＴＮ３１の閾値電圧である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１５６５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、リンギングや発振が起きない安定した高スルーレートの差動増幅器を提供する。
【課題を解決するための手段】
【０００８】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明の観点では、差動増幅器は、差動入力信号を受ける差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）と、定電流源（ＩＣＳ１１、ＩＣＳ１２）と、スイッチ（ＴＮ１１、ＴＰ１１）とを具備する。定電流源（ＩＣＳ１１、ＩＣＳ１２）は、差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を制御する。スイッチ（ＴＮ１１、ＴＰ１１）は、定電流源（ＩＣＳ１１、ＩＣＳ１２）と並列に配置され、差動入力信号の反転動作に同期して差動入力信号の反転動作の遷移時間より短い時間だけ差動対トランジスタＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を増加する。
【００１０】
本発明の他の観点では、液晶表示装置は、上記の差動増幅器と、ストローブ信号に同期して、遷移時間より短い時間を示すパルス信号を生成する信号生成回路とを具備する。
【００１１】
また、本発明の他の観点では、液晶表示装置の差動増幅器を制御する方法は、液晶表示装置の表示タイミングを示すストローブ信号に同期して第１の状態の差動入力信号と第２の状態の差動入力信号とを交互に生成するステップと、第１の状態の差動入力信号を差動対トランジスタで受けるステップと、第２の状態の差動入力信号を差動対トランジスタで受けるステップと、ストローブ信号に基づいて第１の状態の差動入力信号から第２の状態の差動入力信号に変わることを示す第１パルス信号を生成するステップと、ストローブ信号に基づいて第２の状態の差動入力信号から第１の状態の差動入力信号に変わることを示す第２パルス信号を生成するステップと、第１のパルス信号に基づいて差動対トランジスタに流れる電流を増加するステップと、第２のパルス信号に基づいて差動対トランジスタに流れる電流を増加するステップとを具備する。
【発明の効果】
【００１２】
本発明によれば、リンギングや発振が起きない安定した高スルーレートの差動増幅器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】関連する高スルーレート差動増幅器の構成を示す回路図である。
【図２】その動作を示す各部の電圧波形を示す図である。
【図３】本発明の実施の形態に係る液晶表示装置の構成を示す図である。
【図４】本発明の実施の形態に係るＳＲＮ／ＳＲＰ生成回路を説明する図である。
【図５】本発明の実施の形態に係る制御信号ＳＲＮ／ＳＲＰの選択を説明する図である。
【図６】本発明の実施の形態に係る差動増幅器の構成を示す回路図である。
【図７】その動作を示す各部の電圧波形を示す図である。
【図８】本発明の実施の形態に係る差動増幅器の他の構成を示す回路図である。
【発明を実施するための形態】
【００１４】
図面を参照して、本発明の実施の形態を説明する。
【００１５】
図３は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。液晶表示装置は、表示制御装置２０１、ソースドライバ（ＳＤ）２０３、ゲートドライバ（ＧＤ）２０４、液晶パネル（ＴＦＴ−ＬＣＤ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ Ｄｉｓｐｌａｙ）２０５を備える。液晶パネル２０５は、画素がマトリックス上に配列された液晶表示パネルであり、画像を映し出す。表示制御装置２０１は、電源回路２０２、ＳＲＮ／ＳＲＰ生成回路２０７を備え、表示用データ信号と制御用信号とをソースドライバ２０３およびゲートドライバ２０４に供給する。
【００１６】
電源回路２０２は、ソースドライバ２０３およびゲートドライバ２０４の動作に必要な基準電圧を供給する。ＳＲＮ／ＳＲＰ生成回路２０７は、図４に示されるように、同期信号ＳＴＢに基づいて高スルーレート化のための制御信号ＳＲＮ、ＳＲＰを生成し、制御信号としてソースドライバ２０３に供給する。図５に示されるように、表示制御装置２０１の外部から高スルーレート化のための制御信号Ｏ＿ＳＲＮ、Ｏ＿ＳＲＰが与えられる場合、ＳＲＮ／ＳＲＰ生成回路２０７において生成される制御信号と、外部から与えられる制御信号Ｏ＿ＳＲＮおよびＯ＿ＳＲＰとを切り替えるセレクタ２０８を備えてもよい。
【００１７】
ソースドライバ２０３は、表示用データ信号と制御用信号とに基づいて、液晶パネル２０５の列方向の画素ラインを制御する。ゲートドライバ２０４は、制御用信号に基づいて、液晶パネル２０５の行方向の画素ラインを制御する。
【００１８】
図６に、ソースドライバ２０３に含まれる差動増幅器の構成を示す回路図が示される。差動増幅器は、ＮチャネルＭＯＳトランジスタＴＮ１１〜ＴＮ１６、ＰチャネルＭＯＳトランジスタＴＰ１１〜ＴＰ１６、定電流源ＩＣＳ１１〜ＩＣＳ１３、浮遊定電流源ＩＣＳ１４、位相補償容量Ｃ１１〜Ｃ１２を備える。
【００１９】
トランジスタＴＮ１２、ＴＮ１３は、ソース同士が接続され（ノードＡ１１）、差動対を形成する。トランジスタＴＮ１２のゲートは反転入力ＩＮＮ１１に接続され、トランジスタＴＮ１２のドレインはトランジスタＴＰ１４のドレインと定電流源ＩＣＳ１３との接続ノードに接続される。トランジスタＴＮ１３のゲートは正転入力ＩＮＰ１１に接続され、トランジスタＴＮ１３のドレインはトランジスタＴＰ１５のドレインと浮遊定電流源ＩＣＳ１４との接続ノードに接続される。ノードＡ１１と電源電圧ＶＳＳとの間にトランジスタＴＮ１１と定電流源ＩＣＳ１１とが並列に接続される。トランジスタＴＮ１１のゲートには、制御信号ＳＲＮが印加される。
【００２０】
トランジスタＴＰ１２、ＴＰ１３は、ソース同士が接続され（ノードＡ１２）、差動対を形成する。トランジスタＴＰ１２のゲートは反転入力ＩＮＮ１１に接続され、トランジスタＴＰ１２のドレインはトランジスタＴＮ１４のドレインと定電流源ＩＣＳ１３との接続ノードに接続される。トランジスタＴＰ１３のゲートは正転入力ＩＮＰ１１に接続され、トランジスタＴＰ１３のドレインはトランジスタＴＮ１５のドレインと浮遊定電流源ＩＣＳ１４との接続ノードに接続される。ノードＡ１２と電源電圧ＶＳＳとの間にトランジスタＴＰ１１と定電流源ＩＣＳ１２とが並列に接続される。トランジスタＴＰ１１のゲートには、制御信号ＳＲＰが印加される。トランジスタＴＮ１１〜ＴＮ１３、ＴＰ１１〜ＴＰ１３、および定電流源ＩＣＳ１１〜１２は、差動入力段１１０を形成する。
【００２１】
ゲート同士が接続されるトランジスタＴＰ１４およびトランジスタＴＰ１５は、電源電圧ＶＤＤ２と定電流源ＩＣＳ１３との間、電源電圧ＶＤＤ２と浮遊定電流源ＩＣＳ１４との間にそれぞれ接続される。トランジスタＴＰ１４、ＴＰ１５のゲートは、トランジスタＴＰ１４のドレインと定電流源ＩＣＳ１３との接続ノードに接続され、その接続ノードには、さらにトランジスタＴＮ１２のドレインが接続される。
【００２２】
ゲート同士が接続されるトランジスタＴＮ１４およびトランジスタＴＮ１５は、電源電圧ＶＳＳと定電流源ＩＣＳ１３との間、電源電圧ＶＳＳと浮遊定電流源ＩＣＳ１４との間にそれぞれ接続される。トランジスタＴＮ１４、ＴＮ１５のゲートは、トランジスタＴＮ１４のドレインと定電流源ＩＣＳ１３との接続ノードに接続され、その接続ノードには、さらにトランジスタＴＰ１２のドレインが接続される。トランジスタＴＰ１４〜ＴＰ１５、ＴＮ１４〜ＴＮ１５、定電流源ＩＣＳ１３、浮遊定電流源ＩＣＳ１４は、中間段１２０を形成する。
【００２３】
出力段１３０は、電源電圧ＶＤＤ２と電源電圧ＶＳＳとの間に直列に接続されるトランジスタＴＰ１６、トランジスタＴＮ１６を含む。トランジスタＴＰ１６およびトランジスタＴＮ１６のドレイン同士が接続され、出力ＯＵＴ１に接続される。出力ＯＵＴ１と浮遊定電流源ＩＣＳ１４の２つのノードとの間に位相補償容量Ｃ１１、Ｃ１２が接続される。トランジスタＴＰ１６のゲートは、トランジスタＴＰ１５のドレインと浮遊定電流源ＩＣＳ１４とが接続されるノードＰＧ１１に接続される。トランジスタＴＮ１６のゲートは、トランジスタＴＮ１５のドレインと浮遊定電流源ＩＣＳ１４とが接続されるノードＮＧ１１に接続される。出力ＯＵＴ１は、液晶パネル２０５に接続される。
【００２４】
次に、図７を参照して、この差動増幅器の動作を説明する。この差動増幅器は、制御信号ＳＲＮ、ＳＲＰによってトランジスタＴＮ１１、ＴＰ１１のオン／オフが制御される。制御信号ＳＲＮ、ＳＲＰは、図７（ｂ）および（ｃ）に示されるように、電圧ＶＳＳ−ＶＤＤ２間を振幅とする信号である。制御信号ＳＲＮ、ＳＲＰは、同期信号ＳＴＢ（図７（ａ））のパルスに対して１つおきに、交互に電圧ＶＤＤ２、電圧ＶＳＳとなるパルスを含む。すなわち、制御信号ＳＲＮは、電圧ＶＳＳを定常状態として、１つおきの同期信号ＳＴＢの立ち上がりから時間ｔＳＲＮの幅を有する電圧ＶＤＤ２のパルスを含む。制御信号ＳＲＰは、電圧ＶＤＤ２を定常状態として、１つおきの同期信号ＳＴＢの立ち下がりから時間ｔＳＲＰの幅を有する電圧ＶＳＳのパルスを含む。
【００２５】
入力ＩＮＰ１１は、同期信号ＳＴＢに同期して、状態が切り替わる。したがって、差動増幅器の出力ＯＵＴ１１は、図７（ｄ）に示されるように、同期信号ＳＴＢに同期して振幅が切り替わる。本発明は、振幅が切り替わる遷移期間における差動増幅器のスルーレートを上げて遷移を高速化する。その切り替えの遷移時に制御信号ＳＲＮ、ＳＲＰのパルスがトランジスタＴＮ１１、ＴＰ１１に印加される。
【００２６】
すなわち、差動増幅器の出力ＯＵＴ１１が高電圧から低電圧に遷移する時は、制御信号ＳＲＮに応答してトランジスタＴＮ１１が時間ｔＳＲＮの間オンすることにより、定電流源ＩＣＳ１１がその間補助（高電流化）される。電流が多く流れることによって差動増幅器は高スルーレート化する。具体的な電圧変動としては、トランジスタＴＮ１２、ＴＮ１３を備える差動対と定電流源ＩＣＳ１１との接続ノードＡ１１の電圧が電源電圧ＶＳＳ近辺に収束することになる。
【００２７】
差動増幅器の出力ＯＵＴ１１が低電圧から高電圧に遷移する時は、制御信号ＳＲＰに応答してトランジスタＴＰ１１が時間ｔＳＲＰの間オンすることにより、定電流源ＩＣＳ１２がその間補助（高電流化）される。電流が多く流れることによって差動増幅器は高スルーレート化する。具体的な電圧変動としては、トランジスタＴＰ１２、ＴＰ１３を備える差動対と定電流源ＩＣＳ１２の接続ノードＡ１２の電圧が電源電圧ＶＤＤ２近辺に収束することになる。
【００２８】
高スルーレート化するために用いられるトランジスタＴＮ１１、ＴＰ１１の素子サイズは、最小寸法であっても十分効果がある。スルーレートを変える時間の調整は、制御信号ＳＲＮおよびＳＲＰのパルス幅で行うことが出来る。また、この制御信号ＳＲＮおよびＳＲＰは、各ソースドライバ２０３に共通であり、ＳＲＮ／ＳＲＰ生成回路２０７において１対のみ生成されるとよい。その生成は、同期信号ＳＴＢ信号を用いることによって簡単に出来るものであり、回路サイズへの影響はほとんどない。したがって、ＳＲＮ／ＳＲＰ生成回路２０７を組み込むＩＣチップの回路面積への影響はない。
【００２９】
従来のスルーレートの調整時間ｔｂｐ１、ｔｂｎ１が１０μｓ程度であるのに対して、制御信号ＳＲＮ、ＳＲＰが１μｓ以下という一瞬の動作であることと、その振幅が電圧ＶＳＳ−ＶＤＤ２間であることより、差動増幅器の出力が振幅を入れ替える遷移時間中にリンギングが発生したり、差動増幅器が発振したりという動作は無くなる。
【００３０】
図８に示されるように、トランジスタＴＮ１１のソースと電源電圧ＶＳＳとの間に定電流源ＩＣＳ２５を挿入し、トランジスタＴＰ１１のソースと電源電圧ＶＤＤ２との間に定電流源ＩＣＳ２６を挿入してもよい。
【００３１】
このように定電流源ＩＣＳ２５、ＩＣＳ２６を加えることにより、制御信号ＳＲＮ、ＳＲＰによってトランジスタＴＮ１１、ＴＰ１１がオンすると、定電流源ＩＣＳ２５、ＩＣＳ２６が機能し、電流が増加する。このとき、（ＩＣＳ２５の電流）＞＞（ＩＣＳ２１の電流）、（ＩＣＳ２６の電流）＞＞（ＩＣＳ２２の電流）、という関係になるように各定電流源の電流値を設定すると、高スルーレート化への効果は大きくなる。同期信号ＳＴＢに基づいて生成される制御信号ＳＲＮ、ＳＲＰによって制御されるトランジスタＴＮ２１、ＴＰ２１がオフになると、すなわち遷移が終了すると、高スルーレート化のための電流は流れなくなるため、定電流源ＩＣＳ２５、ＩＣＳ２６の電流値は、大きな値に設定されても回路全体の電源電流の増大には殆んど影響しない。
【００３２】
このように、差動入力段１１０において、定電流源ＩＣＳ１１に並列にトランジスタＴＮ１１が接続され、定電流源ＩＣＳ１２に並列にトランジスタＴＰ１１が接続される。トランジスタＴＮ１１は、ゲートに制御信号ＳＲＮが印加されてオン／オフ制御される。トランジスタＴＰ１１は、ゲートに制御信号ＳＲＰが印加されてオン／オフ制御される。制御信号ＳＲＮ、ＳＲＰの振幅は、差動増幅器と同じ電圧ＶＳＳ−ＶＤＤ２であり、アンプ出力を反転する動作を示す信号である同期信号ＳＴＢに対して、パルスの１回おきの立ち上がりまたは立ち下りエッジに同期する。この制御信号ＳＲＮ、ＳＲＰは、外部から自由に与えられてもよい。
【００３３】
差動増幅器の出力ＯＵＴ１１が高電圧から低電圧に遷移する時は、制御信号ＳＲＮによりトランジスタＴＮ１１が一瞬オンして定電流源ＩＣＳ１１を一瞬補助（高電流化）し、差動増幅器は高スルーレート化される。差動増幅器の出力ＯＵＴ１１が低電圧から高電圧に遷移する時は、制御信号ＳＲＰによりトランジスタＴＰ１１が一瞬オンして定電流源ＩＣＳ１２を一瞬補助（高電流化）し、差動増幅器は高スルーレート化される。
【００３４】
この高スルーレート化に用いられるトランジスタＴＮ１１、ＴＰ１１の素子サイズは、最小寸法であっても十分効果がある。スルーレートを調整する時間は、制御信号ＳＲＮ、ＳＲＰのパルス幅で制御することができる。また、この同期信号ＳＴＢに同期する１ショットパルスである制御信号ＳＲＮ、ＳＲＰは、ソースドライバＩＣ内で１つあればよい。さらに、同期信号ＳＴＢを用いることにより、制御信号ＳＲＮ、ＳＲＰは、ＩＣ内で簡単に生成できるものであり、チップ増大への影響はほとんどない。
【００３５】
ＳＴＢ信号の周期が約１５μｓ程度とした場合、制御信号ＳＲＮ、ＳＲＰが１００ｎｓ程度の短い時間の動作でも高スルーレート化の効果がある。通常のソースドライバのスルーレートは、３μｓ程度であり、その時間と同等もしくはそれ以下のパルス幅に設定されることが好ましい。このように短い時間の動作であることと、振幅が電源電圧ＶＳＳ−ＶＤＤ２の範囲であることから、差動増幅器の動作上、バイアス電流が安定している時間を長くすることができ、差動増幅器の出力にリンギングが発生したり、差動増幅器が発振したりという動作は無くなる。
【００３６】
このように、差動増幅器のスルーレートは、制御信号ＳＲＮ、ＳＲＰのパルス幅によって細かく制御できる。表示タイミングに合わせた簡単な制御信号を生成する共通回路と、差動増幅器に少ない素子とを追加することによって、差動増幅器を高スルーレート化することができる。このような回路構成では、帰還ループ型の制御ではないため、差動増幅器の安定性が向上する。したがって、出力信号のリンギングや差動増幅器の発振を防止することができる。また、差動入力段の定電流源の定常状態における電流を少なくすることができ、位相補償容量を小さくする必要がない。すなわち、消費電流を増加させることなく、安定性を保ちつつ、スルーレートが向上する差動増幅器を提供することができる。
【符号の説明】
【００３７】
１００ 差動増幅器
１１０ 差動入力段
１２０ 中間段
１３０ 出力段
２０１ 表示制御装置
２０２ 電源回路
２０３ ソースドライバ
２０４ ゲートドライバ
２０５ 液晶パネル
２０７ ＳＲＮ／ＳＲＰ生成回路
２０８ セレクタ
ＩＮＰ１１ 正転入力
ＩＮＮ１１ 反転入力
ＯＵＴ１１ 差動増幅器の出力
ＳＲＮ、ＳＲＰ 制御信号
ＶＤＤ２、ＶＳＳ 電源電圧
Ａ１１、Ａ１２、ＮＧ１１、ＰＧ１１ ノード
ＴＮ１１〜ＴＮ１６ ＮチャネルＭＯＳトランジスタ
ＴＰ１１〜ＴＰ１６ ＰチャネルＭＯＳトランジスタ
ＩＣＳ１１〜ＩＣＳ１４、ＩＣＳ２５〜ＩＣＳ２６ 定電流源
Ｃ１１、Ｃ１２ 位相補償容量
ＩＮＰ３１ アンプ正入力
ＩＮＮ３１ アンプ負入力
ＯＵＴ３１ アンプ出力
ＴＮ３１、ＴＰ３１ トランジスタ
ＩＣＳ３１〜ＩＣＳ３６ 定電流源
Ａ３１、Ａ３２、ＰＧ３１、ＮＧ３１ ノード
【技術分野】
【０００１】
本発明は、高スルーレートの差動増幅器およびその制御方法に関する。
【背景技術】
【０００２】
近年、テレビやパソコン用ディスプレイに使用される液晶表示装置の大画面化・高精細化が進んでいる。それに伴いソースドライバには、より大きな負荷を、より高速に、消費電力を抑えたままで駆動する能力が必要となってきている。加えて、ソースドライバにはより多数の差動増幅器が搭載されるようになってきている。このため、チップの増大を招来しないように、出来る限り回路面積の小さな回路で高スルーレート化することが必要である。
【０００３】
例えば、特開２００１−１５６５５９号公報にその回路と動作が開示されている。図１に示されるように、その高スルーレート差動増幅器は、アンプ正入力ＩＮＰ３１とアンプ負入力ＩＮＮ３１とに印加される差動入力信号を増幅してアンプ出力ＯＵＴ３１から出力する。液晶駆動装置のソースドライバとして使用される場合、差動増幅器は、アンプ負入力ＩＮＮ３１とアンプ出力ＯＵＴ３１を接続して利得１のボルテージフォロア型増幅器として使用される。アンプ出力ＯＵＴ３１が低電圧から高電圧に遷移する時、ノードＰＧ３１の電圧が暫時下がることでトランジスタＴＰ３１をオンさせ、入力差動段の定電流ＩＣＳ３２、ＩＣＳ３６を暫時増加させる。これにより差動増幅器は高スルーレート化される。アンプ出力ＯＵＴ３１が高電圧から低電圧に遷移する時は、ノードＮＧ３１の電圧が暫時上がることでトランジスタＴＮ３１がオンし、定電流源ＩＣＳ３１の電流に定電流源ＩＣＳ３５の電流が加わり、入力差動段の電流が暫時増加する。これにより差動増幅器は高スルーレート化される。
【０００４】
この差動増幅器のアンプ出力ＯＵＴ３１が低電圧から高電圧に高速化されて遷移する時、ノードＰＧ３１の電圧が下がることにより高速化される。しかし、回路の動作上、ノードＰＧ３１の電圧ドロップ時間が非常に長いため（図２（ｂ）ｔｂｐ１:約１０μｓ）、差動入力段の定電流値は長い間増加することになる。そのため、図２に示されるように、リンギング波形が現れる（図２（ｄ））。さらに異常動作として差動入力段が中間段の電流を全て引き込んでしまうことにより発振動作に陥ることがある。
【０００５】
差動増幅器のアンプ出力ＯＵＴ３１が高電圧から低電圧に高速化されて遷移する時、ノードＮＧ３１の電圧が上昇することにより上記と同じように動作する。さらに、遷移動作の後、差動増幅器は定常動作に戻るため、トランジスタＴＰ３１、ＴＮ３１のゲート電圧は、ＴＰ３１のゲート電圧≒ＶＤＤ２−ＶＴＰ、ＴＮ３１のゲート電圧≒ＶＴＮとなる。このようなゲート電圧が残る状態でトランジスタＴＰ３１およびＴＮ３１をオフ状態にしなければならず、トランジスタＴＰ３１およびＴＮ３１のサイズ（Ｗ／Ｌ）設計は、非常に難しくなる。ここで、ＶＴＰ、ＶＴＮは、それぞれトランジスタＴＰ３１、ＴＮ３１の閾値電圧である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１５６５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、リンギングや発振が起きない安定した高スルーレートの差動増幅器を提供する。
【課題を解決するための手段】
【０００８】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明の観点では、差動増幅器は、差動入力信号を受ける差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）と、定電流源（ＩＣＳ１１、ＩＣＳ１２）と、スイッチ（ＴＮ１１、ＴＰ１１）とを具備する。定電流源（ＩＣＳ１１、ＩＣＳ１２）は、差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を制御する。スイッチ（ＴＮ１１、ＴＰ１１）は、定電流源（ＩＣＳ１１、ＩＣＳ１２）と並列に配置され、差動入力信号の反転動作に同期して差動入力信号の反転動作の遷移時間より短い時間だけ差動対トランジスタＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を増加する。
【００１０】
本発明の他の観点では、液晶表示装置は、上記の差動増幅器と、ストローブ信号に同期して、遷移時間より短い時間を示すパルス信号を生成する信号生成回路とを具備する。
【００１１】
また、本発明の他の観点では、液晶表示装置の差動増幅器を制御する方法は、液晶表示装置の表示タイミングを示すストローブ信号に同期して第１の状態の差動入力信号と第２の状態の差動入力信号とを交互に生成するステップと、第１の状態の差動入力信号を差動対トランジスタで受けるステップと、第２の状態の差動入力信号を差動対トランジスタで受けるステップと、ストローブ信号に基づいて第１の状態の差動入力信号から第２の状態の差動入力信号に変わることを示す第１パルス信号を生成するステップと、ストローブ信号に基づいて第２の状態の差動入力信号から第１の状態の差動入力信号に変わることを示す第２パルス信号を生成するステップと、第１のパルス信号に基づいて差動対トランジスタに流れる電流を増加するステップと、第２のパルス信号に基づいて差動対トランジスタに流れる電流を増加するステップとを具備する。
【発明の効果】
【００１２】
本発明によれば、リンギングや発振が起きない安定した高スルーレートの差動増幅器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】関連する高スルーレート差動増幅器の構成を示す回路図である。
【図２】その動作を示す各部の電圧波形を示す図である。
【図３】本発明の実施の形態に係る液晶表示装置の構成を示す図である。
【図４】本発明の実施の形態に係るＳＲＮ／ＳＲＰ生成回路を説明する図である。
【図５】本発明の実施の形態に係る制御信号ＳＲＮ／ＳＲＰの選択を説明する図である。
【図６】本発明の実施の形態に係る差動増幅器の構成を示す回路図である。
【図７】その動作を示す各部の電圧波形を示す図である。
【図８】本発明の実施の形態に係る差動増幅器の他の構成を示す回路図である。
【発明を実施するための形態】
【００１４】
図面を参照して、本発明の実施の形態を説明する。
【００１５】
図３は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。液晶表示装置は、表示制御装置２０１、ソースドライバ（ＳＤ）２０３、ゲートドライバ（ＧＤ）２０４、液晶パネル（ＴＦＴ−ＬＣＤ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ Ｄｉｓｐｌａｙ）２０５を備える。液晶パネル２０５は、画素がマトリックス上に配列された液晶表示パネルであり、画像を映し出す。表示制御装置２０１は、電源回路２０２、ＳＲＮ／ＳＲＰ生成回路２０７を備え、表示用データ信号と制御用信号とをソースドライバ２０３およびゲートドライバ２０４に供給する。
【００１６】
電源回路２０２は、ソースドライバ２０３およびゲートドライバ２０４の動作に必要な基準電圧を供給する。ＳＲＮ／ＳＲＰ生成回路２０７は、図４に示されるように、同期信号ＳＴＢに基づいて高スルーレート化のための制御信号ＳＲＮ、ＳＲＰを生成し、制御信号としてソースドライバ２０３に供給する。図５に示されるように、表示制御装置２０１の外部から高スルーレート化のための制御信号Ｏ＿ＳＲＮ、Ｏ＿ＳＲＰが与えられる場合、ＳＲＮ／ＳＲＰ生成回路２０７において生成される制御信号と、外部から与えられる制御信号Ｏ＿ＳＲＮおよびＯ＿ＳＲＰとを切り替えるセレクタ２０８を備えてもよい。
【００１７】
ソースドライバ２０３は、表示用データ信号と制御用信号とに基づいて、液晶パネル２０５の列方向の画素ラインを制御する。ゲートドライバ２０４は、制御用信号に基づいて、液晶パネル２０５の行方向の画素ラインを制御する。
【００１８】
図６に、ソースドライバ２０３に含まれる差動増幅器の構成を示す回路図が示される。差動増幅器は、ＮチャネルＭＯＳトランジスタＴＮ１１〜ＴＮ１６、ＰチャネルＭＯＳトランジスタＴＰ１１〜ＴＰ１６、定電流源ＩＣＳ１１〜ＩＣＳ１３、浮遊定電流源ＩＣＳ１４、位相補償容量Ｃ１１〜Ｃ１２を備える。
【００１９】
トランジスタＴＮ１２、ＴＮ１３は、ソース同士が接続され（ノードＡ１１）、差動対を形成する。トランジスタＴＮ１２のゲートは反転入力ＩＮＮ１１に接続され、トランジスタＴＮ１２のドレインはトランジスタＴＰ１４のドレインと定電流源ＩＣＳ１３との接続ノードに接続される。トランジスタＴＮ１３のゲートは正転入力ＩＮＰ１１に接続され、トランジスタＴＮ１３のドレインはトランジスタＴＰ１５のドレインと浮遊定電流源ＩＣＳ１４との接続ノードに接続される。ノードＡ１１と電源電圧ＶＳＳとの間にトランジスタＴＮ１１と定電流源ＩＣＳ１１とが並列に接続される。トランジスタＴＮ１１のゲートには、制御信号ＳＲＮが印加される。
【００２０】
トランジスタＴＰ１２、ＴＰ１３は、ソース同士が接続され（ノードＡ１２）、差動対を形成する。トランジスタＴＰ１２のゲートは反転入力ＩＮＮ１１に接続され、トランジスタＴＰ１２のドレインはトランジスタＴＮ１４のドレインと定電流源ＩＣＳ１３との接続ノードに接続される。トランジスタＴＰ１３のゲートは正転入力ＩＮＰ１１に接続され、トランジスタＴＰ１３のドレインはトランジスタＴＮ１５のドレインと浮遊定電流源ＩＣＳ１４との接続ノードに接続される。ノードＡ１２と電源電圧ＶＳＳとの間にトランジスタＴＰ１１と定電流源ＩＣＳ１２とが並列に接続される。トランジスタＴＰ１１のゲートには、制御信号ＳＲＰが印加される。トランジスタＴＮ１１〜ＴＮ１３、ＴＰ１１〜ＴＰ１３、および定電流源ＩＣＳ１１〜１２は、差動入力段１１０を形成する。
【００２１】
ゲート同士が接続されるトランジスタＴＰ１４およびトランジスタＴＰ１５は、電源電圧ＶＤＤ２と定電流源ＩＣＳ１３との間、電源電圧ＶＤＤ２と浮遊定電流源ＩＣＳ１４との間にそれぞれ接続される。トランジスタＴＰ１４、ＴＰ１５のゲートは、トランジスタＴＰ１４のドレインと定電流源ＩＣＳ１３との接続ノードに接続され、その接続ノードには、さらにトランジスタＴＮ１２のドレインが接続される。
【００２２】
ゲート同士が接続されるトランジスタＴＮ１４およびトランジスタＴＮ１５は、電源電圧ＶＳＳと定電流源ＩＣＳ１３との間、電源電圧ＶＳＳと浮遊定電流源ＩＣＳ１４との間にそれぞれ接続される。トランジスタＴＮ１４、ＴＮ１５のゲートは、トランジスタＴＮ１４のドレインと定電流源ＩＣＳ１３との接続ノードに接続され、その接続ノードには、さらにトランジスタＴＰ１２のドレインが接続される。トランジスタＴＰ１４〜ＴＰ１５、ＴＮ１４〜ＴＮ１５、定電流源ＩＣＳ１３、浮遊定電流源ＩＣＳ１４は、中間段１２０を形成する。
【００２３】
出力段１３０は、電源電圧ＶＤＤ２と電源電圧ＶＳＳとの間に直列に接続されるトランジスタＴＰ１６、トランジスタＴＮ１６を含む。トランジスタＴＰ１６およびトランジスタＴＮ１６のドレイン同士が接続され、出力ＯＵＴ１に接続される。出力ＯＵＴ１と浮遊定電流源ＩＣＳ１４の２つのノードとの間に位相補償容量Ｃ１１、Ｃ１２が接続される。トランジスタＴＰ１６のゲートは、トランジスタＴＰ１５のドレインと浮遊定電流源ＩＣＳ１４とが接続されるノードＰＧ１１に接続される。トランジスタＴＮ１６のゲートは、トランジスタＴＮ１５のドレインと浮遊定電流源ＩＣＳ１４とが接続されるノードＮＧ１１に接続される。出力ＯＵＴ１は、液晶パネル２０５に接続される。
【００２４】
次に、図７を参照して、この差動増幅器の動作を説明する。この差動増幅器は、制御信号ＳＲＮ、ＳＲＰによってトランジスタＴＮ１１、ＴＰ１１のオン／オフが制御される。制御信号ＳＲＮ、ＳＲＰは、図７（ｂ）および（ｃ）に示されるように、電圧ＶＳＳ−ＶＤＤ２間を振幅とする信号である。制御信号ＳＲＮ、ＳＲＰは、同期信号ＳＴＢ（図７（ａ））のパルスに対して１つおきに、交互に電圧ＶＤＤ２、電圧ＶＳＳとなるパルスを含む。すなわち、制御信号ＳＲＮは、電圧ＶＳＳを定常状態として、１つおきの同期信号ＳＴＢの立ち上がりから時間ｔＳＲＮの幅を有する電圧ＶＤＤ２のパルスを含む。制御信号ＳＲＰは、電圧ＶＤＤ２を定常状態として、１つおきの同期信号ＳＴＢの立ち下がりから時間ｔＳＲＰの幅を有する電圧ＶＳＳのパルスを含む。
【００２５】
入力ＩＮＰ１１は、同期信号ＳＴＢに同期して、状態が切り替わる。したがって、差動増幅器の出力ＯＵＴ１１は、図７（ｄ）に示されるように、同期信号ＳＴＢに同期して振幅が切り替わる。本発明は、振幅が切り替わる遷移期間における差動増幅器のスルーレートを上げて遷移を高速化する。その切り替えの遷移時に制御信号ＳＲＮ、ＳＲＰのパルスがトランジスタＴＮ１１、ＴＰ１１に印加される。
【００２６】
すなわち、差動増幅器の出力ＯＵＴ１１が高電圧から低電圧に遷移する時は、制御信号ＳＲＮに応答してトランジスタＴＮ１１が時間ｔＳＲＮの間オンすることにより、定電流源ＩＣＳ１１がその間補助（高電流化）される。電流が多く流れることによって差動増幅器は高スルーレート化する。具体的な電圧変動としては、トランジスタＴＮ１２、ＴＮ１３を備える差動対と定電流源ＩＣＳ１１との接続ノードＡ１１の電圧が電源電圧ＶＳＳ近辺に収束することになる。
【００２７】
差動増幅器の出力ＯＵＴ１１が低電圧から高電圧に遷移する時は、制御信号ＳＲＰに応答してトランジスタＴＰ１１が時間ｔＳＲＰの間オンすることにより、定電流源ＩＣＳ１２がその間補助（高電流化）される。電流が多く流れることによって差動増幅器は高スルーレート化する。具体的な電圧変動としては、トランジスタＴＰ１２、ＴＰ１３を備える差動対と定電流源ＩＣＳ１２の接続ノードＡ１２の電圧が電源電圧ＶＤＤ２近辺に収束することになる。
【００２８】
高スルーレート化するために用いられるトランジスタＴＮ１１、ＴＰ１１の素子サイズは、最小寸法であっても十分効果がある。スルーレートを変える時間の調整は、制御信号ＳＲＮおよびＳＲＰのパルス幅で行うことが出来る。また、この制御信号ＳＲＮおよびＳＲＰは、各ソースドライバ２０３に共通であり、ＳＲＮ／ＳＲＰ生成回路２０７において１対のみ生成されるとよい。その生成は、同期信号ＳＴＢ信号を用いることによって簡単に出来るものであり、回路サイズへの影響はほとんどない。したがって、ＳＲＮ／ＳＲＰ生成回路２０７を組み込むＩＣチップの回路面積への影響はない。
【００２９】
従来のスルーレートの調整時間ｔｂｐ１、ｔｂｎ１が１０μｓ程度であるのに対して、制御信号ＳＲＮ、ＳＲＰが１μｓ以下という一瞬の動作であることと、その振幅が電圧ＶＳＳ−ＶＤＤ２間であることより、差動増幅器の出力が振幅を入れ替える遷移時間中にリンギングが発生したり、差動増幅器が発振したりという動作は無くなる。
【００３０】
図８に示されるように、トランジスタＴＮ１１のソースと電源電圧ＶＳＳとの間に定電流源ＩＣＳ２５を挿入し、トランジスタＴＰ１１のソースと電源電圧ＶＤＤ２との間に定電流源ＩＣＳ２６を挿入してもよい。
【００３１】
このように定電流源ＩＣＳ２５、ＩＣＳ２６を加えることにより、制御信号ＳＲＮ、ＳＲＰによってトランジスタＴＮ１１、ＴＰ１１がオンすると、定電流源ＩＣＳ２５、ＩＣＳ２６が機能し、電流が増加する。このとき、（ＩＣＳ２５の電流）＞＞（ＩＣＳ２１の電流）、（ＩＣＳ２６の電流）＞＞（ＩＣＳ２２の電流）、という関係になるように各定電流源の電流値を設定すると、高スルーレート化への効果は大きくなる。同期信号ＳＴＢに基づいて生成される制御信号ＳＲＮ、ＳＲＰによって制御されるトランジスタＴＮ２１、ＴＰ２１がオフになると、すなわち遷移が終了すると、高スルーレート化のための電流は流れなくなるため、定電流源ＩＣＳ２５、ＩＣＳ２６の電流値は、大きな値に設定されても回路全体の電源電流の増大には殆んど影響しない。
【００３２】
このように、差動入力段１１０において、定電流源ＩＣＳ１１に並列にトランジスタＴＮ１１が接続され、定電流源ＩＣＳ１２に並列にトランジスタＴＰ１１が接続される。トランジスタＴＮ１１は、ゲートに制御信号ＳＲＮが印加されてオン／オフ制御される。トランジスタＴＰ１１は、ゲートに制御信号ＳＲＰが印加されてオン／オフ制御される。制御信号ＳＲＮ、ＳＲＰの振幅は、差動増幅器と同じ電圧ＶＳＳ−ＶＤＤ２であり、アンプ出力を反転する動作を示す信号である同期信号ＳＴＢに対して、パルスの１回おきの立ち上がりまたは立ち下りエッジに同期する。この制御信号ＳＲＮ、ＳＲＰは、外部から自由に与えられてもよい。
【００３３】
差動増幅器の出力ＯＵＴ１１が高電圧から低電圧に遷移する時は、制御信号ＳＲＮによりトランジスタＴＮ１１が一瞬オンして定電流源ＩＣＳ１１を一瞬補助（高電流化）し、差動増幅器は高スルーレート化される。差動増幅器の出力ＯＵＴ１１が低電圧から高電圧に遷移する時は、制御信号ＳＲＰによりトランジスタＴＰ１１が一瞬オンして定電流源ＩＣＳ１２を一瞬補助（高電流化）し、差動増幅器は高スルーレート化される。
【００３４】
この高スルーレート化に用いられるトランジスタＴＮ１１、ＴＰ１１の素子サイズは、最小寸法であっても十分効果がある。スルーレートを調整する時間は、制御信号ＳＲＮ、ＳＲＰのパルス幅で制御することができる。また、この同期信号ＳＴＢに同期する１ショットパルスである制御信号ＳＲＮ、ＳＲＰは、ソースドライバＩＣ内で１つあればよい。さらに、同期信号ＳＴＢを用いることにより、制御信号ＳＲＮ、ＳＲＰは、ＩＣ内で簡単に生成できるものであり、チップ増大への影響はほとんどない。
【００３５】
ＳＴＢ信号の周期が約１５μｓ程度とした場合、制御信号ＳＲＮ、ＳＲＰが１００ｎｓ程度の短い時間の動作でも高スルーレート化の効果がある。通常のソースドライバのスルーレートは、３μｓ程度であり、その時間と同等もしくはそれ以下のパルス幅に設定されることが好ましい。このように短い時間の動作であることと、振幅が電源電圧ＶＳＳ−ＶＤＤ２の範囲であることから、差動増幅器の動作上、バイアス電流が安定している時間を長くすることができ、差動増幅器の出力にリンギングが発生したり、差動増幅器が発振したりという動作は無くなる。
【００３６】
このように、差動増幅器のスルーレートは、制御信号ＳＲＮ、ＳＲＰのパルス幅によって細かく制御できる。表示タイミングに合わせた簡単な制御信号を生成する共通回路と、差動増幅器に少ない素子とを追加することによって、差動増幅器を高スルーレート化することができる。このような回路構成では、帰還ループ型の制御ではないため、差動増幅器の安定性が向上する。したがって、出力信号のリンギングや差動増幅器の発振を防止することができる。また、差動入力段の定電流源の定常状態における電流を少なくすることができ、位相補償容量を小さくする必要がない。すなわち、消費電流を増加させることなく、安定性を保ちつつ、スルーレートが向上する差動増幅器を提供することができる。
【符号の説明】
【００３７】
１００ 差動増幅器
１１０ 差動入力段
１２０ 中間段
１３０ 出力段
２０１ 表示制御装置
２０２ 電源回路
２０３ ソースドライバ
２０４ ゲートドライバ
２０５ 液晶パネル
２０７ ＳＲＮ／ＳＲＰ生成回路
２０８ セレクタ
ＩＮＰ１１ 正転入力
ＩＮＮ１１ 反転入力
ＯＵＴ１１ 差動増幅器の出力
ＳＲＮ、ＳＲＰ 制御信号
ＶＤＤ２、ＶＳＳ 電源電圧
Ａ１１、Ａ１２、ＮＧ１１、ＰＧ１１ ノード
ＴＮ１１〜ＴＮ１６ ＮチャネルＭＯＳトランジスタ
ＴＰ１１〜ＴＰ１６ ＰチャネルＭＯＳトランジスタ
ＩＣＳ１１〜ＩＣＳ１４、ＩＣＳ２５〜ＩＣＳ２６ 定電流源
Ｃ１１、Ｃ１２ 位相補償容量
ＩＮＰ３１ アンプ正入力
ＩＮＮ３１ アンプ負入力
ＯＵＴ３１ アンプ出力
ＴＮ３１、ＴＰ３１ トランジスタ
ＩＣＳ３１〜ＩＣＳ３６ 定電流源
Ａ３１、Ａ３２、ＰＧ３１、ＮＧ３１ ノード
【特許請求の範囲】
【請求項１】
差動入力信号を受ける差動対トランジスタと、
前記差動対トランジスタに流れる電流を制御する定電流源と、
前記定電流源と並列に配置され、前記差動入力信号の反転動作に同期して前記差動入力信号の反転動作の遷移時間より短い時間だけ前記差動対トランジスタに流れる電流を増加するスイッチと
を具備する
差動増幅器。
【請求項２】
液晶表示装置の液晶パネル駆動回路に用いられ、
前記スイッチは、前記液晶表示装置の表示タイミングを示すストローブ信号に同期して生成される前記遷移時間より短い時間を示すパルス信号に基づいて、前記差動対トランジスタに流れる電流を増加する
請求項１に記載の差動増幅器。
【請求項３】
前記差動対トランジスタは、互いに相補の関係になる第１差動対トランジスタと、第２差動対トランジスタとを備え、
前記スイッチは、前記第１差動対トランジスタに流れる電流を増加する第１スイッチと、前記第２差動対トランジスタに流れる電流流を増加する第２スイッチとを備える
請求項２に記載の差動増幅器。
【請求項４】
前記第１スイッチと前記第２スイッチとは、前記ストローブ信号に含まれるパルスの１つおきのパルスに同期して、前記第１差動対トランジスタおよび前記第２差動対トランジスタに流れる電流流を交互に増加する
請求項３に記載の差動増幅器。
【請求項５】
前記第１差動対トランジスタは、ゲートに前記差動入力信号が印加され、ソース同士が接続され、それぞれのドレインが能動負荷を介して正電源電圧に接続される２つのＮチャネルＭＯＳトランジスタを備え、
前記第１スイッチは、前記２つのＮチャネルＭＯＳトランジスタのソースにドレインが接続され、ソースが負電源電圧に接続され、ゲートに前記遷移時間より短い時間を示すパルス信号が印加されるＮチャネルＭＯＳトランジスタを備え、
前記第２差動対トランジスタは、ゲートに前記差動入力信号が印加され、ソース同士が接続され、それぞれのドレインが能動負荷を介して前記負電源電圧に接続される２つのＰチャネルＭＯＳトランジスタを備え、
前記第２スイッチは、前記２つのＰチャネルＭＯＳトランジスタのソースにドレインが接続され、ソースが前記正電源電圧に接続され、ゲートに前記遷移時間より短い時間を示すパルス信号が印加されるＰチャネルＭＯＳトランジスタを備える
請求項４に記載の差動増幅器。
【請求項６】
前記第１スイッチのソースと前記負電源電圧との間に第１定電流源を備え、
前記第２スイッチのソースと前記正電源電圧との間に第２定電流源を備える
請求項５に記載の差動増幅器。
【請求項７】
前記パルス信号は、前記正電源電圧と前記負電源電圧とを振幅とする信号である
請求項５または請求項６に記載の差動増幅器。
【請求項８】
前記ゲートに前記遷移時間より短い時間を示すパルス信号が印加されるＮチャネルＭＯＳトランジスタと、前記ゲートに前記遷移時間より短い時間を示すパルス信号が印加されるＰチャネルＭＯＳトランジスタとは、他の論理回路における回路素子のサイズと同じサイズである最小寸法で形成される
請求項５から請求項７のいずれかに記載の差動増幅器。
【請求項９】
請求項２から請求項７のいずれかに記載の差動増幅器と、
前記ストローブ信号に同期して、前記遷移時間より短い時間を示すパルス信号を生成する信号生成回路と
を具備する
液晶表示装置。
【請求項１０】
請求項２から請求項７のいずれかに記載の差動増幅器と、
前記ストローブ信号に同期して、前記遷移時間より短い時間を示すパルス信号を外部から入力する入力回路と
を具備する
液晶表示装置。
【請求項１１】
請求項２から請求項７のいずれかに記載の差動増幅器と、
前記ストローブ信号に同期して、前記遷移時間より短い時間を示すパルス信号を生成する信号生成回路と、
前記ストローブ信号に同期して、前記遷移時間より短い時間を示すパルス信号を外部から入力する入力回路と、
前記信号生成回路において生成される前記遷移時間より短い時間を示すパルス信号と、前記入力回路において取り込まれる前記遷移時間より短い時間を示すパルス信号とのうちの一方を選択して前記スイッチに供給する選択回路と
を具備する
液晶表示装置。
【請求項１２】
液晶表示装置の表示タイミングを示すストローブ信号に同期して第１の状態の差動入力信号と第２の状態の差動入力信号とを交互に生成するステップと、
前記第１の状態の差動入力信号を差動対トランジスタで受けるステップと、
前記第２の状態の差動入力信号を前記差動対トランジスタで受けるステップと、
前記ストローブ信号に基づいて、前記第１の状態の差動入力信号から前記第２の状態の差動入力信号に変わることを示す第１パルス信号を生成するステップと、
前記ストローブ信号に基づいて、前記第２の状態の差動入力信号から前記第１の状態の差動入力信号に変わることを示す第２パルス信号を生成するステップと、
前記第１のパルス信号に基づいて、前記差動対トランジスタに流れる電流を増加するステップと、
前記第２のパルス信号に基づいて、前記差動対トランジスタに流れる電流を増加するステップと
を具備する
液晶表示装置の差動増幅器を制御する方法。
【請求項１３】
前記第１のパルス信号を生成するステップおよび前記第２のパルス信号を生成するステップは、外部端子から入力されるパルス信号を選択して前記第１のパルス信号および前記第２のパルス信号の代わりに供給するステップを含む
請求項１２に記載の液晶表示装置の差動増幅器を制御する方法。
【請求項１】
差動入力信号を受ける差動対トランジスタと、
前記差動対トランジスタに流れる電流を制御する定電流源と、
前記定電流源と並列に配置され、前記差動入力信号の反転動作に同期して前記差動入力信号の反転動作の遷移時間より短い時間だけ前記差動対トランジスタに流れる電流を増加するスイッチと
を具備する
差動増幅器。
【請求項２】
液晶表示装置の液晶パネル駆動回路に用いられ、
前記スイッチは、前記液晶表示装置の表示タイミングを示すストローブ信号に同期して生成される前記遷移時間より短い時間を示すパルス信号に基づいて、前記差動対トランジスタに流れる電流を増加する
請求項１に記載の差動増幅器。
【請求項３】
前記差動対トランジスタは、互いに相補の関係になる第１差動対トランジスタと、第２差動対トランジスタとを備え、
前記スイッチは、前記第１差動対トランジスタに流れる電流を増加する第１スイッチと、前記第２差動対トランジスタに流れる電流流を増加する第２スイッチとを備える
請求項２に記載の差動増幅器。
【請求項４】
前記第１スイッチと前記第２スイッチとは、前記ストローブ信号に含まれるパルスの１つおきのパルスに同期して、前記第１差動対トランジスタおよび前記第２差動対トランジスタに流れる電流流を交互に増加する
請求項３に記載の差動増幅器。
【請求項５】
前記第１差動対トランジスタは、ゲートに前記差動入力信号が印加され、ソース同士が接続され、それぞれのドレインが能動負荷を介して正電源電圧に接続される２つのＮチャネルＭＯＳトランジスタを備え、
前記第１スイッチは、前記２つのＮチャネルＭＯＳトランジスタのソースにドレインが接続され、ソースが負電源電圧に接続され、ゲートに前記遷移時間より短い時間を示すパルス信号が印加されるＮチャネルＭＯＳトランジスタを備え、
前記第２差動対トランジスタは、ゲートに前記差動入力信号が印加され、ソース同士が接続され、それぞれのドレインが能動負荷を介して前記負電源電圧に接続される２つのＰチャネルＭＯＳトランジスタを備え、
前記第２スイッチは、前記２つのＰチャネルＭＯＳトランジスタのソースにドレインが接続され、ソースが前記正電源電圧に接続され、ゲートに前記遷移時間より短い時間を示すパルス信号が印加されるＰチャネルＭＯＳトランジスタを備える
請求項４に記載の差動増幅器。
【請求項６】
前記第１スイッチのソースと前記負電源電圧との間に第１定電流源を備え、
前記第２スイッチのソースと前記正電源電圧との間に第２定電流源を備える
請求項５に記載の差動増幅器。
【請求項７】
前記パルス信号は、前記正電源電圧と前記負電源電圧とを振幅とする信号である
請求項５または請求項６に記載の差動増幅器。
【請求項８】
前記ゲートに前記遷移時間より短い時間を示すパルス信号が印加されるＮチャネルＭＯＳトランジスタと、前記ゲートに前記遷移時間より短い時間を示すパルス信号が印加されるＰチャネルＭＯＳトランジスタとは、他の論理回路における回路素子のサイズと同じサイズである最小寸法で形成される
請求項５から請求項７のいずれかに記載の差動増幅器。
【請求項９】
請求項２から請求項７のいずれかに記載の差動増幅器と、
前記ストローブ信号に同期して、前記遷移時間より短い時間を示すパルス信号を生成する信号生成回路と
を具備する
液晶表示装置。
【請求項１０】
請求項２から請求項７のいずれかに記載の差動増幅器と、
前記ストローブ信号に同期して、前記遷移時間より短い時間を示すパルス信号を外部から入力する入力回路と
を具備する
液晶表示装置。
【請求項１１】
請求項２から請求項７のいずれかに記載の差動増幅器と、
前記ストローブ信号に同期して、前記遷移時間より短い時間を示すパルス信号を生成する信号生成回路と、
前記ストローブ信号に同期して、前記遷移時間より短い時間を示すパルス信号を外部から入力する入力回路と、
前記信号生成回路において生成される前記遷移時間より短い時間を示すパルス信号と、前記入力回路において取り込まれる前記遷移時間より短い時間を示すパルス信号とのうちの一方を選択して前記スイッチに供給する選択回路と
を具備する
液晶表示装置。
【請求項１２】
液晶表示装置の表示タイミングを示すストローブ信号に同期して第１の状態の差動入力信号と第２の状態の差動入力信号とを交互に生成するステップと、
前記第１の状態の差動入力信号を差動対トランジスタで受けるステップと、
前記第２の状態の差動入力信号を前記差動対トランジスタで受けるステップと、
前記ストローブ信号に基づいて、前記第１の状態の差動入力信号から前記第２の状態の差動入力信号に変わることを示す第１パルス信号を生成するステップと、
前記ストローブ信号に基づいて、前記第２の状態の差動入力信号から前記第１の状態の差動入力信号に変わることを示す第２パルス信号を生成するステップと、
前記第１のパルス信号に基づいて、前記差動対トランジスタに流れる電流を増加するステップと、
前記第２のパルス信号に基づいて、前記差動対トランジスタに流れる電流を増加するステップと
を具備する
液晶表示装置の差動増幅器を制御する方法。
【請求項１３】
前記第１のパルス信号を生成するステップおよび前記第２のパルス信号を生成するステップは、外部端子から入力されるパルス信号を選択して前記第１のパルス信号および前記第２のパルス信号の代わりに供給するステップを含む
請求項１２に記載の液晶表示装置の差動増幅器を制御する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１２４７８２（Ｐ２０１１−１２４７８２Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２８０７０６（Ｐ２００９−２８０７０６）
【出願日】平成２１年１２月１０日（２００９．１２．１０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月１０日（２００９．１２．１０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]