【課題】時間差増幅回路の時間差オフセットを低減する。
【解決手段】複数の時間差増幅器が多段接続された時間差増幅回路１００であって、複数の時間差増幅器は、第１の正入力端子１ａ、第１の負入力端子１ｂ、第１の正出力端子１ｃ及び第１の負出力端子１ｄを有する第１の時間差増幅器ＴＤＡ１と、第２の正入力端子２ａ、第２の負入力端子２ｂ、第２の正出力端子２ｃ及び第２の負出力端子２ｄを有し、第１の時間差増幅器の出力信号が入力される第２の時間差増幅器ＴＤＡ２と、第２の正入力端子２ａに第１又は第４の配線Ｉ１，Ｉ２を接続させる第１の選択素子Ｓ１と、第２の負入力端子２ｂに第２又は第３の配線Ｉ２、Ｉ３を接続させる第２の選択素子Ｓ２を有する選択回路１０ａと、選択回路１０ａを制御する制御回路５０を具備する。 （もっと読む）

【課題】位相同期ループ（ＰＬＬ）における位相周波数検出器およびチャージポンプの線形動作を達成する。
【解決手段】位相周波数検出器は、基準信号とクロック信号とを受け取り、基準信号とクロック信号とに基づいて第１および第２の信号を生成し、第１の信号のみに基づいて第１および第２の信号をリセットする。第１および第２の信号は、それぞれ、ｕｐおよびｄｏｗｎの信号であってもよいし、それぞれ、ｄｏｗｎおよびｕｐの信号であってもよい。位相周波数検出器は、予め定められた量の分、第１の信号を遅らせ、遅れた第１の信号と第２の信号とに基づいて、リセット信号を生成し、リセット信号を用いて第１および第２の信号をリセットすることができる。チャージポンプは、第１および第２の信号を受け取り、基準信号とクロック信号との間の位相誤差を示す出力信号を生成する。 （もっと読む）

【課題】低消費電力のＰＬＬ回路を提供する。
【解決手段】位相比較回路１１は、基準信号と、フィードバック信号の位相を比較し、比較結果に応じた２種の位相差信号（ＵＰ信号とＤＮ信号）をチャージポンプ１２に供給し、バイアス回路１６は、チャージポンプ１２にバイアス電流を供給し、制御回路１７は、２種の位相差信号のうち一方または両方が活性化状態のときにバイアス回路１６の動作を行わせ、２種の位相差信号の両方が非活性化状態のときに、バイアス回路１６を停止させる。 （もっと読む）

【課題】入力信号の位相の同相／反転関係を検出する位相検出回路であって、検出可能な信号速度が制限されることを回避することが可能な位相検出回路を提供する。
【解決手段】ギルバートセルと、このギルバートセル内の下段側に位置する第１の差動対（１０１、１０２）に対して並列関係に設けられた第２の差動対（１２０、１２１）と、第１の差動対に電流を供給する第１の電流源（１００）とは別に設けられ、第２の差動対に電流を供給する第２の電流源（１３０）と、第１の電流源と第２の電流源とのいずれかのみが動作するように制御する制御回路（１４０）とを備え、第１の電圧信号は第１の差動対の正側電圧入力端子と第２の差動対の負側電圧入力端子に入力され、第１の電圧信号と相補の関係にある第２の電圧信号は第１の差動対の負側電圧入力端子と第２の差動対の正側電圧入力端子に入力されている位相検出回路。 （もっと読む）

【課題】電源ノイズが存在する環境下において、位相同期回路の出力信号の特性劣化を軽減する。
【解決手段】基準信号源は、基本周波数を有する基準信号を生成する。位相同期回路１０２は、制御電圧に応じた周波数の信号を生成する電圧制御発振器１０６と、前記周波数の信号をＮ分周して第１分周信号を生成する第１分周器１０７と、第１分周信号と基準信号との位相差を検出する位相検出器１０３と、チャージポンプ１０４と、ループフィルタ１０５と、を含む。第２分周器は、電圧制御発振器により生成された信号をＭ分周して第２分周信号を生成する。信号処理回路は、第２分周信号に同期して動作する。基本周波数のＫ倍と、第２分周信号の周波数との差分の絶対値が、電圧制御発振器の入力から位相同期回路の出力までの伝達関数によって表される帯域通過フィルタの低域遮断周波数以下または高域遮断周波数以上となるように、ＮおよびＭの値が決定されている。 （もっと読む）

【課題】 回路規模を増大させずに複数の外部基準信号を用いて所望の基準信号を生成でき、アンロック時にも安定した基準信号を出力する基準信号生成装置を提供する。
【解決手段】 分周された外部基準信号と分周された電圧制御発振器５の出力との位相を比較する位相比較器３２を備え、複数の異なる周波数の外部基準信号を入力可能とし、可変フィルタ１０が入力信号を帯域制限し、検波回路１１が可変フィルタ出力の信号レベルを検出し、レベル判定回路１２が、可変フィルタ１０にいずれかの外部基準信号の周波数を通過させる帯域を設定し、信号レベルが適正範囲であれば、入力された外部基準信号の周波数を当該通過帯域の周波数として特定し、第１の分周器３１に当該周波数に応じた分周値を設定すると共に、切替器６を位相比較器３１側に切り替え、適正範囲外であれば、切替器６を固定電圧生成装置７側に切り替える基準信号生成装置としている。 （もっと読む）

【課題】サンプル間、温度等の変位に伴い発生するロック位相の変動を補正し、ロック位相を一定とすることができるＤＬＬを備えた半導体装置を提供する。
【解決手段】位相検出回路（ＰＤ）１０５を構成する複数のＭＯＳＦＥＴのうち所定のＭＯＳＦＥＴのバックゲート電位を変更するＰＤバックゲート電位変更回路１０６と、温度センサ１０７と、サンプル別閾値電圧（Ｖｔ）情報を記憶したＦｕｓe（ヒューズ）１０８を備える。温度センサ１０７の温度情報、Ｆｕｓe（ヒューズ）１０８に記憶されたサンプル別閾値電圧（Ｖｔ）情報は、ＰＤバックゲート電位変更回路１０６に読み出され、閾値電圧を制御し、ロック位相の変動を補正する。 （もっと読む）

【課題】ステップ応答収束時間だけ待つ必要なく積分値を抽出し、また、入力信号の周波数が既知でなくても抽出した積分値に応じて位相差を演算する位相比較装置を得る。
【解決手段】分周器４が入力信号の周波数を２分周し、積分器５が排他的論理和回路３により生成されたパルスを分周器４により設定された周期分積分し、基準積分器７が既知の一定レベルの基準信号を分周器４により設定された周期分積分し、信号処理部１０が積分器５および基準積分器７による積分値に応じて位相差を演算するように構成したので、入力信号の周波数の１／２倍の周波数の整数倍の周波数にヌル点のできるｓｙｎｃフィルタ特性が形成されることを利用し、ローパスフィルタが不要になり、ステップ応答収束時間だけ待つ必要なく積分値を抽出することができる。また、２つの入力信号の周波数が既知でなくても、２つの入力信号の位相差を演算することができる。 （もっと読む）

【課題】 安定性と即応性を備えたＰＬＬを提供すること。
【解決手段】 本発明の実施形態によるＰＬＬは、位相検出器と、前記位相検出器の検出結果に基づいて電流を発生するチャージポンプと、前記チャージポンプに接続され、第１の抵抗変化素子を有するループフィルタと、前記ループフィルタから入力される信号に応じて出力周波数を制御するＶＣＯと、前記ＶＣＯの出力信号を分周して、前記位相検出器に入力するフィードバック信号を生成する周波数分周器と、前記ループフィルタを制御するシーケンサとを有するＰＬＬであって、前記シーケンサは、前記ＰＬＬの電源がＯＦＦされることを示す信号が入力された時または前記ＰＬＬの電源がＯＮされることを示す信号が入力された時に前記第１の抵抗変化素子の抵抗値が第１の抵抗値となるよう制御し、前記ＰＬＬが安定化後には、前記第１の抵抗値よりも高い第２の抵抗値となるよう制御する。 （もっと読む）

【課題】
本開示は遅延ロックループ（ＤＬＬ）及びフェーズロックループ（ＰＬＬ）における移相処理に関する。
【解決手段】
ＤＬＬまたはＰＬＬにおけるチャージポンプは、出力ノードに並列に接続されたキャパシタを備える。一次電流スイッチング回路は、ソース電流でキャパシタを充電し、シンク電流でキャパシタを放電する。補助ソース回路は、大きさの範囲を有する正の位相生成電流をソースする。正の移相生成電流の大きさは、少なくとも１つのソース選択信号により決定される。補助シンク回路は、大きさの範囲を有する負の移相生成電流をソースする。前記負の移相生成電流の大きさは、少なくとも１つのシンク選択信号により決定される。 （もっと読む）