インピーダンス変換回路
【課題】少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がるようにする。
【解決手段】回路10は、電圧電流変換器11,12,13、反転増幅器14、抵抗15,16およびインピーダンス18が接続された、入力端子1aから見たインピーダンスがZin=Z/(gm0・gm1・R1・R2)となるものとする。回路20も、電圧電流変換器21,22,23、反転増幅器24、抵抗25,26およびインピーダンス28が接続された、入力端子1bから見たインピーダンスがZin=Z/(gm0・gm1・R1・R2)となるものとする。
【解決手段】回路10は、電圧電流変換器11,12,13、反転増幅器14、抵抗15,16およびインピーダンス18が接続された、入力端子1aから見たインピーダンスがZin=Z/(gm0・gm1・R1・R2)となるものとする。回路20も、電圧電流変換器21,22,23、反転増幅器24、抵抗25,26およびインピーダンス28が接続された、入力端子1bから見たインピーダンスがZin=Z/(gm0・gm1・R1・R2)となるものとする。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、インダクタンスを含むインピーダンスを作り出すインピーダンス変換回路に関する。
【背景技術】
【0002】
半導体集積回路内では、所望のインピーダンス、特にインダクタンスを作り出すことが難しい。
【0003】
インダクタンスを含むインピーダンスを作り出す回路として、特許文献1(特開平11−205087号公報)には、図25に示すような、演算増幅器を複数個用いたインピーダンス変換回路が示されている。
【0004】
このインピーダンス変換回路は、入力信号電圧Vinが与えられる入力端子91とグランドとの間に、インピーダンスZ1,Z2,Z3,Z4およびZ5が直列に接続され、入力端子91、およびインピーダンスZ2,Z3の接続点が、演算増幅器92の非反転入力端および反転入力端に接続され、演算増幅器92の出力端が、インピーダンスZ3,Z4の接続点に接続され、インピーダンスZ4,Z5の接続点、およびインピーダンスZ2,Z3の接続点が、演算増幅器93の非反転入力端および反転入力端に接続され、演算増幅器93の出力端が、インピーダンスZ1,Z2の接続点に接続されたものである。
【0005】
このインピーダンス変換回路では、図25中に示すように、入力端子91から見たインピーダンスZinが、
Zin=(Z1・Z3・Z5)/(Z2・Z4)…(91)
となる。
【0006】
上に挙げた先行技術文献は、以下の通りである。
【特許文献1】特開平11−205087号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、図25に示した従来のインピーダンス変換回路は、入力端子91とグランドとの間にインピーダンスを作り出すことが前提となっているため、インピーダンスを2端子素子として取り出すには、合計4個の演算増幅器が必要となり、さらに4端子素子として取り出すには、合計8個の演算増幅器が必要となる。そのため、2端子素子化または4端子素子化する場合には、消費電力の増大を招き、低消費電力化に向かない。
【0008】
また、作り出されるインピーダンスの特性、特に周波数特性は、使用する演算増幅器の性能によって決まるので、演算増幅器の数が多いほど、使用周波数が制限されてしまう。
【0009】
そこで、この発明は、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がるようにしたものである。
【課題を解決するための手段】
【0010】
この発明のインピーダンス変換回路は、
差動入力信号電圧が供給される第1電圧電流変換器および第2電圧電流変換器と、反転増幅器と、帰還用の第3電圧電流変換器とを備え、
前記反転増幅器の入力端と出力端との間に、第1抵抗および第2抵抗が直列に接続され、
前記第1電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第2電圧電流変換器の入力端が、前記第1抵抗と前記第2抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第3電圧電流変換器の入力端に接続され、
前記第3電圧電流変換器の出力端が、前記第1電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続されたものである。
【0011】
上記の構成の、この発明のインピーダンス変換回路では、演算増幅器などの反転増幅器は1個でよく、それぞれの電圧電流変換器も、ごく少数の素子で構成することができるので、2端子素子化または4端子素子化する場合でも、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がる。
【発明の効果】
【0012】
以上のように、この発明によれば、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がる。
【発明を実施するための最良の形態】
【0013】
[1.第1の実施形態:図1〜図4]
図1に、第1の実施形態のインピーダンス変換回路を示す。
【0014】
この例のインピーダンス変換回路は、電圧電流変換器11,12,13、および反転増幅器14を備える回路10として構成される。
【0015】
電圧電流変換器11は、入力端子1aに与えられる入力信号電圧Vinを出力電流に変換するものであり、電圧電流変換器12は、入力端子1bに与えられる、入力信号電圧Vinに対して差動的な(逆相の)入力信号電圧−Vinを出力電流に変換するものである。
【0016】
反転増幅器14としては、演算増幅器などを用いることができ、その入力端(演算増幅器の場合には反転入力端)と出力端との間に、抵抗15および16が直列に接続され、これら抵抗15および16の接続点17とグランドとの間に、インピーダンス18が接続され、電圧電流変換器11の出力端が、反転増幅器14の入力端に接続され、電圧電流変換器12の出力端が、接続点17に接続される。
【0017】
電圧電流変換器13は、反転増幅器14の出力電圧Voutを電流に変換して電圧電流変換器11の入力側に帰還するもので、すなわち、電圧電流変換器13の入力端は、反転増幅器14の出力端に接続され、電圧電流変換器13の出力端は、電圧電流変換器11の入力端に接続される。
【0018】
以上の構成のインピーダンス変換回路では、電圧電流変換器11,12,13のコンダクタンス(電圧電流変換係数)を、それぞれgm1,gm2,gm0とし、抵抗15,16の抵抗値を、それぞれR1,R2とし、インピーダンス18のインピーダンス値をZとすると(インピーダンスについては、回路や素子の意味では参照符号としてアラビア数字を用い、インピーダンス値の意味ではZ,Zinなどとアルファベットで表記する)、反転増幅器14の出力電圧Voutは、図4の式(1)で表される。
【0019】
ここで、gm1とgm2との間に、図4の式(2)で表される条件が満たされるとすると、出力電圧Voutは、図4の式(3)で表される。
【0020】
したがって、電圧電流変換器13から電圧電流変換器11の入力側に流れる電流Iinは、図4の式(4)で表され、入力端子1aから見たインピーダンスZinは、図4の式(5)で表される。
【0021】
ここで、Z=sLとすると(ただし、sはラプラス演算素子)、このとき、入力インピーダンスZinはインダクタンスであることがわかる。また、gm0を変えることによって、そのインダクタンス値を、すなわちインピーダンス値を変えることができる。
【0022】
gm0以外のパラメータgm1,R1またはR2を変えることもできるが、その場合には、図4の式(2)の条件を満足させるために、それと連動して他のパラメータも変えなければならず、パラメータ変更制御が難しくなるので、gm0を変える。
【0023】
図2に、図1の例のインピーダンス変換回路の入力端子1aから見た等価回路を示す。この回路では、図4の式(5)で表されるインピーダンスZinが、信号源2とグランドとの間に存在することになる。
【0024】
具体的な例として、図3に、図1のインピーダンス18(インピーダンスZ)としてインダクタンスとコンデンサの並列接続回路を用いて、バンドパスフィルタ51を形成する場合を、ドライブ抵抗3(抵抗値R)を付けた状態で示す。
【0025】
また、インピーダンス18(インピーダンスZ)として抵抗などの線形素子を用い、gm0またはgm1を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【0026】
[2.第2の実施形態:図5〜図9]
図5に、第2の実施形態のインピーダンス変換回路を示す。この例のインピーダンス変換回路は、図1に示した回路10と、これと同じ構成の回路20とを、差動入力信号電圧Vin,−Vinに対して対称に設けたものである。
【0027】
すなわち、回路20では、電圧電流変換器21,22,23、反転増幅器24、抵抗25,26、接続点27、およびインピーダンス28が、回路10と全く同様に接続され、回路10とは逆に、入力端子1bに与えられる入力信号電圧−Vinが電圧電流変換器21に供給され、入力端子1aに与えられる入力信号電圧Vinが電圧電流変換器22に供給される。
【0028】
電圧電流変換器11,21のコンダクタンスをgm1、電圧電流変換器12,22のコンダクタンスをgm2、電圧電流変換器13,23のコンダクタンスをgm0、抵抗15,25の抵抗値をR1、抵抗16,26の抵抗値をR2、インピーダンス18,28のインピーダンス値をZとすると、反転増幅器14の出力電圧Voutは、図4の式(1)と同じ図9の式(11)で表され、反転増幅器24の出力電圧Vout’は、同様に図9の式(12)で表され、出力電圧VoutおよびVout’は、図9の式(13)で表されるように差動関係となる。
【0029】
ここで、gm1とgm2との間に、図4の式(2)と同じ図9の式(14)で表される条件が満たされるとすると、出力電圧Vout’は、図9の式(15)で表される。ただし、式(15)中のGは、図9の式(16)で表される伝達関数である。
【0030】
したがって、電圧電流変換器23から電圧電流変換器21の入力側に流れる電流Iin’は、図9の式(17)で表され、入力端子1bから見たインピーダンスZin’は、図4の式(5)と同じ図9の式(18)で表される。
【0031】
すなわち、図5の例では、入力端子1aから見たインピーダンスZinと、入力端子1bから見たインピーダンスZin’とは、同一であり、それぞれが、グランドとの間に見えることになる。これは、入力端子1a,1b間に、図4の式(5)で表されるインピーダンスZinと、図9の式(18)で表されるインピーダンスZin’とが、直列に接続されていることと等価である。
【0032】
したがって、図5の例のインピーダンス変換回路の入力端子1a,1bから見た等価回路は、図6に示すように、信号源2aと信号源2bとの間に、同じインピーダンスZinが2個、直列に接続されたものとなる。
【0033】
図7に、図5の回路10および20中の、それぞれ図9の式(16)で表される伝達関数Gを生成する部分を、演算回路5aおよび5bとして示したときの、等価回路を示す。
【0034】
具体的な例として、図8に、図5のインピーダンス18,28(インピーダンスZ)としてインダクタンスとコンデンサの並列接続回路を用いて、差動型バンドパスフィルタ52を形成する場合を、ドライブ抵抗3a,3b(抵抗値R)を付けた状態で示す。
【0035】
また、インピーダンス18,28(インピーダンスZ)として抵抗などの線形素子を用い、gm0またはgm1を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【0036】
[3.第3の実施形態:図10〜図16]
図10に、第3の実施形態のインピーダンス変換回路を示す。この例のインピーダンス変換回路は、回路31および32によって構成される。
【0037】
回路31では、図5の例のインピーダンス変換回路の電圧電流変換器11に相当するものとして2個の電圧電流変換器11aおよび11bが、電圧電流変換器12に相当するものとして2個の電圧電流変換器12aおよび12bが、電圧電流変換器13に相当するものとして2個の電圧電流変換器13aおよび13bが、それぞれ設けられ、反転増幅器14の入力端と出力端との間に、抵抗15および16が直列に接続され、これら抵抗15および16の接続点17とグランドとの間に、インピーダンス18が接続され、電圧電流変換器11aおよび11bの出力端が、反転増幅器14の入力端に接続され、電圧電流変換器12aおよび12bの出力端が、接続点17に接続され、電圧電流変換器13aおよび13bの入力端が、反転増幅器14の出力端に接続され、電圧電流変換器13aの出力端は、電圧電流変換器11aの入力端に接続され、電圧電流変換器13bの出力端は、電圧電流変換器11bの入力端に接続される。
【0038】
回路32では、図5の例のインピーダンス変換回路の電圧電流変換器21に相当するものとして2個の電圧電流変換器21aおよび21bが、電圧電流変換器22に相当するものとして2個の電圧電流変換器22aおよび22bが、電圧電流変換器23に相当するものとして2個の電圧電流変換器23aおよび23bが、それぞれ設けられ、反転増幅器24の入力端と出力端との間に、抵抗25および26が直列に接続され、これら抵抗25および26の接続点27とグランドとの間に、インピーダンス28が接続され、電圧電流変換器21aおよび21bの出力端が、反転増幅器24の入力端に接続され、電圧電流変換器22aおよび22bの出力端が、接続点27に接続され、電圧電流変換器23aおよび23bの入力端が、反転増幅器24の出力端に接続され、電圧電流変換器23aの出力端は、電圧電流変換器21aの入力端に接続され、電圧電流変換器23bの出力端は、電圧電流変換器21bの入力端に接続される。
【0039】
さらに、回路31,32間では、電圧電流変換器11aおよび22aの入力端と電圧電流変換器13aの出力端が、端子1aとして接続され、電圧電流変換器12aおよび21aの入力端と電圧電流変換器23aの出力端が、端子1bとして接続され、電圧電流変換器11bおよび22bの入力端と電圧電流変換器13bの出力端が、端子1dとして接続され、電圧電流変換器12bおよび21bの入力端と電圧電流変換器23bの出力端が、端子1cとして接続されて、端子1a,1bに差動入力信号電圧Va,Vbが与えられる。
【0040】
この例でも、図9の式(14)で表される条件が満たされるとして、この例では、端子1c,1dの電圧を、それぞれVc,Vdとすると、反転増幅器14の出力電圧Voutおよび反転増幅器24の出力電圧Vout’は、図9の式(11)および式(12)に、式(14)を代入し、式(11)において、Vin=Va−Vdとし、式(12)において、−Vin=Vb−Vcとして、図15の式(21)および式(22)で表される。
【0041】
ただし、式(21)および式(22)中のGは、図9の式(16)と同じ図15の式(23)で表される伝達関数である。
【0042】
したがって、図10の例のインピーダンス変換回路の等価回路は、それぞれ図15の式(23)で表される伝達関数Gを生成する部分を、演算回路6aおよび6bとして示すと、図11のように表すことができる。
【0043】
さらに、図12に、ドライブ抵抗3a,3b(抵抗値R)および終端抵抗4c,4d(抵抗値R)を付けた状態を示す。信号源2a,2bは、差動入力信号電圧Vin,−Vinが得られるものである。
【0044】
図12の回路において、ドライブ抵抗3aに流れる電流をIa、終端抵抗4dに流れる電流をIdとすると、電流IaおよびIdにつき、図15の式(31)および式(32)が成立し、電圧Vdは、図15の式(33)で表され、したがって、電圧VaおよびVdは、図15の式(34)および式(35)で表される。
【0045】
同様に、ドライブ抵抗3bに流れる電流をIb、終端抵抗4cに流れる電流をIcとすると、電流IbおよびIcにつき、図15の式(41)および式(42)が成立し、電圧Vcは、図15の式(43)で表され、したがって、電圧VbおよびVcは、図15の式(44)および式(45)で表される。
【0046】
式(34)と式(44)を比較し、式(35)と式(45)を比較すると、明らかなように、電圧Vaと電圧Vbは差動関係となり、電圧Vdと電圧Vcは差動関係となる。
【0047】
さらに、図15の式(34)から、電流Iaは、図16の式(51)で表され、図15の式(44)から、電流Ibは、図16の式(52)で表され、図15の式(35)から、電流Idは、図16の式(53)で表され、図15の式(45)から、電流Icは、図16の式(54)で表される。
【0048】
式(51)〜(54)から、電流Ia,Ib,IdおよびIcは、全て絶対値が等しいとともに、電流Iaは、図12の矢印の向きに、端子1aから端子1dに向かって流れ込み、電流Ibは、図12の矢印の向きとは逆に、端子1cから端子1bに向かって流れ込むことがわかる。
【0049】
すなわち、図10の例のインピーダンス変換回路は、図13に示すように、入力2端子、出力2端子の、対称4端子回路網30を構成する。
【0050】
ただし、図13中の電圧V1および−V1は、図15の式(34)および式(44)で表される電圧VaおよびVbに相当し、両者が差動関係にあることを示したものであり、図13中の電圧V2および−V2は、図15の式(45)および式(35)で表される電圧VcおよびVdに相当し、両者が差動関係にあることを示したものである。
【0051】
図15の式(34)および式(44)から、電圧V1は、図16の式(55)で表され、図15の式(45)および式(35)から、電圧V2は、図16の式(56)で表されるので、端子1a,1d間のインピーダンスをZ12とすると、図16の式(57)が成立し、インピーダンスZ12は、図16の式(58)で表されるものとなる。端子1b,1c間も、同じインピーダンスZ12となる。
【0052】
すなわち、図10の例のインピーダンス変換回路では、端子1a,1b,1d,1c間に対称4端子回路網30が形成される。
【0053】
重要なことは、4端子回路網で、入力側が差動入力、かつ出力側が差動出力である場合には、その入出力間に、対称4端子回路網状に、図16の式(58)で表されるようなインピーダンスが2端子素子的に存在することであり、同時に、用いるインピーダンスZの構成によって、様々な4端子回路網を作り出せることである。しかも、上記の例では、gm0を変えることによって、作成されるインピーダンスZ12を変えることができる。
【0054】
具体的な例として、図14に、図10のインピーダンス18,28(インピーダンスZ)としてインダクタンスとコンデンサの並列接続回路を用いて、差動型(この場合は2次の対称4端子型)トラップ回路53を形成する場合を示す。
【0055】
また、図5の例のインピーダンス変換回路と同様に、インピーダンス18,28(インピーダンスZ)として抵抗などの線形素子を用い、gm0またはgm1を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【0056】
[4.第4の実施形態:図17〜図23]
図17に、第4の実施形態のインピーダンス変換回路を示す。
【0057】
この例は、図10の例の、等価回路的に図11(図13)のように対称4端子回路網を構成するインピーダンス変換回路に対して、入力側の端子1a,1b間にインピーダンス7a,7b(インピーダンスZ11)が橋渡しされ、出力側の端子1c,1d間にインピーダンス7c,7d(インピーダンスZ22)が橋渡しされたものである。
【0058】
この例でも、図9の式(14)で表される条件が満たされるとして、演算回路6aの出力電圧Voutは、図15の式(21)と同じ図22の式(61)で表される。式(61)中のGは、図15の式(23)と同じ図22の式(62)で表される伝達関数である。
【0059】
ここで、図22の式(63)で示すように、GをG12に置き換え、gm0もgm12とする。
【0060】
したがって、図17に示すように、演算回路6aおよび6bで生成される伝達関数は、G12であり、電圧電流変換器13a,13b,23aおよび23bのコンダクタンスは、gm12である。
【0061】
さらに、図18に、ドライブ抵抗3a,3b(抵抗値R)および終端抵抗4c,4d(抵抗値R)を付けた状態を示す。信号源2a,2bは、図12につき上述したように、差動入力信号電圧Vin,−Vinが得られるものである。
【0062】
図18の回路において、ドライブ抵抗3aおよび3bに流れる電流IaおよびIbは、図22の式(65)および式(66)で表され、終端抵抗4cおよび4dに流れる電流IcおよびIdは、図22の式(67)および式(68)で表される。
【0063】
式(65)から式(68)を引き、式(66)から式(67)を引くことによって、電圧VcおよびVdは、図23の式(71)および式(72)で表され、さらに、式(71)と式(72)を足すことによって、電圧Vcと電圧Vdの和は、図23の式(73)で表される。また、図22の式(65)と式(66)を足すことによって、電圧Vcと電圧Vdの和は、図23の式(74)で表される。
【0064】
したがって、式(73)と式(74)が等しいことから、図23の式(75)に示すように、電圧Vaと電圧Vbの和、および電圧Vcと電圧Vdの和は、それぞれ0となり、図23の式(76)に示すように、電圧Vaと電圧Vbは差動関係となり、電圧Vcと電圧Vdは差動関係となることがわかる。さらに、これらの差動関係から、図22の式(65)〜(68)で表される各電流については、Ib=−Ia,Id=−Ic,であることがわかる。
【0065】
以上の結果から、図18の回路は、図19のように表現することができる。図19中の電圧V1および−V1は、電圧VaおよびVbに相当し、両者が差動関係にあることを示したものであり、電圧V2および−V2は、電圧VcおよびVdに相当し、両者が差動関係にあることを示したものである。
【0066】
インピーダンス7eは、入力側のインピーダンス7aおよび7bを一つに表現したものであり、インピーダンス7fは、出力側のインピーダンス7cおよび7dを一つに表現したものである。
【0067】
図10〜図14の例につき上述したように、4端子回路網で、入力側が差動入力、かつ出力側が差動出力である場合には、その入出力間に、図16の式(58)で表されるインピーダンスZ12が2端子素子的に存在する。
【0068】
図17〜図19の例でも、図20に示すように、図16の式(58)を書き換えた図23の式(78)で表されるインピーダンスZ12が2端子素子的に存在することになる。
【0069】
したがって、この例では、図20のようにラダー回路を構成することができ、これによって、チェビシェフ・フィルタなどの急峻なフィルタリング特性を集積回路内に実現することができる。
【0070】
具体的な例として、図21に、インピーダンスZ(図17には示していないが、図10に示したインピーダンス18,28)としてインダクタンスとコンデンサの並列接続回路を用い、インピーダンス7eおよび7fとしてコンデンサを用いて、差動型3次ローパスフィルタ(3次チェビシェフ型ローパスフィルタ)54を形成する場合を示す。
【0071】
また、図10の例のインピーダンス変換回路と同様に、インピーダンス18,28(インピーダンスZ)として抵抗などの線形素子を用い、gm12またはgm1を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【0072】
[5.第5の実施形態:図24]
図24に、第5の実施形態のインピーダンス変換回路を示す。
【0073】
この例は、基本的には図17の例と同じであるが、入力側の端子1a,1b間のインピーダンスを上記のZ11として、これを演算回路41および電圧電流変換器42,43によって差動型インピーダンスとして構成し、出力側の端子1c,1d間のインピーダンスを上記のZ22として、これを演算回路45および電圧電流変換器46,47によって差動型インピーダンスとして構成する場合である。
【0074】
演算回路41は伝達関数G11を生成するものとし、演算回路45は伝達関数G22を生成するものとし、電圧電流変換器42および43のコンダクタンスをgm11、電圧電流変換器46および47のコンダクタンスをgm22とする。
【0075】
このとき、インピーダンスZ11,Z22、および端子1a,1d間および端子1b,1c間のインピーダンスZ12は、
Z11=2×G11×gm11 …(81)
Z22=2×G22×gm22 …(82)
Z12=G12×gm12 …(83)
で表される。
【0076】
この例でも、図17の例と同様に、図20のようなラダー回路を構成することができ、図21のような差動型3次ローパスフィルタ(3次チェビシェフ型ローパスフィルタ)を形成することができる。
【0077】
[6.各実施形態の効果]
上述した各実施形態のインピーダンス変換回路では、従来に比べて少ない素子数でインピーダンス変換回路を構成することができるので、低消費電力化を図ることができるとともに、使用周波数帯域が広がり、高周波までのアクティブ・フィルタを実現することができる。
【0078】
反転増幅器としてダイナミックレンジの広い演算増幅器を使用することによって、入出力のダイナミックレンジが広がり、巨大な入力をフィルタリングすることが可能となる。
【0079】
入力部に電圧電流変換器を用いることによって、全てのバイアスポイントを電源電圧のセンターに設定することが可能となるため、低電圧化に有利となり、歪みに強くなるとともに、従来はアクティブ・フィルタには不向きであったCMOSプロセスを利用することができる。
【0080】
従来に比べて少ない素子数で対称4端子回路網を構成することができるので、使用周波数帯域が広がり、高周波までのアクティブ・フィルタを実現することができるとともに、急峻なフィルタリング特性を実現することができる。
【0081】
用いるインピーダンス値に対して、電圧電流変換器のコンダクタンスと抵抗値との比によって、変換後のインピーダンス値を自由に制御することができ、適切な値のインピーダンスを集積回路内に容易に実現することができる。
【0082】
対称4端子回路網を形成することによって、全ての信号を差動処理することができるため、集積回路内の輻射などのノイズに強いアナログ信号処理が可能となる。
【0083】
インピーダンスZとして抵抗などの線形素子を用い、電圧電流変換器のコンダクタンスを変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【図面の簡単な説明】
【0084】
【図1】第1の実施形態のインピーダンス変換回路を示す図である。
【図2】図1の回路の等価回路を示す図である。
【図3】図1の回路によってバンドパスフィルタを形成する場合を示す図である。
【図4】図1〜図3の回路の説明に供する式を示す図である。
【図5】第2の実施形態のインピーダンス変換回路を示す図である。
【図6】図5の回路の等価回路を示す図である。
【図7】図5の回路の等価回路を示す図である。
【図8】図5の回路によって差動型バンドパスフィルタを形成する場合を示す図である。
【図9】図5〜図8の回路の説明に供する式を示す図である。
【図10】第3の実施形態のインピーダンス変換回路を示す図である。
【図11】図10の回路の等価回路を示す図である。
【図12】図10の回路の等価回路を示す図である。
【図13】図10の回路が対称4端子回路網を構成することを示す図である。
【図14】図10の回路によって差動型トラップ回路を形成する場合を示す図である。
【図15】図10〜図14の回路の説明に供する式を示す図である。
【図16】図10〜図14の回路の説明に供する式を示す図である。
【図17】第4の実施形態のインピーダンス変換回路を示す図である。
【図18】図17の回路にドライブ抵抗および終端抵抗を付けた状態を示す図である。
【図19】図18の回路を表現を変えて示す図である。
【図20】図17の回路が対称4端子回路網を構成することを示す図である。
【図21】図17の回路によって差動型3次ローパスフィルタを形成する場合を示す図である。
【図22】図17〜図21の回路の説明に供する式を示す図である。
【図23】図17〜図21の回路の説明に供する式を示す図である。
【図24】第5の実施形態のインピーダンス変換回路を示す図である。
【図25】従来のインピーダンス変換回路を示す図である。
【符号の説明】
【0085】
主要部については図中に全て記述したので、ここでは省略する。
【技術分野】
【0001】
この発明は、インダクタンスを含むインピーダンスを作り出すインピーダンス変換回路に関する。
【背景技術】
【0002】
半導体集積回路内では、所望のインピーダンス、特にインダクタンスを作り出すことが難しい。
【0003】
インダクタンスを含むインピーダンスを作り出す回路として、特許文献1(特開平11−205087号公報)には、図25に示すような、演算増幅器を複数個用いたインピーダンス変換回路が示されている。
【0004】
このインピーダンス変換回路は、入力信号電圧Vinが与えられる入力端子91とグランドとの間に、インピーダンスZ1,Z2,Z3,Z4およびZ5が直列に接続され、入力端子91、およびインピーダンスZ2,Z3の接続点が、演算増幅器92の非反転入力端および反転入力端に接続され、演算増幅器92の出力端が、インピーダンスZ3,Z4の接続点に接続され、インピーダンスZ4,Z5の接続点、およびインピーダンスZ2,Z3の接続点が、演算増幅器93の非反転入力端および反転入力端に接続され、演算増幅器93の出力端が、インピーダンスZ1,Z2の接続点に接続されたものである。
【0005】
このインピーダンス変換回路では、図25中に示すように、入力端子91から見たインピーダンスZinが、
Zin=(Z1・Z3・Z5)/(Z2・Z4)…(91)
となる。
【0006】
上に挙げた先行技術文献は、以下の通りである。
【特許文献1】特開平11−205087号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、図25に示した従来のインピーダンス変換回路は、入力端子91とグランドとの間にインピーダンスを作り出すことが前提となっているため、インピーダンスを2端子素子として取り出すには、合計4個の演算増幅器が必要となり、さらに4端子素子として取り出すには、合計8個の演算増幅器が必要となる。そのため、2端子素子化または4端子素子化する場合には、消費電力の増大を招き、低消費電力化に向かない。
【0008】
また、作り出されるインピーダンスの特性、特に周波数特性は、使用する演算増幅器の性能によって決まるので、演算増幅器の数が多いほど、使用周波数が制限されてしまう。
【0009】
そこで、この発明は、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がるようにしたものである。
【課題を解決するための手段】
【0010】
この発明のインピーダンス変換回路は、
差動入力信号電圧が供給される第1電圧電流変換器および第2電圧電流変換器と、反転増幅器と、帰還用の第3電圧電流変換器とを備え、
前記反転増幅器の入力端と出力端との間に、第1抵抗および第2抵抗が直列に接続され、
前記第1電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第2電圧電流変換器の入力端が、前記第1抵抗と前記第2抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第3電圧電流変換器の入力端に接続され、
前記第3電圧電流変換器の出力端が、前記第1電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続されたものである。
【0011】
上記の構成の、この発明のインピーダンス変換回路では、演算増幅器などの反転増幅器は1個でよく、それぞれの電圧電流変換器も、ごく少数の素子で構成することができるので、2端子素子化または4端子素子化する場合でも、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がる。
【発明の効果】
【0012】
以上のように、この発明によれば、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がる。
【発明を実施するための最良の形態】
【0013】
[1.第1の実施形態:図1〜図4]
図1に、第1の実施形態のインピーダンス変換回路を示す。
【0014】
この例のインピーダンス変換回路は、電圧電流変換器11,12,13、および反転増幅器14を備える回路10として構成される。
【0015】
電圧電流変換器11は、入力端子1aに与えられる入力信号電圧Vinを出力電流に変換するものであり、電圧電流変換器12は、入力端子1bに与えられる、入力信号電圧Vinに対して差動的な(逆相の)入力信号電圧−Vinを出力電流に変換するものである。
【0016】
反転増幅器14としては、演算増幅器などを用いることができ、その入力端(演算増幅器の場合には反転入力端)と出力端との間に、抵抗15および16が直列に接続され、これら抵抗15および16の接続点17とグランドとの間に、インピーダンス18が接続され、電圧電流変換器11の出力端が、反転増幅器14の入力端に接続され、電圧電流変換器12の出力端が、接続点17に接続される。
【0017】
電圧電流変換器13は、反転増幅器14の出力電圧Voutを電流に変換して電圧電流変換器11の入力側に帰還するもので、すなわち、電圧電流変換器13の入力端は、反転増幅器14の出力端に接続され、電圧電流変換器13の出力端は、電圧電流変換器11の入力端に接続される。
【0018】
以上の構成のインピーダンス変換回路では、電圧電流変換器11,12,13のコンダクタンス(電圧電流変換係数)を、それぞれgm1,gm2,gm0とし、抵抗15,16の抵抗値を、それぞれR1,R2とし、インピーダンス18のインピーダンス値をZとすると(インピーダンスについては、回路や素子の意味では参照符号としてアラビア数字を用い、インピーダンス値の意味ではZ,Zinなどとアルファベットで表記する)、反転増幅器14の出力電圧Voutは、図4の式(1)で表される。
【0019】
ここで、gm1とgm2との間に、図4の式(2)で表される条件が満たされるとすると、出力電圧Voutは、図4の式(3)で表される。
【0020】
したがって、電圧電流変換器13から電圧電流変換器11の入力側に流れる電流Iinは、図4の式(4)で表され、入力端子1aから見たインピーダンスZinは、図4の式(5)で表される。
【0021】
ここで、Z=sLとすると(ただし、sはラプラス演算素子)、このとき、入力インピーダンスZinはインダクタンスであることがわかる。また、gm0を変えることによって、そのインダクタンス値を、すなわちインピーダンス値を変えることができる。
【0022】
gm0以外のパラメータgm1,R1またはR2を変えることもできるが、その場合には、図4の式(2)の条件を満足させるために、それと連動して他のパラメータも変えなければならず、パラメータ変更制御が難しくなるので、gm0を変える。
【0023】
図2に、図1の例のインピーダンス変換回路の入力端子1aから見た等価回路を示す。この回路では、図4の式(5)で表されるインピーダンスZinが、信号源2とグランドとの間に存在することになる。
【0024】
具体的な例として、図3に、図1のインピーダンス18(インピーダンスZ)としてインダクタンスとコンデンサの並列接続回路を用いて、バンドパスフィルタ51を形成する場合を、ドライブ抵抗3(抵抗値R)を付けた状態で示す。
【0025】
また、インピーダンス18(インピーダンスZ)として抵抗などの線形素子を用い、gm0またはgm1を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【0026】
[2.第2の実施形態:図5〜図9]
図5に、第2の実施形態のインピーダンス変換回路を示す。この例のインピーダンス変換回路は、図1に示した回路10と、これと同じ構成の回路20とを、差動入力信号電圧Vin,−Vinに対して対称に設けたものである。
【0027】
すなわち、回路20では、電圧電流変換器21,22,23、反転増幅器24、抵抗25,26、接続点27、およびインピーダンス28が、回路10と全く同様に接続され、回路10とは逆に、入力端子1bに与えられる入力信号電圧−Vinが電圧電流変換器21に供給され、入力端子1aに与えられる入力信号電圧Vinが電圧電流変換器22に供給される。
【0028】
電圧電流変換器11,21のコンダクタンスをgm1、電圧電流変換器12,22のコンダクタンスをgm2、電圧電流変換器13,23のコンダクタンスをgm0、抵抗15,25の抵抗値をR1、抵抗16,26の抵抗値をR2、インピーダンス18,28のインピーダンス値をZとすると、反転増幅器14の出力電圧Voutは、図4の式(1)と同じ図9の式(11)で表され、反転増幅器24の出力電圧Vout’は、同様に図9の式(12)で表され、出力電圧VoutおよびVout’は、図9の式(13)で表されるように差動関係となる。
【0029】
ここで、gm1とgm2との間に、図4の式(2)と同じ図9の式(14)で表される条件が満たされるとすると、出力電圧Vout’は、図9の式(15)で表される。ただし、式(15)中のGは、図9の式(16)で表される伝達関数である。
【0030】
したがって、電圧電流変換器23から電圧電流変換器21の入力側に流れる電流Iin’は、図9の式(17)で表され、入力端子1bから見たインピーダンスZin’は、図4の式(5)と同じ図9の式(18)で表される。
【0031】
すなわち、図5の例では、入力端子1aから見たインピーダンスZinと、入力端子1bから見たインピーダンスZin’とは、同一であり、それぞれが、グランドとの間に見えることになる。これは、入力端子1a,1b間に、図4の式(5)で表されるインピーダンスZinと、図9の式(18)で表されるインピーダンスZin’とが、直列に接続されていることと等価である。
【0032】
したがって、図5の例のインピーダンス変換回路の入力端子1a,1bから見た等価回路は、図6に示すように、信号源2aと信号源2bとの間に、同じインピーダンスZinが2個、直列に接続されたものとなる。
【0033】
図7に、図5の回路10および20中の、それぞれ図9の式(16)で表される伝達関数Gを生成する部分を、演算回路5aおよび5bとして示したときの、等価回路を示す。
【0034】
具体的な例として、図8に、図5のインピーダンス18,28(インピーダンスZ)としてインダクタンスとコンデンサの並列接続回路を用いて、差動型バンドパスフィルタ52を形成する場合を、ドライブ抵抗3a,3b(抵抗値R)を付けた状態で示す。
【0035】
また、インピーダンス18,28(インピーダンスZ)として抵抗などの線形素子を用い、gm0またはgm1を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【0036】
[3.第3の実施形態:図10〜図16]
図10に、第3の実施形態のインピーダンス変換回路を示す。この例のインピーダンス変換回路は、回路31および32によって構成される。
【0037】
回路31では、図5の例のインピーダンス変換回路の電圧電流変換器11に相当するものとして2個の電圧電流変換器11aおよび11bが、電圧電流変換器12に相当するものとして2個の電圧電流変換器12aおよび12bが、電圧電流変換器13に相当するものとして2個の電圧電流変換器13aおよび13bが、それぞれ設けられ、反転増幅器14の入力端と出力端との間に、抵抗15および16が直列に接続され、これら抵抗15および16の接続点17とグランドとの間に、インピーダンス18が接続され、電圧電流変換器11aおよび11bの出力端が、反転増幅器14の入力端に接続され、電圧電流変換器12aおよび12bの出力端が、接続点17に接続され、電圧電流変換器13aおよび13bの入力端が、反転増幅器14の出力端に接続され、電圧電流変換器13aの出力端は、電圧電流変換器11aの入力端に接続され、電圧電流変換器13bの出力端は、電圧電流変換器11bの入力端に接続される。
【0038】
回路32では、図5の例のインピーダンス変換回路の電圧電流変換器21に相当するものとして2個の電圧電流変換器21aおよび21bが、電圧電流変換器22に相当するものとして2個の電圧電流変換器22aおよび22bが、電圧電流変換器23に相当するものとして2個の電圧電流変換器23aおよび23bが、それぞれ設けられ、反転増幅器24の入力端と出力端との間に、抵抗25および26が直列に接続され、これら抵抗25および26の接続点27とグランドとの間に、インピーダンス28が接続され、電圧電流変換器21aおよび21bの出力端が、反転増幅器24の入力端に接続され、電圧電流変換器22aおよび22bの出力端が、接続点27に接続され、電圧電流変換器23aおよび23bの入力端が、反転増幅器24の出力端に接続され、電圧電流変換器23aの出力端は、電圧電流変換器21aの入力端に接続され、電圧電流変換器23bの出力端は、電圧電流変換器21bの入力端に接続される。
【0039】
さらに、回路31,32間では、電圧電流変換器11aおよび22aの入力端と電圧電流変換器13aの出力端が、端子1aとして接続され、電圧電流変換器12aおよび21aの入力端と電圧電流変換器23aの出力端が、端子1bとして接続され、電圧電流変換器11bおよび22bの入力端と電圧電流変換器13bの出力端が、端子1dとして接続され、電圧電流変換器12bおよび21bの入力端と電圧電流変換器23bの出力端が、端子1cとして接続されて、端子1a,1bに差動入力信号電圧Va,Vbが与えられる。
【0040】
この例でも、図9の式(14)で表される条件が満たされるとして、この例では、端子1c,1dの電圧を、それぞれVc,Vdとすると、反転増幅器14の出力電圧Voutおよび反転増幅器24の出力電圧Vout’は、図9の式(11)および式(12)に、式(14)を代入し、式(11)において、Vin=Va−Vdとし、式(12)において、−Vin=Vb−Vcとして、図15の式(21)および式(22)で表される。
【0041】
ただし、式(21)および式(22)中のGは、図9の式(16)と同じ図15の式(23)で表される伝達関数である。
【0042】
したがって、図10の例のインピーダンス変換回路の等価回路は、それぞれ図15の式(23)で表される伝達関数Gを生成する部分を、演算回路6aおよび6bとして示すと、図11のように表すことができる。
【0043】
さらに、図12に、ドライブ抵抗3a,3b(抵抗値R)および終端抵抗4c,4d(抵抗値R)を付けた状態を示す。信号源2a,2bは、差動入力信号電圧Vin,−Vinが得られるものである。
【0044】
図12の回路において、ドライブ抵抗3aに流れる電流をIa、終端抵抗4dに流れる電流をIdとすると、電流IaおよびIdにつき、図15の式(31)および式(32)が成立し、電圧Vdは、図15の式(33)で表され、したがって、電圧VaおよびVdは、図15の式(34)および式(35)で表される。
【0045】
同様に、ドライブ抵抗3bに流れる電流をIb、終端抵抗4cに流れる電流をIcとすると、電流IbおよびIcにつき、図15の式(41)および式(42)が成立し、電圧Vcは、図15の式(43)で表され、したがって、電圧VbおよびVcは、図15の式(44)および式(45)で表される。
【0046】
式(34)と式(44)を比較し、式(35)と式(45)を比較すると、明らかなように、電圧Vaと電圧Vbは差動関係となり、電圧Vdと電圧Vcは差動関係となる。
【0047】
さらに、図15の式(34)から、電流Iaは、図16の式(51)で表され、図15の式(44)から、電流Ibは、図16の式(52)で表され、図15の式(35)から、電流Idは、図16の式(53)で表され、図15の式(45)から、電流Icは、図16の式(54)で表される。
【0048】
式(51)〜(54)から、電流Ia,Ib,IdおよびIcは、全て絶対値が等しいとともに、電流Iaは、図12の矢印の向きに、端子1aから端子1dに向かって流れ込み、電流Ibは、図12の矢印の向きとは逆に、端子1cから端子1bに向かって流れ込むことがわかる。
【0049】
すなわち、図10の例のインピーダンス変換回路は、図13に示すように、入力2端子、出力2端子の、対称4端子回路網30を構成する。
【0050】
ただし、図13中の電圧V1および−V1は、図15の式(34)および式(44)で表される電圧VaおよびVbに相当し、両者が差動関係にあることを示したものであり、図13中の電圧V2および−V2は、図15の式(45)および式(35)で表される電圧VcおよびVdに相当し、両者が差動関係にあることを示したものである。
【0051】
図15の式(34)および式(44)から、電圧V1は、図16の式(55)で表され、図15の式(45)および式(35)から、電圧V2は、図16の式(56)で表されるので、端子1a,1d間のインピーダンスをZ12とすると、図16の式(57)が成立し、インピーダンスZ12は、図16の式(58)で表されるものとなる。端子1b,1c間も、同じインピーダンスZ12となる。
【0052】
すなわち、図10の例のインピーダンス変換回路では、端子1a,1b,1d,1c間に対称4端子回路網30が形成される。
【0053】
重要なことは、4端子回路網で、入力側が差動入力、かつ出力側が差動出力である場合には、その入出力間に、対称4端子回路網状に、図16の式(58)で表されるようなインピーダンスが2端子素子的に存在することであり、同時に、用いるインピーダンスZの構成によって、様々な4端子回路網を作り出せることである。しかも、上記の例では、gm0を変えることによって、作成されるインピーダンスZ12を変えることができる。
【0054】
具体的な例として、図14に、図10のインピーダンス18,28(インピーダンスZ)としてインダクタンスとコンデンサの並列接続回路を用いて、差動型(この場合は2次の対称4端子型)トラップ回路53を形成する場合を示す。
【0055】
また、図5の例のインピーダンス変換回路と同様に、インピーダンス18,28(インピーダンスZ)として抵抗などの線形素子を用い、gm0またはgm1を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【0056】
[4.第4の実施形態:図17〜図23]
図17に、第4の実施形態のインピーダンス変換回路を示す。
【0057】
この例は、図10の例の、等価回路的に図11(図13)のように対称4端子回路網を構成するインピーダンス変換回路に対して、入力側の端子1a,1b間にインピーダンス7a,7b(インピーダンスZ11)が橋渡しされ、出力側の端子1c,1d間にインピーダンス7c,7d(インピーダンスZ22)が橋渡しされたものである。
【0058】
この例でも、図9の式(14)で表される条件が満たされるとして、演算回路6aの出力電圧Voutは、図15の式(21)と同じ図22の式(61)で表される。式(61)中のGは、図15の式(23)と同じ図22の式(62)で表される伝達関数である。
【0059】
ここで、図22の式(63)で示すように、GをG12に置き換え、gm0もgm12とする。
【0060】
したがって、図17に示すように、演算回路6aおよび6bで生成される伝達関数は、G12であり、電圧電流変換器13a,13b,23aおよび23bのコンダクタンスは、gm12である。
【0061】
さらに、図18に、ドライブ抵抗3a,3b(抵抗値R)および終端抵抗4c,4d(抵抗値R)を付けた状態を示す。信号源2a,2bは、図12につき上述したように、差動入力信号電圧Vin,−Vinが得られるものである。
【0062】
図18の回路において、ドライブ抵抗3aおよび3bに流れる電流IaおよびIbは、図22の式(65)および式(66)で表され、終端抵抗4cおよび4dに流れる電流IcおよびIdは、図22の式(67)および式(68)で表される。
【0063】
式(65)から式(68)を引き、式(66)から式(67)を引くことによって、電圧VcおよびVdは、図23の式(71)および式(72)で表され、さらに、式(71)と式(72)を足すことによって、電圧Vcと電圧Vdの和は、図23の式(73)で表される。また、図22の式(65)と式(66)を足すことによって、電圧Vcと電圧Vdの和は、図23の式(74)で表される。
【0064】
したがって、式(73)と式(74)が等しいことから、図23の式(75)に示すように、電圧Vaと電圧Vbの和、および電圧Vcと電圧Vdの和は、それぞれ0となり、図23の式(76)に示すように、電圧Vaと電圧Vbは差動関係となり、電圧Vcと電圧Vdは差動関係となることがわかる。さらに、これらの差動関係から、図22の式(65)〜(68)で表される各電流については、Ib=−Ia,Id=−Ic,であることがわかる。
【0065】
以上の結果から、図18の回路は、図19のように表現することができる。図19中の電圧V1および−V1は、電圧VaおよびVbに相当し、両者が差動関係にあることを示したものであり、電圧V2および−V2は、電圧VcおよびVdに相当し、両者が差動関係にあることを示したものである。
【0066】
インピーダンス7eは、入力側のインピーダンス7aおよび7bを一つに表現したものであり、インピーダンス7fは、出力側のインピーダンス7cおよび7dを一つに表現したものである。
【0067】
図10〜図14の例につき上述したように、4端子回路網で、入力側が差動入力、かつ出力側が差動出力である場合には、その入出力間に、図16の式(58)で表されるインピーダンスZ12が2端子素子的に存在する。
【0068】
図17〜図19の例でも、図20に示すように、図16の式(58)を書き換えた図23の式(78)で表されるインピーダンスZ12が2端子素子的に存在することになる。
【0069】
したがって、この例では、図20のようにラダー回路を構成することができ、これによって、チェビシェフ・フィルタなどの急峻なフィルタリング特性を集積回路内に実現することができる。
【0070】
具体的な例として、図21に、インピーダンスZ(図17には示していないが、図10に示したインピーダンス18,28)としてインダクタンスとコンデンサの並列接続回路を用い、インピーダンス7eおよび7fとしてコンデンサを用いて、差動型3次ローパスフィルタ(3次チェビシェフ型ローパスフィルタ)54を形成する場合を示す。
【0071】
また、図10の例のインピーダンス変換回路と同様に、インピーダンス18,28(インピーダンスZ)として抵抗などの線形素子を用い、gm12またはgm1を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【0072】
[5.第5の実施形態:図24]
図24に、第5の実施形態のインピーダンス変換回路を示す。
【0073】
この例は、基本的には図17の例と同じであるが、入力側の端子1a,1b間のインピーダンスを上記のZ11として、これを演算回路41および電圧電流変換器42,43によって差動型インピーダンスとして構成し、出力側の端子1c,1d間のインピーダンスを上記のZ22として、これを演算回路45および電圧電流変換器46,47によって差動型インピーダンスとして構成する場合である。
【0074】
演算回路41は伝達関数G11を生成するものとし、演算回路45は伝達関数G22を生成するものとし、電圧電流変換器42および43のコンダクタンスをgm11、電圧電流変換器46および47のコンダクタンスをgm22とする。
【0075】
このとき、インピーダンスZ11,Z22、および端子1a,1d間および端子1b,1c間のインピーダンスZ12は、
Z11=2×G11×gm11 …(81)
Z22=2×G22×gm22 …(82)
Z12=G12×gm12 …(83)
で表される。
【0076】
この例でも、図17の例と同様に、図20のようなラダー回路を構成することができ、図21のような差動型3次ローパスフィルタ(3次チェビシェフ型ローパスフィルタ)を形成することができる。
【0077】
[6.各実施形態の効果]
上述した各実施形態のインピーダンス変換回路では、従来に比べて少ない素子数でインピーダンス変換回路を構成することができるので、低消費電力化を図ることができるとともに、使用周波数帯域が広がり、高周波までのアクティブ・フィルタを実現することができる。
【0078】
反転増幅器としてダイナミックレンジの広い演算増幅器を使用することによって、入出力のダイナミックレンジが広がり、巨大な入力をフィルタリングすることが可能となる。
【0079】
入力部に電圧電流変換器を用いることによって、全てのバイアスポイントを電源電圧のセンターに設定することが可能となるため、低電圧化に有利となり、歪みに強くなるとともに、従来はアクティブ・フィルタには不向きであったCMOSプロセスを利用することができる。
【0080】
従来に比べて少ない素子数で対称4端子回路網を構成することができるので、使用周波数帯域が広がり、高周波までのアクティブ・フィルタを実現することができるとともに、急峻なフィルタリング特性を実現することができる。
【0081】
用いるインピーダンス値に対して、電圧電流変換器のコンダクタンスと抵抗値との比によって、変換後のインピーダンス値を自由に制御することができ、適切な値のインピーダンスを集積回路内に容易に実現することができる。
【0082】
対称4端子回路網を形成することによって、全ての信号を差動処理することができるため、集積回路内の輻射などのノイズに強いアナログ信号処理が可能となる。
【0083】
インピーダンスZとして抵抗などの線形素子を用い、電圧電流変換器のコンダクタンスを変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。
【図面の簡単な説明】
【0084】
【図1】第1の実施形態のインピーダンス変換回路を示す図である。
【図2】図1の回路の等価回路を示す図である。
【図3】図1の回路によってバンドパスフィルタを形成する場合を示す図である。
【図4】図1〜図3の回路の説明に供する式を示す図である。
【図5】第2の実施形態のインピーダンス変換回路を示す図である。
【図6】図5の回路の等価回路を示す図である。
【図7】図5の回路の等価回路を示す図である。
【図8】図5の回路によって差動型バンドパスフィルタを形成する場合を示す図である。
【図9】図5〜図8の回路の説明に供する式を示す図である。
【図10】第3の実施形態のインピーダンス変換回路を示す図である。
【図11】図10の回路の等価回路を示す図である。
【図12】図10の回路の等価回路を示す図である。
【図13】図10の回路が対称4端子回路網を構成することを示す図である。
【図14】図10の回路によって差動型トラップ回路を形成する場合を示す図である。
【図15】図10〜図14の回路の説明に供する式を示す図である。
【図16】図10〜図14の回路の説明に供する式を示す図である。
【図17】第4の実施形態のインピーダンス変換回路を示す図である。
【図18】図17の回路にドライブ抵抗および終端抵抗を付けた状態を示す図である。
【図19】図18の回路を表現を変えて示す図である。
【図20】図17の回路が対称4端子回路網を構成することを示す図である。
【図21】図17の回路によって差動型3次ローパスフィルタを形成する場合を示す図である。
【図22】図17〜図21の回路の説明に供する式を示す図である。
【図23】図17〜図21の回路の説明に供する式を示す図である。
【図24】第5の実施形態のインピーダンス変換回路を示す図である。
【図25】従来のインピーダンス変換回路を示す図である。
【符号の説明】
【0085】
主要部については図中に全て記述したので、ここでは省略する。
【特許請求の範囲】
【請求項1】
差動入力信号電圧が供給される第1電圧電流変換器および第2電圧電流変換器と、反転増幅器と、帰還用の第3電圧電流変換器とを備え、
前記反転増幅器の入力端と出力端との間に、第1抵抗および第2抵抗が直列に接続され、
前記第1電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第2電圧電流変換器の入力端が、前記第1抵抗と前記第2抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第3電圧電流変換器の入力端に接続され、
前記第3電圧電流変換器の出力端が、前記第1電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続されたインピーダンス変換回路。
【請求項2】
第1電圧電流変換器および第2電圧電流変換器と、反転増幅器と、帰還用の第3電圧電流変換器とを備え、
前記反転増幅器の入力端と出力端との間に、第1抵抗および第2抵抗が直列に接続され、
前記第1電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第2電圧電流変換器の入力端が、前記第1抵抗と前記第2抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第3電圧電流変換器の入力端に接続され、
前記第3電圧電流変換器の出力端が、前記第1電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続された回路が、
第1回路および第2回路として、2個設けられ、
前記第1回路の前記第1電圧電流変換器および前記第2回路の前記第2電圧電流変換器に、同じ入力信号電圧が供給され、前記第2回路の前記第1電圧電流変換器および前記第1回路の前記第2電圧電流変換器に、前記入力信号電圧に対して差動の入力信号電圧が供給されるインピーダンス変換回路。
【請求項3】
第1から第6までの6つの電圧電流変換器、および反転増幅器を備え、
前記反転増幅器の入力端と出力端との間に、第1抵抗および第2抵抗が直列に接続され、
前記第1電圧電流変換器および前記第4電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第2電圧電流変換器および前記第5電圧電流変換器の入力端が、前記第1抵抗と前記第2抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第3電圧電流変換器および前記第6電圧電流変換器の入力端に接続され、
前記第3電圧電流変換器の出力端が、前記第1電圧電流変換器の入力端に接続され、
前記第6電圧電流変換器の出力端が、前記第4電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続された回路が、
第1回路および第2回路として、2個設けられ、
前記第1回路の前記第1電圧電流変換器の入力端と前記第2回路の前記第2電圧電流変換器の入力端が、第1端子として接続され、
前記第2回路の前記第1電圧電流変換器の入力端と前記第1回路の前記第2電圧電流変換器の入力端が、第2端子として接続され、
前記第1回路の前記第4電圧電流変換器の入力端と前記第2回路の前記第5電圧電流変換器の入力端が、第3端子として接続され、
前記第2回路の前記第4電圧電流変換器の入力端と前記第1回路の前記第5電圧電流変換器の入力端が、第4端子として接続され、
前記第1端子および前記第2端子に、差動入力信号電圧が供給されるインピーダンス変換回路。
【請求項4】
請求項3のインピーダンス変換回路において、
前記第1端子と前記第2端子の間、および前記第3端子と前記第4端子の間に、それぞれインピーダンスが接続されたインピーダンス変換回路。
【請求項5】
請求項4のインピーダンス変換回路において、
前記それぞれのインピーダンスが差動型インピーダンスとされたインピーダンス変換回路。
【請求項6】
集積回路内に形成された請求項1〜5のいずれかに記載のインピーダンス変換回路。
【請求項1】
差動入力信号電圧が供給される第1電圧電流変換器および第2電圧電流変換器と、反転増幅器と、帰還用の第3電圧電流変換器とを備え、
前記反転増幅器の入力端と出力端との間に、第1抵抗および第2抵抗が直列に接続され、
前記第1電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第2電圧電流変換器の入力端が、前記第1抵抗と前記第2抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第3電圧電流変換器の入力端に接続され、
前記第3電圧電流変換器の出力端が、前記第1電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続されたインピーダンス変換回路。
【請求項2】
第1電圧電流変換器および第2電圧電流変換器と、反転増幅器と、帰還用の第3電圧電流変換器とを備え、
前記反転増幅器の入力端と出力端との間に、第1抵抗および第2抵抗が直列に接続され、
前記第1電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第2電圧電流変換器の入力端が、前記第1抵抗と前記第2抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第3電圧電流変換器の入力端に接続され、
前記第3電圧電流変換器の出力端が、前記第1電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続された回路が、
第1回路および第2回路として、2個設けられ、
前記第1回路の前記第1電圧電流変換器および前記第2回路の前記第2電圧電流変換器に、同じ入力信号電圧が供給され、前記第2回路の前記第1電圧電流変換器および前記第1回路の前記第2電圧電流変換器に、前記入力信号電圧に対して差動の入力信号電圧が供給されるインピーダンス変換回路。
【請求項3】
第1から第6までの6つの電圧電流変換器、および反転増幅器を備え、
前記反転増幅器の入力端と出力端との間に、第1抵抗および第2抵抗が直列に接続され、
前記第1電圧電流変換器および前記第4電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第2電圧電流変換器および前記第5電圧電流変換器の入力端が、前記第1抵抗と前記第2抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第3電圧電流変換器および前記第6電圧電流変換器の入力端に接続され、
前記第3電圧電流変換器の出力端が、前記第1電圧電流変換器の入力端に接続され、
前記第6電圧電流変換器の出力端が、前記第4電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続された回路が、
第1回路および第2回路として、2個設けられ、
前記第1回路の前記第1電圧電流変換器の入力端と前記第2回路の前記第2電圧電流変換器の入力端が、第1端子として接続され、
前記第2回路の前記第1電圧電流変換器の入力端と前記第1回路の前記第2電圧電流変換器の入力端が、第2端子として接続され、
前記第1回路の前記第4電圧電流変換器の入力端と前記第2回路の前記第5電圧電流変換器の入力端が、第3端子として接続され、
前記第2回路の前記第4電圧電流変換器の入力端と前記第1回路の前記第5電圧電流変換器の入力端が、第4端子として接続され、
前記第1端子および前記第2端子に、差動入力信号電圧が供給されるインピーダンス変換回路。
【請求項4】
請求項3のインピーダンス変換回路において、
前記第1端子と前記第2端子の間、および前記第3端子と前記第4端子の間に、それぞれインピーダンスが接続されたインピーダンス変換回路。
【請求項5】
請求項4のインピーダンス変換回路において、
前記それぞれのインピーダンスが差動型インピーダンスとされたインピーダンス変換回路。
【請求項6】
集積回路内に形成された請求項1〜5のいずれかに記載のインピーダンス変換回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公開番号】特開2006−352416(P2006−352416A)
【公開日】平成18年12月28日(2006.12.28)
【国際特許分類】
【出願番号】特願2005−174657(P2005−174657)
【出願日】平成17年6月15日(2005.6.15)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成18年12月28日(2006.12.28)
【国際特許分類】
【出願日】平成17年6月15日(2005.6.15)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]