クロック信号源
【課題】周波数拡散させたクロック信号に対して正確な位相シフトを実現する。
【解決手段】周波数拡散クロック源４０で周波数拡散されたクロック信号を位相シフタ３０で位相シフトさせるとき、演算回路２０に対して、周波数拡散クロック４０から単位遅延セルの直列接続個数Ｎｓを表す第１のコードを与え、この第１のコードの変化によって表される周波数拡散クロック源４０の単位遅延セルの直列接続個数Ｎｓの時間的変化、および希望するシフト量Ｓａに基づいて、位相シフタ３０における単位遅延セルの直列接続個数Ｎｐを表す第２のコードを生成する。
【解決手段】周波数拡散クロック源４０で周波数拡散されたクロック信号を位相シフタ３０で位相シフトさせるとき、演算回路２０に対して、周波数拡散クロック４０から単位遅延セルの直列接続個数Ｎｓを表す第１のコードを与え、この第１のコードの変化によって表される周波数拡散クロック源４０の単位遅延セルの直列接続個数Ｎｓの時間的変化、および希望するシフト量Ｓａに基づいて、位相シフタ３０における単位遅延セルの直列接続個数Ｎｐを表す第２のコードを生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数拡散されかつ位相シフトされたクロック信号を生成するクロック信号源に関するものである。
【背景技術】
【０００２】
一般的に、位相シフトさせたクロック信号を出力させるクロック信号源として、図５に示すように、ＤＬＬ（Delay locked Loop）回路からなるクロック信号周期検出回路１、演算回路２、および位相シフタ３により構成される回路がある。クロック信号周期検出回路１は、複数個直列接続された単位遅延セルを有し、原クロック信号を入力してそのクロック信号の１周期の時間を測定する。ここでは、この１周期の時間を表す値として単位遅延セルの直列接続個数Ｎｍが得られる。位相シフタ３も複数個直列接続された単位遅延セルを有しその直列接続個数Ｎｐにより位相シフト量が決まる。演算回路２は、前記した直列接続個数Ｎｍと希望位相シフト量Ｓａを取り込んで、位相シフタ３の単位遅延セルの直列接続個数Ｎｐを計算する。クロック信号周期検出回路１の単位遅延セルの遅延時間と位相シフタ３の単位遅延セルの遅延時間とが同じときは、その希望位相シフト量Ｓａが例えば９０度の場合は、Ｎｐ＝Ｎｍ×０．２５となる。
【０００３】
ところで、クロック信号が一定周波数の場合は、そのスペクトラムが大きくなり、他の回路に対してＥＭＩ（electromagnetic interference）障害をもたらすことから、そのクロック信号の周期を動的に変動させる周波数変調を行い、一定の周波数の場合に存在していた強いスペクトラムを多数の周波数に分散させる周波数拡散（Spread Spectrum）が行われている。
【０００４】
周波数拡散クロック源（ＳＳＣＧ：Spread Spectrum Clock Generator）については特許文献１に記載がある。
【特許文献１】特開２００５−１４８９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図６は原クロック信号の周波数拡散のための周波数拡散クロック源４を位相シフタ３の入力側に設けたクロック信号源の回路である。このような回路構成にすれば、原クロック信号を周波数拡散させたクロック信号についても、その位相シフト量を調整することができる。
【０００６】
ところで、周波数拡散クロック源４の出力クロック信号の位相シフト量を調整する場合、クロック信号周期検出回路１がクロック信号の周波数拡散に追従可能でなければならない。しかし、周波数拡散クロック源４の出力クロック信号の周期の変動が緩やかな場合は問題が少ないが、周波数拡散効果を高めるために変調度を高くした場合、周波数変動が急激になり、クロック信号周期検出回路１が追従できなくなる。このため、クロック信号の１周期を示す直列接続個数Ｎｍに誤差が生じて、位相シフタ３において、位相シフト量Ｓａに正確に応じたシフト量を実現することができなくなる場合がある。
【０００７】
本発明の目的は、周波数拡散クロック源によって周波数拡散効果を高めた場合であっても、出力するクロック信号に所望の位相シフト量が実現できるようにしたクロック信号源を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１にかかる発明のクロック信号源は、遅延時間ａの第１の単位遅延セルが複数個直列に接続されるとともに、該第１の単位遅延セルの直列接続個数Ｎｓが第１のコードに従って変化する第１の可変遅延線と、時間的に変化する前記第１のコードを生成する制御回路とを有し、原クロック信号を受け取り、前記第１の可変遅延線に通過させることにより周波数拡散クロック信号を生成する周波数拡散クロック源と、遅延時間ｃの第２の単位遅延セルが複数個直列に接続されるとともに、該第２の単位遅延セルの直接接続個数Ｎｐが第２のコードに従って変化する第２の可変遅延線を有し、前記周波数拡散クロック信号を受け取って前記第２の可変遅延線を通過させることにより、シフト量Ｓａだけ位相シフトさせた周波数拡散クロック信号を生成する位相シフタと、前記周波数拡散クロック源から前記時間的に変化する第１のコードを受け取り、前記第１のコードの変化によって表される前記直列接続個数Ｎｓの時間的な変化および前記シフト量Ｓａに基づいて前記第２のコードを生成し、前記位相シフタに出力する演算回路と、
を有することを特徴とする。
請求項２にかかる発明は、前記原クロック信号を受け取り、遅延時間ｂの第３の単位遅延セルが複数個直列に接涜された第３の可変遅延線を通過させることにより遅延クロック信号を生成し、前記原クロック信号と前記遅延クロック信号との位相とが一致するように前記第３の可変遅延線の単位遅延セルの直列接続個数Ｎｍを設定する原クロック信号周期検出回路を更に有し、前記演算回路が、受け取った前記第１のコードから、前記原クロック信号のｎクロックサイクルの間隔で前記直列接続個数Ｎｓを求めるとともに、前記原クロック信号周期検出回路から前記直列接続個数Ｎｍを表す第３のコードを受け取り、前記第２のコードを、次式から算出される前記直列接続個数Ｎｐを表すよう生成することを特徴とする。
Ｎｐ＝[Ｎｍ＋(ａ／ｂ)×（ｄＮｓ／ｄｎ）×ｎ]×Ｓａ×（ｂ／ｃ）
ただし、ｄＮｓ／ｄｎは、前記直列接続個数Ｎｓの前記原クロック信号の１クロックサイクル当りの変化量。
【発明の効果】
【０００９】
本発明によれば、演算回路は、周波数拡散クロック源における単位遅延セルの直列接続個数を表す第１のコードを、周波数拡散クロック源から受け取る。そして、この第１のコードの時間的な変化から、周波数拡散クロック源の単位遅延セルの直列接続個数の時間的な変化を知り、所望の位相シフト量Ｓａを得るために必要な、位相シフタの単位遅延セルの直列接続個数を決める第２のコードを生成することができる。従って、クロック信号周期検出回路によって周波数拡散後のクロック信号の周期を検出する必要はなく、クロック信号周期検出回路の追従性が問題になることは無い。このため、周波数拡散クロック源によって周波数拡散効果を高めた場合であっても、出力するクロック信号に所望の位相シフト量が実現できる。
【発明を実施するための最良の形態】
【００１０】
図１は本発明の実施例のクロック信号源のブロック図である。本クロック信号源は、ＤＬＬからなる原クロック信号周期検出回路１０、演算回路２０、位相シフタ３０、および周波数拡散クロック源４０により構成される。原クロック信号周期検出回路１０への入力クロック信号は、周波数拡散クロック源４０に入力するクロック信号、つまり、周波数拡散が行われていない原クロック信号とする。また、演算回路２０には、位相シフト量Ｓａと、原クロック信号周期検出回路１０の単位遅延セルの直列接続個数Ｎｍを表すコードＣ（Ｎｍ）と、周波数拡散クロック源４０の現在の周波数拡散での単位遅延セルの直列接続個数Ｎｓを表すコードＣ（Ｎｓ）と、原クロック信号を入力させる。
【００１１】
原クロック信号周期検出回路１０は、図２に示すように、遅延時間がｂの単位遅延セルが複数個直列接続された可変遅延線１１と、その可変遅延線１１への入力クロック信号と出力クロック信号を取り込み位相比較を行う位相比較器１２と、その位相比較器１２の位相比較結果に応じたコードＣ（Ｎｍ）を出力するカウンタ１３と、そのカウンタ１３のコードＣ（Ｎｍ）をデコードして可変遅延線１１の単位遅延セルの直列接続個数Ｎｍを決めるデコーダ１４とを備える。
【００１２】
可変遅延線１１は、具体的には、例えば、所定個数の単位遅延セルが直列接続され、単位遅延セル間の接続点の全て、もしくは一部と、最終段の単位遅延セルの出力とに、スイッチが設けられたものである。そして、１段目の単位遅延セルに原クロック信号が入力されるとともに、いずれか１つのスイッチをＯＮし、その間の単位遅延セルの直列接続個数によって決まる遅延時間だけ遅延された信号を、ＯＮにしたスイッチを介して出力する。デコーダ１４は、具体的には、例えば、カウンタ１３からコードＣ（Ｎｍ）を受信し、このコードに対応づけられた特定のスイッチをＯＮする信号を生成する。これによって、コードＣ（Ｎｍ）によって表される単位遅延セルの直列接続個数、および、その直列接続個数によって決まる遅延時間が実現される。
【００１３】
コードＣ（Ｎｍ）は、単位遅延セルの直列接続個数、もしくは、ＯＮすべきスイッチの番号を２進数で表現した所定ビット数のデータであってもよい。もしくは、それ以外のどのような形式であっても、直列接続個数、もしくは、スイッチの番号と対応づけられており、デコーダ１４によって所定のスイッチをＯＮする信号を生成できるものであればよい。
【００１４】
以下に説明する、位相シフタ３０および周波数拡散クロック源４０における可変遅延線、コード、デコーダについても同様である。
【００１５】
この原クロック信号周期検出回路１０では、入力された原クロック信号が可変遅延線１１によって１周期だけ遅延され、位相比較器１２の両入力クロック端子の信号の位相が一致するようにカウンタ１３のコードＣ（Ｎｍ）が制御されたときに、ロック状態となる。このときにカウンタ１３が出力するコードＣ（Ｎｍ）が表す可変遅延線１１の単位遅延セルの直列接続個数Ｎｍを、単位遅延セルの遅延時間ｂに乗じた値が、原クロック信号の一周期の時間である。
【００１６】
位相シフタ３０は、図３に示すように、遅延時間がｃの単位遅延セルが複数個直列接続された可変遅延線３１と、外部から入力する第２のコードＣ（Ｎｐ）をデコードして可変遅延線３１の単位遅延セルの直列接続個数Ｎｐ、つまり位相シフト量を設定するデコーダ３２とを備える。
【００１７】
周波数拡散クロック源４０は、図４に示すように、遅延時間がａの単位遅延セルが複数個直列接続された可変遅延線４１と、周波数拡散のプロファイルを決める制御回路４２と、その制御回路４２で決まるプロファイルに応じたコードを生成するカウンタ４３と、そのカウンタ４３のコードＣ（Ｎｓ）をデコードして可変遅延線４１の単位遅延セルの直列接続個数Ｎｓを決めるデコーダ４４とを備える。
【００１８】
制御回路４２は、例えば、原クロック信号の所定周期ごとに、カウンタ４３に対して、コードＣ（Ｎｓ）の増減を指示する命令を送る。この命令に応じてコードＣ（Ｎｓ）が増減し、それに応じて単位遅延セルの直列接続個数Ｎｓが増減することにより、所望の周波数拡散プロファイルが実現される。
【００１９】
周波数拡散クロック原４０から演算回路２０へは、このように時間的に変化するコードＣ（Ｎｓ）が、例えば、制御回路４２からの命令によって新たなコードＣ（Ｎｓ）が生成されるたびに送信される。演算回路２０では、時間的に変化するコードＣ（Ｎｓ）を受け取ることにより、周波数拡散クロック源４０の単位遅延セルの直列接続個数Ｎｓの時間的な変化を知ることができる。
【００２０】
演算回路２０は、前記したコードＣ（Ｎｓ），Ｃ（Ｎｍ）、位相シフト量Ｓａ、および原クロック信号を入力して、原クロック信号のｎクロックサイクルごとに、位相シフタ３０に与える直列接続個数Ｎｐを次の式で算出する。
Ｎｐ＝[Ｎｍ＋(ａ／ｂ)×（ｄＮｓ／ｄｎ）×ｎ]×Ｓａ×（ｂ／ｃ）
ここで、ｄＮｓ／ｄｎは原クロック信号の１クロックサイクル当りの周波数拡散クロック原４０の単位遅延セルの直列接続個数の変化量である。位相シフト量Ｓａは、例えば９０度のときは０．２５である。なお、図示は省略するが、演算回路２０には、コードＣ（Ｎｓ），Ｃ（Ｎｍ）をデコーダし、これらのコードで表される各単位遅延セルの直列接続個数を求めるデコーダが設けられる。
【００２１】
また、やはり図示は省略するが、演算回路２０内に原クロック信号をカウントするカウンタを設け、このカウンタがｎクロックサイクルをカウントするごとに、周波数分散クロック源４０から受け取るコードＣ（Ｎｓ）で表される単位遅延セルの直列接続個数を求めることができる。そして、ある時点において求めた直列接続個数と次の時点において求めた直列接続個数との間の差を求めることにより、ｎクロックサイクルの間の直列接続個数の変化量（ｄＮｓ／ｄｎ）×ｎを算出することができる。もしくは、周波数分散クロック源４０が原クロック信号のｎクロックサイクルごとにコードＣ（Ｎｓ）を生成するものである場合には、ある時点において受け取ったコードＣ（Ｎｓ）が表す直列接続個数と次の時点において受け取ったコードＣ（Ｎｓ）が表す直列接続個数との差から、単位遅延セルの直列接続個数のｎクロックサイクル間の変化量（ｄＮｓ／ｄｎ）×ｎを算出することができる。
【００２２】
以上から、本実施例では、演算回路２０は周波数拡散クロック源４０からのコードＣ（Ｎｓ）を受け取り、そのコードＣ（Ｎｓ）の単位クロックサイクル当りの変化率に応じて位相シフタ３０の単位遅延セルの直列接続個数を表すコードＣ（Ｎｐ）を算出する。このため、位相シフタ３０において、希望位相シフト量Ｓａに正確に対応した位相シフト量を実現することができる。
【００２３】
すなわち、周波数拡散後のクロック信号の周期を測定し、その測定した周期を利用して位相シフタの単位遅延セルの直列接続個数を求める場合は、周期測定が正確にできない（クロック信号の周波数拡散に正確に追従できない）ときは、位相シフタでの位相シフト量が不正確になるという問題があったが、本実施例により、この問題を解決することができる。
【００２４】
なお、本発明のクロック源のために、専用に、原クロック信号周期検出回路１０を設けることは必ずしも必須ではない。他の回路、例えば、原クロック信号を生成するクロック源や、原クロック信号の位相シフトを行うための回路が原クロック信号の周期を検出する回路を含むことも考えられる。このような、他の回路に含まれる原クロック信号の周期を検出する回路から、原クロック信号の周期を表すコードを受け取ることも可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例のクロック信号源のブロック図である。
【図２】図１のクロック信号源の原クロック周期検出回路のブロック図である。
【図３】図１のクロック信号源の位相シフタのブロック図である。
【図４】図１のクロック信号源の周波数拡散クロック源のブロック図である。
【図５】従来のクロック信号源のブロック図である。
【図６】図５のクロック信号源の入力側に周波数拡散クロック源を設けたブロック図である。
【符号の説明】
【００２６】
１：クロック信号周期検出回路
１０：原クロック信号周期検出回路、１１：可変遅延線、１２：位相比較器、１３：カウンタ、１４：デコーダ
２，２０：演算回路
３，３０：位相シフタ、３１：可変遅延線、３２：デコーダ
４，４０：周波数拡散クロック源、４１：可変遅延線、４２：制御回路、４３：カウンタ、４４：デコーダ
【技術分野】
【０００１】
本発明は、周波数拡散されかつ位相シフトされたクロック信号を生成するクロック信号源に関するものである。
【背景技術】
【０００２】
一般的に、位相シフトさせたクロック信号を出力させるクロック信号源として、図５に示すように、ＤＬＬ（Delay locked Loop）回路からなるクロック信号周期検出回路１、演算回路２、および位相シフタ３により構成される回路がある。クロック信号周期検出回路１は、複数個直列接続された単位遅延セルを有し、原クロック信号を入力してそのクロック信号の１周期の時間を測定する。ここでは、この１周期の時間を表す値として単位遅延セルの直列接続個数Ｎｍが得られる。位相シフタ３も複数個直列接続された単位遅延セルを有しその直列接続個数Ｎｐにより位相シフト量が決まる。演算回路２は、前記した直列接続個数Ｎｍと希望位相シフト量Ｓａを取り込んで、位相シフタ３の単位遅延セルの直列接続個数Ｎｐを計算する。クロック信号周期検出回路１の単位遅延セルの遅延時間と位相シフタ３の単位遅延セルの遅延時間とが同じときは、その希望位相シフト量Ｓａが例えば９０度の場合は、Ｎｐ＝Ｎｍ×０．２５となる。
【０００３】
ところで、クロック信号が一定周波数の場合は、そのスペクトラムが大きくなり、他の回路に対してＥＭＩ（electromagnetic interference）障害をもたらすことから、そのクロック信号の周期を動的に変動させる周波数変調を行い、一定の周波数の場合に存在していた強いスペクトラムを多数の周波数に分散させる周波数拡散（Spread Spectrum）が行われている。
【０００４】
周波数拡散クロック源（ＳＳＣＧ：Spread Spectrum Clock Generator）については特許文献１に記載がある。
【特許文献１】特開２００５−１４８９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図６は原クロック信号の周波数拡散のための周波数拡散クロック源４を位相シフタ３の入力側に設けたクロック信号源の回路である。このような回路構成にすれば、原クロック信号を周波数拡散させたクロック信号についても、その位相シフト量を調整することができる。
【０００６】
ところで、周波数拡散クロック源４の出力クロック信号の位相シフト量を調整する場合、クロック信号周期検出回路１がクロック信号の周波数拡散に追従可能でなければならない。しかし、周波数拡散クロック源４の出力クロック信号の周期の変動が緩やかな場合は問題が少ないが、周波数拡散効果を高めるために変調度を高くした場合、周波数変動が急激になり、クロック信号周期検出回路１が追従できなくなる。このため、クロック信号の１周期を示す直列接続個数Ｎｍに誤差が生じて、位相シフタ３において、位相シフト量Ｓａに正確に応じたシフト量を実現することができなくなる場合がある。
【０００７】
本発明の目的は、周波数拡散クロック源によって周波数拡散効果を高めた場合であっても、出力するクロック信号に所望の位相シフト量が実現できるようにしたクロック信号源を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１にかかる発明のクロック信号源は、遅延時間ａの第１の単位遅延セルが複数個直列に接続されるとともに、該第１の単位遅延セルの直列接続個数Ｎｓが第１のコードに従って変化する第１の可変遅延線と、時間的に変化する前記第１のコードを生成する制御回路とを有し、原クロック信号を受け取り、前記第１の可変遅延線に通過させることにより周波数拡散クロック信号を生成する周波数拡散クロック源と、遅延時間ｃの第２の単位遅延セルが複数個直列に接続されるとともに、該第２の単位遅延セルの直接接続個数Ｎｐが第２のコードに従って変化する第２の可変遅延線を有し、前記周波数拡散クロック信号を受け取って前記第２の可変遅延線を通過させることにより、シフト量Ｓａだけ位相シフトさせた周波数拡散クロック信号を生成する位相シフタと、前記周波数拡散クロック源から前記時間的に変化する第１のコードを受け取り、前記第１のコードの変化によって表される前記直列接続個数Ｎｓの時間的な変化および前記シフト量Ｓａに基づいて前記第２のコードを生成し、前記位相シフタに出力する演算回路と、
を有することを特徴とする。
請求項２にかかる発明は、前記原クロック信号を受け取り、遅延時間ｂの第３の単位遅延セルが複数個直列に接涜された第３の可変遅延線を通過させることにより遅延クロック信号を生成し、前記原クロック信号と前記遅延クロック信号との位相とが一致するように前記第３の可変遅延線の単位遅延セルの直列接続個数Ｎｍを設定する原クロック信号周期検出回路を更に有し、前記演算回路が、受け取った前記第１のコードから、前記原クロック信号のｎクロックサイクルの間隔で前記直列接続個数Ｎｓを求めるとともに、前記原クロック信号周期検出回路から前記直列接続個数Ｎｍを表す第３のコードを受け取り、前記第２のコードを、次式から算出される前記直列接続個数Ｎｐを表すよう生成することを特徴とする。
Ｎｐ＝[Ｎｍ＋(ａ／ｂ)×（ｄＮｓ／ｄｎ）×ｎ]×Ｓａ×（ｂ／ｃ）
ただし、ｄＮｓ／ｄｎは、前記直列接続個数Ｎｓの前記原クロック信号の１クロックサイクル当りの変化量。
【発明の効果】
【０００９】
本発明によれば、演算回路は、周波数拡散クロック源における単位遅延セルの直列接続個数を表す第１のコードを、周波数拡散クロック源から受け取る。そして、この第１のコードの時間的な変化から、周波数拡散クロック源の単位遅延セルの直列接続個数の時間的な変化を知り、所望の位相シフト量Ｓａを得るために必要な、位相シフタの単位遅延セルの直列接続個数を決める第２のコードを生成することができる。従って、クロック信号周期検出回路によって周波数拡散後のクロック信号の周期を検出する必要はなく、クロック信号周期検出回路の追従性が問題になることは無い。このため、周波数拡散クロック源によって周波数拡散効果を高めた場合であっても、出力するクロック信号に所望の位相シフト量が実現できる。
【発明を実施するための最良の形態】
【００１０】
図１は本発明の実施例のクロック信号源のブロック図である。本クロック信号源は、ＤＬＬからなる原クロック信号周期検出回路１０、演算回路２０、位相シフタ３０、および周波数拡散クロック源４０により構成される。原クロック信号周期検出回路１０への入力クロック信号は、周波数拡散クロック源４０に入力するクロック信号、つまり、周波数拡散が行われていない原クロック信号とする。また、演算回路２０には、位相シフト量Ｓａと、原クロック信号周期検出回路１０の単位遅延セルの直列接続個数Ｎｍを表すコードＣ（Ｎｍ）と、周波数拡散クロック源４０の現在の周波数拡散での単位遅延セルの直列接続個数Ｎｓを表すコードＣ（Ｎｓ）と、原クロック信号を入力させる。
【００１１】
原クロック信号周期検出回路１０は、図２に示すように、遅延時間がｂの単位遅延セルが複数個直列接続された可変遅延線１１と、その可変遅延線１１への入力クロック信号と出力クロック信号を取り込み位相比較を行う位相比較器１２と、その位相比較器１２の位相比較結果に応じたコードＣ（Ｎｍ）を出力するカウンタ１３と、そのカウンタ１３のコードＣ（Ｎｍ）をデコードして可変遅延線１１の単位遅延セルの直列接続個数Ｎｍを決めるデコーダ１４とを備える。
【００１２】
可変遅延線１１は、具体的には、例えば、所定個数の単位遅延セルが直列接続され、単位遅延セル間の接続点の全て、もしくは一部と、最終段の単位遅延セルの出力とに、スイッチが設けられたものである。そして、１段目の単位遅延セルに原クロック信号が入力されるとともに、いずれか１つのスイッチをＯＮし、その間の単位遅延セルの直列接続個数によって決まる遅延時間だけ遅延された信号を、ＯＮにしたスイッチを介して出力する。デコーダ１４は、具体的には、例えば、カウンタ１３からコードＣ（Ｎｍ）を受信し、このコードに対応づけられた特定のスイッチをＯＮする信号を生成する。これによって、コードＣ（Ｎｍ）によって表される単位遅延セルの直列接続個数、および、その直列接続個数によって決まる遅延時間が実現される。
【００１３】
コードＣ（Ｎｍ）は、単位遅延セルの直列接続個数、もしくは、ＯＮすべきスイッチの番号を２進数で表現した所定ビット数のデータであってもよい。もしくは、それ以外のどのような形式であっても、直列接続個数、もしくは、スイッチの番号と対応づけられており、デコーダ１４によって所定のスイッチをＯＮする信号を生成できるものであればよい。
【００１４】
以下に説明する、位相シフタ３０および周波数拡散クロック源４０における可変遅延線、コード、デコーダについても同様である。
【００１５】
この原クロック信号周期検出回路１０では、入力された原クロック信号が可変遅延線１１によって１周期だけ遅延され、位相比較器１２の両入力クロック端子の信号の位相が一致するようにカウンタ１３のコードＣ（Ｎｍ）が制御されたときに、ロック状態となる。このときにカウンタ１３が出力するコードＣ（Ｎｍ）が表す可変遅延線１１の単位遅延セルの直列接続個数Ｎｍを、単位遅延セルの遅延時間ｂに乗じた値が、原クロック信号の一周期の時間である。
【００１６】
位相シフタ３０は、図３に示すように、遅延時間がｃの単位遅延セルが複数個直列接続された可変遅延線３１と、外部から入力する第２のコードＣ（Ｎｐ）をデコードして可変遅延線３１の単位遅延セルの直列接続個数Ｎｐ、つまり位相シフト量を設定するデコーダ３２とを備える。
【００１７】
周波数拡散クロック源４０は、図４に示すように、遅延時間がａの単位遅延セルが複数個直列接続された可変遅延線４１と、周波数拡散のプロファイルを決める制御回路４２と、その制御回路４２で決まるプロファイルに応じたコードを生成するカウンタ４３と、そのカウンタ４３のコードＣ（Ｎｓ）をデコードして可変遅延線４１の単位遅延セルの直列接続個数Ｎｓを決めるデコーダ４４とを備える。
【００１８】
制御回路４２は、例えば、原クロック信号の所定周期ごとに、カウンタ４３に対して、コードＣ（Ｎｓ）の増減を指示する命令を送る。この命令に応じてコードＣ（Ｎｓ）が増減し、それに応じて単位遅延セルの直列接続個数Ｎｓが増減することにより、所望の周波数拡散プロファイルが実現される。
【００１９】
周波数拡散クロック原４０から演算回路２０へは、このように時間的に変化するコードＣ（Ｎｓ）が、例えば、制御回路４２からの命令によって新たなコードＣ（Ｎｓ）が生成されるたびに送信される。演算回路２０では、時間的に変化するコードＣ（Ｎｓ）を受け取ることにより、周波数拡散クロック源４０の単位遅延セルの直列接続個数Ｎｓの時間的な変化を知ることができる。
【００２０】
演算回路２０は、前記したコードＣ（Ｎｓ），Ｃ（Ｎｍ）、位相シフト量Ｓａ、および原クロック信号を入力して、原クロック信号のｎクロックサイクルごとに、位相シフタ３０に与える直列接続個数Ｎｐを次の式で算出する。
Ｎｐ＝[Ｎｍ＋(ａ／ｂ)×（ｄＮｓ／ｄｎ）×ｎ]×Ｓａ×（ｂ／ｃ）
ここで、ｄＮｓ／ｄｎは原クロック信号の１クロックサイクル当りの周波数拡散クロック原４０の単位遅延セルの直列接続個数の変化量である。位相シフト量Ｓａは、例えば９０度のときは０．２５である。なお、図示は省略するが、演算回路２０には、コードＣ（Ｎｓ），Ｃ（Ｎｍ）をデコーダし、これらのコードで表される各単位遅延セルの直列接続個数を求めるデコーダが設けられる。
【００２１】
また、やはり図示は省略するが、演算回路２０内に原クロック信号をカウントするカウンタを設け、このカウンタがｎクロックサイクルをカウントするごとに、周波数分散クロック源４０から受け取るコードＣ（Ｎｓ）で表される単位遅延セルの直列接続個数を求めることができる。そして、ある時点において求めた直列接続個数と次の時点において求めた直列接続個数との間の差を求めることにより、ｎクロックサイクルの間の直列接続個数の変化量（ｄＮｓ／ｄｎ）×ｎを算出することができる。もしくは、周波数分散クロック源４０が原クロック信号のｎクロックサイクルごとにコードＣ（Ｎｓ）を生成するものである場合には、ある時点において受け取ったコードＣ（Ｎｓ）が表す直列接続個数と次の時点において受け取ったコードＣ（Ｎｓ）が表す直列接続個数との差から、単位遅延セルの直列接続個数のｎクロックサイクル間の変化量（ｄＮｓ／ｄｎ）×ｎを算出することができる。
【００２２】
以上から、本実施例では、演算回路２０は周波数拡散クロック源４０からのコードＣ（Ｎｓ）を受け取り、そのコードＣ（Ｎｓ）の単位クロックサイクル当りの変化率に応じて位相シフタ３０の単位遅延セルの直列接続個数を表すコードＣ（Ｎｐ）を算出する。このため、位相シフタ３０において、希望位相シフト量Ｓａに正確に対応した位相シフト量を実現することができる。
【００２３】
すなわち、周波数拡散後のクロック信号の周期を測定し、その測定した周期を利用して位相シフタの単位遅延セルの直列接続個数を求める場合は、周期測定が正確にできない（クロック信号の周波数拡散に正確に追従できない）ときは、位相シフタでの位相シフト量が不正確になるという問題があったが、本実施例により、この問題を解決することができる。
【００２４】
なお、本発明のクロック源のために、専用に、原クロック信号周期検出回路１０を設けることは必ずしも必須ではない。他の回路、例えば、原クロック信号を生成するクロック源や、原クロック信号の位相シフトを行うための回路が原クロック信号の周期を検出する回路を含むことも考えられる。このような、他の回路に含まれる原クロック信号の周期を検出する回路から、原クロック信号の周期を表すコードを受け取ることも可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例のクロック信号源のブロック図である。
【図２】図１のクロック信号源の原クロック周期検出回路のブロック図である。
【図３】図１のクロック信号源の位相シフタのブロック図である。
【図４】図１のクロック信号源の周波数拡散クロック源のブロック図である。
【図５】従来のクロック信号源のブロック図である。
【図６】図５のクロック信号源の入力側に周波数拡散クロック源を設けたブロック図である。
【符号の説明】
【００２６】
１：クロック信号周期検出回路
１０：原クロック信号周期検出回路、１１：可変遅延線、１２：位相比較器、１３：カウンタ、１４：デコーダ
２，２０：演算回路
３，３０：位相シフタ、３１：可変遅延線、３２：デコーダ
４，４０：周波数拡散クロック源、４１：可変遅延線、４２：制御回路、４３：カウンタ、４４：デコーダ
【特許請求の範囲】
【請求項１】
遅延時間ａの第１の単位遅延セルが複数個直列に接続されるとともに、該第１の単位遅延セルの直列接続個数Ｎｓが第１のコードに従って変化する第１の可変遅延線と、時間的に変化する前記第１のコードを生成する制御回路とを有し、原クロック信号を受け取り、前記第１の可変遅延線に通過させることにより周波数拡散クロック信号を生成する周波数拡散クロック源と、
遅延時間ｃの第２の単位遅延セルが複数個直列に接続されるとともに、該第２の単位遅延セルの直接接続個数Ｎｐが第２のコードに従って変化する第２の可変遅延線を有し、前記周波数拡散クロック信号を受け取って前記第２の可変遅延線を通過させることにより、シフト量Ｓａだけ位相シフトさせた周波数拡散クロック信号を生成する位相シフタと、
前記周波数拡散クロック源から前記時間的に変化する第１のコードを受け取り、前記第１のコードの変化によって表される前記直列接続個数Ｎｓの時間的な変化および前記シフト量Ｓａに基づいて前記第２のコードを生成し、前記位相シフタに出力する演算回路と、
を有することを特徴とするクロック信号源。
【請求項２】
前記原クロック信号を受け取り、遅延時間ｂの第３の単位遅延セルが複数個直列に接涜された第３の可変遅延線を通過させることにより遅延クロック信号を生成し、前記原クロック信号と前記遅延クロック信号との位相とが一致するように前記第３の可変遅延線の単位遅延セルの直列接続個数Ｎｍを設定する原クロック信号周期検出回路を更に有し、
前記演算回路が、受け取った前記第１のコードから、前記原クロック信号のｎクロックサイクルの間隔で前記直列接続個数Ｎｓを求めるとともに、前記原クロック信号周期検出回路から前記直列接続個数Ｎｍを表す第３のコードを受け取り、前記第２のコードを、次式から算出される前記直列接続個数Ｎｐを表すよう生成することを特徴とする請求項１記載のクロック信号源。
Ｎｐ＝[Ｎｍ＋(ａ／ｂ)×（ｄＮｓ／ｄｎ）×ｎ]×Ｓａ×（ｂ／ｃ）
ただし、ｄＮｓ／ｄｎは、前記直列接続個数Ｎｓの前記原クロック信号の１クロックサイクル当りの変化量。
【請求項１】
遅延時間ａの第１の単位遅延セルが複数個直列に接続されるとともに、該第１の単位遅延セルの直列接続個数Ｎｓが第１のコードに従って変化する第１の可変遅延線と、時間的に変化する前記第１のコードを生成する制御回路とを有し、原クロック信号を受け取り、前記第１の可変遅延線に通過させることにより周波数拡散クロック信号を生成する周波数拡散クロック源と、
遅延時間ｃの第２の単位遅延セルが複数個直列に接続されるとともに、該第２の単位遅延セルの直接接続個数Ｎｐが第２のコードに従って変化する第２の可変遅延線を有し、前記周波数拡散クロック信号を受け取って前記第２の可変遅延線を通過させることにより、シフト量Ｓａだけ位相シフトさせた周波数拡散クロック信号を生成する位相シフタと、
前記周波数拡散クロック源から前記時間的に変化する第１のコードを受け取り、前記第１のコードの変化によって表される前記直列接続個数Ｎｓの時間的な変化および前記シフト量Ｓａに基づいて前記第２のコードを生成し、前記位相シフタに出力する演算回路と、
を有することを特徴とするクロック信号源。
【請求項２】
前記原クロック信号を受け取り、遅延時間ｂの第３の単位遅延セルが複数個直列に接涜された第３の可変遅延線を通過させることにより遅延クロック信号を生成し、前記原クロック信号と前記遅延クロック信号との位相とが一致するように前記第３の可変遅延線の単位遅延セルの直列接続個数Ｎｍを設定する原クロック信号周期検出回路を更に有し、
前記演算回路が、受け取った前記第１のコードから、前記原クロック信号のｎクロックサイクルの間隔で前記直列接続個数Ｎｓを求めるとともに、前記原クロック信号周期検出回路から前記直列接続個数Ｎｍを表す第３のコードを受け取り、前記第２のコードを、次式から算出される前記直列接続個数Ｎｐを表すよう生成することを特徴とする請求項１記載のクロック信号源。
Ｎｐ＝[Ｎｍ＋(ａ／ｂ)×（ｄＮｓ／ｄｎ）×ｎ]×Ｓａ×（ｂ／ｃ）
ただし、ｄＮｓ／ｄｎは、前記直列接続個数Ｎｓの前記原クロック信号の１クロックサイクル当りの変化量。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−４８３６０（Ｐ２００８−４８３６０Ａ）
【公開日】平成２０年２月２８日（２００８．２．２８）
【国際特許分類】
【出願番号】特願２００６−２２４５７２（Ｐ２００６−２２４５７２）
【出願日】平成１８年８月２１日（２００６．８．２１）
【出願人】（５０１２８５１３３）川崎マイクロエレクトロニクス株式会社 (449)
【Ｆターム（参考）】
【公開日】平成２０年２月２８日（２００８．２．２８）
【国際特許分類】
【出願日】平成１８年８月２１日（２００６．８．２１）
【出願人】（５０１２８５１３３）川崎マイクロエレクトロニクス株式会社 (449)
【Ｆターム（参考）】
[ Back to top ]