クーロンカウンタ、そのダイナミックレンジ可変方法
【課題】回路規模を縮小し、測定電流のダイナミックレンジ及び電流分解能を可変にして最適化を図り、誤差の少ないカウント値を出力可能なクーロンカウンタを提供する。
【解決手段】センス抵抗両端に生じる電位差の入力電圧に比例したカウント値を出力するクーロンカウンタであって、そのIC部50は、基準電圧発生回路30からの電圧値可変で設定された基準電圧の印加、スイッチ素子の操作により、入力電圧をサンプリング容量Cs1、Cs2でサンプリングし、それに比例する電圧を積分容量Ci1、Ci2で積分する積分回路と、積分回路からの出力電圧Vout−をVCMと比較して、Vout−がVCM以上では信号Q、VCMよりも低い場合は信号QBを出力するコンパレータ5と、信号Q、QBとを一定時間カウントしてカウント値を出力する内部カウンタ、カウント値に含まれるオフセット値を保持するレジスタを含むロジック回路10と、を備える。
【解決手段】センス抵抗両端に生じる電位差の入力電圧に比例したカウント値を出力するクーロンカウンタであって、そのIC部50は、基準電圧発生回路30からの電圧値可変で設定された基準電圧の印加、スイッチ素子の操作により、入力電圧をサンプリング容量Cs1、Cs2でサンプリングし、それに比例する電圧を積分容量Ci1、Ci2で積分する積分回路と、積分回路からの出力電圧Vout−をVCMと比較して、Vout−がVCM以上では信号Q、VCMよりも低い場合は信号QBを出力するコンパレータ5と、信号Q、QBとを一定時間カウントしてカウント値を出力する内部カウンタ、カウント値に含まれるオフセット値を保持するレジスタを含むロジック回路10と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、クーロンカウンタ、そのダイナミックレンジ可変方法に関する。
【背景技術】
【0002】
例えば、特許文献1に開示されているように、ノート型パソコン(PC)、携帯電話やゲーム機等の2次電池を用いるモバイル機器分野において、それらのモバイル機器に使用中の2次電池の電池残量を検出するために電池残留検出装置が広く利用されている。電池残留検出装置は、クーロンカウンタとも呼ばれ、検出抵抗(センス抵抗)を流れる充放電の電流を電圧に変換し、変換された電圧値を基に2次電池の電池残量を把握する。
【特許文献1】特開2006−184035号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、特許文献1に開示された電池残留検出装置では、電池から充放電される電流に反比例したパルス数が出力されるため、最終段にそのパルス数を反転させるための反転ブロックが必要であり、それによって電流に比例したカウント値が出力されるようになっていた(例えば、段落[0023]〜[0025]を参照。)。このように、上記の従来例では、電池残量を算出するために反転ブロックを必要としており、少なくともその分だけ回路規模が大きくなってしまうという問題があった。
また、クーロンカウンタが有するオペアンプや、比較器の出力には通常オフセットが含まれる。このため、オフセットが原因で、クーロンカウンタから出力されるカウント値にずれ(誤差)が生じる可能性があった。
【0004】
更に、測定電流のダイナミックレンジや電流分解能の最適化については、何等配慮されていない。
そこで、この発明はこのような事情に鑑みてなされたものであって、回路規模の縮小を可能とすると共に、測定電流のダイナミックレンジ及び電流分解能を可変にして最適化を図り、誤差の少ないカウント値を出力できるようにしたクーロンカウンタ、そのダイナミックレンジ可変方法の提供を目的とする。
【課題を解決するための手段】
【0005】
〔発明1〕 上記課題を解決するために、発明1のクーロンカウンタは、
検出抵抗(例えば図1中のセンス抵抗Rs)の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタ(例えば図1中のクーロンカウンタ100)であって、
スイッチ素子(例えば図9中のスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2)と第1のキャパシタ(例えば図9中のサンプリング容量Cs1、Cs2)及び第2のキャパシタ(例えば図9中の積分容量Ci1、Ci2)とを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路へ印加する基準電圧を外部からのコマンド又は操作指示に応じて可変値(例えば図3中又は図4中の基準電圧VREFP、VREFN)として発生する基準電圧発生回路(例えば図3中又は図4中の基準電圧発生回路30)と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路(例えば図9中のコンパレータ5)と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路(例えば図10中の内部カウンタ11)と、
前記カウント値に含まれるオフセット値を保持する記憶回路(例えば図10中のレジスタ20)と、を備えたことを特徴とするものである。
【0006】
このような構成によれば、基準電圧発生回路からの基準電圧を適宜可変値として設定することにより測定電流のダイナミックレンジ及び電流分解能を最適な状態となるようにした上、カウント回路から出力されるカウント値から検出抵抗を流れる電流量を把握することができる。従って、例えば、検出抵抗の一端が2次電池に接続されている場合は、検出抵抗を流れる充放電の電流量をカウント値から把握することができる。また、比較回路から出力される第1、第2の信号の出力数(即ち、パルス数)は検出抵抗の両端に生じる電位差(即ち、入力電圧)に比例した数であり、検出抵抗を流れる電流に比例した数である。従って、反転ブロックは不要であり、回路規模の縮小が可能である。
さらに、記憶回路によりオフセット値が保持されるので、比較回路から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。
【0007】
〔発明2〕 発明2のクーロンカウンタは、
前記基準電圧発生回路(例えば図7中又は図8中の基準電圧発生回路30)は、外部からの停止コマンド又は停止操作指示に応じて前記基準電圧の生成出力を停止させる機能を有すると共に、前記基準電圧のラインに接続された外部接続端子(例えば図7中又は図8中の外部接続端子35)を持ち、前記外部接続端子には、外部から前記基準電圧が可変値として印加されることを特徴とするものである。
このような構成によれば、必要に応じて基準電圧発生回路からの基準電圧を可変値として用いる代わりに、その生成出力を回路内部で停止させた上、外部接続端子を用いて外部から別途に基準電圧を可変値として設定し、外部接続端子へ印加させることができるので、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
【0008】
〔発明3〕 発明3のクーロンカウンタは、
検出抵抗(例えば図1中のセンス抵抗Rs)の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタ(例えば図1中のクーロンカウンタ100)であって、
スイッチ素子(例えば図9中のスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2)と第1のキャパシタ(例えば図9中のサンプリング容量Cs1、Cs2)及び第2のキャパシタ(例えば図9中の積分容量Ci1、Ci2)とを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路へ印加する基準電圧を発生する基準電圧発生回路と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路(例えば図9中のコンパレータ5)と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路(例えば図10中の内部カウンタ11)と、
前記カウント値に含まれるオフセット値を保持する記憶回路(例えば図10中のレジスタ20)と、を備え
前記基準電圧発生回路は、外部からの停止コマンド又は停止操作指示に応じて前記基準電圧の生成出力を停止させる機能を有すると共に、前記基準電圧のラインに接続された外部接続端子を持ち、前記外部接続端子には、外部から前記基準電圧が可変値として印加されることを特徴とするものである。
このような構成によれば、測定電流のダイナミックレンジ及び電流分解能を最適な状態となるように可変させたいとき、基準電圧発生回路内部からの固定電圧値の基準電圧の生成出力を停止した上、外部接続端子を用いて適宜外部から基準電圧を可変値として設定し、外部接続端子へ印加すれば良く、発明1、2の場合と同様な作用効果が得られる。
【0009】
〔発明4〕 発明4のクーロンカウンタのダイナミックレンジ可変方法は、
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにあって、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を第2のキャパシタで積分するときに印加される基準電圧を外部からのコマンド又は操作指示に応じて可変値とすることを特徴とするクーロンカウンタのダイナミックレンジ可変方法。
ことを特徴とするものである。
このような手法によれば、積分時に印加される基準電圧を可変値とすることにより、測定電流のダイナミックレンジ及び電流分解能を最適な状態となるように可変させることができるため、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の実施の形態を添付図面を参照して説明する。
(実施形態)
図1は、本発明の実施形態に係るクーロンカウンタ100と、クーロンカウンタ100の適用対象となるシステムSとの関係を示す概念図である。図1において、クーロンカウンタ100の適用対象となるシステムSは、例えば、ノート型パソコン、携帯電話又はゲーム機等の電子機器である。このようなシステムSには、例えば、リチウムイオン電池等の充放電可能な2次電池が着脱可能に装着されている。
【0011】
図1に示すように、クーロンカウンタ100は検出抵抗(以下、センス抵抗)Rsと、センス抵抗Rsの両端に生じる電位差を入力電圧とし、この入力電圧に比例したカウント値を出力するIC部50とを備える。これらのうち、センス抵抗Rsは2次電池に流れ込む又は2次電池から流れ出す電流(即ち、充放電の電流)を検出するための抵抗素子であり、その一端が例えばシステムS側の2次電池に接続され、その他端が例えば接地電位に接続されている。
【0012】
また、IC部50には2つの入力端子Vin+、Vin−が設けられており、これら入力端子Vin+、Vin−がそれぞれセンス抵抗Rsの両端に接続されている。センス抵抗Rsに充放電の電流が流れると、電流の向きと大きさに応じて入力端子Vin+、Vin−間に電位差(即ち、入力電圧)が生じる。つまり、センス抵抗Rsにより、充放電の電流が入力電圧に変換される。そして、この入力電圧に比例して、IC部50から例えば13ビットのカウント値が出力される。
【0013】
図2は、入力電圧とカウント値との関係を示す図である。図2において、その縦軸はIC部50への入力電圧を示し、その横軸はIC部50から出力される13ビットのカウント値を示す。図2の直線aに示すように、入力電圧とカウント値は例えば右肩上がりの比例関係にある。ここで、入力電圧は、基準電圧発生回路の基準電圧VREFによって、例えば最大値50mV、最小値−50mVにそれぞれ設定されており、入力電圧が最大値をとるときのカウント値は8192(=213)に設定され、最小値をとるときのカウント値は−8192に設定されている。また、正の入力電圧は例えば放電流がセンス抵抗Rsに流れていることを示し、負の入力電圧は例えば充電流がセンス抵抗Rsに流れていることを示す。このように、図1に示したセンス抵抗Rsに充放電の電流が流れると、IC部50から−8192〜+8192のカウント値が出力される。
【0014】
ここで、入力電圧は、例えば基準電圧発生回路の基準電圧VREFによって、その値を一定の範囲に設定することが可能である。充放電の電流は、例えばセンス抵抗Rsの抵抗値を調整することによって、その値を測定可能な一定の範囲に設定することが可能である。クーロンカウンタ100が有するIC部50は、後述するように、全差動入力オペアンプ1とコンパレータ5とを有するが、これらの出力には通常オフセットが含まれる。ここで、オフセットとは、入力信号が0Vであるにも関わらず僅かに出力されてしまう電圧のことである。このため、図2の実線特性aに対する破線特性bに示されるように、オフセットが原因でIC部50から出力される内部カウント値にずれが生じる可能性がある。以下、この内部カウント値のずれを、オフセット値とも呼ぶ。オフセット値は、半導体チップの製造バラツキや、温度などにより変化する。
【0015】
ところで、基準電圧発生回路の基準電圧VREFP、VREFNにおける規格電圧の電位差は、通常51.2mVに固定されており、例えばセンス抵抗Rsが10mオームである場合を想定すると、測定可能な電流値の最大値Imaxは5.12A、電流分解能は625uA(=5.12A/8192)となる。このため、使用するアプリケーションによっては5.12Aを超える電流値(最大値)が必要であったり、或いは電流分解能も625μA未満の高精度が要求されると、規格電圧の異なるIC部50を用意する必要がある。また、基準電圧VREFP=51.2mV、VREFN=0mVとして固定電圧にすると、VREFP=51.2mVでは電圧値が低過ぎることによりフロアノイズを受け易いばかりでなく、VREFPを生成しているレギュレータのみが温度特性の影響を受け易くなり、基準電圧VREFP、VREFNの電位差が温度に比例して上昇することに伴い、カウント値もアップして動作不良を来たすことがある。
【0016】
そこで、本実施形態では、こうした部品交換の不便や温度特性の悪影響を改善して測定電流のダイナミックレンジと電流分解能とを可変にして最適化が図られるようにするため、基準電圧VREFP、VREFNを任意に可変値として設定して使用する。
この場合、基準電圧発生回路として、基準電圧VREFP、VREFNを外部からのコマンド(通常後述するIC部50のロジック回路10やシステムSから指示される)又は操作指示に応じて可変値として発生するタイプのものを用いるか、或いは基準電圧VREFP、VREFNのラインに接続された外部接続端子を持つものとすると共に、外部からの停止コマンド又は停止操作指示に応じて基準電圧VREFP、VREFNの生成出力を停止させる機能を有するようにし、測定電流のダイナミックレンジ及び電流分解能を最適な状態となるように可変させたいとき、基準電圧発生回路内部から生成出力される基準電圧VREFP、VREFNを停止して外部接続端子を用いて適宜外部から基準電圧VREFP、VREFNを可変値として印加すれば良い。
【0017】
後者のように外部接続端子を用いる場合、電圧固定式の基準電圧VREFP、VREFNを発生するタイプの基準電圧発生回路にも適用できる。但し、この場合についても、回路内に外部からの停止コマンド又は停止操作指示に応じて基準電圧VREFP、VREFNの生成出力を停止させる機能を持たせる必要がある。
ところで、こうした電圧可変式の基準電圧発生回路を起動させるためには、外部からのコマンドをインターフェースを介して信号入力させてレジスト値を設定するか、或いは電子ボリューム等の端子操作で直接的にレジスト値を指示設定する構成が挙げられる。
【0018】
図3は、電圧可変式の基準電圧発生回路30の一例に係る概略構成を示した回路ブロック図である。この基準電圧発生回路30は、LOGIC部31とVREFP/VREFN生成出力部32とから成り、LOGIC部31にはコマンドを信号入力させるための外部コマンドI/F(インターフェース)部33が接続されている。この基準電圧発生回路30の場合、外部から与えられたコマンドを所定のフォーマットで規定した外部コマンドI/F(インターフェース)部33からのコマンド信号(具体例は後述する)が入力されると、LOGIC部31がコマンド信号で設定されるレジスタ設定値に基づいて制御信号を生成出力し、VREFP/VREFN生成出力部32が制御信号に応じて基準電圧VREFP、VREFNを電圧値可変として生成出力する。
【0019】
図4は、電圧可変式の基準電圧発生回路30の他例に係る概略構成を示した回路ブロック図である。この基準電圧発生回路30についても、LOGIC部31とVREFP/VREFN生成出力部32とから成り、LOGIC部31にはレジスタ設定値を可変的に操作設定するための端子操作部34が接続されている。この基準電圧発生回路30の場合、LOGIC部31のレジスタ設定値のアップ、ダウンをタッチ式や手回しで直接的に可変的に設定するための電子ボリューム等の端子操作部34が付設されており、LOGIC部31が端子操作部34により設定されたレジスタ設定値に基づいて制御信号を生成出力し、VREFP/VREFN生成出力部32が制御信号に応じて基準電圧VREFP、VREFNを電圧値可変として生成出力する。
【0020】
図5は、電圧可変式の基準電圧発生回路30の基本構成を例示した回路図である。基準電圧発生回路30は、図3や図4に示されるようにLOGIC部31とVREFP/VREFN生成出力部32とから成る。
LOGIC部31については、外部コマンドI/F(インターフェース)部33からのコマンド信号(コマンドI/F)の入力や端子操作部34の操作設定によりレジスタ設定値が可変的に設定されるレジスタ設定部を入力側に有する。レジスタ設定部には2個のインバータの介在部分を含めて4個のNOR回路NOR1〜NOR4が接続され、レジスタ設定部における2系統のレジスタ設定信号用出力線からそれぞれ分岐された分岐線に介在させた2個のインバータで2系統のレジスタ設定反転信号を生成することにより、2系統のレジスタ設定信号及び2系統のレジスタ設定反転信号の二つの組み合わせが各NOR回路NOR1〜NOR4へ送出される構成となっている。具体的には、NOR回路NOR1には2系統のレジスタ設定反転信号、NOR回路NOR2には1系統のレジスタ設定反転信号及び1系統のレジスタ設定信号、NOR回路NOR3には1系統のレジスタ設定信号及び1系統のレジスタ設定反転信号、NOR回路NOR4には2系統のレジスタ設定信号がそれぞれ入力されるようになっている。
【0021】
VREFP/VREFN生成出力部32については、固定電圧値の基準電圧VREFを正極(+)端子側から入力するオペアンプと、各NOR回路NOR1〜NOR4の出力側にそれぞれゲート電極側が接続された4個の電界効果トランジスタTr1〜Tr4と、オペアンプの出力側と接地箇所との間に直列接続された6個の抵抗器R1〜R6とを備える。各トランジスタTr1〜Tr4のソース電極側が共通してオペアンプの負極(−)端子側に接続される他、トランジスタTr1のドレイン電極側は抵抗器R1、R2の間に結線され、トランジスタTr2のドレイン電極側は抵抗器R2、R3の間に結線され、トランジスタTr3のドレイン電極側は抵抗器R3、R4の間に結線され、トランジスタTr4のドレイン電極側は抵抗器R4、R5の間に結線され、更に、抵抗器R1、R2の間の結線からの引き出し線から基準電圧VREFPが出力され、接地側に近い抵抗器R5、R6の間の結線からの引き出し線から基準電圧VREFNが出力される構成となっている。
【0022】
このような構成の基準電圧発生回路30では、外部コマンドI/F(インターフェース)部33からのコマンド信号(コマンドI/F)が入力されるか、或いは端子操作部34の操作設定(端子設定)によりLOGIC部31のレジスタ設定部でレジスタ設定値が可変的に設定されると、レジスタ設定部からはそのレジスタ設定値に対応した2系統のレジスタ設定信号が出力され、更に2個のインバータの介在により生成される2系統のレジスタ設定反転信号と合わせた組み合わせパターンの上述した対信号が各NOR回路NOR1〜NOR4へ送出される。
【0023】
各NOR回路NOR1〜NOR4では、対信号に対する排他的論理和出力の制御信号をVREFP/VREFN生成出力部32における各トランジスタTr1〜Tr4のゲート電極側へ送出して各トランジスタTr1〜Tr4をスイッチング駆動する。VREFP/VREFN生成出力部32のオペアンプでは、負極端子側に各トランジスタTr1〜Tr4のスイッチング駆動に伴う電圧変化分がソース電極側から重畳されて印加され、この重畳電圧変化分が固定電位差の基準電圧VREFとの間で差動増幅されて出力端子側から増幅出力電圧が出力される。この増幅出力電圧は、接地電圧に対して直列に介在接続された各抵抗器R1〜R6の抵抗値に応じて次第に電圧降下され、抵抗器R1、R2の間の結線部分の引き出し線からは、トランジスタTr1のドレイン電極側からのスイッチング駆動に伴う電圧変化の重畳分を含んだ所定の電圧値の基準電圧VREFPが出力される。また、抵抗器R5、R6の間の結線部分の引き出し線からは、各トランジスタTr1〜Tr4のドレイン電極側からのスイッチング駆動に伴う電圧変化の重畳分も含んだ所定の電圧値の基準電圧VREFNが出力される。
なお、ここで説明した電圧可変式の基準電圧発生回路30におけるLOGIC部31やVREFP/VREFN生成出力部32の回路構成についは、あくまでも一例であって、設計仕様に応じて変更可能なものである。また、LOGIC部31は、後述するIC部50に備えられるロジック回路10内の一機能構成として持たせることができる。
【0024】
図6は、上述した図3に示す電圧可変式の基準電圧発生回路30に入力されるコマンド信号を例示したタイミングチャートである。
ここでは外部コマンドI/F部33の働きについて、コマンドI/Fを3線シリアル仕様として、LOAD(ロード)端子、SCLK(シリアルコマンドクロック)端子、SDATA(シリアルコマンドデータ)端子の3端子を備え、データ長16bitにおける上位8bitをレジスタアドレスデータ、下位8bitをコマンドデータとするフォーマットに従ってコマンドを規定(実行)した場合を例示している。具体的には、LOAD(ロード)端子に伝送されたロード信号の立ち上がりでデータを取り込み、ロード信号がLowレベルの期間にSCLK(シリアルコマンドクロック)端子に伝送されたシリアルコマンドクロック信号が16CLKである場合のみにデータを取り込む(15CLK以下、17CLK以上のコマンドは無視する)。このときにSDATA(シリアルコマンドデータ)端子に伝送された上位8bit分のレジスタアドレスA7〜A0、下位8bit分のコマンドデータD7〜D0から成るコマンド信号が得られた様子を示している。
【0025】
図7は、上述した図3に示す電圧可変式の基準電圧発生回路30の応用例に係る概略構成を示したものである。また、図8は上述した図4に示す電圧可変式の基準電圧発生回路30の応用例に係る概略構成を示したものである。
この電圧可変式の基準電圧発生回路30の場合、外部からの停止コマンド又は停止操作指示に応じてLOGIC部31がOFFコマンドを発出してVREFP/VREFN生成出力部32による基準電圧VREFP、VREFNの生成出力を停止させる機能を有すると共に、これらの基準電圧VREFP、VREFN用伝送線にそれぞれ接続された外部接続端子35を持つ構成となっている。この外部接続端子35には、外部から基準電圧VREFP、VREFNが適宜電圧値可変として印加される。
【0026】
この構成の場合、必要に応じて基準電圧発生回路30からの基準電圧VREFP、VREFNの可変値を用いる代わりに、その生成出力をLOGIC部31からVREFP/VREFN生成出力部32へOFFコマンドを発出して停止させた上、外部接続端子35を用いて外部から別途に基準電圧VREFP、VREFNを可変値として印加させることができ、システムSの使用目的に最適な基準電圧VREFP、VREFNを任意に選択できるため、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
【0027】
因みに、このような外部から別途に基準電圧VREFP、VREFNを可変値として印加させるための外部接続端子35を備える構成の場合、上述したようにVREFP/VREFN生成出力部32自体は電圧固定式の基準電圧VREFP、VREFNを生成出力するタイプのものへ適用させても良く、その場合にもLOGIC部31がVREFP/VREFN生成出力部32へOFFコマンドを発出して固定電圧値の基準電圧VREFP、VREFNの生成出力を停止させた上、外部接続端子35を用いて外部から別途に基準電圧VREFP、VREFNの電圧値を可変値として印加させれば良い。この場合も、システムSの使用目的に最適な基準電圧VREFP、VREFNを任意に選択できるため、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
何れにせよ、本実施形態の基準電圧発生回路30やその関連部分の機能は、基準電圧VREFP、VREFNを可変値として利用することを特徴としている。
【0028】
次に、IC部50の構成について説明する。
図9は、IC部50の回路構成を例示したブロック図である。図9に示すように、クーロンカウンタ100が有するIC部50は、例えば、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、第1のキャパシタとしてのサンプリング容量Cs1、Cs2と、第2のキャパシタとしての積分容量Ci1、Ci2と、全差動入力オペアンプ1と、基準電圧VREFP、VREFNを可変値として発生する基準電圧発生回路30と、比較回路としてのコンパレータ5と、ロジック回路10と、を備える。
このうち、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、サンプリング容量Cs1、Cs2と、積分容量Ci1、Ci2と、全差動入力オペアンプ1とは、スイッチト・キャパシタ方式の積分回路をなす。
【0029】
次に、これら各部の接続関係を説明する。図9に示すように、サンプリング容量Cs1の入力側(即ち、図中の左側)電極はスイッチA1を介して入力端子Vin+に接続されると共に、スイッチB1を介して入力端子Vin−に接続されている。また、この入力側電極はスイッチC1を介して基準電圧発生回路30のX端子に接続されると共に、スイッチD1を介して基準電圧発生回路30のY端子に接続されている。また、サンプリング容量Cs1の出力側(即ち、図中の右側)電極は全差動入力オペアンプ1の正(+)入力端子に接続されると共に、スイッチS1を介してコモン電圧(以下、VCMと呼ぶ)に接続されている。なお、VCMは例えば1Vである。
【0030】
サンプリング容量Cs2の入力側電極はスイッチA2を介して入力端子Vin−に接続されると共に、スイッチB2を介して入力端子Vin+に接続されている。また、この入力側電極はスイッチD2を介して基準電圧発生回路30のX端子に接続されると共に、スイッチC2を介して基準電圧発生回路30のY端子に接続されている。また、サンプリング容量Cs2の出力側電極は全差動入力オペアンプ1の負(−)入力端子に接続されると共に、スイッチS2を介してVCMに接続されている。
【0031】
なお、これらスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2は、例えば、MOS電界効果トランジスタからなり、そのオン・オフはロジック回路10から出力される制御信号により行われる。
積分容量Ci1は、その入力側電極が全差動入力オペアンプ1の正入力端子に接続されると共に、その出力側電極がスイッチI1を介して全差動入力オペアンプ1の負出力端子に接続されている。積分容量Ci2は、その入力側電極が全差動入力オペアンプ1の負入力端子に接続されると共に、その出力側電極がスイッチI2を介して全差動入力オペアンプ1の正出力端子に接続されている。さらに、積分容量Ci1、Ci2の両端には放電用のスイッチR1、R2がそれぞれ接続されている。
【0032】
全差動入力オペアンプ1の負出力端子及び正出力端子はそれぞれコンパレータ5に接続されており、負出力端子側の電位Vout−がコンパレータ5の入力端子In+に入力され、正出力端子側の電位Vout+がコンパレータ5の入力端子In−に入力されるようになっている。さらに、コンパレータ5はロジック回路10に接続し、コンパレータ5の出力端子Qから出力される第1の信号としての信号Qと、コンパレータ5の出力端子QBから出力される第2の信号としての信号QBとがそれぞれロジック回路10に入力されるようになっている。また、図示しないが、発振回路もロジック回路10に接続されており、発振回路で生成されるクロック(CLOCK)信号がロジック回路10に入力されるようになっている。
【0033】
即ち、基準電圧発生回路30は、積分回路と直接的に繋がっておらず、基準電圧発生回路30とスイッチC1、D2及びスイッチC2、D1との間にはセレクタが介在されており、このセレクタが信号Q、QBの状態に応じて基準電圧発生回路30からの基準電圧VREFP、VREFNを切り替えてX端子、Y端子に印加する。したがって、基準電圧発生回路30からの基準電圧VREFP、VREFNは、積分回路に断続的に印加される。また、全差動入力オペアンプ1から出力される電圧は、VCMを軸として対称に出力される。コンパレータ5では、全差動入力オペアンプ1の負出力が正出力より大きい場合に信号Qを出力し、逆の場合には信号QBを出力する。
【0034】
図10は、IC部50に備えられるロジック回路10の回路構成を例示したブロック図である。図10に示すように、このロジック回路10は、カウント回路としての内部カウンタ11と、分周器13と、更新パルス発生器15と、CMR(Current Measurement Resistor)17と、演算回路18と、ACR(Accumulated Current Resistor)19と、オフセット値を保持するための記憶回路としてのレジスタ20と、を備える。CMR17とACR19は、例えば、それぞれが複数個のフリップフロップからなるレジスタである。また、レジスタ20も複数個のフリップフロップからなる。
図10に示すように、内部カウンタ11には、図示しない発振回路で生成されたCLOCK信号と、分周器13によりCLOCK信号が例えば2分周された(即ち、パルス幅が2倍に調整された)分周信号ClkDiv1と、CLOCK信号を基に更新パルス発生器で生成されたレジスタ更新パルス(以下、更新パルスと呼ぶ)と、コンパレータ5(図9参照)から出力される信号Q、QBが入力されるようになっている。
【0035】
さらに、内部カウンタ11は、少なくとも3つ以上の出力端子を有し、第1の端子はCMR17に接続され、第2の端子は演算回路18を介してACR19に接続され、第3の端子はレジスタ20に接続されている。ここで、CMR17は、更新パルスが入力されたときに内部カウンタ11から出力される内部カウント値を「1回変換時間当たりのカウント値」として保持すると共に、その保持する値を出力するようになっている。また、演算回路18は、更新パルスが入力されたときに内部カウンタ11から出力される内部カウント値に所定の演算処理を行って演算値を出力する。ACR19は、この演算値を順次積算して「単位時間当たりのカウント値」を保持すると共に、その保持する値を出力するようになっている。なお、「1回変換時間当たりのカウント値」「単位時間当たりのカウント値」は、その両方とも2次電池の充放電状態を示すデータである。
また、レジスタ20は、例えば(1回変換時間当たりの)オフセット値を保持すると共に、その保持するオフセット値を出力するようになっている。このオフセット値は、CMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」のオフセット補正に用いられる。
【0036】
次に、クーロンカウンタ100の動作例について説明する。
図11は、クーロンカウンタ100のIC部50が有するスイッチの動作例を示したタイミングチャートである。図11において、「CLKR」は図9に示したスイッチR1、R2のクロック動作を示し、「CLKA」はスイッチA1、A2のクロック動作を示し、「CLKB」はスイッチB1、B2のクロック動作を示し、「CLKC」はスイッチC1、C2のクロック動作を示し、「CLKD」はスイッチD1、D2のクロック動作を示し、「CLKS」はスイッチS1、S2のクロック動作を示し、「CLKI」はスイッチS1、S2のクロック動作を示す。また、「EN」はコンパレータ5に入力される出力制御信号(Enable)を示す。
【0037】
まず、図11のTiming(タイミング)1では、スイッチR1、R2がオンとなり、積分容量Ci1、Ci2の電荷が放電される。これにより、積分容量Ci1、Ci2の蓄積電荷は0(ゼロ)となる。なお、この放電操作は、クーロンカウンタによるカウント動作の開始前、即ち、リセット時にのみ行われる。
次に、Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧のサンプリング動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に入力端子Vin+の電位(以下、単にVin+)が印加され、その出力側電極にVCMが印加される。また、サンプリング容量Cs2の入力側電極に入力端子Vin−の電位(以下、単にVin−)が印加され、その出力側電極にVCMが印加される。これにより、サンプリング容量Cs1には(VCM−Vin+)に応じた電荷が蓄積され、サンプリング容量Cs2には(VCM−Vin−)に応じた電荷が蓄積される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その負出力端子と正出力端子は積分容量Ci1、Ci2から電気的に離される。その結果、負出力端子側の電位Vout−と、正出力端子側の電位Vout+は共にVCMとなる。
【0038】
次に、Timing3では、スイッチB1、B2、I1、I2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧の積分動作が行われる。ここでは、サンプリング容量Cs1の入力側電極にVin−が印加される。また、サンプリング容量Cs1の出力側電極はVCMから電気的に切り離される。その結果、サンプリング容量Cs1の出力側電極はVCM+(Vin−−Vin+)となり、この電位の変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には(Vin+−Vin−)に比例した電圧V1が生じる。つまり、入力電圧に比例した電圧V1が積分容量Ci1に転送される。
【0039】
また同時に、サンプリング容量Cs2の入力側電極にVin+が印加され、サンプリング容量Cs2の出力側電極はVCMから電気的に切り離される。その結果、サンプリング容量Cs2の出力側電極はVCM+(Vin+−Vin−)となり、この電位の変化に応じてサンプリング容量Cs2と積分容量Ci2との間で電荷が移動し、積分容量Ci2の入力側電極には(Vin−−Vin+)に比例した電圧−V1が生じる。つまり、電圧−V1が積分容量Ci2に転送される。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V1が現れ、電位Vout−は「VCM+V1」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V1が現れ、電位Vout+は「VCM−V1」となる。
【0040】
次に、Timing4では、スイッチC1、C2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧VREFP、VREFNのサンプリング動作が行われる。この基準電圧VREFP、VREFNは、上述した電圧可変式の基準電圧発生回路30から出力されるものであるが、動作上は端子X、Y間の電位差を示すものとなる。ここでは、基準電圧発生回路30が有するX端子の電位(以下、単に電位X)がサンプリング容量Cs1に印加されると共に、基準電圧発生回路30が有するY端子の電位(以下、単に電位Y)がサンプリング容量Cs2に印加される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その出力側は積分容量Ci1、Ci2から電気的に離される。従って、負出力端子側の電位Vout−と、正出力端子側の電位Vout+は共にVCMとなる。
【0041】
次に、Timing5では、スイッチD1、D2、I1、I2がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧VREFP、VREFNの積分動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に電位Yが印加される。また、サンプリング容量Cs1の出力側電極はVCMから電気的に分離される。その結果、サンプリング容量Cs1の出力側電極はVCM+(Y−X)となり、この電位の変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧VREFP、VREFN(X−Y)に比例した電圧V2が生じる。この電圧V2が積分容量Ci1に転送される。
【0042】
また同時に、サンプリング容量Cs2の入力側電極に電位Xが印加される。また、サンプリング容量Cs2の出力側電極はVCMから電気的に分離される。その結果、サンプリング容量Cs2の出力側電極はVCM+(X−Y)となり、この電位の変化に応じてサンプリング容量Cs2と積分容量Ci2との間で電荷が移動し、積分容量Ci2の入力側電極には(Y−X)に比例した電圧−V2が生じる。この電圧−V2が積分容量Ci2に転送される。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V2が現れ、電位Vout−は「VCM+V1+V2」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V2が現れ、電位Vout+は「VCM−V1−V2」となる。以降は、Timing2〜4の動作を繰り返し行って、入力電圧を信号Q,QBに変換していく。
【0043】
図12は、入力電圧の信号Q,QBへの変換方法を説明する図である。ここでは、より具体的な説明を行うために、図9に示したVin+を10mV、Vin−を0mVとする。また、電圧可変式の基準電圧発生回路30は例えば二つの基準電圧VREFP=251.2mV、VREFN=200mVにして端子Xと端子Yとの間の電位差を例えば51.2mV又は−51.2mVに切り替える機能を有するが、ここでは基準電圧発生回路30の機能の一例として、基準電圧VREFP=250mV、VREFN=200mVの電位差を示す端子Xの電位を50mV又は−50mVに切り替えることができ、端子Yの電位は0mVに固定するものとする。なお、図12では、「CLOCK」「CLKR」「CLKI」「EN」を示していないが、Timing2〜5におけるクロック動作は例えば図11の場合と同じである。
【0044】
図12に示すように、まず、リセット(即ち、Timing1)後の最初のTiming2では、入力電圧のサンプリング動作が行われるので、Vout−はVCMとなっている。次に、Timing3では、サンプリング容量Cs1の出力側電極はVCM−10mVとなり、この−10mVの変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には入力電圧10mVに比例した電圧“10”が生じる。これにより、Vout−はVCMから“10”上昇し、VCM+10となる。
【0045】
またこのとき、コンパレータ5は、Vout−≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は−50mVに設定される。
次に、Timing4では、基準電圧VREFP、VREFNのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、この50mVの変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout−はVCM+10に“−50”が足されて、VCM−40となる。
【0046】
次に、2回目のTiming2では、Vout−は再びVCMとなる。そして、Timing3では、サンプリング容量Cs1の出力側電極はVCM−10mVとなり、積分容量Ci1の入力側電極には入力電圧10mVに比例した電圧“10”が生じる。これにより、Vout−はVCM−40から“10”上昇し、VCM−30となる。またこのとき、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は50mVに設定される。次に、Timing4では、基準電圧VREFP、VREFNのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。これにより、Vout−はVCM−30に“50”が足されて、VCM+20となる。
【0047】
以下同様の手順で、3回目、4回目とTiming2〜5を繰り返して、各回のTiming3のときのVout−をコンパレータ5でモニタする。そして、Timing3のときのVout−が、Vout−≧VCM、となっているときは、コンパレータ5から信号Qを出力する共に、基準電圧発生回路30の端子Xを−50mVに設定する。また、Timing3のときのVout−が、Vout−<VCM、となっているときは、コンパレータ5から信号QBを出すと共に、基準電圧発生回路30の端子Xを50mVに設定する。このように、コンパレータ5は、各回のTiming3のときのVout−をVCMを基準に2値化して、デジタル信号Q、QBを出力する。そして、出力された信号Q、QBはロジック回路10内で一定時間カウント(即ち、積算)されて、そのカウント値はオフセット補正された後で外部に出力される。
【0048】
図13は、信号Q、QBのカウント方法を示す図である。図13において、分周信号ClkDiv1の1周期は例えば102μsec(≒0.8sec/8192、8192=213)に設定されている。また、更新パルスの1周期は例えば0.8sec(≒3600sec/4096、4096=212)に設定されており、1時間当たり約212回更新パルスが出力される。
図13において、内部カウンタ11は、ClkDiv1がLOW(ロウ)で、且つ、CLOCK信号が立ち下がるときに、信号Qの入力があれば+1をカウントし、信号QBの入力があれば−1をカウントする。そして、更新パルスの入力のタイミングで、内部カウンタ11は信号Q、QBを足した値(以下、内部カウント値)をCMR17とACR19の両方に向けて出力すると共に、内部カウント値をゼロ(0)にリセットする。例えば、図13では、更新パルスが入力されたときの内部カウント値の一例として6726を記載しているが、この内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力される。
【0049】
なお、かりに、更新パルスが入力されてから次の更新パルスが入力されるまでの間に信号Qのみが内部カウンタ11に入力された場合は内部カウント値は例えば8192となる。その逆に、信号QBのみが内部カウンタ11に入力された場合は内部カウント値は例えば−8192となる。
上記のように、内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力されると、CMR17では、この内部カウント値を「1回変換時間当たりのカウント値」として保持する。ここで、1回変換時間とは、更新パルスが入力されてから次の更新パルスが入力されるまでの時間(即ち、更新パルスの1周期)のことである。CMR17により保持される「1回変換時間当たりのカウント値」は、図2に示したように1回変換時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
【0050】
また、ACR19に向けて出力される内部カウント値(6726)は、演算回路18によって演算処理されてからACR19に入力される。例えば、内部カウント値(6726)は演算回路によって4096(=212)で割り算され、小数点以下を切り捨てた値(例えば、整数1)がACR19に入力される。そして、ACR19は、更新パルスが入力されるたびに、このような整数値を足して「単位時間当たりのカウント値」として保持する。ここで、単位時間は任意に設定可能な時間であり、例えば、1回変換時間×4096回(≒0.8sec×4096≒1hour)である。ACR19により保持される「単位時間当たりのカウント値」は、図2に示したように単位時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
【0051】
上述した電圧可変式の基準電圧発生回路30を用いた場合、入力電圧の信号Q、QBへの変換や信号Q、QBのカウントへの基本動作には影響しないが、電圧固定式で基準電圧VREFP=51.2mV、VREFN=0mVとして使用していた場合と比べ、高い電圧設定にして例えば基準電圧VREFP=251.2mV、VREFN=200mVとして使用することができる。その他、例えばVREFPを51.2mVからその倍の102.4mVとすると、電圧固定式の場合の5.12Aから10.24Aまでの電流測定が可能となり、ダイナミックレンジが拡大する。電流分解能についても、例えばVREFPを51.2mVからその半分の25.6mVとすると、電圧固定式の場合の625μAから312.5μAに向上させることができる。センス抵抗Rsの負荷電流が予め判っている場合には、システムSが駆動中であってもコマンドの入力や指示設定により最適な測定電流のダイナミックレンジと電流分解能とを選択することができる上、基準電圧VREFP、VREFNを生成しているレギュレータについて温度特性の影響を受け難いものにできる。
【0052】
即ち、本実施形態のクーロンカウンタ100の場合、その技術的な要点は、積分時に断続的に印加される基準電圧VREFP、VREFNを外部からのコマンド又は操作指示に応じて可変値とすることにより、測定電流のダイナミックレンジ及び電流分解能を最適な状態となるように可変させることができるクーロンカウンタ100のダイナミックレンジ可変方法であると換言できる。こうした手法を適用すれば、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
【0053】
次に、クーロンカウンタ100のオフセット値の測定方法について説明する。
図14は、クーロンカウンタ100のオフセット値の測定方法の一例を説明するために示した動作処理信号のタイミングチャートである。なお、図14では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図11と同じである。また、図14では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout−を示している。
【0054】
図14に示すように、クーロンカウンタ100のオフセット値の測定を開始するときは、Timing1(即ち、積分容量Ci1、Ci2の放電操作)は行わないで、Timing2から始める。つまり、積分容量Ci1、Ci2に蓄積された電荷を保持したまま、オフセット値の測定を開始する。図14に示すように、Timing2では、スイッチS1、S2がオンとなり、他のスイッチA1、A2、B1、B2、C1、C2、D1、D2はオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態となる。このとき、全差動入力オペアンプ1の負出力端子側の電位Vout−と、正出力端子側の電位Vout+はそれぞれVCMとなる。
【0055】
次に、Timing3では、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2がオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極は、Vin+、Vin−からそれぞれ電気的に離された状態に維持され、これら入力側電極に電位の変化は生じない。即ち、オフセット測定時の入力電圧は0mVに設定される。その結果、積分容量Ci1、Ci2には入力電圧0mVがそれぞれ積分されることとなる。ここでは、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されているため、Vout−はVCMより大きい、又は小さい値となる。例えば、Vout−はVCM−20となる。また、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は50mVに設定される。
【0056】
次に、Timing4では、スイッチC1、C2、S1、S2がオンとなり、スイッチA1、A2、B1、B2、D1、D2がオフとなる。これにより、基準電圧VREFP、VREFNのサンプリング動作が行われ、Vout−は再びVCMとなる。そして、Timing5では、スイッチD1、D2がオンとなり、スイッチA1、A2、B1、B2、C1、C2、S1、S2がオフとなる。これにより、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。その結果、Vout−はVCM−20に“50”が足されて、VCM+30となる。
【0057】
次に、2回目のTiming2では、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態となり、Vout−とVout+は再びVCMとなる。次に、Timing3では、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態にあるため、積分容量Ci1、Ci2に入力電圧0mVがそれぞれ積分される。その結果、Vout−は例えばVCM+30となる。また、コンパレータ5は、Vout−≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は−50mVに設定される。
【0058】
次に、Timing4では、基準電圧VREFP、VREFNのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout−はVCM+30に“−50”が足されて、VCM−20となる。
【0059】
以下同様の手順で、例えば、3回目、4回目〜8192回目までTiming2〜5を繰り返す。そして、8192回まで繰り返すことにより得られた信号Q(+1)、信号QB(−1)のカウント値が、1回変換時間当たりのオフセット値である。ここで、全差動入力オペアンプ1やコンパレータ5のオフセットが完全にゼロ、又は、ゼロに近い場合は、信号Qと信号QBがそれぞれ4096ずつカウントされ、オフセット値は0(=4096−4096)となる。また、全差動入力オペアンプ1やコンパレータ5のオフセットが大きいほど、オフセット値も大きくなる。このように、内部カウンタ11で測定されたオフセット値は、内部カウンタ11から出力されて、レジスタ20に保持される。
そして、上述したように、このオフセット値がCMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」とのオフセット補正に用いられる。
【0060】
以下はクーロンカウンタ100のオフセット補正方法を説明する。まず、CMR17に対するオフセット補正方法について説明する。例えば、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が10の場合は、オフセットの影響により信号Qが信号QBよりも10多くカウントされている。従って、オフセット補正として「1回変換時間当たりのカウント値」6726から10の減算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6716(=6726−10)となる。また逆に、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が−10の場合は、信号Qが信号QBよりも10少なくカウントされているので、カウント値に対して10の加算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6736(=6726+10)となる。
【0061】
次に、ACR19に対するオフセット補正方法について説明する。例えば、単位時間=1回変換時間(約0.8sec)×4096回に設定した場合、単位時間当たりのオフセット値は、(1回変換時間当たりの)オフセット値を4096で割り算し、その値を4096回積算した値となる。つまり、「単位時間当たりのオフセット値」=「1回変換時間当たりのオフセット値」となる。従って、例えば、ACR19から出力される「単位時間当たりのカウント値」が6803で、そのときレジスタ20で保持されているオフセット値が10の場合は、カウント値に対して10の減算を行う。これにより、オフセット補正後の「単位時間当たりのカウント値」は6793(=6803−10)となる。また逆に、ACR19から出力される「単位時間当たりのカウント値」が6803で、そのときレジスタ20で保持されているオフセット値が−10の場合は、カウント値に対して10の加算を行う。これにより、オフセット補正後の「単位時間当たりのカウント値」は6813(=6803+10)となる。
【0062】
なお、オフセット値は、半導体チップの製造バラツキや温度などにより変化する。従って、例えば、1回変換時間×1024回(≒0.8sec×1024≒15min)毎に、オフセット値の測定を行ってその値をレジスタ20に保持しておくことが好ましい。これにより、最新のオフセット値を「1回変換時間当たりのオフセット値」と「単位時間当たりのカウント値」とにそれぞれ反映させることができる。
以上のように、本発明の実施形態のクーロンカウンタ100によれば、特許文献1に開示された従来例とは異なり、コンパレータ5から出力される信号Q、QBの出力数(即ち、パルス数)は入力電圧に比例した数であり、センス抵抗Rsを流れる電流に比例した数である。このため、反転ブロックは不要であり、回路規模の縮小化が可能である他、基準電圧VREFP、VREFNを適宜可変値とすることにより測定電流のダイナミックレンジ及び電流分解能を可変にして最適化させることができる。
【0063】
また、特許文献1に開示された従来例では、1変換時間ごとに内部容量の両端をショートして放電させているため、1LSB(Least Significant Bit)以下の僅かな電池充放電電流を検知することはできない。これに対して、本発明の実施形態では、IC部50の動作開始時(即ち、Timing1のとき)に、積分容量Ci1、Ci2の両端を一度ショートさせるだけである。変換時間ごとに積分容量Ci1、Ci2の両端をショートさせる必要はない。従って、カウント動作中に1LSB以下の充放電の電流が流れていても、積分容量Ci1、Ci2に少しずつ電荷が溜まり続け、それが1LSB分の電荷まで溜まれば信号Q、QBのカウント値として出力される。このため、1LSB以下の僅かな電流も検知可能である。
【0064】
さらに、クーロンカウンタ100のオフセット値の測定方法及びオフセット値の補正方法によれば、基準電圧VREFP、VREFNを適宜可変値とすることにより測定電流のダイナミックレンジ及び電流分解能を可変にして最適化させるようにした上、入力電圧が0Vのときのカウント値(即ち、オフセット値)を測定することができる他、レジスタ20によりオフセット値が保持されるので、コンパレータ5から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。即ち、CMR17、ACR19から出力されるカウント値はオフセット値を含むが、その後、オフセット補正によりこれらのカウント値からオフセット値が取り除かれる。従って、誤差の少ないカウント値を最終的なカウント値として外部に出力することができる。
上記図14では、Timing2〜5の間、スイッチA1、A2、B1、B2をオフにして、オフセット値の測定を行う場合について説明した。しかしながら、オフセット値の測定方法はこれに限られることはない。例えば、図15に示すようなスイッチ操作により、オフセット値を測定しても良い。
【0065】
図15は、クーロンカウンタ100のオフセット値の測定方法の他例を説明するために示した処理信号のタイミングチャートである。なお、図15では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図11で説明した場合と同じである。また、図14と同様に、図15でも、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout−を示している。
【0066】
図15に示すように、オフセット値の測定はTiming2から始める。Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチB1、B2、C1、C2、D1、D2はオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極にはそれぞれVin+、Vin−が印加され、その出力側電極にはVCMが印加される。また、全差動入力オペアンプ1の負出力端子側の電位Vout−と、正出力端子側の電位Vout+はそれぞれVCMとなる。なお、図15に示すように、ここでは、Timing2からTiming3に移行するまでの短期間(例えば、20μsec)に、スイッチA1、A2はオンからオフとなる。
【0067】
次に、Timing3では、スイッチA1、A2が再度オンとなり、スイッチB1、B2、C1、C2、D1、D2、S1、S2がオフとなる。このとき、サンプリング容量Cs1、Cs2の入力側電極にはVin+、Vin−が印加されるので、その電位はTiming1のときと同じ値となる。従って、サンプリングされる入力電圧は実質的に0mVとなり、積分容量Ci1、Ci2に入力電圧0mVがそれぞれ積分される。図15では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を想定しているので、Vout−は例えばVCM−20となる。また、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は50mVに設定される。
【0068】
Timing4、5のスイッチ操作は図14で説明した場合と同じである。即ち、Timing4では、基準電圧VREFP、VREFNのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。これにより、Vout−はVCM−20に“50”が足されて、VCM+30となる。
【0069】
以下同様の手順で、例えば、2回目、3回目〜8192回目までTiming2〜5を繰り返す。上記一例の場合と同様、Timing2のときのVout−がVout−≧VCMとなっているときは信号Qを出力すると共に、端子Xの電位を−50mVに設定する。また、Timing2のときのVout−がVout−<VCMとなっているときは信号QBを出力すると共に、端子Xの電位を50mVに設定する。そして、Timing2〜5を8192回まで繰り返すことにより得られた信号Q(+1)、信号QB(−1)のカウント値が、1回変換時間当たりのオフセット値である。
このように、図15のTiming2、3で、スイッチA1、A2を2回続けてオンすることにより、それぞれ入力電圧0mVを作り出している。従って、入力電圧0mV時のVout−を出力することができ、このときの信号Q,QBのカウント値をオフセット値として測定することができる。
【0070】
なお、先の図14を参照して説明したオフセット値の測定方法の一例と、図15を参照して説明したオフセット値の測定方法の他例は、基本的に、サンプリング容量Cs1、Cs2でサンプリングされる電圧を一定にすることで、システムSの側で電圧を制御しなくても、入力電圧0mVを作り出すという点で同じである。しかしながら、一例の方は他例の場合と比べて大きな利点がある。それは、一例の方では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、サンプリング期間中にセンス抵抗Rsの両端の電位が変化した場合でも、サンプリング容量Cs1、Cs2の入力側電極には影響が生じないという点である。
【0071】
即ち、他例の方では、Timing2(1回目のスイッチA1、A2をオン)とTiming3(2回目のスイッチA1、A2をオン)との間の僅かな時間に、センス抵抗Rsを流れる電流が変化すると、入力電圧が0mVから変化してしまう。このため、センス抵抗Rsを流れる電流の変化が大きい場合は、オフセット値を正確に測定することができない可能性がある。これに対して、一例の方では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、センス抵抗Rsの電流変化に関わりなく、入力電圧を0mVに維持することができる。従って、オフセット値をより正しく測定することができる。
【0072】
なお、オフセット値の測定方法の他例によりオフセット値を測定するステップと、測定されたオフセット値をレジスタ20で保持するステップと、入力電圧に応じてコンパレータ5から出力されるカウント値に対して、レジスタ20で保持されているオフセット値を反映させるステップとを含むようにオフセット値の補正を実行した場合においても、一例で説明した場合と同様に、測定電流のダイナミックレンジ及び電流分解能を適宜可変にして最適化させるようにした上、コンパレータ5から出力されるカウント値をオフセット補正することができ、オフセット補正された誤差の少ないカウント値を出力することができる。
【図面の簡単な説明】
【0073】
【図1】本発明の実施形態に係るクーロンカウンタ100とシステムSとの関係を示す図。
【図2】入力電圧とカウント値との関係を示す図。
【図3】図1に示すクーロンカウンタ100のIC部50に用いられる電圧可変式の基準電圧発生回路30の一例に係る概略構成を示した回路ブロック図である。
【図4】図1に示すクーロンカウンタ100のIC部50に用いられる電圧可変式の基準電圧発生回路30の他例に係る概略構成を示した回路ブロック図である。
【図5】図3又は図4に示す電圧可変式の基準電圧発生回路30の基本構成を例示した回路図である。
【図6】図3に示す電圧可変式の基準電圧発生回路30に入力されるコマンド信号を例示したタイミングチャートである。
【図7】図3に示す電圧可変式の基準電圧発生回路30の応用例に係る概略構成を示した回路ブロック図である。
【図8】図4に示す電圧可変式の基準電圧発生回路30の応用例に係る概略構成を示した回路ブロック図である。
【図9】図1に示すクーロンカウンタ100のIC部50の回路構成を例示した図である。
【図10】図9に示すIC部50に備えられるロジック回路10の回路構成を例示したブロック図である。
【図11】図9に示すIC部50に備えられるスイッチの動作例を示したタイミングチャートである。
【図12】入力電圧の信号Q,QBへの変換方法を示した図である。
【図13】信号Q,QBのカウント方法を示す図である。
【図14】クーロンカウンタ100のオフセット値の測定方法の一例を説明するために示した動作処理信号のタイミングチャートである。
【図15】クーロンカウンタ100のオフセット値の測定方法の他例を説明するために示した動作処理信号のタイミングチャートである。
【符号の説明】
【0074】
1 全差動入力オペアンプ、5 コンパレータ、10 ロジック回路、11 内部カウンタ、13 分周器、15 更新パルス発生器、17 CMR、18 演算回路、19 ACR、20 レジスタ、30 基準電圧発生回路、31 LOGIC部、32 VREFP/VREFN生成出力部、33 外部コマンドI/F部、34 端子操作部、35 外部接続端子、A1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2 スイッチ、Cs1、Cs2 サンプリング容量、Ci1、Ci2 積分容量、R1〜R6 抵抗器、Tr1〜Tr4 トランジスタ
【技術分野】
【0001】
本発明は、クーロンカウンタ、そのダイナミックレンジ可変方法に関する。
【背景技術】
【0002】
例えば、特許文献1に開示されているように、ノート型パソコン(PC)、携帯電話やゲーム機等の2次電池を用いるモバイル機器分野において、それらのモバイル機器に使用中の2次電池の電池残量を検出するために電池残留検出装置が広く利用されている。電池残留検出装置は、クーロンカウンタとも呼ばれ、検出抵抗(センス抵抗)を流れる充放電の電流を電圧に変換し、変換された電圧値を基に2次電池の電池残量を把握する。
【特許文献1】特開2006−184035号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、特許文献1に開示された電池残留検出装置では、電池から充放電される電流に反比例したパルス数が出力されるため、最終段にそのパルス数を反転させるための反転ブロックが必要であり、それによって電流に比例したカウント値が出力されるようになっていた(例えば、段落[0023]〜[0025]を参照。)。このように、上記の従来例では、電池残量を算出するために反転ブロックを必要としており、少なくともその分だけ回路規模が大きくなってしまうという問題があった。
また、クーロンカウンタが有するオペアンプや、比較器の出力には通常オフセットが含まれる。このため、オフセットが原因で、クーロンカウンタから出力されるカウント値にずれ(誤差)が生じる可能性があった。
【0004】
更に、測定電流のダイナミックレンジや電流分解能の最適化については、何等配慮されていない。
そこで、この発明はこのような事情に鑑みてなされたものであって、回路規模の縮小を可能とすると共に、測定電流のダイナミックレンジ及び電流分解能を可変にして最適化を図り、誤差の少ないカウント値を出力できるようにしたクーロンカウンタ、そのダイナミックレンジ可変方法の提供を目的とする。
【課題を解決するための手段】
【0005】
〔発明1〕 上記課題を解決するために、発明1のクーロンカウンタは、
検出抵抗(例えば図1中のセンス抵抗Rs)の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタ(例えば図1中のクーロンカウンタ100)であって、
スイッチ素子(例えば図9中のスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2)と第1のキャパシタ(例えば図9中のサンプリング容量Cs1、Cs2)及び第2のキャパシタ(例えば図9中の積分容量Ci1、Ci2)とを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路へ印加する基準電圧を外部からのコマンド又は操作指示に応じて可変値(例えば図3中又は図4中の基準電圧VREFP、VREFN)として発生する基準電圧発生回路(例えば図3中又は図4中の基準電圧発生回路30)と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路(例えば図9中のコンパレータ5)と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路(例えば図10中の内部カウンタ11)と、
前記カウント値に含まれるオフセット値を保持する記憶回路(例えば図10中のレジスタ20)と、を備えたことを特徴とするものである。
【0006】
このような構成によれば、基準電圧発生回路からの基準電圧を適宜可変値として設定することにより測定電流のダイナミックレンジ及び電流分解能を最適な状態となるようにした上、カウント回路から出力されるカウント値から検出抵抗を流れる電流量を把握することができる。従って、例えば、検出抵抗の一端が2次電池に接続されている場合は、検出抵抗を流れる充放電の電流量をカウント値から把握することができる。また、比較回路から出力される第1、第2の信号の出力数(即ち、パルス数)は検出抵抗の両端に生じる電位差(即ち、入力電圧)に比例した数であり、検出抵抗を流れる電流に比例した数である。従って、反転ブロックは不要であり、回路規模の縮小が可能である。
さらに、記憶回路によりオフセット値が保持されるので、比較回路から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。
【0007】
〔発明2〕 発明2のクーロンカウンタは、
前記基準電圧発生回路(例えば図7中又は図8中の基準電圧発生回路30)は、外部からの停止コマンド又は停止操作指示に応じて前記基準電圧の生成出力を停止させる機能を有すると共に、前記基準電圧のラインに接続された外部接続端子(例えば図7中又は図8中の外部接続端子35)を持ち、前記外部接続端子には、外部から前記基準電圧が可変値として印加されることを特徴とするものである。
このような構成によれば、必要に応じて基準電圧発生回路からの基準電圧を可変値として用いる代わりに、その生成出力を回路内部で停止させた上、外部接続端子を用いて外部から別途に基準電圧を可変値として設定し、外部接続端子へ印加させることができるので、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
【0008】
〔発明3〕 発明3のクーロンカウンタは、
検出抵抗(例えば図1中のセンス抵抗Rs)の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタ(例えば図1中のクーロンカウンタ100)であって、
スイッチ素子(例えば図9中のスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2)と第1のキャパシタ(例えば図9中のサンプリング容量Cs1、Cs2)及び第2のキャパシタ(例えば図9中の積分容量Ci1、Ci2)とを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路へ印加する基準電圧を発生する基準電圧発生回路と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路(例えば図9中のコンパレータ5)と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路(例えば図10中の内部カウンタ11)と、
前記カウント値に含まれるオフセット値を保持する記憶回路(例えば図10中のレジスタ20)と、を備え
前記基準電圧発生回路は、外部からの停止コマンド又は停止操作指示に応じて前記基準電圧の生成出力を停止させる機能を有すると共に、前記基準電圧のラインに接続された外部接続端子を持ち、前記外部接続端子には、外部から前記基準電圧が可変値として印加されることを特徴とするものである。
このような構成によれば、測定電流のダイナミックレンジ及び電流分解能を最適な状態となるように可変させたいとき、基準電圧発生回路内部からの固定電圧値の基準電圧の生成出力を停止した上、外部接続端子を用いて適宜外部から基準電圧を可変値として設定し、外部接続端子へ印加すれば良く、発明1、2の場合と同様な作用効果が得られる。
【0009】
〔発明4〕 発明4のクーロンカウンタのダイナミックレンジ可変方法は、
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにあって、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を第2のキャパシタで積分するときに印加される基準電圧を外部からのコマンド又は操作指示に応じて可変値とすることを特徴とするクーロンカウンタのダイナミックレンジ可変方法。
ことを特徴とするものである。
このような手法によれば、積分時に印加される基準電圧を可変値とすることにより、測定電流のダイナミックレンジ及び電流分解能を最適な状態となるように可変させることができるため、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の実施の形態を添付図面を参照して説明する。
(実施形態)
図1は、本発明の実施形態に係るクーロンカウンタ100と、クーロンカウンタ100の適用対象となるシステムSとの関係を示す概念図である。図1において、クーロンカウンタ100の適用対象となるシステムSは、例えば、ノート型パソコン、携帯電話又はゲーム機等の電子機器である。このようなシステムSには、例えば、リチウムイオン電池等の充放電可能な2次電池が着脱可能に装着されている。
【0011】
図1に示すように、クーロンカウンタ100は検出抵抗(以下、センス抵抗)Rsと、センス抵抗Rsの両端に生じる電位差を入力電圧とし、この入力電圧に比例したカウント値を出力するIC部50とを備える。これらのうち、センス抵抗Rsは2次電池に流れ込む又は2次電池から流れ出す電流(即ち、充放電の電流)を検出するための抵抗素子であり、その一端が例えばシステムS側の2次電池に接続され、その他端が例えば接地電位に接続されている。
【0012】
また、IC部50には2つの入力端子Vin+、Vin−が設けられており、これら入力端子Vin+、Vin−がそれぞれセンス抵抗Rsの両端に接続されている。センス抵抗Rsに充放電の電流が流れると、電流の向きと大きさに応じて入力端子Vin+、Vin−間に電位差(即ち、入力電圧)が生じる。つまり、センス抵抗Rsにより、充放電の電流が入力電圧に変換される。そして、この入力電圧に比例して、IC部50から例えば13ビットのカウント値が出力される。
【0013】
図2は、入力電圧とカウント値との関係を示す図である。図2において、その縦軸はIC部50への入力電圧を示し、その横軸はIC部50から出力される13ビットのカウント値を示す。図2の直線aに示すように、入力電圧とカウント値は例えば右肩上がりの比例関係にある。ここで、入力電圧は、基準電圧発生回路の基準電圧VREFによって、例えば最大値50mV、最小値−50mVにそれぞれ設定されており、入力電圧が最大値をとるときのカウント値は8192(=213)に設定され、最小値をとるときのカウント値は−8192に設定されている。また、正の入力電圧は例えば放電流がセンス抵抗Rsに流れていることを示し、負の入力電圧は例えば充電流がセンス抵抗Rsに流れていることを示す。このように、図1に示したセンス抵抗Rsに充放電の電流が流れると、IC部50から−8192〜+8192のカウント値が出力される。
【0014】
ここで、入力電圧は、例えば基準電圧発生回路の基準電圧VREFによって、その値を一定の範囲に設定することが可能である。充放電の電流は、例えばセンス抵抗Rsの抵抗値を調整することによって、その値を測定可能な一定の範囲に設定することが可能である。クーロンカウンタ100が有するIC部50は、後述するように、全差動入力オペアンプ1とコンパレータ5とを有するが、これらの出力には通常オフセットが含まれる。ここで、オフセットとは、入力信号が0Vであるにも関わらず僅かに出力されてしまう電圧のことである。このため、図2の実線特性aに対する破線特性bに示されるように、オフセットが原因でIC部50から出力される内部カウント値にずれが生じる可能性がある。以下、この内部カウント値のずれを、オフセット値とも呼ぶ。オフセット値は、半導体チップの製造バラツキや、温度などにより変化する。
【0015】
ところで、基準電圧発生回路の基準電圧VREFP、VREFNにおける規格電圧の電位差は、通常51.2mVに固定されており、例えばセンス抵抗Rsが10mオームである場合を想定すると、測定可能な電流値の最大値Imaxは5.12A、電流分解能は625uA(=5.12A/8192)となる。このため、使用するアプリケーションによっては5.12Aを超える電流値(最大値)が必要であったり、或いは電流分解能も625μA未満の高精度が要求されると、規格電圧の異なるIC部50を用意する必要がある。また、基準電圧VREFP=51.2mV、VREFN=0mVとして固定電圧にすると、VREFP=51.2mVでは電圧値が低過ぎることによりフロアノイズを受け易いばかりでなく、VREFPを生成しているレギュレータのみが温度特性の影響を受け易くなり、基準電圧VREFP、VREFNの電位差が温度に比例して上昇することに伴い、カウント値もアップして動作不良を来たすことがある。
【0016】
そこで、本実施形態では、こうした部品交換の不便や温度特性の悪影響を改善して測定電流のダイナミックレンジと電流分解能とを可変にして最適化が図られるようにするため、基準電圧VREFP、VREFNを任意に可変値として設定して使用する。
この場合、基準電圧発生回路として、基準電圧VREFP、VREFNを外部からのコマンド(通常後述するIC部50のロジック回路10やシステムSから指示される)又は操作指示に応じて可変値として発生するタイプのものを用いるか、或いは基準電圧VREFP、VREFNのラインに接続された外部接続端子を持つものとすると共に、外部からの停止コマンド又は停止操作指示に応じて基準電圧VREFP、VREFNの生成出力を停止させる機能を有するようにし、測定電流のダイナミックレンジ及び電流分解能を最適な状態となるように可変させたいとき、基準電圧発生回路内部から生成出力される基準電圧VREFP、VREFNを停止して外部接続端子を用いて適宜外部から基準電圧VREFP、VREFNを可変値として印加すれば良い。
【0017】
後者のように外部接続端子を用いる場合、電圧固定式の基準電圧VREFP、VREFNを発生するタイプの基準電圧発生回路にも適用できる。但し、この場合についても、回路内に外部からの停止コマンド又は停止操作指示に応じて基準電圧VREFP、VREFNの生成出力を停止させる機能を持たせる必要がある。
ところで、こうした電圧可変式の基準電圧発生回路を起動させるためには、外部からのコマンドをインターフェースを介して信号入力させてレジスト値を設定するか、或いは電子ボリューム等の端子操作で直接的にレジスト値を指示設定する構成が挙げられる。
【0018】
図3は、電圧可変式の基準電圧発生回路30の一例に係る概略構成を示した回路ブロック図である。この基準電圧発生回路30は、LOGIC部31とVREFP/VREFN生成出力部32とから成り、LOGIC部31にはコマンドを信号入力させるための外部コマンドI/F(インターフェース)部33が接続されている。この基準電圧発生回路30の場合、外部から与えられたコマンドを所定のフォーマットで規定した外部コマンドI/F(インターフェース)部33からのコマンド信号(具体例は後述する)が入力されると、LOGIC部31がコマンド信号で設定されるレジスタ設定値に基づいて制御信号を生成出力し、VREFP/VREFN生成出力部32が制御信号に応じて基準電圧VREFP、VREFNを電圧値可変として生成出力する。
【0019】
図4は、電圧可変式の基準電圧発生回路30の他例に係る概略構成を示した回路ブロック図である。この基準電圧発生回路30についても、LOGIC部31とVREFP/VREFN生成出力部32とから成り、LOGIC部31にはレジスタ設定値を可変的に操作設定するための端子操作部34が接続されている。この基準電圧発生回路30の場合、LOGIC部31のレジスタ設定値のアップ、ダウンをタッチ式や手回しで直接的に可変的に設定するための電子ボリューム等の端子操作部34が付設されており、LOGIC部31が端子操作部34により設定されたレジスタ設定値に基づいて制御信号を生成出力し、VREFP/VREFN生成出力部32が制御信号に応じて基準電圧VREFP、VREFNを電圧値可変として生成出力する。
【0020】
図5は、電圧可変式の基準電圧発生回路30の基本構成を例示した回路図である。基準電圧発生回路30は、図3や図4に示されるようにLOGIC部31とVREFP/VREFN生成出力部32とから成る。
LOGIC部31については、外部コマンドI/F(インターフェース)部33からのコマンド信号(コマンドI/F)の入力や端子操作部34の操作設定によりレジスタ設定値が可変的に設定されるレジスタ設定部を入力側に有する。レジスタ設定部には2個のインバータの介在部分を含めて4個のNOR回路NOR1〜NOR4が接続され、レジスタ設定部における2系統のレジスタ設定信号用出力線からそれぞれ分岐された分岐線に介在させた2個のインバータで2系統のレジスタ設定反転信号を生成することにより、2系統のレジスタ設定信号及び2系統のレジスタ設定反転信号の二つの組み合わせが各NOR回路NOR1〜NOR4へ送出される構成となっている。具体的には、NOR回路NOR1には2系統のレジスタ設定反転信号、NOR回路NOR2には1系統のレジスタ設定反転信号及び1系統のレジスタ設定信号、NOR回路NOR3には1系統のレジスタ設定信号及び1系統のレジスタ設定反転信号、NOR回路NOR4には2系統のレジスタ設定信号がそれぞれ入力されるようになっている。
【0021】
VREFP/VREFN生成出力部32については、固定電圧値の基準電圧VREFを正極(+)端子側から入力するオペアンプと、各NOR回路NOR1〜NOR4の出力側にそれぞれゲート電極側が接続された4個の電界効果トランジスタTr1〜Tr4と、オペアンプの出力側と接地箇所との間に直列接続された6個の抵抗器R1〜R6とを備える。各トランジスタTr1〜Tr4のソース電極側が共通してオペアンプの負極(−)端子側に接続される他、トランジスタTr1のドレイン電極側は抵抗器R1、R2の間に結線され、トランジスタTr2のドレイン電極側は抵抗器R2、R3の間に結線され、トランジスタTr3のドレイン電極側は抵抗器R3、R4の間に結線され、トランジスタTr4のドレイン電極側は抵抗器R4、R5の間に結線され、更に、抵抗器R1、R2の間の結線からの引き出し線から基準電圧VREFPが出力され、接地側に近い抵抗器R5、R6の間の結線からの引き出し線から基準電圧VREFNが出力される構成となっている。
【0022】
このような構成の基準電圧発生回路30では、外部コマンドI/F(インターフェース)部33からのコマンド信号(コマンドI/F)が入力されるか、或いは端子操作部34の操作設定(端子設定)によりLOGIC部31のレジスタ設定部でレジスタ設定値が可変的に設定されると、レジスタ設定部からはそのレジスタ設定値に対応した2系統のレジスタ設定信号が出力され、更に2個のインバータの介在により生成される2系統のレジスタ設定反転信号と合わせた組み合わせパターンの上述した対信号が各NOR回路NOR1〜NOR4へ送出される。
【0023】
各NOR回路NOR1〜NOR4では、対信号に対する排他的論理和出力の制御信号をVREFP/VREFN生成出力部32における各トランジスタTr1〜Tr4のゲート電極側へ送出して各トランジスタTr1〜Tr4をスイッチング駆動する。VREFP/VREFN生成出力部32のオペアンプでは、負極端子側に各トランジスタTr1〜Tr4のスイッチング駆動に伴う電圧変化分がソース電極側から重畳されて印加され、この重畳電圧変化分が固定電位差の基準電圧VREFとの間で差動増幅されて出力端子側から増幅出力電圧が出力される。この増幅出力電圧は、接地電圧に対して直列に介在接続された各抵抗器R1〜R6の抵抗値に応じて次第に電圧降下され、抵抗器R1、R2の間の結線部分の引き出し線からは、トランジスタTr1のドレイン電極側からのスイッチング駆動に伴う電圧変化の重畳分を含んだ所定の電圧値の基準電圧VREFPが出力される。また、抵抗器R5、R6の間の結線部分の引き出し線からは、各トランジスタTr1〜Tr4のドレイン電極側からのスイッチング駆動に伴う電圧変化の重畳分も含んだ所定の電圧値の基準電圧VREFNが出力される。
なお、ここで説明した電圧可変式の基準電圧発生回路30におけるLOGIC部31やVREFP/VREFN生成出力部32の回路構成についは、あくまでも一例であって、設計仕様に応じて変更可能なものである。また、LOGIC部31は、後述するIC部50に備えられるロジック回路10内の一機能構成として持たせることができる。
【0024】
図6は、上述した図3に示す電圧可変式の基準電圧発生回路30に入力されるコマンド信号を例示したタイミングチャートである。
ここでは外部コマンドI/F部33の働きについて、コマンドI/Fを3線シリアル仕様として、LOAD(ロード)端子、SCLK(シリアルコマンドクロック)端子、SDATA(シリアルコマンドデータ)端子の3端子を備え、データ長16bitにおける上位8bitをレジスタアドレスデータ、下位8bitをコマンドデータとするフォーマットに従ってコマンドを規定(実行)した場合を例示している。具体的には、LOAD(ロード)端子に伝送されたロード信号の立ち上がりでデータを取り込み、ロード信号がLowレベルの期間にSCLK(シリアルコマンドクロック)端子に伝送されたシリアルコマンドクロック信号が16CLKである場合のみにデータを取り込む(15CLK以下、17CLK以上のコマンドは無視する)。このときにSDATA(シリアルコマンドデータ)端子に伝送された上位8bit分のレジスタアドレスA7〜A0、下位8bit分のコマンドデータD7〜D0から成るコマンド信号が得られた様子を示している。
【0025】
図7は、上述した図3に示す電圧可変式の基準電圧発生回路30の応用例に係る概略構成を示したものである。また、図8は上述した図4に示す電圧可変式の基準電圧発生回路30の応用例に係る概略構成を示したものである。
この電圧可変式の基準電圧発生回路30の場合、外部からの停止コマンド又は停止操作指示に応じてLOGIC部31がOFFコマンドを発出してVREFP/VREFN生成出力部32による基準電圧VREFP、VREFNの生成出力を停止させる機能を有すると共に、これらの基準電圧VREFP、VREFN用伝送線にそれぞれ接続された外部接続端子35を持つ構成となっている。この外部接続端子35には、外部から基準電圧VREFP、VREFNが適宜電圧値可変として印加される。
【0026】
この構成の場合、必要に応じて基準電圧発生回路30からの基準電圧VREFP、VREFNの可変値を用いる代わりに、その生成出力をLOGIC部31からVREFP/VREFN生成出力部32へOFFコマンドを発出して停止させた上、外部接続端子35を用いて外部から別途に基準電圧VREFP、VREFNを可変値として印加させることができ、システムSの使用目的に最適な基準電圧VREFP、VREFNを任意に選択できるため、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
【0027】
因みに、このような外部から別途に基準電圧VREFP、VREFNを可変値として印加させるための外部接続端子35を備える構成の場合、上述したようにVREFP/VREFN生成出力部32自体は電圧固定式の基準電圧VREFP、VREFNを生成出力するタイプのものへ適用させても良く、その場合にもLOGIC部31がVREFP/VREFN生成出力部32へOFFコマンドを発出して固定電圧値の基準電圧VREFP、VREFNの生成出力を停止させた上、外部接続端子35を用いて外部から別途に基準電圧VREFP、VREFNの電圧値を可変値として印加させれば良い。この場合も、システムSの使用目的に最適な基準電圧VREFP、VREFNを任意に選択できるため、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
何れにせよ、本実施形態の基準電圧発生回路30やその関連部分の機能は、基準電圧VREFP、VREFNを可変値として利用することを特徴としている。
【0028】
次に、IC部50の構成について説明する。
図9は、IC部50の回路構成を例示したブロック図である。図9に示すように、クーロンカウンタ100が有するIC部50は、例えば、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、第1のキャパシタとしてのサンプリング容量Cs1、Cs2と、第2のキャパシタとしての積分容量Ci1、Ci2と、全差動入力オペアンプ1と、基準電圧VREFP、VREFNを可変値として発生する基準電圧発生回路30と、比較回路としてのコンパレータ5と、ロジック回路10と、を備える。
このうち、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、サンプリング容量Cs1、Cs2と、積分容量Ci1、Ci2と、全差動入力オペアンプ1とは、スイッチト・キャパシタ方式の積分回路をなす。
【0029】
次に、これら各部の接続関係を説明する。図9に示すように、サンプリング容量Cs1の入力側(即ち、図中の左側)電極はスイッチA1を介して入力端子Vin+に接続されると共に、スイッチB1を介して入力端子Vin−に接続されている。また、この入力側電極はスイッチC1を介して基準電圧発生回路30のX端子に接続されると共に、スイッチD1を介して基準電圧発生回路30のY端子に接続されている。また、サンプリング容量Cs1の出力側(即ち、図中の右側)電極は全差動入力オペアンプ1の正(+)入力端子に接続されると共に、スイッチS1を介してコモン電圧(以下、VCMと呼ぶ)に接続されている。なお、VCMは例えば1Vである。
【0030】
サンプリング容量Cs2の入力側電極はスイッチA2を介して入力端子Vin−に接続されると共に、スイッチB2を介して入力端子Vin+に接続されている。また、この入力側電極はスイッチD2を介して基準電圧発生回路30のX端子に接続されると共に、スイッチC2を介して基準電圧発生回路30のY端子に接続されている。また、サンプリング容量Cs2の出力側電極は全差動入力オペアンプ1の負(−)入力端子に接続されると共に、スイッチS2を介してVCMに接続されている。
【0031】
なお、これらスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2は、例えば、MOS電界効果トランジスタからなり、そのオン・オフはロジック回路10から出力される制御信号により行われる。
積分容量Ci1は、その入力側電極が全差動入力オペアンプ1の正入力端子に接続されると共に、その出力側電極がスイッチI1を介して全差動入力オペアンプ1の負出力端子に接続されている。積分容量Ci2は、その入力側電極が全差動入力オペアンプ1の負入力端子に接続されると共に、その出力側電極がスイッチI2を介して全差動入力オペアンプ1の正出力端子に接続されている。さらに、積分容量Ci1、Ci2の両端には放電用のスイッチR1、R2がそれぞれ接続されている。
【0032】
全差動入力オペアンプ1の負出力端子及び正出力端子はそれぞれコンパレータ5に接続されており、負出力端子側の電位Vout−がコンパレータ5の入力端子In+に入力され、正出力端子側の電位Vout+がコンパレータ5の入力端子In−に入力されるようになっている。さらに、コンパレータ5はロジック回路10に接続し、コンパレータ5の出力端子Qから出力される第1の信号としての信号Qと、コンパレータ5の出力端子QBから出力される第2の信号としての信号QBとがそれぞれロジック回路10に入力されるようになっている。また、図示しないが、発振回路もロジック回路10に接続されており、発振回路で生成されるクロック(CLOCK)信号がロジック回路10に入力されるようになっている。
【0033】
即ち、基準電圧発生回路30は、積分回路と直接的に繋がっておらず、基準電圧発生回路30とスイッチC1、D2及びスイッチC2、D1との間にはセレクタが介在されており、このセレクタが信号Q、QBの状態に応じて基準電圧発生回路30からの基準電圧VREFP、VREFNを切り替えてX端子、Y端子に印加する。したがって、基準電圧発生回路30からの基準電圧VREFP、VREFNは、積分回路に断続的に印加される。また、全差動入力オペアンプ1から出力される電圧は、VCMを軸として対称に出力される。コンパレータ5では、全差動入力オペアンプ1の負出力が正出力より大きい場合に信号Qを出力し、逆の場合には信号QBを出力する。
【0034】
図10は、IC部50に備えられるロジック回路10の回路構成を例示したブロック図である。図10に示すように、このロジック回路10は、カウント回路としての内部カウンタ11と、分周器13と、更新パルス発生器15と、CMR(Current Measurement Resistor)17と、演算回路18と、ACR(Accumulated Current Resistor)19と、オフセット値を保持するための記憶回路としてのレジスタ20と、を備える。CMR17とACR19は、例えば、それぞれが複数個のフリップフロップからなるレジスタである。また、レジスタ20も複数個のフリップフロップからなる。
図10に示すように、内部カウンタ11には、図示しない発振回路で生成されたCLOCK信号と、分周器13によりCLOCK信号が例えば2分周された(即ち、パルス幅が2倍に調整された)分周信号ClkDiv1と、CLOCK信号を基に更新パルス発生器で生成されたレジスタ更新パルス(以下、更新パルスと呼ぶ)と、コンパレータ5(図9参照)から出力される信号Q、QBが入力されるようになっている。
【0035】
さらに、内部カウンタ11は、少なくとも3つ以上の出力端子を有し、第1の端子はCMR17に接続され、第2の端子は演算回路18を介してACR19に接続され、第3の端子はレジスタ20に接続されている。ここで、CMR17は、更新パルスが入力されたときに内部カウンタ11から出力される内部カウント値を「1回変換時間当たりのカウント値」として保持すると共に、その保持する値を出力するようになっている。また、演算回路18は、更新パルスが入力されたときに内部カウンタ11から出力される内部カウント値に所定の演算処理を行って演算値を出力する。ACR19は、この演算値を順次積算して「単位時間当たりのカウント値」を保持すると共に、その保持する値を出力するようになっている。なお、「1回変換時間当たりのカウント値」「単位時間当たりのカウント値」は、その両方とも2次電池の充放電状態を示すデータである。
また、レジスタ20は、例えば(1回変換時間当たりの)オフセット値を保持すると共に、その保持するオフセット値を出力するようになっている。このオフセット値は、CMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」のオフセット補正に用いられる。
【0036】
次に、クーロンカウンタ100の動作例について説明する。
図11は、クーロンカウンタ100のIC部50が有するスイッチの動作例を示したタイミングチャートである。図11において、「CLKR」は図9に示したスイッチR1、R2のクロック動作を示し、「CLKA」はスイッチA1、A2のクロック動作を示し、「CLKB」はスイッチB1、B2のクロック動作を示し、「CLKC」はスイッチC1、C2のクロック動作を示し、「CLKD」はスイッチD1、D2のクロック動作を示し、「CLKS」はスイッチS1、S2のクロック動作を示し、「CLKI」はスイッチS1、S2のクロック動作を示す。また、「EN」はコンパレータ5に入力される出力制御信号(Enable)を示す。
【0037】
まず、図11のTiming(タイミング)1では、スイッチR1、R2がオンとなり、積分容量Ci1、Ci2の電荷が放電される。これにより、積分容量Ci1、Ci2の蓄積電荷は0(ゼロ)となる。なお、この放電操作は、クーロンカウンタによるカウント動作の開始前、即ち、リセット時にのみ行われる。
次に、Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧のサンプリング動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に入力端子Vin+の電位(以下、単にVin+)が印加され、その出力側電極にVCMが印加される。また、サンプリング容量Cs2の入力側電極に入力端子Vin−の電位(以下、単にVin−)が印加され、その出力側電極にVCMが印加される。これにより、サンプリング容量Cs1には(VCM−Vin+)に応じた電荷が蓄積され、サンプリング容量Cs2には(VCM−Vin−)に応じた電荷が蓄積される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その負出力端子と正出力端子は積分容量Ci1、Ci2から電気的に離される。その結果、負出力端子側の電位Vout−と、正出力端子側の電位Vout+は共にVCMとなる。
【0038】
次に、Timing3では、スイッチB1、B2、I1、I2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧の積分動作が行われる。ここでは、サンプリング容量Cs1の入力側電極にVin−が印加される。また、サンプリング容量Cs1の出力側電極はVCMから電気的に切り離される。その結果、サンプリング容量Cs1の出力側電極はVCM+(Vin−−Vin+)となり、この電位の変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には(Vin+−Vin−)に比例した電圧V1が生じる。つまり、入力電圧に比例した電圧V1が積分容量Ci1に転送される。
【0039】
また同時に、サンプリング容量Cs2の入力側電極にVin+が印加され、サンプリング容量Cs2の出力側電極はVCMから電気的に切り離される。その結果、サンプリング容量Cs2の出力側電極はVCM+(Vin+−Vin−)となり、この電位の変化に応じてサンプリング容量Cs2と積分容量Ci2との間で電荷が移動し、積分容量Ci2の入力側電極には(Vin−−Vin+)に比例した電圧−V1が生じる。つまり、電圧−V1が積分容量Ci2に転送される。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V1が現れ、電位Vout−は「VCM+V1」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V1が現れ、電位Vout+は「VCM−V1」となる。
【0040】
次に、Timing4では、スイッチC1、C2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧VREFP、VREFNのサンプリング動作が行われる。この基準電圧VREFP、VREFNは、上述した電圧可変式の基準電圧発生回路30から出力されるものであるが、動作上は端子X、Y間の電位差を示すものとなる。ここでは、基準電圧発生回路30が有するX端子の電位(以下、単に電位X)がサンプリング容量Cs1に印加されると共に、基準電圧発生回路30が有するY端子の電位(以下、単に電位Y)がサンプリング容量Cs2に印加される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その出力側は積分容量Ci1、Ci2から電気的に離される。従って、負出力端子側の電位Vout−と、正出力端子側の電位Vout+は共にVCMとなる。
【0041】
次に、Timing5では、スイッチD1、D2、I1、I2がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧VREFP、VREFNの積分動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に電位Yが印加される。また、サンプリング容量Cs1の出力側電極はVCMから電気的に分離される。その結果、サンプリング容量Cs1の出力側電極はVCM+(Y−X)となり、この電位の変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧VREFP、VREFN(X−Y)に比例した電圧V2が生じる。この電圧V2が積分容量Ci1に転送される。
【0042】
また同時に、サンプリング容量Cs2の入力側電極に電位Xが印加される。また、サンプリング容量Cs2の出力側電極はVCMから電気的に分離される。その結果、サンプリング容量Cs2の出力側電極はVCM+(X−Y)となり、この電位の変化に応じてサンプリング容量Cs2と積分容量Ci2との間で電荷が移動し、積分容量Ci2の入力側電極には(Y−X)に比例した電圧−V2が生じる。この電圧−V2が積分容量Ci2に転送される。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V2が現れ、電位Vout−は「VCM+V1+V2」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V2が現れ、電位Vout+は「VCM−V1−V2」となる。以降は、Timing2〜4の動作を繰り返し行って、入力電圧を信号Q,QBに変換していく。
【0043】
図12は、入力電圧の信号Q,QBへの変換方法を説明する図である。ここでは、より具体的な説明を行うために、図9に示したVin+を10mV、Vin−を0mVとする。また、電圧可変式の基準電圧発生回路30は例えば二つの基準電圧VREFP=251.2mV、VREFN=200mVにして端子Xと端子Yとの間の電位差を例えば51.2mV又は−51.2mVに切り替える機能を有するが、ここでは基準電圧発生回路30の機能の一例として、基準電圧VREFP=250mV、VREFN=200mVの電位差を示す端子Xの電位を50mV又は−50mVに切り替えることができ、端子Yの電位は0mVに固定するものとする。なお、図12では、「CLOCK」「CLKR」「CLKI」「EN」を示していないが、Timing2〜5におけるクロック動作は例えば図11の場合と同じである。
【0044】
図12に示すように、まず、リセット(即ち、Timing1)後の最初のTiming2では、入力電圧のサンプリング動作が行われるので、Vout−はVCMとなっている。次に、Timing3では、サンプリング容量Cs1の出力側電極はVCM−10mVとなり、この−10mVの変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には入力電圧10mVに比例した電圧“10”が生じる。これにより、Vout−はVCMから“10”上昇し、VCM+10となる。
【0045】
またこのとき、コンパレータ5は、Vout−≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は−50mVに設定される。
次に、Timing4では、基準電圧VREFP、VREFNのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、この50mVの変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout−はVCM+10に“−50”が足されて、VCM−40となる。
【0046】
次に、2回目のTiming2では、Vout−は再びVCMとなる。そして、Timing3では、サンプリング容量Cs1の出力側電極はVCM−10mVとなり、積分容量Ci1の入力側電極には入力電圧10mVに比例した電圧“10”が生じる。これにより、Vout−はVCM−40から“10”上昇し、VCM−30となる。またこのとき、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は50mVに設定される。次に、Timing4では、基準電圧VREFP、VREFNのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。これにより、Vout−はVCM−30に“50”が足されて、VCM+20となる。
【0047】
以下同様の手順で、3回目、4回目とTiming2〜5を繰り返して、各回のTiming3のときのVout−をコンパレータ5でモニタする。そして、Timing3のときのVout−が、Vout−≧VCM、となっているときは、コンパレータ5から信号Qを出力する共に、基準電圧発生回路30の端子Xを−50mVに設定する。また、Timing3のときのVout−が、Vout−<VCM、となっているときは、コンパレータ5から信号QBを出すと共に、基準電圧発生回路30の端子Xを50mVに設定する。このように、コンパレータ5は、各回のTiming3のときのVout−をVCMを基準に2値化して、デジタル信号Q、QBを出力する。そして、出力された信号Q、QBはロジック回路10内で一定時間カウント(即ち、積算)されて、そのカウント値はオフセット補正された後で外部に出力される。
【0048】
図13は、信号Q、QBのカウント方法を示す図である。図13において、分周信号ClkDiv1の1周期は例えば102μsec(≒0.8sec/8192、8192=213)に設定されている。また、更新パルスの1周期は例えば0.8sec(≒3600sec/4096、4096=212)に設定されており、1時間当たり約212回更新パルスが出力される。
図13において、内部カウンタ11は、ClkDiv1がLOW(ロウ)で、且つ、CLOCK信号が立ち下がるときに、信号Qの入力があれば+1をカウントし、信号QBの入力があれば−1をカウントする。そして、更新パルスの入力のタイミングで、内部カウンタ11は信号Q、QBを足した値(以下、内部カウント値)をCMR17とACR19の両方に向けて出力すると共に、内部カウント値をゼロ(0)にリセットする。例えば、図13では、更新パルスが入力されたときの内部カウント値の一例として6726を記載しているが、この内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力される。
【0049】
なお、かりに、更新パルスが入力されてから次の更新パルスが入力されるまでの間に信号Qのみが内部カウンタ11に入力された場合は内部カウント値は例えば8192となる。その逆に、信号QBのみが内部カウンタ11に入力された場合は内部カウント値は例えば−8192となる。
上記のように、内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力されると、CMR17では、この内部カウント値を「1回変換時間当たりのカウント値」として保持する。ここで、1回変換時間とは、更新パルスが入力されてから次の更新パルスが入力されるまでの時間(即ち、更新パルスの1周期)のことである。CMR17により保持される「1回変換時間当たりのカウント値」は、図2に示したように1回変換時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
【0050】
また、ACR19に向けて出力される内部カウント値(6726)は、演算回路18によって演算処理されてからACR19に入力される。例えば、内部カウント値(6726)は演算回路によって4096(=212)で割り算され、小数点以下を切り捨てた値(例えば、整数1)がACR19に入力される。そして、ACR19は、更新パルスが入力されるたびに、このような整数値を足して「単位時間当たりのカウント値」として保持する。ここで、単位時間は任意に設定可能な時間であり、例えば、1回変換時間×4096回(≒0.8sec×4096≒1hour)である。ACR19により保持される「単位時間当たりのカウント値」は、図2に示したように単位時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
【0051】
上述した電圧可変式の基準電圧発生回路30を用いた場合、入力電圧の信号Q、QBへの変換や信号Q、QBのカウントへの基本動作には影響しないが、電圧固定式で基準電圧VREFP=51.2mV、VREFN=0mVとして使用していた場合と比べ、高い電圧設定にして例えば基準電圧VREFP=251.2mV、VREFN=200mVとして使用することができる。その他、例えばVREFPを51.2mVからその倍の102.4mVとすると、電圧固定式の場合の5.12Aから10.24Aまでの電流測定が可能となり、ダイナミックレンジが拡大する。電流分解能についても、例えばVREFPを51.2mVからその半分の25.6mVとすると、電圧固定式の場合の625μAから312.5μAに向上させることができる。センス抵抗Rsの負荷電流が予め判っている場合には、システムSが駆動中であってもコマンドの入力や指示設定により最適な測定電流のダイナミックレンジと電流分解能とを選択することができる上、基準電圧VREFP、VREFNを生成しているレギュレータについて温度特性の影響を受け難いものにできる。
【0052】
即ち、本実施形態のクーロンカウンタ100の場合、その技術的な要点は、積分時に断続的に印加される基準電圧VREFP、VREFNを外部からのコマンド又は操作指示に応じて可変値とすることにより、測定電流のダイナミックレンジ及び電流分解能を最適な状態となるように可変させることができるクーロンカウンタ100のダイナミックレンジ可変方法であると換言できる。こうした手法を適用すれば、使用用途により変化するダイナミックレンジの幅広い要求に対して柔軟な対応が可能となる。
【0053】
次に、クーロンカウンタ100のオフセット値の測定方法について説明する。
図14は、クーロンカウンタ100のオフセット値の測定方法の一例を説明するために示した動作処理信号のタイミングチャートである。なお、図14では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図11と同じである。また、図14では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout−を示している。
【0054】
図14に示すように、クーロンカウンタ100のオフセット値の測定を開始するときは、Timing1(即ち、積分容量Ci1、Ci2の放電操作)は行わないで、Timing2から始める。つまり、積分容量Ci1、Ci2に蓄積された電荷を保持したまま、オフセット値の測定を開始する。図14に示すように、Timing2では、スイッチS1、S2がオンとなり、他のスイッチA1、A2、B1、B2、C1、C2、D1、D2はオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態となる。このとき、全差動入力オペアンプ1の負出力端子側の電位Vout−と、正出力端子側の電位Vout+はそれぞれVCMとなる。
【0055】
次に、Timing3では、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2がオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極は、Vin+、Vin−からそれぞれ電気的に離された状態に維持され、これら入力側電極に電位の変化は生じない。即ち、オフセット測定時の入力電圧は0mVに設定される。その結果、積分容量Ci1、Ci2には入力電圧0mVがそれぞれ積分されることとなる。ここでは、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されているため、Vout−はVCMより大きい、又は小さい値となる。例えば、Vout−はVCM−20となる。また、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は50mVに設定される。
【0056】
次に、Timing4では、スイッチC1、C2、S1、S2がオンとなり、スイッチA1、A2、B1、B2、D1、D2がオフとなる。これにより、基準電圧VREFP、VREFNのサンプリング動作が行われ、Vout−は再びVCMとなる。そして、Timing5では、スイッチD1、D2がオンとなり、スイッチA1、A2、B1、B2、C1、C2、S1、S2がオフとなる。これにより、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。その結果、Vout−はVCM−20に“50”が足されて、VCM+30となる。
【0057】
次に、2回目のTiming2では、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態となり、Vout−とVout+は再びVCMとなる。次に、Timing3では、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態にあるため、積分容量Ci1、Ci2に入力電圧0mVがそれぞれ積分される。その結果、Vout−は例えばVCM+30となる。また、コンパレータ5は、Vout−≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は−50mVに設定される。
【0058】
次に、Timing4では、基準電圧VREFP、VREFNのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout−はVCM+30に“−50”が足されて、VCM−20となる。
【0059】
以下同様の手順で、例えば、3回目、4回目〜8192回目までTiming2〜5を繰り返す。そして、8192回まで繰り返すことにより得られた信号Q(+1)、信号QB(−1)のカウント値が、1回変換時間当たりのオフセット値である。ここで、全差動入力オペアンプ1やコンパレータ5のオフセットが完全にゼロ、又は、ゼロに近い場合は、信号Qと信号QBがそれぞれ4096ずつカウントされ、オフセット値は0(=4096−4096)となる。また、全差動入力オペアンプ1やコンパレータ5のオフセットが大きいほど、オフセット値も大きくなる。このように、内部カウンタ11で測定されたオフセット値は、内部カウンタ11から出力されて、レジスタ20に保持される。
そして、上述したように、このオフセット値がCMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」とのオフセット補正に用いられる。
【0060】
以下はクーロンカウンタ100のオフセット補正方法を説明する。まず、CMR17に対するオフセット補正方法について説明する。例えば、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が10の場合は、オフセットの影響により信号Qが信号QBよりも10多くカウントされている。従って、オフセット補正として「1回変換時間当たりのカウント値」6726から10の減算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6716(=6726−10)となる。また逆に、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が−10の場合は、信号Qが信号QBよりも10少なくカウントされているので、カウント値に対して10の加算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6736(=6726+10)となる。
【0061】
次に、ACR19に対するオフセット補正方法について説明する。例えば、単位時間=1回変換時間(約0.8sec)×4096回に設定した場合、単位時間当たりのオフセット値は、(1回変換時間当たりの)オフセット値を4096で割り算し、その値を4096回積算した値となる。つまり、「単位時間当たりのオフセット値」=「1回変換時間当たりのオフセット値」となる。従って、例えば、ACR19から出力される「単位時間当たりのカウント値」が6803で、そのときレジスタ20で保持されているオフセット値が10の場合は、カウント値に対して10の減算を行う。これにより、オフセット補正後の「単位時間当たりのカウント値」は6793(=6803−10)となる。また逆に、ACR19から出力される「単位時間当たりのカウント値」が6803で、そのときレジスタ20で保持されているオフセット値が−10の場合は、カウント値に対して10の加算を行う。これにより、オフセット補正後の「単位時間当たりのカウント値」は6813(=6803+10)となる。
【0062】
なお、オフセット値は、半導体チップの製造バラツキや温度などにより変化する。従って、例えば、1回変換時間×1024回(≒0.8sec×1024≒15min)毎に、オフセット値の測定を行ってその値をレジスタ20に保持しておくことが好ましい。これにより、最新のオフセット値を「1回変換時間当たりのオフセット値」と「単位時間当たりのカウント値」とにそれぞれ反映させることができる。
以上のように、本発明の実施形態のクーロンカウンタ100によれば、特許文献1に開示された従来例とは異なり、コンパレータ5から出力される信号Q、QBの出力数(即ち、パルス数)は入力電圧に比例した数であり、センス抵抗Rsを流れる電流に比例した数である。このため、反転ブロックは不要であり、回路規模の縮小化が可能である他、基準電圧VREFP、VREFNを適宜可変値とすることにより測定電流のダイナミックレンジ及び電流分解能を可変にして最適化させることができる。
【0063】
また、特許文献1に開示された従来例では、1変換時間ごとに内部容量の両端をショートして放電させているため、1LSB(Least Significant Bit)以下の僅かな電池充放電電流を検知することはできない。これに対して、本発明の実施形態では、IC部50の動作開始時(即ち、Timing1のとき)に、積分容量Ci1、Ci2の両端を一度ショートさせるだけである。変換時間ごとに積分容量Ci1、Ci2の両端をショートさせる必要はない。従って、カウント動作中に1LSB以下の充放電の電流が流れていても、積分容量Ci1、Ci2に少しずつ電荷が溜まり続け、それが1LSB分の電荷まで溜まれば信号Q、QBのカウント値として出力される。このため、1LSB以下の僅かな電流も検知可能である。
【0064】
さらに、クーロンカウンタ100のオフセット値の測定方法及びオフセット値の補正方法によれば、基準電圧VREFP、VREFNを適宜可変値とすることにより測定電流のダイナミックレンジ及び電流分解能を可変にして最適化させるようにした上、入力電圧が0Vのときのカウント値(即ち、オフセット値)を測定することができる他、レジスタ20によりオフセット値が保持されるので、コンパレータ5から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。即ち、CMR17、ACR19から出力されるカウント値はオフセット値を含むが、その後、オフセット補正によりこれらのカウント値からオフセット値が取り除かれる。従って、誤差の少ないカウント値を最終的なカウント値として外部に出力することができる。
上記図14では、Timing2〜5の間、スイッチA1、A2、B1、B2をオフにして、オフセット値の測定を行う場合について説明した。しかしながら、オフセット値の測定方法はこれに限られることはない。例えば、図15に示すようなスイッチ操作により、オフセット値を測定しても良い。
【0065】
図15は、クーロンカウンタ100のオフセット値の測定方法の他例を説明するために示した処理信号のタイミングチャートである。なお、図15では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図11で説明した場合と同じである。また、図14と同様に、図15でも、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout−を示している。
【0066】
図15に示すように、オフセット値の測定はTiming2から始める。Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチB1、B2、C1、C2、D1、D2はオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極にはそれぞれVin+、Vin−が印加され、その出力側電極にはVCMが印加される。また、全差動入力オペアンプ1の負出力端子側の電位Vout−と、正出力端子側の電位Vout+はそれぞれVCMとなる。なお、図15に示すように、ここでは、Timing2からTiming3に移行するまでの短期間(例えば、20μsec)に、スイッチA1、A2はオンからオフとなる。
【0067】
次に、Timing3では、スイッチA1、A2が再度オンとなり、スイッチB1、B2、C1、C2、D1、D2、S1、S2がオフとなる。このとき、サンプリング容量Cs1、Cs2の入力側電極にはVin+、Vin−が印加されるので、その電位はTiming1のときと同じ値となる。従って、サンプリングされる入力電圧は実質的に0mVとなり、積分容量Ci1、Ci2に入力電圧0mVがそれぞれ積分される。図15では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を想定しているので、Vout−は例えばVCM−20となる。また、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路30にフィードバックする。これにより、基準電圧発生回路30において、端子Xの電位は50mVに設定される。
【0068】
Timing4、5のスイッチ操作は図14で説明した場合と同じである。即ち、Timing4では、基準電圧VREFP、VREFNのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。これにより、Vout−はVCM−20に“50”が足されて、VCM+30となる。
【0069】
以下同様の手順で、例えば、2回目、3回目〜8192回目までTiming2〜5を繰り返す。上記一例の場合と同様、Timing2のときのVout−がVout−≧VCMとなっているときは信号Qを出力すると共に、端子Xの電位を−50mVに設定する。また、Timing2のときのVout−がVout−<VCMとなっているときは信号QBを出力すると共に、端子Xの電位を50mVに設定する。そして、Timing2〜5を8192回まで繰り返すことにより得られた信号Q(+1)、信号QB(−1)のカウント値が、1回変換時間当たりのオフセット値である。
このように、図15のTiming2、3で、スイッチA1、A2を2回続けてオンすることにより、それぞれ入力電圧0mVを作り出している。従って、入力電圧0mV時のVout−を出力することができ、このときの信号Q,QBのカウント値をオフセット値として測定することができる。
【0070】
なお、先の図14を参照して説明したオフセット値の測定方法の一例と、図15を参照して説明したオフセット値の測定方法の他例は、基本的に、サンプリング容量Cs1、Cs2でサンプリングされる電圧を一定にすることで、システムSの側で電圧を制御しなくても、入力電圧0mVを作り出すという点で同じである。しかしながら、一例の方は他例の場合と比べて大きな利点がある。それは、一例の方では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、サンプリング期間中にセンス抵抗Rsの両端の電位が変化した場合でも、サンプリング容量Cs1、Cs2の入力側電極には影響が生じないという点である。
【0071】
即ち、他例の方では、Timing2(1回目のスイッチA1、A2をオン)とTiming3(2回目のスイッチA1、A2をオン)との間の僅かな時間に、センス抵抗Rsを流れる電流が変化すると、入力電圧が0mVから変化してしまう。このため、センス抵抗Rsを流れる電流の変化が大きい場合は、オフセット値を正確に測定することができない可能性がある。これに対して、一例の方では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、センス抵抗Rsの電流変化に関わりなく、入力電圧を0mVに維持することができる。従って、オフセット値をより正しく測定することができる。
【0072】
なお、オフセット値の測定方法の他例によりオフセット値を測定するステップと、測定されたオフセット値をレジスタ20で保持するステップと、入力電圧に応じてコンパレータ5から出力されるカウント値に対して、レジスタ20で保持されているオフセット値を反映させるステップとを含むようにオフセット値の補正を実行した場合においても、一例で説明した場合と同様に、測定電流のダイナミックレンジ及び電流分解能を適宜可変にして最適化させるようにした上、コンパレータ5から出力されるカウント値をオフセット補正することができ、オフセット補正された誤差の少ないカウント値を出力することができる。
【図面の簡単な説明】
【0073】
【図1】本発明の実施形態に係るクーロンカウンタ100とシステムSとの関係を示す図。
【図2】入力電圧とカウント値との関係を示す図。
【図3】図1に示すクーロンカウンタ100のIC部50に用いられる電圧可変式の基準電圧発生回路30の一例に係る概略構成を示した回路ブロック図である。
【図4】図1に示すクーロンカウンタ100のIC部50に用いられる電圧可変式の基準電圧発生回路30の他例に係る概略構成を示した回路ブロック図である。
【図5】図3又は図4に示す電圧可変式の基準電圧発生回路30の基本構成を例示した回路図である。
【図6】図3に示す電圧可変式の基準電圧発生回路30に入力されるコマンド信号を例示したタイミングチャートである。
【図7】図3に示す電圧可変式の基準電圧発生回路30の応用例に係る概略構成を示した回路ブロック図である。
【図8】図4に示す電圧可変式の基準電圧発生回路30の応用例に係る概略構成を示した回路ブロック図である。
【図9】図1に示すクーロンカウンタ100のIC部50の回路構成を例示した図である。
【図10】図9に示すIC部50に備えられるロジック回路10の回路構成を例示したブロック図である。
【図11】図9に示すIC部50に備えられるスイッチの動作例を示したタイミングチャートである。
【図12】入力電圧の信号Q,QBへの変換方法を示した図である。
【図13】信号Q,QBのカウント方法を示す図である。
【図14】クーロンカウンタ100のオフセット値の測定方法の一例を説明するために示した動作処理信号のタイミングチャートである。
【図15】クーロンカウンタ100のオフセット値の測定方法の他例を説明するために示した動作処理信号のタイミングチャートである。
【符号の説明】
【0074】
1 全差動入力オペアンプ、5 コンパレータ、10 ロジック回路、11 内部カウンタ、13 分周器、15 更新パルス発生器、17 CMR、18 演算回路、19 ACR、20 レジスタ、30 基準電圧発生回路、31 LOGIC部、32 VREFP/VREFN生成出力部、33 外部コマンドI/F部、34 端子操作部、35 外部接続端子、A1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2 スイッチ、Cs1、Cs2 サンプリング容量、Ci1、Ci2 積分容量、R1〜R6 抵抗器、Tr1〜Tr4 トランジスタ
【特許請求の範囲】
【請求項1】
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタであって、
スイッチ素子と第1のキャパシタ及び第2のキャパシタとを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路へ印加する基準電圧を外部からのコマンド又は操作指示に応じて可変値として発生する基準電圧発生回路と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路と、
前記カウント値に含まれるオフセット値を保持する記憶回路と、を備えたことを特徴とするクーロンカウンタ。
【請求項2】
前記基準電圧発生回路は、外部からの停止コマンド又は停止操作指示に応じて前記基準電圧の生成出力を停止させる機能を有すると共に、前記基準電圧のラインに接続された外部接続端子を持ち、前記外部接続端子には、外部から前記基準電圧が可変値として印加されることを特徴とする請求項1記載のクーロンカウンタ。
【請求項3】
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタであって、
スイッチ素子と第1のキャパシタ及び第2のキャパシタとを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路へ印加する基準電圧を発生する基準電圧発生回路と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路と、
前記カウント値に含まれるオフセット値を保持する記憶回路と、を備え
前記基準電圧発生回路は、外部からの停止コマンド又は停止操作指示に応じて前記基準電圧の生成出力を停止させる機能を有すると共に、前記基準電圧のラインに接続された外部接続端子を持ち、前記外部接続端子には、外部から前記基準電圧が可変値として印加されることを特徴とするクーロンカウンタ。
【請求項4】
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにあって、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を第2のキャパシタで積分するときに印加される基準電圧を外部からのコマンド又は操作指示に応じて可変値とすることを特徴とするクーロンカウンタのダイナミックレンジ可変方法。
【請求項1】
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタであって、
スイッチ素子と第1のキャパシタ及び第2のキャパシタとを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路へ印加する基準電圧を外部からのコマンド又は操作指示に応じて可変値として発生する基準電圧発生回路と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路と、
前記カウント値に含まれるオフセット値を保持する記憶回路と、を備えたことを特徴とするクーロンカウンタ。
【請求項2】
前記基準電圧発生回路は、外部からの停止コマンド又は停止操作指示に応じて前記基準電圧の生成出力を停止させる機能を有すると共に、前記基準電圧のラインに接続された外部接続端子を持ち、前記外部接続端子には、外部から前記基準電圧が可変値として印加されることを特徴とする請求項1記載のクーロンカウンタ。
【請求項3】
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタであって、
スイッチ素子と第1のキャパシタ及び第2のキャパシタとを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分するスイッチト・キャパシタ方式の積分回路と、
前記積分回路へ印加する基準電圧を発生する基準電圧発生回路と、
前記積分回路から出力される出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路と、
前記カウント値に含まれるオフセット値を保持する記憶回路と、を備え
前記基準電圧発生回路は、外部からの停止コマンド又は停止操作指示に応じて前記基準電圧の生成出力を停止させる機能を有すると共に、前記基準電圧のラインに接続された外部接続端子を持ち、前記外部接続端子には、外部から前記基準電圧が可変値として印加されることを特徴とするクーロンカウンタ。
【請求項4】
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにあって、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を第2のキャパシタで積分するときに印加される基準電圧を外部からのコマンド又は操作指示に応じて可変値とすることを特徴とするクーロンカウンタのダイナミックレンジ可変方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2009−222431(P2009−222431A)
【公開日】平成21年10月1日(2009.10.1)
【国際特許分類】
【出願番号】特願2008−64754(P2008−64754)
【出願日】平成20年3月13日(2008.3.13)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成21年10月1日(2009.10.1)
【国際特許分類】
【出願日】平成20年3月13日(2008.3.13)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]