スペクトラム拡散クロックジェネレータ、回路装置、画像読取装置、画像形成装置、及びスペクトラム拡散クロック生成方法
【課題】周波数変調幅を高精度に合わせることができるようにする。
【解決手段】入力クロックとフィードバッククロックとの位相差を検出する位相比較器２と、位相比較器２からの位相差信号に応じて電流を供給するチャージポンプ３と、チャージポンプ３の出力を電圧に変換し、平滑化するループフィルタ４と、入力電圧に応じた周波数のクロックを発生させる電圧制御発振器６と、変調幅設定値に応じた振幅を持つ変調信号を生成する変調生成部８とを有し、ループフィルタ４の出力と変調生成部８から出力される変調信号とを加算した信号を電圧制御発振器６に印加し、スペクトラム拡散クロックを生成する際、電圧制御発振器６で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を変調生成部８にフィードバックする変調幅検出部１０を備えた。
【解決手段】入力クロックとフィードバッククロックとの位相差を検出する位相比較器２と、位相比較器２からの位相差信号に応じて電流を供給するチャージポンプ３と、チャージポンプ３の出力を電圧に変換し、平滑化するループフィルタ４と、入力電圧に応じた周波数のクロックを発生させる電圧制御発振器６と、変調幅設定値に応じた振幅を持つ変調信号を生成する変調生成部８とを有し、ループフィルタ４の出力と変調生成部８から出力される変調信号とを加算した信号を電圧制御発振器６に印加し、スペクトラム拡散クロックを生成する際、電圧制御発振器６で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を変調生成部８にフィードバックする変調幅検出部１０を備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スペクトラム拡散クロックジェネレータ、該クロックジェネレータを集積回路化した回路装置、該クロックジェネレータを搭載した画像読取装置、該クロックジェネレータを搭載したプリンタ、デジタル複写機、ファクシミリ等の画像形成装置、及びスペクトラム拡散クロック生成方法に関する。
【背景技術】
【０００２】
デジタル複写機などの画像形成装置に対する高画質化、高速化の要求に伴い、画像形成装置に設けられる画像読取装置においても画像読み取り時の高画素密度化及び高速化が求められている。このような要求に伴い、画像読取装置（スキャナ）は近年、さらに高画素密度化、高速化の傾向にあり、それに伴って不要輻射（ＥＭＩ−Electromagnetic Interference）が問題となっている。この問題を防止するため最近ではスペクトラム拡散クロックジェネレータ（ＳＳＣＧ−Spectrum Spread Clock Generator−以下、「ＳＳＣＧ」と略称する。）がよく使われる。ＳＳＣＧは、図１２から分かるように、入力されたクロック信号の周波数を周期的に変調する機能を持ち、図１３から分かるように周波数拡散効果によって、単位時間当りの放射ノイズ（Ｓ１、Ｓ２）のピークレベルＳ１Ｐ、Ｓ２Ｐを周波数拡散の前後で低減させることが可能となる。すなわち、図１３では、ピークレベルが周波数拡散によりＳ１ＰからＳ２Ｐに減っていることが分かる。なお、図１２は、基準周波数に対して周波数を変数にとったときのクロック信号の時間的変化を示す図、図１３は、周波数を横軸に電界強度を縦軸にとったときのノイズ変化を示す図である。
【０００３】
一方、従来のＳＳＣＧとしてはＰＬＬ（Phase Locked Loop）を構成し、ＰＬＬの電圧制御発振器（ＶＣＯ−Voltage Controlled Oscillator）の入力に変調信号（ｍｏｄ＿ｓｉｇ）を印加して変調されたクロックｓｓ＿ｃｋを生成する方式がよく知られている（図１４）。ここで、電圧制御発振器ＶＣＯは入力電圧に応じた周波数を持ったクロックを発生する発振器であり、そのＶ−ｆ特性（電圧−周波数特性）はリニアである。また、電圧変化（ΔＶ）に対する周波数変化（ΔＦ）はＶＣＯ感度、又は、ＶＣＯゲインと言われる。
【０００４】
このＶＣＯゲインは半導体製造プロセスのバラツキや、動作温度／電源電圧によっても変動するため、前記ＳＳＣＧでは周波数変調幅を高精度に合わせることが難しい。さらに、変調幅のバラツキは放射ノイズ低減効果のバラツキであるため、個体によっては不要輻射が問題となる場合が出てきてしまう。また、使用環境においても問題となるケースが出てくるということになる。
【０００５】
図１４は従来のＳＳＣＧ構成の一例を示すブロック図である。同図において、ＳＳＣＧ１は、位相比較器（ＰＣ）２、チャージポンプ（ＣＰ）３、ループフィルタ（ＬＦ）４、加算器５、電圧制御発振器（ＶＣＯ）６、分周器７、及び変調生成部（ＭＯＤ＿ＧＥＮ）８から基本的に構成されている。
【０００６】
位相比較器（ＰＣ）２は入力クロック（ｒｅｆ＿ｃｋ）とフィードバック信号（ｆｂ＿ｃｋ）との位相差を検出してそれに応じたパルス幅を持った信号を出力する。チャージポンプ（ＣＰ）３では位相比較器（ＰＣ）２からの位相差信号によって充電／放電電流をループフィルタ（ＬＦ）４に供給する。ループフィルタ（ＬＦ）４はチャージポンプ（ＣＰ）３の電流を電圧に変換し、生成された電圧の高周波成分を除去する。電圧制御発振器（ＶＣＯ）６はループフィルタ（ＬＦ）４からの直流電圧に応じた周波数を持つクロックを生成する。電圧制御発振器（ＶＣＯ）６の出力は位相比較器（ＰＣ）２にフィードバックされ、入力クロック（ｒｅｆ＿ｃｋ）とフィードバック信号（ｆｂ＿ｃｋ）が同じ周波数になるように動作する。
【０００７】
ここで、周波数を変調させるための変調信号（ｍｏｄ＿ｓｉｇ）は変調生成部（ＭＯＤ＿ＧＥＮ）８で生成される。生成された変調信号（ｍｏｄ＿ｓｉｇ）はループフィルタ（ＬＦ）４の出力と加算器５で合成され、電圧制御発振器（ＶＣＯ）６に入力される。変調信号ｍｏｄ＿ｓｉｇは図１２に示したような時間的プロファイルを持っており、これを電圧制御発振器（ＶＣＯ）６入力に印加することによって変調したクロック（以下、「変調クロック（ｓｓ＿ｃｋ）」と称す。）を生成する。なお、図中の１／Ｎ又は１／Ｍは分周器９，７を示しており、入力クロック（ｒｅｆ＿ｃｋ）又はフィードバック信号（クロック）（ｆｂ＿ｃｋ）を分周することによって、
ｓｓ＿ｃｋ ＝ ｒｅｆ＿ｃｋ ＊ （Ｍ ／ Ｎ） ・・・（式１）
のような任意周波数を持つ変調クロック（ｓｓ＿ｃｋ）を生成することができる。
【０００８】
図１５は変調生成部（ＭＯＤ＿ＧＥＮ）の構成を示す図ブロック図である。同図に示すように変調生成部（ＭＯＤ＿ＧＥＮ）８は、メモリ（ＲＯＭ）８−１とＤＡＣ（デジタルアナログ変換器）８−２から構成されている。この構成は、ＤＤＳ（Direct Digital Synthesizer）方式とも呼ばれる。ＲＯＭ８−１には変調信号プロファイル（ここでは三角波１周期）を示すテーブルデータ（デジタルコード：ｃｏｄｅ）が格納されており、これらを設定された変調周期（ｍｏｄ＿ｆｒｅｑ）の周期で順次呼び出してＤＡＣ８−２で電圧に変換することにより変調信号（ｍｏｄ＿ｓｉｇ）を生成する。また、ＤＡＣ出力には減衰器（ＡＴＴ）８−３が接続されており、目標の変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）になるよう減衰量を可変制御する。変調信号（ｍｏｄ＿ｓｉｇ）の振幅は変調幅を決定するため、減衰器（ＡＴＴ）８−３で振幅を調整することによって目的の変調幅を持った変調クロック（ｓｓ＿ｃｋ）を生成する。なお、変調生成部（ＭＯＤ＿ＧＥＮ）８はＤＤＳ方式で構成に代えて単に電流源と容量を用いた充放電回路で構成することもできる。
【０００９】
図１６は、電圧制御発振器（ＶＣＯ）の入出力特性、電圧−周波数特性を示す特性図である。電圧制御発振器（ＶＣＯ）６は前記したように電圧に応じた周波数のクロックを生成する発振器であり、その電圧−周波数特性はリニアに変化する。つまり、図１６に示すように入力電圧をＶとした場合は、周波数ｆのクロックが発生し、電圧Ｖに対し電圧を±ΔＶ変化させると周波数は±Δｆ変化する。つまり、ＶＣＯ入力に電圧がＶ±ΔＶの範囲で変化する三角波の変調信号（ｍｏｄ＿ｓｉｇ）を印加することにより、周波数がｆ±Δｆの範囲で変化する（時間的には三角波状に変化する）変調クロック（ｓｓ＿ｃｋ）が生成される。
【００１０】
また、電圧制御発振器（ＶＣＯ）６はトランジスタを用いて構成されるため、通常動作点を最適化するためにバイアス電圧が印加される。このため、図１６中の電圧−周波数特性における電圧の低い側／高い側にはそれぞれオフセット領域が存在し、通常はリニアリティが確保されている範囲を有効可変範囲として使用する。
【００１１】
しかしながら、電圧制御発振器（ＶＣＯ）６の電圧−周波数特性は半導体製造プロセスのバラツキ、動作温度、及び電源電圧などの要因によって変動する。ここで、電圧制御発振器（ＶＣＯ）６の電圧−周波数比（＝Δｆ／ΔＶ、電圧−周波数特性の傾き）はＶＣＯ感度、又は、ＶＣＯゲインと称され、これが前記要因による影響を大きく受ける。つまり、図１７に示すように、同じＶ±ΔＶの変調信号を印加しても、ＶＣＯ１とＶＣＯ２では発振する平均周波数は（ＰＬＬの動作原理から）同じとなるが、ＶＣＯゲインが両者で異なるために変調幅は異なってしまう（Δｆ１≠Δｆ２）。このことは、ＳＳＣＧで得られる変調クロック（ｓｓ＿ｃｋ）の変調幅、ひいては不要輻射の低減効果がＶＣＯゲインによって、バラツキ、あるいは変動することを意味する。
【００１２】
このような問題に対処するため、例えば、特許文献１（特開２００７−２９５０２７号公報）に記載された発明が提案されている。この特許文献１には、ＳＳＣＧ内に変調がかかっていないクロックを生成するＰＬＬと変調クロックを生成する同期制御回路を設けて、変調クロックをＰＬＬクロックに同期させて変調クロックを生成しＶＣＯゲインのバラツキや変動を抑制することによって、ＳＳＣＧの変調精度を向上させるようにしている。
【００１３】
他の公知例として例えば特許文献２（特開２００８−０２２３４５号公報）記載の発明も知られている。この発明は、出力信号を分周した分周出力信号を出力する分周器と、分周出力信号と受信した基準クロック信号との位相差を検出する位相比較器と、位相差に応じて充放電信号を発生するチャージポンプと、充放電信号に応じた差信号を発生するループフィルタと、前記差信号と変調波が入力されて被変調を生成する変調回路と、前記被変調波に応じた周波数のクロックを発生するクロック発生器とを有するスペクトラム拡散クロック発生回路に、前記クロック信号に基づいて前記変調波を生成する変調波生成回路を設けたことを特徴としている。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかし、特許文献１記載の発明では、平均周波数と変調幅が同じ原因かつ同じ量だけ変動している場合はそれが抑えられるが、平均周波数と変調幅が独立に変動している場合は平均周波数の変動は抑えられても変調幅の変動は抑えきれない。それどころか、変調幅が平均周波数と逆方向に変動していれば、変調幅の変動はさらに悪化することになる。
【００１５】
また、特許文献２記載の発明では、変調波生成回路によって基準クロック信号に基づいて変調波を生成し、この変調波をループフィルタからの出力信号に加算してスペクトラム拡散クロックを発生するようにしているので、整合プロセス、電源、温度などに起因する変調波の変動を低減することは可能であるが、周波数変調幅を高精度に合わせることができない。
【００１６】
そこで、本発明が解決しようとする課題は、スペクトラム拡散クロックジェネレータにおいて、周波数変調幅を高精度に合わせることができるようにすることにある。
【課題を解決するための手段】
【００１７】
前記課題を解決するため、第１の手段は、入力クロックとフィードバッククロックとの位相差を検出する検出手段と、前記検出手段からの位相差信号に応じて電流を供給する供給手段と、前記供給手段の出力を電圧に変換し、平滑化する平滑化手段と、入力電圧に応じた周波数のクロックを発生させる可変発振手段と、変調幅設定値に応じた振幅を持つ変調信号を生成する変調生成手段と、を有し、前記平滑化手段の出力と前記変調生成手段から出力される変調信号とを加算した信号を可変発振手段に印加し、スペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータであって、前記可変発振手段で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を前記変調生成手段にフィードバックする変調幅検出手段を備えていることを特徴とする。
【００１８】
第２の手段は、第１の手段において、前記変調幅検出手段は、スペクトラム拡散クロックのピーク周波数とボトム周波数の差分を平均周波数、ピーク周波数及びボトム周波数のうちの１つで除算した結果に基づいて前記変調幅を検出することを特徴とする。
【００１９】
第３の手段は、第１又は第２の手段において、前記フィードバック制御を常に行うモードと、フィードバック制御を停止し、停止する直前の変調幅情報を保持するモードとを備えていることを特徴とする。
【００２０】
第４の手段は、第３の手段において、待機状態ではフィードバック制御を常に行うモードに設定され、動作状態ではフィードバック制御を停止し、停止する直前の変調幅制御情報を保持するモードに切り替えることを特徴とする。
【００２１】
第５の手段は、第１ないし第３のいずれかの手段に係るスペクトラム拡散クロックジェネレータが集積回路化された回路装置を特徴とする。
【００２２】
第６の手段は、第１ないし第３のいずれかの手段に係るスペクトラム拡散クロックジェネレータが画像読取装置に搭載されていることを特徴とする。
【００２３】
第７の手段は、第１ないし第３のいずれかの手段に係るスペクトラム拡散クロックジェネレータが画像形成装置に搭載されていることを特徴とする。
【００２４】
第８の手段は、スペクトラム拡散クロックを生成するスペクトラム拡散クロック生成方法であって、入力クロックとフィードバッククロックとの位相差を検出し、前記検出結果に基づいて出力される位相差信号に応じて電流を供給し、前記供給された電流を電圧に変換して平滑化し、平滑化された入力電圧に応じた周波数のクロックを発生させ、変調幅設定値に応じた振幅を持つ変調信号を生成し、前記入力電圧に応じて発生した周波数のクロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較しその差分を小さくするように新たに変調幅設定値を算出し、算出した変調幅設定値を前記変調信号の生成にフィードバックさせ、前記平滑化された電圧に前記フィードバックさせて出力される変調信号を加算し、前記加算された信号に基づいてスペクトラム拡散クロックを生成することを特徴とする。
【００２５】
なお、後述の実施形態では、入力クロックはｒｅｆ＿ｃｋに、フィードバッククロックはｆｂ＿ｃｋに、検出手段は位相比較器（ＰＣ）２に、供給手段はチャージポンプ（ＣＰ）３に、平滑化手段はループフィルタ（ＬＦ）４に、可変発信手段は電圧制御発振器（ＶＣＯ）６に、変調幅設定値はｍｏｄ＿ｗｉｄ＿ｃａｌに、変調信号はｍｏｄ＿ｓｉｇに、変調生成手段は変調生成部（ＭＯＤ＿ＧＥＮ）８に、スペクトラム拡散クロックジェネレータは符号１に、スペクトル拡散クロックは変調クロックｓｓ＿ｃｋに、変調幅はＶｍｏｄに、変調幅目標値（目標の変動幅）はｍｏｄ＿ｗｉｄ＿ｔｇｔに、変調幅検出手段は変動幅検出部（ＭＯＤ＿ＤＥＴ）１０、ピーク周波数はＶｐｋに、ボトム周波数はＶｂｔｍに、平均周波数はＶａｖｅに、画像読取装置はスキャナ１１１に、画像形成装置は符号１００に、それぞれ対応する。
【発明の効果】
【００２６】
本発明によれば、可変発振手段で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を変調生成手段にフィードバックして出力される変調信号を平滑化手段の出力に加算するので、周波数変調幅を高精度に合わせることができる。
【図面の簡単な説明】
【００２７】
【図１】本実施形態に係るＳＳＣＧの回路構成を示すブロック図である。
【図２】図１における変調幅検出部（ＭＯＤ＿ＤＥＴ）の構成を示すブロック図である。
【図３】図１における変調幅検出部（ＭＯＤ＿ＧＥＮ）の構成を示すブロック図である。
【図４】図２における周波数−電圧変換部（Ｆ−Ｖ）の構成を示すブロック図である。
【図５】図４における周波数−電圧変換部（Ｆ−Ｖ）の周波数−電圧特性を示す特性図である。
【図６】図２における補正制御部（ＣＡＬ＿ＣＴＬ）の構成を示すブロック図で、センタースプレッド方式の構成を示す。
【図７】図２における補正制御部（ＣＡＬ＿ＣＴＬ）の構成を示すブロック図で、ダウンスプレッド方式の構成を示す。
【図８】図２における補正制御部（ＣＡＬ＿ＣＴＬ）の構成を示すブロック図で、アッパースプレッド方式の構成を示す。
【図９】ＶＣＯゲインが異なる２つのＶＣＯ１、ＶＣＯ２があった場合でも、指定した周波数変調幅（Δｆ）となるようにＶＣＯの入力電圧が制御可能なことを示す特性図である。
【図１０】本実施形態に係る画像読取装置のハード構成を示す概略図である。
【図１１】図１０に示した画像読取装置を搭載した画像形成装置の概略構成を示す図である。
【図１２】基準周波数に対して周波数を変数にとったときのクロック信号の時間的変化を示す図である。
【図１３】周波数を横軸に電界強度を縦軸にとったときのノイズ変化を示す図である。
【図１４】従来例に係る基準周波数に対して周波数を変数にとったときのクロック信号の時間的変化を示す図である。
【図１５】従来例に係る変調生成部（ＭＯＤ＿ＧＥＮ）の構成を示す図ブロック図である。
【図１６】従来例に係る電圧制御発振器（ＶＣＯ）の入出力特性、電圧−周波数特性を示す特性図である。
【図１７】従来例におけるＶＣＯゲインが異なる２つのＶＣＯ１、ＶＣＯ２があった場合の変調幅が異なる状態を示す特性図である。
【発明を実施するための形態】
【００２８】
本発明は、不要輻射（ＥＭＩ）の問題を防止するためのスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）の周波数変調幅を高精度に合わせることにより、画像読取装置、画像形成装置などの情報処理装置の高画素密度化及び高速化に対応できるようにしたものである。
【００２９】
以下、図面を参照し、本発明の実施形態について説明する。
図１は、本実施形態に係るＳＳＣＧの回路構成を示すブロック図である。同図において、本実施形態に係るＳＳＣＧ１は、位相比較器（ＰＣ）２、チャージポンプ（ＣＰ）３、ループフィルタ（ＬＦ）４、加算器５、電圧制御発振器（ＶＣＯ）６、分周器７、９、変調生成部（ＭＯＤ＿ＧＥＮ）８、及び変調幅検出部（ＭＯＤ＿ＤＥＴ）１０から構成されている。さらに具体的に述べると、この実施形態に係るＳＳＣＧ１は、図１５に示した従来技術におけるＳＳＣＧ１に変調幅検出部（ＭＯＤ＿ＤＥＴ）１０を付加したものである。変調幅検出部（ＭＯＤ＿ＤＥＴ）１０は電圧制御発振器（ＶＣＯ）６で生成された変調クロック（ｓｓ＿ｃｋ）の変調幅を直接検出し、その検出結果を用いて目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）となるように制御する。
【００３０】
すなわち、変調クロック（ｓｓ＿ｃｋ）の変調幅は変調幅検出部（ＭＯＤ＿ＤＥＴ）１０で検出され、図１６に示したように従来変調生成部（ＭＯＤ＿ＧＥＮ）に入力されていた目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）は、本実施形態では図１に示すように変調幅検出部（ＭＯＤ＿ＤＥＴ）１０に入力される。また、設定された変調周波数（ｍｏｄ＿ｆｒｅｑ）は変調生成部（ＭＯＤ＿ＧＥＮ）８と変調幅検出部（ＭＯＤ＿ＤＥＴ）１０の双方に入力される。また、変調補正更新信号（ｍｏｄ＿ｃａｌ＿ｅｎ）が変調幅検出部（ＭＯＤ＿ＧＥＮ）１０に入力される。入力変調幅検出部（ＭＯＤ＿ＤＥＴ）１０では検出した変調幅を用いて、目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）となるような新たな変調幅設定値（ｍｏｄ＿ｗｉｄ＿ｃａｌ）を生成する。
【００３１】
図２は変調幅検出部（ＭＯＤ＿ＤＥＴ）の構成を示すブロック図である。同図において、変調幅検出部（ＭＯＤ＿ＤＥＴ）１０は周波数−電圧変換部（Ｆ−Ｖ）１０−１、ピーク検出部（ＰＫ）１０−２、平均値検出部（ＡＶＥ）１０−３、ボトム検出部（ＢＴＭ）１０−４、及び補正制御部（ＣＡＬ＿ＣＴＬ）１０−５を備えている。
【００３２】
図３は本実施形態における変調幅検出部（ＭＯＤ＿ＧＥＮ）の構成を示すブロック図である。本実施形態においても図１６に示した変調幅検出部（ＭＯＤ＿ＧＥＮ）１０と構成自体は変わらないが、減衰器（ＡＴＴ）８−３に入力される値が目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）に代えて変調幅検出部（ＭＯＤ＿ＤＥＴ）１０で生成される変調幅設定値（ｍｏｄ＿ｗｉｄ＿ｃａｌ）である点が異なる。その他の各部は実質的に図１５を参照して説明した従来技術と同等なので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【００３３】
図１のように構成された本実施形態に係るＳＳＣＧ１では、電圧制御発振器（ＶＣＯ）６から出力される変調クロック（ｓｓ＿ｃｋ）の周波数は、図２に示すように変調幅検出部（ＭＯＤ＿ＤＥＴ）１０の周波数−電圧変換部（Ｆ−Ｖ）１０−１に入力され、電圧（Ｖｆ）に変換される。
【００３４】
図４は周波数−電圧変換部（Ｆ−Ｖ）１０−１の構成を示すブロック図である。同図において、周波数−電圧変換部（Ｆ−Ｖ）１０−１は、変調クロック（ｓｓ＿ｃｋ）と変調クロック（ｓｓ＿ｃｋ）の遅延信号をアンド回路１０−１１で論理積を取り、スイッチ１０−１２を制御する。スイッチ１０−１２には積分回路１０−１３と電流源１０−１４が接続されており、アンド回路１０−１１からの制御信号がＨのときにスイッチ１０−１２がＯＮし、積分回路１０−１３の容量が充電される。このとき、容量に保持される電荷量は周波数に比例するため、周波数−電圧変換部（Ｆ−Ｖ）１０−１の周波数−電圧特性は図５に示すような比例直線の関係になる。変調クロック（ｓｓ＿ｃｋ）は元々変調がかかったクロックなので、周波数−電圧変換（Ｆ−Ｖ）変換された電圧（Ｖｆ）は図１２のような時間プロファイルを持つことになる。
【００３５】
図２におけるピーク検出部（ＰＫ）１０−２、平均値検出部（ＡＶＥ）１０−３、ボトム検出部（ＢＴＭ）１０−４では、周波数−電圧変換部（Ｆ−Ｖ）１０−１の出力電圧（Ｖｆ）のピーク値Ｖｐｋ、平均値Ｖａｖｅ、及びボトム値Ｖｂｔｍをそれぞれ検出し、補正制御部（ＣＡＬ＿ＣＴＬ）１０−５に入力する。ここで、ピーク検出部ＰＫにおけるピーク検出及びボトム検出部（ＢＴＭ）１０−４におけるボトム検出は一般的であるため図示しないが、ピークホールド回路／ボトムホールド回路を用いれば、両者は容易に検出することができる。また、平均検出部（ＡＶＥ）１０−３には単に積分回路（ＬＰＦ）を用いればよい。
【００３６】
補正制御部（ＣＡＬ＿ＣＴＬ）１０−５では、ピーク検出部（ＰＫ）１０−２、平均値検出部（ＡＶＥ）１０−３、ボトム検出部（ＢＴＭ）１０−４からのピーク値Ｖｐｋ、平均値Ｖａｖｅ、及びボトム値Ｖｂｔｍから変調幅を算出し、目標変調幅ｍｏｄ＿ｗｉｄ＿ｔｇｔとなるように、新たに算出した変調幅設定値ｍｏｄ＿ｗｉｄ＿ｃａｌを出力する。
【００３７】
図６ないし図８は補正制御部（ＣＡＬ＿ＣＴＬ）１０−５の構成を示すブロック図で、図６はセンタースプレッド方式、図７はダウンスプレッド方式、図８はアッパースプレッド方式の場合の例を示す。このうち、センタースプレッド方式は、対象周波数を基準として＋／−両側に変調する方式、ダウンスプレッド方式は、対象周波数を基準として−側にのみ変調する方式、アッパースプレッド方式は、対象周波数を基準として＋側にのみ変調する方式である。
【００３８】
以下、センタースプレッド方式を例に説明する。本実施形態では、下記の
Ｖｍｏｄ＝Ｖｄｆ／Ｖａｖｅ
＝（Ｖｐｋ−Ｖｂｔｍ）／Ｖａｖｅ ・・・（式２）
式２及び図６で示すように、検出されたピーク値（Ｖｐｋ）とボトム値（Ｖｂｔｍ）から差分器１０−５１によって周波数変化幅（Ｖｄｆ）を算出し、除算器１０−５２によって平均値（Ｖａｖｅ）で除算することによって変調幅（Ｖｍｏｄ）を算出する。
【００３９】
ここで、ピーク値（Ｖｐｋ）とボトム値（Ｖｂｔｍ）との差であるＶｄｆ（＝Ｖｐｋ−Ｖｂｔｍ）は周波数変化幅に相当するので、これのみで変調幅を算出することも可能である。しかし、この場合、Ｆ−Ｖ変換における周波数−電圧の関係を保持したテーブルデータや設定周波数を参照する必要があるため、これら情報を保持したメモリなどが必要になり、部品数の増加、及び、コストアップにつながる。
【００４０】
これに対し、本実施形態では、周波数変化幅Ｖｄｆ（＝Ｖｐｋ−Ｖｂｔｍ）を平均値（Ｖａｖｅ）で除算することにより、前記テーブルデータや設定周波数情報を参照することなしに変調幅を算出することができる。また、前記式２及び後述の式３、式４は図４に示す周波数−電圧（Ｆ−Ｖ）変換部１０−１の周波数−電圧（Ｆ−Ｖ）特性が図５のように比例関係であるために成立するものであるが、例えば、製造バラツキや動作電源／温度などで図５の傾きが変動し、周波数変化幅Ｖｄｆ（＝Ｖｐｋ−Ｖｂｔｍ）が変動した場合でも、平均値（Ｖａｖｅ）で除算すれば変調幅としては変動が相殺され、周波数−電圧（Ｆ−Ｖ）特性のバラツキや変動の影響を受けない。すなわち、本実施形態のように構成することにより、変調幅の検出誤差を原理的に抑制することができる。
【００４１】
なお、ダウンスプレッドの場合は、
Ｖｍｏｄ＝Ｖｄｆ／Ｖｐｋ
＝（Ｖｐｋ−Ｖｂｔｍ）／Ｖｐｋ ・・・（式３）
に示すように、また、アッパースプレッドの場合は、
Ｖｍｏｄ＝Ｖｄｆ／Ｖｂｔｍ
＝（Ｖｐｋ−Ｖｂｔｍ）／Ｖｂｔｍ ・・・（式４）
に示すように、それぞれピーク周波数、ボトム周波数で除算する。このとき、図７及び図８に示すようにダウンスプレッドやアッパースプレッドの場合には平均値（Ｖａｖｅ）は不必要であるため、必ずしも平均周波数を検出しておく必要はない。
【００４２】
検出された変調幅（Ｖｍｏｄ）は符号化部（ＥＮＣＯＲＤＥＲ）１０−５３によって目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）と同じ次元（単位）の値（ｍｏｄ＿ｗｉｄ）に変換される。そして、差分器１０−５４によって目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）との差分が検出された後、係数乗算器１０−５５によって係数ｋが乗算され、加算器１０−５６により前回の変調幅設定値（ｍｏｄ＿ｗｉｄ＿ｃａｌ）に加算され、新たな変調幅設定値（ｍｏｄ＿ｗｉｄ＿ｃａｌ）として出力される。
【００４３】
これは、ｎ回目の補正で検出される変調幅をｍｏｄ＿ｗｉｄ（ｎ）、設定される目標変調幅をｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）とすると、
ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）＝ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）＋｛ｍｏｄ＿ｗｉｄ＿ｔｇｔ−ｍｏｄ＿ｗｉｄ（ｎ）｝＊ｋ ・・・（式５）
（ｎ＝１、２・・・）
として表すことができる。
【００４４】
これをｍｏｄ＿ｗｉｄ（ｎ）基準で書き直すと、
ｍｏｄ＿ｗｉｄ（ｎ）＝ｍｏｄ＿ｗｉｄ＿ｔｇｔ−｛ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）−ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）｝／ｋ ・・・（式６）
となる。
【００４５】
この式６は、図１で示されるフィードバック制御の動作そのものを示している。
【００４６】
本制御の補正動作が繰り返されると、つまりｎが増えていくと、ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）は任意の値（必ずしもｍｏｄ＿ｗｉｄ＿ｔｇｔではない）に収束していき、
｛ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ） − ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）｝→０
となるように制御される。すなわち、ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）→ｍｏｄ＿ｗｉｄ＿ｔｇｔとなり、目標とする変調幅に合わせることができる。
【００４７】
なお、式５及び式６における係数ｋは追従係数（０＜ｋ≦１）であり、ｋを大きくすると目標変調幅に早く追従するがノイズの影響を受け易くなり、ｋを小さくするとノイズの影響を受けづらいが追従は目標変調幅への追従は遅くなる。すなわち、この追従係数ｋの値を変えることによって制御の応答性を最適化することができる。また、式５及び式６において、ｍｏｄ＿ｗｉｄ＿ｃａｌ（０）つまり変調幅設定値の初期値はｍｏｄ＿ｗｉｄ＿ｔｇｔとする。
【００４８】
これにより、周波数変調幅を高精度に合せることが可能なスペクトラム拡散クロックジェネレータを提供することができる。また、変調幅検出部（ＭＯＤ＿ＤＥＴ）で、スペクトラム拡散クロックのピーク周波数とボトム周波数の差分（Ｖｆ）を平均周波数（Ｖａｖｅ）、ピーク周波数（Ｖｐｋ）及びボトム周波数（Ｖｂｔｍ）のうちの１つで除算した結果に基づいて前記変調幅を検出するので、簡易な構成で周波数変調幅を高精度に合わせることができる。
【００４９】
一方、変調幅制御において、通常は追従が収束しているため問題ないが、突発的なノイズに追従するなど、意図せずに変調幅が変化する場合がある。この場合は動作クロックの周波数が非連続に変化することになるため、後段回路でのノイズが懸念される。
【００５０】
そこで本実施形態では、補正制御部（ＣＡＬ＿ＣＴＬ）１０−５の出力にセレクタ（ＳＥＬ）１０−５７を設け、目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌの更新を停止できるように構成している。図６でセレクタ（ＳＥＬ）１０−５７は、今回の補正で更新されたｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）か、直前に使用したｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）のどちらを出力するかを選択し、変調補正更新信号（ｍｏｄ＿ｃａｌ＿ｅｎ）で制御する。ここで、図中のＺ−１は同期クロック単位での遅延という意味であり、ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）が次の補正のｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）となって出力されることを示している。
【００５１】
つまり、変調補正更新信号が、ｍｏｄ＿ｃａｌ＿ｅｎ＝Ｈのときは今回更新された目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）を変調幅検出部（ＭＯＤ＿ＧＥＮ）１０に出力し、目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌを常に更新するが、Ｌのときは直前に使用した目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）を保持し、目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌの更新を停止する。こうすることによって、例えば、スキャナが待機状態の場合は目標変調幅を更新して変調幅の安定化を図るとともに、スキャン動作時は更新を停止し読取画像へのノイズ重畳を回避することができる。これにより、変調幅の切替タイミングで発生するノイズの影響を回避することができる。
【００５２】
なお、ここでは、スキャナを例にとって説明しているが、スキャナの他にも、プリンタでの待機状態とプリント動作状態、ＦＡＸでの待機状態とデータ送信／受信状態、通信機器での待機状態と通信状態、医療機器での待機状態と検査状態といったように、本実施形態で説明したＳＳＣＧを搭載した全ての機器において同様に考えることができる。
【００５３】
また、変調幅検出部（ＭＯＤ＿ＤＥＴ）１０において、ピーク、平均、ボトムのそれぞれの検出動作を確実に行うためには、変調周波数（ｍｏｄ＿ｆｒｅｑ）１周期以上の動作期間を確保する必要がある。１周期以上の動作期間を確保するのは、変調１周期未満ではピーク又はボトムが検出できない可能性があるからである。そのため、図６、図７及び図８の補正制御部（ＣＡＬ＿ＣＴＬ）１０−５には変調周期（ｍｏｄ＿ｆｒｅｑ）を入力し、変調周期（ｍｏｄ＿ｆｒｅｑ）に同期して動作するよう構成する。また、動作期間は固定でなく変調周期（ｍｏｄ＿ｆｒｅｑ）の数（例えば２周期分といったように）で設定するようにしてもよい。符号化部（ＥＮＣＯＲＤＥＲ）１０−５３の動作についても同様に変調周期（ｍｏｄ＿ｆｒｅｑ）に同期して動作する。
【００５４】
また、本実施形態では触れていないが、変調生成部（ＭＯＤ＿ＧＥＮ）８及び変調幅検出部（ＭＯＤ＿ＤＥＴ）１０は入力クロックｒｅｆ＿ｃｋあるいは別途設けられたＰＬＬで生成した変調されていないクロック基準で動作する。
【００５５】
以上のように、本実施形態では図９に示すように、例えばＶＣＯゲインが異なる２つのＶＣＯ（ＶＣＯ１、ＶＣＯ２）があった場合でも、指定した周波数変調幅（Δｆ）となるようにＶＣＯの入力電圧が制御されるため、ＳＳＣＧ１における半導体製造プロセスのバラツキや動作温度／電源電圧の変動に影響されず、変調幅を高精度に合わせることができる。
【００５６】
また、本実施形態に係るＳＳＣＧ１をＡＳＩＣ等の集積回路に内蔵することにより、高精度な変調特性を持つタイミングジェネレータを構成することも可能である。
【００５７】
図１０は本実施形態におけるＳＳＣＧ１を適用したタイミングジェネレータを備えた画像読取装置（スキャナ）のハード構成を示す概略図である。このスキャナ１１１はフラットベッド方式のもので、本体上面に原稿が載置されるコンタクトガラス１０１が設置されている。コンタクトガラス１０１の下方には、第１キャリッジ１０６と第２キャリッジ１０７が２対１の速度で矢印Ａ方向（副走査方向）に移動するように配置されている。第１キャリッジ１０６には光源としてのハロゲンランプ１０２と第１ミラー１０３が搭載され、第２キャリッジ１０７には第２ミラー１０４及び第３ミラー１０５が搭載されている。ハロゲンランプ１０２によって照射された原稿から反射光は第１ミラー１０３、第２ミラー１０４及び第３ミラー１０５によって反射されて結像レンズに１０８に入射し、結像レンズ１０８で集光され、ＣＣＤ（リニアイメージセンサ）１１４の結像面に結像し、ＣＣＤ１１４で光電変換されたアナログ電気信号がセンサボード１１０でデジタル電気信号に変換され、後段に送られる。なお、第１及び第２キャリッジ１０６，１０７が２対１の速度で副走査方向に移動するのは、原稿面からＣＣＤイメージセンサ１１４の結像面までの光路長を一定に保持するためであり、ＣＣＤ４はセンサボード１１０上に搭載されている。
【００５８】
また、コンタクトガラス１０１の上面を覆うように圧板１１２が開閉可能に設けられ、コンタクトガラス１０１上に原稿が載置されたとき、外部からの光がＣＣＤ４に入射しないようにしている。なお、圧板１１２に代えてＡＤＦあるいはＡＲＤＦなどを設け、原稿を自動的に給送することができるように構成することも可能である。また、圧板１１２の第１及び第２キャリッジ１０６，１０７のホームポジション側には基準白板１１３が設けられ、シェーディング補正に使用される。
【００５９】
図１１は、図１０に示したスキャナを搭載した画像形成装置の概略構成を示す図である。画像形成装置１００は、スキャナ１１１とプリンタ１２０を備えている。スキャナ１１１は、タイミング信号発生部（ＴＧ）１１３、ＣＣＤ（イメージセンサ）１１４、ＡＦＥ１１５を備え、ＡＦＥ１１５から１０ビットのＤＯＵＴ信号がＬＶＤＳ（Low Voltage Differential Signaling）１０９に送られる。
【００６０】
一方、プリンタ１２０はプリンタエンジン１２１と、このプリンタエンジン１２１を制御する制御部（プリンタコントローラ）１２２とを有し、両者はＩ／Ｆ１２３により接続されている。制御部１２２はＣＰＵ１２４、画像処理部１２５及びＬＶＤＳ１２６を備え、ＣＰＵ１２４はＴＧ３と相互に通信可能に接続され、ＬＶＤＳ１２６を介して入力された画像信号に基づいてプリンタエンジン１２１を制御し、記録紙に画像を形成させる。プリンタエンジン１２１の画像形成プロセスは種々あり、いずれの形式のプリンタエンジンでも使用できるので、プリンタエンジンに関する説明は省略する。
【００６１】
また、前記スキャナ１１１とプリンタ１２０を備えた画像形成装置は、複写機あるいは単機能のプリンタの他に、コピー機能、プリンタ機能、ファクシミリ機能など複数の機能を備えたデジタル複合機（ＭＦＰ−Multi Function Peripheral）に適用され、これらの機器は、ネットワーク接続し、ネットワーク端末装置からの指示に基づいて画像出力も可能である。この他に、ファクシミリなどの情報処理装置にも適用できる。
【００６２】
なお、ＣＰＵ１２４は図示しないＲＯＭに格納されたプログラムを読み出して図示しないＲＡＭに展開し、当該ＲＡＭをワークエリアとして使用しながら前記プログラムを実行し、プリンタエンジン１２１の制御を実行し、画像形成に必要な処理を行う。プログラムは、例えばＦＤ、ＣＤ、ＤＶＤなどの記録媒体に書き込まれ、当該記録媒体を読み込むことによりダウンロードされ、あるいはネットワークを介してダウンロードされ、使用される。
【００６３】
このように本実施形態に係るＳＳＣＧ１を画像読取装置あるいは画像形成装置に適用すると、周波数変調幅を高精度に合わせ、不要輻射を安定して低減することができる。
【００６４】
また、前記画像読取装置あるいは画像形成装置に、ｍｏｄ＿ｃａｌ＿ｅｎ＝Ｈのときは今回更新されたｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）を変調幅検出部（ＭＯＤ＿ＧＥＮ）１０に出力し、ｍｏｄ＿ｗｉｄ＿ｃａｌを常に更新するが、Ｌのときは直前に使用したｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）を保持しｍｏｄ＿ｗｉｄ＿ｃａｌの更新を停止すると、例えば、スキャナが待機状態の場合は目標変調幅を更新し、変調幅の安定化を図るとともに、スキャン動作時は更新を停止し、読取画像へのノイズ重畳を回避することができる。また、画像形成装置では、ノイズの影響を回避した画像形成装置が可能となる。
【００６５】
なお、本発明は本実施形態に限定されるものではなく種々の変形が可能であり、特許請求の範囲に記載された発明の技術思想に含まれる技術的事項の全てが対象となる。
【符号の説明】
【００６６】
１ スペクトラム拡散クロックジェネレータ
２ 位相比較器（ＰＣ）
３ チャージポンプ（ＣＰ）
４ ループフィルタ（ＬＦ）
５ 加算器
６ 電圧制御発振器（ＶＣＯ）
８ 変調生成部（ＭＯＤ＿ＧＥＮ）
１０ 変動幅検出部（ＭＯＤ＿ＤＥＴ）
１００ 画像形成装置
１１１ スキャナ
ｆｂ＿ｃｋ フィードバッククロック
ｍｏｄ＿ｓｉｇ 変調信号
ｍｏｄ＿ｗｉｄ＿ｃａｌ 変調幅設定値
ｍｏｄ＿ｗｉｄ＿ｔｇｔ 変調幅目標値（目標の変動幅）
ｒｅｆ＿ｃｋ 入力クロック
ｓｓ＿ｃｋ 変調クロック
Ｖｐｋ ピーク周波数
Ｖｂｔｍ ボトム周波数
Ｖａｖｅ 平均周波数
Ｖｍｏｄ 変調幅
【先行技術文献】
【特許文献】
【００６７】
【特許文献１】特開２００７−２９５０２７号公報
【特許文献２】特開２００８−０２２３４５号公報
【技術分野】
【０００１】
本発明は、スペクトラム拡散クロックジェネレータ、該クロックジェネレータを集積回路化した回路装置、該クロックジェネレータを搭載した画像読取装置、該クロックジェネレータを搭載したプリンタ、デジタル複写機、ファクシミリ等の画像形成装置、及びスペクトラム拡散クロック生成方法に関する。
【背景技術】
【０００２】
デジタル複写機などの画像形成装置に対する高画質化、高速化の要求に伴い、画像形成装置に設けられる画像読取装置においても画像読み取り時の高画素密度化及び高速化が求められている。このような要求に伴い、画像読取装置（スキャナ）は近年、さらに高画素密度化、高速化の傾向にあり、それに伴って不要輻射（ＥＭＩ−Electromagnetic Interference）が問題となっている。この問題を防止するため最近ではスペクトラム拡散クロックジェネレータ（ＳＳＣＧ−Spectrum Spread Clock Generator−以下、「ＳＳＣＧ」と略称する。）がよく使われる。ＳＳＣＧは、図１２から分かるように、入力されたクロック信号の周波数を周期的に変調する機能を持ち、図１３から分かるように周波数拡散効果によって、単位時間当りの放射ノイズ（Ｓ１、Ｓ２）のピークレベルＳ１Ｐ、Ｓ２Ｐを周波数拡散の前後で低減させることが可能となる。すなわち、図１３では、ピークレベルが周波数拡散によりＳ１ＰからＳ２Ｐに減っていることが分かる。なお、図１２は、基準周波数に対して周波数を変数にとったときのクロック信号の時間的変化を示す図、図１３は、周波数を横軸に電界強度を縦軸にとったときのノイズ変化を示す図である。
【０００３】
一方、従来のＳＳＣＧとしてはＰＬＬ（Phase Locked Loop）を構成し、ＰＬＬの電圧制御発振器（ＶＣＯ−Voltage Controlled Oscillator）の入力に変調信号（ｍｏｄ＿ｓｉｇ）を印加して変調されたクロックｓｓ＿ｃｋを生成する方式がよく知られている（図１４）。ここで、電圧制御発振器ＶＣＯは入力電圧に応じた周波数を持ったクロックを発生する発振器であり、そのＶ−ｆ特性（電圧−周波数特性）はリニアである。また、電圧変化（ΔＶ）に対する周波数変化（ΔＦ）はＶＣＯ感度、又は、ＶＣＯゲインと言われる。
【０００４】
このＶＣＯゲインは半導体製造プロセスのバラツキや、動作温度／電源電圧によっても変動するため、前記ＳＳＣＧでは周波数変調幅を高精度に合わせることが難しい。さらに、変調幅のバラツキは放射ノイズ低減効果のバラツキであるため、個体によっては不要輻射が問題となる場合が出てきてしまう。また、使用環境においても問題となるケースが出てくるということになる。
【０００５】
図１４は従来のＳＳＣＧ構成の一例を示すブロック図である。同図において、ＳＳＣＧ１は、位相比較器（ＰＣ）２、チャージポンプ（ＣＰ）３、ループフィルタ（ＬＦ）４、加算器５、電圧制御発振器（ＶＣＯ）６、分周器７、及び変調生成部（ＭＯＤ＿ＧＥＮ）８から基本的に構成されている。
【０００６】
位相比較器（ＰＣ）２は入力クロック（ｒｅｆ＿ｃｋ）とフィードバック信号（ｆｂ＿ｃｋ）との位相差を検出してそれに応じたパルス幅を持った信号を出力する。チャージポンプ（ＣＰ）３では位相比較器（ＰＣ）２からの位相差信号によって充電／放電電流をループフィルタ（ＬＦ）４に供給する。ループフィルタ（ＬＦ）４はチャージポンプ（ＣＰ）３の電流を電圧に変換し、生成された電圧の高周波成分を除去する。電圧制御発振器（ＶＣＯ）６はループフィルタ（ＬＦ）４からの直流電圧に応じた周波数を持つクロックを生成する。電圧制御発振器（ＶＣＯ）６の出力は位相比較器（ＰＣ）２にフィードバックされ、入力クロック（ｒｅｆ＿ｃｋ）とフィードバック信号（ｆｂ＿ｃｋ）が同じ周波数になるように動作する。
【０００７】
ここで、周波数を変調させるための変調信号（ｍｏｄ＿ｓｉｇ）は変調生成部（ＭＯＤ＿ＧＥＮ）８で生成される。生成された変調信号（ｍｏｄ＿ｓｉｇ）はループフィルタ（ＬＦ）４の出力と加算器５で合成され、電圧制御発振器（ＶＣＯ）６に入力される。変調信号ｍｏｄ＿ｓｉｇは図１２に示したような時間的プロファイルを持っており、これを電圧制御発振器（ＶＣＯ）６入力に印加することによって変調したクロック（以下、「変調クロック（ｓｓ＿ｃｋ）」と称す。）を生成する。なお、図中の１／Ｎ又は１／Ｍは分周器９，７を示しており、入力クロック（ｒｅｆ＿ｃｋ）又はフィードバック信号（クロック）（ｆｂ＿ｃｋ）を分周することによって、
ｓｓ＿ｃｋ ＝ ｒｅｆ＿ｃｋ ＊ （Ｍ ／ Ｎ） ・・・（式１）
のような任意周波数を持つ変調クロック（ｓｓ＿ｃｋ）を生成することができる。
【０００８】
図１５は変調生成部（ＭＯＤ＿ＧＥＮ）の構成を示す図ブロック図である。同図に示すように変調生成部（ＭＯＤ＿ＧＥＮ）８は、メモリ（ＲＯＭ）８−１とＤＡＣ（デジタルアナログ変換器）８−２から構成されている。この構成は、ＤＤＳ（Direct Digital Synthesizer）方式とも呼ばれる。ＲＯＭ８−１には変調信号プロファイル（ここでは三角波１周期）を示すテーブルデータ（デジタルコード：ｃｏｄｅ）が格納されており、これらを設定された変調周期（ｍｏｄ＿ｆｒｅｑ）の周期で順次呼び出してＤＡＣ８−２で電圧に変換することにより変調信号（ｍｏｄ＿ｓｉｇ）を生成する。また、ＤＡＣ出力には減衰器（ＡＴＴ）８−３が接続されており、目標の変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）になるよう減衰量を可変制御する。変調信号（ｍｏｄ＿ｓｉｇ）の振幅は変調幅を決定するため、減衰器（ＡＴＴ）８−３で振幅を調整することによって目的の変調幅を持った変調クロック（ｓｓ＿ｃｋ）を生成する。なお、変調生成部（ＭＯＤ＿ＧＥＮ）８はＤＤＳ方式で構成に代えて単に電流源と容量を用いた充放電回路で構成することもできる。
【０００９】
図１６は、電圧制御発振器（ＶＣＯ）の入出力特性、電圧−周波数特性を示す特性図である。電圧制御発振器（ＶＣＯ）６は前記したように電圧に応じた周波数のクロックを生成する発振器であり、その電圧−周波数特性はリニアに変化する。つまり、図１６に示すように入力電圧をＶとした場合は、周波数ｆのクロックが発生し、電圧Ｖに対し電圧を±ΔＶ変化させると周波数は±Δｆ変化する。つまり、ＶＣＯ入力に電圧がＶ±ΔＶの範囲で変化する三角波の変調信号（ｍｏｄ＿ｓｉｇ）を印加することにより、周波数がｆ±Δｆの範囲で変化する（時間的には三角波状に変化する）変調クロック（ｓｓ＿ｃｋ）が生成される。
【００１０】
また、電圧制御発振器（ＶＣＯ）６はトランジスタを用いて構成されるため、通常動作点を最適化するためにバイアス電圧が印加される。このため、図１６中の電圧−周波数特性における電圧の低い側／高い側にはそれぞれオフセット領域が存在し、通常はリニアリティが確保されている範囲を有効可変範囲として使用する。
【００１１】
しかしながら、電圧制御発振器（ＶＣＯ）６の電圧−周波数特性は半導体製造プロセスのバラツキ、動作温度、及び電源電圧などの要因によって変動する。ここで、電圧制御発振器（ＶＣＯ）６の電圧−周波数比（＝Δｆ／ΔＶ、電圧−周波数特性の傾き）はＶＣＯ感度、又は、ＶＣＯゲインと称され、これが前記要因による影響を大きく受ける。つまり、図１７に示すように、同じＶ±ΔＶの変調信号を印加しても、ＶＣＯ１とＶＣＯ２では発振する平均周波数は（ＰＬＬの動作原理から）同じとなるが、ＶＣＯゲインが両者で異なるために変調幅は異なってしまう（Δｆ１≠Δｆ２）。このことは、ＳＳＣＧで得られる変調クロック（ｓｓ＿ｃｋ）の変調幅、ひいては不要輻射の低減効果がＶＣＯゲインによって、バラツキ、あるいは変動することを意味する。
【００１２】
このような問題に対処するため、例えば、特許文献１（特開２００７−２９５０２７号公報）に記載された発明が提案されている。この特許文献１には、ＳＳＣＧ内に変調がかかっていないクロックを生成するＰＬＬと変調クロックを生成する同期制御回路を設けて、変調クロックをＰＬＬクロックに同期させて変調クロックを生成しＶＣＯゲインのバラツキや変動を抑制することによって、ＳＳＣＧの変調精度を向上させるようにしている。
【００１３】
他の公知例として例えば特許文献２（特開２００８−０２２３４５号公報）記載の発明も知られている。この発明は、出力信号を分周した分周出力信号を出力する分周器と、分周出力信号と受信した基準クロック信号との位相差を検出する位相比較器と、位相差に応じて充放電信号を発生するチャージポンプと、充放電信号に応じた差信号を発生するループフィルタと、前記差信号と変調波が入力されて被変調を生成する変調回路と、前記被変調波に応じた周波数のクロックを発生するクロック発生器とを有するスペクトラム拡散クロック発生回路に、前記クロック信号に基づいて前記変調波を生成する変調波生成回路を設けたことを特徴としている。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかし、特許文献１記載の発明では、平均周波数と変調幅が同じ原因かつ同じ量だけ変動している場合はそれが抑えられるが、平均周波数と変調幅が独立に変動している場合は平均周波数の変動は抑えられても変調幅の変動は抑えきれない。それどころか、変調幅が平均周波数と逆方向に変動していれば、変調幅の変動はさらに悪化することになる。
【００１５】
また、特許文献２記載の発明では、変調波生成回路によって基準クロック信号に基づいて変調波を生成し、この変調波をループフィルタからの出力信号に加算してスペクトラム拡散クロックを発生するようにしているので、整合プロセス、電源、温度などに起因する変調波の変動を低減することは可能であるが、周波数変調幅を高精度に合わせることができない。
【００１６】
そこで、本発明が解決しようとする課題は、スペクトラム拡散クロックジェネレータにおいて、周波数変調幅を高精度に合わせることができるようにすることにある。
【課題を解決するための手段】
【００１７】
前記課題を解決するため、第１の手段は、入力クロックとフィードバッククロックとの位相差を検出する検出手段と、前記検出手段からの位相差信号に応じて電流を供給する供給手段と、前記供給手段の出力を電圧に変換し、平滑化する平滑化手段と、入力電圧に応じた周波数のクロックを発生させる可変発振手段と、変調幅設定値に応じた振幅を持つ変調信号を生成する変調生成手段と、を有し、前記平滑化手段の出力と前記変調生成手段から出力される変調信号とを加算した信号を可変発振手段に印加し、スペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータであって、前記可変発振手段で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を前記変調生成手段にフィードバックする変調幅検出手段を備えていることを特徴とする。
【００１８】
第２の手段は、第１の手段において、前記変調幅検出手段は、スペクトラム拡散クロックのピーク周波数とボトム周波数の差分を平均周波数、ピーク周波数及びボトム周波数のうちの１つで除算した結果に基づいて前記変調幅を検出することを特徴とする。
【００１９】
第３の手段は、第１又は第２の手段において、前記フィードバック制御を常に行うモードと、フィードバック制御を停止し、停止する直前の変調幅情報を保持するモードとを備えていることを特徴とする。
【００２０】
第４の手段は、第３の手段において、待機状態ではフィードバック制御を常に行うモードに設定され、動作状態ではフィードバック制御を停止し、停止する直前の変調幅制御情報を保持するモードに切り替えることを特徴とする。
【００２１】
第５の手段は、第１ないし第３のいずれかの手段に係るスペクトラム拡散クロックジェネレータが集積回路化された回路装置を特徴とする。
【００２２】
第６の手段は、第１ないし第３のいずれかの手段に係るスペクトラム拡散クロックジェネレータが画像読取装置に搭載されていることを特徴とする。
【００２３】
第７の手段は、第１ないし第３のいずれかの手段に係るスペクトラム拡散クロックジェネレータが画像形成装置に搭載されていることを特徴とする。
【００２４】
第８の手段は、スペクトラム拡散クロックを生成するスペクトラム拡散クロック生成方法であって、入力クロックとフィードバッククロックとの位相差を検出し、前記検出結果に基づいて出力される位相差信号に応じて電流を供給し、前記供給された電流を電圧に変換して平滑化し、平滑化された入力電圧に応じた周波数のクロックを発生させ、変調幅設定値に応じた振幅を持つ変調信号を生成し、前記入力電圧に応じて発生した周波数のクロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較しその差分を小さくするように新たに変調幅設定値を算出し、算出した変調幅設定値を前記変調信号の生成にフィードバックさせ、前記平滑化された電圧に前記フィードバックさせて出力される変調信号を加算し、前記加算された信号に基づいてスペクトラム拡散クロックを生成することを特徴とする。
【００２５】
なお、後述の実施形態では、入力クロックはｒｅｆ＿ｃｋに、フィードバッククロックはｆｂ＿ｃｋに、検出手段は位相比較器（ＰＣ）２に、供給手段はチャージポンプ（ＣＰ）３に、平滑化手段はループフィルタ（ＬＦ）４に、可変発信手段は電圧制御発振器（ＶＣＯ）６に、変調幅設定値はｍｏｄ＿ｗｉｄ＿ｃａｌに、変調信号はｍｏｄ＿ｓｉｇに、変調生成手段は変調生成部（ＭＯＤ＿ＧＥＮ）８に、スペクトラム拡散クロックジェネレータは符号１に、スペクトル拡散クロックは変調クロックｓｓ＿ｃｋに、変調幅はＶｍｏｄに、変調幅目標値（目標の変動幅）はｍｏｄ＿ｗｉｄ＿ｔｇｔに、変調幅検出手段は変動幅検出部（ＭＯＤ＿ＤＥＴ）１０、ピーク周波数はＶｐｋに、ボトム周波数はＶｂｔｍに、平均周波数はＶａｖｅに、画像読取装置はスキャナ１１１に、画像形成装置は符号１００に、それぞれ対応する。
【発明の効果】
【００２６】
本発明によれば、可変発振手段で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を変調生成手段にフィードバックして出力される変調信号を平滑化手段の出力に加算するので、周波数変調幅を高精度に合わせることができる。
【図面の簡単な説明】
【００２７】
【図１】本実施形態に係るＳＳＣＧの回路構成を示すブロック図である。
【図２】図１における変調幅検出部（ＭＯＤ＿ＤＥＴ）の構成を示すブロック図である。
【図３】図１における変調幅検出部（ＭＯＤ＿ＧＥＮ）の構成を示すブロック図である。
【図４】図２における周波数−電圧変換部（Ｆ−Ｖ）の構成を示すブロック図である。
【図５】図４における周波数−電圧変換部（Ｆ−Ｖ）の周波数−電圧特性を示す特性図である。
【図６】図２における補正制御部（ＣＡＬ＿ＣＴＬ）の構成を示すブロック図で、センタースプレッド方式の構成を示す。
【図７】図２における補正制御部（ＣＡＬ＿ＣＴＬ）の構成を示すブロック図で、ダウンスプレッド方式の構成を示す。
【図８】図２における補正制御部（ＣＡＬ＿ＣＴＬ）の構成を示すブロック図で、アッパースプレッド方式の構成を示す。
【図９】ＶＣＯゲインが異なる２つのＶＣＯ１、ＶＣＯ２があった場合でも、指定した周波数変調幅（Δｆ）となるようにＶＣＯの入力電圧が制御可能なことを示す特性図である。
【図１０】本実施形態に係る画像読取装置のハード構成を示す概略図である。
【図１１】図１０に示した画像読取装置を搭載した画像形成装置の概略構成を示す図である。
【図１２】基準周波数に対して周波数を変数にとったときのクロック信号の時間的変化を示す図である。
【図１３】周波数を横軸に電界強度を縦軸にとったときのノイズ変化を示す図である。
【図１４】従来例に係る基準周波数に対して周波数を変数にとったときのクロック信号の時間的変化を示す図である。
【図１５】従来例に係る変調生成部（ＭＯＤ＿ＧＥＮ）の構成を示す図ブロック図である。
【図１６】従来例に係る電圧制御発振器（ＶＣＯ）の入出力特性、電圧−周波数特性を示す特性図である。
【図１７】従来例におけるＶＣＯゲインが異なる２つのＶＣＯ１、ＶＣＯ２があった場合の変調幅が異なる状態を示す特性図である。
【発明を実施するための形態】
【００２８】
本発明は、不要輻射（ＥＭＩ）の問題を防止するためのスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）の周波数変調幅を高精度に合わせることにより、画像読取装置、画像形成装置などの情報処理装置の高画素密度化及び高速化に対応できるようにしたものである。
【００２９】
以下、図面を参照し、本発明の実施形態について説明する。
図１は、本実施形態に係るＳＳＣＧの回路構成を示すブロック図である。同図において、本実施形態に係るＳＳＣＧ１は、位相比較器（ＰＣ）２、チャージポンプ（ＣＰ）３、ループフィルタ（ＬＦ）４、加算器５、電圧制御発振器（ＶＣＯ）６、分周器７、９、変調生成部（ＭＯＤ＿ＧＥＮ）８、及び変調幅検出部（ＭＯＤ＿ＤＥＴ）１０から構成されている。さらに具体的に述べると、この実施形態に係るＳＳＣＧ１は、図１５に示した従来技術におけるＳＳＣＧ１に変調幅検出部（ＭＯＤ＿ＤＥＴ）１０を付加したものである。変調幅検出部（ＭＯＤ＿ＤＥＴ）１０は電圧制御発振器（ＶＣＯ）６で生成された変調クロック（ｓｓ＿ｃｋ）の変調幅を直接検出し、その検出結果を用いて目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）となるように制御する。
【００３０】
すなわち、変調クロック（ｓｓ＿ｃｋ）の変調幅は変調幅検出部（ＭＯＤ＿ＤＥＴ）１０で検出され、図１６に示したように従来変調生成部（ＭＯＤ＿ＧＥＮ）に入力されていた目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）は、本実施形態では図１に示すように変調幅検出部（ＭＯＤ＿ＤＥＴ）１０に入力される。また、設定された変調周波数（ｍｏｄ＿ｆｒｅｑ）は変調生成部（ＭＯＤ＿ＧＥＮ）８と変調幅検出部（ＭＯＤ＿ＤＥＴ）１０の双方に入力される。また、変調補正更新信号（ｍｏｄ＿ｃａｌ＿ｅｎ）が変調幅検出部（ＭＯＤ＿ＧＥＮ）１０に入力される。入力変調幅検出部（ＭＯＤ＿ＤＥＴ）１０では検出した変調幅を用いて、目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）となるような新たな変調幅設定値（ｍｏｄ＿ｗｉｄ＿ｃａｌ）を生成する。
【００３１】
図２は変調幅検出部（ＭＯＤ＿ＤＥＴ）の構成を示すブロック図である。同図において、変調幅検出部（ＭＯＤ＿ＤＥＴ）１０は周波数−電圧変換部（Ｆ−Ｖ）１０−１、ピーク検出部（ＰＫ）１０−２、平均値検出部（ＡＶＥ）１０−３、ボトム検出部（ＢＴＭ）１０−４、及び補正制御部（ＣＡＬ＿ＣＴＬ）１０−５を備えている。
【００３２】
図３は本実施形態における変調幅検出部（ＭＯＤ＿ＧＥＮ）の構成を示すブロック図である。本実施形態においても図１６に示した変調幅検出部（ＭＯＤ＿ＧＥＮ）１０と構成自体は変わらないが、減衰器（ＡＴＴ）８−３に入力される値が目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）に代えて変調幅検出部（ＭＯＤ＿ＤＥＴ）１０で生成される変調幅設定値（ｍｏｄ＿ｗｉｄ＿ｃａｌ）である点が異なる。その他の各部は実質的に図１５を参照して説明した従来技術と同等なので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【００３３】
図１のように構成された本実施形態に係るＳＳＣＧ１では、電圧制御発振器（ＶＣＯ）６から出力される変調クロック（ｓｓ＿ｃｋ）の周波数は、図２に示すように変調幅検出部（ＭＯＤ＿ＤＥＴ）１０の周波数−電圧変換部（Ｆ−Ｖ）１０−１に入力され、電圧（Ｖｆ）に変換される。
【００３４】
図４は周波数−電圧変換部（Ｆ−Ｖ）１０−１の構成を示すブロック図である。同図において、周波数−電圧変換部（Ｆ−Ｖ）１０−１は、変調クロック（ｓｓ＿ｃｋ）と変調クロック（ｓｓ＿ｃｋ）の遅延信号をアンド回路１０−１１で論理積を取り、スイッチ１０−１２を制御する。スイッチ１０−１２には積分回路１０−１３と電流源１０−１４が接続されており、アンド回路１０−１１からの制御信号がＨのときにスイッチ１０−１２がＯＮし、積分回路１０−１３の容量が充電される。このとき、容量に保持される電荷量は周波数に比例するため、周波数−電圧変換部（Ｆ−Ｖ）１０−１の周波数−電圧特性は図５に示すような比例直線の関係になる。変調クロック（ｓｓ＿ｃｋ）は元々変調がかかったクロックなので、周波数−電圧変換（Ｆ−Ｖ）変換された電圧（Ｖｆ）は図１２のような時間プロファイルを持つことになる。
【００３５】
図２におけるピーク検出部（ＰＫ）１０−２、平均値検出部（ＡＶＥ）１０−３、ボトム検出部（ＢＴＭ）１０−４では、周波数−電圧変換部（Ｆ−Ｖ）１０−１の出力電圧（Ｖｆ）のピーク値Ｖｐｋ、平均値Ｖａｖｅ、及びボトム値Ｖｂｔｍをそれぞれ検出し、補正制御部（ＣＡＬ＿ＣＴＬ）１０−５に入力する。ここで、ピーク検出部ＰＫにおけるピーク検出及びボトム検出部（ＢＴＭ）１０−４におけるボトム検出は一般的であるため図示しないが、ピークホールド回路／ボトムホールド回路を用いれば、両者は容易に検出することができる。また、平均検出部（ＡＶＥ）１０−３には単に積分回路（ＬＰＦ）を用いればよい。
【００３６】
補正制御部（ＣＡＬ＿ＣＴＬ）１０−５では、ピーク検出部（ＰＫ）１０−２、平均値検出部（ＡＶＥ）１０−３、ボトム検出部（ＢＴＭ）１０−４からのピーク値Ｖｐｋ、平均値Ｖａｖｅ、及びボトム値Ｖｂｔｍから変調幅を算出し、目標変調幅ｍｏｄ＿ｗｉｄ＿ｔｇｔとなるように、新たに算出した変調幅設定値ｍｏｄ＿ｗｉｄ＿ｃａｌを出力する。
【００３７】
図６ないし図８は補正制御部（ＣＡＬ＿ＣＴＬ）１０−５の構成を示すブロック図で、図６はセンタースプレッド方式、図７はダウンスプレッド方式、図８はアッパースプレッド方式の場合の例を示す。このうち、センタースプレッド方式は、対象周波数を基準として＋／−両側に変調する方式、ダウンスプレッド方式は、対象周波数を基準として−側にのみ変調する方式、アッパースプレッド方式は、対象周波数を基準として＋側にのみ変調する方式である。
【００３８】
以下、センタースプレッド方式を例に説明する。本実施形態では、下記の
Ｖｍｏｄ＝Ｖｄｆ／Ｖａｖｅ
＝（Ｖｐｋ−Ｖｂｔｍ）／Ｖａｖｅ ・・・（式２）
式２及び図６で示すように、検出されたピーク値（Ｖｐｋ）とボトム値（Ｖｂｔｍ）から差分器１０−５１によって周波数変化幅（Ｖｄｆ）を算出し、除算器１０−５２によって平均値（Ｖａｖｅ）で除算することによって変調幅（Ｖｍｏｄ）を算出する。
【００３９】
ここで、ピーク値（Ｖｐｋ）とボトム値（Ｖｂｔｍ）との差であるＶｄｆ（＝Ｖｐｋ−Ｖｂｔｍ）は周波数変化幅に相当するので、これのみで変調幅を算出することも可能である。しかし、この場合、Ｆ−Ｖ変換における周波数−電圧の関係を保持したテーブルデータや設定周波数を参照する必要があるため、これら情報を保持したメモリなどが必要になり、部品数の増加、及び、コストアップにつながる。
【００４０】
これに対し、本実施形態では、周波数変化幅Ｖｄｆ（＝Ｖｐｋ−Ｖｂｔｍ）を平均値（Ｖａｖｅ）で除算することにより、前記テーブルデータや設定周波数情報を参照することなしに変調幅を算出することができる。また、前記式２及び後述の式３、式４は図４に示す周波数−電圧（Ｆ−Ｖ）変換部１０−１の周波数−電圧（Ｆ−Ｖ）特性が図５のように比例関係であるために成立するものであるが、例えば、製造バラツキや動作電源／温度などで図５の傾きが変動し、周波数変化幅Ｖｄｆ（＝Ｖｐｋ−Ｖｂｔｍ）が変動した場合でも、平均値（Ｖａｖｅ）で除算すれば変調幅としては変動が相殺され、周波数−電圧（Ｆ−Ｖ）特性のバラツキや変動の影響を受けない。すなわち、本実施形態のように構成することにより、変調幅の検出誤差を原理的に抑制することができる。
【００４１】
なお、ダウンスプレッドの場合は、
Ｖｍｏｄ＝Ｖｄｆ／Ｖｐｋ
＝（Ｖｐｋ−Ｖｂｔｍ）／Ｖｐｋ ・・・（式３）
に示すように、また、アッパースプレッドの場合は、
Ｖｍｏｄ＝Ｖｄｆ／Ｖｂｔｍ
＝（Ｖｐｋ−Ｖｂｔｍ）／Ｖｂｔｍ ・・・（式４）
に示すように、それぞれピーク周波数、ボトム周波数で除算する。このとき、図７及び図８に示すようにダウンスプレッドやアッパースプレッドの場合には平均値（Ｖａｖｅ）は不必要であるため、必ずしも平均周波数を検出しておく必要はない。
【００４２】
検出された変調幅（Ｖｍｏｄ）は符号化部（ＥＮＣＯＲＤＥＲ）１０−５３によって目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）と同じ次元（単位）の値（ｍｏｄ＿ｗｉｄ）に変換される。そして、差分器１０−５４によって目標変調幅（ｍｏｄ＿ｗｉｄ＿ｔｇｔ）との差分が検出された後、係数乗算器１０−５５によって係数ｋが乗算され、加算器１０−５６により前回の変調幅設定値（ｍｏｄ＿ｗｉｄ＿ｃａｌ）に加算され、新たな変調幅設定値（ｍｏｄ＿ｗｉｄ＿ｃａｌ）として出力される。
【００４３】
これは、ｎ回目の補正で検出される変調幅をｍｏｄ＿ｗｉｄ（ｎ）、設定される目標変調幅をｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）とすると、
ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）＝ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）＋｛ｍｏｄ＿ｗｉｄ＿ｔｇｔ−ｍｏｄ＿ｗｉｄ（ｎ）｝＊ｋ ・・・（式５）
（ｎ＝１、２・・・）
として表すことができる。
【００４４】
これをｍｏｄ＿ｗｉｄ（ｎ）基準で書き直すと、
ｍｏｄ＿ｗｉｄ（ｎ）＝ｍｏｄ＿ｗｉｄ＿ｔｇｔ−｛ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）−ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）｝／ｋ ・・・（式６）
となる。
【００４５】
この式６は、図１で示されるフィードバック制御の動作そのものを示している。
【００４６】
本制御の補正動作が繰り返されると、つまりｎが増えていくと、ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）は任意の値（必ずしもｍｏｄ＿ｗｉｄ＿ｔｇｔではない）に収束していき、
｛ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ） − ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）｝→０
となるように制御される。すなわち、ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）→ｍｏｄ＿ｗｉｄ＿ｔｇｔとなり、目標とする変調幅に合わせることができる。
【００４７】
なお、式５及び式６における係数ｋは追従係数（０＜ｋ≦１）であり、ｋを大きくすると目標変調幅に早く追従するがノイズの影響を受け易くなり、ｋを小さくするとノイズの影響を受けづらいが追従は目標変調幅への追従は遅くなる。すなわち、この追従係数ｋの値を変えることによって制御の応答性を最適化することができる。また、式５及び式６において、ｍｏｄ＿ｗｉｄ＿ｃａｌ（０）つまり変調幅設定値の初期値はｍｏｄ＿ｗｉｄ＿ｔｇｔとする。
【００４８】
これにより、周波数変調幅を高精度に合せることが可能なスペクトラム拡散クロックジェネレータを提供することができる。また、変調幅検出部（ＭＯＤ＿ＤＥＴ）で、スペクトラム拡散クロックのピーク周波数とボトム周波数の差分（Ｖｆ）を平均周波数（Ｖａｖｅ）、ピーク周波数（Ｖｐｋ）及びボトム周波数（Ｖｂｔｍ）のうちの１つで除算した結果に基づいて前記変調幅を検出するので、簡易な構成で周波数変調幅を高精度に合わせることができる。
【００４９】
一方、変調幅制御において、通常は追従が収束しているため問題ないが、突発的なノイズに追従するなど、意図せずに変調幅が変化する場合がある。この場合は動作クロックの周波数が非連続に変化することになるため、後段回路でのノイズが懸念される。
【００５０】
そこで本実施形態では、補正制御部（ＣＡＬ＿ＣＴＬ）１０−５の出力にセレクタ（ＳＥＬ）１０−５７を設け、目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌの更新を停止できるように構成している。図６でセレクタ（ＳＥＬ）１０−５７は、今回の補正で更新されたｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）か、直前に使用したｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）のどちらを出力するかを選択し、変調補正更新信号（ｍｏｄ＿ｃａｌ＿ｅｎ）で制御する。ここで、図中のＺ−１は同期クロック単位での遅延という意味であり、ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）が次の補正のｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）となって出力されることを示している。
【００５１】
つまり、変調補正更新信号が、ｍｏｄ＿ｃａｌ＿ｅｎ＝Ｈのときは今回更新された目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）を変調幅検出部（ＭＯＤ＿ＧＥＮ）１０に出力し、目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌを常に更新するが、Ｌのときは直前に使用した目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）を保持し、目標変調幅ｍｏｄ＿ｗｉｄ＿ｃａｌの更新を停止する。こうすることによって、例えば、スキャナが待機状態の場合は目標変調幅を更新して変調幅の安定化を図るとともに、スキャン動作時は更新を停止し読取画像へのノイズ重畳を回避することができる。これにより、変調幅の切替タイミングで発生するノイズの影響を回避することができる。
【００５２】
なお、ここでは、スキャナを例にとって説明しているが、スキャナの他にも、プリンタでの待機状態とプリント動作状態、ＦＡＸでの待機状態とデータ送信／受信状態、通信機器での待機状態と通信状態、医療機器での待機状態と検査状態といったように、本実施形態で説明したＳＳＣＧを搭載した全ての機器において同様に考えることができる。
【００５３】
また、変調幅検出部（ＭＯＤ＿ＤＥＴ）１０において、ピーク、平均、ボトムのそれぞれの検出動作を確実に行うためには、変調周波数（ｍｏｄ＿ｆｒｅｑ）１周期以上の動作期間を確保する必要がある。１周期以上の動作期間を確保するのは、変調１周期未満ではピーク又はボトムが検出できない可能性があるからである。そのため、図６、図７及び図８の補正制御部（ＣＡＬ＿ＣＴＬ）１０−５には変調周期（ｍｏｄ＿ｆｒｅｑ）を入力し、変調周期（ｍｏｄ＿ｆｒｅｑ）に同期して動作するよう構成する。また、動作期間は固定でなく変調周期（ｍｏｄ＿ｆｒｅｑ）の数（例えば２周期分といったように）で設定するようにしてもよい。符号化部（ＥＮＣＯＲＤＥＲ）１０−５３の動作についても同様に変調周期（ｍｏｄ＿ｆｒｅｑ）に同期して動作する。
【００５４】
また、本実施形態では触れていないが、変調生成部（ＭＯＤ＿ＧＥＮ）８及び変調幅検出部（ＭＯＤ＿ＤＥＴ）１０は入力クロックｒｅｆ＿ｃｋあるいは別途設けられたＰＬＬで生成した変調されていないクロック基準で動作する。
【００５５】
以上のように、本実施形態では図９に示すように、例えばＶＣＯゲインが異なる２つのＶＣＯ（ＶＣＯ１、ＶＣＯ２）があった場合でも、指定した周波数変調幅（Δｆ）となるようにＶＣＯの入力電圧が制御されるため、ＳＳＣＧ１における半導体製造プロセスのバラツキや動作温度／電源電圧の変動に影響されず、変調幅を高精度に合わせることができる。
【００５６】
また、本実施形態に係るＳＳＣＧ１をＡＳＩＣ等の集積回路に内蔵することにより、高精度な変調特性を持つタイミングジェネレータを構成することも可能である。
【００５７】
図１０は本実施形態におけるＳＳＣＧ１を適用したタイミングジェネレータを備えた画像読取装置（スキャナ）のハード構成を示す概略図である。このスキャナ１１１はフラットベッド方式のもので、本体上面に原稿が載置されるコンタクトガラス１０１が設置されている。コンタクトガラス１０１の下方には、第１キャリッジ１０６と第２キャリッジ１０７が２対１の速度で矢印Ａ方向（副走査方向）に移動するように配置されている。第１キャリッジ１０６には光源としてのハロゲンランプ１０２と第１ミラー１０３が搭載され、第２キャリッジ１０７には第２ミラー１０４及び第３ミラー１０５が搭載されている。ハロゲンランプ１０２によって照射された原稿から反射光は第１ミラー１０３、第２ミラー１０４及び第３ミラー１０５によって反射されて結像レンズに１０８に入射し、結像レンズ１０８で集光され、ＣＣＤ（リニアイメージセンサ）１１４の結像面に結像し、ＣＣＤ１１４で光電変換されたアナログ電気信号がセンサボード１１０でデジタル電気信号に変換され、後段に送られる。なお、第１及び第２キャリッジ１０６，１０７が２対１の速度で副走査方向に移動するのは、原稿面からＣＣＤイメージセンサ１１４の結像面までの光路長を一定に保持するためであり、ＣＣＤ４はセンサボード１１０上に搭載されている。
【００５８】
また、コンタクトガラス１０１の上面を覆うように圧板１１２が開閉可能に設けられ、コンタクトガラス１０１上に原稿が載置されたとき、外部からの光がＣＣＤ４に入射しないようにしている。なお、圧板１１２に代えてＡＤＦあるいはＡＲＤＦなどを設け、原稿を自動的に給送することができるように構成することも可能である。また、圧板１１２の第１及び第２キャリッジ１０６，１０７のホームポジション側には基準白板１１３が設けられ、シェーディング補正に使用される。
【００５９】
図１１は、図１０に示したスキャナを搭載した画像形成装置の概略構成を示す図である。画像形成装置１００は、スキャナ１１１とプリンタ１２０を備えている。スキャナ１１１は、タイミング信号発生部（ＴＧ）１１３、ＣＣＤ（イメージセンサ）１１４、ＡＦＥ１１５を備え、ＡＦＥ１１５から１０ビットのＤＯＵＴ信号がＬＶＤＳ（Low Voltage Differential Signaling）１０９に送られる。
【００６０】
一方、プリンタ１２０はプリンタエンジン１２１と、このプリンタエンジン１２１を制御する制御部（プリンタコントローラ）１２２とを有し、両者はＩ／Ｆ１２３により接続されている。制御部１２２はＣＰＵ１２４、画像処理部１２５及びＬＶＤＳ１２６を備え、ＣＰＵ１２４はＴＧ３と相互に通信可能に接続され、ＬＶＤＳ１２６を介して入力された画像信号に基づいてプリンタエンジン１２１を制御し、記録紙に画像を形成させる。プリンタエンジン１２１の画像形成プロセスは種々あり、いずれの形式のプリンタエンジンでも使用できるので、プリンタエンジンに関する説明は省略する。
【００６１】
また、前記スキャナ１１１とプリンタ１２０を備えた画像形成装置は、複写機あるいは単機能のプリンタの他に、コピー機能、プリンタ機能、ファクシミリ機能など複数の機能を備えたデジタル複合機（ＭＦＰ−Multi Function Peripheral）に適用され、これらの機器は、ネットワーク接続し、ネットワーク端末装置からの指示に基づいて画像出力も可能である。この他に、ファクシミリなどの情報処理装置にも適用できる。
【００６２】
なお、ＣＰＵ１２４は図示しないＲＯＭに格納されたプログラムを読み出して図示しないＲＡＭに展開し、当該ＲＡＭをワークエリアとして使用しながら前記プログラムを実行し、プリンタエンジン１２１の制御を実行し、画像形成に必要な処理を行う。プログラムは、例えばＦＤ、ＣＤ、ＤＶＤなどの記録媒体に書き込まれ、当該記録媒体を読み込むことによりダウンロードされ、あるいはネットワークを介してダウンロードされ、使用される。
【００６３】
このように本実施形態に係るＳＳＣＧ１を画像読取装置あるいは画像形成装置に適用すると、周波数変調幅を高精度に合わせ、不要輻射を安定して低減することができる。
【００６４】
また、前記画像読取装置あるいは画像形成装置に、ｍｏｄ＿ｃａｌ＿ｅｎ＝Ｈのときは今回更新されたｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ）を変調幅検出部（ＭＯＤ＿ＧＥＮ）１０に出力し、ｍｏｄ＿ｗｉｄ＿ｃａｌを常に更新するが、Ｌのときは直前に使用したｍｏｄ＿ｗｉｄ＿ｃａｌ（ｎ−１）を保持しｍｏｄ＿ｗｉｄ＿ｃａｌの更新を停止すると、例えば、スキャナが待機状態の場合は目標変調幅を更新し、変調幅の安定化を図るとともに、スキャン動作時は更新を停止し、読取画像へのノイズ重畳を回避することができる。また、画像形成装置では、ノイズの影響を回避した画像形成装置が可能となる。
【００６５】
なお、本発明は本実施形態に限定されるものではなく種々の変形が可能であり、特許請求の範囲に記載された発明の技術思想に含まれる技術的事項の全てが対象となる。
【符号の説明】
【００６６】
１ スペクトラム拡散クロックジェネレータ
２ 位相比較器（ＰＣ）
３ チャージポンプ（ＣＰ）
４ ループフィルタ（ＬＦ）
５ 加算器
６ 電圧制御発振器（ＶＣＯ）
８ 変調生成部（ＭＯＤ＿ＧＥＮ）
１０ 変動幅検出部（ＭＯＤ＿ＤＥＴ）
１００ 画像形成装置
１１１ スキャナ
ｆｂ＿ｃｋ フィードバッククロック
ｍｏｄ＿ｓｉｇ 変調信号
ｍｏｄ＿ｗｉｄ＿ｃａｌ 変調幅設定値
ｍｏｄ＿ｗｉｄ＿ｔｇｔ 変調幅目標値（目標の変動幅）
ｒｅｆ＿ｃｋ 入力クロック
ｓｓ＿ｃｋ 変調クロック
Ｖｐｋ ピーク周波数
Ｖｂｔｍ ボトム周波数
Ｖａｖｅ 平均周波数
Ｖｍｏｄ 変調幅
【先行技術文献】
【特許文献】
【００６７】
【特許文献１】特開２００７−２９５０２７号公報
【特許文献２】特開２００８−０２２３４５号公報
【特許請求の範囲】
【請求項１】
入力クロックとフィードバッククロックとの位相差を検出する検出手段と、
前記検出手段からの位相差信号に応じて電流を供給する供給手段と、
前記供給手段の出力を電圧に変換し、平滑化する平滑化手段と、
入力電圧に応じた周波数のクロックを発生させる可変発振手段と、
変調幅設定値に応じた振幅を持つ変調信号を生成する変調生成手段と、
を有し、前記平滑化手段の出力と前記変調生成手段から出力される変調信号とを加算した信号を可変発振手段に印加し、スペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータであって、
前記可変発振手段で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を前記変調生成手段にフィードバックする変調幅検出手段を備えていること
を特徴とするスペクトラム拡散クロックジェネレータ。
【請求項２】
請求項１記載のスペクトラム拡散クロックジェネレータであって、
前記変調幅検出手段は、スペクトラム拡散クロックのピーク周波数とボトム周波数の差分を平均周波数、ピーク周波数及びボトム周波数のうちの１つで除算した結果に基づいて前記変調幅を検出することを特徴とするスペクトラム拡散クロックジェネレータ。
【請求項３】
請求項１又は２記載のスペクトラム拡散クロックジェネレータであって、
前記フィードバック制御を常に行うモードと、フィードバック制御を停止し、停止する直前の変調幅情報を保持するモードとを備えていることを特徴とするスペクトラム拡散クロックジェネレータ。
【請求項４】
請求項３記載のスペクトラム拡散クロックジェネレータであって、
待機状態ではフィードバック制御を常に行うモードに設定され、動作状態ではフィードバック制御を停止し、停止する直前の変調幅制御情報を保持するモードに切り替えること
を特徴とするスペクトラム拡散クロックジェネレータ。
【請求項５】
請求項１ないし４のいずれか１項に記載のスペクトラム拡散クロックジェネレータが集積回路化されていることを特徴とする回路装置。
【請求項６】
請求項１ないし４のいずれか１項に記載のスペクトラム拡散クロックジェネレータが搭載されているを特徴とする画像読取装置。
【請求項７】
請求項１ないし４のいずれか１項に記載のスペクトラム拡散クロックジェネレータが搭載されていることを特徴とする画像形成装置。
【請求項８】
スペクトラム拡散クロックを生成するスペクトラム拡散クロック生成方法であって、
入力クロックとフィードバッククロックとの位相差を検出し、
前記検出結果に基づいて出力される位相差信号に応じて電流を供給し、
前記供給された電流を電圧に変換して平滑化し、
平滑化された入力電圧に応じた周波数のクロックを発生させ、
変調幅設定値に応じた振幅を持つ変調信号を生成し、
前記入力電圧に応じて発生した周波数のクロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較しその差分を小さくするように新たに変調幅設定値を算出し、
算出した変調幅設定値を前記変調信号の生成にフィードバックさせ、
前記平滑化された電圧に前記フィードバックさせて出力される変調信号を加算し、
前記加算された信号に基づいてスペクトラム拡散クロックを生成すること
を特徴とするスペクトラム拡散クロック生成方法。
【請求項１】
入力クロックとフィードバッククロックとの位相差を検出する検出手段と、
前記検出手段からの位相差信号に応じて電流を供給する供給手段と、
前記供給手段の出力を電圧に変換し、平滑化する平滑化手段と、
入力電圧に応じた周波数のクロックを発生させる可変発振手段と、
変調幅設定値に応じた振幅を持つ変調信号を生成する変調生成手段と、
を有し、前記平滑化手段の出力と前記変調生成手段から出力される変調信号とを加算した信号を可変発振手段に印加し、スペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータであって、
前記可変発振手段で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を前記変調生成手段にフィードバックする変調幅検出手段を備えていること
を特徴とするスペクトラム拡散クロックジェネレータ。
【請求項２】
請求項１記載のスペクトラム拡散クロックジェネレータであって、
前記変調幅検出手段は、スペクトラム拡散クロックのピーク周波数とボトム周波数の差分を平均周波数、ピーク周波数及びボトム周波数のうちの１つで除算した結果に基づいて前記変調幅を検出することを特徴とするスペクトラム拡散クロックジェネレータ。
【請求項３】
請求項１又は２記載のスペクトラム拡散クロックジェネレータであって、
前記フィードバック制御を常に行うモードと、フィードバック制御を停止し、停止する直前の変調幅情報を保持するモードとを備えていることを特徴とするスペクトラム拡散クロックジェネレータ。
【請求項４】
請求項３記載のスペクトラム拡散クロックジェネレータであって、
待機状態ではフィードバック制御を常に行うモードに設定され、動作状態ではフィードバック制御を停止し、停止する直前の変調幅制御情報を保持するモードに切り替えること
を特徴とするスペクトラム拡散クロックジェネレータ。
【請求項５】
請求項１ないし４のいずれか１項に記載のスペクトラム拡散クロックジェネレータが集積回路化されていることを特徴とする回路装置。
【請求項６】
請求項１ないし４のいずれか１項に記載のスペクトラム拡散クロックジェネレータが搭載されているを特徴とする画像読取装置。
【請求項７】
請求項１ないし４のいずれか１項に記載のスペクトラム拡散クロックジェネレータが搭載されていることを特徴とする画像形成装置。
【請求項８】
スペクトラム拡散クロックを生成するスペクトラム拡散クロック生成方法であって、
入力クロックとフィードバッククロックとの位相差を検出し、
前記検出結果に基づいて出力される位相差信号に応じて電流を供給し、
前記供給された電流を電圧に変換して平滑化し、
平滑化された入力電圧に応じた周波数のクロックを発生させ、
変調幅設定値に応じた振幅を持つ変調信号を生成し、
前記入力電圧に応じて発生した周波数のクロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較しその差分を小さくするように新たに変調幅設定値を算出し、
算出した変調幅設定値を前記変調信号の生成にフィードバックさせ、
前記平滑化された電圧に前記フィードバックさせて出力される変調信号を加算し、
前記加算された信号に基づいてスペクトラム拡散クロックを生成すること
を特徴とするスペクトラム拡散クロック生成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１１−３５５５８（Ｐ２０１１−３５５５８Ａ）
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願番号】特願２００９−１７８２０７（Ｐ２００９−１７８２０７）
【出願日】平成２１年７月３０日（２００９．７．３０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願日】平成２１年７月３０日（２００９．７．３０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]