ダイオードの非直線性を補償した基準電圧回路
【課題】ダイオードが持つ温度特性の非直線性を相殺可能とする基準電圧発生回路の提供。
【解決手段】
第１、第２の電流−電圧変換回路１０１、１０２と、第１、第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段（AP1）１２１と、第１、第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路１１１と、を備えた第１の基準電流回路１と、第３、第４の電流−電圧変換回路１０３、１０４と、第３及び第４の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段（AP2）１２２と、第３、第４の電流−電圧変換回路に電流を供給する線形な入出力特性を持つ第２のカレントミラー回路１１２と、を備えた第２の基準電流回路２と、前記第１の基準電流回路の出力電流Ｉ３と前記第２の基準電流回路２の出力電流Ｉ６の差電流を出力する手段１３０と、を有し、前記差電流から第５の電流−電圧変換回路１０５を介して出力電圧Vrefを得る。
【解決手段】
第１、第２の電流−電圧変換回路１０１、１０２と、第１、第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段（AP1）１２１と、第１、第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路１１１と、を備えた第１の基準電流回路１と、第３、第４の電流−電圧変換回路１０３、１０４と、第３及び第４の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段（AP2）１２２と、第３、第４の電流−電圧変換回路に電流を供給する線形な入出力特性を持つ第２のカレントミラー回路１１２と、を備えた第２の基準電流回路２と、前記第１の基準電流回路の出力電流Ｉ３と前記第２の基準電流回路２の出力電流Ｉ６の差電流を出力する手段１３０と、を有し、前記差電流から第５の電流−電圧変換回路１０５を介して出力電圧Vrefを得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ基準電圧回路に関し、特に半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、ダイオードの非直線性を補償した温度特性の小さなＣＭＯＳ基準電圧回路に関する。
【背景技術】
【０００２】
従来のこの種のダイオードの非直線性を補償した基準電圧回路はこれまでも時折見られたが、この分野の専門家を納得させ得る提案はなかった。しかし、最近になって、この分野の専門家も納得し得る提案が行われるようになってきている。
【０００３】
第１の提案はこの分野の最長老Brokawの提案である。第２の提案はこの分野での登録特許数が最も多い本願発明者（木村）の提案である。これら第１、第２の提案回路の特徴は、いずれもダイオードの非直線性を補償し得る回路ブロックとしてダイオードと抵抗からなる回路網を利用している。第３の提案は、新興台湾の大学から発信されたKer et al.の提案回路である。
【０００４】
はじめに、図６を参照して、第１の提案回路であるBrokawの回路を説明する（特許文献１）。特許文献１（US2005/0194957 A1）の明細書では、多くの式を記載して温度特性を説明しているが、ここでは図に示して説明するに止める。
【０００５】
図６において、ダイオードD1、D2の順方向電圧をそれぞれVBE1、VBE2とする。誤差電圧増幅回路AP1は、p-チャネルMOSトタンジスタM1、M2のゲート電圧を制御して誤差電圧増幅回路AP1の差動入力端子電圧VA、VBが等しくなるように動作している。
【０００６】
したがって、
VA＝VB＝VBE1 (1)
となる。
【０００７】
ここで、抵抗R1、R2、R3の共通接続端子の電圧をV1とすると、抵抗R1に流れる電流IR1は、次式(2)で与えられる。
【０００８】
IR1＝（VBE1−V1）/R1＝ΔV1/R1 (2)
【０００９】
また、抵抗R2に流れる電流IR2は、次式(3)で与えられる。
【００１０】
IR2＝（V1−VBE2）/R2＝ΔV2/R2 (3)
【００１１】
抵抗R3に流れる電流IR3は、次式(4)で与えられる。
【００１２】
IR3＝V1/R3 (4)
ここで、電流について次式(5)が成り立つ。
【００１３】
IR1＝IR2＋IR3 (5)
【００１４】
式(5)と式(2)、(3)、(4)から次式(6)の関係が成り立つ。
【００１５】
ΔV1/R1＝ΔV2/R2＋V1/R3 (6)
【００１６】
ここで、温度特性を考慮すると、ダイオード１の順方向電圧VBE1は、良く知られているように、負の温度特性（温度係数の値がマイナス）を持つ。しかも、この温度特性は、低温になるほど、その傾きが小さくなり、ここで問題とされている非直線性の原因を作り出している。
【００１７】
簡単のために、抵抗R1、R2、R3（、R4）の温度特性はないものとすると、トランジスタM3から供給される電流I3は、トランジスタM２から供給される電流I2に比例し、
I2=IR1(＝ΔV1/R1)
である。
【００１８】
VREF(＝I3R4)が温度特性を持たないことより、抵抗R1、R2、R3の共通接続端子の電圧V1は、ダイオード１の順方向電圧VBE1から一定電圧値だけ小さくした電圧となり、図示すれば、VBE1を下に平行移動した曲線となる。
【００１９】
一方、(6)式から、ダイオード２の順方向電圧VBE2は、V1の負の温度特性を相殺するように、更に大きな負の温度特性を持つことになる。すなわち、図７に示したような温度特性を持つ電圧とならないと、温度特性を相殺できないことがわかる。
【００２０】
Brokawによる回路（図６参照）のSPICEシミュレーション値（出力電圧Vrefの温度特性）を、図８に示す。図８に示すように、-55℃〜135℃の190℃の温度範囲において±0.15%の温度偏差が得られている。
【００２１】
次に、図９を参照して、木村の回路（特願2005-016902号；本願出願時未公開）について説明しておく。図９において、ダイオードD１、D２の順方向電圧をそれぞれVBE1、VBE2とする。誤差電圧増幅回路（差動増幅回路又はOP amp）AP1はトランジスタM1、M2のゲート電圧を制御して誤差電圧増幅回路AP1の差動入力端子電圧VA、VBが等しくなるように動作している。
【００２２】
したがって、
VA＝VB＝V1 (7)
となる。
【００２３】
ここで、抵抗R1に流れる電流IR1、抵抗R３に流れる電流IR3は、次式(8)、(9)とそれぞれ表される。
【００２４】
IR1＝（V1−VBE1）/R1＝ΔV1/R1 (8)
【００２５】
IR3＝（V1−VBE2）/R3＝ΔV2/R3 (9)
【００２６】
ここで、簡単のために抵抗R1、R2、R3、R4（、R5）の温度特性はないものとし、IR1、IR3ともに温度特性を持たないものとすると、IR1＝IR3の場合に、
ΔV1/R1＝ΔV2/R3 (10)
となる。
【００２７】
したがって、(10)式の両辺ともに温度特性を持たないためには、VBE1、VBE2ともにV1から一定電圧値だけ小さくした電圧となり、図示すればV1をそれぞれ下に平行移動した曲線となる。
【００２８】
すなわち、図１０に示したような温度特性を持つ電圧とならないと温度特性を相殺できないことがわかる。
【００２９】
この回路のSPICEシミュレーション値が図１１に示されている。電源電圧1.2Vの時に、R1＝1.2kΩ、R2＝70kΩ、R3＝2.408kΩ、R4＝38kΩ、R5＝20kΩ、ダイオードD1を単位ダイオード、ダイオードD2は単位ダイオードを2個並列接続(X2)とし、トランジスタM1、M2、M3を等しくしてカレントミラー比を1:1:1とした場合である。-46℃で542.5mV、27℃で541.2mV、100℃で542.4mVが得られ、温度特性は、146℃の温度範囲で＋0.185%となり、常温(27℃)で最小電圧となり、低温（-46℃）、高温で電圧が微小に上昇する微小ではあるが、お椀型の温度特性が得られた。
【００３０】
SPICEシミュレーションでは、始めはお椀を伏せた型になったが、抵抗R3の値を変えることで直線化でき、たまたま上記の値の場合に直線を微妙に越えてしまい、お椀型の温度特性となった。
【００３１】
次に、Ker et al.の回路について説明する。図１２に示すKer et al.の回路（非特許文献１のFig.3参照）は、p-ch（ｐチャネル）とn-ch(ｎチャネル)の２つの番場の回路を用い、両者の出力電流を減算して、温度特性を相殺すると説明している。図１３は、そのメカニズムを説明する図である（非特許文献１のFig.２、特許文献２（US2005/0264345 A1）のFig.7等参照）。
【００３２】
図１３（A）に示すように、ダイオード接続されたpnpトランジスタと、p-chトランジスタＭ１、Ｍ２から構成されたカレントミラー回路を含む番場の回路を、出力電流I1である第１の基準電流回路とし、ダイオード接続されたnpnトランジスタと、n-chトランジスタＭ３、Ｍ４から構成されたカレントミラー回路を含む番場の回路を出力電流I2である第２の基準電流回路とし、第２の基準電流回路の出力電流I2から第１の基準電流回路の出力電流I1を引き算して、
ΔI(＝I2−I1)
を得ている。
【００３３】
図１３（B）、図１３（D）に示すように、第１、第２の基準電流回路の出力電流I1、I2ともに温度特性はお椀型で示してあるが、番場の回路（特許文献３）を始め一般的なこの種の回路では、温度特性は、お椀型をひっくり返した形となることが報告されている。
【００３４】
図１３に示されたように、第１、第２の基準電流回路の出力電流I1、I2について、
I1<<I2
とするためには、第１の基準電流回路と第２の基準電流回路では並列接続されるダイオードの数や抵抗値を大きく異ならせる必要があることは言うまでもないが、pnpトランジスタ、p-chトランジスタとnpnトランジスタ、n-chトランジスタとの間のそれぞれの特性が一致する訳もなく、どの程度の相殺度が実現できるかに疑問が涌こう。
【００３５】
番場の回路は、特許文献３（特開平11-45125号公報）あるいは特許文献４（米国特許明細書第6,160,391号)に示される。
【００３６】
Banba et al.の論文（”A CMOS Band-Gap Reference Circuit with Sub 1V Operation,” 1998 IEEE Symposium on VLSI Circuits Digest of technical Papers 19.3 pp. 228-229.あるいは、そのfull paperであるIEEE Journal of Solid-State Circuits, Vol. 34, No. 5, pp. 670-674, May 1999.）が通常は参照されているが、図１２に示される抵抗R1a、R1b、R2a、R2b（ただし、R2b_NPNとR1b_NPNは入れ違えになっている。）で分圧して誤差電圧増幅回路への入力電圧を、ダイオード電圧を分圧した電圧値に設定するやり方は、番場の特許明細書の図６(US PatentではFig. 8)そのものであるが、上述したBanba et al.の論文には記載されていないために、特開平11-45125以降、しかも、Banba et al.の論文発表以降の別の論文発表者の仕事として参照されることが広く行われている。この回路は古く、1997年7月29日の出願であり、発明はそれ以前になされている。
【００３７】
図１２に示した回路（非特許文献１のFig.3）は、極性の異なる２つの番場の回路を組み合わせた構成になっている。第１の基準電流回路では２つのダイオード接続されたpnpトランジスタ（Q1_PNP,Q2_PNP）の面積比を、nPNPとすると、電流I1は、次式（１１）と表される。
【００３８】
I1={VBE2_PNP＋(R2_PNP /R3_PNP)VTln(nPNP)}/R2_PNP (11)
【００３９】
(11)式において、
R1_PNP＝R1a_PNP＋R1b_PNP＝R2_PNP＝R2a_PNP＋R2b_PNP
である。また(11)式において、VBE2_PNPは、Q2_PNPのベース・エミッタ間電圧、VTは熱電圧である。
【００４０】
同様に第２の基準電流回路では２つのダイオード接続されたnpnトランジスタ（Q1_NPN,Q2_NPN）の面積比を、nNPNとすると、電流I2は、次式(12)と表される
【００４１】
I２={VBE2_NPN＋(R2_NPN /R3_NPN)VTln(nNPN)}/R2_NPN (12)
【００４２】
(12)式において、
R1_NPN＝R1a_NPN＋R2b_NPN＝R2_NPN＝R2a_NPN＋R1b_PNP
である。(12)式において、VBE2_NPNは、Q2_NPNのベース・エミッタ間電圧、VTは熱電圧である。なお、正しくはR1_NPN＝R1a_NPN＋R1b_NPN＝R2_NPN＝R2a_NPN＋R2b_PNPである。誤記を訂正すれば、(11)式と(12)式とでは、PNP側とNPN側とでは同一となっている。
【００４３】
ここで、{}内の式
{VBE2_NPN＋（R2_NPN /R3_NPN）VTln(nNPN)}、あるいは
{VBE2_PNP＋（R2_PNP /R3_PNP）VTln(nPNP)}
は従来から良く知られている、この種の基準電圧発生回路――所謂Dobkin et al.（米国特許明細書：US 3,617,859）の発明として知られ、共同発明者の名を冠して、”Widlar bandgap voltege reference”と呼び習わされている基準電圧発生回路――の回路解析式に示される式である。
【００４４】
この種の基準電圧発生回路が筆頭（第1）発明者ではなく共同（第2）発明者の名を冠して呼ばれていることも奇妙ではあるが、それの原因となったのは、共同（第2）発明者単独の論文(R. J. Widlar, “New Developments in IC Voltage Regulators,” IEEE Journal of Solid-State Circuits, Vol. SC-6, No. 1, pp. 2-6, Feb. 1971. )によるが、実は、これら米国特許明細書（US Patent）と論文での回路解析式は、基準電圧発生電圧に直接関わるQ1(VBE1)とQ2(VBE2)との関係式ではなく、Q1とQ2を制御するQ3(VBE3)と基準電圧発生電圧に直接関わるQ2(VBE2)との関係式をVBE3の代わりに、VBE1を用いて表記したものであり、この分野の専門家には理解し難いものである。
【００４５】
その後には、この種の基準電圧発生電圧には自己バイアス手法が用いられ、Q1とQ2に等しい電流を流すことで回路動作も誰もが理解できるものとなった。
【００４６】
この種の基準電圧発生回路においては、出力される基準電圧は、いずれか一方のVBEと２つのVBEの差電圧（ΔVBE）の重み付け加算の式で示される。すなわち、(11)式と(12)式の{}内の式がそれに相当する。
【００４７】
(11)式においては、
ΔVBE＝VTln(nPNP) (13)
である。
【００４８】
(12)式においては、
ΔVBE＝VTln(nNPN) (14)
である。
【００４９】
良く知られているように、ΔVBEは正の温度特性を持ち、VBEはおよそ−1.9mV/℃前後の負の温度特性（温度係数）を持つ。したがって、両者を重み付け加算することで、温度特性を相殺できることになる。その重み付けは、VBEを常温で600mVとすると、VTが常温で26mVであるから、21.9｛＝1.9mV/(26mV/300)｝と求められる。
【００５０】
すなわち、
(R2／R3)ln(n)=21.9 (15)
となる。
【００５１】
この21.9を、抵抗比（R2/R3）とエミッタ面積比nの対数値ln(n)に分配することになる。
【００５２】
1次近似としては、これで正しいのであるが、VBEの負の温度特性の２次的影響を考慮すると、完全には相殺できずに、基準電圧発生回路の出力電圧は、一般的には、常温から温度が上がっても、あるいは下がっても、いずれも場合にも、電圧が低下するお椀を伏せた特性となる。
【００５３】
Ker et al.の回路においては、I2（(12)式）からI1（(11)式）を引き算する訳であるが、差分が現れるためには、当然、I2>I1に設定する必要がある。
【００５４】
しかしながら、(11)式、(12)式では、R2は基準電圧を電流変換する抵抗であるが、元々は、基準電圧の温度特性を相殺するための重み付け加算用の抵抗である。したがって、出力電流をI2>I1に設定するためには、元々、エミッタ面積比nを、NPNとPNPとで大きく異ならせておく必要がある。
【００５５】
すなわち、
R2_NPN<R2_PNP
であるから、簡単のために、
R3_NPN＝R3_PNP
とすれば、
nNPN>>nPNP
に設定する必要がある。
【００５６】
また、極性が異なるNPNとPNPとでは特性が一致することは考えられない。
【００５７】
なお、本願発明者による特許文献５の図４には、ＰＴＡＴと逆ＰＴＡＴ回路を組み合わせて温度特性を持たないようにした基準電流回路が開示されているが、ダイオードの非直線性（温度特性の非線形性）の補償は行われていないことを付言しておく。
【００５８】
【特許文献１】米国特許明細書 US2005/0194957 A1
【特許文献２】米国特許明細書 US2005/0264345 A1
【特許文献３】特開平11-45125号公報
【特許文献４】米国特許明細書 第6,160,391号
【特許文献５】特開平8-123568号公報
【非特許文献１】M.-D. Ker et al.,“New Curvature-Compensation Technique for CMOS Bandgap Reference with Sub-1-V Operation,” (IEEE ISCAS’05), 発行年月日 23-26, May 2005 Fig. 3
【発明の開示】
【発明が解決しようとする課題】
【００５９】
図６、図１２、図１３等を参照して説明した基準電圧回路は、下記記載の問題点を有している。
【００６０】
第１の問題点は、バラツキが大きくなる、ということである。その理由は、ダイオード接続されるトランジスタの極性が異なるNPNとPNPとを用いているために、特性が一致しないためである。
【００６１】
第２の問題点は、高精度化しずらい、ということである。その理由は、元々、温度特性の非線形性が小さな基準電流回路同士で相殺しようとしているために、高精度化することが困難であることによる。
【００６２】
したがって、本発明は、上記問題点に鑑み、低電圧から動作し、温度特性の非直線性を高精度で相殺した小さな任意の基準電圧を出力する基準電圧回路の実現を図るものである。
【課題を解決するための手段】
【００６３】
本願で開示される発明は、上記課題を解決するため、概略以下の構成とされる。
【００６４】
本発明の基準電圧回路は、第１の基準電流回路と第２の基準電流回路と、前記第１の基準電流回路の出力電流と前記第２の基準電流回路の出力電流の差電流を出力する手段と、を備えている。第１の基準電流回路は、第１及び第２の電流−電圧変換回路と、前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第１の制御手段と、前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路に電流をそれぞれ供給する第１のカレントミラー回路と、を備え、第２の基準電流回路は、第３及び第４の電流−電圧変換回路と、前記第３の電流−電圧変換回路の所定の出力電圧と、前記第４の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第２の制御手段と、前記第３の電流−電圧変換回路と前記第４の電流−電圧変換回路に電流を供給する第２のカレントミラー回路と、を備えている。本発明は、前記第１の基準電流回路の出力電流と前記第２の基準電流回路の出力電流の前記差電流から、第５の電流−電圧変換回路を介して出力電圧を得る構成とされる。
【００６５】
本発明において、好ましくは、前記第１及び第２のカレントミラー回路は、線形な入出力特性を持つ線形カレントミラー回路である。
【００６６】
本発明において、前記２つの基準電流回路の出力電流の差電流を出力する手段が、前記第１のカレントミラー回路の出力電流に比例した電流を、それぞれ、前記第３と第４の電流−電圧変換回路に流し込む構成とされ、前記第２のカレントミラー回路の出力電流を受ける前記第５の電流−電圧変換回路を介して出力電圧を得るようにしてもよい。
【００６７】
本発明において、前記第１及び第３の電流−電圧変換回路の各々は、ダイオードからなり、前記第２の電流−電圧変換回路は、１つのダイオード又は並列接続された複数のダイオードと、前記１つ又は複数のダイオードに直列に接続された第１の抵抗と、からなる直列回路に、第２の抵抗を並列に接続して構成され、前記第４の電流−電圧変換回路は、１つのダイオード又は並列接続された複数のダイオードと、前記１つ又は複数のダイオードに直列に接続された第３の抵抗とからなる直列回路に、第４の抵抗を並列に接続して構成され、前記第５の電流−電圧変換回路は、第５の抵抗からなる、構成としてもよい。
【００６８】
本発明において、前記第１の制御手段は、前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧を差動入力し、出力電圧が前記第１のカレントミラー回路の共通ノードを制御する第１の差動増幅回路よりなり、前記第２の制御手段は、前記第３の電流−電圧変換回路の所定の出力電圧と、前記第４の電流−電圧変換回路の所定の出力電圧を差動入力し、出力電圧が前記第２のカレントミラー回路の共通ノードを制御する第２の差動増幅回路よりなる。
【００６９】
本発明において、前記第１の基準電流回路と前記第２の基準電流回路とは、ダイオードの個数が相違し、ダイオードの温度特性の非直線性を異ならせるようにしている。
本発明において、前記ダイオードの少なくとも１つは、ダイオード接続されたバイポーラトランジスタで構成してもよい。
【００７０】
本発明においては、ダイオード（又はダイオード接続されたバイポーラトランジスタ）と抵抗を直列接続し、さらに抵抗を並列接続することで、ダイオード（又はダイオード接続されたバイポーラトランジスタ）の持つ温度特性の非直線性を顕著にすることができ、２つの回路間で精度良く相殺することができる。
【発明の効果】
【００７１】
本発明によれば、温度特性を小さくすることができる。その理由は、本発明においては、ダイオードの温度特性の非直線性が顕著に現れる２つの回路で相殺しているからである。本発明によれば、ダイオードの非直線な温度特性の影響を低減し高精度化可能としている。
【００７２】
本発明によれば、低電圧で動作させることができる。その理由は、本発明においては、出力電圧が1.2V以下（具体的には1.0V以下）の任意の電圧値に設定できるからである。
【００７３】
本発明によれば、高精度化を可能としている。その理由は、本発明においては、比較される２つの基準電流回路の回路トポロジを同一にしているからである。
【発明を実施するための最良の形態】
【００７４】
次に、本発明の実施の形態について図面を参照して詳細に説明する。本発明は、図１を参照すると、第１及び第２の電流−電圧変換回路（１０１、１０２）と、前記第１及び第２の電流−電圧変換回路の所定の出力電圧（VA、VB）が等しくなるように制御する制御手段（１２１）と、第１及び第２の電流−電圧変換回路（１０１、１０２）に電流（I1、I2）をそれぞれ供給する第１のカレントミラー回路（１１１）と、を備えた第１の基準電流回路（１）と、第３及び第４の電流−電圧変換回路（１０３、１０４）と、第３及び第４の電流−電圧変換回路の所定の出力電圧（VC、VD）が等しくなるように制御する制御手段（１２２）と、前記第３及び第４の電流−電圧変換回路（１０３、１０４）にそれぞれ電流（I4、I5）を供給する第２のカレントミラー回路（１１２）と、を備えた第２の基準電流回路（２）と、前第１の基準電流回路（１）の出力電流(I3)と第２の基準電流回路（２）の出力電流(I6)の差電流(Iref)を出力する手段（１３０）と、差電流(Iref)から出力電圧Vrefを得る第５の電流−電圧変換回路（１０５）を備えている。
【００７５】
より詳しくは、本発明においては、第１の基準電流回路（１）は、第１及び第２の電流−電圧変換回路（１０１、１０２）と、ソース（第１端子）が電源（VDD）に共通接続されゲート（制御端子）が共通に接続され第１のカレントミラー回路（１１１）を構成する第１乃至第３のトランジスタ（Ｍ１、Ｍ２、Ｍ３）と、第１の電流−電圧変換回路（１０１）と第１のトランジスタ（Ｍ１）のドレイン（第２端子）との接続点と、第２の電流−電圧変換回路（１０２）と第２のトランジスタ（Ｍ２）のドレインとの接続点とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第１乃至第３のトランジスタの共通のゲートに接続された第１の差動増幅回路（１２１）と、を備えている。第２の基準電流回路（２）は、第３及び第４の電流−電圧変換回路（１０３、１０４）と、ソースが電源（VDD）に共通接続されゲートが共通に接続され第２のカレントミラー回路（１１２）を構成する第４乃至第６のトランジスタ（Ｍ４、Ｍ５、Ｍ６）と、第３の電流−電圧変換回路（１０３）と第４のトランジスタ（Ｍ４）のドレインとの接続点と、第４の電流−電圧変換回路（１０４）と第５のトランジスタ（Ｍ５）のドレインとの接続点とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第４乃至第６のトランジスタの共通のゲートに接続された第２の差動増幅回路（１２２）と、を備えている。第３のトランジスタ（Ｍ３）のドレインからの出力電流（I3）と、第６のトランジスタ（Ｍ６）のドレインからの出力電流（I6）との差電流（Iref）を得る減算回路（１３０）を備え、第５の電流−電圧変換回路（１０５）は、減算回路（１３０）からの差電流（Iref）を電圧に変換し出力電圧（Vref）として取り出される。第１及び第３の電流−電圧変換回路（１０１、１０３）は、カソード端子が接地されたダイオード（Ｄ１）よりなり、第２及び第４の電流−電圧変換回路（１０２、１０４）の各々は、カソード端子が接地された、１つ又は、複数並列に接続されたダイオードと、抵抗との直列回路に、別の抵抗を並列接続した構成とされ、第５の電流−電圧変換回路（１０５）は、一端が接地された抵抗よりなる。本発明において、第２及び第４の電流−電圧変換回路（１０２、１０４）等において、ダイオードの個数等、それぞれの回路トポロジ及び／又は素子値が異なるようにしてもよい。
【００７６】
あるいは、第１の基準電流回路は、図３を参照すると、ダイオード（D1）よりなる第１の電流−電圧変換回路と、一端が接地され複数並列に接続されたダイオード（D2）と、抵抗（R1）との直列回路に、別の抵抗（R2）を並列接続した構成の第２の電流−電圧変換回路と、ソース（第１端子）が電源（VDD）に共通接続されゲート（制御端子）が共通に接続され第１のカレントミラー回路を構成する第１乃至第４のトランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）と、第１の電流−電圧変換回路（D1）と第１のトランジスタ（Ｍ１）のドレイン（第１端子）との接続点（VA）と、第２の電流−電圧変換回路（D2,R1,R2）と第２のトランジスタ（Ｍ２）のドレインとの接続点(VB)とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第１乃至第４トランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）の共通のゲートに接続された第１の差動増幅回路（AP１）と、を備える。第２の基準電流回路は、ダイオード（D3）よりなる第３の電流−電圧変換回路と、一端が接地され複数並列に接続されたダイオード（D4）と、抵抗（R3）との直列回路に、別の抵抗（R４）を並列接続した構成の第４の電流−電圧変換回路と、ソースが電源（VDD）に接続されゲートが共通に接続され第２のカレントミラー回路を構成する第５乃至第７のトランジスタ（Ｍ５、Ｍ６、Ｍ７）と、第３の電流−電圧変換回路（D3）と第５のトランジスタ（Ｍ５）のドレインとの接続点（VC）と、第４の電流−電圧変換回路（D4,R3,R4）と第６のトランジスタ（Ｍ６）のドレインとの接続点(VD)とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第５乃至第７トランジスタ（Ｍ５、Ｍ６、Ｍ７）の共通のゲートに接続されている第２の差動増幅回路（AP２）と、を備え、第３のトランジスタ（Ｍ３）のドレインは、第４の電流−電圧変換回路（D4,R3,R4）と第６のトランジスタ（Ｍ６）のドレインと第２の差動増幅回路（AP２）の非反転入力端子（＋）との接続点に接続され、第４のトランジスタ（Ｍ４）のドレインは第３の電流−電圧変換回路（D3）と第５のトランジスタ（Ｍ５）のドレインと第２の差動増幅回路（AP２）の反転入力端子（−）との接続点に接続される。第７のトランジスタ（Ｍ７）のドレインに一端が接続され他端がGNDに接続された抵抗R5よりなり、第７のトランジスタ（Ｍ７）の電流（I7）を電圧に変換し出力電圧（Vref）として取り出される第５の電流−電圧変換回路とを備えている。本発明においては、第１及び第２の基準電流回路において、第２及び第４の電流−電圧変換回路のそれぞれの前記ダイオードの個数が相違し（D2の個数とD4の個数が相違する）、ダイオードの温度特性の非直線性を異ならせるようにして、出力電圧の温度特性を補償する。第２及び第４の電流−電圧変換回路の抵抗（R1）と抵抗（R3）の抵抗値が異なる値とされ、前記第１及び第２の基準電流回路における出力電流の値を異ならせるようにしてもよい。
【００７７】
あるいは、第１の基準電流回路は、図５を参照すると、ダイオードD1よりなる第１の電流−電圧変換回路と、一端が接地され複数並列に接続されたダイオードD2と、抵抗R1との直列回路に、別の抵抗R2を並列接続した構成の第２の電流−電圧変換回路と、ソース（第１端子）が電源（VDD）に共通接続されゲート（制御端子）が共通に接続され第１のカレントミラー回路を構成する第１乃至第３のトランジスタ（Ｍ１、Ｍ２、Ｍ３）と、第１の電流−電圧変換回路（D1）と第１のトランジスタ（Ｍ１）のドレイン（第２端子）との接続点と、第２の電流−電圧変換回路（D2,R1,R2）と第２のトランジスタ（Ｍ２）のドレインとの接続点とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第１乃至第３トランジスタ（Ｍ１、Ｍ２、Ｍ３）の共通のゲートに接続された第１の差動増幅回路（AP1）と、を備えている。第２の基準電流回路は、一端が接地され複数並列に接続されたダイオード（D３）と、抵抗（R３）との直列回路に、別の抵抗（R４）を並列接続した構成の第３の電流−電圧変換回路と、ソースが電源に接続されゲートが共通に接続され第２のカレントミラー回路を構成する第４及び第５のトランジスタ（Ｍ４、Ｍ５）と、第１の電流−電圧変換回路（D1）と第１のトランジスタ（Ｍ１）のドレインとの接続点（VA）と、第３の電流−電圧変換回路（D3、R3、R4）と第４のトランジスタ（Ｍ４）のドレインとの接続点（VC）とに、反転入力端子、非反転入力端子がそれぞれ接続され、出力端子が第４及び第５のトランジスタ（Ｍ４、Ｍ５）の共通のゲートに接続された第２の差動増幅回路（AP2）と、を備えている。第３のトランジスタ（Ｍ３）のドレインは第４のトランジスタ（Ｍ４）のドレインと共通接続され、第２の差動増幅回路（AP2）の非反転入力端子（＋）に接続されている。第５のトランジスタ（Ｍ５）のドレインに一端が接続され、他端がGNDに接続され、第５のトランジスタ（Ｍ５）のドレイン電流を受け電圧（Vref）に変換する電流−電圧変換回路をなす抵抗（R5）とを備えている。本発明においては、第１及び第２の基準電流回路において、第２及び第３の電流−電圧変換回路のそれぞれの前記ダイオードの個数が相違し（D2の個数とD3の個数が相違する）、ダイオードの温度特性の非直線性を異ならせるようにして、出力電圧の温度特性を補償する。本発明によれば、ダイオードの温度特性の非直線性が顕著に現れる２つの回路で相殺しているからである。本発明によれば、ダイオードの非直線な温度特性の影響を低減し高精度化可能としている。
【００７８】
本発明によれば、1V以上、あるいは1V以下の任意の出力電圧が得られ、特性・性能向上を図ることができる。出力電圧を1V以下にすることで1.2V程度の電圧から動作可とし低電圧化を可能としている。以下、本発明の回路構成、動作についてその詳細を説明する。
【００７９】
図１は、本発明（請求項１）の実施形態に記載されたＣＭＯＳ基準電圧回路の一実施例の回路構成を示す図である。
【００８０】
図１２及び図１３を参照して説明した、Ker et al.の回路においては、pnpトランジスタ、p-chトランジスタとnpnトランジスタ、n-chトランジスタを用いて、両者間で、出力電流を減算することで温度特性を相殺していた。２つの基準電流回路を同一の回路トポロジとして、温度特性を相殺すべき重要なダイオードやカレントミラー回路をpnpトランジスタかnpnトランジスタ、あるいはp-chトランジスタかn-chトランジスタのいずれか一方のみにすれば、特性を揃えられ、温度特性をより正確に相殺できるようになることは想像に難くない。
【００８１】
図１を参照すると、本発明の実施形態においては、第１の電流−電圧変換回路１０１及び第２の電流−電圧変換回路１０２には、それぞれ、第１のカレントミラー回路１１１を介して、電流I1、I2が供給され、電圧に変換され、それぞれの端子電圧（VA,VB）が、第１の誤差電圧増幅回路（差動増幅回路あるいはOP amp）１２１の逆正相及び正相入力電圧となっている。
【００８２】
第１の誤差電圧増幅回路１２１の出力電圧は、第１のカレントミラー回路１１１を制御し、第１の電流−電圧変換回路１０１、及び第２の電流−電圧変換回路１０２の端子電圧が等しくなるように動作している。より詳細には、第１の誤差電圧増幅回路１２１の出力端子は、ソースが電源VDDに共通接続され、ゲートが共通接続され第１のカレントミラー回路１１１を構成するｐチャネルＭＯＳトランジスタＭ１、Ｍ２、Ｍ３の共通接続されたゲートに接続され、ｐチャネルＭＯＳトランジスタＭ１と第１の電流−電圧変換回路１０１との接続点、ｐチャネルＭＯＳトランジスタＭ２と第２の電流−電圧変換回路１０２との接続点は第１の誤差電圧増幅回路１２１の反転入力端子（−）、非反転入力端子（＋）にそれぞれ接続されている。
【００８３】
また、第１のカレントミラー回路１１１のｐチャネルＭＯＳトランジスタＭ３のドレインを介して電流I1、I2に比例した電流I3が出力される。第１、第２の電流−電圧変換回路１０１、１０２、第１のカレントミラー１１１回路、第１の誤差電圧増幅回路（AP1）１２１により、第１の基準電流回路１が構成されている。
【００８４】
次に、第３の電流−電圧変換回路１０３、及び第４の電流−電圧変換回路１０４には、それぞれ第２のカレントミラー回路１１２を介して電流I4、I5が供給され、電圧に変換され、それぞれの端子電圧が、第２の誤差電圧増幅回路１２２の逆相及び正相入力電圧となっている。
【００８５】
第２の誤差電圧増幅回路１２２の出力電圧は、第２のカレントミラー回路１１２を制御し、第３の電流−電圧変換回路１０３、及び第４の電流−電圧変換回路１０４の端子電圧が等しくなるように動作している。より詳細には、第２の誤差電圧増幅回路１２２の出力端子は、ソースが電源ＶＤＤに共通接続され、ゲートが共通接続され第２のカレントミラー１１２を構成するｐチャネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ６の共通接続されたゲートに接続され、ｐチャネルＭＯＳトランジスタＭ４と第３の電流−電圧変換回路１０３との接続点、ｐチャネルＭＯＳトランジスタＭ５と第４の電流−電圧変換回路１０４との接続点は第２の誤差電圧増幅回路１２２の反転入力端子（−）、非反転入力端子（＋）にそれぞれ接続されている。
【００８６】
また、第２のカレントミラー回路１１２のｐチャネルＭＯＳトランジスタＭ６のドレインから電流I4、I5に比例した電流I６が出力される。
【００８７】
第３、第４の電流−電圧変換回路１０３、１０４、第２のカレントミラー回路１１２、第２の誤差電圧増幅回路（AP2）１２２により、第２の基準電流回路２が構成されている。
【００８８】
さらに、第２のカレントミラー回路１１２を介して出力される電流I6は、減算回路１３０に入力され、第１のカレントミラー回路１１１を介して出力される電流I3が減じられて出力電流Irefとして、第５の電流−電圧変換回路１０５に供給されて端子電圧Vrefを供給している。
【００８９】
ここで、図２に示すように、第１のカレントミラー回路１１１を介して出力される電流I3の温度特性の非直線性の方が大きく、第２のカレントミラー回路１１２を介して出力される電流I６の温度特性の非直線性の方が小さいものとする。
Iref（＝I6−I3）
の値を正の値とした場合に温度特性の非直線性が相殺され得る電流値I6、I3が存在し得る。
【実施例１】
【００９０】
さらに付け加えると、番場の回路のように、元々、ダイオード接続されたトランジスタの温度特性の非直線性が僅かにしか現れない回路同士で相殺するよりも、ダイオード接続されたトランジスタの温度特性の非直線性が顕著に現れる回路同士で相殺する方が、温度特性は、精度良く相殺することができる。
【００９１】
上記した第１乃至第５の電流−電圧変換回路の具体的な構成として、図３に示すような電流−電圧変換回路を適用した場合について説明する。一般に、こうした回路においては、図１の第１(３)の電流−電圧変換回路、及び第２(４)の電流−電圧変換回路を全く同一の回路構成とすると、動作点が無数となって、定まらない。
【００９２】
そこで、本実施例では、図３に示すように、第１(３)の電流−電圧変換回路と、第２(４)の電流−電圧変換回路では、回路トポロジを同一とし、回路定数を変えている。
【００９３】
具体的には、
第１の電流−電圧変換回路１０１は、1個のダイオードＤ１とし、
第３の電流−電圧変換回路１０３は、1個のダイオードＤ３とし、
第２の電流−電圧変換回路１０２では、抵抗Ｒ１がダイオードＤ２と直列に接続され、さらにこの抵抗Ｒ１とダイオードＤ２（２個並列）とは並列に抵抗Ｒ２が接続されている。
【００９４】
さらに、第２の電流−電圧変換回路１０２と第４の電流−電圧変換回路１０４では、複数並列に接続されるダイオードD２の個数と、複数並列に接続されるダイオードD4の個数を、それぞれ、2個と4個として、第１の基準電流回路からの出力電流I3と、第２の基準電流回路からの出力電流I6の値が異なるようにし、さらにダイオードの温度特性の非直線性が異なるように意図している。以下、動作を説明する。
【００９５】
図３において、ダイオード（又はダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により、逆相、正相の２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
【００９６】
したがって、
VA＝VB＝VF1 (16)
である。
【００９７】
ここで、簡単のために、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (17)
となる。
【００９８】
ただし、電流I1は、第1の電流−電圧変換回路を構成するダイオードD1に直接流れて電圧変換されるが、第2の電流−電圧変換回路については、電流I2は抵抗R1を介してダイオードD2に流れる電流と抵抗R2に流れる電流に２分される。
【００９９】
I1＝I2＝(VF1―VF2)/R1＋VF1/R2
＝{VF1＋（R2/R1）ΔVF}/R2 (18)
となる。
【０１００】
ここで、VF1はおよそ−1.9mV/℃の温度特性（温度係数）を持つ。また、VF2もおよそ−1.9mV/℃の温度特性（温度係数）を持つ。
【０１０１】
ここで、D1をいずれも単位ダイオード、D2を単位ダイオードのn倍であるとすると、ΔVF(=VF1―VF2)は、次式(19)と表わされる。
【０１０２】
ΔVF＝VTln[n{I1/(I2−VF1/R2)}] (19)
【０１０３】
ここで、
I1＝I2
であるから、常に、
I1>(I2−VF1/R2)
であり、
I1/(I2−VF1/R2)>１
が成り立つ。
【０１０４】
よって、(19)式のlnの項は、常に正(>0)であることが理解される。すなわち、ΔVFは良く知られているように、この回路においても、正の温度特性を持つようになる。
【０１０５】
したがって、この温度特性は、熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。
【０１０６】
すなわち、(18)式の{VF1＋(R2/R1)ΔVF}の項の温度特性は、負の温度特性を持つVF1と、正の温度特性を持つΔVFに抵抗比(R2/R1)を設定し重み付け加算することで、ほぼ相殺することができる。
【０１０７】
さらに、詳しく見ると、
VF1はおよそ−1.9mV/℃の負の温度特性を持ち、
電流（VF1/R2）は負の温度特性を持つ。
【０１０８】
したがって、式（19）のn{I1/(I2−VF1/R2)}は、負の温度特性を持ち、その対数値ln[n{I1/(I2−VF1/R2)}]は、多少の負の温度特性を持つことになる。
【０１０９】
すなわち、(18)式において、
VF1の項は負の温度特性を持ち、
ΔVFの項は正の温度特性を持つのであるが、このΔVFの項は、正の温度特性を持つVTと、負の温度特性を持つln[n{I1/(I2−VF1/R2)}]の積で表される。
【０１１０】
ここで注目すべきは、電流（VF1/R2）の項である。この項（VF1/R2）には、ダイオードの順方向電圧VFの温度特性の非直線性が現れ、負の温度特性を持つVF1の項に現れるVFの温度特性の非直線性と、正の温度特性を持つΔVFの項に現れるVFの温度特性の非直線性が重畳されて現れる。
【０１１１】
したがって、基準電流回路の出力電流I3には、従来回路で詳しく説明した番場の回路よりも、VFの温度特性の非直線性が顕著に現れることになる。しかも、抵抗R2により、その影響を可変設定できるのである。
【０１１２】
さらに、電流I1、I2に比例した第１の基準電流回路の出力電流I3、I4は、それぞれ、ダイオードD3からなる第３の電流−電圧変換回路と、ダイオードD4と抵抗R3、R4からなる第４の電流−電圧変換回路に供給されている。
【０１１３】
同様に、ダイオード（又はダイオード接続されたバイポーラトランジスタ）D3、D4の順方向電圧を、VF3、VF4とすると、OP amp（AP2）により、逆相、正相の２つの入力端子電圧が等しく（VC＝VD）なるように制御される。
【０１１４】
したがって、
VC＝VD＝VF3 (20)
である。
【０１１５】
ここで、簡単のために、ＭＯＳトランジスタＭ5とＭ6の電流が等しいとすると、
【０１１６】
I5＝I6 (21)
となる。
【０１１７】
ただし、電流I5は第３の電流−電圧変換回路を構成するダイオードD3に直接流れて電圧変換されるが、第４の電流−電圧変換回路については、電流I6は抵抗R3を介してダイオードD4に流れる電流と抵抗R4に流れる電流に２分される。
【０１１８】
I4＋I5＝I3＋I6
＝(VF3―VF4)/R3＋VF3/R4
＝{VF3＋（R4/R3）ΔVF^}/R4 (22)
となる。
【０１１９】
ここで、VF3はおよそ−1.9mV/℃の温度特性（温度係数）を持つ。また、VF4もおよそ−1.9mV/℃の温度特性（温度係数）を持つ。
【０１２０】
ここで、D3をいずれも単位ダイオード、D4を単位ダイオードのn^倍であるとすると、
ΔVF^＝VTln[n^{(I4＋I5)/(I3＋I6−VF3/R4)}] (23)
と表わされる。
【０１２１】
ここで、
I3＝I4、I5＝I6
であるから、
I3＋I4＝I3＋I6
である。
【０１２２】
よって、常に、
(I4＋I5)>(I3＋I6−VF3/R4)
であり、
(I4＋I5)/(I3＋I6−VF3/R4)>１
が成り立つ。
【０１２３】
したがって、(23)式のlnの項は常に正(>0)であることが理解される。すなわち、ΔVF^は、良く知られているように、この回路においても、正の温度特性を持つようになる。したがって、この温度特性は、熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。
【０１２４】
すなわち、(22)式の{VF3＋(R4/R3)ΔVF^}の項の温度特性は、負の温度特性を持つVF3と、正の温度特性を持つΔVF^に抵抗比(R4/R3)を掛け重み付け加算することで、ほぼ相殺することができる。
【０１２５】
さらに、詳しく見ると、VF3はおよそ−1.9mV/℃の負の温度特性を持ち、電流（VF3/R4）は負の温度特性を持つ。
【０１２６】
したがって、
n^{(I4＋I5)/(I3＋I6−VF3/R4)}
は負の温度特性を持ち、その対数値
ln[n^{(I4＋I5)/(I3＋I6−VF3/R4)}]
は、多少の負の温度特性を持つことになる。
【０１２７】
すなわち、(22)式において、
VF3の項は、負の温度特性を持ち、
ΔVF^の項は、正の温度特性を持つのであるが、ΔVF^の項は、正の温度特性を持つVTと、負の温度特性を持つln[n^{(I4＋I5)/(I3＋I6−VF3/R4)}]の積で表されることになる。
【０１２８】
ここで、注目すべきは、電流（VF3/R4）の項である。この項（VF3/R4）には、VFの温度特性の非直線性が現れ、負の温度特性を持つVF3の項に現れるVFの温度特性の非直線性と正の温度特性を持つΔVF^の項に現れるVFの温度特性の非直線性が重畳されて現れる。
【０１２９】
したがって、この基準電流回路の内部の駆動電流(I4＋I5)、(I3＋I6)には、従来回路で詳しく説明した番場の回路よりも、VFの温度特性の非直線性が顕著に現れることになる。しかも、抵抗R4によりその影響を可変設定できるのである。
【０１３０】
一方、第２の基準電流回路の出力電流I7は、電流I5、I6に比例する電流である。第２の基準電流回路の内部の駆動電流(I4＋I5)、(I3＋I6)には、第１の基準電流回路の出力電流I3、I4が供給されているから、
第１の基準電流回路でnを小さな値にし、
第２の基準電流回路でn^を大きな値に設定し、
R1<R3
とすることで、第１の基準電流回路の内部の駆動電流I1、I2に、VFの温度特性の非直線性が顕著に現れるように設定する。
【０１３１】
逆に、第２の基準電流回路の内部の駆動電流(I4＋I5)、(I3＋I6)に、VFの温度特性の非直線性がそれほど顕著には現れないように設定すると、第２の基準電流回路の内部の駆動電流(I4＋I5)、(I3＋I6)に現れるVFの温度特性の非直線性が、第１の基準電流回路から供給される出力電流I3、I4が持つVFの温度特性の非直線性と同一になるように設定することも可能になる。
【０１３２】
したがって、第２の基準電流回路の出力電流I7は、VFの温度特性の非直線性が除かれた電流に設定できる。すなわち、第２の基準電流回路の出力電流I7は、温度特性が十二分に相殺された一定電流に設定できる。
【０１３３】
上述した詳しい動作説明から、第１の基準電流回路の出力電流I４、I３を、それぞれ、ダイオードD3からなる第３の電流−電圧変換回路と、ダイオードD4と抵抗R3、R4からなる第４の電流−電圧変換回路に供給することで、第２の基準電流回路の内部の駆動電流から第１の基準電流回路の出力電流I3、I4を減算する機能が実現されていることがわかる。
【０１３４】
［シミュレーション結果の例］
SPICEシミュレーションの例として、VDD＝1.2V、R1＝3.74KΩ、R2＝200KΩ、R3＝8KΩ、R4＝200KΩ、R5＝100KΩ、D1、D3を単位ダイオード（X1）、D2を単位ダイオードの2倍（X2）、D4を単位ダイオードの4倍（X4）、第１のカレントミラー回路の電流比をM1:M2:M3:M4: =2:2:1.2:1.2、第１のカレントミラー回路の電流比をM5:M6:M7=2:2:2に設定した場合に、図４に示すシミュレーション結果が得られた。
【０１３５】
VREFの値は、常温で最大電圧となり、低温、高温で電圧が極々微小に減少する極々微小ではあるがお椀を伏せた型の温度特性が得られ、−53℃で291.3128 ｍV、27℃で291.3697 mV、107℃で291.3119 mVが得られた。温度特性は160℃の変化で−0.020146%(-60μV)と極々微小である。
【実施例２】
【０１３６】
第１の基準電流回路の出力を１つにして、図５のように変更しても良い。図５において、ＭＯＳトランジスタＭ１とＭ２とＭ３は第１のカレントミラー回路を構成し、共通ゲート電圧はOP amp（AP1）により、OP ampの逆相、正相の２つの入力端子電圧が等しくなるように制御され、それにより第１のカレントミラー回路に流れる電流が決定される第１の基準電流回路を構成している。
【０１３７】
OP amp（AP1）の逆相、正相の２つの入力端子はそれぞれダイオードD1からなる第１の電流−電圧変換回路とダイオードD2と抵抗R1が直列接続され、さらにそれらにR2が並列接続されてなる第２の電流−電圧変換回路に接続されている。
【０１３８】
また、ＭＯＳトランジスタＭ4とＭ5は第２のカレントミラー回路を構成し、共通ゲート電圧はOP amp（ＡＰ2）により、OP ampの逆相、正相の２つの入力端子電圧が等しくなるように制御され、それにより第２のカレントミラー回路に流れる電流が決定される第２の基準電流回路を構成している。
【０１３９】
OP amp（AP2）の２つの入力端子はそれぞれダイオードD1からなる第１の電流−電圧変換回路とダイオードD3と抵抗R3が直列接続され、さらにそれらにR4が並列接続されてなる第３の電流−電圧変換回路に接続されている。
【０１４０】
本実施例において、図３の実施例１からの変更は、ダイオードD1からなる第１の電流−電圧変換回路を、第１の基準電流回路と第２の基準電流回路とで共有し、第１の基準電流回路からの出力を１つに減らしたことである。第１の基準電流回路は、ダイオードD1からなる第１の電流−電圧変換回路とダイオードD2と抵抗R1とR2からなる第２の電流−電圧変換回路よりなる。第２の基準電流回路は、第１の基準電流回路と共用する第１の電流−電圧変換回路とダイオードD3と抵抗R3とR4からなる第３の電流−電圧変換回路よりなる。
【０１４１】
ダイオードD3と抵抗R3とR4からなる第３の電流−電圧変換回路には、第１の基準電流回路から第１のカレントミラー回路を介して出力される電流I3と、第２のカレントミラー回路から供給される電流I4とが同時に供給されている。
【０１４２】
図５において、ダイオード（又はダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により逆相、正相の２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
【０１４３】
したがって、
VA＝VB＝VF1 (24)
である。
【０１４４】
ここで、簡単のために、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (25)
となる。
【０１４５】
ただし、電流I1は第1の電流−電圧変換回路を構成するダイオードD1に直接流れて電圧変換されるが、第2の電流−電圧変換回路については、電流I2は抵抗R1を介してダイオードD2に流れる電流と抵抗R2に流れる電流に２分される。
【０１４６】
I1＝I2＝(VF1―VF2)/R1＋VF1/R2
＝{VF1＋（R2/R1）ΔVF}/R2 (26)
となる。
【０１４７】
ここで、VF1はおよそ−1.9mV/℃の温度特性（温度係数）を持つ。また、VF2もおよそ−1.9mV/℃の温度特性（温度係数）を持つ。
【０１４８】
D1をいずれも単位ダイオード、D2を単位ダイオードのn倍であるとすると、
ΔVF＝VTln[n{I1/(I2−VF1/R2)}] (27)
と表わされる。
【０１４９】
ここで、
I1＝I2
であるから、常に、
I1>(I2−VF1/R2)
であり、
I1/(I2−VF1/R2)>１
が成り立つ。よって、(27)式のlnの項は常に正(>0)であることが理解される。
【０１５０】
すなわち、ΔVFは良く知られているように、この回路においても、正の温度特性を持つようになる。したがって、この温度特性は熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。
【０１５１】
すなわち、(26)式の{VF1＋(R2/R1)ΔVF}の項の温度特性は、負の温度特性を持つVF1と正の温度特性を持つΔVFを、抵抗比(R2/R1)を設定して重み付け加算することでほぼ相殺することができる。
【０１５２】
さらに、詳しく見ると、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、電流（VF1/R2）は負の温度特性を持つ。
【０１５３】
したがって、n{I1/(I2−VF1/R2)}は、負の温度特性を持ち、その対数値ln[n{I1/(I2−VF1/R2)}]は多少の負の温度特性を持つことになる。
【０１５４】
すなわち、(26)式において、
VF1の項は負の温度特性を持ち、
ΔVFの項は正の温度特性を持つのであるが、ΔVFの項は正の温度特性を持つVTと負の温度特性を持つln[n{I1/(I2−VF1/R2)}]の積で表されることになる。
【０１５５】
ここで注目すべきは電流（VF1/R2）の項である。この項（VF1/R2）には、VFの温度特性の非直線性が現れ、負の温度特性を持つVF1の項に現れるVFの温度特性の非直線性と正の温度特性を持つΔVFの項に現れるVFの温度特性の非直線性が重畳されて現れる。
【０１５６】
したがって、この基準電流回路の出力電流I3には、従来回路で詳しく説明した番場の回路よりもVFの温度特性の非直線性が顕著に現れることになる。しかも、抵抗R2によりその影響を可変設定できるのである。
【０１５７】
さらに、電流I1、I2に比例した第１の基準電流回路の出力電流I3は、ダイオードD3と抵抗R3、R4からなる第３の電流−電圧変換回路に供給されている。
【０１５８】
同様に、ダイオード（又はダイオード接続されたバイポーラトランジスタ）D3の順方向電圧をVF3とすると、OP amp（AP2）により逆相、正相の２つの入力端子電圧が等しく（VC＝VA）なるように制御される。
【０１５９】
したがって、
VA＝VC＝VF1 (28)
である。
【０１６０】
ここで、簡単のために、ＭＯＳトランジスタＭ1とＭ2の電流I1、I2と、M３、M4の電流の和I3＋I4が等しいとすると、
I1＝I2＝I3＋I4 (29)
となる。
【０１６１】
ただし、第３の電流−電圧変換回路に供給される電流(I3＋I4)は、抵抗R3を介してダイオードD3に流れる電流と抵抗R4に流れる電流に２分される。
【０１６２】
I3＋I4＝(VF1―VF3)/R3＋VF1/R4
＝{VF1＋（R4/R3）ΔVF^}/R4 (30)
となる。
【０１６３】
ここで上述したように、VF1はおよそ−1.9mV/℃の温度特性を持つ。また、VF3もおよそ−1.9mV/℃の温度特性を持つ。
【０１６４】
D3を単位ダイオードのn^倍であるとすると、ΔVF^（＝VF1-VF3）は、
ΔVF^＝VTln[n^{I1/(I3＋I4−VF1/R4)}] (31)
と表わされる。
【０１６５】
ここで、
I3＋I4＝I1
である。よって、常に、
I1>(I3＋I4−VF1/R4)
であり、
I1/(I3＋I4−VF1/R4) >１
が成り立つ。したがって、(31)式のlnの項は常に正(>0)であることが理解される。
【０１６６】
すなわち、ΔVF^は良く知られているように、この回路においても正の温度特性を持つようになる。したがって、この温度特性は熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。
【０１６７】
すなわち、(30)式の{VF1＋（R4/R3）ΔVF^}の項の温度特性は、負の温度特性を持つVF1と、正の温度特性を持つΔVF^を、抵抗比(R4/R3)を設定して重み付け加算することでほぼ相殺することができる。
【０１６８】
さらに、詳しく見ると、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、電流（VF3/R4）は負の温度特性を持つ。
【０１６９】
したがって、n^{I1/(I3＋I4−VF1/R4)}は、負の温度特性を持ち、その対数値ln[n^{I1/(I3＋I4−VF1/R4)}]は多少の負の温度特性を持つことになる。
【０１７０】
すなわち、(30)式において、
VF1の項は負の温度特性を持ち、
ΔVF^の項は正の温度特性を持つのであるが、ΔVF^の項は正の温度特性を持つVTと負の温度特性を持つln[n^{I1/(I3＋I4−VF1/R4)}]の積で表されることになる。
【０１７１】
ここで注目すべきは、電流（VF3/R4）の項である。この項（VF3/R4）には、VFの温度特性の非直線性が現れ、負の温度特性を持つVF1の項に現れるVFの温度特性の非直線性と正の温度特性を持つΔVF^の項に現れるVFの温度特性の非直線性が重畳されて現れる。
【０１７２】
したがって、この基準電流回路の内部の駆動電流(I3＋I4)には、従来回路で詳しく説明した番場の回路よりもVFの温度特性の非直線性が顕著に現れることになる。しかも抵抗R4によりその影響を可変設定できるのである。
【０１７３】
一方、第２の基準電流回路の出力電流I5は電流I4に比例する電流である。第２の基準電流回路の内部の駆動電流(I3＋I4)には、第１の基準電流回路の出力電流I3が供給されているから、
第１の基準電流回路でn（D2はD1のn倍）を小さな値にし、
第２の基準電流回路でn^（D3はD1のn^倍）を大きな値に設定し、
R1<R3
とすることで、第１の基準電流回路の内部の駆動電流I1、I2に、VFの温度特性の非直線性が顕著に現れるように設定する。逆に、第２の基準電流回路の内部の駆動電流(I3＋I4)に、VFの温度特性の非直線性がそれほど顕著には現れないように設定すると、第２の基準電流回路の内部の駆動電流(I3＋I4)に現れるVFの温度特性の非直線性が、第１の基準電流回路から供給される出力電流I3が持つVFの温度特性の非直線性と同一になるように設定することも可能になる。
【０１７４】
したがって、第２の基準電流回路の出力電流I5は、VFの温度特性の非直線性が除かれた電流に設定できる。すなわち、第２の基準電流回路の出力電流I5は、温度特性が十二分に相殺された一定電流に設定できる。
【０１７５】
上述した詳しい動作説明から、第１の基準電流回路の出力電流I3をダイオードD3と抵抗R3、R4からなる第３の電流−電圧変換回路に供給することで、第２の基準電流回路の内部の駆動電流から第１の基準電流回路の出力電流I3を減算する機能が実現されていることがわかる。
【０１７６】
本発明の活用例として、LSI上に集積される各種基準電圧回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、LSIへの供給電源電圧が低下してきており、このため、電源電圧が1V前後でも動作する温度変動がない安定した基準電圧回路が必要になってきている。本発明は、そうした要望に答えることができる。
【０１７７】
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０１７８】
【図１】本発明の実施形態の回路構成を示す図である。
【図２】本発明の実施形態の特性を示す図である。
【図３】本発明の第１の実施例の回路構成を示す図である。
【図４】本発明の第１の実施例の特性（シミュレーション結果）を示す図である。
【図５】本発明の第２の実施例の回路構成を示す図である。
【図６】Brokawが提案した従来の基準電圧回路の構成を示す図である。
【図７】Brokawが提案した従来の基準電圧回路の動作を説明する図である。
【図８】Brokawが提案した従来の基準電圧回路で得られた特性を示す図である（シミュレーション）。
【図９】木村が提案した基準電圧回路（本願出願時未公開）の一例を示す図である。
【図１０】木村が提案した基準電圧回路の動作を説明する図である。
【図１１】木村が提案した基準電圧回路で得られた特性図（シミュレーション結果）である。
【図１２】Ker et al.が提案した従来の基準電圧回路の構成を示す図である。
【図１３】Ker et al.が提案した従来の基準電圧回路の動作を説明する図である。
【符号の説明】
【０１７９】
１０１ 第１の電流電圧変換回路（I-V1）
１０２ 第２の電流電圧変換回路（I-V2）
１０３ 第３の電流電圧変換回路（I-V3）
１０４ 第４の電流電圧変換回路（I-V4）
１０５ 第５の電流電圧変換回路（I-V5）
１１１ 第１のカレントミラー回路
１１２ 第２のカレントミラー回路
１２１ 第１の誤差電圧増幅回路（AP1）
１２２ 第２の誤差電圧増幅回路（AP2）
１３０ 減算回路
【技術分野】
【０００１】
本発明は、ＣＭＯＳ基準電圧回路に関し、特に半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、ダイオードの非直線性を補償した温度特性の小さなＣＭＯＳ基準電圧回路に関する。
【背景技術】
【０００２】
従来のこの種のダイオードの非直線性を補償した基準電圧回路はこれまでも時折見られたが、この分野の専門家を納得させ得る提案はなかった。しかし、最近になって、この分野の専門家も納得し得る提案が行われるようになってきている。
【０００３】
第１の提案はこの分野の最長老Brokawの提案である。第２の提案はこの分野での登録特許数が最も多い本願発明者（木村）の提案である。これら第１、第２の提案回路の特徴は、いずれもダイオードの非直線性を補償し得る回路ブロックとしてダイオードと抵抗からなる回路網を利用している。第３の提案は、新興台湾の大学から発信されたKer et al.の提案回路である。
【０００４】
はじめに、図６を参照して、第１の提案回路であるBrokawの回路を説明する（特許文献１）。特許文献１（US2005/0194957 A1）の明細書では、多くの式を記載して温度特性を説明しているが、ここでは図に示して説明するに止める。
【０００５】
図６において、ダイオードD1、D2の順方向電圧をそれぞれVBE1、VBE2とする。誤差電圧増幅回路AP1は、p-チャネルMOSトタンジスタM1、M2のゲート電圧を制御して誤差電圧増幅回路AP1の差動入力端子電圧VA、VBが等しくなるように動作している。
【０００６】
したがって、
VA＝VB＝VBE1 (1)
となる。
【０００７】
ここで、抵抗R1、R2、R3の共通接続端子の電圧をV1とすると、抵抗R1に流れる電流IR1は、次式(2)で与えられる。
【０００８】
IR1＝（VBE1−V1）/R1＝ΔV1/R1 (2)
【０００９】
また、抵抗R2に流れる電流IR2は、次式(3)で与えられる。
【００１０】
IR2＝（V1−VBE2）/R2＝ΔV2/R2 (3)
【００１１】
抵抗R3に流れる電流IR3は、次式(4)で与えられる。
【００１２】
IR3＝V1/R3 (4)
ここで、電流について次式(5)が成り立つ。
【００１３】
IR1＝IR2＋IR3 (5)
【００１４】
式(5)と式(2)、(3)、(4)から次式(6)の関係が成り立つ。
【００１５】
ΔV1/R1＝ΔV2/R2＋V1/R3 (6)
【００１６】
ここで、温度特性を考慮すると、ダイオード１の順方向電圧VBE1は、良く知られているように、負の温度特性（温度係数の値がマイナス）を持つ。しかも、この温度特性は、低温になるほど、その傾きが小さくなり、ここで問題とされている非直線性の原因を作り出している。
【００１７】
簡単のために、抵抗R1、R2、R3（、R4）の温度特性はないものとすると、トランジスタM3から供給される電流I3は、トランジスタM２から供給される電流I2に比例し、
I2=IR1(＝ΔV1/R1)
である。
【００１８】
VREF(＝I3R4)が温度特性を持たないことより、抵抗R1、R2、R3の共通接続端子の電圧V1は、ダイオード１の順方向電圧VBE1から一定電圧値だけ小さくした電圧となり、図示すれば、VBE1を下に平行移動した曲線となる。
【００１９】
一方、(6)式から、ダイオード２の順方向電圧VBE2は、V1の負の温度特性を相殺するように、更に大きな負の温度特性を持つことになる。すなわち、図７に示したような温度特性を持つ電圧とならないと、温度特性を相殺できないことがわかる。
【００２０】
Brokawによる回路（図６参照）のSPICEシミュレーション値（出力電圧Vrefの温度特性）を、図８に示す。図８に示すように、-55℃〜135℃の190℃の温度範囲において±0.15%の温度偏差が得られている。
【００２１】
次に、図９を参照して、木村の回路（特願2005-016902号；本願出願時未公開）について説明しておく。図９において、ダイオードD１、D２の順方向電圧をそれぞれVBE1、VBE2とする。誤差電圧増幅回路（差動増幅回路又はOP amp）AP1はトランジスタM1、M2のゲート電圧を制御して誤差電圧増幅回路AP1の差動入力端子電圧VA、VBが等しくなるように動作している。
【００２２】
したがって、
VA＝VB＝V1 (7)
となる。
【００２３】
ここで、抵抗R1に流れる電流IR1、抵抗R３に流れる電流IR3は、次式(8)、(9)とそれぞれ表される。
【００２４】
IR1＝（V1−VBE1）/R1＝ΔV1/R1 (8)
【００２５】
IR3＝（V1−VBE2）/R3＝ΔV2/R3 (9)
【００２６】
ここで、簡単のために抵抗R1、R2、R3、R4（、R5）の温度特性はないものとし、IR1、IR3ともに温度特性を持たないものとすると、IR1＝IR3の場合に、
ΔV1/R1＝ΔV2/R3 (10)
となる。
【００２７】
したがって、(10)式の両辺ともに温度特性を持たないためには、VBE1、VBE2ともにV1から一定電圧値だけ小さくした電圧となり、図示すればV1をそれぞれ下に平行移動した曲線となる。
【００２８】
すなわち、図１０に示したような温度特性を持つ電圧とならないと温度特性を相殺できないことがわかる。
【００２９】
この回路のSPICEシミュレーション値が図１１に示されている。電源電圧1.2Vの時に、R1＝1.2kΩ、R2＝70kΩ、R3＝2.408kΩ、R4＝38kΩ、R5＝20kΩ、ダイオードD1を単位ダイオード、ダイオードD2は単位ダイオードを2個並列接続(X2)とし、トランジスタM1、M2、M3を等しくしてカレントミラー比を1:1:1とした場合である。-46℃で542.5mV、27℃で541.2mV、100℃で542.4mVが得られ、温度特性は、146℃の温度範囲で＋0.185%となり、常温(27℃)で最小電圧となり、低温（-46℃）、高温で電圧が微小に上昇する微小ではあるが、お椀型の温度特性が得られた。
【００３０】
SPICEシミュレーションでは、始めはお椀を伏せた型になったが、抵抗R3の値を変えることで直線化でき、たまたま上記の値の場合に直線を微妙に越えてしまい、お椀型の温度特性となった。
【００３１】
次に、Ker et al.の回路について説明する。図１２に示すKer et al.の回路（非特許文献１のFig.3参照）は、p-ch（ｐチャネル）とn-ch(ｎチャネル)の２つの番場の回路を用い、両者の出力電流を減算して、温度特性を相殺すると説明している。図１３は、そのメカニズムを説明する図である（非特許文献１のFig.２、特許文献２（US2005/0264345 A1）のFig.7等参照）。
【００３２】
図１３（A）に示すように、ダイオード接続されたpnpトランジスタと、p-chトランジスタＭ１、Ｍ２から構成されたカレントミラー回路を含む番場の回路を、出力電流I1である第１の基準電流回路とし、ダイオード接続されたnpnトランジスタと、n-chトランジスタＭ３、Ｍ４から構成されたカレントミラー回路を含む番場の回路を出力電流I2である第２の基準電流回路とし、第２の基準電流回路の出力電流I2から第１の基準電流回路の出力電流I1を引き算して、
ΔI(＝I2−I1)
を得ている。
【００３３】
図１３（B）、図１３（D）に示すように、第１、第２の基準電流回路の出力電流I1、I2ともに温度特性はお椀型で示してあるが、番場の回路（特許文献３）を始め一般的なこの種の回路では、温度特性は、お椀型をひっくり返した形となることが報告されている。
【００３４】
図１３に示されたように、第１、第２の基準電流回路の出力電流I1、I2について、
I1<<I2
とするためには、第１の基準電流回路と第２の基準電流回路では並列接続されるダイオードの数や抵抗値を大きく異ならせる必要があることは言うまでもないが、pnpトランジスタ、p-chトランジスタとnpnトランジスタ、n-chトランジスタとの間のそれぞれの特性が一致する訳もなく、どの程度の相殺度が実現できるかに疑問が涌こう。
【００３５】
番場の回路は、特許文献３（特開平11-45125号公報）あるいは特許文献４（米国特許明細書第6,160,391号)に示される。
【００３６】
Banba et al.の論文（”A CMOS Band-Gap Reference Circuit with Sub 1V Operation,” 1998 IEEE Symposium on VLSI Circuits Digest of technical Papers 19.3 pp. 228-229.あるいは、そのfull paperであるIEEE Journal of Solid-State Circuits, Vol. 34, No. 5, pp. 670-674, May 1999.）が通常は参照されているが、図１２に示される抵抗R1a、R1b、R2a、R2b（ただし、R2b_NPNとR1b_NPNは入れ違えになっている。）で分圧して誤差電圧増幅回路への入力電圧を、ダイオード電圧を分圧した電圧値に設定するやり方は、番場の特許明細書の図６(US PatentではFig. 8)そのものであるが、上述したBanba et al.の論文には記載されていないために、特開平11-45125以降、しかも、Banba et al.の論文発表以降の別の論文発表者の仕事として参照されることが広く行われている。この回路は古く、1997年7月29日の出願であり、発明はそれ以前になされている。
【００３７】
図１２に示した回路（非特許文献１のFig.3）は、極性の異なる２つの番場の回路を組み合わせた構成になっている。第１の基準電流回路では２つのダイオード接続されたpnpトランジスタ（Q1_PNP,Q2_PNP）の面積比を、nPNPとすると、電流I1は、次式（１１）と表される。
【００３８】
I1={VBE2_PNP＋(R2_PNP /R3_PNP)VTln(nPNP)}/R2_PNP (11)
【００３９】
(11)式において、
R1_PNP＝R1a_PNP＋R1b_PNP＝R2_PNP＝R2a_PNP＋R2b_PNP
である。また(11)式において、VBE2_PNPは、Q2_PNPのベース・エミッタ間電圧、VTは熱電圧である。
【００４０】
同様に第２の基準電流回路では２つのダイオード接続されたnpnトランジスタ（Q1_NPN,Q2_NPN）の面積比を、nNPNとすると、電流I2は、次式(12)と表される
【００４１】
I２={VBE2_NPN＋(R2_NPN /R3_NPN)VTln(nNPN)}/R2_NPN (12)
【００４２】
(12)式において、
R1_NPN＝R1a_NPN＋R2b_NPN＝R2_NPN＝R2a_NPN＋R1b_PNP
である。(12)式において、VBE2_NPNは、Q2_NPNのベース・エミッタ間電圧、VTは熱電圧である。なお、正しくはR1_NPN＝R1a_NPN＋R1b_NPN＝R2_NPN＝R2a_NPN＋R2b_PNPである。誤記を訂正すれば、(11)式と(12)式とでは、PNP側とNPN側とでは同一となっている。
【００４３】
ここで、{}内の式
{VBE2_NPN＋（R2_NPN /R3_NPN）VTln(nNPN)}、あるいは
{VBE2_PNP＋（R2_PNP /R3_PNP）VTln(nPNP)}
は従来から良く知られている、この種の基準電圧発生回路――所謂Dobkin et al.（米国特許明細書：US 3,617,859）の発明として知られ、共同発明者の名を冠して、”Widlar bandgap voltege reference”と呼び習わされている基準電圧発生回路――の回路解析式に示される式である。
【００４４】
この種の基準電圧発生回路が筆頭（第1）発明者ではなく共同（第2）発明者の名を冠して呼ばれていることも奇妙ではあるが、それの原因となったのは、共同（第2）発明者単独の論文(R. J. Widlar, “New Developments in IC Voltage Regulators,” IEEE Journal of Solid-State Circuits, Vol. SC-6, No. 1, pp. 2-6, Feb. 1971. )によるが、実は、これら米国特許明細書（US Patent）と論文での回路解析式は、基準電圧発生電圧に直接関わるQ1(VBE1)とQ2(VBE2)との関係式ではなく、Q1とQ2を制御するQ3(VBE3)と基準電圧発生電圧に直接関わるQ2(VBE2)との関係式をVBE3の代わりに、VBE1を用いて表記したものであり、この分野の専門家には理解し難いものである。
【００４５】
その後には、この種の基準電圧発生電圧には自己バイアス手法が用いられ、Q1とQ2に等しい電流を流すことで回路動作も誰もが理解できるものとなった。
【００４６】
この種の基準電圧発生回路においては、出力される基準電圧は、いずれか一方のVBEと２つのVBEの差電圧（ΔVBE）の重み付け加算の式で示される。すなわち、(11)式と(12)式の{}内の式がそれに相当する。
【００４７】
(11)式においては、
ΔVBE＝VTln(nPNP) (13)
である。
【００４８】
(12)式においては、
ΔVBE＝VTln(nNPN) (14)
である。
【００４９】
良く知られているように、ΔVBEは正の温度特性を持ち、VBEはおよそ−1.9mV/℃前後の負の温度特性（温度係数）を持つ。したがって、両者を重み付け加算することで、温度特性を相殺できることになる。その重み付けは、VBEを常温で600mVとすると、VTが常温で26mVであるから、21.9｛＝1.9mV/(26mV/300)｝と求められる。
【００５０】
すなわち、
(R2／R3)ln(n)=21.9 (15)
となる。
【００５１】
この21.9を、抵抗比（R2/R3）とエミッタ面積比nの対数値ln(n)に分配することになる。
【００５２】
1次近似としては、これで正しいのであるが、VBEの負の温度特性の２次的影響を考慮すると、完全には相殺できずに、基準電圧発生回路の出力電圧は、一般的には、常温から温度が上がっても、あるいは下がっても、いずれも場合にも、電圧が低下するお椀を伏せた特性となる。
【００５３】
Ker et al.の回路においては、I2（(12)式）からI1（(11)式）を引き算する訳であるが、差分が現れるためには、当然、I2>I1に設定する必要がある。
【００５４】
しかしながら、(11)式、(12)式では、R2は基準電圧を電流変換する抵抗であるが、元々は、基準電圧の温度特性を相殺するための重み付け加算用の抵抗である。したがって、出力電流をI2>I1に設定するためには、元々、エミッタ面積比nを、NPNとPNPとで大きく異ならせておく必要がある。
【００５５】
すなわち、
R2_NPN<R2_PNP
であるから、簡単のために、
R3_NPN＝R3_PNP
とすれば、
nNPN>>nPNP
に設定する必要がある。
【００５６】
また、極性が異なるNPNとPNPとでは特性が一致することは考えられない。
【００５７】
なお、本願発明者による特許文献５の図４には、ＰＴＡＴと逆ＰＴＡＴ回路を組み合わせて温度特性を持たないようにした基準電流回路が開示されているが、ダイオードの非直線性（温度特性の非線形性）の補償は行われていないことを付言しておく。
【００５８】
【特許文献１】米国特許明細書 US2005/0194957 A1
【特許文献２】米国特許明細書 US2005/0264345 A1
【特許文献３】特開平11-45125号公報
【特許文献４】米国特許明細書 第6,160,391号
【特許文献５】特開平8-123568号公報
【非特許文献１】M.-D. Ker et al.,“New Curvature-Compensation Technique for CMOS Bandgap Reference with Sub-1-V Operation,” (IEEE ISCAS’05), 発行年月日 23-26, May 2005 Fig. 3
【発明の開示】
【発明が解決しようとする課題】
【００５９】
図６、図１２、図１３等を参照して説明した基準電圧回路は、下記記載の問題点を有している。
【００６０】
第１の問題点は、バラツキが大きくなる、ということである。その理由は、ダイオード接続されるトランジスタの極性が異なるNPNとPNPとを用いているために、特性が一致しないためである。
【００６１】
第２の問題点は、高精度化しずらい、ということである。その理由は、元々、温度特性の非線形性が小さな基準電流回路同士で相殺しようとしているために、高精度化することが困難であることによる。
【００６２】
したがって、本発明は、上記問題点に鑑み、低電圧から動作し、温度特性の非直線性を高精度で相殺した小さな任意の基準電圧を出力する基準電圧回路の実現を図るものである。
【課題を解決するための手段】
【００６３】
本願で開示される発明は、上記課題を解決するため、概略以下の構成とされる。
【００６４】
本発明の基準電圧回路は、第１の基準電流回路と第２の基準電流回路と、前記第１の基準電流回路の出力電流と前記第２の基準電流回路の出力電流の差電流を出力する手段と、を備えている。第１の基準電流回路は、第１及び第２の電流−電圧変換回路と、前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第１の制御手段と、前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路に電流をそれぞれ供給する第１のカレントミラー回路と、を備え、第２の基準電流回路は、第３及び第４の電流−電圧変換回路と、前記第３の電流−電圧変換回路の所定の出力電圧と、前記第４の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第２の制御手段と、前記第３の電流−電圧変換回路と前記第４の電流−電圧変換回路に電流を供給する第２のカレントミラー回路と、を備えている。本発明は、前記第１の基準電流回路の出力電流と前記第２の基準電流回路の出力電流の前記差電流から、第５の電流−電圧変換回路を介して出力電圧を得る構成とされる。
【００６５】
本発明において、好ましくは、前記第１及び第２のカレントミラー回路は、線形な入出力特性を持つ線形カレントミラー回路である。
【００６６】
本発明において、前記２つの基準電流回路の出力電流の差電流を出力する手段が、前記第１のカレントミラー回路の出力電流に比例した電流を、それぞれ、前記第３と第４の電流−電圧変換回路に流し込む構成とされ、前記第２のカレントミラー回路の出力電流を受ける前記第５の電流−電圧変換回路を介して出力電圧を得るようにしてもよい。
【００６７】
本発明において、前記第１及び第３の電流−電圧変換回路の各々は、ダイオードからなり、前記第２の電流−電圧変換回路は、１つのダイオード又は並列接続された複数のダイオードと、前記１つ又は複数のダイオードに直列に接続された第１の抵抗と、からなる直列回路に、第２の抵抗を並列に接続して構成され、前記第４の電流−電圧変換回路は、１つのダイオード又は並列接続された複数のダイオードと、前記１つ又は複数のダイオードに直列に接続された第３の抵抗とからなる直列回路に、第４の抵抗を並列に接続して構成され、前記第５の電流−電圧変換回路は、第５の抵抗からなる、構成としてもよい。
【００６８】
本発明において、前記第１の制御手段は、前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧を差動入力し、出力電圧が前記第１のカレントミラー回路の共通ノードを制御する第１の差動増幅回路よりなり、前記第２の制御手段は、前記第３の電流−電圧変換回路の所定の出力電圧と、前記第４の電流−電圧変換回路の所定の出力電圧を差動入力し、出力電圧が前記第２のカレントミラー回路の共通ノードを制御する第２の差動増幅回路よりなる。
【００６９】
本発明において、前記第１の基準電流回路と前記第２の基準電流回路とは、ダイオードの個数が相違し、ダイオードの温度特性の非直線性を異ならせるようにしている。
本発明において、前記ダイオードの少なくとも１つは、ダイオード接続されたバイポーラトランジスタで構成してもよい。
【００７０】
本発明においては、ダイオード（又はダイオード接続されたバイポーラトランジスタ）と抵抗を直列接続し、さらに抵抗を並列接続することで、ダイオード（又はダイオード接続されたバイポーラトランジスタ）の持つ温度特性の非直線性を顕著にすることができ、２つの回路間で精度良く相殺することができる。
【発明の効果】
【００７１】
本発明によれば、温度特性を小さくすることができる。その理由は、本発明においては、ダイオードの温度特性の非直線性が顕著に現れる２つの回路で相殺しているからである。本発明によれば、ダイオードの非直線な温度特性の影響を低減し高精度化可能としている。
【００７２】
本発明によれば、低電圧で動作させることができる。その理由は、本発明においては、出力電圧が1.2V以下（具体的には1.0V以下）の任意の電圧値に設定できるからである。
【００７３】
本発明によれば、高精度化を可能としている。その理由は、本発明においては、比較される２つの基準電流回路の回路トポロジを同一にしているからである。
【発明を実施するための最良の形態】
【００７４】
次に、本発明の実施の形態について図面を参照して詳細に説明する。本発明は、図１を参照すると、第１及び第２の電流−電圧変換回路（１０１、１０２）と、前記第１及び第２の電流−電圧変換回路の所定の出力電圧（VA、VB）が等しくなるように制御する制御手段（１２１）と、第１及び第２の電流−電圧変換回路（１０１、１０２）に電流（I1、I2）をそれぞれ供給する第１のカレントミラー回路（１１１）と、を備えた第１の基準電流回路（１）と、第３及び第４の電流−電圧変換回路（１０３、１０４）と、第３及び第４の電流−電圧変換回路の所定の出力電圧（VC、VD）が等しくなるように制御する制御手段（１２２）と、前記第３及び第４の電流−電圧変換回路（１０３、１０４）にそれぞれ電流（I4、I5）を供給する第２のカレントミラー回路（１１２）と、を備えた第２の基準電流回路（２）と、前第１の基準電流回路（１）の出力電流(I3)と第２の基準電流回路（２）の出力電流(I6)の差電流(Iref)を出力する手段（１３０）と、差電流(Iref)から出力電圧Vrefを得る第５の電流−電圧変換回路（１０５）を備えている。
【００７５】
より詳しくは、本発明においては、第１の基準電流回路（１）は、第１及び第２の電流−電圧変換回路（１０１、１０２）と、ソース（第１端子）が電源（VDD）に共通接続されゲート（制御端子）が共通に接続され第１のカレントミラー回路（１１１）を構成する第１乃至第３のトランジスタ（Ｍ１、Ｍ２、Ｍ３）と、第１の電流−電圧変換回路（１０１）と第１のトランジスタ（Ｍ１）のドレイン（第２端子）との接続点と、第２の電流−電圧変換回路（１０２）と第２のトランジスタ（Ｍ２）のドレインとの接続点とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第１乃至第３のトランジスタの共通のゲートに接続された第１の差動増幅回路（１２１）と、を備えている。第２の基準電流回路（２）は、第３及び第４の電流−電圧変換回路（１０３、１０４）と、ソースが電源（VDD）に共通接続されゲートが共通に接続され第２のカレントミラー回路（１１２）を構成する第４乃至第６のトランジスタ（Ｍ４、Ｍ５、Ｍ６）と、第３の電流−電圧変換回路（１０３）と第４のトランジスタ（Ｍ４）のドレインとの接続点と、第４の電流−電圧変換回路（１０４）と第５のトランジスタ（Ｍ５）のドレインとの接続点とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第４乃至第６のトランジスタの共通のゲートに接続された第２の差動増幅回路（１２２）と、を備えている。第３のトランジスタ（Ｍ３）のドレインからの出力電流（I3）と、第６のトランジスタ（Ｍ６）のドレインからの出力電流（I6）との差電流（Iref）を得る減算回路（１３０）を備え、第５の電流−電圧変換回路（１０５）は、減算回路（１３０）からの差電流（Iref）を電圧に変換し出力電圧（Vref）として取り出される。第１及び第３の電流−電圧変換回路（１０１、１０３）は、カソード端子が接地されたダイオード（Ｄ１）よりなり、第２及び第４の電流−電圧変換回路（１０２、１０４）の各々は、カソード端子が接地された、１つ又は、複数並列に接続されたダイオードと、抵抗との直列回路に、別の抵抗を並列接続した構成とされ、第５の電流−電圧変換回路（１０５）は、一端が接地された抵抗よりなる。本発明において、第２及び第４の電流−電圧変換回路（１０２、１０４）等において、ダイオードの個数等、それぞれの回路トポロジ及び／又は素子値が異なるようにしてもよい。
【００７６】
あるいは、第１の基準電流回路は、図３を参照すると、ダイオード（D1）よりなる第１の電流−電圧変換回路と、一端が接地され複数並列に接続されたダイオード（D2）と、抵抗（R1）との直列回路に、別の抵抗（R2）を並列接続した構成の第２の電流−電圧変換回路と、ソース（第１端子）が電源（VDD）に共通接続されゲート（制御端子）が共通に接続され第１のカレントミラー回路を構成する第１乃至第４のトランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）と、第１の電流−電圧変換回路（D1）と第１のトランジスタ（Ｍ１）のドレイン（第１端子）との接続点（VA）と、第２の電流−電圧変換回路（D2,R1,R2）と第２のトランジスタ（Ｍ２）のドレインとの接続点(VB)とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第１乃至第４トランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）の共通のゲートに接続された第１の差動増幅回路（AP１）と、を備える。第２の基準電流回路は、ダイオード（D3）よりなる第３の電流−電圧変換回路と、一端が接地され複数並列に接続されたダイオード（D4）と、抵抗（R3）との直列回路に、別の抵抗（R４）を並列接続した構成の第４の電流−電圧変換回路と、ソースが電源（VDD）に接続されゲートが共通に接続され第２のカレントミラー回路を構成する第５乃至第７のトランジスタ（Ｍ５、Ｍ６、Ｍ７）と、第３の電流−電圧変換回路（D3）と第５のトランジスタ（Ｍ５）のドレインとの接続点（VC）と、第４の電流−電圧変換回路（D4,R3,R4）と第６のトランジスタ（Ｍ６）のドレインとの接続点(VD)とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第５乃至第７トランジスタ（Ｍ５、Ｍ６、Ｍ７）の共通のゲートに接続されている第２の差動増幅回路（AP２）と、を備え、第３のトランジスタ（Ｍ３）のドレインは、第４の電流−電圧変換回路（D4,R3,R4）と第６のトランジスタ（Ｍ６）のドレインと第２の差動増幅回路（AP２）の非反転入力端子（＋）との接続点に接続され、第４のトランジスタ（Ｍ４）のドレインは第３の電流−電圧変換回路（D3）と第５のトランジスタ（Ｍ５）のドレインと第２の差動増幅回路（AP２）の反転入力端子（−）との接続点に接続される。第７のトランジスタ（Ｍ７）のドレインに一端が接続され他端がGNDに接続された抵抗R5よりなり、第７のトランジスタ（Ｍ７）の電流（I7）を電圧に変換し出力電圧（Vref）として取り出される第５の電流−電圧変換回路とを備えている。本発明においては、第１及び第２の基準電流回路において、第２及び第４の電流−電圧変換回路のそれぞれの前記ダイオードの個数が相違し（D2の個数とD4の個数が相違する）、ダイオードの温度特性の非直線性を異ならせるようにして、出力電圧の温度特性を補償する。第２及び第４の電流−電圧変換回路の抵抗（R1）と抵抗（R3）の抵抗値が異なる値とされ、前記第１及び第２の基準電流回路における出力電流の値を異ならせるようにしてもよい。
【００７７】
あるいは、第１の基準電流回路は、図５を参照すると、ダイオードD1よりなる第１の電流−電圧変換回路と、一端が接地され複数並列に接続されたダイオードD2と、抵抗R1との直列回路に、別の抵抗R2を並列接続した構成の第２の電流−電圧変換回路と、ソース（第１端子）が電源（VDD）に共通接続されゲート（制御端子）が共通に接続され第１のカレントミラー回路を構成する第１乃至第３のトランジスタ（Ｍ１、Ｍ２、Ｍ３）と、第１の電流−電圧変換回路（D1）と第１のトランジスタ（Ｍ１）のドレイン（第２端子）との接続点と、第２の電流−電圧変換回路（D2,R1,R2）と第２のトランジスタ（Ｍ２）のドレインとの接続点とに、反転入力端子と非反転入力端子がそれぞれ接続され、出力端子が第１乃至第３トランジスタ（Ｍ１、Ｍ２、Ｍ３）の共通のゲートに接続された第１の差動増幅回路（AP1）と、を備えている。第２の基準電流回路は、一端が接地され複数並列に接続されたダイオード（D３）と、抵抗（R３）との直列回路に、別の抵抗（R４）を並列接続した構成の第３の電流−電圧変換回路と、ソースが電源に接続されゲートが共通に接続され第２のカレントミラー回路を構成する第４及び第５のトランジスタ（Ｍ４、Ｍ５）と、第１の電流−電圧変換回路（D1）と第１のトランジスタ（Ｍ１）のドレインとの接続点（VA）と、第３の電流−電圧変換回路（D3、R3、R4）と第４のトランジスタ（Ｍ４）のドレインとの接続点（VC）とに、反転入力端子、非反転入力端子がそれぞれ接続され、出力端子が第４及び第５のトランジスタ（Ｍ４、Ｍ５）の共通のゲートに接続された第２の差動増幅回路（AP2）と、を備えている。第３のトランジスタ（Ｍ３）のドレインは第４のトランジスタ（Ｍ４）のドレインと共通接続され、第２の差動増幅回路（AP2）の非反転入力端子（＋）に接続されている。第５のトランジスタ（Ｍ５）のドレインに一端が接続され、他端がGNDに接続され、第５のトランジスタ（Ｍ５）のドレイン電流を受け電圧（Vref）に変換する電流−電圧変換回路をなす抵抗（R5）とを備えている。本発明においては、第１及び第２の基準電流回路において、第２及び第３の電流−電圧変換回路のそれぞれの前記ダイオードの個数が相違し（D2の個数とD3の個数が相違する）、ダイオードの温度特性の非直線性を異ならせるようにして、出力電圧の温度特性を補償する。本発明によれば、ダイオードの温度特性の非直線性が顕著に現れる２つの回路で相殺しているからである。本発明によれば、ダイオードの非直線な温度特性の影響を低減し高精度化可能としている。
【００７８】
本発明によれば、1V以上、あるいは1V以下の任意の出力電圧が得られ、特性・性能向上を図ることができる。出力電圧を1V以下にすることで1.2V程度の電圧から動作可とし低電圧化を可能としている。以下、本発明の回路構成、動作についてその詳細を説明する。
【００７９】
図１は、本発明（請求項１）の実施形態に記載されたＣＭＯＳ基準電圧回路の一実施例の回路構成を示す図である。
【００８０】
図１２及び図１３を参照して説明した、Ker et al.の回路においては、pnpトランジスタ、p-chトランジスタとnpnトランジスタ、n-chトランジスタを用いて、両者間で、出力電流を減算することで温度特性を相殺していた。２つの基準電流回路を同一の回路トポロジとして、温度特性を相殺すべき重要なダイオードやカレントミラー回路をpnpトランジスタかnpnトランジスタ、あるいはp-chトランジスタかn-chトランジスタのいずれか一方のみにすれば、特性を揃えられ、温度特性をより正確に相殺できるようになることは想像に難くない。
【００８１】
図１を参照すると、本発明の実施形態においては、第１の電流−電圧変換回路１０１及び第２の電流−電圧変換回路１０２には、それぞれ、第１のカレントミラー回路１１１を介して、電流I1、I2が供給され、電圧に変換され、それぞれの端子電圧（VA,VB）が、第１の誤差電圧増幅回路（差動増幅回路あるいはOP amp）１２１の逆正相及び正相入力電圧となっている。
【００８２】
第１の誤差電圧増幅回路１２１の出力電圧は、第１のカレントミラー回路１１１を制御し、第１の電流−電圧変換回路１０１、及び第２の電流−電圧変換回路１０２の端子電圧が等しくなるように動作している。より詳細には、第１の誤差電圧増幅回路１２１の出力端子は、ソースが電源VDDに共通接続され、ゲートが共通接続され第１のカレントミラー回路１１１を構成するｐチャネルＭＯＳトランジスタＭ１、Ｍ２、Ｍ３の共通接続されたゲートに接続され、ｐチャネルＭＯＳトランジスタＭ１と第１の電流−電圧変換回路１０１との接続点、ｐチャネルＭＯＳトランジスタＭ２と第２の電流−電圧変換回路１０２との接続点は第１の誤差電圧増幅回路１２１の反転入力端子（−）、非反転入力端子（＋）にそれぞれ接続されている。
【００８３】
また、第１のカレントミラー回路１１１のｐチャネルＭＯＳトランジスタＭ３のドレインを介して電流I1、I2に比例した電流I3が出力される。第１、第２の電流−電圧変換回路１０１、１０２、第１のカレントミラー１１１回路、第１の誤差電圧増幅回路（AP1）１２１により、第１の基準電流回路１が構成されている。
【００８４】
次に、第３の電流−電圧変換回路１０３、及び第４の電流−電圧変換回路１０４には、それぞれ第２のカレントミラー回路１１２を介して電流I4、I5が供給され、電圧に変換され、それぞれの端子電圧が、第２の誤差電圧増幅回路１２２の逆相及び正相入力電圧となっている。
【００８５】
第２の誤差電圧増幅回路１２２の出力電圧は、第２のカレントミラー回路１１２を制御し、第３の電流−電圧変換回路１０３、及び第４の電流−電圧変換回路１０４の端子電圧が等しくなるように動作している。より詳細には、第２の誤差電圧増幅回路１２２の出力端子は、ソースが電源ＶＤＤに共通接続され、ゲートが共通接続され第２のカレントミラー１１２を構成するｐチャネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ６の共通接続されたゲートに接続され、ｐチャネルＭＯＳトランジスタＭ４と第３の電流−電圧変換回路１０３との接続点、ｐチャネルＭＯＳトランジスタＭ５と第４の電流−電圧変換回路１０４との接続点は第２の誤差電圧増幅回路１２２の反転入力端子（−）、非反転入力端子（＋）にそれぞれ接続されている。
【００８６】
また、第２のカレントミラー回路１１２のｐチャネルＭＯＳトランジスタＭ６のドレインから電流I4、I5に比例した電流I６が出力される。
【００８７】
第３、第４の電流−電圧変換回路１０３、１０４、第２のカレントミラー回路１１２、第２の誤差電圧増幅回路（AP2）１２２により、第２の基準電流回路２が構成されている。
【００８８】
さらに、第２のカレントミラー回路１１２を介して出力される電流I6は、減算回路１３０に入力され、第１のカレントミラー回路１１１を介して出力される電流I3が減じられて出力電流Irefとして、第５の電流−電圧変換回路１０５に供給されて端子電圧Vrefを供給している。
【００８９】
ここで、図２に示すように、第１のカレントミラー回路１１１を介して出力される電流I3の温度特性の非直線性の方が大きく、第２のカレントミラー回路１１２を介して出力される電流I６の温度特性の非直線性の方が小さいものとする。
Iref（＝I6−I3）
の値を正の値とした場合に温度特性の非直線性が相殺され得る電流値I6、I3が存在し得る。
【実施例１】
【００９０】
さらに付け加えると、番場の回路のように、元々、ダイオード接続されたトランジスタの温度特性の非直線性が僅かにしか現れない回路同士で相殺するよりも、ダイオード接続されたトランジスタの温度特性の非直線性が顕著に現れる回路同士で相殺する方が、温度特性は、精度良く相殺することができる。
【００９１】
上記した第１乃至第５の電流−電圧変換回路の具体的な構成として、図３に示すような電流−電圧変換回路を適用した場合について説明する。一般に、こうした回路においては、図１の第１(３)の電流−電圧変換回路、及び第２(４)の電流−電圧変換回路を全く同一の回路構成とすると、動作点が無数となって、定まらない。
【００９２】
そこで、本実施例では、図３に示すように、第１(３)の電流−電圧変換回路と、第２(４)の電流−電圧変換回路では、回路トポロジを同一とし、回路定数を変えている。
【００９３】
具体的には、
第１の電流−電圧変換回路１０１は、1個のダイオードＤ１とし、
第３の電流−電圧変換回路１０３は、1個のダイオードＤ３とし、
第２の電流−電圧変換回路１０２では、抵抗Ｒ１がダイオードＤ２と直列に接続され、さらにこの抵抗Ｒ１とダイオードＤ２（２個並列）とは並列に抵抗Ｒ２が接続されている。
【００９４】
さらに、第２の電流−電圧変換回路１０２と第４の電流−電圧変換回路１０４では、複数並列に接続されるダイオードD２の個数と、複数並列に接続されるダイオードD4の個数を、それぞれ、2個と4個として、第１の基準電流回路からの出力電流I3と、第２の基準電流回路からの出力電流I6の値が異なるようにし、さらにダイオードの温度特性の非直線性が異なるように意図している。以下、動作を説明する。
【００９５】
図３において、ダイオード（又はダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により、逆相、正相の２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
【００９６】
したがって、
VA＝VB＝VF1 (16)
である。
【００９７】
ここで、簡単のために、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (17)
となる。
【００９８】
ただし、電流I1は、第1の電流−電圧変換回路を構成するダイオードD1に直接流れて電圧変換されるが、第2の電流−電圧変換回路については、電流I2は抵抗R1を介してダイオードD2に流れる電流と抵抗R2に流れる電流に２分される。
【００９９】
I1＝I2＝(VF1―VF2)/R1＋VF1/R2
＝{VF1＋（R2/R1）ΔVF}/R2 (18)
となる。
【０１００】
ここで、VF1はおよそ−1.9mV/℃の温度特性（温度係数）を持つ。また、VF2もおよそ−1.9mV/℃の温度特性（温度係数）を持つ。
【０１０１】
ここで、D1をいずれも単位ダイオード、D2を単位ダイオードのn倍であるとすると、ΔVF(=VF1―VF2)は、次式(19)と表わされる。
【０１０２】
ΔVF＝VTln[n{I1/(I2−VF1/R2)}] (19)
【０１０３】
ここで、
I1＝I2
であるから、常に、
I1>(I2−VF1/R2)
であり、
I1/(I2−VF1/R2)>１
が成り立つ。
【０１０４】
よって、(19)式のlnの項は、常に正(>0)であることが理解される。すなわち、ΔVFは良く知られているように、この回路においても、正の温度特性を持つようになる。
【０１０５】
したがって、この温度特性は、熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。
【０１０６】
すなわち、(18)式の{VF1＋(R2/R1)ΔVF}の項の温度特性は、負の温度特性を持つVF1と、正の温度特性を持つΔVFに抵抗比(R2/R1)を設定し重み付け加算することで、ほぼ相殺することができる。
【０１０７】
さらに、詳しく見ると、
VF1はおよそ−1.9mV/℃の負の温度特性を持ち、
電流（VF1/R2）は負の温度特性を持つ。
【０１０８】
したがって、式（19）のn{I1/(I2−VF1/R2)}は、負の温度特性を持ち、その対数値ln[n{I1/(I2−VF1/R2)}]は、多少の負の温度特性を持つことになる。
【０１０９】
すなわち、(18)式において、
VF1の項は負の温度特性を持ち、
ΔVFの項は正の温度特性を持つのであるが、このΔVFの項は、正の温度特性を持つVTと、負の温度特性を持つln[n{I1/(I2−VF1/R2)}]の積で表される。
【０１１０】
ここで注目すべきは、電流（VF1/R2）の項である。この項（VF1/R2）には、ダイオードの順方向電圧VFの温度特性の非直線性が現れ、負の温度特性を持つVF1の項に現れるVFの温度特性の非直線性と、正の温度特性を持つΔVFの項に現れるVFの温度特性の非直線性が重畳されて現れる。
【０１１１】
したがって、基準電流回路の出力電流I3には、従来回路で詳しく説明した番場の回路よりも、VFの温度特性の非直線性が顕著に現れることになる。しかも、抵抗R2により、その影響を可変設定できるのである。
【０１１２】
さらに、電流I1、I2に比例した第１の基準電流回路の出力電流I3、I4は、それぞれ、ダイオードD3からなる第３の電流−電圧変換回路と、ダイオードD4と抵抗R3、R4からなる第４の電流−電圧変換回路に供給されている。
【０１１３】
同様に、ダイオード（又はダイオード接続されたバイポーラトランジスタ）D3、D4の順方向電圧を、VF3、VF4とすると、OP amp（AP2）により、逆相、正相の２つの入力端子電圧が等しく（VC＝VD）なるように制御される。
【０１１４】
したがって、
VC＝VD＝VF3 (20)
である。
【０１１５】
ここで、簡単のために、ＭＯＳトランジスタＭ5とＭ6の電流が等しいとすると、
【０１１６】
I5＝I6 (21)
となる。
【０１１７】
ただし、電流I5は第３の電流−電圧変換回路を構成するダイオードD3に直接流れて電圧変換されるが、第４の電流−電圧変換回路については、電流I6は抵抗R3を介してダイオードD4に流れる電流と抵抗R4に流れる電流に２分される。
【０１１８】
I4＋I5＝I3＋I6
＝(VF3―VF4)/R3＋VF3/R4
＝{VF3＋（R4/R3）ΔVF^}/R4 (22)
となる。
【０１１９】
ここで、VF3はおよそ−1.9mV/℃の温度特性（温度係数）を持つ。また、VF4もおよそ−1.9mV/℃の温度特性（温度係数）を持つ。
【０１２０】
ここで、D3をいずれも単位ダイオード、D4を単位ダイオードのn^倍であるとすると、
ΔVF^＝VTln[n^{(I4＋I5)/(I3＋I6−VF3/R4)}] (23)
と表わされる。
【０１２１】
ここで、
I3＝I4、I5＝I6
であるから、
I3＋I4＝I3＋I6
である。
【０１２２】
よって、常に、
(I4＋I5)>(I3＋I6−VF3/R4)
であり、
(I4＋I5)/(I3＋I6−VF3/R4)>１
が成り立つ。
【０１２３】
したがって、(23)式のlnの項は常に正(>0)であることが理解される。すなわち、ΔVF^は、良く知られているように、この回路においても、正の温度特性を持つようになる。したがって、この温度特性は、熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。
【０１２４】
すなわち、(22)式の{VF3＋(R4/R3)ΔVF^}の項の温度特性は、負の温度特性を持つVF3と、正の温度特性を持つΔVF^に抵抗比(R4/R3)を掛け重み付け加算することで、ほぼ相殺することができる。
【０１２５】
さらに、詳しく見ると、VF3はおよそ−1.9mV/℃の負の温度特性を持ち、電流（VF3/R4）は負の温度特性を持つ。
【０１２６】
したがって、
n^{(I4＋I5)/(I3＋I6−VF3/R4)}
は負の温度特性を持ち、その対数値
ln[n^{(I4＋I5)/(I3＋I6−VF3/R4)}]
は、多少の負の温度特性を持つことになる。
【０１２７】
すなわち、(22)式において、
VF3の項は、負の温度特性を持ち、
ΔVF^の項は、正の温度特性を持つのであるが、ΔVF^の項は、正の温度特性を持つVTと、負の温度特性を持つln[n^{(I4＋I5)/(I3＋I6−VF3/R4)}]の積で表されることになる。
【０１２８】
ここで、注目すべきは、電流（VF3/R4）の項である。この項（VF3/R4）には、VFの温度特性の非直線性が現れ、負の温度特性を持つVF3の項に現れるVFの温度特性の非直線性と正の温度特性を持つΔVF^の項に現れるVFの温度特性の非直線性が重畳されて現れる。
【０１２９】
したがって、この基準電流回路の内部の駆動電流(I4＋I5)、(I3＋I6)には、従来回路で詳しく説明した番場の回路よりも、VFの温度特性の非直線性が顕著に現れることになる。しかも、抵抗R4によりその影響を可変設定できるのである。
【０１３０】
一方、第２の基準電流回路の出力電流I7は、電流I5、I6に比例する電流である。第２の基準電流回路の内部の駆動電流(I4＋I5)、(I3＋I6)には、第１の基準電流回路の出力電流I3、I4が供給されているから、
第１の基準電流回路でnを小さな値にし、
第２の基準電流回路でn^を大きな値に設定し、
R1<R3
とすることで、第１の基準電流回路の内部の駆動電流I1、I2に、VFの温度特性の非直線性が顕著に現れるように設定する。
【０１３１】
逆に、第２の基準電流回路の内部の駆動電流(I4＋I5)、(I3＋I6)に、VFの温度特性の非直線性がそれほど顕著には現れないように設定すると、第２の基準電流回路の内部の駆動電流(I4＋I5)、(I3＋I6)に現れるVFの温度特性の非直線性が、第１の基準電流回路から供給される出力電流I3、I4が持つVFの温度特性の非直線性と同一になるように設定することも可能になる。
【０１３２】
したがって、第２の基準電流回路の出力電流I7は、VFの温度特性の非直線性が除かれた電流に設定できる。すなわち、第２の基準電流回路の出力電流I7は、温度特性が十二分に相殺された一定電流に設定できる。
【０１３３】
上述した詳しい動作説明から、第１の基準電流回路の出力電流I４、I３を、それぞれ、ダイオードD3からなる第３の電流−電圧変換回路と、ダイオードD4と抵抗R3、R4からなる第４の電流−電圧変換回路に供給することで、第２の基準電流回路の内部の駆動電流から第１の基準電流回路の出力電流I3、I4を減算する機能が実現されていることがわかる。
【０１３４】
［シミュレーション結果の例］
SPICEシミュレーションの例として、VDD＝1.2V、R1＝3.74KΩ、R2＝200KΩ、R3＝8KΩ、R4＝200KΩ、R5＝100KΩ、D1、D3を単位ダイオード（X1）、D2を単位ダイオードの2倍（X2）、D4を単位ダイオードの4倍（X4）、第１のカレントミラー回路の電流比をM1:M2:M3:M4: =2:2:1.2:1.2、第１のカレントミラー回路の電流比をM5:M6:M7=2:2:2に設定した場合に、図４に示すシミュレーション結果が得られた。
【０１３５】
VREFの値は、常温で最大電圧となり、低温、高温で電圧が極々微小に減少する極々微小ではあるがお椀を伏せた型の温度特性が得られ、−53℃で291.3128 ｍV、27℃で291.3697 mV、107℃で291.3119 mVが得られた。温度特性は160℃の変化で−0.020146%(-60μV)と極々微小である。
【実施例２】
【０１３６】
第１の基準電流回路の出力を１つにして、図５のように変更しても良い。図５において、ＭＯＳトランジスタＭ１とＭ２とＭ３は第１のカレントミラー回路を構成し、共通ゲート電圧はOP amp（AP1）により、OP ampの逆相、正相の２つの入力端子電圧が等しくなるように制御され、それにより第１のカレントミラー回路に流れる電流が決定される第１の基準電流回路を構成している。
【０１３７】
OP amp（AP1）の逆相、正相の２つの入力端子はそれぞれダイオードD1からなる第１の電流−電圧変換回路とダイオードD2と抵抗R1が直列接続され、さらにそれらにR2が並列接続されてなる第２の電流−電圧変換回路に接続されている。
【０１３８】
また、ＭＯＳトランジスタＭ4とＭ5は第２のカレントミラー回路を構成し、共通ゲート電圧はOP amp（ＡＰ2）により、OP ampの逆相、正相の２つの入力端子電圧が等しくなるように制御され、それにより第２のカレントミラー回路に流れる電流が決定される第２の基準電流回路を構成している。
【０１３９】
OP amp（AP2）の２つの入力端子はそれぞれダイオードD1からなる第１の電流−電圧変換回路とダイオードD3と抵抗R3が直列接続され、さらにそれらにR4が並列接続されてなる第３の電流−電圧変換回路に接続されている。
【０１４０】
本実施例において、図３の実施例１からの変更は、ダイオードD1からなる第１の電流−電圧変換回路を、第１の基準電流回路と第２の基準電流回路とで共有し、第１の基準電流回路からの出力を１つに減らしたことである。第１の基準電流回路は、ダイオードD1からなる第１の電流−電圧変換回路とダイオードD2と抵抗R1とR2からなる第２の電流−電圧変換回路よりなる。第２の基準電流回路は、第１の基準電流回路と共用する第１の電流−電圧変換回路とダイオードD3と抵抗R3とR4からなる第３の電流−電圧変換回路よりなる。
【０１４１】
ダイオードD3と抵抗R3とR4からなる第３の電流−電圧変換回路には、第１の基準電流回路から第１のカレントミラー回路を介して出力される電流I3と、第２のカレントミラー回路から供給される電流I4とが同時に供給されている。
【０１４２】
図５において、ダイオード（又はダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により逆相、正相の２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
【０１４３】
したがって、
VA＝VB＝VF1 (24)
である。
【０１４４】
ここで、簡単のために、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (25)
となる。
【０１４５】
ただし、電流I1は第1の電流−電圧変換回路を構成するダイオードD1に直接流れて電圧変換されるが、第2の電流−電圧変換回路については、電流I2は抵抗R1を介してダイオードD2に流れる電流と抵抗R2に流れる電流に２分される。
【０１４６】
I1＝I2＝(VF1―VF2)/R1＋VF1/R2
＝{VF1＋（R2/R1）ΔVF}/R2 (26)
となる。
【０１４７】
ここで、VF1はおよそ−1.9mV/℃の温度特性（温度係数）を持つ。また、VF2もおよそ−1.9mV/℃の温度特性（温度係数）を持つ。
【０１４８】
D1をいずれも単位ダイオード、D2を単位ダイオードのn倍であるとすると、
ΔVF＝VTln[n{I1/(I2−VF1/R2)}] (27)
と表わされる。
【０１４９】
ここで、
I1＝I2
であるから、常に、
I1>(I2−VF1/R2)
であり、
I1/(I2−VF1/R2)>１
が成り立つ。よって、(27)式のlnの項は常に正(>0)であることが理解される。
【０１５０】
すなわち、ΔVFは良く知られているように、この回路においても、正の温度特性を持つようになる。したがって、この温度特性は熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。
【０１５１】
すなわち、(26)式の{VF1＋(R2/R1)ΔVF}の項の温度特性は、負の温度特性を持つVF1と正の温度特性を持つΔVFを、抵抗比(R2/R1)を設定して重み付け加算することでほぼ相殺することができる。
【０１５２】
さらに、詳しく見ると、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、電流（VF1/R2）は負の温度特性を持つ。
【０１５３】
したがって、n{I1/(I2−VF1/R2)}は、負の温度特性を持ち、その対数値ln[n{I1/(I2−VF1/R2)}]は多少の負の温度特性を持つことになる。
【０１５４】
すなわち、(26)式において、
VF1の項は負の温度特性を持ち、
ΔVFの項は正の温度特性を持つのであるが、ΔVFの項は正の温度特性を持つVTと負の温度特性を持つln[n{I1/(I2−VF1/R2)}]の積で表されることになる。
【０１５５】
ここで注目すべきは電流（VF1/R2）の項である。この項（VF1/R2）には、VFの温度特性の非直線性が現れ、負の温度特性を持つVF1の項に現れるVFの温度特性の非直線性と正の温度特性を持つΔVFの項に現れるVFの温度特性の非直線性が重畳されて現れる。
【０１５６】
したがって、この基準電流回路の出力電流I3には、従来回路で詳しく説明した番場の回路よりもVFの温度特性の非直線性が顕著に現れることになる。しかも、抵抗R2によりその影響を可変設定できるのである。
【０１５７】
さらに、電流I1、I2に比例した第１の基準電流回路の出力電流I3は、ダイオードD3と抵抗R3、R4からなる第３の電流−電圧変換回路に供給されている。
【０１５８】
同様に、ダイオード（又はダイオード接続されたバイポーラトランジスタ）D3の順方向電圧をVF3とすると、OP amp（AP2）により逆相、正相の２つの入力端子電圧が等しく（VC＝VA）なるように制御される。
【０１５９】
したがって、
VA＝VC＝VF1 (28)
である。
【０１６０】
ここで、簡単のために、ＭＯＳトランジスタＭ1とＭ2の電流I1、I2と、M３、M4の電流の和I3＋I4が等しいとすると、
I1＝I2＝I3＋I4 (29)
となる。
【０１６１】
ただし、第３の電流−電圧変換回路に供給される電流(I3＋I4)は、抵抗R3を介してダイオードD3に流れる電流と抵抗R4に流れる電流に２分される。
【０１６２】
I3＋I4＝(VF1―VF3)/R3＋VF1/R4
＝{VF1＋（R4/R3）ΔVF^}/R4 (30)
となる。
【０１６３】
ここで上述したように、VF1はおよそ−1.9mV/℃の温度特性を持つ。また、VF3もおよそ−1.9mV/℃の温度特性を持つ。
【０１６４】
D3を単位ダイオードのn^倍であるとすると、ΔVF^（＝VF1-VF3）は、
ΔVF^＝VTln[n^{I1/(I3＋I4−VF1/R4)}] (31)
と表わされる。
【０１６５】
ここで、
I3＋I4＝I1
である。よって、常に、
I1>(I3＋I4−VF1/R4)
であり、
I1/(I3＋I4−VF1/R4) >１
が成り立つ。したがって、(31)式のlnの項は常に正(>0)であることが理解される。
【０１６６】
すなわち、ΔVF^は良く知られているように、この回路においても正の温度特性を持つようになる。したがって、この温度特性は熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。
【０１６７】
すなわち、(30)式の{VF1＋（R4/R3）ΔVF^}の項の温度特性は、負の温度特性を持つVF1と、正の温度特性を持つΔVF^を、抵抗比(R4/R3)を設定して重み付け加算することでほぼ相殺することができる。
【０１６８】
さらに、詳しく見ると、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、電流（VF3/R4）は負の温度特性を持つ。
【０１６９】
したがって、n^{I1/(I3＋I4−VF1/R4)}は、負の温度特性を持ち、その対数値ln[n^{I1/(I3＋I4−VF1/R4)}]は多少の負の温度特性を持つことになる。
【０１７０】
すなわち、(30)式において、
VF1の項は負の温度特性を持ち、
ΔVF^の項は正の温度特性を持つのであるが、ΔVF^の項は正の温度特性を持つVTと負の温度特性を持つln[n^{I1/(I3＋I4−VF1/R4)}]の積で表されることになる。
【０１７１】
ここで注目すべきは、電流（VF3/R4）の項である。この項（VF3/R4）には、VFの温度特性の非直線性が現れ、負の温度特性を持つVF1の項に現れるVFの温度特性の非直線性と正の温度特性を持つΔVF^の項に現れるVFの温度特性の非直線性が重畳されて現れる。
【０１７２】
したがって、この基準電流回路の内部の駆動電流(I3＋I4)には、従来回路で詳しく説明した番場の回路よりもVFの温度特性の非直線性が顕著に現れることになる。しかも抵抗R4によりその影響を可変設定できるのである。
【０１７３】
一方、第２の基準電流回路の出力電流I5は電流I4に比例する電流である。第２の基準電流回路の内部の駆動電流(I3＋I4)には、第１の基準電流回路の出力電流I3が供給されているから、
第１の基準電流回路でn（D2はD1のn倍）を小さな値にし、
第２の基準電流回路でn^（D3はD1のn^倍）を大きな値に設定し、
R1<R3
とすることで、第１の基準電流回路の内部の駆動電流I1、I2に、VFの温度特性の非直線性が顕著に現れるように設定する。逆に、第２の基準電流回路の内部の駆動電流(I3＋I4)に、VFの温度特性の非直線性がそれほど顕著には現れないように設定すると、第２の基準電流回路の内部の駆動電流(I3＋I4)に現れるVFの温度特性の非直線性が、第１の基準電流回路から供給される出力電流I3が持つVFの温度特性の非直線性と同一になるように設定することも可能になる。
【０１７４】
したがって、第２の基準電流回路の出力電流I5は、VFの温度特性の非直線性が除かれた電流に設定できる。すなわち、第２の基準電流回路の出力電流I5は、温度特性が十二分に相殺された一定電流に設定できる。
【０１７５】
上述した詳しい動作説明から、第１の基準電流回路の出力電流I3をダイオードD3と抵抗R3、R4からなる第３の電流−電圧変換回路に供給することで、第２の基準電流回路の内部の駆動電流から第１の基準電流回路の出力電流I3を減算する機能が実現されていることがわかる。
【０１７６】
本発明の活用例として、LSI上に集積される各種基準電圧回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、LSIへの供給電源電圧が低下してきており、このため、電源電圧が1V前後でも動作する温度変動がない安定した基準電圧回路が必要になってきている。本発明は、そうした要望に答えることができる。
【０１７７】
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０１７８】
【図１】本発明の実施形態の回路構成を示す図である。
【図２】本発明の実施形態の特性を示す図である。
【図３】本発明の第１の実施例の回路構成を示す図である。
【図４】本発明の第１の実施例の特性（シミュレーション結果）を示す図である。
【図５】本発明の第２の実施例の回路構成を示す図である。
【図６】Brokawが提案した従来の基準電圧回路の構成を示す図である。
【図７】Brokawが提案した従来の基準電圧回路の動作を説明する図である。
【図８】Brokawが提案した従来の基準電圧回路で得られた特性を示す図である（シミュレーション）。
【図９】木村が提案した基準電圧回路（本願出願時未公開）の一例を示す図である。
【図１０】木村が提案した基準電圧回路の動作を説明する図である。
【図１１】木村が提案した基準電圧回路で得られた特性図（シミュレーション結果）である。
【図１２】Ker et al.が提案した従来の基準電圧回路の構成を示す図である。
【図１３】Ker et al.が提案した従来の基準電圧回路の動作を説明する図である。
【符号の説明】
【０１７９】
１０１ 第１の電流電圧変換回路（I-V1）
１０２ 第２の電流電圧変換回路（I-V2）
１０３ 第３の電流電圧変換回路（I-V3）
１０４ 第４の電流電圧変換回路（I-V4）
１０５ 第５の電流電圧変換回路（I-V5）
１１１ 第１のカレントミラー回路
１１２ 第２のカレントミラー回路
１２１ 第１の誤差電圧増幅回路（AP1）
１２２ 第２の誤差電圧増幅回路（AP2）
１３０ 減算回路
【特許請求の範囲】
【請求項１】
第１及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第１の制御手段と、
前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路に電流をそれぞれ供給する第１のカレントミラー回路と、
を備えた第１の基準電流回路と、
第３及び第４の電流−電圧変換回路と、
前記第３の電流−電圧変換回路の所定の出力電圧と、前記第４の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第２の制御手段と、
前記第３の電流−電圧変換回路と前記第４の電流−電圧変換回路に電流をそれぞれ供給する第２のカレントミラー回路と、
を備えた第２の基準電流回路と、
前記第１の基準電流回路の出力電流と前記第２の基準電流回路の出力電流の差電流を出力する手段と、
前記差電流を電圧に変換して出力電圧を得る第５の電流−電圧変換回路と、
を有する、ことを特徴とする基準電圧回路。
【請求項２】
前記第１及び第２のカレントミラー回路が、いずれも、線形な入出力特性を持つ線形カレントミラー回路である、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項３】
前記２つの基準電流回路の出力電流の差電流を出力する手段が、前記第１のカレントミラー回路の出力電流に比例した電流を、それぞれ、前記第３と第４の電流−電圧変換回路に流し込む構成とされ、
前記第２のカレントミラー回路の出力電流を受ける前記第５の電流−電圧変換回路を介して出力電圧を得る、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項４】
前記第１及び第３の電流−電圧変換回路の各々は、ダイオードからなり、
前記第２の電流−電圧変換回路は、１つのダイオード又は並列接続された複数のダイオードと、前記１つ又は複数のダイオードに直列に接続された第１の抵抗と、からなる直列回路に、第２の抵抗を並列に接続して構成され、
前記第４の電流−電圧変換回路は、１つのダイオード又は並列接続された複数のダイオードと、前記１つ又は複数のダイオードに直列に接続された第３の抵抗とからなる直列回路に、第４の抵抗を並列に接続して構成され、
前記第５の電流−電圧変換回路は、第５の抵抗からなる、ことを特徴とする請求項１又は請求項２に記載の基準電圧回路。
【請求項５】
前記第１の制御手段は、前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧を差動入力し、出力端子の電圧が前記第１のカレントミラー回路の共通ノードを制御する第１の差動増幅回路を備え、
前記第２の制御手段は、前記第３の電流−電圧変換回路の所定の出力電圧と、前記第４の電流−電圧変換回路の所定の出力電圧を差動入力し、出力端子の電圧が前記第２のカレントミラー回路の共通ノードを制御する第２の差動増幅回路を備えている、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項６】
少なくとも前記第２及び第４の電流−電圧変換回路において、それぞれの回路トポロジ及び／又は素子値が異なる、ことを特徴とする請求項４に記載の基準電圧回路。
【請求項７】
前記第２及び第４の電流−電圧変換回路では、ダイオードの個数が相違し、前記第１及び第２の基準電流回路におけるダイオードの温度特性の非直線性を異ならせるようにしている、ことを特徴とする請求項６に記載の基準電圧回路。
【請求項８】
前記第２及び第４の電流−電圧変換回路では、前記第１の抵抗と前記第３の抵抗の抵抗値が互いに異なる値とされ、前記第１及び第２の基準電流回路における出力電流値を異ならせる、ことを特徴とする請求項６又は７に記載の基準電圧回路。
【請求項９】
前記ダイオードの少なくとも１つは、ダイオード接続されたバイポーラトランジスタよりなる、ことを特徴とする請求項４に記載の基準電圧回路。
【請求項１０】
前記第１のカレントミラー回路は、
第１端子が第１電源に共通に接続され制御端子が共通に接続された第１乃至第３のトランジスタを備え、
前記第１の制御手段は、
前記第１の電流−電圧変換回路と前記第１のトランジスタの第２端子との接続点と、前記第２の電流−電圧変換回路と前記第２のトランジスタの第２端子との接続点とに、差動入力をなす第１、第２の入力端子がそれぞれ接続され、出力端子が前記第１乃至第３のトランジスタの共通の制御端子に接続された第１の差動増幅回路を備え、
前記第２のカレントミラー回路は、
第１端子が前記第１電源に共通に接続され制御端子が共通に接続された第４乃至第６のトランジスタを備え、
前記第２の制御手段は、
前記第３の電流−電圧変換回路と前記第４のトランジスタの第２端子との接続点と、前記第４の電流−電圧変換回路と前記第５のトランジスタの第２端子との接続点とに、差動入力をなす第１、第２の入力端子がそれぞれ接続され、出力端子が前記第４乃至第６のトランジスタの共通の制御端子に接続された第２の差動増幅回路を備え、
前記第１及び第３の電流−電圧変換回路の各々は、
一端が前記第２電源に接続されたダイオードよりなり、
前記第２及び第４の電流−電圧変換回路の各々は、
一端が前記第２電源に接続された１つ又は、複数並列に接続されたダイオードと、抵抗との直列回路に、別の抵抗を並列接続した構成とされ、
前記第５の電流−電圧変換回路は、
一端が前記第２電源に接続された抵抗よりなる、
ことを特徴とする請求項１記載の基準電圧回路。
【請求項１１】
第１及び第２の電流−電圧変換回路と、
第１端子が第１電源に共通に接続され制御端子が共通に接続され第１のカレントミラー回路を構成する第１乃至第４のトランジスタと、
前記第１の電流−電圧変換回路と前記第１のトランジスタの第２端子との接続点と、前記第２の電流−電圧変換回路と前記第２のトランジスタの第２端子との接続点とに、差動入力をなす第１及び第２の入力端子がそれぞれ接続され、出力端子が、前記第１乃至第４トランジスタの共通の制御端子に接続された第１の差動増幅回路と、
を備えた第１の基準電流回路と、
第３及び第４の電流−電圧変換回路と、
第１端子が前記第１電源に共通に接続され制御端子が共通に接続され第２のカレントミラー回路を構成する第５乃至第７のトランジスタと、
前記第３の電流−電圧変換回路と前記第５のトランジスタの第２端子との接続点と、前記第４の電流−電圧変換回路と前記第６のトランジスタの第２端子との接続点とに、差動入力をなす第１及び第２の入力端子がそれぞれ接続され、出力端子が、前記第５乃至第７トランジスタの共通の制御端子に接続された第２の差動増幅回路と、
を備えた第２の基準電流回路と、
を有し、
前記第３のトランジスタの第２端子は、前記第４の電流−電圧変換回路と前記第６のトランジスタの第２端子と前記第２の差動増幅回路の前記第２の入力端子との接続点に接続され、
前記第４のトランジスタの第２端子は、前記第３の電流−電圧変換回路と前記第５のトランジスタの第２端子と前記第２の差動増幅回路の前記第１の入力端子との接続点に接続され、
前記第１及び第３の電流−電圧変換回路の各々は、一端が第２電源に接続されたダイオードよりなり、
前記第２及び第４の電流−電圧変換回路の各々は、一端が前記第２電源に接続された１つ又は複数のダイオードと、抵抗との直列回路に、別の抵抗を並列接続した構成とされ、
前記第７のトランジスタの第２端子に一端が接続され、他端が前記第２電源に接続された抵抗を備えた第５の電流−電圧変換回路を有する、ことを特徴とする基準電圧回路。
【請求項１２】
前記第１及び第２の基準電流回路において、前記第２及び第４の電流−電圧変換回路のそれぞれの前記ダイオードの個数が相違し、ダイオードの温度特性の非直線性を異ならせるようにして、出力電圧の温度特性を補償する、ことを特徴とする請求項１１記載の基準電圧回路。
【請求項１３】
前記第２及び第４の電流−電圧変換回路とでは、前記別の抵抗の抵抗値が互いに異なる値とされ、前記第１及び第２の基準電流回路における出力電流値を異ならせる、ことを特徴とする請求項１２記載の基準電圧回路。
【請求項１４】
第１及び第２の電流−電圧変換回路と、
第１端子が第１電源に共通に接続され制御端子が共通に接続され第１のカレントミラー回路を構成する第１乃至第３のトランジスタと、
前記第１の電流−電圧変換回路と前記第１のトランジスタの第２端子との接続点と、前記第２の電流−電圧変換回路と前記第２のトランジスタの第２端子との接続点とに、差動入力をなす第１及び第２の入力端子がそれぞれ接続され、出力端子が、前記第１乃至第３トランジスタの共通の制御端子に接続された第１の差動増幅回路と、
を備えた第１の基準電流回路と、
第３の電流−電圧変換回路と、
第１端子が電源に接続され制御端子が共通に接続され第２のカレントミラー回路を構成する第４及び第５のトランジスタと、
前記第１の電流−電圧変換回路と前記第１のトランジスタの第２端子との接続点と、前記第３の電流−電圧変換回路と前記第４のトランジスタの第２端子との接続点とに、差動入力をなす第１及び第２の入力端子がそれぞれ接続され、出力が前記第４及び第５のトランジスタの共通の制御端子に接続された第２の差動増幅回路と、
を備えた第２の基準電流回路と、
を備え、
前記第３のトランジスタの第２端子は、前記第３の電流−電圧変換回路と前記第４のトランジスタの第２端子と、前記第２の差動増幅回路の前記第２の入力端子との接続点に接続され、
前記第１の電流−電圧変換回路は、一端が第２電源に接続されたダイオードよりなり、
前記第２及び第３の電流−電圧変換回路の各々は、一端が前記第２電源に接続された１つ又は、複数並列に接続されたダイオードと、抵抗との直列回路に、別の抵抗を並列接続した構成とされ、
前記第５のトランジスタの第２端子に一端が接続され、他端が前記第２電源に接続された抵抗を備えた第４の電流−電圧変換回路を有する、ことを特徴とする基準電圧回路。
【請求項１５】
前記第１及び第２の基準電流回路において、前記第２及び第３の電流−電圧変換回路のそれぞれの前記ダイオードの個数が相違し、ダイオードの温度特性の非直線性を異ならせるようにして、出力電圧の温度特性を補償する、ことを特徴とする請求項１４記載の基準電圧回路。
【請求項１６】
前記第２及び第３の電流−電圧変換回路とでは、それぞれの前記別の抵抗の抵抗値が互いに異なる値とされ、前記第１及び第２の基準電流回路における出力電流値を異ならせる、ことを特徴とする請求項１５記載の基準電圧回路。
【請求項１７】
前記ダイオードの少なくとも１つは、ダイオード接続されたバイポーラトランジスタよりなる、ことを特徴とする請求項１０、１１、１４のいずれか一に記載の基準電圧回路。
【請求項１８】
請求項１乃至１７のいずれか一に記載の基準電圧回路を備えた半導体集積回路。
【請求項１】
第１及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第１の制御手段と、
前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路に電流をそれぞれ供給する第１のカレントミラー回路と、
を備えた第１の基準電流回路と、
第３及び第４の電流−電圧変換回路と、
前記第３の電流−電圧変換回路の所定の出力電圧と、前記第４の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第２の制御手段と、
前記第３の電流−電圧変換回路と前記第４の電流−電圧変換回路に電流をそれぞれ供給する第２のカレントミラー回路と、
を備えた第２の基準電流回路と、
前記第１の基準電流回路の出力電流と前記第２の基準電流回路の出力電流の差電流を出力する手段と、
前記差電流を電圧に変換して出力電圧を得る第５の電流−電圧変換回路と、
を有する、ことを特徴とする基準電圧回路。
【請求項２】
前記第１及び第２のカレントミラー回路が、いずれも、線形な入出力特性を持つ線形カレントミラー回路である、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項３】
前記２つの基準電流回路の出力電流の差電流を出力する手段が、前記第１のカレントミラー回路の出力電流に比例した電流を、それぞれ、前記第３と第４の電流−電圧変換回路に流し込む構成とされ、
前記第２のカレントミラー回路の出力電流を受ける前記第５の電流−電圧変換回路を介して出力電圧を得る、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項４】
前記第１及び第３の電流−電圧変換回路の各々は、ダイオードからなり、
前記第２の電流−電圧変換回路は、１つのダイオード又は並列接続された複数のダイオードと、前記１つ又は複数のダイオードに直列に接続された第１の抵抗と、からなる直列回路に、第２の抵抗を並列に接続して構成され、
前記第４の電流−電圧変換回路は、１つのダイオード又は並列接続された複数のダイオードと、前記１つ又は複数のダイオードに直列に接続された第３の抵抗とからなる直列回路に、第４の抵抗を並列に接続して構成され、
前記第５の電流−電圧変換回路は、第５の抵抗からなる、ことを特徴とする請求項１又は請求項２に記載の基準電圧回路。
【請求項５】
前記第１の制御手段は、前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧を差動入力し、出力端子の電圧が前記第１のカレントミラー回路の共通ノードを制御する第１の差動増幅回路を備え、
前記第２の制御手段は、前記第３の電流−電圧変換回路の所定の出力電圧と、前記第４の電流−電圧変換回路の所定の出力電圧を差動入力し、出力端子の電圧が前記第２のカレントミラー回路の共通ノードを制御する第２の差動増幅回路を備えている、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項６】
少なくとも前記第２及び第４の電流−電圧変換回路において、それぞれの回路トポロジ及び／又は素子値が異なる、ことを特徴とする請求項４に記載の基準電圧回路。
【請求項７】
前記第２及び第４の電流−電圧変換回路では、ダイオードの個数が相違し、前記第１及び第２の基準電流回路におけるダイオードの温度特性の非直線性を異ならせるようにしている、ことを特徴とする請求項６に記載の基準電圧回路。
【請求項８】
前記第２及び第４の電流−電圧変換回路では、前記第１の抵抗と前記第３の抵抗の抵抗値が互いに異なる値とされ、前記第１及び第２の基準電流回路における出力電流値を異ならせる、ことを特徴とする請求項６又は７に記載の基準電圧回路。
【請求項９】
前記ダイオードの少なくとも１つは、ダイオード接続されたバイポーラトランジスタよりなる、ことを特徴とする請求項４に記載の基準電圧回路。
【請求項１０】
前記第１のカレントミラー回路は、
第１端子が第１電源に共通に接続され制御端子が共通に接続された第１乃至第３のトランジスタを備え、
前記第１の制御手段は、
前記第１の電流−電圧変換回路と前記第１のトランジスタの第２端子との接続点と、前記第２の電流−電圧変換回路と前記第２のトランジスタの第２端子との接続点とに、差動入力をなす第１、第２の入力端子がそれぞれ接続され、出力端子が前記第１乃至第３のトランジスタの共通の制御端子に接続された第１の差動増幅回路を備え、
前記第２のカレントミラー回路は、
第１端子が前記第１電源に共通に接続され制御端子が共通に接続された第４乃至第６のトランジスタを備え、
前記第２の制御手段は、
前記第３の電流−電圧変換回路と前記第４のトランジスタの第２端子との接続点と、前記第４の電流−電圧変換回路と前記第５のトランジスタの第２端子との接続点とに、差動入力をなす第１、第２の入力端子がそれぞれ接続され、出力端子が前記第４乃至第６のトランジスタの共通の制御端子に接続された第２の差動増幅回路を備え、
前記第１及び第３の電流−電圧変換回路の各々は、
一端が前記第２電源に接続されたダイオードよりなり、
前記第２及び第４の電流−電圧変換回路の各々は、
一端が前記第２電源に接続された１つ又は、複数並列に接続されたダイオードと、抵抗との直列回路に、別の抵抗を並列接続した構成とされ、
前記第５の電流−電圧変換回路は、
一端が前記第２電源に接続された抵抗よりなる、
ことを特徴とする請求項１記載の基準電圧回路。
【請求項１１】
第１及び第２の電流−電圧変換回路と、
第１端子が第１電源に共通に接続され制御端子が共通に接続され第１のカレントミラー回路を構成する第１乃至第４のトランジスタと、
前記第１の電流−電圧変換回路と前記第１のトランジスタの第２端子との接続点と、前記第２の電流−電圧変換回路と前記第２のトランジスタの第２端子との接続点とに、差動入力をなす第１及び第２の入力端子がそれぞれ接続され、出力端子が、前記第１乃至第４トランジスタの共通の制御端子に接続された第１の差動増幅回路と、
を備えた第１の基準電流回路と、
第３及び第４の電流−電圧変換回路と、
第１端子が前記第１電源に共通に接続され制御端子が共通に接続され第２のカレントミラー回路を構成する第５乃至第７のトランジスタと、
前記第３の電流−電圧変換回路と前記第５のトランジスタの第２端子との接続点と、前記第４の電流−電圧変換回路と前記第６のトランジスタの第２端子との接続点とに、差動入力をなす第１及び第２の入力端子がそれぞれ接続され、出力端子が、前記第５乃至第７トランジスタの共通の制御端子に接続された第２の差動増幅回路と、
を備えた第２の基準電流回路と、
を有し、
前記第３のトランジスタの第２端子は、前記第４の電流−電圧変換回路と前記第６のトランジスタの第２端子と前記第２の差動増幅回路の前記第２の入力端子との接続点に接続され、
前記第４のトランジスタの第２端子は、前記第３の電流−電圧変換回路と前記第５のトランジスタの第２端子と前記第２の差動増幅回路の前記第１の入力端子との接続点に接続され、
前記第１及び第３の電流−電圧変換回路の各々は、一端が第２電源に接続されたダイオードよりなり、
前記第２及び第４の電流−電圧変換回路の各々は、一端が前記第２電源に接続された１つ又は複数のダイオードと、抵抗との直列回路に、別の抵抗を並列接続した構成とされ、
前記第７のトランジスタの第２端子に一端が接続され、他端が前記第２電源に接続された抵抗を備えた第５の電流−電圧変換回路を有する、ことを特徴とする基準電圧回路。
【請求項１２】
前記第１及び第２の基準電流回路において、前記第２及び第４の電流−電圧変換回路のそれぞれの前記ダイオードの個数が相違し、ダイオードの温度特性の非直線性を異ならせるようにして、出力電圧の温度特性を補償する、ことを特徴とする請求項１１記載の基準電圧回路。
【請求項１３】
前記第２及び第４の電流−電圧変換回路とでは、前記別の抵抗の抵抗値が互いに異なる値とされ、前記第１及び第２の基準電流回路における出力電流値を異ならせる、ことを特徴とする請求項１２記載の基準電圧回路。
【請求項１４】
第１及び第２の電流−電圧変換回路と、
第１端子が第１電源に共通に接続され制御端子が共通に接続され第１のカレントミラー回路を構成する第１乃至第３のトランジスタと、
前記第１の電流−電圧変換回路と前記第１のトランジスタの第２端子との接続点と、前記第２の電流−電圧変換回路と前記第２のトランジスタの第２端子との接続点とに、差動入力をなす第１及び第２の入力端子がそれぞれ接続され、出力端子が、前記第１乃至第３トランジスタの共通の制御端子に接続された第１の差動増幅回路と、
を備えた第１の基準電流回路と、
第３の電流−電圧変換回路と、
第１端子が電源に接続され制御端子が共通に接続され第２のカレントミラー回路を構成する第４及び第５のトランジスタと、
前記第１の電流−電圧変換回路と前記第１のトランジスタの第２端子との接続点と、前記第３の電流−電圧変換回路と前記第４のトランジスタの第２端子との接続点とに、差動入力をなす第１及び第２の入力端子がそれぞれ接続され、出力が前記第４及び第５のトランジスタの共通の制御端子に接続された第２の差動増幅回路と、
を備えた第２の基準電流回路と、
を備え、
前記第３のトランジスタの第２端子は、前記第３の電流−電圧変換回路と前記第４のトランジスタの第２端子と、前記第２の差動増幅回路の前記第２の入力端子との接続点に接続され、
前記第１の電流−電圧変換回路は、一端が第２電源に接続されたダイオードよりなり、
前記第２及び第３の電流−電圧変換回路の各々は、一端が前記第２電源に接続された１つ又は、複数並列に接続されたダイオードと、抵抗との直列回路に、別の抵抗を並列接続した構成とされ、
前記第５のトランジスタの第２端子に一端が接続され、他端が前記第２電源に接続された抵抗を備えた第４の電流−電圧変換回路を有する、ことを特徴とする基準電圧回路。
【請求項１５】
前記第１及び第２の基準電流回路において、前記第２及び第３の電流−電圧変換回路のそれぞれの前記ダイオードの個数が相違し、ダイオードの温度特性の非直線性を異ならせるようにして、出力電圧の温度特性を補償する、ことを特徴とする請求項１４記載の基準電圧回路。
【請求項１６】
前記第２及び第３の電流−電圧変換回路とでは、それぞれの前記別の抵抗の抵抗値が互いに異なる値とされ、前記第１及び第２の基準電流回路における出力電流値を異ならせる、ことを特徴とする請求項１５記載の基準電圧回路。
【請求項１７】
前記ダイオードの少なくとも１つは、ダイオード接続されたバイポーラトランジスタよりなる、ことを特徴とする請求項１０、１１、１４のいずれか一に記載の基準電圧回路。
【請求項１８】
請求項１乃至１７のいずれか一に記載の基準電圧回路を備えた半導体集積回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００７−２００２３３（Ｐ２００７−２００２３３Ａ）
【公開日】平成１９年８月９日（２００７．８．９）
【国際特許分類】
【出願番号】特願２００６−２０９９４（Ｐ２００６−２０９９４）
【出願日】平成１８年１月３０日（２００６．１．３０）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年８月９日（２００７．８．９）
【国際特許分類】
【出願日】平成１８年１月３０日（２００６．１．３０）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]