チャージポンプ及びPLL回路
【課題】チャージポンプ回路のスイッチングトランジスタを大振幅の制御信号で駆動すると、ソース、ドレインの寄生容量、ゲート電極下のチャンネル電荷により、出力電流に乱れが生じる。特にチャージポンプの出力電流が小さい場合顕著になる。
【解決手段】電流源10,11の出力をスイッチングするための差動構成の差動スイッチング回路12,13を設け、差動スイッチング回路12,13を構成するトランジスタのゲートにかかる論理振幅を振幅制限/減衰回路14,15を用いて小さくすることで、寄生容量、チャンネル電荷による出力電流の乱れを改善する。
【解決手段】電流源10,11の出力をスイッチングするための差動構成の差動スイッチング回路12,13を設け、差動スイッチング回路12,13を構成するトランジスタのゲートにかかる論理振幅を振幅制限/減衰回路14,15を用いて小さくすることで、寄生容量、チャンネル電荷による出力電流の乱れを改善する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、チャージポンプ及びそれを用いたPLL回路に関する。
【背景技術】
【0002】
位相ロックループ(フェーズロックループ、以下「PLL」と呼ぶ。)の一般的な構成を図10に示す。以下、この位相ロックループの動作を簡単に説明する。
【0003】
図10に示すように、分周器106の分周比をNとしたとき、電圧制御発振器105の発振周波数をN分周したものと、基準信号発生器101の基準信号の位相を位相比較器102で比較し、位相差がゼロになるように帰還をかけることにより、基準信号のN倍の発振周波数を得るものである。ここで位相比較器102が出力する位相差信号を電圧制御発振器105に帰還する際、その制御電圧を発生させるのがチャージポンプ103であり、帰還ループの特性を決定するのがローパスフィルタ(LPF)104である。
【0004】
チャージポンプに要求される動作は、位相比較器の出力に忠実な出力パルス電流を出力することである。そうでなければ、LPFに常に間違った位相比較結果が出力されてしまい、電圧制御発振器の出力にジッターが生じてしまうことになる。
【0005】
ところで機器の小型化によりLPFをIC上に構成することも行われつつあるが、LPFは抵抗と容量素子で構成されており、この容量をIC上に実現できるほど小さくするためにはチャージポンプの電流を小さくする必要がある。
【0006】
そこで、電流出力を小さく(数μAから数10μA)することが可能で、かつ位相比較器の出力に忠実な電流の出力が得られ、望ましくは簡素なチャージポンプが望まれる。
【0007】
図11に一般的なチャージポンプの構成を示す。位相比較器の出力は、ハイレベル(ほぼ電源電圧)とローレベル(ほぼ接地電圧)のディジタル出力であるが、これが図11のUp,UpB,Down,DownBとしてチャージポンプのスイッチングトランジスタのゲートに印加される。
【0008】
ところでN型MOSトランジスタのゲート下に発生するチャンネルの電荷Qは次式で表される。
【0009】
Q=W・L・Cox(VGS−Vth)
ここで、W,Lはそれぞれトランジスタのゲート幅、ゲート長、Coxは単位面積あたりのゲート容量、VGSはトランジスタのゲート−ソース間電圧、Vthはトランジスタのスレッショルド電圧である。
【0010】
いま図11のチャージポンプにおいてN型MOSトランジスタMN91のゲート電圧が電源電圧まで上がったとすると、上記(1)の電荷Qが誘起される。この電荷Qは電流源MN90がこれをすべて引き込まない限り、電流としてMN91のドレイン、ソース端子に現れる。つまり、電流源MN90の引き込む電流以外に電流が発生してしまうことになり、出力電流を乱す原因となる。これはMN90の引き込む電流が小さいほど割合が大きくなり、出力電流の誤差の原因となる。
【0011】
また、MN91とMN92のゲートは位相比較器のディジタル出力信号Down,DownBに接続されている。これはディジタル信号なので振幅が大きく急峻に変わるので、MN91とMN92のソース電圧は過渡的に変動する。このソース端子はMN90のドレインに接続されているので、MN90のドレイン端子電圧も変化する。その結果Down,DownBの変化時にMN90のドレインの寄生容量の充放電が行われ、これも出力電流の誤差として現れる。
【0012】
以上の説明は電流を引き込む側の動作であったが、流し込む側についても同じことが言える。つまり、チャージポンプ出力のスイッチングトランジスタに直接ディジタル信号のような大振幅の信号を印加すると、出力電流に誤差が生じてしまう。
【0013】
このような状況を改善するため特許文献1に示される回路が提案されている。この公報に示される実施例を図12に示す。この実施例では上記寄生容量の充放電による出力電流の乱れは改善できるが、多数のスイッチングトランジスタと平滑用の容量素子が必要であり、集積回路上で実現すると大きな面積を占め、コストを上げる要因になる。そこでより簡素な回路が望まれる。
【特許文献1】特開2002−330067号公報
【発明の開示】
【発明が解決しようとする課題】
【0014】
上述したように、チャージポンプの出力電流を制御するトランジスタのゲートを、ディジタル的に大振幅で駆動すると、トランジスタのソース及びドレインの寄生容量やゲート電極下のチャンネル電荷により、チャージポンプの出力電流に乱れが生じる。これは必要なチャージポンプ電流が小さい場合顕著である。その結果、位相比較器の出力に忠実なチャージポンプ出力電流が得られなくなり、ジッターの増大などといった望ましくない影響が出てしまう。
【課題を解決するための手段】
【0015】
上記課題を解決するために、本発明は電流を引き込むための第1の電流源と、前記第1の電流源の電流をスイッチングするための第1の差動回路と、電流を流し込むための第2の電流源と、前記第2の電流源の電流をスイッチングするための第2の差動回路とを設け、前記第1及び第2の差動回路の出力を接続して出力とし、前記第1及び第2の差動回路の入力を入力とした電流供給回路と、入力信号を所望の電圧振幅まで下げる少なくとも1つの振幅制限/減衰回路とを備え、前記電流供給回路のスイッチングのための制御信号として前記振幅制限/減衰回路の出力を前記第1及び第2の差動回路の入力に接続したチャージポンプ回路であることを特徴とする。
【発明の効果】
【0016】
本発明によると、トランジスタの寄生容量やチャンネル電荷に伴うスイッチング時の出力電流の乱れを改善することが出来るとともに、回路の簡素化、つまりコストの低減が出来る。特に出力電流が数10μAといった小さな電流の場合に好適である。
【発明を実施するための最良の形態】
【0017】
以下、本発明の実施形態について図面を参照しながら説明する。図1に本発明の実施形態に係るチャージポンプの概略構成を示す。
【0018】
図1において、本実施の形態のチャージポンプは、出力CPoutをスイッチングするトランジスタを差動構成にした差動スイッチング回路12、13を備え、それぞれに電流源10、11が設けられる。各トランジスタのゲートにかかる論理振幅を、振幅制限または減衰回路(振幅制限/減衰回路)14、15により小さくすることで、寄生容量やチャンネル電荷による出力電流の乱れを改善する。振幅制限/減衰回路14、15は、位相比較器からのディジタル信号Up、UpB、Down、DownBによりスイッチングされる、スイッチングトランジスタ及び抵抗で構成され、簡素な回路で実現することができる。
【0019】
以下、本発明の実施形態のチャージポンプに係る第1乃至第第3の実施例を説明する。
【0020】
(第1の実施例)
図2に本実施形態のチャージポンプの第1の実施例を示す。本実施例のチャージポンプの電流供給回路は、N型MOSトランジスタMN10,MN11,MN12と、P型MOSトランジスタMP10,MP11,MP12で構成される。MP10とMN10はゲートにBias1,Bias2が印加され、電流源として動作する。MN11,MN12とMP11,MP12はその電流をスイッチングするための差動スイッチング回路であり、このゲートにスイッチングするための信号を印加することで電流のスイッチングを行う。
【0021】
トランジスタMP13,MP14,MN15、抵抗素子R10,R11,R12,R13は差動スイッチング回路であるMN11,MN12のゲートに印加される信号電圧を減衰させる回路である。同様にトランジスタMN13,MN14,MP15、抵抗素子R14,R15,R16,R17は差動スイッチング回路であるMP11,MP12のゲートに印加される信号電圧を減衰させる回路である。この部分の動作を以下に説明する。
【0022】
Down,DownBは電流引き込み指示の信号で、DownBはDownの反転信号である。いまDownがハイレベル(ほぼ電源電圧)、DownBがローレベル(ほぼ接地電圧)になったとすると、MP13は遮断し、MP14は導通する。このときMP14のオン抵抗をRds、MN15のオン時のゲート−ソース間電圧をVGS15とすると
【0023】
【数1】
【0024】
の電流がMP14,R12,R13に流れる。MN11のゲート電圧は
【0025】
【数2】
【0026】
となり、MN12のゲート電圧は、R10,R11に電流が流れないためVGS15となる。MN11のゲート電圧がMN12のゲート電圧より高いので、MN11が導通し、電流をCPoutから引き込む。
【0027】
次にDown,DownBがそれぞれ反転したとすると、MP14が遮断しMP13が導通する。MP13のオン抵抗をRdsとすると、
【0028】
【数3】
【0029】
の電流がMP13,R10,R11に流れ、MN12のゲート電圧は
【0030】
【数4】
【0031】
になり、MN11のゲート電圧はR13に電流が流れないことからVGS15になる。今度はMN12のゲート電圧がMN11のそれより高いのでMN11は遮断し、出力電流は流れない。
【0032】
この動作において、MN11、MN12のゲート電圧の変化は、
【0033】
【数5】
【0034】
または
【0035】
【数6】
【0036】
であり、明らかに電源電圧Vddより小さい。つまり抵抗R10,R11,R12,R13で(Vdd−VGS15)が分圧され、入力信号に対して出力信号が減衰している。そこで、R10,R11,R12,R13をMN11,MN12が十分スイッチング出来る電圧振幅になるように選ぶと、電源電圧範囲までゲート電圧を変化させること無く、MN11,MN12をスイッチングさせることが出来る。よって先に述べたゲート下のチャンネル電荷や寄生容量の影響を軽減することができる。
【0037】
同じことが制御信号Up,UpBと、トランジスタMN13,MN14,MP15、抵抗素子R14,R15,R16,R17で構成される回路と差動スイッチング回路MP11とMP12に言える。動作は極性が逆であること以外は同じなので詳細な説明は省略するが、この場合もUp,UpB信号に応じてMN13、MN14がスイッチングし、R14,R15及びR16,R17で電源電圧を分圧することでMP11,MP12のゲート電圧の振幅を減衰でき、チャージポンプ出力に現れるチャンネル電荷や寄生容量による誤差電流を軽減することが出来る。
【0038】
なお、以上説明した回路において、図3(a)に示すように、図2のMN15,MP15を抵抗素子に置き換えてもよい。図3(b)に示すように、図2のR11,R13の接続点を接地し、R14,R16の接続点を電源電圧に接続しても同様の効果が得られる。
【0039】
(第2の実施例)
図4に本実施形態のチャージポンプの第2の実施例を示す。第1の実施例と同じくトランジスタMN10,MP10は電流源、MN11,MN12及びMP11,MP12は差動スイッチング回路であり、これらがチャージポンプの出力電流供給回路を構成する。
【0040】
トランジスタMN24,MN25,MP23、抵抗素子R20,R21,R22がMN11,MN12に入力される信号レベルを減衰させる回路であり、トランジスタMP24,MP25,MN23、抵抗素子R23,R24,R25がMP11,MP12に入力される信号レベルを減衰させる回路である。
【0041】
MN11,MN12側のスイッチング動作に関して説明すると、Downがハイレベル、DownBがローレベルのとき、MN24が導通、MN25が遮断する。このとき、MN12のゲートはほぼ接地電圧、MN11のゲート電圧は
【0042】
【数7】
【0043】
になる。ここでVGS23はMP23のオン時のゲート−ソース間電圧、RdsはMN24のオン抵抗である。この値は電源電圧がダイオード接続のトランジスタMP23と抵抗R20,R21で分圧された値であり電源電圧より低い。つまり入力のDown,DownB信号が電源電圧範囲まで変化するのに対して、それより低い値に減衰されている。これがトランジスタのスレッショルド電圧Vthより大きな値になるよう設定すると、MN11は導通し、チャージポンプの出力に電流を流せる。逆にDown,DownBが反転するとMP24が遮断、MP25が導通し、MN11のゲートはほぼ接地電圧になり、出力電流を遮断することが出来る。MN12のゲート電圧は
【0044】
【数8】
【0045】
となり、電源電圧より低い値になる。この場合もMN11,MN12のゲート電圧の振幅は電源電圧範囲より小さく、減衰されており、チャンネル電荷、寄生容量の充放電による出力電流の誤差の低減が出来る。
【0046】
MP24,MP25,MN23,R23,R24,R25で構成される回路についても同様で、極性が逆になるが、MP11のゲート電圧はVddと
【0047】
【数9】
【0048】
との間で変化する。またMP12のゲート電圧はVddと
【0049】
【数10】
【0050】
との間で変化する。ここでRdsはMP24,MP25のオン抵抗、VGS23はMN23のオン時のゲート−ソース電圧である。この場合でも電圧振幅はVddより小さく、減衰されており、前述の出力電流の誤差を低減できる。
【0051】
この実施例の回路において、図5(a)に示すように図4のMP23,MN23を省くこともできる。また、図5(b)に示すように、図4のMP23,MN23にあたるダイオード接続のトランジスタを複数直列に接続する構成でもよい。
【0052】
(第3の実施例)
図6に本実施形態のチャージポンプの第3の実施例を示す。第1の実施例と同じくMN10,MP10は電流源、MN11,MN12及びMP11,MP12は差動スイッチングトランジスタで、チャージポンプの出力電流供給源を構成する。
【0053】
電流源IS1とトランジスタMP33,MP34,MN35、抵抗素子R30,R31がMN11,MN12の制御電圧の振幅を制限する回路で、電流源IS2とトランジスタMN33,MN34,MP35、抵抗素子R32,R33がMP11とMP12の制御電圧の振幅を制限する回路である。
【0054】
電流源IS1とトランジスタMP33,MP34,MN35、抵抗素子R30,R31で構成される回路の動作を説明する。いまDownがハイレベル、DownBがローレベルになった場合、MP34が導通し、MP33は遮断する、MN11のゲート電圧は
IIS1・R31+VGS35
となり、MN12のゲート電圧はVGS35になる。ここでIIS1は電流源IS1の電流、VGS35はMN35のオン時のゲート−ソース間電圧である。
【0055】
Down,DownBが反転すると、MN11のゲート電圧はVGS35,MN12のゲート電圧は
IIS1・R30+VGS35
となる。R30,R31,IIS1の値を適切に選べば、電源電圧範囲より低い電圧振幅でMN11,MN12をスイッチングすることが出来、前述の問題点を改善することが出来る。IS2,MN33,MN34,MP35,R32,R33で構成される回路についても同様で、Up,UpBに応じてMP11,MP12のゲートに印加される電圧の振幅はIIS2・R32またはIIS2・R33であり、IIS2とR32,R33の値を適切に設定すれば、電源電圧より低い電圧振幅でMP11,MP12をスイッチング出来ると共に、チャンネル電荷や寄生容量による出力電流の誤差を小さく出来る。
【0056】
以上説明した回路で、図7(a)に示すように、図6のダイオード接続されたMN35,MP35の替わりに抵抗素子を用いてもよい。また図7(b)に示すように、図6のR30,R31の接続点を接地、R33とR32の接続点を電源電圧に接続しても、電流源IS1とIS2、抵抗素子R30,R31,R32,R33の値を最適な値に設定すれば同じ効果が得られる。
【0057】
以上の実施例において、多数のスイッチング用トランジスタや、平滑用コンデンサは必要ない。よって集積回路化において面積を必要とせず、低コストで実現することが出来る。
【0058】
なおこれら3つの実施例で、電圧振幅制限または減衰回路は実施例の任意の組み合わせでも実現できる。
【0059】
図8に図2の第1の実施例におけるチャージポンプの出力電流のシミュレーション結果を、図9に図11の従来のチャージポンプの出力電流のシミュレーション結果を示す。出力電流は、約±10μAに設定した。図8及び図9においてsourceは出力CPoutからの流し込みの電流、sinkは引き込みの電流を表す。図9に示すように、図11のチャージポンプの場合、その出力電流にはスパイク状の大きな誤差が生じており、流し込み側の電流は正確な値が出てこない。一方、図8の出力波形では、所望の流し込み電流が得られただけでなく、スパイク状の誤差電流も少なくなっており位相比較器の出力に忠実な出力電流を得ることが出来る。
【産業上の利用可能性】
【0060】
以上説明したように、本発明によると、PLL回路におけるチャージポンプにおいて、トランジスタの寄生容量、チャンネル電荷に伴うスイッチング時の出力電流の乱れを改善することが出来、特に出力電流が小さい場合において正確な位相誤差出力が得られ、LPFのICへの内蔵化が出来、機器の小型化を図ることが出来る。
【図面の簡単な説明】
【0061】
【図1】本発明の実施形態に係るチャージポンプの概略構成を示す図
【図2】本発明の実施形態のチャージポンプの第1の実施例の構成を示す図
【図3】(a)はその変形例の構成を示す図、(b)はその他の変形例の構成を示す図
【図4】本発明の実施形態のチャージポンプの第2の実施例の構成を示す図
【図5】(a)はその変形例の構成を示す図、(b)はその他の変形例の構成を示す図
【図6】本発明の実施形態のチャージポンプの第3の実施例の構成を示す図
【図7】(a)はその変形例の構成を示す図、(b)はその他の変形例の構成を示す図
【図8】図2のチャージポンプの出力電流波形を示す図
【図9】図11のチャージポンプの出力電流波形を示す図
【図10】一般的なPLL回路の構成を示す図
【図11】従来のチャージポンプの構成を示す図
【図12】従来の他のチャージポンプの構成を示す図
【符号の説明】
【0062】
10、11 電流源
12、13 差動スイッチング回路
14、15 振幅制限/減衰回路
101 基準信号発生器
102 位相比較器
103 チャージポンプ
104 LPF
105 電圧制御発振器
106 分周器
【技術分野】
【0001】
本発明は、チャージポンプ及びそれを用いたPLL回路に関する。
【背景技術】
【0002】
位相ロックループ(フェーズロックループ、以下「PLL」と呼ぶ。)の一般的な構成を図10に示す。以下、この位相ロックループの動作を簡単に説明する。
【0003】
図10に示すように、分周器106の分周比をNとしたとき、電圧制御発振器105の発振周波数をN分周したものと、基準信号発生器101の基準信号の位相を位相比較器102で比較し、位相差がゼロになるように帰還をかけることにより、基準信号のN倍の発振周波数を得るものである。ここで位相比較器102が出力する位相差信号を電圧制御発振器105に帰還する際、その制御電圧を発生させるのがチャージポンプ103であり、帰還ループの特性を決定するのがローパスフィルタ(LPF)104である。
【0004】
チャージポンプに要求される動作は、位相比較器の出力に忠実な出力パルス電流を出力することである。そうでなければ、LPFに常に間違った位相比較結果が出力されてしまい、電圧制御発振器の出力にジッターが生じてしまうことになる。
【0005】
ところで機器の小型化によりLPFをIC上に構成することも行われつつあるが、LPFは抵抗と容量素子で構成されており、この容量をIC上に実現できるほど小さくするためにはチャージポンプの電流を小さくする必要がある。
【0006】
そこで、電流出力を小さく(数μAから数10μA)することが可能で、かつ位相比較器の出力に忠実な電流の出力が得られ、望ましくは簡素なチャージポンプが望まれる。
【0007】
図11に一般的なチャージポンプの構成を示す。位相比較器の出力は、ハイレベル(ほぼ電源電圧)とローレベル(ほぼ接地電圧)のディジタル出力であるが、これが図11のUp,UpB,Down,DownBとしてチャージポンプのスイッチングトランジスタのゲートに印加される。
【0008】
ところでN型MOSトランジスタのゲート下に発生するチャンネルの電荷Qは次式で表される。
【0009】
Q=W・L・Cox(VGS−Vth)
ここで、W,Lはそれぞれトランジスタのゲート幅、ゲート長、Coxは単位面積あたりのゲート容量、VGSはトランジスタのゲート−ソース間電圧、Vthはトランジスタのスレッショルド電圧である。
【0010】
いま図11のチャージポンプにおいてN型MOSトランジスタMN91のゲート電圧が電源電圧まで上がったとすると、上記(1)の電荷Qが誘起される。この電荷Qは電流源MN90がこれをすべて引き込まない限り、電流としてMN91のドレイン、ソース端子に現れる。つまり、電流源MN90の引き込む電流以外に電流が発生してしまうことになり、出力電流を乱す原因となる。これはMN90の引き込む電流が小さいほど割合が大きくなり、出力電流の誤差の原因となる。
【0011】
また、MN91とMN92のゲートは位相比較器のディジタル出力信号Down,DownBに接続されている。これはディジタル信号なので振幅が大きく急峻に変わるので、MN91とMN92のソース電圧は過渡的に変動する。このソース端子はMN90のドレインに接続されているので、MN90のドレイン端子電圧も変化する。その結果Down,DownBの変化時にMN90のドレインの寄生容量の充放電が行われ、これも出力電流の誤差として現れる。
【0012】
以上の説明は電流を引き込む側の動作であったが、流し込む側についても同じことが言える。つまり、チャージポンプ出力のスイッチングトランジスタに直接ディジタル信号のような大振幅の信号を印加すると、出力電流に誤差が生じてしまう。
【0013】
このような状況を改善するため特許文献1に示される回路が提案されている。この公報に示される実施例を図12に示す。この実施例では上記寄生容量の充放電による出力電流の乱れは改善できるが、多数のスイッチングトランジスタと平滑用の容量素子が必要であり、集積回路上で実現すると大きな面積を占め、コストを上げる要因になる。そこでより簡素な回路が望まれる。
【特許文献1】特開2002−330067号公報
【発明の開示】
【発明が解決しようとする課題】
【0014】
上述したように、チャージポンプの出力電流を制御するトランジスタのゲートを、ディジタル的に大振幅で駆動すると、トランジスタのソース及びドレインの寄生容量やゲート電極下のチャンネル電荷により、チャージポンプの出力電流に乱れが生じる。これは必要なチャージポンプ電流が小さい場合顕著である。その結果、位相比較器の出力に忠実なチャージポンプ出力電流が得られなくなり、ジッターの増大などといった望ましくない影響が出てしまう。
【課題を解決するための手段】
【0015】
上記課題を解決するために、本発明は電流を引き込むための第1の電流源と、前記第1の電流源の電流をスイッチングするための第1の差動回路と、電流を流し込むための第2の電流源と、前記第2の電流源の電流をスイッチングするための第2の差動回路とを設け、前記第1及び第2の差動回路の出力を接続して出力とし、前記第1及び第2の差動回路の入力を入力とした電流供給回路と、入力信号を所望の電圧振幅まで下げる少なくとも1つの振幅制限/減衰回路とを備え、前記電流供給回路のスイッチングのための制御信号として前記振幅制限/減衰回路の出力を前記第1及び第2の差動回路の入力に接続したチャージポンプ回路であることを特徴とする。
【発明の効果】
【0016】
本発明によると、トランジスタの寄生容量やチャンネル電荷に伴うスイッチング時の出力電流の乱れを改善することが出来るとともに、回路の簡素化、つまりコストの低減が出来る。特に出力電流が数10μAといった小さな電流の場合に好適である。
【発明を実施するための最良の形態】
【0017】
以下、本発明の実施形態について図面を参照しながら説明する。図1に本発明の実施形態に係るチャージポンプの概略構成を示す。
【0018】
図1において、本実施の形態のチャージポンプは、出力CPoutをスイッチングするトランジスタを差動構成にした差動スイッチング回路12、13を備え、それぞれに電流源10、11が設けられる。各トランジスタのゲートにかかる論理振幅を、振幅制限または減衰回路(振幅制限/減衰回路)14、15により小さくすることで、寄生容量やチャンネル電荷による出力電流の乱れを改善する。振幅制限/減衰回路14、15は、位相比較器からのディジタル信号Up、UpB、Down、DownBによりスイッチングされる、スイッチングトランジスタ及び抵抗で構成され、簡素な回路で実現することができる。
【0019】
以下、本発明の実施形態のチャージポンプに係る第1乃至第第3の実施例を説明する。
【0020】
(第1の実施例)
図2に本実施形態のチャージポンプの第1の実施例を示す。本実施例のチャージポンプの電流供給回路は、N型MOSトランジスタMN10,MN11,MN12と、P型MOSトランジスタMP10,MP11,MP12で構成される。MP10とMN10はゲートにBias1,Bias2が印加され、電流源として動作する。MN11,MN12とMP11,MP12はその電流をスイッチングするための差動スイッチング回路であり、このゲートにスイッチングするための信号を印加することで電流のスイッチングを行う。
【0021】
トランジスタMP13,MP14,MN15、抵抗素子R10,R11,R12,R13は差動スイッチング回路であるMN11,MN12のゲートに印加される信号電圧を減衰させる回路である。同様にトランジスタMN13,MN14,MP15、抵抗素子R14,R15,R16,R17は差動スイッチング回路であるMP11,MP12のゲートに印加される信号電圧を減衰させる回路である。この部分の動作を以下に説明する。
【0022】
Down,DownBは電流引き込み指示の信号で、DownBはDownの反転信号である。いまDownがハイレベル(ほぼ電源電圧)、DownBがローレベル(ほぼ接地電圧)になったとすると、MP13は遮断し、MP14は導通する。このときMP14のオン抵抗をRds、MN15のオン時のゲート−ソース間電圧をVGS15とすると
【0023】
【数1】
【0024】
の電流がMP14,R12,R13に流れる。MN11のゲート電圧は
【0025】
【数2】
【0026】
となり、MN12のゲート電圧は、R10,R11に電流が流れないためVGS15となる。MN11のゲート電圧がMN12のゲート電圧より高いので、MN11が導通し、電流をCPoutから引き込む。
【0027】
次にDown,DownBがそれぞれ反転したとすると、MP14が遮断しMP13が導通する。MP13のオン抵抗をRdsとすると、
【0028】
【数3】
【0029】
の電流がMP13,R10,R11に流れ、MN12のゲート電圧は
【0030】
【数4】
【0031】
になり、MN11のゲート電圧はR13に電流が流れないことからVGS15になる。今度はMN12のゲート電圧がMN11のそれより高いのでMN11は遮断し、出力電流は流れない。
【0032】
この動作において、MN11、MN12のゲート電圧の変化は、
【0033】
【数5】
【0034】
または
【0035】
【数6】
【0036】
であり、明らかに電源電圧Vddより小さい。つまり抵抗R10,R11,R12,R13で(Vdd−VGS15)が分圧され、入力信号に対して出力信号が減衰している。そこで、R10,R11,R12,R13をMN11,MN12が十分スイッチング出来る電圧振幅になるように選ぶと、電源電圧範囲までゲート電圧を変化させること無く、MN11,MN12をスイッチングさせることが出来る。よって先に述べたゲート下のチャンネル電荷や寄生容量の影響を軽減することができる。
【0037】
同じことが制御信号Up,UpBと、トランジスタMN13,MN14,MP15、抵抗素子R14,R15,R16,R17で構成される回路と差動スイッチング回路MP11とMP12に言える。動作は極性が逆であること以外は同じなので詳細な説明は省略するが、この場合もUp,UpB信号に応じてMN13、MN14がスイッチングし、R14,R15及びR16,R17で電源電圧を分圧することでMP11,MP12のゲート電圧の振幅を減衰でき、チャージポンプ出力に現れるチャンネル電荷や寄生容量による誤差電流を軽減することが出来る。
【0038】
なお、以上説明した回路において、図3(a)に示すように、図2のMN15,MP15を抵抗素子に置き換えてもよい。図3(b)に示すように、図2のR11,R13の接続点を接地し、R14,R16の接続点を電源電圧に接続しても同様の効果が得られる。
【0039】
(第2の実施例)
図4に本実施形態のチャージポンプの第2の実施例を示す。第1の実施例と同じくトランジスタMN10,MP10は電流源、MN11,MN12及びMP11,MP12は差動スイッチング回路であり、これらがチャージポンプの出力電流供給回路を構成する。
【0040】
トランジスタMN24,MN25,MP23、抵抗素子R20,R21,R22がMN11,MN12に入力される信号レベルを減衰させる回路であり、トランジスタMP24,MP25,MN23、抵抗素子R23,R24,R25がMP11,MP12に入力される信号レベルを減衰させる回路である。
【0041】
MN11,MN12側のスイッチング動作に関して説明すると、Downがハイレベル、DownBがローレベルのとき、MN24が導通、MN25が遮断する。このとき、MN12のゲートはほぼ接地電圧、MN11のゲート電圧は
【0042】
【数7】
【0043】
になる。ここでVGS23はMP23のオン時のゲート−ソース間電圧、RdsはMN24のオン抵抗である。この値は電源電圧がダイオード接続のトランジスタMP23と抵抗R20,R21で分圧された値であり電源電圧より低い。つまり入力のDown,DownB信号が電源電圧範囲まで変化するのに対して、それより低い値に減衰されている。これがトランジスタのスレッショルド電圧Vthより大きな値になるよう設定すると、MN11は導通し、チャージポンプの出力に電流を流せる。逆にDown,DownBが反転するとMP24が遮断、MP25が導通し、MN11のゲートはほぼ接地電圧になり、出力電流を遮断することが出来る。MN12のゲート電圧は
【0044】
【数8】
【0045】
となり、電源電圧より低い値になる。この場合もMN11,MN12のゲート電圧の振幅は電源電圧範囲より小さく、減衰されており、チャンネル電荷、寄生容量の充放電による出力電流の誤差の低減が出来る。
【0046】
MP24,MP25,MN23,R23,R24,R25で構成される回路についても同様で、極性が逆になるが、MP11のゲート電圧はVddと
【0047】
【数9】
【0048】
との間で変化する。またMP12のゲート電圧はVddと
【0049】
【数10】
【0050】
との間で変化する。ここでRdsはMP24,MP25のオン抵抗、VGS23はMN23のオン時のゲート−ソース電圧である。この場合でも電圧振幅はVddより小さく、減衰されており、前述の出力電流の誤差を低減できる。
【0051】
この実施例の回路において、図5(a)に示すように図4のMP23,MN23を省くこともできる。また、図5(b)に示すように、図4のMP23,MN23にあたるダイオード接続のトランジスタを複数直列に接続する構成でもよい。
【0052】
(第3の実施例)
図6に本実施形態のチャージポンプの第3の実施例を示す。第1の実施例と同じくMN10,MP10は電流源、MN11,MN12及びMP11,MP12は差動スイッチングトランジスタで、チャージポンプの出力電流供給源を構成する。
【0053】
電流源IS1とトランジスタMP33,MP34,MN35、抵抗素子R30,R31がMN11,MN12の制御電圧の振幅を制限する回路で、電流源IS2とトランジスタMN33,MN34,MP35、抵抗素子R32,R33がMP11とMP12の制御電圧の振幅を制限する回路である。
【0054】
電流源IS1とトランジスタMP33,MP34,MN35、抵抗素子R30,R31で構成される回路の動作を説明する。いまDownがハイレベル、DownBがローレベルになった場合、MP34が導通し、MP33は遮断する、MN11のゲート電圧は
IIS1・R31+VGS35
となり、MN12のゲート電圧はVGS35になる。ここでIIS1は電流源IS1の電流、VGS35はMN35のオン時のゲート−ソース間電圧である。
【0055】
Down,DownBが反転すると、MN11のゲート電圧はVGS35,MN12のゲート電圧は
IIS1・R30+VGS35
となる。R30,R31,IIS1の値を適切に選べば、電源電圧範囲より低い電圧振幅でMN11,MN12をスイッチングすることが出来、前述の問題点を改善することが出来る。IS2,MN33,MN34,MP35,R32,R33で構成される回路についても同様で、Up,UpBに応じてMP11,MP12のゲートに印加される電圧の振幅はIIS2・R32またはIIS2・R33であり、IIS2とR32,R33の値を適切に設定すれば、電源電圧より低い電圧振幅でMP11,MP12をスイッチング出来ると共に、チャンネル電荷や寄生容量による出力電流の誤差を小さく出来る。
【0056】
以上説明した回路で、図7(a)に示すように、図6のダイオード接続されたMN35,MP35の替わりに抵抗素子を用いてもよい。また図7(b)に示すように、図6のR30,R31の接続点を接地、R33とR32の接続点を電源電圧に接続しても、電流源IS1とIS2、抵抗素子R30,R31,R32,R33の値を最適な値に設定すれば同じ効果が得られる。
【0057】
以上の実施例において、多数のスイッチング用トランジスタや、平滑用コンデンサは必要ない。よって集積回路化において面積を必要とせず、低コストで実現することが出来る。
【0058】
なおこれら3つの実施例で、電圧振幅制限または減衰回路は実施例の任意の組み合わせでも実現できる。
【0059】
図8に図2の第1の実施例におけるチャージポンプの出力電流のシミュレーション結果を、図9に図11の従来のチャージポンプの出力電流のシミュレーション結果を示す。出力電流は、約±10μAに設定した。図8及び図9においてsourceは出力CPoutからの流し込みの電流、sinkは引き込みの電流を表す。図9に示すように、図11のチャージポンプの場合、その出力電流にはスパイク状の大きな誤差が生じており、流し込み側の電流は正確な値が出てこない。一方、図8の出力波形では、所望の流し込み電流が得られただけでなく、スパイク状の誤差電流も少なくなっており位相比較器の出力に忠実な出力電流を得ることが出来る。
【産業上の利用可能性】
【0060】
以上説明したように、本発明によると、PLL回路におけるチャージポンプにおいて、トランジスタの寄生容量、チャンネル電荷に伴うスイッチング時の出力電流の乱れを改善することが出来、特に出力電流が小さい場合において正確な位相誤差出力が得られ、LPFのICへの内蔵化が出来、機器の小型化を図ることが出来る。
【図面の簡単な説明】
【0061】
【図1】本発明の実施形態に係るチャージポンプの概略構成を示す図
【図2】本発明の実施形態のチャージポンプの第1の実施例の構成を示す図
【図3】(a)はその変形例の構成を示す図、(b)はその他の変形例の構成を示す図
【図4】本発明の実施形態のチャージポンプの第2の実施例の構成を示す図
【図5】(a)はその変形例の構成を示す図、(b)はその他の変形例の構成を示す図
【図6】本発明の実施形態のチャージポンプの第3の実施例の構成を示す図
【図7】(a)はその変形例の構成を示す図、(b)はその他の変形例の構成を示す図
【図8】図2のチャージポンプの出力電流波形を示す図
【図9】図11のチャージポンプの出力電流波形を示す図
【図10】一般的なPLL回路の構成を示す図
【図11】従来のチャージポンプの構成を示す図
【図12】従来の他のチャージポンプの構成を示す図
【符号の説明】
【0062】
10、11 電流源
12、13 差動スイッチング回路
14、15 振幅制限/減衰回路
101 基準信号発生器
102 位相比較器
103 チャージポンプ
104 LPF
105 電圧制御発振器
106 分周器
【特許請求の範囲】
【請求項1】
電流を引き込むための第1の電流源と、前記第1の電流源の電流をスイッチングするための第1の差動回路と、電流を流し込むための第2の電流源と、前記第2の電流源の電流をスイッチングするための第2の差動回路とを設け、前記第1及び第2の差動回路の出力を接続して出力とし、前記第1及び第2の差動回路の入力を入力とした電流供給回路と、
入力信号を所望の電圧振幅まで下げる少なくとも1つの振幅制限/減衰回路と
を備え、
前記電流供給回路のスイッチングのための制御信号として前記振幅制限/減衰回路の出力を前記第1及び第2の差動回路の入力に接続したことを特徴とするチャージポンプ回路。
【請求項2】
前記振幅制限/減衰回路は、
第1のスイッチング素子を電源電圧に接続し、このスイッチング素子に第1の抵抗素子を接続し、第1の抵抗素子の他端を第2の抵抗素子に接続し、第2の抵抗素子の他端を第1のダイオード接続されたトランジスタを通して接地し、
第2のスイッチング素子を電源電圧に接続し、このスイッチング素子に第3の抵抗素子を接続し、第3の抵抗素子の他端を第4の抵抗素子に接続し、第4の抵抗素子の他端を前記第1のダイオード接続されたトランジスタに接続し、
第3のスイッチング素子を接地電圧に接続し、このスイッチング素子に第5の抵抗素子を接続し、第5の抵抗素子の他端を第6の抵抗素子に接続し、第6の抵抗素子の他端を第2のダイオード接続されたトランジスタを通して電源電圧に接続し、
第4のスイッチング素子を接地電圧に接続し、このスイッチング素子に第7の抵抗素子を接続し、第7の抵抗素子の他端を第8の抵抗素子に接続し、第8の抵抗素子の他端を前記第2のダイオード接続されたトランジスタに接続し、
第1の抵抗素子と第2の抵抗素子の接続点と、第3の抵抗素子と第4の抵抗素子の接続点と、第5の抵抗素子と第6の抵抗素子の接続点と、第7の抵抗素子と第8の抵抗素子との接続点を出力として、前記電流供給回路の入力に接続して構成されたことを特徴とする請求項1に記載のチャージポンプ回路。
【請求項3】
前記振幅制限/減衰回路は、
第2の抵抗素子と第4の抵抗素子の接続点を接地し、第6の抵抗素子と第8の抵抗素子の接続点が電源電圧に接続されたことを特徴とする請求項2に記載のチャージポンプ回路。
【請求項4】
前記振幅制限/減衰回路は、
第2の抵抗素子と第4の抵抗素子の接続点に第9の抵抗素子を接続し、その他端を接地し、第6の抵抗素子と第8の抵抗素子の接続点に第10の抵抗素子を接続し、その他端を電源電圧に接続したことを特徴とする請求項2に記載のチャージポンプ回路。
【請求項5】
前記振幅制限/減衰回路は、
第5のスイッチング素子を接地し他端を第11の抵抗素子に接続し、第6のスイッチング素子を接地し他端を第12の抵抗素子に接続し、第11と第12の抵抗素子の他端を接続し、この接続点に第3のダイオード接続されたトランジスタを接続し、このトランジスタに第15の抵抗素子を接続して電源電圧に接続し、
第7のスイッチング素子を電源電圧に接続し他端を第13の抵抗素子に接続し、第8のスイッチング素子を電源電圧に接続し他端を第14の抵抗素子に接続し、第13と第14の抵抗素子の他端を第4のダイオード接続されたトランジスタと接続し、そのトランジスタに第16の抵抗素子を接続して接地し、
第5のスイッチング素子と第11の抵抗素子の接続点と、第6のスイッチング素子と第12の抵抗素子との接続点と、第7のスイッチング素子と第13の抵抗素子の接続点と、第8のスイッチング素子と第14の抵抗素子の接続点を、出力として前記電流供給回路の入力に接続したことを特徴とする請求項1に記載のチャージポンプ回路。
【請求項6】
前記振幅制限/減衰回路は、
第3のダイオード接続されたトランジスタが、複数のダイオード接続されたトランジスタを直列に接続したもので、
第4のダイオード接続されたトランジスタが、複数のダイオード接続されたトランジスタを直列に接続したものであることを特徴とする請求項5に記載のチャージポンプ回路。
【請求項7】
前記振幅制限/減衰回路は、
第11の抵抗素子と第12の抵抗素子の接続点に第15の抵抗素子を接続してその他端を電源電圧に接続し、第13と第14の抵抗素子の接続点に第16の抵抗素子を接続してその他端を接地したことを特徴とする請求項5に記載のチャージポンプ回路。
【請求項8】
前記振幅制限/減衰回路は、
第3の電流源を電源電圧に接続し、他端に第9、第10のスイッチング素子を接続し、第9のスイッチング素子の他端に第17の抵抗素子、第10のスイッチング素子の他端に第18の抵抗素子を接続し、第17、第18の抵抗素子の他端を接続し、第5のダイオード接続されたトランジスタを接続して接地し、
第4の電流源を接地し、他端に第11、第12のスイッチング素子を接続し、第11のスイッチング素子の他端に第19の抵抗素子、第12のスイッチング素子の他端に第20の抵抗素子を接続し、第19、第20の抵抗素子の他端を接続して第6のダイオード接続されたトランジスタを接続し、このトランジスタを電源電圧に接続し、
第9のスイッチング素子と第17の抵抗素子の接続点と、第10のスイッチング素子と第18の抵抗素子の接続点と、第11のスイッチング素子と第19の抵抗素子の接続点と、第12のスイッチング素子と第20の抵抗素子の接続点を出力として前記電流供給回路の入力に接続したことを特徴とする請求項1に記載のチャージポンプ回路。
【請求項9】
前記振幅制限/減衰回路は、
第17、第18の抵抗素子の接続点に第21の抵抗素子を接続してその他端を接地し、第19、第20の抵抗素子の接続点に第22の抵抗素子を接続して他端を電源電圧に接続したことを特徴とする請求項8に記載のチャージポンプ回路。
【請求項10】
前記振幅制限/減衰回路は、
第17、第18の抵抗素子の接続点が接地され、第19、第20の抵抗素子の接続点が電源電圧に接続されたことを特徴とする請求項8に記載のチャージポンプ回路。
【請求項11】
請求項1乃至10に記載のチャージポンプ回路で、前記電圧振幅制限/減衰回路のスイッチング素子の制御入力に位相比較器からの出力が接続されたことを特徴とするPLL回路。
【請求項12】
請求項11に記載のPLL回路を用いたことを特徴とする受信または送信装置。
【請求項1】
電流を引き込むための第1の電流源と、前記第1の電流源の電流をスイッチングするための第1の差動回路と、電流を流し込むための第2の電流源と、前記第2の電流源の電流をスイッチングするための第2の差動回路とを設け、前記第1及び第2の差動回路の出力を接続して出力とし、前記第1及び第2の差動回路の入力を入力とした電流供給回路と、
入力信号を所望の電圧振幅まで下げる少なくとも1つの振幅制限/減衰回路と
を備え、
前記電流供給回路のスイッチングのための制御信号として前記振幅制限/減衰回路の出力を前記第1及び第2の差動回路の入力に接続したことを特徴とするチャージポンプ回路。
【請求項2】
前記振幅制限/減衰回路は、
第1のスイッチング素子を電源電圧に接続し、このスイッチング素子に第1の抵抗素子を接続し、第1の抵抗素子の他端を第2の抵抗素子に接続し、第2の抵抗素子の他端を第1のダイオード接続されたトランジスタを通して接地し、
第2のスイッチング素子を電源電圧に接続し、このスイッチング素子に第3の抵抗素子を接続し、第3の抵抗素子の他端を第4の抵抗素子に接続し、第4の抵抗素子の他端を前記第1のダイオード接続されたトランジスタに接続し、
第3のスイッチング素子を接地電圧に接続し、このスイッチング素子に第5の抵抗素子を接続し、第5の抵抗素子の他端を第6の抵抗素子に接続し、第6の抵抗素子の他端を第2のダイオード接続されたトランジスタを通して電源電圧に接続し、
第4のスイッチング素子を接地電圧に接続し、このスイッチング素子に第7の抵抗素子を接続し、第7の抵抗素子の他端を第8の抵抗素子に接続し、第8の抵抗素子の他端を前記第2のダイオード接続されたトランジスタに接続し、
第1の抵抗素子と第2の抵抗素子の接続点と、第3の抵抗素子と第4の抵抗素子の接続点と、第5の抵抗素子と第6の抵抗素子の接続点と、第7の抵抗素子と第8の抵抗素子との接続点を出力として、前記電流供給回路の入力に接続して構成されたことを特徴とする請求項1に記載のチャージポンプ回路。
【請求項3】
前記振幅制限/減衰回路は、
第2の抵抗素子と第4の抵抗素子の接続点を接地し、第6の抵抗素子と第8の抵抗素子の接続点が電源電圧に接続されたことを特徴とする請求項2に記載のチャージポンプ回路。
【請求項4】
前記振幅制限/減衰回路は、
第2の抵抗素子と第4の抵抗素子の接続点に第9の抵抗素子を接続し、その他端を接地し、第6の抵抗素子と第8の抵抗素子の接続点に第10の抵抗素子を接続し、その他端を電源電圧に接続したことを特徴とする請求項2に記載のチャージポンプ回路。
【請求項5】
前記振幅制限/減衰回路は、
第5のスイッチング素子を接地し他端を第11の抵抗素子に接続し、第6のスイッチング素子を接地し他端を第12の抵抗素子に接続し、第11と第12の抵抗素子の他端を接続し、この接続点に第3のダイオード接続されたトランジスタを接続し、このトランジスタに第15の抵抗素子を接続して電源電圧に接続し、
第7のスイッチング素子を電源電圧に接続し他端を第13の抵抗素子に接続し、第8のスイッチング素子を電源電圧に接続し他端を第14の抵抗素子に接続し、第13と第14の抵抗素子の他端を第4のダイオード接続されたトランジスタと接続し、そのトランジスタに第16の抵抗素子を接続して接地し、
第5のスイッチング素子と第11の抵抗素子の接続点と、第6のスイッチング素子と第12の抵抗素子との接続点と、第7のスイッチング素子と第13の抵抗素子の接続点と、第8のスイッチング素子と第14の抵抗素子の接続点を、出力として前記電流供給回路の入力に接続したことを特徴とする請求項1に記載のチャージポンプ回路。
【請求項6】
前記振幅制限/減衰回路は、
第3のダイオード接続されたトランジスタが、複数のダイオード接続されたトランジスタを直列に接続したもので、
第4のダイオード接続されたトランジスタが、複数のダイオード接続されたトランジスタを直列に接続したものであることを特徴とする請求項5に記載のチャージポンプ回路。
【請求項7】
前記振幅制限/減衰回路は、
第11の抵抗素子と第12の抵抗素子の接続点に第15の抵抗素子を接続してその他端を電源電圧に接続し、第13と第14の抵抗素子の接続点に第16の抵抗素子を接続してその他端を接地したことを特徴とする請求項5に記載のチャージポンプ回路。
【請求項8】
前記振幅制限/減衰回路は、
第3の電流源を電源電圧に接続し、他端に第9、第10のスイッチング素子を接続し、第9のスイッチング素子の他端に第17の抵抗素子、第10のスイッチング素子の他端に第18の抵抗素子を接続し、第17、第18の抵抗素子の他端を接続し、第5のダイオード接続されたトランジスタを接続して接地し、
第4の電流源を接地し、他端に第11、第12のスイッチング素子を接続し、第11のスイッチング素子の他端に第19の抵抗素子、第12のスイッチング素子の他端に第20の抵抗素子を接続し、第19、第20の抵抗素子の他端を接続して第6のダイオード接続されたトランジスタを接続し、このトランジスタを電源電圧に接続し、
第9のスイッチング素子と第17の抵抗素子の接続点と、第10のスイッチング素子と第18の抵抗素子の接続点と、第11のスイッチング素子と第19の抵抗素子の接続点と、第12のスイッチング素子と第20の抵抗素子の接続点を出力として前記電流供給回路の入力に接続したことを特徴とする請求項1に記載のチャージポンプ回路。
【請求項9】
前記振幅制限/減衰回路は、
第17、第18の抵抗素子の接続点に第21の抵抗素子を接続してその他端を接地し、第19、第20の抵抗素子の接続点に第22の抵抗素子を接続して他端を電源電圧に接続したことを特徴とする請求項8に記載のチャージポンプ回路。
【請求項10】
前記振幅制限/減衰回路は、
第17、第18の抵抗素子の接続点が接地され、第19、第20の抵抗素子の接続点が電源電圧に接続されたことを特徴とする請求項8に記載のチャージポンプ回路。
【請求項11】
請求項1乃至10に記載のチャージポンプ回路で、前記電圧振幅制限/減衰回路のスイッチング素子の制御入力に位相比較器からの出力が接続されたことを特徴とするPLL回路。
【請求項12】
請求項11に記載のPLL回路を用いたことを特徴とする受信または送信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2007−116412(P2007−116412A)
【公開日】平成19年5月10日(2007.5.10)
【国際特許分類】
【出願番号】特願2005−305502(P2005−305502)
【出願日】平成17年10月20日(2005.10.20)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
【公開日】平成19年5月10日(2007.5.10)
【国際特許分類】
【出願日】平成17年10月20日(2005.10.20)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]