データ中継回路、及び画像処理装置
【課題】二つの装置間でデータを中継するデータ中継回路において、各装置で用いる二つのクロック周波数が異なる場合にどちらのクロック周波数が速い場合であっても、用いることができるデータ中継回路、及びこれを用いた画像処理装置を提供する。
【解決手段】書込周波数より読出周波数の方が大きい場合、同期タイミングに対する書き込み開始の遅延時間より第１時間だけ短い時間を読出遅延時間として設定し、書込周波数より読出周波数の方が小さい場合、前記遅延時間より第２時間だけ長い時間を読出遅延時間として設定すると共に、同期タイミングから前記読出遅延時間の経過後に、デュアルポートメモリ２１に記憶されているデータを順次記憶された順で、読出クロック信号と同期してデータ受信装置へ出力する読出タイミング設定部２７を備えた。
【解決手段】書込周波数より読出周波数の方が大きい場合、同期タイミングに対する書き込み開始の遅延時間より第１時間だけ短い時間を読出遅延時間として設定し、書込周波数より読出周波数の方が小さい場合、前記遅延時間より第２時間だけ長い時間を読出遅延時間として設定すると共に、同期タイミングから前記読出遅延時間の経過後に、デュアルポートメモリ２１に記憶されているデータを順次記憶された順で、読出クロック信号と同期してデータ受信装置へ出力する読出タイミング設定部２７を備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックと同期してデータを入出力する二つの装置間で、当該クロック周波数が異なる場合に当該装置間でデータを中継するデータ中継回路、及びこれを用いた画像処理装置に関する。
【背景技術】
【０００２】
従来、例えばデジタル複合機では、ＣＣＤ（Charge Coupled Device）などの入力デバイスの動作クロックに同期して入力される画像データを、液晶表示装置等の表示装置やシステムバスを介して接続されたメインメモリ等の出力先デバイスへ出力する際に、入力デバイスの動作クロック周波数より、表示装置やシステムバス等の動作クロック周波数の方が大きい（速い）ため、間にデュアルポートメモリを挟んで動作クロック周波数の差異を吸収する回路が知られている（例えば、特許文献１参照。）。
【０００３】
このような回路では、デュアルポートメモリへの画像データの書き込み速度よりも、デュアルポートメモリからの読み出し速度の方が速いため、データの書き込みが開始された後、所定時間遅らせてデータの読出しを開始させることにより、データの読出しが書き込みに追いついて正常なデータの読み出しができなくなることを防止している。
【特許文献１】特開平９−１８６９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述の場合とは逆に、データの書き込み用の動作クロックよりも、データの読出し用の動作クロックの方が、周波数が小さい（遅い）場合がある。このような場合、書き込み用の動作クロックよりも、データの読出し用の動作クロックの方が速い場合と同様のタイミングでデータの読出しを開始させると、データの読出しにかかる時間が長いため、データの読出し完了前に、新たなデータの書き込みが開始されてしまい、読み出そうとしていたデータが書き換えられてしまうおそれがある。
【０００５】
そのため、特許文献１に記載の回路は、データの読出し用の動作クロックの方が速い場合と、データの書き込み用の動作クロックの方が速い場合とで、同一の回路を共用することができないという、不都合があった。
【０００６】
本発明は、このような事情に鑑みて為された発明であり、クロックと同期してデータを入出力する二つの装置間で、当該装置間でデータを中継するデータ中継回路において、各装置で用いる二つのクロック周波数が異なる場合に、どちらのクロック周波数が速い場合であっても、用いることができるデータ中継回路、及びこれを用いた画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るデータ中継回路は、一定の周期で出力される同期信号が示す同期タイミングから予め設定された遅延時間の経過後に、予め設定された書込周波数の書込クロック信号と同期してデータを出力するデータ出力装置と、予め設定された読出周波数の読出クロック信号と同期してデータを受信するデータ受信装置との間でデータを中継するデータ中継回路であって、前記データ出力装置から出力されたデータを前記書込クロック信号と同期して順次記憶する記憶部と、所定時間内における前記書込クロック信号のクロック数を計数することにより、前記書込周波数を検出する書込周波数検出部と、所定時間内における前記読出クロック信号のクロック数を計数することにより、前記読出周波数を検出する読出周波数検出部と、前記書込周波数検出部により検出された書込周波数と前記読出周波数検出部により検出された読出周波数とを比較する比較部と、前記比較部による比較の結果、前記書込周波数より前記読出周波数の方が大きい場合、前記遅延時間より所定の第１時間だけ短い時間を読出遅延時間として設定し、前記書込周波数より前記読出周波数の方が小さい場合、前記遅延時間より所定の第２時間だけ長い時間を前記読出遅延時間として設定する読出遅延時間設定部と、前記同期信号が示す同期タイミングから、前記読出遅延時間設定部により設定された読出遅延時間の経過後に、前記記憶部に記憶されているデータを前記順次記憶された順で、前記読出クロック信号と同期して前記データ受信装置へ出力する出力制御部とを備える。
【０００８】
この構成によれば、同期タイミングから予め設定された遅延時間の経過後に、データ出力装置から、予め設定された書込周波数の書込クロック信号と同期してデータが出力され、そのデータが書込クロック信号と同期して記憶部で順次記憶される。また、記憶部で記憶されたデータはデータ受信装置によって、読出周波数の読出クロック信号と同期して受信される。そして、読出遅延時間設定部によって、書込周波数より読出周波数の方が大きい場合、前記遅延時間より第１時間だけ短い時間が読出遅延時間として設定され、書込周波数より読出周波数の方が小さい場合、遅延時間より第２時間だけ長い時間が読出遅延時間として設定される。さらに、出力制御部によって、同期信号が示す同期タイミングから、読出遅延時間設定部により設定された読出遅延時間の経過後に、記憶部に記憶されているデータが順次記憶された順で、読出クロック信号と同期してデータ受信装置へ出力される。
【０００９】
これにより、書込周波数より読出周波数の方が大きい場合、同期タイミングから前記遅延時間の経過後であって、書込クロック信号と同期したデータの記憶が開始されるタイミングより第１時間だけ前に、その同期タイミングより一つ前の同期タイミング後に記憶部に記憶されたデータの読出しが開始される。そうすると、読み出し速度の方が速いので、データの読出しが完了する前に、データの読出しに次のデータの書込が追いついたり追い抜いたりして読み出そうとしているデータが書き換えられてしまうことがない。
【００１０】
そして、書込周波数より読出周波数の方が小さい場合、書込クロック信号と同期したデータの記憶が開始されるタイミングより第２時間だけ後に、記憶部に記憶されたデータの読出しが開始される。そうすると、読み出し速度の方が遅いので、データの記憶が完了する前に、データの読出しが追いついたり追い抜いたりして正しく読み出そうとしているデータが詠み出せなくなるおそれがない。従って、データ出力装置の書込クロック信号とデータ受信装置の読出クロック信号のうち、どちらのクロック周波数が速い場合であっても、用いることができる。
【００１１】
また、前記第１時間は、前記記憶部が、データの読出し後、同一アドレスへのデータ書込が正常に実行可能な最短時間であり、前記第２時間は、前記記憶部が、データの書込み後、同一アドレスからのデータ読出しが正常に実行可能な最短時間であることが好ましい。
【００１２】
この構成によれば、第１時間は、記憶部からのデータの読出し後、同一アドレスへのデータ書込が正常に実行可能な最短時間にされているので、同期タイミング後の記憶部によるデータの記憶開始後、次の同期タイミング後に記憶部からのデータの読み出しが開始されるまでの時間を、正常動作可能な範囲で最大限長くすることができる。その結果、例え読出クロック信号の方が書込クロック信号より高速であっても、データの書き込みが完了する前に、データの読出しが書込に追いついたり追い抜いたりしてデータが正常に読み出せなくなるおそれが可能な限り低減される。
【００１３】
そして、第２時間は、記憶部へのデータの書込み後、同一アドレスからのデータ読出しが正常に実行可能な最短時間にされているので、同期タイミング後の記憶部によるデータの記憶開始後、次に新たなデータの書き込みが開始されるまでの時間を、正常動作可能な範囲で最大限長くすることができる。その結果、例え読出クロック信号の方が書込クロック信号より低速であって、書込データの書き込みにかかる時間よりもデータの読み出しにかかる時間の方が長い場合であっても、データの読み出し完了前に新たなデータの書き込みが開始されてデータが正常に読み出せなくなるおそれが可能な限り低減される。
【００１４】
また、前記書込周波数検出部は、前記同期信号により前記同期タイミングが示されてから再び前記同期タイミングが示されるまで、前記書込クロック信号のクロック数を計数した計数値を、前記書込周波数を示す情報として検出し、前記読出周波数検出部は、前記同期信号により前記同期タイミングが示されてから再び前記同期タイミングが示されるまで、前記読出クロック信号のクロック数を計数した計数値を、前記読出周波数を示す情報として検出することが好ましい。
【００１５】
この構成によれば、書込周波数検出部は、同期信号を用いて所定時間内における書込クロック信号のクロック数を計数することができ、読出周波数検出部は、同期信号を用いて所定時間内における読出クロック信号のクロック数を計数することができるので、所定時間を計時するためのタイマ回路を備える必要がなく、書込周波数検出部及び読出周波数検出部のコストを低減することが容易である。
【００１６】
また、前記書込周波数より前記読出周波数の方が小さい場合において、前記遅延時間に相当する前記読出クロック信号のクロック数と、前記第２時間に相当する前記読出クロック信号のクロック数と、前記データ出力装置から前記同期信号の一周期内に出力されるデータの数として予め設定されたデータ数とを加算した値が、前記読出周波数検出部により計数された前記計数値以上になったとき、エラーの発生を示すエラー信号を出力するエラー検出部をさらに備えることが好ましい。
【００１７】
書込周波数より読出周波数の方が小さい場合、データの読み出しに時間がかかるので、記憶部からのデータの読み出し開始後、次の同期タイミングまでにデータの読出しが終了しない場合、読出データＤＯの読出しが正常に実行できなくなるおそれがある。そこで、遅延時間に相当する読出クロック信号のクロック数と、第２時間に相当する読出クロック信号のクロック数と、データ出力装置から同期信号の一周期内に出力されるデータの数として予め設定されたデータ数とを加算した値が、読出周波数検出部により計数された計数値以上になったとき、エラー検出部によって、エラーの発生を示すエラー信号を出力することで、データ中継回路２のメンテナンス性を向上させることができる。
【００１８】
また、本発明に係る画像処理装置は、上述のデータ中継回路と、前記データ出力装置である画像読取部と、前記データ受信装置である画像処理部とを備える。この構成によれば、画像読取部と画像処理部との間で、いずれで用いるクロック周波数が速い場合であっても、同じ構成のデータ中継回路を用いることができるので、クロック周波数の大小に応じて、データ中継回路を設計し直したり異なる構成のデータ中継回路を製造したりするコストを低減することが容易となる。
【発明の効果】
【００１９】
このような構成のデータ中継回路は、データ出力装置の書込クロック信号とデータ受信装置の読出クロック信号のうち、どちらのクロック周波数が速い場合であっても、用いることができる。
【００２０】
また、このような構成の画像処理装置は、画像読取部と画像処理部との間で、いずれで用いるクロック周波数が速い場合であっても、同じ構成のデータ中継回路を用いることができるので、クロック周波数の大小に応じて、データ中継回路を設計し直したり異なる構成のデータ中継回路を製造したりするコストを低減することが容易となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明の一実施形態に係るデータ中継回路を用いた画像処理装置の構成の一例を示すブロック図である。
【００２２】
図１に示す画像処理装置１は、例えば複合機や複写機等の画像形成装置である。そして、画像処理装置１は、データ中継回路２、画像読取部３、画像処理部４、及び同期回路５を備えている。画像読取部３は、例えばイメージセンサ３１と、Ａ／Ｄ変換回路３２とを備えている。画像処理部４は、例えば画像処理回路４１、メインメモリ４２、及び画像形成部４３を備えている。
【００２３】
イメージセンサ３１は、例えばＣＣＤ（Charge Coupled Device）や密着式イメージセンサ（ＣＩＳ）等である。イメージセンサ３１は、予め設定された周波数のクロック信号ＣＬＫと同期して、複写しようとする原稿画像から読み取った画像の各画素値をアナログ信号で示した画像信号Ｓ１を、アナログデジタル（Ａ／Ｄ）変換回路３２へ出力する。クロック信号ＣＬＫの周波数は、例えばＣＣＤの仕様や、スキャナによる原稿の走査速度等によって決定されている。
【００２４】
アナログデジタル変換回路３２は、イメージセンサ３１から、クロック信号ＣＬＫと同期して画像信号Ｓ１を受信し、当該画像信号Ｓ１をデジタル値に変換することにより、各画素値をデジタル値で示した画像データを、書込データＤＩとして生成する。そして、アナログデジタル変換回路３２は、書込データＤＩが有効であることを示すべく、書込イネーブル信号ＷＥＮをハイレベルにすると共に、書込クロック信号ＷＣＫと同期して書込データＤＩをデータ中継回路２へ出力する。
【００２５】
アナログデジタル変換回路３２は、データを蓄えておくことができないので、書込クロック信号ＷＣＫは、クロック信号ＣＬＫと同じ周波数にされている。そのため、書込クロック信号ＷＣＫの周波数は、イメージセンサ３１の仕様やスキャナの走査速度等によって決まり、自由に設定することができない。なお、書込クロック信号ＷＣＫ、及び書込イネーブル信号ＷＥＮは、同期回路５からアナログデジタル変換回路３２及びデータ中継回路２へ出力されるようにしてもよい。
【００２６】
同期回路５は、書込データＤＩにおけるライン毎のデータの境界を示すライン同期信号ＳＹＮを、データ中継回路２へ出力する。ライン同期信号ＳＹＮは、１ライン毎の走査周期である周期ｔｃｙｃ毎に立ち上がる周期信号となっている。
【００２７】
また、アナログデジタル変換回路３２は、ライン同期信号ＳＹＮの立上りタイミング（同期タイミング）から、例えば書込クロック信号ＷＣＫの６クロック（遅延時間）遅れて書込イネーブル信号ＷＥＮをハイレベルにすると共に書込データＤＩを出力するようになっている。
【００２８】
図２は、図１に示すデータ中継回路２の構成の一例を示すブロック図である。図２に示すデータ中継回路２は、デュアルポートメモリ２１（記憶部）、書込アドレスカウンタ２２、書込クロックカウンタ２３（書込周波数検出部）、読出アドレスカウンタ２４、読出クロックカウンタ２５（読出周波数検出部）、比較回路２６（比較部）、読出タイミング設定部２７（読出遅延時間設定部、出力制御部）、及びエラー検出部２８を備えている。
【００２９】
書込アドレスカウンタ２２は、書込イネーブル信号ＷＥＮがハイレベルになると、書込クロック信号ＷＣＫをカウントするカウンタ回路である。書込アドレスカウンタ２２は、そのカウント値を書込アドレスＷＡとしてデュアルポートメモリ２１へ出力する。
【００３０】
読出アドレスカウンタ２４は、読出タイミング設定部２７から出力された読出イネーブル信号ＲＥＮがハイレベルになると、画像処理回路４１から出力された読出クロック信号ＲＣＫをカウントするカウンタ回路である。読出アドレスカウンタ２４は、そのカウント値を読出アドレスＲＡとしてデュアルポートメモリ２１へ出力する。
【００３１】
デュアルポートメモリ２１は、入出力ポートを二つ備え、データの書き込みアクセスと読み出しアクセスとが同時に実行可能なメモリである。そして、デュアルポートメモリ２１は、書込イネーブル信号ＷＥＮがハイレベルになると、書込クロック信号ＷＣＫと同期して、書込アドレスカウンタ２２から出力された書込アドレスＷＡに、書込データＤＩを記憶するようになっている。
【００３２】
また、デュアルポートメモリ２１は、読出タイミング設定部２７から出力された読出イネーブル信号ＲＥＮがハイレベルになると、読出アドレスカウンタ２４から出力された読出アドレスＲＡに応じて、画像処理回路４１から出力された読出クロック信号ＲＣＫと同期して、読出データＤＯが読み出されて画像処理回路４１へ出力されるようになっている。
【００３３】
書込クロックカウンタ２３は、例えばライン同期信号ＳＹＮの立上りタイミング（同期タイミング）から、ライン同期信号ＳＹＮの次の立上りタイミングまでの間、書込クロック信号ＷＣＫのクロック数を計数するカウンタ回路である。そして、書込クロックカウンタ２３は、その計数値を書込カウンタ値ＷＣＴとして比較回路２６へ出力する。
【００３４】
読出クロックカウンタ２５は、例えばライン同期信号ＳＹＮの立上りタイミングから、ライン同期信号ＳＹＮの次の立上りタイミングまでの間、読出クロック信号ＲＣＫのクロック数を計数するカウンタ回路である。そして、読出クロックカウンタ２５は、その計数値を読出カウンタ値ＲＣＴとして比較回路２６へ出力する。
【００３５】
比較回路２６は、書込クロックカウンタ２３の書込カウンタ値ＷＣＴと、読出クロックカウンタ２５の読出カウンタ値ＲＣＴとを比較し、その比較結果を示す信号を、読出タイミング設定部２７及びエラー検出部２８へ出力する。
【００３６】
読出タイミング設定部２７は、比較回路２６による比較の結果、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が大きい場合、書込データＤＩの遅延時間である６クロックより２クロック（第１時間）だけ短い４クロックを読出遅延時間として設定し、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が小さい場合、書込データＤＩの遅延時間である６クロックより２クロック（第２時間）だけ長い８クロックを読出遅延時間として設定する。
【００３７】
この場合、２クロック（第１時間）は、例えば、デュアルポートメモリ２１において、読出データＤＯの読出し後、同一アドレスへの書込データＤＩの書込が正常に実行可能な最小の書込クロック信号ＷＣＫのクロック数に相当している。また、２クロック（第２時間）は、例えば、デュアルポートメモリ２１において、書込データＤＩの書込み後、同一アドレスからの読出データＤＯのデータ読出しが正常に実行可能な最小の書込クロック信号ＷＣＫのクロック数に相当している。
【００３８】
また、読出タイミング設定部２７は、ライン同期信号ＳＹＮの立上りタイミングから上述の読出遅延時間経過後に、読出イネーブル信号ＲＥＮをハイレベルに変化させてデュアルポートメモリ２１及び画像処理回路４１へ出力する。
【００３９】
エラー検出部２８は、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が小さい場合において、イメージセンサ３１における１ラインの画素数と、遅延時間のクロック数「６」と、第２時間に相当するクロック数「２」とを加算した値が、読出カウンタ値ＲＣＴ以上になったとき、エラーの発生を示すエラー信号ＥＲＲを出力する。ここで、イメージセンサ３１における１ラインの画素数は、周期ｔｃｙｃ内に、アナログデジタル変換回路３２から書込データＤＩとして出力されるデータ数（バイト数）に相当している。
【００４０】
図１に戻って、画像処理回路４１は、読出イネーブル信号ＲＥＮがハイレベルになると、読出クロック信号ＲＣＫと同期して読出データＤＯを読み込む。そして、画像処理回路４１は、当該読出データＤＯから、例えばレーザ装置を発光させるための変調信号を生成して画像形成部４３へ出力したり、例えば読出データＤＯを圧縮してメインメモリ４２に書き込んだりする。
【００４１】
このとき、画像処理回路４１から画像形成部４３へ出力する信号は、後述する光走査装置４３１による感光体ドラム４３２の走査タイミングと同期させる必要があるため、画像処理回路４１は、当該走査タイミングに応じた速度で読出データＤＯを読み込むべく、読出クロック信号ＲＣＫの周波数を設定する。
【００４２】
また、画像処理回路４１からメインメモリ４２へデータを書き込むときは、システムバスの動作周波数に応じた速度でデータを書き込む必要があるため、画像処理回路４１は、システムバスの動作周波数に応じた速度で読出データＤＯを読み込むべく、読出クロック信号ＲＣＫの周波数を設定する。
【００４３】
画像形成部４３は、光走査装置４３１、感光体ドラム４３２、現像部４３３、転写部４３４、及び定着部４３５を備えている。光走査装置４２は、レーザ装置を備え、画像処理回路４１から出力された信号に基づきレーザ光等を出力して感光体ドラム４３２を露光することで、感光体ドラム４３２上に静電潜像を形成する。現像部４３３は、感光体ドラム４３２上の静電潜像をトナー現像してトナー像を形成する。転写部４３４は、感光体ドラム４３２上のトナー像を用紙に転写する。定着部４３５は、トナー像が転写された用紙を加熱してトナー像を用紙に定着させる。
【００４４】
なお、画像処理装置１は、例えば画像形成部４３を備えず、例えばメインメモリ４２に記憶された画像データを、通信路を介してパーソナルコンピュータ等の端末装置に送信するスキャナ装置であってもよい。
【００４５】
次に、上述のように構成された画像処理装置１の動作について説明する。図３は、図１に示す画像処理装置１の動作を説明するためのタイミングチャートである。図３（ａ）は、ライン同期信号ＳＹＮ、書込クロック信号ＷＣＫ、書込イネーブル信号ＷＥＮ、書込アドレスＷＡ、及び書込データＤＩの一例を示している。
【００４６】
図３（ｂ）は、例えば画像処理回路４１からメインメモリ４２へデータを書き込むとき等、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が高いときの、読出クロック信号ＲＣＫ、読出イネーブル信号ＲＥＮ、読出アドレスＲＡ、及び読出データＤＯの例を示している。図３（ｃ）は、例えば画像処理回路４１から画像形成部４３へ信号を出力するとき等、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が低いときの、読出クロック信号ＲＣＫ、読出イネーブル信号ＲＥＮ、読出アドレスＲＡ、及び読出データＤＯの例を示している。
【００４７】
なお、図３（ａ）（ｂ）（ｃ）における書込クロック信号ＷＣＫと読出クロック信号ＲＣＫとの関係や、周期ｔｃｙｃ内における転送データ数等は、実際の複写機やスキャナ装置とは必ずしも一致しないが、説明を簡単にするため、例えば図３（ａ）の書込クロック信号ＷＣＫが１ＭＨｚ、図３（ｂ）の読出クロック信号ＲＣＫが１．２５ＭＨｚ、図３（ｃ）の読出クロック信号ＲＣＫが０．８ＭＨｚであったときの信号波形を示している。
【００４８】
まず、例えば画像処理回路４１からメインメモリ４２へデータを書き込むとき等、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が高いときの動作を図３（ａ）（ｂ）に基づき説明する。
【００４９】
このとき、同期回路５から周期ｔｃｙｃのライン同期信号ＳＹＮが出力され、アナログデジタル変換回路３２から書込クロック信号ＷＣＫが出力され、画像処理回路４１から書込クロック信号ＷＣＫより周波数の高い読出クロック信号ＲＣＫが出力される。そして、書込クロックカウンタ２３によって、ライン同期信号ＳＹＮの立上りタイミングから次の立上りタイミングまでの間、書込クロック信号ＷＣＫのクロック数が書込カウンタ値ＷＣＴとして計数され、そのまま記憶される。また、読出クロックカウンタ２５によって、ライン同期信号ＳＹＮの立上りタイミングから次の立上りタイミングまでの間、読出クロック信号ＲＣＫのクロック数が読出カウンタ値ＲＣＴとして計数され、そのまま記憶される。
【００５０】
そうすると、書込カウンタ値ＷＣＴ、読出カウンタ値ＲＣＴは、書込クロック信号ＷＣＫ、読出クロック信号ＲＣＫの周波数が高いほど大きくなるので、それぞれ書込クロック信号ＷＣＫ、読出クロック信号ＲＣＫの周波数を表すこととなる。
【００５１】
次に、比較回路２６によって、書込カウンタ値ＷＣＴと読出カウンタ値ＲＣＴとが比較される。今、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が高いから、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が大きくなる。そうすると、読出タイミング設定部２７によって、例えば書込データＤＩの遅延時間である６クロックより２クロック（第１時間）だけ短い４クロックが読出遅延時間として設定される。
【００５２】
次に、イメージセンサ３１によって、同期回路５から出力されたライン同期信号ＳＹＮの立上りタイミング（タイミングＴ１）と同期して原稿画像が読み取られ、その画像データを示す画像信号Ｓ１が、クロック信号ＣＬＫと同期してアナログデジタル変換回路３２へ出力される。そして、アナログデジタル変換回路３２によって、画像信号Ｓ１が、クロック信号ＣＬＫと同期して受信され、当該画像信号Ｓ１がデジタル値に変換されて、書込データＤＩが生成される。そして、アナログデジタル変換回路３２によって、タイミングＴ１から６つ目の書込クロック信号ＷＣＫの立上りタイミング（タイミングＴ２）と同期して、書込イネーブル信号ＷＥＮがハイレベルにされ、書込クロック信号ＷＣＫと同期して書込データＤＩが出力される。
【００５３】
次に、書込イネーブル信号ＷＥＮがハイレベルになると、データ中継回路２において書込アドレスカウンタ２２によって書込クロック信号ＷＣＫのクロック数が計数され、その計数値が書込アドレスＷＡ（０〜４）として順次デュアルポートメモリ２１へ出力される。デュアルポートメモリ２１では、書込イネーブル信号ＷＥＮがハイレベルになると、書込クロック信号ＷＣＫと同期して、書込アドレスカウンタ２２から出力された書込アドレスＷＡ（０〜４）に、書込データＤＩ（Ｄ１〜Ｄ５）が記憶される。
【００５４】
次に、再びライン同期信号ＳＹＮが立ち上がると（タイミングＴ３）、読出タイミング設定部２７によって、タイミングＴ３から読出遅延時間として設定されている４クロック目の書込クロック信号ＷＣＫの立上りタイミング直後の読出クロック信号ＲＣＫの立上りタイミング（タイミングＴ４）と同期して、読出イネーブル信号ＲＥＮがハイレベルにされる。そうすると、読出アドレスカウンタ２４によって読出クロック信号ＲＣＫのクロック数が計数され、その計数値が読出アドレスＲＡとして順次デュアルポートメモリ２１へ出力される。
【００５５】
デュアルポートメモリ２１では、読出イネーブル信号ＲＥＮがハイレベルになると、読出クロック信号ＲＣＫと同期して、読出アドレスＲＡ（０〜４）から読出データＤＯ（Ｄ１〜Ｄ５）が読み出される。
【００５６】
そして、タイミングＴ４から２クロック遅れて、アナログデジタル変換回路３２によって、タイミングＴ３から６つ目の書込クロック信号ＷＣＫの立上りタイミング（タイミングＴ５）と同期して、書込イネーブル信号ＷＥＮがハイレベルにされ、書込クロック信号ＷＣＫと同期して書込データＤＩ（Ｄ６〜Ｄ１０）が出力される。
【００５７】
次に、書込イネーブル信号ＷＥＮがハイレベルになると、書込アドレスカウンタ２２から書込アドレスＷＡ（０〜４）が順次デュアルポートメモリ２１へ出力される。デュアルポートメモリ２１では、書込クロック信号ＷＣＫと同期して、書込アドレスＷＡ（０〜４）に、書込データＤＩ（Ｄ６〜Ｄ１０）が記憶される。
【００５８】
そうすると、書込データＤＩ（Ｄ６〜Ｄ１０）のデュアルポートメモリ２１のアドレス（０〜４）への書き込みが開始されるタイミングＴ５より前に、書込データＤＩ（Ｄ６〜Ｄ１０）より高速のクロックと同期してアドレス（０〜４）から読出データＤＯの読出しが開始されるので、読出データＤＯ（Ｄ１〜Ｄ５）の読出しが完了する前に、読出データＤＯの読出しに書込データＤＩの書込が追いついたり追い抜いたりしてアドレス（０〜４）のデータが書込データＤＩ（Ｄ６〜Ｄ１０）で書き換えられてしまうことがない。従って、タイミングＴ２からデュアルポートメモリ２１に記憶されたデータＤ１〜Ｄ５を、正しく読み出すことができる。
【００５９】
また、タイミングＴ４からタイミングＴ５までの時間は、デュアルポートメモリ２１において、読出データＤＯの読出し後、同一アドレスへの書込データＤＩの書込が正常に実行可能な最小のクロック数にされているので、タイミングＴ２における書込データＤＩの書き込み開始後、タイミングＴ４における読出データＤＯの読み出し開始までの時間を、正常動作可能な範囲で最大限長くすることができる。その結果、例え読出クロック信号ＲＣＫの方が書込クロック信号ＷＣＫより高速であっても、書込データＤＩの書き込みが完了する前に、読出データＤＯの読出しが書込データＤＩの書込に追いついたり追い抜いたりしてアドレス（０〜４）のデータが正常に読み出せなくなるおそれが可能な限り低減される。
【００６０】
次に、画像処理回路４１によって、読出クロック信号ＲＣＫと同期して読出データＤＯが読み込まれる。そして、画像処理回路４１によって、例えば読出データＤＯが圧縮されてメインメモリ４２に書き込まれる。
【００６１】
次に、例えば画像処理回路４１から画像形成部４３へ信号を出力するとき等、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が低いときの動作を図３（ａ）（ｃ）に基づき説明する。
【００６２】
この場合、同期回路５から周期ｔｃｙｃのライン同期信号ＳＹＮが出力され、アナログデジタル変換回路３２から書込クロック信号ＷＣＫが出力され、画像処理回路４１から書込クロック信号ＷＣＫより周波数の低い読出クロック信号ＲＣＫが出力される。以下、書込クロックカウンタ２３及び読出クロックカウンタ２５の動作は上述と同様であるのでその説明を省略する。
【００６３】
次に、比較回路２６によって、書込カウンタ値ＷＣＴと読出カウンタ値ＲＣＴとが比較される。今、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が低いから、読出カウンタ値ＲＣＴより書込カウンタ値ＷＣＴの方が大きくなる。そうすると、読出タイミング設定部２７によって、例えば書込データＤＩの遅延時間である６クロックより２クロック（第２時間）だけ長い８クロックが読出遅延時間として設定される。
【００６４】
次に、アナログデジタル変換回路３２によって、タイミングＴ１から６つ目の書込クロック信号ＷＣＫの立上りタイミング（タイミングＴ２）と同期して、書込イネーブル信号ＷＥＮがハイレベルにされ、書込クロック信号ＷＣＫと同期して書込データＤＩが出力される。
【００６５】
次に、書込イネーブル信号ＷＥＮがハイレベルになると、データ中継回路２において書込アドレスカウンタ２２によって書込クロック信号ＷＣＫのクロック数が計数され、その計数値が書込アドレスＷＡ（０〜４）として順次デュアルポートメモリ２１へ出力される。デュアルポートメモリ２１では、書込イネーブル信号ＷＥＮがハイレベルになると、書込クロック信号ＷＣＫと同期して、書込アドレスカウンタ２２から出力された書込アドレスＷＡ（０〜４）に、書込データＤＩ（Ｄ１〜Ｄ５）が記憶される。
【００６６】
次に、読出タイミング設定部２７によって、タイミングＴ１から読出遅延時間として設定されている８クロック目の書込クロック信号ＷＣＫの立上り直後の読出クロック信号ＲＣＫの立上りタイミング（タイミングＴ６）と同期して、読出イネーブル信号ＲＥＮがハイレベルにされる。そうすると、読出アドレスカウンタ２４によって読出クロック信号ＲＣＫのクロック数が計数され、その計数値が読出アドレスＲＡとして順次デュアルポートメモリ２１へ出力される。
【００６７】
デュアルポートメモリ２１では、読出イネーブル信号ＲＥＮがハイレベルになると、読出クロック信号ＲＣＫと同期して、読出アドレスＲＡ（０〜４）から読出データＤＯ（Ｄ１〜Ｄ５）が読み出される。
【００６８】
そうすると、書込データＤＩ（Ｄ１〜Ｄ５）のデュアルポートメモリ２１のアドレス（０〜４）への書き込みが開始されたタイミングＴ２より後に、書込クロックＷＣＫより低速の読出クロックＲＣＫと同期してアドレス（０〜４）から読出データＤＯの読出しが開始されるので、書込データＤＩ（Ｄ１〜Ｄ５）の書き込みに読出データＤＯ（Ｄ１〜Ｄ５）の読出しが追いついたり追い抜いたりして書込データＤＩ（Ｄ１〜Ｄ５）が正常に読み出せなくなるおそれが低減される。
【００６９】
また、タイミングＴ２からタイミングＴ６までの時間は、デュアルポートメモリ２１において、書込データＤＩの書込み後、同一アドレスからの読出データＤＯのデータ読出しが正常に実行可能な最小のクロック数にされているので、タイミングＴ６における読出データＤＯの読み出し開始後、次に新たな書込データＤＩの書き込みが開始されるまでの時間を、正常動作可能な範囲で最大限長くすることができる。
【００７０】
その結果、例え読出クロック信号ＲＣＫの方が書込クロック信号ＷＣＫより低速であって、書込データＤＩの書き込みにかかる時間よりも読出データＤＯの読み出しにかかる時間の方が長い場合であっても、読出データＤＯの読み出し完了前に新たな書込データＤＩの書き込みが開始されてアドレス（０〜４）のデータ（Ｄ１〜Ｄ５）が正常に読み出せなくなるおそれが低減される。
【００７１】
次に、画像処理回路４１によって、読出クロック信号ＲＣＫと同期して読出データＤＯが読み込まれる。そして、画像処理回路４１によって、当該読出データＤＯから、例えばレーザ装置を発光させるための変調信号が生成されて画像形成部４３へ出力される。そして、画像形成部４３によって、画像処理回路４１から出力された変調信号に応じて用紙への画像形成が行われる。
【００７２】
ところで、タイミングＴ６において読出データＤＯの読出しが開始されても、次の同期タイミングであるタイミングＴ３までに読出データＤＯの読出しが終了しない場合、読出データＤＯの読出しが正常に実行できなくなるおそれがある。そこで、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が小さい場合において、イメージセンサ３１における１ラインの画素数と、遅延時間のクロック数「６」と、第２時間に相当するクロック数「２」とを加算した値が、読出カウンタ値ＲＣＴ以上になったとき、エラー検出部２８によって、エラーの発生を示すエラー信号ＥＲＲが出力される。
【００７３】
これにより、画像処理装置１が正常に動作しなかった場合、保守作業者は、エラー検出部２８から出力されるエラー信号ＥＲＲを確認することにより、異常原因を知ることができるので、画像処理装置１のメンテナンス性が向上する。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施形態に係るデータ中継回路を用いた画像処理装置の構成の一例を示すブロック図である。
【図２】図１に示すデータ中継回路の構成の一例を示すブロック図である。
【図３】図３は、図１に示す画像処理装置の動作を説明するためのタイミングチャートである。
【符号の説明】
【００７５】
１ 画像処理装置
２ データ中継回路
３ 画像読取部
４ 画像処理部
５ 同期回路
２１ デュアルポートメモリ
２２ 書込アドレスカウンタ
２３ 書込クロックカウンタ
２４ 読出アドレスカウンタ
２５ 読出クロックカウンタ
２６ 比較回路
２７ 読出タイミング設定部
２８ エラー検出部
３１ イメージセンサ
３２ アナログデジタル変換回路
４１ 画像処理回路
４２ メインメモリ
４２ 光走査装置
４３ 画像形成部
４３１ 光走査装置
ＤＩ 書込データ
ＤＯ 読出データ
ＥＲＲ エラー信号
ＲＣＫ 読出クロック信号
ＳＹＮ ライン同期信号
ＷＣＫ 書込クロック信号
ｔｃｙｃ 周期
【技術分野】
【０００１】
本発明は、クロックと同期してデータを入出力する二つの装置間で、当該クロック周波数が異なる場合に当該装置間でデータを中継するデータ中継回路、及びこれを用いた画像処理装置に関する。
【背景技術】
【０００２】
従来、例えばデジタル複合機では、ＣＣＤ（Charge Coupled Device）などの入力デバイスの動作クロックに同期して入力される画像データを、液晶表示装置等の表示装置やシステムバスを介して接続されたメインメモリ等の出力先デバイスへ出力する際に、入力デバイスの動作クロック周波数より、表示装置やシステムバス等の動作クロック周波数の方が大きい（速い）ため、間にデュアルポートメモリを挟んで動作クロック周波数の差異を吸収する回路が知られている（例えば、特許文献１参照。）。
【０００３】
このような回路では、デュアルポートメモリへの画像データの書き込み速度よりも、デュアルポートメモリからの読み出し速度の方が速いため、データの書き込みが開始された後、所定時間遅らせてデータの読出しを開始させることにより、データの読出しが書き込みに追いついて正常なデータの読み出しができなくなることを防止している。
【特許文献１】特開平９−１８６９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述の場合とは逆に、データの書き込み用の動作クロックよりも、データの読出し用の動作クロックの方が、周波数が小さい（遅い）場合がある。このような場合、書き込み用の動作クロックよりも、データの読出し用の動作クロックの方が速い場合と同様のタイミングでデータの読出しを開始させると、データの読出しにかかる時間が長いため、データの読出し完了前に、新たなデータの書き込みが開始されてしまい、読み出そうとしていたデータが書き換えられてしまうおそれがある。
【０００５】
そのため、特許文献１に記載の回路は、データの読出し用の動作クロックの方が速い場合と、データの書き込み用の動作クロックの方が速い場合とで、同一の回路を共用することができないという、不都合があった。
【０００６】
本発明は、このような事情に鑑みて為された発明であり、クロックと同期してデータを入出力する二つの装置間で、当該装置間でデータを中継するデータ中継回路において、各装置で用いる二つのクロック周波数が異なる場合に、どちらのクロック周波数が速い場合であっても、用いることができるデータ中継回路、及びこれを用いた画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るデータ中継回路は、一定の周期で出力される同期信号が示す同期タイミングから予め設定された遅延時間の経過後に、予め設定された書込周波数の書込クロック信号と同期してデータを出力するデータ出力装置と、予め設定された読出周波数の読出クロック信号と同期してデータを受信するデータ受信装置との間でデータを中継するデータ中継回路であって、前記データ出力装置から出力されたデータを前記書込クロック信号と同期して順次記憶する記憶部と、所定時間内における前記書込クロック信号のクロック数を計数することにより、前記書込周波数を検出する書込周波数検出部と、所定時間内における前記読出クロック信号のクロック数を計数することにより、前記読出周波数を検出する読出周波数検出部と、前記書込周波数検出部により検出された書込周波数と前記読出周波数検出部により検出された読出周波数とを比較する比較部と、前記比較部による比較の結果、前記書込周波数より前記読出周波数の方が大きい場合、前記遅延時間より所定の第１時間だけ短い時間を読出遅延時間として設定し、前記書込周波数より前記読出周波数の方が小さい場合、前記遅延時間より所定の第２時間だけ長い時間を前記読出遅延時間として設定する読出遅延時間設定部と、前記同期信号が示す同期タイミングから、前記読出遅延時間設定部により設定された読出遅延時間の経過後に、前記記憶部に記憶されているデータを前記順次記憶された順で、前記読出クロック信号と同期して前記データ受信装置へ出力する出力制御部とを備える。
【０００８】
この構成によれば、同期タイミングから予め設定された遅延時間の経過後に、データ出力装置から、予め設定された書込周波数の書込クロック信号と同期してデータが出力され、そのデータが書込クロック信号と同期して記憶部で順次記憶される。また、記憶部で記憶されたデータはデータ受信装置によって、読出周波数の読出クロック信号と同期して受信される。そして、読出遅延時間設定部によって、書込周波数より読出周波数の方が大きい場合、前記遅延時間より第１時間だけ短い時間が読出遅延時間として設定され、書込周波数より読出周波数の方が小さい場合、遅延時間より第２時間だけ長い時間が読出遅延時間として設定される。さらに、出力制御部によって、同期信号が示す同期タイミングから、読出遅延時間設定部により設定された読出遅延時間の経過後に、記憶部に記憶されているデータが順次記憶された順で、読出クロック信号と同期してデータ受信装置へ出力される。
【０００９】
これにより、書込周波数より読出周波数の方が大きい場合、同期タイミングから前記遅延時間の経過後であって、書込クロック信号と同期したデータの記憶が開始されるタイミングより第１時間だけ前に、その同期タイミングより一つ前の同期タイミング後に記憶部に記憶されたデータの読出しが開始される。そうすると、読み出し速度の方が速いので、データの読出しが完了する前に、データの読出しに次のデータの書込が追いついたり追い抜いたりして読み出そうとしているデータが書き換えられてしまうことがない。
【００１０】
そして、書込周波数より読出周波数の方が小さい場合、書込クロック信号と同期したデータの記憶が開始されるタイミングより第２時間だけ後に、記憶部に記憶されたデータの読出しが開始される。そうすると、読み出し速度の方が遅いので、データの記憶が完了する前に、データの読出しが追いついたり追い抜いたりして正しく読み出そうとしているデータが詠み出せなくなるおそれがない。従って、データ出力装置の書込クロック信号とデータ受信装置の読出クロック信号のうち、どちらのクロック周波数が速い場合であっても、用いることができる。
【００１１】
また、前記第１時間は、前記記憶部が、データの読出し後、同一アドレスへのデータ書込が正常に実行可能な最短時間であり、前記第２時間は、前記記憶部が、データの書込み後、同一アドレスからのデータ読出しが正常に実行可能な最短時間であることが好ましい。
【００１２】
この構成によれば、第１時間は、記憶部からのデータの読出し後、同一アドレスへのデータ書込が正常に実行可能な最短時間にされているので、同期タイミング後の記憶部によるデータの記憶開始後、次の同期タイミング後に記憶部からのデータの読み出しが開始されるまでの時間を、正常動作可能な範囲で最大限長くすることができる。その結果、例え読出クロック信号の方が書込クロック信号より高速であっても、データの書き込みが完了する前に、データの読出しが書込に追いついたり追い抜いたりしてデータが正常に読み出せなくなるおそれが可能な限り低減される。
【００１３】
そして、第２時間は、記憶部へのデータの書込み後、同一アドレスからのデータ読出しが正常に実行可能な最短時間にされているので、同期タイミング後の記憶部によるデータの記憶開始後、次に新たなデータの書き込みが開始されるまでの時間を、正常動作可能な範囲で最大限長くすることができる。その結果、例え読出クロック信号の方が書込クロック信号より低速であって、書込データの書き込みにかかる時間よりもデータの読み出しにかかる時間の方が長い場合であっても、データの読み出し完了前に新たなデータの書き込みが開始されてデータが正常に読み出せなくなるおそれが可能な限り低減される。
【００１４】
また、前記書込周波数検出部は、前記同期信号により前記同期タイミングが示されてから再び前記同期タイミングが示されるまで、前記書込クロック信号のクロック数を計数した計数値を、前記書込周波数を示す情報として検出し、前記読出周波数検出部は、前記同期信号により前記同期タイミングが示されてから再び前記同期タイミングが示されるまで、前記読出クロック信号のクロック数を計数した計数値を、前記読出周波数を示す情報として検出することが好ましい。
【００１５】
この構成によれば、書込周波数検出部は、同期信号を用いて所定時間内における書込クロック信号のクロック数を計数することができ、読出周波数検出部は、同期信号を用いて所定時間内における読出クロック信号のクロック数を計数することができるので、所定時間を計時するためのタイマ回路を備える必要がなく、書込周波数検出部及び読出周波数検出部のコストを低減することが容易である。
【００１６】
また、前記書込周波数より前記読出周波数の方が小さい場合において、前記遅延時間に相当する前記読出クロック信号のクロック数と、前記第２時間に相当する前記読出クロック信号のクロック数と、前記データ出力装置から前記同期信号の一周期内に出力されるデータの数として予め設定されたデータ数とを加算した値が、前記読出周波数検出部により計数された前記計数値以上になったとき、エラーの発生を示すエラー信号を出力するエラー検出部をさらに備えることが好ましい。
【００１７】
書込周波数より読出周波数の方が小さい場合、データの読み出しに時間がかかるので、記憶部からのデータの読み出し開始後、次の同期タイミングまでにデータの読出しが終了しない場合、読出データＤＯの読出しが正常に実行できなくなるおそれがある。そこで、遅延時間に相当する読出クロック信号のクロック数と、第２時間に相当する読出クロック信号のクロック数と、データ出力装置から同期信号の一周期内に出力されるデータの数として予め設定されたデータ数とを加算した値が、読出周波数検出部により計数された計数値以上になったとき、エラー検出部によって、エラーの発生を示すエラー信号を出力することで、データ中継回路２のメンテナンス性を向上させることができる。
【００１８】
また、本発明に係る画像処理装置は、上述のデータ中継回路と、前記データ出力装置である画像読取部と、前記データ受信装置である画像処理部とを備える。この構成によれば、画像読取部と画像処理部との間で、いずれで用いるクロック周波数が速い場合であっても、同じ構成のデータ中継回路を用いることができるので、クロック周波数の大小に応じて、データ中継回路を設計し直したり異なる構成のデータ中継回路を製造したりするコストを低減することが容易となる。
【発明の効果】
【００１９】
このような構成のデータ中継回路は、データ出力装置の書込クロック信号とデータ受信装置の読出クロック信号のうち、どちらのクロック周波数が速い場合であっても、用いることができる。
【００２０】
また、このような構成の画像処理装置は、画像読取部と画像処理部との間で、いずれで用いるクロック周波数が速い場合であっても、同じ構成のデータ中継回路を用いることができるので、クロック周波数の大小に応じて、データ中継回路を設計し直したり異なる構成のデータ中継回路を製造したりするコストを低減することが容易となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明の一実施形態に係るデータ中継回路を用いた画像処理装置の構成の一例を示すブロック図である。
【００２２】
図１に示す画像処理装置１は、例えば複合機や複写機等の画像形成装置である。そして、画像処理装置１は、データ中継回路２、画像読取部３、画像処理部４、及び同期回路５を備えている。画像読取部３は、例えばイメージセンサ３１と、Ａ／Ｄ変換回路３２とを備えている。画像処理部４は、例えば画像処理回路４１、メインメモリ４２、及び画像形成部４３を備えている。
【００２３】
イメージセンサ３１は、例えばＣＣＤ（Charge Coupled Device）や密着式イメージセンサ（ＣＩＳ）等である。イメージセンサ３１は、予め設定された周波数のクロック信号ＣＬＫと同期して、複写しようとする原稿画像から読み取った画像の各画素値をアナログ信号で示した画像信号Ｓ１を、アナログデジタル（Ａ／Ｄ）変換回路３２へ出力する。クロック信号ＣＬＫの周波数は、例えばＣＣＤの仕様や、スキャナによる原稿の走査速度等によって決定されている。
【００２４】
アナログデジタル変換回路３２は、イメージセンサ３１から、クロック信号ＣＬＫと同期して画像信号Ｓ１を受信し、当該画像信号Ｓ１をデジタル値に変換することにより、各画素値をデジタル値で示した画像データを、書込データＤＩとして生成する。そして、アナログデジタル変換回路３２は、書込データＤＩが有効であることを示すべく、書込イネーブル信号ＷＥＮをハイレベルにすると共に、書込クロック信号ＷＣＫと同期して書込データＤＩをデータ中継回路２へ出力する。
【００２５】
アナログデジタル変換回路３２は、データを蓄えておくことができないので、書込クロック信号ＷＣＫは、クロック信号ＣＬＫと同じ周波数にされている。そのため、書込クロック信号ＷＣＫの周波数は、イメージセンサ３１の仕様やスキャナの走査速度等によって決まり、自由に設定することができない。なお、書込クロック信号ＷＣＫ、及び書込イネーブル信号ＷＥＮは、同期回路５からアナログデジタル変換回路３２及びデータ中継回路２へ出力されるようにしてもよい。
【００２６】
同期回路５は、書込データＤＩにおけるライン毎のデータの境界を示すライン同期信号ＳＹＮを、データ中継回路２へ出力する。ライン同期信号ＳＹＮは、１ライン毎の走査周期である周期ｔｃｙｃ毎に立ち上がる周期信号となっている。
【００２７】
また、アナログデジタル変換回路３２は、ライン同期信号ＳＹＮの立上りタイミング（同期タイミング）から、例えば書込クロック信号ＷＣＫの６クロック（遅延時間）遅れて書込イネーブル信号ＷＥＮをハイレベルにすると共に書込データＤＩを出力するようになっている。
【００２８】
図２は、図１に示すデータ中継回路２の構成の一例を示すブロック図である。図２に示すデータ中継回路２は、デュアルポートメモリ２１（記憶部）、書込アドレスカウンタ２２、書込クロックカウンタ２３（書込周波数検出部）、読出アドレスカウンタ２４、読出クロックカウンタ２５（読出周波数検出部）、比較回路２６（比較部）、読出タイミング設定部２７（読出遅延時間設定部、出力制御部）、及びエラー検出部２８を備えている。
【００２９】
書込アドレスカウンタ２２は、書込イネーブル信号ＷＥＮがハイレベルになると、書込クロック信号ＷＣＫをカウントするカウンタ回路である。書込アドレスカウンタ２２は、そのカウント値を書込アドレスＷＡとしてデュアルポートメモリ２１へ出力する。
【００３０】
読出アドレスカウンタ２４は、読出タイミング設定部２７から出力された読出イネーブル信号ＲＥＮがハイレベルになると、画像処理回路４１から出力された読出クロック信号ＲＣＫをカウントするカウンタ回路である。読出アドレスカウンタ２４は、そのカウント値を読出アドレスＲＡとしてデュアルポートメモリ２１へ出力する。
【００３１】
デュアルポートメモリ２１は、入出力ポートを二つ備え、データの書き込みアクセスと読み出しアクセスとが同時に実行可能なメモリである。そして、デュアルポートメモリ２１は、書込イネーブル信号ＷＥＮがハイレベルになると、書込クロック信号ＷＣＫと同期して、書込アドレスカウンタ２２から出力された書込アドレスＷＡに、書込データＤＩを記憶するようになっている。
【００３２】
また、デュアルポートメモリ２１は、読出タイミング設定部２７から出力された読出イネーブル信号ＲＥＮがハイレベルになると、読出アドレスカウンタ２４から出力された読出アドレスＲＡに応じて、画像処理回路４１から出力された読出クロック信号ＲＣＫと同期して、読出データＤＯが読み出されて画像処理回路４１へ出力されるようになっている。
【００３３】
書込クロックカウンタ２３は、例えばライン同期信号ＳＹＮの立上りタイミング（同期タイミング）から、ライン同期信号ＳＹＮの次の立上りタイミングまでの間、書込クロック信号ＷＣＫのクロック数を計数するカウンタ回路である。そして、書込クロックカウンタ２３は、その計数値を書込カウンタ値ＷＣＴとして比較回路２６へ出力する。
【００３４】
読出クロックカウンタ２５は、例えばライン同期信号ＳＹＮの立上りタイミングから、ライン同期信号ＳＹＮの次の立上りタイミングまでの間、読出クロック信号ＲＣＫのクロック数を計数するカウンタ回路である。そして、読出クロックカウンタ２５は、その計数値を読出カウンタ値ＲＣＴとして比較回路２６へ出力する。
【００３５】
比較回路２６は、書込クロックカウンタ２３の書込カウンタ値ＷＣＴと、読出クロックカウンタ２５の読出カウンタ値ＲＣＴとを比較し、その比較結果を示す信号を、読出タイミング設定部２７及びエラー検出部２８へ出力する。
【００３６】
読出タイミング設定部２７は、比較回路２６による比較の結果、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が大きい場合、書込データＤＩの遅延時間である６クロックより２クロック（第１時間）だけ短い４クロックを読出遅延時間として設定し、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が小さい場合、書込データＤＩの遅延時間である６クロックより２クロック（第２時間）だけ長い８クロックを読出遅延時間として設定する。
【００３７】
この場合、２クロック（第１時間）は、例えば、デュアルポートメモリ２１において、読出データＤＯの読出し後、同一アドレスへの書込データＤＩの書込が正常に実行可能な最小の書込クロック信号ＷＣＫのクロック数に相当している。また、２クロック（第２時間）は、例えば、デュアルポートメモリ２１において、書込データＤＩの書込み後、同一アドレスからの読出データＤＯのデータ読出しが正常に実行可能な最小の書込クロック信号ＷＣＫのクロック数に相当している。
【００３８】
また、読出タイミング設定部２７は、ライン同期信号ＳＹＮの立上りタイミングから上述の読出遅延時間経過後に、読出イネーブル信号ＲＥＮをハイレベルに変化させてデュアルポートメモリ２１及び画像処理回路４１へ出力する。
【００３９】
エラー検出部２８は、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が小さい場合において、イメージセンサ３１における１ラインの画素数と、遅延時間のクロック数「６」と、第２時間に相当するクロック数「２」とを加算した値が、読出カウンタ値ＲＣＴ以上になったとき、エラーの発生を示すエラー信号ＥＲＲを出力する。ここで、イメージセンサ３１における１ラインの画素数は、周期ｔｃｙｃ内に、アナログデジタル変換回路３２から書込データＤＩとして出力されるデータ数（バイト数）に相当している。
【００４０】
図１に戻って、画像処理回路４１は、読出イネーブル信号ＲＥＮがハイレベルになると、読出クロック信号ＲＣＫと同期して読出データＤＯを読み込む。そして、画像処理回路４１は、当該読出データＤＯから、例えばレーザ装置を発光させるための変調信号を生成して画像形成部４３へ出力したり、例えば読出データＤＯを圧縮してメインメモリ４２に書き込んだりする。
【００４１】
このとき、画像処理回路４１から画像形成部４３へ出力する信号は、後述する光走査装置４３１による感光体ドラム４３２の走査タイミングと同期させる必要があるため、画像処理回路４１は、当該走査タイミングに応じた速度で読出データＤＯを読み込むべく、読出クロック信号ＲＣＫの周波数を設定する。
【００４２】
また、画像処理回路４１からメインメモリ４２へデータを書き込むときは、システムバスの動作周波数に応じた速度でデータを書き込む必要があるため、画像処理回路４１は、システムバスの動作周波数に応じた速度で読出データＤＯを読み込むべく、読出クロック信号ＲＣＫの周波数を設定する。
【００４３】
画像形成部４３は、光走査装置４３１、感光体ドラム４３２、現像部４３３、転写部４３４、及び定着部４３５を備えている。光走査装置４２は、レーザ装置を備え、画像処理回路４１から出力された信号に基づきレーザ光等を出力して感光体ドラム４３２を露光することで、感光体ドラム４３２上に静電潜像を形成する。現像部４３３は、感光体ドラム４３２上の静電潜像をトナー現像してトナー像を形成する。転写部４３４は、感光体ドラム４３２上のトナー像を用紙に転写する。定着部４３５は、トナー像が転写された用紙を加熱してトナー像を用紙に定着させる。
【００４４】
なお、画像処理装置１は、例えば画像形成部４３を備えず、例えばメインメモリ４２に記憶された画像データを、通信路を介してパーソナルコンピュータ等の端末装置に送信するスキャナ装置であってもよい。
【００４５】
次に、上述のように構成された画像処理装置１の動作について説明する。図３は、図１に示す画像処理装置１の動作を説明するためのタイミングチャートである。図３（ａ）は、ライン同期信号ＳＹＮ、書込クロック信号ＷＣＫ、書込イネーブル信号ＷＥＮ、書込アドレスＷＡ、及び書込データＤＩの一例を示している。
【００４６】
図３（ｂ）は、例えば画像処理回路４１からメインメモリ４２へデータを書き込むとき等、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が高いときの、読出クロック信号ＲＣＫ、読出イネーブル信号ＲＥＮ、読出アドレスＲＡ、及び読出データＤＯの例を示している。図３（ｃ）は、例えば画像処理回路４１から画像形成部４３へ信号を出力するとき等、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が低いときの、読出クロック信号ＲＣＫ、読出イネーブル信号ＲＥＮ、読出アドレスＲＡ、及び読出データＤＯの例を示している。
【００４７】
なお、図３（ａ）（ｂ）（ｃ）における書込クロック信号ＷＣＫと読出クロック信号ＲＣＫとの関係や、周期ｔｃｙｃ内における転送データ数等は、実際の複写機やスキャナ装置とは必ずしも一致しないが、説明を簡単にするため、例えば図３（ａ）の書込クロック信号ＷＣＫが１ＭＨｚ、図３（ｂ）の読出クロック信号ＲＣＫが１．２５ＭＨｚ、図３（ｃ）の読出クロック信号ＲＣＫが０．８ＭＨｚであったときの信号波形を示している。
【００４８】
まず、例えば画像処理回路４１からメインメモリ４２へデータを書き込むとき等、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が高いときの動作を図３（ａ）（ｂ）に基づき説明する。
【００４９】
このとき、同期回路５から周期ｔｃｙｃのライン同期信号ＳＹＮが出力され、アナログデジタル変換回路３２から書込クロック信号ＷＣＫが出力され、画像処理回路４１から書込クロック信号ＷＣＫより周波数の高い読出クロック信号ＲＣＫが出力される。そして、書込クロックカウンタ２３によって、ライン同期信号ＳＹＮの立上りタイミングから次の立上りタイミングまでの間、書込クロック信号ＷＣＫのクロック数が書込カウンタ値ＷＣＴとして計数され、そのまま記憶される。また、読出クロックカウンタ２５によって、ライン同期信号ＳＹＮの立上りタイミングから次の立上りタイミングまでの間、読出クロック信号ＲＣＫのクロック数が読出カウンタ値ＲＣＴとして計数され、そのまま記憶される。
【００５０】
そうすると、書込カウンタ値ＷＣＴ、読出カウンタ値ＲＣＴは、書込クロック信号ＷＣＫ、読出クロック信号ＲＣＫの周波数が高いほど大きくなるので、それぞれ書込クロック信号ＷＣＫ、読出クロック信号ＲＣＫの周波数を表すこととなる。
【００５１】
次に、比較回路２６によって、書込カウンタ値ＷＣＴと読出カウンタ値ＲＣＴとが比較される。今、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が高いから、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が大きくなる。そうすると、読出タイミング設定部２７によって、例えば書込データＤＩの遅延時間である６クロックより２クロック（第１時間）だけ短い４クロックが読出遅延時間として設定される。
【００５２】
次に、イメージセンサ３１によって、同期回路５から出力されたライン同期信号ＳＹＮの立上りタイミング（タイミングＴ１）と同期して原稿画像が読み取られ、その画像データを示す画像信号Ｓ１が、クロック信号ＣＬＫと同期してアナログデジタル変換回路３２へ出力される。そして、アナログデジタル変換回路３２によって、画像信号Ｓ１が、クロック信号ＣＬＫと同期して受信され、当該画像信号Ｓ１がデジタル値に変換されて、書込データＤＩが生成される。そして、アナログデジタル変換回路３２によって、タイミングＴ１から６つ目の書込クロック信号ＷＣＫの立上りタイミング（タイミングＴ２）と同期して、書込イネーブル信号ＷＥＮがハイレベルにされ、書込クロック信号ＷＣＫと同期して書込データＤＩが出力される。
【００５３】
次に、書込イネーブル信号ＷＥＮがハイレベルになると、データ中継回路２において書込アドレスカウンタ２２によって書込クロック信号ＷＣＫのクロック数が計数され、その計数値が書込アドレスＷＡ（０〜４）として順次デュアルポートメモリ２１へ出力される。デュアルポートメモリ２１では、書込イネーブル信号ＷＥＮがハイレベルになると、書込クロック信号ＷＣＫと同期して、書込アドレスカウンタ２２から出力された書込アドレスＷＡ（０〜４）に、書込データＤＩ（Ｄ１〜Ｄ５）が記憶される。
【００５４】
次に、再びライン同期信号ＳＹＮが立ち上がると（タイミングＴ３）、読出タイミング設定部２７によって、タイミングＴ３から読出遅延時間として設定されている４クロック目の書込クロック信号ＷＣＫの立上りタイミング直後の読出クロック信号ＲＣＫの立上りタイミング（タイミングＴ４）と同期して、読出イネーブル信号ＲＥＮがハイレベルにされる。そうすると、読出アドレスカウンタ２４によって読出クロック信号ＲＣＫのクロック数が計数され、その計数値が読出アドレスＲＡとして順次デュアルポートメモリ２１へ出力される。
【００５５】
デュアルポートメモリ２１では、読出イネーブル信号ＲＥＮがハイレベルになると、読出クロック信号ＲＣＫと同期して、読出アドレスＲＡ（０〜４）から読出データＤＯ（Ｄ１〜Ｄ５）が読み出される。
【００５６】
そして、タイミングＴ４から２クロック遅れて、アナログデジタル変換回路３２によって、タイミングＴ３から６つ目の書込クロック信号ＷＣＫの立上りタイミング（タイミングＴ５）と同期して、書込イネーブル信号ＷＥＮがハイレベルにされ、書込クロック信号ＷＣＫと同期して書込データＤＩ（Ｄ６〜Ｄ１０）が出力される。
【００５７】
次に、書込イネーブル信号ＷＥＮがハイレベルになると、書込アドレスカウンタ２２から書込アドレスＷＡ（０〜４）が順次デュアルポートメモリ２１へ出力される。デュアルポートメモリ２１では、書込クロック信号ＷＣＫと同期して、書込アドレスＷＡ（０〜４）に、書込データＤＩ（Ｄ６〜Ｄ１０）が記憶される。
【００５８】
そうすると、書込データＤＩ（Ｄ６〜Ｄ１０）のデュアルポートメモリ２１のアドレス（０〜４）への書き込みが開始されるタイミングＴ５より前に、書込データＤＩ（Ｄ６〜Ｄ１０）より高速のクロックと同期してアドレス（０〜４）から読出データＤＯの読出しが開始されるので、読出データＤＯ（Ｄ１〜Ｄ５）の読出しが完了する前に、読出データＤＯの読出しに書込データＤＩの書込が追いついたり追い抜いたりしてアドレス（０〜４）のデータが書込データＤＩ（Ｄ６〜Ｄ１０）で書き換えられてしまうことがない。従って、タイミングＴ２からデュアルポートメモリ２１に記憶されたデータＤ１〜Ｄ５を、正しく読み出すことができる。
【００５９】
また、タイミングＴ４からタイミングＴ５までの時間は、デュアルポートメモリ２１において、読出データＤＯの読出し後、同一アドレスへの書込データＤＩの書込が正常に実行可能な最小のクロック数にされているので、タイミングＴ２における書込データＤＩの書き込み開始後、タイミングＴ４における読出データＤＯの読み出し開始までの時間を、正常動作可能な範囲で最大限長くすることができる。その結果、例え読出クロック信号ＲＣＫの方が書込クロック信号ＷＣＫより高速であっても、書込データＤＩの書き込みが完了する前に、読出データＤＯの読出しが書込データＤＩの書込に追いついたり追い抜いたりしてアドレス（０〜４）のデータが正常に読み出せなくなるおそれが可能な限り低減される。
【００６０】
次に、画像処理回路４１によって、読出クロック信号ＲＣＫと同期して読出データＤＯが読み込まれる。そして、画像処理回路４１によって、例えば読出データＤＯが圧縮されてメインメモリ４２に書き込まれる。
【００６１】
次に、例えば画像処理回路４１から画像形成部４３へ信号を出力するとき等、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が低いときの動作を図３（ａ）（ｃ）に基づき説明する。
【００６２】
この場合、同期回路５から周期ｔｃｙｃのライン同期信号ＳＹＮが出力され、アナログデジタル変換回路３２から書込クロック信号ＷＣＫが出力され、画像処理回路４１から書込クロック信号ＷＣＫより周波数の低い読出クロック信号ＲＣＫが出力される。以下、書込クロックカウンタ２３及び読出クロックカウンタ２５の動作は上述と同様であるのでその説明を省略する。
【００６３】
次に、比較回路２６によって、書込カウンタ値ＷＣＴと読出カウンタ値ＲＣＴとが比較される。今、書込クロック信号ＷＣＫより読出クロック信号ＲＣＫの周波数が低いから、読出カウンタ値ＲＣＴより書込カウンタ値ＷＣＴの方が大きくなる。そうすると、読出タイミング設定部２７によって、例えば書込データＤＩの遅延時間である６クロックより２クロック（第２時間）だけ長い８クロックが読出遅延時間として設定される。
【００６４】
次に、アナログデジタル変換回路３２によって、タイミングＴ１から６つ目の書込クロック信号ＷＣＫの立上りタイミング（タイミングＴ２）と同期して、書込イネーブル信号ＷＥＮがハイレベルにされ、書込クロック信号ＷＣＫと同期して書込データＤＩが出力される。
【００６５】
次に、書込イネーブル信号ＷＥＮがハイレベルになると、データ中継回路２において書込アドレスカウンタ２２によって書込クロック信号ＷＣＫのクロック数が計数され、その計数値が書込アドレスＷＡ（０〜４）として順次デュアルポートメモリ２１へ出力される。デュアルポートメモリ２１では、書込イネーブル信号ＷＥＮがハイレベルになると、書込クロック信号ＷＣＫと同期して、書込アドレスカウンタ２２から出力された書込アドレスＷＡ（０〜４）に、書込データＤＩ（Ｄ１〜Ｄ５）が記憶される。
【００６６】
次に、読出タイミング設定部２７によって、タイミングＴ１から読出遅延時間として設定されている８クロック目の書込クロック信号ＷＣＫの立上り直後の読出クロック信号ＲＣＫの立上りタイミング（タイミングＴ６）と同期して、読出イネーブル信号ＲＥＮがハイレベルにされる。そうすると、読出アドレスカウンタ２４によって読出クロック信号ＲＣＫのクロック数が計数され、その計数値が読出アドレスＲＡとして順次デュアルポートメモリ２１へ出力される。
【００６７】
デュアルポートメモリ２１では、読出イネーブル信号ＲＥＮがハイレベルになると、読出クロック信号ＲＣＫと同期して、読出アドレスＲＡ（０〜４）から読出データＤＯ（Ｄ１〜Ｄ５）が読み出される。
【００６８】
そうすると、書込データＤＩ（Ｄ１〜Ｄ５）のデュアルポートメモリ２１のアドレス（０〜４）への書き込みが開始されたタイミングＴ２より後に、書込クロックＷＣＫより低速の読出クロックＲＣＫと同期してアドレス（０〜４）から読出データＤＯの読出しが開始されるので、書込データＤＩ（Ｄ１〜Ｄ５）の書き込みに読出データＤＯ（Ｄ１〜Ｄ５）の読出しが追いついたり追い抜いたりして書込データＤＩ（Ｄ１〜Ｄ５）が正常に読み出せなくなるおそれが低減される。
【００６９】
また、タイミングＴ２からタイミングＴ６までの時間は、デュアルポートメモリ２１において、書込データＤＩの書込み後、同一アドレスからの読出データＤＯのデータ読出しが正常に実行可能な最小のクロック数にされているので、タイミングＴ６における読出データＤＯの読み出し開始後、次に新たな書込データＤＩの書き込みが開始されるまでの時間を、正常動作可能な範囲で最大限長くすることができる。
【００７０】
その結果、例え読出クロック信号ＲＣＫの方が書込クロック信号ＷＣＫより低速であって、書込データＤＩの書き込みにかかる時間よりも読出データＤＯの読み出しにかかる時間の方が長い場合であっても、読出データＤＯの読み出し完了前に新たな書込データＤＩの書き込みが開始されてアドレス（０〜４）のデータ（Ｄ１〜Ｄ５）が正常に読み出せなくなるおそれが低減される。
【００７１】
次に、画像処理回路４１によって、読出クロック信号ＲＣＫと同期して読出データＤＯが読み込まれる。そして、画像処理回路４１によって、当該読出データＤＯから、例えばレーザ装置を発光させるための変調信号が生成されて画像形成部４３へ出力される。そして、画像形成部４３によって、画像処理回路４１から出力された変調信号に応じて用紙への画像形成が行われる。
【００７２】
ところで、タイミングＴ６において読出データＤＯの読出しが開始されても、次の同期タイミングであるタイミングＴ３までに読出データＤＯの読出しが終了しない場合、読出データＤＯの読出しが正常に実行できなくなるおそれがある。そこで、書込カウンタ値ＷＣＴより読出カウンタ値ＲＣＴの方が小さい場合において、イメージセンサ３１における１ラインの画素数と、遅延時間のクロック数「６」と、第２時間に相当するクロック数「２」とを加算した値が、読出カウンタ値ＲＣＴ以上になったとき、エラー検出部２８によって、エラーの発生を示すエラー信号ＥＲＲが出力される。
【００７３】
これにより、画像処理装置１が正常に動作しなかった場合、保守作業者は、エラー検出部２８から出力されるエラー信号ＥＲＲを確認することにより、異常原因を知ることができるので、画像処理装置１のメンテナンス性が向上する。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施形態に係るデータ中継回路を用いた画像処理装置の構成の一例を示すブロック図である。
【図２】図１に示すデータ中継回路の構成の一例を示すブロック図である。
【図３】図３は、図１に示す画像処理装置の動作を説明するためのタイミングチャートである。
【符号の説明】
【００７５】
１ 画像処理装置
２ データ中継回路
３ 画像読取部
４ 画像処理部
５ 同期回路
２１ デュアルポートメモリ
２２ 書込アドレスカウンタ
２３ 書込クロックカウンタ
２４ 読出アドレスカウンタ
２５ 読出クロックカウンタ
２６ 比較回路
２７ 読出タイミング設定部
２８ エラー検出部
３１ イメージセンサ
３２ アナログデジタル変換回路
４１ 画像処理回路
４２ メインメモリ
４２ 光走査装置
４３ 画像形成部
４３１ 光走査装置
ＤＩ 書込データ
ＤＯ 読出データ
ＥＲＲ エラー信号
ＲＣＫ 読出クロック信号
ＳＹＮ ライン同期信号
ＷＣＫ 書込クロック信号
ｔｃｙｃ 周期
【特許請求の範囲】
【請求項１】
一定の周期で出力される同期信号が示す同期タイミングから予め設定された遅延時間の経過後に、予め設定された書込周波数の書込クロック信号と同期してデータを出力するデータ出力装置と、予め設定された読出周波数の読出クロック信号と同期してデータを受信するデータ受信装置との間でデータを中継するデータ中継回路であって、
前記データ出力装置から出力されたデータを前記書込クロック信号と同期して順次記憶する記憶部と、
所定時間内における前記書込クロック信号のクロック数を計数することにより、前記書込周波数を検出する書込周波数検出部と、
所定時間内における前記読出クロック信号のクロック数を計数することにより、前記読出周波数を検出する読出周波数検出部と、
前記書込周波数検出部により検出された書込周波数と前記読出周波数検出部により検出された読出周波数とを比較する比較部と、
前記比較部による比較の結果、前記書込周波数より前記読出周波数の方が大きい場合、前記遅延時間より所定の第１時間だけ短い時間を読出遅延時間として設定し、前記書込周波数より前記読出周波数の方が小さい場合、前記遅延時間より所定の第２時間だけ長い時間を前記読出遅延時間として設定する読出遅延時間設定部と、
前記同期信号が示す同期タイミングから、前記読出遅延時間設定部により設定された読出遅延時間の経過後に、前記記憶部に記憶されているデータを前記順次記憶された順で、前記読出クロック信号と同期して前記データ受信装置へ出力する出力制御部と
を備えることを特徴とするデータ中継回路。
【請求項２】
前記第１時間は、前記記憶部が、データの読出し後、同一アドレスへのデータ書込が正常に実行可能な最短時間であり、
前記第２時間は、前記記憶部が、データの書込み後、同一アドレスからのデータ読出しが正常に実行可能な最短時間であること
を特徴とする請求項１記載のデータ中継回路。
【請求項３】
前記書込周波数検出部は、前記同期信号により前記同期タイミングが示されてから再び前記同期タイミングが示されるまで、前記書込クロック信号のクロック数を計数した計数値を、前記書込周波数を示す情報として検出し、
前記読出周波数検出部は、前記同期信号により前記同期タイミングが示されてから再び前記同期タイミングが示されるまで、前記読出クロック信号のクロック数を計数した計数値を、前記読出周波数を示す情報として検出すること
を特徴とする請求項１又は２記載のデータ中継回路。
【請求項４】
前記書込周波数より前記読出周波数の方が小さい場合において、前記遅延時間に相当する前記読出クロック信号のクロック数と、前記第２時間に相当する前記読出クロック信号のクロック数と、前記データ出力装置から前記同期信号の一周期内に出力されるデータの数として予め設定されたデータ数とを加算した値が、前記読出周波数検出部により計数された前記計数値以上になったとき、エラーの発生を示すエラー信号を出力するエラー検出部をさらに備えること
を特徴とする請求項１〜３のいずれか１項に記載のデータ中継回路。
【請求項５】
請求項１〜４のいずれか１項に記載のデータ中継回路と、
前記データ出力装置である画像読取部と、
前記データ受信装置である画像処理部と
を備えることを特徴とする画像処理装置。
【請求項１】
一定の周期で出力される同期信号が示す同期タイミングから予め設定された遅延時間の経過後に、予め設定された書込周波数の書込クロック信号と同期してデータを出力するデータ出力装置と、予め設定された読出周波数の読出クロック信号と同期してデータを受信するデータ受信装置との間でデータを中継するデータ中継回路であって、
前記データ出力装置から出力されたデータを前記書込クロック信号と同期して順次記憶する記憶部と、
所定時間内における前記書込クロック信号のクロック数を計数することにより、前記書込周波数を検出する書込周波数検出部と、
所定時間内における前記読出クロック信号のクロック数を計数することにより、前記読出周波数を検出する読出周波数検出部と、
前記書込周波数検出部により検出された書込周波数と前記読出周波数検出部により検出された読出周波数とを比較する比較部と、
前記比較部による比較の結果、前記書込周波数より前記読出周波数の方が大きい場合、前記遅延時間より所定の第１時間だけ短い時間を読出遅延時間として設定し、前記書込周波数より前記読出周波数の方が小さい場合、前記遅延時間より所定の第２時間だけ長い時間を前記読出遅延時間として設定する読出遅延時間設定部と、
前記同期信号が示す同期タイミングから、前記読出遅延時間設定部により設定された読出遅延時間の経過後に、前記記憶部に記憶されているデータを前記順次記憶された順で、前記読出クロック信号と同期して前記データ受信装置へ出力する出力制御部と
を備えることを特徴とするデータ中継回路。
【請求項２】
前記第１時間は、前記記憶部が、データの読出し後、同一アドレスへのデータ書込が正常に実行可能な最短時間であり、
前記第２時間は、前記記憶部が、データの書込み後、同一アドレスからのデータ読出しが正常に実行可能な最短時間であること
を特徴とする請求項１記載のデータ中継回路。
【請求項３】
前記書込周波数検出部は、前記同期信号により前記同期タイミングが示されてから再び前記同期タイミングが示されるまで、前記書込クロック信号のクロック数を計数した計数値を、前記書込周波数を示す情報として検出し、
前記読出周波数検出部は、前記同期信号により前記同期タイミングが示されてから再び前記同期タイミングが示されるまで、前記読出クロック信号のクロック数を計数した計数値を、前記読出周波数を示す情報として検出すること
を特徴とする請求項１又は２記載のデータ中継回路。
【請求項４】
前記書込周波数より前記読出周波数の方が小さい場合において、前記遅延時間に相当する前記読出クロック信号のクロック数と、前記第２時間に相当する前記読出クロック信号のクロック数と、前記データ出力装置から前記同期信号の一周期内に出力されるデータの数として予め設定されたデータ数とを加算した値が、前記読出周波数検出部により計数された前記計数値以上になったとき、エラーの発生を示すエラー信号を出力するエラー検出部をさらに備えること
を特徴とする請求項１〜３のいずれか１項に記載のデータ中継回路。
【請求項５】
請求項１〜４のいずれか１項に記載のデータ中継回路と、
前記データ出力装置である画像読取部と、
前記データ受信装置である画像処理部と
を備えることを特徴とする画像処理装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−２５３３７５（Ｐ２００９−２５３３７５Ａ）
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願番号】特願２００８−９５３７１（Ｐ２００８−９５３７１）
【出願日】平成２０年４月１日（２００８．４．１）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願日】平成２０年４月１日（２００８．４．１）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
[ Back to top ]