複数のタイプが異なるスイッチングパワーコンバータの動作を同時に調整するコントロールシステムおよび方法。本システムは、パワーコンバータでサンプリングされたデータ及び非線形フィードバック制御ループの調整に用いる。

【特許請求の範囲】
【請求項１】
サンプルホールド回路において：
複数の第１の電圧測定をサンプルホールドするように構成された第１の入力回路と；
前記第１の入力回路に接続され、電流測定に対応する複数の第２の電圧測定をサンプルホールドするように構成された第２の入力回路と；
前記第１の入力回路と第２の入力回路に接続され、前記第１の電圧測定または前記第２の電圧測定の一方に対応するマルチプレクサ出力信号を提供するように構成されたマルチプレクサと；
を具えることを特徴とするサンプルホールド回路。
【請求項２】
請求項１に記載の回路が更に、前記第１の入力回路と前記マルチプレクサの間に接続され、前記第１の電圧測定をスケールするように構成された分圧回路を具えることを特徴とするサンプルホールド回路。
【請求項３】
請求項１に記載の回路において、前記第２の入力回路が更に前記第２の電圧測定を乗算するように構成された乗算回路を具えることを特徴とするサンプルホールド回路。
【請求項４】
請求項３に記載の回路において、前記乗算回路がスイッチドキャパシタネットワークを具えることを特徴とするサンプルホールド回路。
【請求項５】
請求項１に記載の回路において、前記マルチプレクサが前記マルチプレクサ出力信号をアナログデジタルコンバータに提供することを特徴とするサンプルホールド回路。
【請求項６】
ドライバにおいて：
第１の信号を提供するように構成された第１のバッファと；
第２の信号を提供するように構成された第２のバッファとを具え；
前記第１のバッファと第２のバッファが、前記第１の信号と第２の信号を用いて外部コイルを駆動するか、あるいは、前記第１の信号を用いて第１の外部トランジスタを駆動し前記第２の信号を用いて第２の外部トランジスタを駆動するように構成されていることを特徴とするドライバ。
【請求項７】
請求項６に記載のドライバにおいて、前記第１のトランジスタと第２のトランジスタが電界効果トランジスタであることを特徴とするドライバ。
【請求項８】
請求項７に記載のドライバにおいて、前記第１のトランジスタと第２のトランジスタがコイルと容量性負荷をドライブするように構成されていることを特徴とするドライバ。
【請求項９】
請求項６に記載のドライバにおいて、前記第１の信号と第２の信号が前記外部コイルを並行して駆動することを特徴とするドライバ。
【請求項１０】
請求項８に記載のドライバにおいて、前記第１の信号と第２の信号が更に外部容量性負荷を駆動することを特徴とするドライバ。
【特許請求の範囲】
【請求項１】
サンプルホールド回路において：
複数の第１の電圧測定をサンプルホールドするように構成された第１の入力回路と；
前記第１の入力回路に接続され、電流測定に対応する複数の第２の電圧測定をサンプルホールドするように構成された第２の入力回路と；
前記第１の入力回路と第２の入力回路に接続され、前記第１の電圧測定または前記第２の電圧測定の一方に対応するマルチプレクサ出力信号を提供するように構成されたマルチプレクサと；
を具えることを特徴とするサンプルホールド回路。
【請求項２】
請求項１に記載の回路が更に、前記第１の入力回路と前記マルチプレクサの間に接続され、前記第１の電圧測定をスケールするように構成された分圧回路を具えることを特徴とするサンプルホールド回路。
【請求項３】
請求項１位に記載の回路において、前記第２の入力回路が更に前記第２の電圧測定を乗算するように構成された乗算回路を具えることを特徴とするサンプルホールド回路。
【請求項４】
請求項３に記載の回路において、前記乗算回路がスイッチドキャパシタネットワークを具えることを特徴とするサンプルホールド回路。
【請求項５】
請求項１に記載の回路において、前記マルチプレクサが前記マルチプレクサ出力信号をアナログデジタルコンバータに提供することを特徴とするサンプルホールド回路。
【請求項６】
ドライバにおいて：
第１の信号を提供するように構成された第１のバッファと；
第２の信号を提供するように構成された第２のバッファとを具え；
前記第１のバッファと第２のバッファが、前記第１の信号と第２の信号を用いて外部コイルを駆動するか、あるいは、前記第１の信号を用いて第１の外部トランジスタを駆動し前記第２の信号を用いて第２の外部トランジスタを駆動するように構成されていることを特徴とするドライバ。
【請求項７】
請求項６に記載のドライバにおいて、前記第１のトランジスタと第２のトランジスタが電界効果トランジスタであることを特徴とするドライバ。
【請求項８】
請求項７に記載のドライバにおいて、前記第１のトランジスタと第２のトランジスタがコイルと容量性負荷をドライブするように構成されていることを特徴とするドライバ。
【請求項９】
請求項６に記載のドライバにおいて、前記第１の信号と第２の信号が前記外部コイルを並行して駆動することを特徴とするドライバ。
【請求項１０】
請求項８に記載のドライバにおいて、前記第１の信号と第２の信号が更に外部容量性負荷を駆動することを特徴とするドライバ。
【請求項１１】
スイッチングパワーコンバータコントローラであって、当該スイッチングパワーコンバータコントローラがホストマイクロプロセッサに電力を提供する複数のスイッチングパワーコンバータを制御するコントローラにおいて：
前記ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマと；
マイクロプロセッサと；を具え、
前記監視タイマが、当該監視タイマが終了したときに前記マイクロプロセッサへ割り込みを行うように構成されており、前記マイクロプロセッサが、前記監視タイマから受信した割り込みに応じて前記ホストマイクロプロセッサにリセットコマンドを提供するように構成されており、前記マイクロプロセッサが更に、前記ホストマイクロプロセッサが前記リセットコマンドに応じなかった場合に前記スイッチングパワーサプライコントローラに前記複数のパワーコンバータをパワーダウンさせるように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項１２】
請求項１１に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが前記ホストマイクロプロセッサが前記リセットコマンドに応答しないことを決定するためのタイマを具えることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項１３】
請求項１１に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記複数のスイッチングパワーコンバータのパワーダウンを所定のシーケンスで行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項１４】
請求項１３に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記パワーダウンシーケンスに続いて前記複数のスイッチングパワーコンバータのパワーアップを行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項１５】
請求項１４に記載のスイッチングパワーコンバータコントローラにおいて、前記マイクロプロセッサが、前記複数のスイッチングパワーコンバータのパワーアップを所定のシーケンスで行うように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項１６】
スイッチングパワーコンバータコントローラであって、当該スイッチングパワーコンバータコントローラがホストマイクロプロセッサに電力を提供する複数のスイッチングパワーコンバータを制御するコントローラにおいて：
前記ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマを具え、前記スイッチングパワーコントローラが、前記監視タイマが終了したら前記ホストマイクロプロセッサに対してリセットコマンドを表明し、前記複数のスイッチングパワーコンバータが所望のように動作するまで当該リセットコマンドの表明の取消し（de-assert）をしないように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項１７】
スイッチングパワーコンバータコントローラであって、当該スイッチングパワーコンバータコントローラがホストマイクロプロセッサに電力を提供する複数のスイッチングパワーコンバータを制御するコントローラにおいて：
前記ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマを具え、前記スイッチングパワーコントローラが、前記監視タイマが終了し、前記複数のスイッチングパワーコンバータが所望の動作をしない場合、前記ホストマイクロプロセッサをリセットするように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項１８】
請求項１７に記載のスイッチングパワーコンバータコントローラが更に、マイクロプロセッサを具え、前記監視タイマが、前記監視タイマが終了したら前記マイクロプロセッサに割り込みを行うように構成されており、前記マイクロプロセッサが前記監視タイマから受信した割り込みに応答して前記ホストマイクロプロセッサをリセットさせることを特徴とするスイッチングパワーコンバータコントローラ。
【請求項１９】
スイッチングパワーコンバータコントローラであって、当該スイッチングパワーコンバータコントローラがホストマイクロプロセッサに電力を提供する複数のスイッチングパワーコンバータを制御するコントローラにおいて、
前記ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成された監視タイマを具え、前記スイッチングパワーコンバータコントローラが、前記監視タイマが終了したら前記ホストマイクロプロセッサに対してリセットコマンドを表明し、前記複数のスイッチングパワーコンバータが所望のように動作するまで当該リセットコマンドの表明の取消し（de-assert）をしないように構成されており、前記スイッチングパワーコンバータコントローラが更に、前記複数のスイッチングパワーコンバータが所望のように動作する後のプログラム可能な期間内は前記リセットコマンドの表明の取消し（de-asserting）を遅らせるように構成されていることを特徴とするスイッチングパワーコンバータコントローラ。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１２Ａ】

【図１２Ｂ】

【図１２Ｃ】

【図１２Ｄ】

【図１３】

【図１４】

【図１５】

【図１５Ａ】

【図１６】

【図１７】

【図１７Ａ】

【図１８】

【図１８Ａ】

【図１８Ｂ】

【図１８Ｃ】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３６Ａ】

【図３６Ｂ】

【図３６Ｃ】

【図３６Ｄ】

【図３７】

【図３７Ａ】

【図３７Ｂ】

【図３７Ｃ】

【図３７Ｄ】

【図３７Ｅ】

【図３８】

【図３８Ａ】

【図３８Ｂ】

【図３８Ｃ】

【図３８Ｄ】

【図３８Ｅ】

【図３８Ｆ】

【図３８Ｇ】

【図３８Ｈ】

【図３８Ｉ】

【図３９】

【図４０】

【図４０Ａ】

【図４０Ｂ】

【図４０Ｃ】

【図４０Ｄ】

【図４０Ｅ】

【図４０Ｆ】

【図４０Ｇ】

【図４０Ｈ】

【図４０Ｉ】

【図４０Ｊ】

【図４０Ｋ】

【図４１】

【図４２】

【図４２Ａ】

【図４２Ｂ】

【図４３】

【図４３Ａ】

【図４３Ｂ】

【図４３Ｃ】

【図４４】

【図４４Ａ】

【図４５】

【図４５Ａ】

【図４５Ｂ】

【図４５Ｃ】

【図４６】

【図４６Ａ】

【図４６Ｂ】

【図４６Ｃ】

【図４６Ｄ】

【図４６Ｅ】

【図４７】

【図４８】

【図４８Ａ】

【図４９】

【図４９Ａ】

【図５０】

【図５０Ａ】

【図５１】

【図５１Ａ】

【図５１Ｂ】

【図５１Ｃ】

【図５１Ｄ】

【図５１Ｅ】

【図５１Ｆ】

【図５１Ｇ】

【図５１Ｈ】

【図５１Ｉ】

【図５１Ｊ】

【図５１Ｋ】

【図５１Ｌ】

【図５１Ｍ】

【図５１Ｎ】

【図５１Ｏ】

【図５１Ｐ】

【図５２】

【図５３】

【図５４】

【図５４Ａ】

【図５４Ｂ】

【図５４Ｃ】

【図５５】

【図５５Ａ】

【図５５Ｂ】

【図５５Ｃ】

【図５５Ｄ】

【図５５Ｅ】

【図５５Ｆ】

【図５６】

【図５７】

【図５８】

【図５９】

【公表番号】特表２００６−５０６９３６（Ｐ２００６−５０６９３６Ａ）
【公表日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願番号】特願２００４−５５３５８８（Ｐ２００４−５５３５８８）
【出願日】平成１５年１１月１３日（２００３．１１．１３）
【国際出願番号】ＰＣＴ／ＵＳ２００３／０３６１４３
【国際公開番号】ＷＯ２００４／０４７２５９
【国際公開日】平成１６年６月３日（２００４．６．３）
【出願人】（５０５１７５７６６）ファイアー　ストーム，インク． (3)
【Ｆターム（参考）】