パワー半導体モジュール
【課題】電磁障害などの原因となる電圧振動の発生を低減できるパワー半導体モジュールを提供する。
【解決手段】複数の絶縁基板２０，２０′の各々に搭載されるＩＧＢＴ等の半導体スイッチング素子５０，５０′の各主電極５２，５２′が導体部材４５により電気的に接続される。これにより、半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【解決手段】複数の絶縁基板２０，２０′の各々に搭載されるＩＧＢＴ等の半導体スイッチング素子５０，５０′の各主電極５２，５２′が導体部材４５により電気的に接続される。これにより、半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力の変換や制御に用いられるパワー半導体モジュールに関する。
【背景技術】
【０００２】
電力変換装置は、直流電源から供給された直流電力を回転電機などの交流電気負荷に供給するための交流電力に変換する機能、あるいは発電機により発電された交流電力を直流電力に変換する機能を備えている。このような変換機能を果すため、電力変換装置はスイッチング機能を有するパワー半導体モジュールを用いたインバータ回路などの電力変換回路を有しており、導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へあるいは交流電力から直流電力へ電力変換する。
【０００３】
パワー半導体モジュールは、放熱用の金属ベースの上に、配線パターンを形成した絶縁基板をはんだ等で接合し、その絶縁基板の配線パターンの上に、複数の半導体素子を並列接続となるように搭載する。大電力用のパワーモジュールでは、大電流をスイッチングするため、この絶縁基板を複数搭載することで、多くの半導体素子の並列接続を実現する。
【０００４】
このような従来のパワー半導体モジュールとしては、特許文献１〜４に記載のものが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４１３８１９２号公報
【特許文献２】特許第４４８４４００号公報
【特許文献３】特許第４１４２５３９号公報
【特許文献４】特開２００２−１４１４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
パワー半導体モジュールでは、複数の半導体素子を並列接続しているため、素子数が多くなるほど、外部電極から各半導体素子までの配線距離が異なり、寄生インダクタンスの差異が生じる。これと、各半導体素子の特性のバラツキにより、スイッチングのタイミングのずれが生じる。このため、電流がオフする直前で、半導体素子間に、半導体素子の容量と半導体素子間の寄生インダクタンスによる共振が発生する。このため、例えば、半導体素子がＩＧＢＴ（Insulated Gate Bipolar Transistor）の場合は、素子両端のコレクタ−エミッタ間、更には、ゲート−エミッタ間にも電圧振動が生じ、制御回路まで電圧振動が及ぶ。この時、電力変換回路と対地あるいは筐体とにより寄生容量を通じて形成される外部閉回路がアンテナとなり、パワー半導体モジュールに生じた電圧振動によって電磁波が発生し、インバータ自身や外部への電磁障害や誤動作を引き起こす。
【０００７】
近年需要が増えてきている、効率の良い高電圧用の電力変換装置に使用される高電圧用パワーモジュールは、半導体素子が厚く、耐圧を持たせる半導体領域が長いため、空乏層が広がり、内部の電荷が排出されるまで時間がかかり、スイッチング時間が長い。また、電圧が高いため、半導体素子の寄生容量に蓄えられるエネルギーも大きい。このため、多くの半導体素子を使用した大電流・高電圧用のパワー半導体モジュールでは、スイッチングのズレなどにより、寄生容量に蓄えられるエネルギーの差が生じ、半導体素子の寄生容量Ｃと、半導体素子間を結ぶ配線の寄生インダクタンスＬによりＬＣ共振が生じ、大きな電圧振動が発生する。
【０００８】
本発明は、上記のような問題点を考慮してなされたものであり、その目的は電磁障害などの原因となる電圧振動の発生を低減できるパワー半導体モジュールを提供することである。
【課題を解決するための手段】
【０００９】
本発明によるパワー半導体モジュールにおいては、複数の絶縁基板の各々に搭載されるＩＧＢＴ等の半導体スイッチング素子の各主電極が導体部材により電気的に接続される。ここで、導体部材は、例えば、導線などである。これにより、半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【００１０】
本発明の一態様であるパワー半導体モジュールは、第一の絶縁基板と、第二の絶縁基板と、前記第一の絶縁基板に搭載され、第一の主電極と第二の主電極を備える第一の半導体スイッチング素子と、前記第二の絶縁基板に搭載され、第三の主電極と第四の主電極を備える第二の半導体スイッチング素子と、前記第一の主電極と電気的に接続される第一の主端子と、前記第二の主電極と電気的に接続される第二の主端子と、前記第三の主電極が電気的に接続される第三の主端子と、前記第四の主電極が電気的に接続される第四の主端子とを備えるパワー半導体モジュールにおいて、前記第一の主電極と前記第三の主電極とを電気的に接続する、少なくとも一つの導体部材を有する。
【００１１】
例えば、第一および第二の半導体スイッチング素子はＩＧＢＴであり、第一及び第三の主電極はＩＧＢＴのエミッタ電極であり、第二及び第四の主電極はＩＧＢＴのコレクタ電極である。また、例えば、第一及び第三の主端子はエミッタ主端子であり、第二及び第四の主端子はコレクタ主端子である。
【００１２】
本態様によれば、第一及び第二の半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【００１３】
なお、上記態様において、導体部材の一端が第一の主電極に接続され、導体部材の他端が前記第３の主電極に接続されても良い。また、第一及び第二の絶縁基板上にそれぞれ第一及び第二の配線パターンを設け、第一の主電極と第一の配線パターンとの間、第三の主電極と第二の配線パターンとの間、並びに第一の配線パターンと第二の配線パターンとの間が、導体部材によって電気的に接続されるようにしても良い。ここで、第一及び第二の配線パターンは、例えば、絶縁基板上に接合される銅薄膜などの金属膜である。
【００１４】
また、第一の絶縁基板上に第三の配線パターンを設け、この第三の配線パターンに第二の主電極および第二の主端子と電気的に接続するとともに、第二の絶縁基板上に第四の配線パターンを設け、この第四の配線パターンに第四の主電極および第四の主端子を電気的に接続し、第一の配線パターンと第二の配線パターンとを導体部材により電気的に接続しても良い。ここで、第三及び第四の配線パターンは、例えば、絶縁基板上に接合される銅薄膜などの金属膜である。
【００１５】
これらの態様によっても、第一及び第二の半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【発明の効果】
【００１６】
本発明によれば、パワー半導体モジュールにおいてスイッチング時に発生する電圧振動を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態であるパワー半導体モジュールを示す。
【図２】第１の実施形態の等価回路である。
【図３】第１の実施形態のオフ時の等価回路である。
【図４】本発明の第２の実施形態であるパワー半導体モジュールを示す。
【図５】本発明の第３の実施形態であるパワー半導体モジュールを示す。
【図６】本発明の第４の実施形態であるパワー半導体モジュールを示す。
【図７】本発明の第５の実施形態であるパワー半導体モジュールを示す。
【図８】第５の実施形態のオフ時の等価回路である。
【図９】本発明の実施形態を適用したパワー半導体モジュールのターンオフ波形例である。
【発明を実施するための形態】
【００１８】
図１は、本発明の第一の実施形態であるパワー半導体モジュールの内部構造の概略を示す。図中、符号の数字が同じものは、同じ構成要素を示す。
【００１９】
放熱用の金属板１０の上に、配線パターン２２を上部に形成した二個の絶縁基板２０，２０′をはんだ等の接合材で接続する。なお、本実施形態において、絶縁基板２０，２０′上や周辺の構成はそれぞれ同様であり、以下の記載において、一方の絶縁基板に関して記述する内容は、他方の絶縁基板についても同様である。
【００２０】
配線パターン２２の上には、半導体素子として、ＭＯＳゲート型スイッチングデバイスのＩＧＢＴ５０，還流用のダイオード５５，コレクタ主端子３０がはんだ等の接合材で接続している。
【００２１】
図１の実施形態においては、ＩＧＢＴとダイオードを同様に搭載した二つの絶縁基板２０，２０′が、半導体素子すなわちＩＧＢＴおよびダイオード、これらの電極並びに配線パターンの配置が線対称となるように、樹脂ケース１２内に格納される。これにより、ＩＧＢＴ５０，５０′が向き合うように配置される。従って、二つの絶縁基板２０，２０′間において、ＩＧＢＴ５０のエミッタ電極５２とＩＧＢＴ５０′のエミッタ電極５２′とが、ほぼ最短経路、すなわち低インダクタンスおよび低抵抗で金属ワイヤ４５によって電気的に接続される。ここで、ワイヤ４５はエミッタ電極５２，５２′のそれぞれ一部に接続される。また、主電流のような大きな電流は流れないので、ワイヤ４５の本数は、エミッタ主端子３２，３２′とエミッタ電極５２，５２′間を電気的に接続するワイヤ４１，４１′の本数よりも少なくてよく、本実施形態では１本である。また、ワイヤ４５は、エミッタ電極５２，５２′間において、他の電極を介することなく、ワイヤ４５の両端がそれぞれエミッタ電極５２，５２′に接合される。
【００２２】
後に詳述するように、パワー半導体モジュール内において、導体のワイヤ４５により、それぞれ異なる絶縁基板に搭載されるＩＧＢＴ５０，５０′のエミッタ電極５２，５２′を電気的に接続することにより、ターンオフ後において、電荷が残留するＩＧＢＴ５０，５０′の接合容量とＩＧＢＴ５０，５０′周りの配線の寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【００２３】
なお、ワイヤ４５としては、アルミワイヤや銅線など、線状の金属導体を用いることができる。また、銅バーなどの細長い棒状の導体を用いてもよい。
【００２４】
ＩＧＢＴ５０のエミッタ電極５２は、ダイオード５５を経由し、エミッタ主端子３２と、アルミワイヤ４１で接続している。ＩＧＢＴ５０をスイッチングするゲート電極５１は、アルミワイヤ４２でゲート制御端子３５と接続しており、ゲート電極５１に電圧を加える基準電位を与えるために、エミッタ電極５２は、エミッタ制御端子３６とアルミワイヤ４３で接続している。２つのＩＧＢＴ５０，５０′をスイッチングするには、ゲート制御端子３５（３５′）に同時に１５Ｖ程度の電圧を与えることで、ＩＧＢＴ５０（５０′）がオンし、コレクタ主端子３０，エミッタ主端子３２の間が導通し、主電流が流れる。本実施形態では、後述するように、ＩＧＢＴ５０，５０′の間をアルミワイヤ４５で接続することで、スイッチングのオフ時の振動が、外部へ伝わることを抑制することができる。
【００２５】
図２はインバータ回路、及び、本実施形態の等価回路図を示す。図中、破線の部分が本実施例のパワー半導体モジュールの等価回路を示しており、インバータ回路は、本実施例を直列に２つ接続し、接続中点部を負荷インダクタンス６５に接続し、直列接続したものの両端を電源６０に接続したハーフブリッジ回路である。例えば、３相交流モータなどでは、負荷インダクタンス６５はモータコイルに相当し、ハーフブリッジ回路３つを並列に接続し、各接続中点がモータ３相入力のＵＶＷ各相に接続される。図示していないが、電源６０には、スイッチング時に瞬時に電流を供給するため、寄生インダクタンスの低いコンデンサを並列接続する。パワー半導体モジュールのゲート制御端子３５（３５′），エミッタ制御端子３６（３６′）には、ドライバ回路が接続され、オン時間を変化させることで負荷インダクタンス６５へ流す電流を制御する。
【００２６】
本等価回路では、ＬＣ共振回路を考えるため、寄生インダクタンスを主に示している。負荷インダクタンス６５とパワー半導体モジュール１００の間の接続ケーブル、パワー半導体モジュール１００と電源６０との接続ケーブル、パワー半導体モジュールどうしの接続ケーブルの寄生インダクタンスをそれぞれ７０及び７１，７３及び７４，７５及び７６で表している。また、パワー半導体モジュール１００内のコレクタ主端子３０（３０′），エミッタ主端子３２（３２′），アルミワイヤ４１（４１′），４２（４２′），４３（４３′）の寄生インダクタンスを、それぞれ３０Ｌ（３０Ｌ′），３２Ｌ（３２Ｌ′），４１Ｌ（４１Ｌ′），４２Ｌ（４２Ｌ′），４３Ｌ（４３Ｌ′）で表している。
【００２７】
ここでは、ハーフブリッジ回路を例にとり、ハーフブリッジ回路の上アームのパワー半導体モジュールのＩＧＢＴ５０（５０′）がオンからオフになるときを考える。オンしているとき、ＩＧＢＴのゲート制御端子３５（３５′）とエミッタ制御端子３６（３６′）の間に、ゲートドライバ６２により約１５Ｖの電圧を加えている。これにより、ＩＧＢＴのゲート電極５１（５１′）とエミッタ電極５２（５２′）の間のゲート容量（Ｃ）に電荷が蓄えられる。また、電流（Ｉ）がＩＧＢＴ５０（５０′），寄生インダクタンス３０Ｌ，４１Ｌ，３２Ｌ（３０Ｌ′，４１Ｌ′，３２Ｌ′）に流れている。これらの寄生インダクタンス（Ｌ）には、（１／２）×ＬＩ2のエネルギーが蓄えられている。オフ時には、ゲートドライバによりＩＧＢＴのゲート電極５１（５１′）とエミッタ電極５２（５２′）の間に０〜−１５Ｖの電圧を加え、ゲート容量に溜まった電荷を引き抜く。このとき、ゲート電極５１（５１′）からゲートドライバまでゲートのアルミワイヤ４２（４２′）を通り、ゲートドライバからエミッタ電極５２（５２′）まで制御用エミッタワイヤ４３（４３′）を通り電荷が移動、すなわち電流が流れる。ゲート電極５１（５１′）とエミッタ電極５２（５２′）の間のゲート電圧が、ゲート閾値電圧以下になると、電流（Ｉ）が減衰し、ＩＧＢＴ内の電荷が、コレクタ電極，エミッタ電極を通して排出される。
【００２８】
このときの、等価回路を図３に示す。等価回路は、低抵抗で導通していた状態から、図３に示すようにオフ時においては、コレクタ電極とエミッタ電極間の容量Ｃｃｅに蓄えられた電荷が放出される回路に変わる。図３では、ＩＧＢＴ５０は、コレクタ・エミッタ間の容量５０Ｃｃｅ，コレクタ・エミッタ間の内部抵抗５０Ｒｃｅ，ゲート・エミッタ間の容量５０Ｃｇｅで表される。コレクタ・エミッタ間の容量５０Ｃｃｅに蓄積された電荷が放出されている間、主電流は流れ続ける。また、電荷が少なくなるほど、内部抵抗５０Ｒｃｅは大きくなる。オフ時の初期は、急激に電荷が放出、つまり、急激な電流変化（ｄｉ／ｄｔ）があり、端子及びアルミワイヤの寄生インダクタンス（Ｌ）に電圧（Ｌｄｉ／ｄｔ）が生じる。２つＩＧＢＴで構成した本実施形態では、これらの寄生インダクタンス，ゲート閾値電圧の差により、ＩＧＢＴのコレクタ電極，エミッタ電極間に加わる電圧に差が生じるため、異なった基板にあるＩＧＢＴ容量Ｃｃｅに蓄えられた電荷量に差が生じる。次に初期の急激な電流変化が終わると、緩やかな電流変化が長く続くテール電流の期間になる。
【００２９】
本実施形態では、ワイヤ４５により、２つのＩＧＢＴ容量５０Ｃｃｅ，５０Ｃｃｅ′の電荷の差を均等化することができる。このためワイヤ４５には、主電流（Ｉ）が流れないため、寄生インダクタンス（Ｌ）にエネルギー（（１／２）×ＬＩ2が蓄えられず、また、オフ時の電流変化（ｄｉ／ｄｔ）により電圧が発生しない。また、ワイヤ４５には、オフ時のゲート電流は流れない。このため、本ワイヤの電流は、ゲート電流に影響を及ぼさない。また、ワイヤ４５の配線長は、制御エミッタ用のワイヤ４３（４３′）及びエミッタ制御端子を経由する回路の配線長より短いため、寄生インダクタンスを小さくすることができる。これにより、電荷の差を均等化する電流が、制御エミッタワイヤ４３（４３′）を通じてゲートドライバに流れることを防げ、ゲートドライバ回路の誤動作を防ぐことができる。つまり、オフ時に、２つのＩＧＢＴの寄生容量５０Ｃｃｅ，５０Ｃｃｅ′と、寄生インダクタンス４１Ｌ，３２Ｌ，３２Ｌ′，４１Ｌ′，３０Ｌ′，３０Ｌを含むＬＣ回路、もしくは、２つのＩＧＢＴの寄生容量５０Ｃｃｅ，５０Ｃｃｅ′と寄生インダクタンス４１Ｌ，４３Ｌ，４３Ｌ′，４１Ｌ′，３０Ｌ′，３０Ｌを含むＬＣ回路の経路よりも、２つのＩＧＢＴの寄生容量５０Ｃｃｅ，５０Ｃｃｅ′と寄生インダクタンス４５Ｌ，３０Ｌ′，３０Ｌを含むＬＣ回路の経路の配線長が短いので、４３Ｌ，４３Ｌ′の外部のゲート回路の経路におけるＬＣ共振電流が流れることを防ぐことができる。このため、ゲート電圧の基準電位となる制御端子３６，３６′の電位振動が防止され、外部のゲートドライバへの電圧振動が伝わることが防止され、再びＩＧＢＴがオンするような誤動作を防止できる。
【００３０】
図９は、従来のパワー半導体モジュール及び本実施形態を適用したパワー半導体モジュールのターンオフ波形例を示す。本実施形態により、従来に比べて、ゲート電圧及びコレクタ電圧の振動が低減されていることが分かる。
【００３１】
図４は、本発明の第２の実施形態であるパワー半導体モジュールの内部構造の概略を示す。
【００３２】
放熱用の金属板１０の上に、コレクタ用配線パターン２３，エミッタ用配線パターン２４，ゲート用配線パターン２５を有する絶縁基板２０，２０′を、はんだ等の接合材を用いて接続する。
【００３３】
コレクタ用配線パターン２３の上には、ＩＧＢＴ５０を４個、ダイオード５５を２個、はんだ等の接合材を用いて接続する。各ＩＧＢＴのエミッタ電極５２及び各ダイオードのアノード電極５６とエミッタ用配線パターン２４をアルミワイヤ４１により接続する。
【００３４】
コレクタ主端子３０とコレクタ用配線パターン２３，エミッタ主端子３２とエミッタ用配線パターン２４は、それぞれ、はんだ等の接合材により接続する。
【００３５】
各ＩＧＢＴのゲート電極５１とゲート用配線パターン２５はアルミワイヤ４６で接続し、ゲート制御端子３５とゲート用配線パターン２５は、アルミワイヤ４２で接続する。エミッタ制御端子３６とエミッタ用配線パターン２４は、アルミワイヤ４３により接続する。
【００３６】
絶縁基板２０′も絶縁基板２０と同様に各部が接続される。
【００３７】
また、２つの絶縁基板におけるＩＧＢＴのエミッタ電極どうしは、アルミワイヤ４５を用いて接続する。ここでは、絶縁基板２０上の２個のＩＧＢＴ５０，１個のダイオード５５を経由し、絶縁基板２０′上の２個のＩＧＢＴ５０，１個のダイオード５５とをアルミワイヤ４５で接続している。このように接続することで、アルミワイヤの高さを低くでき、寄生インダクタンスを低くすることができる。
【００３８】
図４の実施形態においては、４個のＩＧＢＴと２個のダイオードを同様に搭載した二つの絶縁基板２０，２０′が、前実施形態と同様に、ＩＧＢＴおよびダイオード、これらの電極並びに配線パターンの配置が線対称となるように、樹脂ケース１２内に格納される。なお、各絶縁基板においては、ワイヤおよび配線パターンによって、４個のＩＧＢＴどうし、並びに２個のダイオードどうしがそれぞれ並列に接続され、これにより図１の実施形態に比べてパワー半導体モジュールの電流容量を増大している。
【００３９】
本実施形態においては、絶縁基板２０の２個のＩＧＢＴおよび１個のダイオードと、絶縁基板２０′の２個のＩＧＢＴおよび１個のダイオードとが、樹脂ケース１２の一辺（本図では長辺）に沿って列をなしている。この一辺に平行な他辺においても、ＩＧＢＴおよびダイオードが同様の列をなしている。これら半導体素子の列の一つにおいて、４個のＩＧＢＴのエミッタ電極の各一部と２個のダイオードの各アノード電極が、図１の実施形態と同様に一本のワイヤ４５によって、橋渡しされるように、電気的に接続される。すなわち、絶縁基板２０，２０′間に跨るワイヤ４５によって、絶縁基板２０，２０′に搭載されたＩＧＢＴのエミッタ電極とダイオードのアノード電極が互いに電気的に接続される。これにより、図１の実施形態と同様に、ＩＧＢＴ５０，５０′の接合容量とＩＧＢＴ５０，５０′周りの配線の寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【００４０】
なお、本実施形態においては、他方の半導体素子列においても、同様に導体のワイヤによりＩＧＢＴのエミッタ電極の一部とダイオードのアノード電極とを接続しても良い。
【００４１】
図５に本発明の第３の実施形態であるパワー半導体モジュールの内部構造の概略を示す。
【００４２】
第２の実施形態と異なる点は、放熱用の金属板１０の上に、コレクタ用配線パターン２３，エミッタ用配線パターン２４，ゲート用配線パターン２５、及び、異なる絶縁基板上の半導体素子のエミッタ電極面，アノード電極面を接続する専用の絶縁基板間接続２６が設けられた絶縁基板２０，２０′を用いたところにある。
【００４３】
この絶縁基板において、ＩＧＢＴ５０のエミッタ電極５２と絶縁基板間接続２６を、アルミワイヤ４７で接続すると共に、ダイオード５５のアノード電極と絶縁基板間接続２６をアルミワイヤ４８で接続する。そして、絶縁基板間接続２６と２６′をアルミワイヤ４５で接続する。
【００４４】
この絶縁基板を用いることで、製造時の不良を低減することができる。絶縁基板２０，２０′は、放熱用金属板１０の上に、はんだ等の接合材で接続するため、絶縁基板２０と絶縁基板２０′の上の半導体素子の高さが僅かに異なる。このため、絶縁基板間を接続するアルミワイヤ４５を半導体素子上に設けると、超音波などによるワイヤボンド時に、半導体素子の表面電極を傷つける可能性が有る。これに対し、本実施形態の絶縁基板を用いれば、半導体素子の表面電極の損傷を防ぐことができ、歩留まりを向上させることができる。
【００４５】
図６に本発明の第４の実施形態であるパワー半導体モジュールの内部構造の概略を示す。
【００４６】
第３の形態と異なる点は、コレクタ主端子３０，エミッタ主端子３２，ゲート制御端子３５，エミッタ制御端子３６を２つの絶縁基板２０，２０′で共通化した点である。
【００４７】
これにより、端子どうしを接続するケーブルに、共振電流が流れるのを防ぎ、接続形態による共振回路の寄生インダクタンス（図示せず）を一定にすることができる。
【００４８】
図７に本発明の第５の実施形態であるパワー半導体モジュールの内部構造の概略を示す。
【００４９】
第４の実施形態と異なる点は、絶縁基板２０のコレクタ用配線パターン２３と、絶縁基板２０′のコレクタ用配線パターン２３′をアルミワイヤ４９で接続したところにある。これにより、外部の端子を経由することなく最小の寄生インダクタンスで、異なる絶縁基板上の半導体素子のコレクタ電極間，エミッタ電極間をそれぞれ結ぶ回路が構成できる。
【００５０】
図８に第５の実施形態のオフ時の等価回路を示す。ここで、絶縁基板内のＩＧＢＴ，ダイオードの容量は５０Ｃｃｅで代表して表し、２つのＩＧＢＴの内部抵抗は５０Ｒｃｅで代表して表し、ゲート容量も５０Ｃｇｅで代表して表している。図８に示すように、異なる絶縁基板上のコレクタ電極どうしはワイヤ４９のインダクタンス４９Ｌで、エミッタ電極どうしはワイヤ４５のインダクタンス４５Ｌで結ぶ閉回路が構成され、これらは、主電流が流れる各端子３０Ｌ，３０Ｌ′，３２Ｌ，３２Ｌ′，ワイヤ４１Ｌ，４１Ｌ′とは異なる。また、制御用のエミッタワイヤの寄生インダクタンス４３Ｌ，４３Ｌ′よりも寄生インダクタンスが低いため、ゲートドライバに与える影響も少ない。
【００５１】
上記各実施形態により、多くの絶縁基板上に、多くの半導体素子を搭載した大電流・高電圧用のパワーモジュールにおいて、スイッチング時に、外部に電圧振動を生じない、パワー半導体モジュールを提供することができる。
【００５２】
さらに、本実施形態によれば、絶縁基板を小さくすることができ、絶縁基板の対角線の長さが短くなることで、絶縁基板と放熱用の金属板との接続部，絶縁基板とその上の導電体の配線との接続部の、温度変化時の異種材料間の線膨張係数差による応力が小さくなり、接続寿命が伸びる。また、絶縁基板のサイズが小さくなることによる、材料費のコストダウン，絶縁基板毎の中間検査を実施でき、完成物の歩留まりが向上し、コストダウンが実現できる。
【符号の説明】
【００５３】
１０ 放熱用金属板
１２ 樹脂ケース
２０，２０′ 絶縁基板
２２，２２′ 配線パターン
２３，２３′ コレクタ用配線パターン
２４，２４′ エミッタ用配線パターン
２５，２５′ ゲート用配線パターン
２６，２６′ 絶縁基板間接続
３０，３０′，３２，３２′ 主端子
３５，３５′，３６，３６′ 制御端子
４１，４１′ エミッタ電極と端子を接続するアルミワイヤ
４２，４２′ 制御端子とゲート電極を接続するアルミワイヤ
４３，４３′ 制御端子とエミッタ電極を接続するアルミワイヤ
４５，４５′ エミッタ電極どうしを接続するアルミワイヤ
４６，４６′ ゲート電極とゲート配線パターンを接続するアルミワイヤ
４７，４７′ 絶縁基板間接続用配線パターンとＩＧＢＴエミッタ電極を接続するアルミワイヤ
４８，４８′ 絶縁基板間接続用配線パターンとダイオードアノード電極を接続するアルミワイヤ
４９ 絶縁基板間のコレクタ配線パターン接続用するアルミワイヤ
５０，５０′ ＩＧＢＴ
５１，５１′ ゲート電極
５２，５２′ エミッタ電極
５５，５５′ ダイオード
５６，５６′ アノード電極
６０ 電源
６２ ゲートドライバ
６５ 負荷インダクタンス
【技術分野】
【０００１】
本発明は電力の変換や制御に用いられるパワー半導体モジュールに関する。
【背景技術】
【０００２】
電力変換装置は、直流電源から供給された直流電力を回転電機などの交流電気負荷に供給するための交流電力に変換する機能、あるいは発電機により発電された交流電力を直流電力に変換する機能を備えている。このような変換機能を果すため、電力変換装置はスイッチング機能を有するパワー半導体モジュールを用いたインバータ回路などの電力変換回路を有しており、導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へあるいは交流電力から直流電力へ電力変換する。
【０００３】
パワー半導体モジュールは、放熱用の金属ベースの上に、配線パターンを形成した絶縁基板をはんだ等で接合し、その絶縁基板の配線パターンの上に、複数の半導体素子を並列接続となるように搭載する。大電力用のパワーモジュールでは、大電流をスイッチングするため、この絶縁基板を複数搭載することで、多くの半導体素子の並列接続を実現する。
【０００４】
このような従来のパワー半導体モジュールとしては、特許文献１〜４に記載のものが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４１３８１９２号公報
【特許文献２】特許第４４８４４００号公報
【特許文献３】特許第４１４２５３９号公報
【特許文献４】特開２００２−１４１４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
パワー半導体モジュールでは、複数の半導体素子を並列接続しているため、素子数が多くなるほど、外部電極から各半導体素子までの配線距離が異なり、寄生インダクタンスの差異が生じる。これと、各半導体素子の特性のバラツキにより、スイッチングのタイミングのずれが生じる。このため、電流がオフする直前で、半導体素子間に、半導体素子の容量と半導体素子間の寄生インダクタンスによる共振が発生する。このため、例えば、半導体素子がＩＧＢＴ（Insulated Gate Bipolar Transistor）の場合は、素子両端のコレクタ−エミッタ間、更には、ゲート−エミッタ間にも電圧振動が生じ、制御回路まで電圧振動が及ぶ。この時、電力変換回路と対地あるいは筐体とにより寄生容量を通じて形成される外部閉回路がアンテナとなり、パワー半導体モジュールに生じた電圧振動によって電磁波が発生し、インバータ自身や外部への電磁障害や誤動作を引き起こす。
【０００７】
近年需要が増えてきている、効率の良い高電圧用の電力変換装置に使用される高電圧用パワーモジュールは、半導体素子が厚く、耐圧を持たせる半導体領域が長いため、空乏層が広がり、内部の電荷が排出されるまで時間がかかり、スイッチング時間が長い。また、電圧が高いため、半導体素子の寄生容量に蓄えられるエネルギーも大きい。このため、多くの半導体素子を使用した大電流・高電圧用のパワー半導体モジュールでは、スイッチングのズレなどにより、寄生容量に蓄えられるエネルギーの差が生じ、半導体素子の寄生容量Ｃと、半導体素子間を結ぶ配線の寄生インダクタンスＬによりＬＣ共振が生じ、大きな電圧振動が発生する。
【０００８】
本発明は、上記のような問題点を考慮してなされたものであり、その目的は電磁障害などの原因となる電圧振動の発生を低減できるパワー半導体モジュールを提供することである。
【課題を解決するための手段】
【０００９】
本発明によるパワー半導体モジュールにおいては、複数の絶縁基板の各々に搭載されるＩＧＢＴ等の半導体スイッチング素子の各主電極が導体部材により電気的に接続される。ここで、導体部材は、例えば、導線などである。これにより、半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【００１０】
本発明の一態様であるパワー半導体モジュールは、第一の絶縁基板と、第二の絶縁基板と、前記第一の絶縁基板に搭載され、第一の主電極と第二の主電極を備える第一の半導体スイッチング素子と、前記第二の絶縁基板に搭載され、第三の主電極と第四の主電極を備える第二の半導体スイッチング素子と、前記第一の主電極と電気的に接続される第一の主端子と、前記第二の主電極と電気的に接続される第二の主端子と、前記第三の主電極が電気的に接続される第三の主端子と、前記第四の主電極が電気的に接続される第四の主端子とを備えるパワー半導体モジュールにおいて、前記第一の主電極と前記第三の主電極とを電気的に接続する、少なくとも一つの導体部材を有する。
【００１１】
例えば、第一および第二の半導体スイッチング素子はＩＧＢＴであり、第一及び第三の主電極はＩＧＢＴのエミッタ電極であり、第二及び第四の主電極はＩＧＢＴのコレクタ電極である。また、例えば、第一及び第三の主端子はエミッタ主端子であり、第二及び第四の主端子はコレクタ主端子である。
【００１２】
本態様によれば、第一及び第二の半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【００１３】
なお、上記態様において、導体部材の一端が第一の主電極に接続され、導体部材の他端が前記第３の主電極に接続されても良い。また、第一及び第二の絶縁基板上にそれぞれ第一及び第二の配線パターンを設け、第一の主電極と第一の配線パターンとの間、第三の主電極と第二の配線パターンとの間、並びに第一の配線パターンと第二の配線パターンとの間が、導体部材によって電気的に接続されるようにしても良い。ここで、第一及び第二の配線パターンは、例えば、絶縁基板上に接合される銅薄膜などの金属膜である。
【００１４】
また、第一の絶縁基板上に第三の配線パターンを設け、この第三の配線パターンに第二の主電極および第二の主端子と電気的に接続するとともに、第二の絶縁基板上に第四の配線パターンを設け、この第四の配線パターンに第四の主電極および第四の主端子を電気的に接続し、第一の配線パターンと第二の配線パターンとを導体部材により電気的に接続しても良い。ここで、第三及び第四の配線パターンは、例えば、絶縁基板上に接合される銅薄膜などの金属膜である。
【００１５】
これらの態様によっても、第一及び第二の半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【発明の効果】
【００１６】
本発明によれば、パワー半導体モジュールにおいてスイッチング時に発生する電圧振動を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態であるパワー半導体モジュールを示す。
【図２】第１の実施形態の等価回路である。
【図３】第１の実施形態のオフ時の等価回路である。
【図４】本発明の第２の実施形態であるパワー半導体モジュールを示す。
【図５】本発明の第３の実施形態であるパワー半導体モジュールを示す。
【図６】本発明の第４の実施形態であるパワー半導体モジュールを示す。
【図７】本発明の第５の実施形態であるパワー半導体モジュールを示す。
【図８】第５の実施形態のオフ時の等価回路である。
【図９】本発明の実施形態を適用したパワー半導体モジュールのターンオフ波形例である。
【発明を実施するための形態】
【００１８】
図１は、本発明の第一の実施形態であるパワー半導体モジュールの内部構造の概略を示す。図中、符号の数字が同じものは、同じ構成要素を示す。
【００１９】
放熱用の金属板１０の上に、配線パターン２２を上部に形成した二個の絶縁基板２０，２０′をはんだ等の接合材で接続する。なお、本実施形態において、絶縁基板２０，２０′上や周辺の構成はそれぞれ同様であり、以下の記載において、一方の絶縁基板に関して記述する内容は、他方の絶縁基板についても同様である。
【００２０】
配線パターン２２の上には、半導体素子として、ＭＯＳゲート型スイッチングデバイスのＩＧＢＴ５０，還流用のダイオード５５，コレクタ主端子３０がはんだ等の接合材で接続している。
【００２１】
図１の実施形態においては、ＩＧＢＴとダイオードを同様に搭載した二つの絶縁基板２０，２０′が、半導体素子すなわちＩＧＢＴおよびダイオード、これらの電極並びに配線パターンの配置が線対称となるように、樹脂ケース１２内に格納される。これにより、ＩＧＢＴ５０，５０′が向き合うように配置される。従って、二つの絶縁基板２０，２０′間において、ＩＧＢＴ５０のエミッタ電極５２とＩＧＢＴ５０′のエミッタ電極５２′とが、ほぼ最短経路、すなわち低インダクタンスおよび低抵抗で金属ワイヤ４５によって電気的に接続される。ここで、ワイヤ４５はエミッタ電極５２，５２′のそれぞれ一部に接続される。また、主電流のような大きな電流は流れないので、ワイヤ４５の本数は、エミッタ主端子３２，３２′とエミッタ電極５２，５２′間を電気的に接続するワイヤ４１，４１′の本数よりも少なくてよく、本実施形態では１本である。また、ワイヤ４５は、エミッタ電極５２，５２′間において、他の電極を介することなく、ワイヤ４５の両端がそれぞれエミッタ電極５２，５２′に接合される。
【００２２】
後に詳述するように、パワー半導体モジュール内において、導体のワイヤ４５により、それぞれ異なる絶縁基板に搭載されるＩＧＢＴ５０，５０′のエミッタ電極５２，５２′を電気的に接続することにより、ターンオフ後において、電荷が残留するＩＧＢＴ５０，５０′の接合容量とＩＧＢＴ５０，５０′周りの配線の寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【００２３】
なお、ワイヤ４５としては、アルミワイヤや銅線など、線状の金属導体を用いることができる。また、銅バーなどの細長い棒状の導体を用いてもよい。
【００２４】
ＩＧＢＴ５０のエミッタ電極５２は、ダイオード５５を経由し、エミッタ主端子３２と、アルミワイヤ４１で接続している。ＩＧＢＴ５０をスイッチングするゲート電極５１は、アルミワイヤ４２でゲート制御端子３５と接続しており、ゲート電極５１に電圧を加える基準電位を与えるために、エミッタ電極５２は、エミッタ制御端子３６とアルミワイヤ４３で接続している。２つのＩＧＢＴ５０，５０′をスイッチングするには、ゲート制御端子３５（３５′）に同時に１５Ｖ程度の電圧を与えることで、ＩＧＢＴ５０（５０′）がオンし、コレクタ主端子３０，エミッタ主端子３２の間が導通し、主電流が流れる。本実施形態では、後述するように、ＩＧＢＴ５０，５０′の間をアルミワイヤ４５で接続することで、スイッチングのオフ時の振動が、外部へ伝わることを抑制することができる。
【００２５】
図２はインバータ回路、及び、本実施形態の等価回路図を示す。図中、破線の部分が本実施例のパワー半導体モジュールの等価回路を示しており、インバータ回路は、本実施例を直列に２つ接続し、接続中点部を負荷インダクタンス６５に接続し、直列接続したものの両端を電源６０に接続したハーフブリッジ回路である。例えば、３相交流モータなどでは、負荷インダクタンス６５はモータコイルに相当し、ハーフブリッジ回路３つを並列に接続し、各接続中点がモータ３相入力のＵＶＷ各相に接続される。図示していないが、電源６０には、スイッチング時に瞬時に電流を供給するため、寄生インダクタンスの低いコンデンサを並列接続する。パワー半導体モジュールのゲート制御端子３５（３５′），エミッタ制御端子３６（３６′）には、ドライバ回路が接続され、オン時間を変化させることで負荷インダクタンス６５へ流す電流を制御する。
【００２６】
本等価回路では、ＬＣ共振回路を考えるため、寄生インダクタンスを主に示している。負荷インダクタンス６５とパワー半導体モジュール１００の間の接続ケーブル、パワー半導体モジュール１００と電源６０との接続ケーブル、パワー半導体モジュールどうしの接続ケーブルの寄生インダクタンスをそれぞれ７０及び７１，７３及び７４，７５及び７６で表している。また、パワー半導体モジュール１００内のコレクタ主端子３０（３０′），エミッタ主端子３２（３２′），アルミワイヤ４１（４１′），４２（４２′），４３（４３′）の寄生インダクタンスを、それぞれ３０Ｌ（３０Ｌ′），３２Ｌ（３２Ｌ′），４１Ｌ（４１Ｌ′），４２Ｌ（４２Ｌ′），４３Ｌ（４３Ｌ′）で表している。
【００２７】
ここでは、ハーフブリッジ回路を例にとり、ハーフブリッジ回路の上アームのパワー半導体モジュールのＩＧＢＴ５０（５０′）がオンからオフになるときを考える。オンしているとき、ＩＧＢＴのゲート制御端子３５（３５′）とエミッタ制御端子３６（３６′）の間に、ゲートドライバ６２により約１５Ｖの電圧を加えている。これにより、ＩＧＢＴのゲート電極５１（５１′）とエミッタ電極５２（５２′）の間のゲート容量（Ｃ）に電荷が蓄えられる。また、電流（Ｉ）がＩＧＢＴ５０（５０′），寄生インダクタンス３０Ｌ，４１Ｌ，３２Ｌ（３０Ｌ′，４１Ｌ′，３２Ｌ′）に流れている。これらの寄生インダクタンス（Ｌ）には、（１／２）×ＬＩ2のエネルギーが蓄えられている。オフ時には、ゲートドライバによりＩＧＢＴのゲート電極５１（５１′）とエミッタ電極５２（５２′）の間に０〜−１５Ｖの電圧を加え、ゲート容量に溜まった電荷を引き抜く。このとき、ゲート電極５１（５１′）からゲートドライバまでゲートのアルミワイヤ４２（４２′）を通り、ゲートドライバからエミッタ電極５２（５２′）まで制御用エミッタワイヤ４３（４３′）を通り電荷が移動、すなわち電流が流れる。ゲート電極５１（５１′）とエミッタ電極５２（５２′）の間のゲート電圧が、ゲート閾値電圧以下になると、電流（Ｉ）が減衰し、ＩＧＢＴ内の電荷が、コレクタ電極，エミッタ電極を通して排出される。
【００２８】
このときの、等価回路を図３に示す。等価回路は、低抵抗で導通していた状態から、図３に示すようにオフ時においては、コレクタ電極とエミッタ電極間の容量Ｃｃｅに蓄えられた電荷が放出される回路に変わる。図３では、ＩＧＢＴ５０は、コレクタ・エミッタ間の容量５０Ｃｃｅ，コレクタ・エミッタ間の内部抵抗５０Ｒｃｅ，ゲート・エミッタ間の容量５０Ｃｇｅで表される。コレクタ・エミッタ間の容量５０Ｃｃｅに蓄積された電荷が放出されている間、主電流は流れ続ける。また、電荷が少なくなるほど、内部抵抗５０Ｒｃｅは大きくなる。オフ時の初期は、急激に電荷が放出、つまり、急激な電流変化（ｄｉ／ｄｔ）があり、端子及びアルミワイヤの寄生インダクタンス（Ｌ）に電圧（Ｌｄｉ／ｄｔ）が生じる。２つＩＧＢＴで構成した本実施形態では、これらの寄生インダクタンス，ゲート閾値電圧の差により、ＩＧＢＴのコレクタ電極，エミッタ電極間に加わる電圧に差が生じるため、異なった基板にあるＩＧＢＴ容量Ｃｃｅに蓄えられた電荷量に差が生じる。次に初期の急激な電流変化が終わると、緩やかな電流変化が長く続くテール電流の期間になる。
【００２９】
本実施形態では、ワイヤ４５により、２つのＩＧＢＴ容量５０Ｃｃｅ，５０Ｃｃｅ′の電荷の差を均等化することができる。このためワイヤ４５には、主電流（Ｉ）が流れないため、寄生インダクタンス（Ｌ）にエネルギー（（１／２）×ＬＩ2が蓄えられず、また、オフ時の電流変化（ｄｉ／ｄｔ）により電圧が発生しない。また、ワイヤ４５には、オフ時のゲート電流は流れない。このため、本ワイヤの電流は、ゲート電流に影響を及ぼさない。また、ワイヤ４５の配線長は、制御エミッタ用のワイヤ４３（４３′）及びエミッタ制御端子を経由する回路の配線長より短いため、寄生インダクタンスを小さくすることができる。これにより、電荷の差を均等化する電流が、制御エミッタワイヤ４３（４３′）を通じてゲートドライバに流れることを防げ、ゲートドライバ回路の誤動作を防ぐことができる。つまり、オフ時に、２つのＩＧＢＴの寄生容量５０Ｃｃｅ，５０Ｃｃｅ′と、寄生インダクタンス４１Ｌ，３２Ｌ，３２Ｌ′，４１Ｌ′，３０Ｌ′，３０Ｌを含むＬＣ回路、もしくは、２つのＩＧＢＴの寄生容量５０Ｃｃｅ，５０Ｃｃｅ′と寄生インダクタンス４１Ｌ，４３Ｌ，４３Ｌ′，４１Ｌ′，３０Ｌ′，３０Ｌを含むＬＣ回路の経路よりも、２つのＩＧＢＴの寄生容量５０Ｃｃｅ，５０Ｃｃｅ′と寄生インダクタンス４５Ｌ，３０Ｌ′，３０Ｌを含むＬＣ回路の経路の配線長が短いので、４３Ｌ，４３Ｌ′の外部のゲート回路の経路におけるＬＣ共振電流が流れることを防ぐことができる。このため、ゲート電圧の基準電位となる制御端子３６，３６′の電位振動が防止され、外部のゲートドライバへの電圧振動が伝わることが防止され、再びＩＧＢＴがオンするような誤動作を防止できる。
【００３０】
図９は、従来のパワー半導体モジュール及び本実施形態を適用したパワー半導体モジュールのターンオフ波形例を示す。本実施形態により、従来に比べて、ゲート電圧及びコレクタ電圧の振動が低減されていることが分かる。
【００３１】
図４は、本発明の第２の実施形態であるパワー半導体モジュールの内部構造の概略を示す。
【００３２】
放熱用の金属板１０の上に、コレクタ用配線パターン２３，エミッタ用配線パターン２４，ゲート用配線パターン２５を有する絶縁基板２０，２０′を、はんだ等の接合材を用いて接続する。
【００３３】
コレクタ用配線パターン２３の上には、ＩＧＢＴ５０を４個、ダイオード５５を２個、はんだ等の接合材を用いて接続する。各ＩＧＢＴのエミッタ電極５２及び各ダイオードのアノード電極５６とエミッタ用配線パターン２４をアルミワイヤ４１により接続する。
【００３４】
コレクタ主端子３０とコレクタ用配線パターン２３，エミッタ主端子３２とエミッタ用配線パターン２４は、それぞれ、はんだ等の接合材により接続する。
【００３５】
各ＩＧＢＴのゲート電極５１とゲート用配線パターン２５はアルミワイヤ４６で接続し、ゲート制御端子３５とゲート用配線パターン２５は、アルミワイヤ４２で接続する。エミッタ制御端子３６とエミッタ用配線パターン２４は、アルミワイヤ４３により接続する。
【００３６】
絶縁基板２０′も絶縁基板２０と同様に各部が接続される。
【００３７】
また、２つの絶縁基板におけるＩＧＢＴのエミッタ電極どうしは、アルミワイヤ４５を用いて接続する。ここでは、絶縁基板２０上の２個のＩＧＢＴ５０，１個のダイオード５５を経由し、絶縁基板２０′上の２個のＩＧＢＴ５０，１個のダイオード５５とをアルミワイヤ４５で接続している。このように接続することで、アルミワイヤの高さを低くでき、寄生インダクタンスを低くすることができる。
【００３８】
図４の実施形態においては、４個のＩＧＢＴと２個のダイオードを同様に搭載した二つの絶縁基板２０，２０′が、前実施形態と同様に、ＩＧＢＴおよびダイオード、これらの電極並びに配線パターンの配置が線対称となるように、樹脂ケース１２内に格納される。なお、各絶縁基板においては、ワイヤおよび配線パターンによって、４個のＩＧＢＴどうし、並びに２個のダイオードどうしがそれぞれ並列に接続され、これにより図１の実施形態に比べてパワー半導体モジュールの電流容量を増大している。
【００３９】
本実施形態においては、絶縁基板２０の２個のＩＧＢＴおよび１個のダイオードと、絶縁基板２０′の２個のＩＧＢＴおよび１個のダイオードとが、樹脂ケース１２の一辺（本図では長辺）に沿って列をなしている。この一辺に平行な他辺においても、ＩＧＢＴおよびダイオードが同様の列をなしている。これら半導体素子の列の一つにおいて、４個のＩＧＢＴのエミッタ電極の各一部と２個のダイオードの各アノード電極が、図１の実施形態と同様に一本のワイヤ４５によって、橋渡しされるように、電気的に接続される。すなわち、絶縁基板２０，２０′間に跨るワイヤ４５によって、絶縁基板２０，２０′に搭載されたＩＧＢＴのエミッタ電極とダイオードのアノード電極が互いに電気的に接続される。これにより、図１の実施形態と同様に、ＩＧＢＴ５０，５０′の接合容量とＩＧＢＴ５０，５０′周りの配線の寄生インダクタンスとによる共振電圧の発生を抑制することができる。
【００４０】
なお、本実施形態においては、他方の半導体素子列においても、同様に導体のワイヤによりＩＧＢＴのエミッタ電極の一部とダイオードのアノード電極とを接続しても良い。
【００４１】
図５に本発明の第３の実施形態であるパワー半導体モジュールの内部構造の概略を示す。
【００４２】
第２の実施形態と異なる点は、放熱用の金属板１０の上に、コレクタ用配線パターン２３，エミッタ用配線パターン２４，ゲート用配線パターン２５、及び、異なる絶縁基板上の半導体素子のエミッタ電極面，アノード電極面を接続する専用の絶縁基板間接続２６が設けられた絶縁基板２０，２０′を用いたところにある。
【００４３】
この絶縁基板において、ＩＧＢＴ５０のエミッタ電極５２と絶縁基板間接続２６を、アルミワイヤ４７で接続すると共に、ダイオード５５のアノード電極と絶縁基板間接続２６をアルミワイヤ４８で接続する。そして、絶縁基板間接続２６と２６′をアルミワイヤ４５で接続する。
【００４４】
この絶縁基板を用いることで、製造時の不良を低減することができる。絶縁基板２０，２０′は、放熱用金属板１０の上に、はんだ等の接合材で接続するため、絶縁基板２０と絶縁基板２０′の上の半導体素子の高さが僅かに異なる。このため、絶縁基板間を接続するアルミワイヤ４５を半導体素子上に設けると、超音波などによるワイヤボンド時に、半導体素子の表面電極を傷つける可能性が有る。これに対し、本実施形態の絶縁基板を用いれば、半導体素子の表面電極の損傷を防ぐことができ、歩留まりを向上させることができる。
【００４５】
図６に本発明の第４の実施形態であるパワー半導体モジュールの内部構造の概略を示す。
【００４６】
第３の形態と異なる点は、コレクタ主端子３０，エミッタ主端子３２，ゲート制御端子３５，エミッタ制御端子３６を２つの絶縁基板２０，２０′で共通化した点である。
【００４７】
これにより、端子どうしを接続するケーブルに、共振電流が流れるのを防ぎ、接続形態による共振回路の寄生インダクタンス（図示せず）を一定にすることができる。
【００４８】
図７に本発明の第５の実施形態であるパワー半導体モジュールの内部構造の概略を示す。
【００４９】
第４の実施形態と異なる点は、絶縁基板２０のコレクタ用配線パターン２３と、絶縁基板２０′のコレクタ用配線パターン２３′をアルミワイヤ４９で接続したところにある。これにより、外部の端子を経由することなく最小の寄生インダクタンスで、異なる絶縁基板上の半導体素子のコレクタ電極間，エミッタ電極間をそれぞれ結ぶ回路が構成できる。
【００５０】
図８に第５の実施形態のオフ時の等価回路を示す。ここで、絶縁基板内のＩＧＢＴ，ダイオードの容量は５０Ｃｃｅで代表して表し、２つのＩＧＢＴの内部抵抗は５０Ｒｃｅで代表して表し、ゲート容量も５０Ｃｇｅで代表して表している。図８に示すように、異なる絶縁基板上のコレクタ電極どうしはワイヤ４９のインダクタンス４９Ｌで、エミッタ電極どうしはワイヤ４５のインダクタンス４５Ｌで結ぶ閉回路が構成され、これらは、主電流が流れる各端子３０Ｌ，３０Ｌ′，３２Ｌ，３２Ｌ′，ワイヤ４１Ｌ，４１Ｌ′とは異なる。また、制御用のエミッタワイヤの寄生インダクタンス４３Ｌ，４３Ｌ′よりも寄生インダクタンスが低いため、ゲートドライバに与える影響も少ない。
【００５１】
上記各実施形態により、多くの絶縁基板上に、多くの半導体素子を搭載した大電流・高電圧用のパワーモジュールにおいて、スイッチング時に、外部に電圧振動を生じない、パワー半導体モジュールを提供することができる。
【００５２】
さらに、本実施形態によれば、絶縁基板を小さくすることができ、絶縁基板の対角線の長さが短くなることで、絶縁基板と放熱用の金属板との接続部，絶縁基板とその上の導電体の配線との接続部の、温度変化時の異種材料間の線膨張係数差による応力が小さくなり、接続寿命が伸びる。また、絶縁基板のサイズが小さくなることによる、材料費のコストダウン，絶縁基板毎の中間検査を実施でき、完成物の歩留まりが向上し、コストダウンが実現できる。
【符号の説明】
【００５３】
１０ 放熱用金属板
１２ 樹脂ケース
２０，２０′ 絶縁基板
２２，２２′ 配線パターン
２３，２３′ コレクタ用配線パターン
２４，２４′ エミッタ用配線パターン
２５，２５′ ゲート用配線パターン
２６，２６′ 絶縁基板間接続
３０，３０′，３２，３２′ 主端子
３５，３５′，３６，３６′ 制御端子
４１，４１′ エミッタ電極と端子を接続するアルミワイヤ
４２，４２′ 制御端子とゲート電極を接続するアルミワイヤ
４３，４３′ 制御端子とエミッタ電極を接続するアルミワイヤ
４５，４５′ エミッタ電極どうしを接続するアルミワイヤ
４６，４６′ ゲート電極とゲート配線パターンを接続するアルミワイヤ
４７，４７′ 絶縁基板間接続用配線パターンとＩＧＢＴエミッタ電極を接続するアルミワイヤ
４８，４８′ 絶縁基板間接続用配線パターンとダイオードアノード電極を接続するアルミワイヤ
４９ 絶縁基板間のコレクタ配線パターン接続用するアルミワイヤ
５０，５０′ ＩＧＢＴ
５１，５１′ ゲート電極
５２，５２′ エミッタ電極
５５，５５′ ダイオード
５６，５６′ アノード電極
６０ 電源
６２ ゲートドライバ
６５ 負荷インダクタンス
【特許請求の範囲】
【請求項１】
第一の絶縁基板と、
第二の絶縁基板と、
前記第一の絶縁基板に搭載され、第一の主電極と第二の主電極を備える第一の半導体スイッチング素子と、
前記第二の絶縁基板に搭載され、第三の主電極と第四の主電極を備える第二の半導体スイッチング素子と、
前記第一の主電極と電気的に接続される第一の主端子と、
前記第二の主電極と電気的に接続される第二の主端子と、
前記第三の主電極が電気的に接続される第三の主端子と、
前記第四の主電極が電気的に接続される第四の主端子と、
を備えるパワー半導体モジュールにおいて、
前記第一の主電極と前記第三の主電極とを電気的に接続する、少なくとも一つの導体部材を有することを特徴とするパワー半導体モジュール。
【請求項２】
請求項１に記載のパワー半導体モジュールにおいて、
前記導体部材の一端が前記第一の主電極に接続され、前記導体部材の他端が前記第３の主電極に接続されることを特徴とするパワー半導体モジュール。
【請求項３】
請求項１に記載のパワー半導体モジュールにおいて、
前記第一の絶縁基板上に設けられる第一の配線パターンと、
前記第二の絶縁基板上に設けられる第二の配線パターンと、
を備え、
前記第一の主電極と前記第一の配線パターンとの間、前記第三の主電極と前記第二の配線パターンとの間、並びに前記第一の配線パターンと前記第二の配線パターンとの間が、前記導体部材によって電気的に接続されることを特徴とするパワー半導体モジュール。
【請求項４】
請求項１ないし３のいずれか一項に記載のパワー半導体モジュールにおいて、
前記第一の絶縁基板上に設けられ、前記第二の主電極および前記第二の主端子と電気的に接続される第三の配線パターンと、
前記第二の絶縁基板上に設けられ、前記第四の主電極および前記第四の主端子と電気的に接続される第四の配線パターンと、を備え、
前記第一の配線パターンと前記第二の配線パターンとを電気的に接続する他の導体部材を備えることを特徴とするパワー半導体モジュール。
【請求項５】
請求項１ないし４のいずれか一項に記載のパワー半導体モジュールにおいて、
前記第一の主端子と前記第三の主端子とが電気的に接続される第一の共通主端子と、
前記第二の主端子と前記第四の主端子とが電気的に接続される第二の共通主端子と、
を備えることを特徴とするパワー半導体モジュール。
【請求項１】
第一の絶縁基板と、
第二の絶縁基板と、
前記第一の絶縁基板に搭載され、第一の主電極と第二の主電極を備える第一の半導体スイッチング素子と、
前記第二の絶縁基板に搭載され、第三の主電極と第四の主電極を備える第二の半導体スイッチング素子と、
前記第一の主電極と電気的に接続される第一の主端子と、
前記第二の主電極と電気的に接続される第二の主端子と、
前記第三の主電極が電気的に接続される第三の主端子と、
前記第四の主電極が電気的に接続される第四の主端子と、
を備えるパワー半導体モジュールにおいて、
前記第一の主電極と前記第三の主電極とを電気的に接続する、少なくとも一つの導体部材を有することを特徴とするパワー半導体モジュール。
【請求項２】
請求項１に記載のパワー半導体モジュールにおいて、
前記導体部材の一端が前記第一の主電極に接続され、前記導体部材の他端が前記第３の主電極に接続されることを特徴とするパワー半導体モジュール。
【請求項３】
請求項１に記載のパワー半導体モジュールにおいて、
前記第一の絶縁基板上に設けられる第一の配線パターンと、
前記第二の絶縁基板上に設けられる第二の配線パターンと、
を備え、
前記第一の主電極と前記第一の配線パターンとの間、前記第三の主電極と前記第二の配線パターンとの間、並びに前記第一の配線パターンと前記第二の配線パターンとの間が、前記導体部材によって電気的に接続されることを特徴とするパワー半導体モジュール。
【請求項４】
請求項１ないし３のいずれか一項に記載のパワー半導体モジュールにおいて、
前記第一の絶縁基板上に設けられ、前記第二の主電極および前記第二の主端子と電気的に接続される第三の配線パターンと、
前記第二の絶縁基板上に設けられ、前記第四の主電極および前記第四の主端子と電気的に接続される第四の配線パターンと、を備え、
前記第一の配線パターンと前記第二の配線パターンとを電気的に接続する他の導体部材を備えることを特徴とするパワー半導体モジュール。
【請求項５】
請求項１ないし４のいずれか一項に記載のパワー半導体モジュールにおいて、
前記第一の主端子と前記第三の主端子とが電気的に接続される第一の共通主端子と、
前記第二の主端子と前記第四の主端子とが電気的に接続される第二の共通主端子と、
を備えることを特徴とするパワー半導体モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−１２５６０（Ｐ２０１３−１２５６０Ａ）
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願番号】特願２０１１−１４３７２８（Ｐ２０１１−１４３７２８）
【出願日】平成２３年６月２９日（２０１１．６．２９）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願日】平成２３年６月２９日（２０１１．６．２９）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]