フォトカプラの出力信号受信回路
【課題】発光ダイオードの電流を増加させず、耐ノイズ性を確保したままでフォトカプラの長寿命化を図る。
【解決手段】入力端子１２４と直流電源高電位側との間に接続されて電流を吐き出すための第１の定電流回路（スイッチング素子ＭＰ１，ＭＰ２、電流源Ｉ１，Ｉ２）と、入力端子１２４と直流電源低電位側との間に接続されて電流を吸い込む第２の定電流回路（電流源Ｉ３）と、第１，第２の定電流回路を相補的に動作させるスイッチング素子ＮＭ１〜ＮＭ３と、を備え、スイッチング素子ＮＭ１〜ＮＭ３を、フォトカプラ２１のオン後に第２の定電流回路により電流を吸い込むように動作させると共に、フォトカプラ２１のオフ後に第１の定電流回路により電流を吐き出すように動作させ、電流吐き出し期間における吐き出し電流値を、吐き出し開始時から一定期間経過後に減少させる。
【解決手段】入力端子１２４と直流電源高電位側との間に接続されて電流を吐き出すための第１の定電流回路（スイッチング素子ＭＰ１，ＭＰ２、電流源Ｉ１，Ｉ２）と、入力端子１２４と直流電源低電位側との間に接続されて電流を吸い込む第２の定電流回路（電流源Ｉ３）と、第１，第２の定電流回路を相補的に動作させるスイッチング素子ＮＭ１〜ＮＭ３と、を備え、スイッチング素子ＮＭ１〜ＮＭ３を、フォトカプラ２１のオン後に第２の定電流回路により電流を吸い込むように動作させると共に、フォトカプラ２１のオフ後に第１の定電流回路により電流を吐き出すように動作させ、電流吐き出し期間における吐き出し電流値を、吐き出し開始時から一定期間経過後に減少させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インテリジェント・パワー・モジュール（以下、ＩＰＭと略す）等において信号を絶縁して伝送するために使用されるフォトカプラの出力信号受信回路に関し、主としてフォトカプラの長寿命化を図り、回路の誤動作を防止するための技術に関するものである。
【背景技術】
【０００２】
三相交流モータを駆動する電力変換装置として、ＰＷＭインバータが広く使用されている。また、三相交流電源から直流電圧を得る電力変換装置として、ＰＷＭコンバータが広く使用されている。これらの電力変換装置は、直流−交流または交流−直流の電力変換を行うパワー回路、このパワー回路を制御駆動するプリドライバや保護回路、及び、これらの回路を統括制御する制御回路から構成されている。
【０００３】
前記パワー回路は、三相交流モータに駆動電流を供給したり主直流電源を生成したりする回路であり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子と、スイッチング素子をオフした時のエネルギーを電流として流すための還流ダイオードとから構成されている。また、プリドライバは、スイッチング素子を駆動するための回路である。更に、保護回路は、過電流保護、短絡保護、過熱保護、電源電圧低下保護等の各種保護機能を有する回路である。
制御回路は、コントローラと、メモリを含む中央処理装置（ＣＰＵ・ＲＯＭ）とにより構成され、ＰＷＭ信号の発生や異常検出時の警告発生等の処理を行うと共に、ＰＷＭインバータまたはＰＷＭコンバータを統括制御している。
最近では、これらの構成のうち、パワー回路、ドライブ回路及び保護回路を一つのパッケージに内蔵したＩＰＭと呼ばれる半導体装置が製品化され、広く用いられている。
【０００４】
ここで、図７は、ＩＰＭが内蔵されたインバータ装置の回路構成を示すブロック図である。
このインバータ装置は、二相または三相の交流電源に接続され、交流を直流に変換するコンバータ１と、平滑用の電解コンデンサ２と、ＩＰＭ３と、バッファ４と、コントローラ５と、メモリを含む中央処理装置（ＣＰＵ・ＲＯＭ）６と、スイッチングトランジスタ７と、トランス８，９及びスイッチングレギュレータ１０からなる電源回路と、ＩＰＭ３の出力側と三相交流モータＭとの間に接続されたカレントトランスＣＴと、を備えている。
なお、コントローラ５と中央処理装置（ＣＰＵ・ＲＯＭ）６とを纏めて制御回路２４と呼ぶことにする。
【０００５】
ＩＰＭ３は、ＩＧＢＴ等の半導体スイッチング素子と還流ダイオードとにより構成されて交流出力側がモータＭに接続される三相のインバータ１１と、このインバータ１１を制御駆動するプリドライバ１２と、保護回路１３と、保護回路１３に接続された過電流検出用のセンサ１４及び過熱検出用のセンサ１５と、モータＭの減速制御時に用いられるブレーキ用パワー素子１６及び抵抗１７と、ブレーキ用パワー素子１６を制御駆動するプリドライバ１８とによって一体に構成されている。ここで、プリドライバ１２からインバータ１１に駆動信号を送る信号線は図示を省略してある。
【０００６】
ＩＰＭ３に対する制御信号は、制御回路２４からバッファ４及びフォトカプラ２１，２３を介してプリドライバ１２，１８にそれぞれ送られ、センサ１４，１５により過電流状態または過熱状態が検出されたときのアラーム信号は、保護回路１３からフォトカプラ２２を介してバッファ４に送られる。
また、カレントトランスＣＴの出力信号はコントローラ５に入力されている。このカレントトランスＣＴは、ＩＰＭ３の出力電流を検出してコントローラ５に帰還させることにより各種制御を行うもので、三つの貫通孔を備えており、これらの貫通孔にインバータ１１の三相の出力電流ラインであるワイヤまたはバーを挿通した状態でインバータ装置内に設置されている。
【０００７】
上記構成のインバータ装置において、コンバータ１により変換された直流電圧は、インバータ１１によって三相交流電圧に変換され、モータＭに供給される。インバータ１１は、スイッチング素子及び還流ダイオードからなるブリッジ回路を有し、スイッチング素子が直流電圧をチョッピング制御することで最終的にモータＭに流す電流を交流に変換するものであり、この交流の周波数を変えることでモータＭを可変速制御している。
また、コントローラ５は、カレントトランスＣＴにより検出したインバータ１１の出力電流波形に歪みが発生しないように制御したり、出力電流が所定値以上にならないように制御している。
【０００８】
制御回路２４からの制御信号をフォトカプラ２１，２３により絶縁して受信するプリドライバ１２，１８は、フォトカプラに対する電流吐き出し機能及び電流吸い込み機能を備えている。
図８は、例えばプリドライバ１２の入力回路のブロック図であり、プリドライバ１８の入力回路も図８と同様に構成されている。図８において、２５は直流電源（電源電圧Ｖｃｃは例えば１５Ｖ）、プリドライバ１２内の１２１は定電流回路（吐き出し側）、１２２は定電流回路（吸い込み側）、１２３は電源電圧Ｖｃｃが加えられる電源端子、１２４はフォトカプラ２１の出力信号Ｖｉｎが加えられる入力端子、１２５は接地端子、Ｒｐｕはプルアップ抵抗、ＺＤはツェナーダイオード、ＳＷ１，ＳＷ２は互いに相補的に動作するスイッチ（半導体スイッチング素子）を示している。なお、フォトカプラ２１内の２１ａは発光部としての発光ダイオード、２１ｂは受光部としてのフォトトランジスタである。
また、上記出力信号Ｖｉｎについて、以下では、プリドライバ１２側から見て「入力信号Ｖｉｎ」と呼ぶものとする。
【０００９】
ここで、プリドライバ１２の電流吐き出し機能及び電流吸い込み機能は、耐ノイズ性の向上を目的としている。
すなわち、図９に示すように、図８における入力信号Ｖｉｎの電圧レベルがしきい値ＶｉｎＬを上回っている間（時刻ｔ１以前）は、図８の定電流回路１２１及びスイッチＳＷ１を介して電流ＩｉｎＨが吐き出し電流として入力端子１２４から外部に流れ、フォトカプラ２１としてより多くの電流を引き込まないとしきい値ＶｉｎＬに到達しないようにしている。
一方、入力信号Ｖｉｎの電圧レベルが時刻ｔ１においてしきい値ＶｉｎＬを下回ると、プリドライバ１２は電流ＩｉｎＨの吐き出しを止め、時刻ｔ２で入力信号Ｖｉｎの電圧レベルがしきい値ＶｉｎＨを上回るまでは、図８の定電流回路１２２及びスイッチＳＷ２を介して電流ＩｉｎＬが吸い込み電流として入力端子１２４から内部に流れ（時刻ｔ１〜ｔ２）、フォトカプラ２１としてより多くの電流を吐き出さないとしきい値ＶｉｎＨに到達しないようにしている。
つまり、プリドライバ１２は、フォトカプラ２１の耐ノイズ性を向上させるために、入力信号Ｖｉｎの電圧レベルに応じて電流の吐き出しまたは吸い込みを行っており、フォトトランジスタ２１ｂのコレクタには、最大で図９の吐き出し電流ＩｉｎＨが流れることになる。
【００１０】
なお、特許文献１には、ＩＰＭのスイッチング素子に対する駆動信号をフォトカプラにより絶縁して伝送する絶縁形信号伝送回路において、前記吸い込み電流等を定常的に増加させた場合にフォトカプラの経年劣化による電流変換効率の低下を防止するため、フォトカプラの発光ダイオードに直列接続されたスイッチング素子のオフ時に、同じく発光ダイオードに直列接続された定電流回路内のトランジスタを飽和状態に保っておき、前記スイッチング素子をオンした際に、定常時よりも振幅の大きい過渡電流を発光ダイオードに流すようにした発明が開示されている。
【００１１】
また、特許文献２には、フォトカプラの寿命延長を目的として、フォトカプラの発光ダイオードの特性劣化に相関を有する経年劣化信号を検出し、その状態に応じて、発光ダイオードのオン電流を増加させる電流補償回路を備えた発明が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−１５０００３号公報（段落［００２４］，［００２８］、図１〜図３等）
【特許文献２】特開２００８−１７２５１３号公報（段落［００１９］，［００２３］、図１〜図３等）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
さて、特許文献１，２にも記載されているように、フォトカプラの特性は経年劣化するものであり、内部の発光ダイオードは、長時間使用すると発光効率が下がって電流変換効率ＣＴＲ（＝Ｉｃ／Ｉｆ）が低下する。ここで、Ｉｆは上記発光ダイオードを流れる入力電流、Ｉｃは出力側のフォトトランジスタの出力電流（コレクタ電流）である。
フォトカプラを実際に使用する場合には、電流変換効率ＣＴＲと負荷の設計値等からフォトカプラの推定寿命を算出してＩｆを決定している。フォトカプラの寿命を長くするためにはＩｆの大きさを抑制することが必要であるが、Ｉｆが小さ過ぎると耐ノイズ性が低下したり、動作速度が低下したりしてしまう。
【００１４】
図１０は、フォトカプラの発光ダイオードを流れる電流ＩｆをパラメータとしたＶｃｅ（フォトトランジスタのコレクタ−エミッタ間電圧）−Ｉｃ（フォトトランジスタのコレクタ電流）特性を示している。
前述したように、プリドライバの耐ノイズ性を向上させるためにフォトトランジスタのコレクタ電流Ｉｃを増加させるには、発光ダイオードを流れる電流Ｉｆを増加させることが必要である。
【００１５】
一方、図１１は、フォトカプラの電流変換効率ＣＴＲの寿命劣化特性を示しており、電流Ｉｆが増加するほど、電流変換効率ＣＴＲは短時間で低下する傾向がある。つまり、耐ノイズ性を向上させるためにフォトトランジスタのコレクタ電流、言い換えれば発光ダイオードの電流Ｉｆを定常的に増加させると、電流変換効率ＣＴＲは短時間のうちに低下するので、フォトカプラがオンした後にフォトカプラが電流を引き込む能力が低下する。このため、入力信号の電圧レベルが図９のしきい値ＶｉｎＬを下回るまでに多くの時間がかかり、その結果、スイッチング素子を駆動するためのＰＷＭ信号がプリドライバから正確に伝送されず、誤動作の原因となる。
従って、特許文献１や特許文献２に係る公知技術のように、発光ダイオードの電流Ｉｆを増加させる方法は、電流変換効率ＣＴＲの低下や誤動作を防止するために最適とは言えない。
【００１６】
そこで本発明の解決課題は、発光ダイオードの電流を増加させることなく、耐ノイズ性を確保したままで、フォトカプラの長寿命化、回路の誤動作防止等を可能としたフォトカプラの出力信号受信回路を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１に係る発明は、発光部から出力された信号が絶縁状態で受光部に伝送され、かつ、前記受光部の出力側にプルアップ抵抗が接続されたフォトカプラの出力信号を受信する出力信号受信回路であって、
前記出力信号が入力される入力端子と直流電源の高電位側との間に接続されて前記受光部へ電流を吐き出すための第１の定電流回路と、前記入力端子と前記直流電源の低電位側との間に接続されて前記直流電源から電流を吸い込むための第２の定電流回路と、前記第１及び第２の定電流回路を相補的に動作させるスイッチング素子と、を備えた出力信号受信回路において、
前記スイッチング素子を、前記フォトカプラがオンした後に前記第２の定電流回路により電流を吸い込むように動作させ、かつ、前記フォトカプラがオフした後に前記第１の定電流回路により電流を吐き出すように動作させると共に、電流吐き出し期間における吐き出し電流値を、吐き出し開始時から一定期間経過後に減少させるものである。
【００１８】
請求項２に係る発明は、請求項１に記載したフォトカプラの出力信号受信回路において、前記一定期間経過後の吐き出し電流値を零にするものである。
【００１９】
請求項３に係る発明は、請求項１または請求項２に記載したフォトカプラの出力信号受信回路において、前記第１の定電流回路がカレントミラー回路を備え、前記カレントミラー回路のバイアス電流を変化させることにより、前記吐き出し電流値を減少させるものである。
【発明の効果】
【００２０】
本発明によれば、フォトカプラの出力信号が入力され、かつ、フォトカプラに対する電流吐き出し機能及び吸い込み機能を有する受信回路において、フォトカプラからの入力信号電圧レベルをプルアップするために吐き出している電流値を電流吐き出し時点から一定期間経過後に減少させることにより、フォトカプラが引き込むべき電流値を減少させることができる。従って、経年劣化が進んだフォトカプラであって多くの電流を流せない場合でも入力信号の電圧レベルをしきい値まで低下させることができ、フォトカプラの長寿命化や回路の誤動作防止が可能となる。
また、本発明によれば、回路の消費電流を減少させる効果もある。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る出力信号受信回路の回路図である。
【図２】図１の回路をプリドライバに組み込んだ状態の回路図である。
【図３】本発明の実施形態及び実施例１における入力信号電圧レベル及び電流波形を示す図である。
【図４】本発明の実施例１に係る出力信号受信回路の回路図である。
【図５】本発明の実施例２に係る出力信号受信回路の回路図である。
【図６】本発明の実施例２における入力信号電圧レベル及び電流波形を示す図である。
【図７】インバータ装置の回路構成を示すブロック図である。
【図８】図７におけるプリドライバの入力部の回路図である。
【図９】図８におけるプリドライバの入力信号電圧レベル及び電流波形を示す図である。
【図１０】フォトカプラの発光ダイオードの電流ＩｆをパラメータとしたＶｃｅ−Ｉｃ特性を示す図である。
【図１１】フォトカプラの電流変換効率の寿命劣化特性を示す図である。
【発明を実施するための形態】
【００２２】
以下、図に沿って本発明の実施形態を説明する。なお、この実施形態に係る出力信号受信回路は、前述した図７におけるプリドライバ１２，１８等の入力回路に適用されるものであり、既に説明した回路構成部品と同一機能を有するものには同一の参証符号を付すこととする。
【００２３】
始めに、図８の従来技術では、フォトカプラ２１がオフして図９の時刻ｔ２で入力信号電圧レベルがしきい値ＶｉｎＨを上回ると、スイッチＳＷ１をオンして定電流回路１２１が電流ＩｉｎＨを外部へ吐き出しており、この状態は、時刻ｔ１において入力信号電圧レベルがしきい値ＶｉｎＬを下回るまで継続される。すなわち、従来技術では、電流吐き出し期間に長期にわたって大きな電流ＩｉｎＨが流れるので、次にフォトカプラ２１がオンしたときにフォトカプラ２１が引き込むべき電流値が大きくなり、言い換えれば発光ダイオード２１ａに流す電流も大きくなる。
【００２４】
これに対し、本発明の実施形態では、後述する図３に示すように、時刻ｔ２から一定期間経過後に吐き出し電流値を減少させることにより、次にフォトカプラ２１がオンした時に引き込むべき電流値を小さくしている。このため、フォトカプラ２１が経年劣化して電流変換効率ＣＴＲが低下し、フォトトランジスタ２１ｂのコレクタ電流が減少したとしても、従来のように吐き出し電流値を大きい値で維持する場合に比べて安定した動作を実現し、発光ダイオード２１ａに流す電流を増加させることなく回路の誤動作を防止すると共に、フォトカプラの寿命を長くすることができる。
同時に、この実施形態によれば、吐き出し電流を全体的に減少させるため、消費電力の低減も可能である。
【００２５】
まず、図１は、本発明の実施形態に係る出力信号受信回路３０の構成を示している。この出力信号受信回路３０は、フォトカプラ２１のフォトトランジスタ２１ｂからプリドライバに入力される入力信号Ｖｉｎによって駆動される一種の定電流回路を構成しており、この定電流回路は、フォトカプラ２１に対する電流吐き出し機能及び電流吸い込み機能を有している。
【００２６】
図１において、電源電圧Ｖｃｃが加えられる電源端子１２３は、第１のスイッチング素子ＭＰ１のソース，ドレインを介して第１，第２の電流源Ｉ１，Ｉ２に接続され、これらの電流源Ｉ１，Ｉ２の出力側は第３，第４のスイッチング素子ＮＭ１，ＮＭ２のドレイン，ソースを介して接地端子１２５に接続されている。また、電源端子１２３は、第２のスイッチング素子ＭＰ２のソース，ドレインを介してプリドライバの入力端子１２４と第３の電流源Ｉ３とに接続され、電流源Ｉ３の出力側は第５のスイッチング素子ＮＭ３のドレイン，ソースを介して接地端子１２５に接続されている。更に、第１，第２のスイッチング素子ＭＰ１，ＭＰ２のゲートは一括して第１，第２の電流源Ｉ１，Ｉ２の接続点に接続されている。
ここで、第１，第２のスイッチング素子ＭＰ１，ＭＰ２は、例えばｐチャンネルのエンハンスメント型ＭＯＳＦＥＴであり、これらのスイッチング素子ＭＰ１，ＭＰ２はカレントミラー回路を構成している。また、第３，第４，第５のスイッチング素子ＮＭ１，ＮＭ２，ＮＭ３はｎチャンネルのエンハンスメント型ＭＯＳＦＥＴにより構成されている。
【００２７】
プリドライバへの入力信号Ｖｉｎは、遅延回路ＤＬＹを介して第３のスイッチング素子ＮＭ１のゲートに加えられると共に、第４のスイッチング素子ＮＭ２のゲートに直接加えられている。また、入力信号Ｖｉｎは否定回路ＮＯＴを介して第５のスイッチング素子ＮＭ３のゲートにも加えられている。
【００２８】
上記構成において、スイッチング素子ＭＰ１，ＭＰ２及び電流源Ｉ１，Ｉ２は、請求項１における第１の定電流回路に相当し、電流源Ｉ３は同じく第２の定電流回路に相当している。また、これらの第１，第２の定電流回路は、それぞれ、図８における定電流回路１２１（吐き出し側），１２２（吸い込み側）にも相当する。
更に、スイッチング素子ＮＭ１〜ＮＭ３は、上記第１，第２の定電流回路を相補的に動作させるスイッチング素子に相当するものである。
【００２９】
次に、図２は、図１の出力信号受信回路３０をプリドライバ４０に組み込んだ状態を示す回路図である。なお、プリドライバ４０は、図７におけるインバータ１１の駆動信号（ゲート信号）を生成する回路を備えているが、図２ではこれらの回路の図示を省略してある。
図２において、２６はフォトカプラ２１の発光部としての発光ダイオード２１ａに接続されたＰＷＭ信号発生回路、Ｒｐｕはフォトカプラ２１の受光部としてのフォトトランジスタ２１ｂのコレクタと直流電源２５の正極との間に接続されたプルアップ抵抗、ＺＤは図８と同様にツェナーダイオードである。
また、プリドライバ４０の入力側において、２７，２８は電源電圧Ｖｃｃを分圧する抵抗であり、その分圧点がコンパレータ２９の反転入力端子に入力されている。更に、フォトトランジスタ２１ｂのコレクタがコンパレータ２９の非反転入力端子に入力され、その出力が入力信号Ｖｉｎとして出力信号受信回路３０に送られている。
【００３０】
次に、この実施形態の動作を、図３を参照しつつ説明する。図３は、入力信号Ｖｉｎの電圧レベルと電流波形とを示している。
図２のフォトカプラ２１がオンからオフに切り替わると、入力信号Ｖｉｎの電圧レベルが上がり、図３の時刻ｔ２において上記電圧レベルがしきい値ＶｉｎＨを超えるとプルアップ抵抗Ｒｐｕにより入力信号電圧レベルがプルアップされるため、出力信号受信回路３０の動作が電流吸い込みから電流吐き出しに切り替わる。図１及び図２の回路では、否定回路ＮＯＴを介して入力信号Ｖｉｎがゲートに加わっているスイッチング素子ＮＭ３がオンからオフへ切り替わり、逆にスイッチング素子ＮＭ１，ＮＭ２がオフからオンへ切り替わる。
なお、入力信号Ｖｉｎは遅延回路ＤＬＹを介してスイッチング素子ＮＭ１のゲートに入力されているので、スイッチング素子ＮＭ１は時刻ｔ２から一定期間（遅延回路ＤＬＹの遅延時間）を経過した時刻ｔ３でオフする。
【００３１】
ここで、スイッチング素子ＭＰ１，ＭＰ２はカレントミラー回路を構成しているため、電流吐き出し時は、スイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓに比例したｋ倍（ｋは比例定数）の電流（ｋ×Ｉｂｉａｓ）がスイッチング素子ＭＰ２に流れ、この電流が吐き出し電流ＩｉｎＨとして入力端子１２４へ吐き出される。
本実施形態では、図３の時刻ｔ２において、入力信号電圧レベルがしきい値ＶｉｎＨを超えて電流吐き出しに切り替わった直後は、入力信号電圧レベルをより早くプルアップさせるべくより多くの電流を吐き出すように動作させるため、スイッチング素子ＮＭ１，ＮＭ２をオンさせ、電流源Ｉ１，Ｉ２の和による電流をＩｂｉａｓとしてスイッチング素子ＭＰ１に流している。こうしてスイッチング素子ＭＰ１により多くの電流を流すことで、他方のスイッチング素子ＭＰ２に流れる電流、つまり吐き出し電流ＩｉｎＨも多くなる。
その後、入力信号電圧レベルが十分にプルアップされ、かつ、ＰＷＭ信号周期の２分の１より短い時間内の時刻ｔ３において、前述した遅延回路ＤＬＹの動作によってスイッチング素子ＮＭ１がオフすることにより、スイッチング素子ＭＰ１に流れる電流を減少させ、スイッチング素子ＭＰ２の吐き出し電流を図３のＩｉｎＨＤまで減少させる。
【００３２】
フォトカプラ２１がオフからオンになった時は、フォトカプラ２１からの入力信号電圧レベルが下がり、図３の時刻ｔ１においてしきい値ＶｉｎＬを下回ると、出力信号受信回路３０の動作が電流吐き出しから電流吸い込みに切り替わる。図１及び図２の回路では、入力信号Ｖｉｎが遅延回路ＤＬＹを介してゲートに加わっているスイッチング素子ＮＭ１、及び、入力信号Ｖｉｎがゲートに直接加わっているスイッチング素子ＮＭ２がオンからオフへ切り替わり、入力信号Ｖｉｎが否定回路ＮＯＴを介してゲートに加わっているスイッチング素子ＮＭ３がオフからオンへ切り替わる。
このとき、スイッチング素子ＮＭ１，ＮＭ２はオフであるため、スイッチング素子ＭＰ１，ＭＰ２には電流は流れず、他方、スイッチング素子ＮＭ３はオンであるため、図３の時刻ｔ１〜ｔ２の期間は、入力端子１２４からスイッチング素子ＮＭ３側へ吸い込み電流ＩｉｎＬが流れることになる。
【００３３】
ここで、フォトカプラ２１がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするための吐き出し電流ＩｉｎＨＤとプルアップ抵抗Ｒｐｕを流れる電流ＩＲとをフォトカプラ２１のフォトトランジスタ２１ｂが引き込んで入力信号電圧レベルを下げなければならない。この場合、経年劣化が進んでいない健全なフォトカプラであれば、入力信号電圧レベルを下げるために十分な電流を流すことが可能であるが、経年劣化が進むにつれて流せる電流値は減少していき、入力信号電圧レベルが下がるまでの時間が増えていく。そして、最終的には、ＰＷＭ信号周期内で入力信号電圧レベルをＶｉｎＬまで低下させることができなくなり、フォトカプラとしての寿命を迎えることになる。
しかし、本実施形態では、前述したようにプルアップのために吐き出されていた電流値がＩｉｎＨからＩｉｎＨＤに減少しているため、フォトカプラ２１が引き込むべき電流値は少なくなっており、経年劣化が進んだフォトカプラであっても、入力信号電圧レベルを下げることが可能になり、結果としてフォトカプラ２１の長寿命化が可能となる。
【実施例１】
【００３４】
次に、図４は、本発明の実施例１に係る出力信号受信回路３１を示す回路図である。
本実施例では、図１の電流源Ｉ１〜Ｉ３としてｎチャンネルのデプレッション型ＭＯＳＦＥＴ ＮＤ１〜ＮＤ３を使用している。なお、この実施例における入力信号電圧レベル及び電流波形については、前述した図３と同様である。
この実施例１において、Ｖｃｃ＝１５［Ｖ］、プルアップ抵抗Ｒｐｕ＝９０［ｋΩ］、吐き出し電流ＩｉｎＨ＝１［ｍＡ］、下記の遅延時間経過後の吐き出し電流ＩｉｎＨＤ＝２００［μＡ］、吸い込み電流ＩｉｎＬ＝５０［μＡ］、ＶｉｎＬ＝１．５［Ｖ］、ＶｉｎＨ＝２［Ｖ］、遅延回路ＤＬＹの遅延時間＝３［μｓｅｃ］であるとする。
【００３５】
図１〜図３の実施形態から明らかなように、フォトカプラ２１がオンからオフになると回路動作が電流吸い込みから電流吐き出しに切り替わり、ＩｉｎＨとして１［ｍＡ］を吐き出す。このとき、スイッチング素子ＮＭ３はオンからオフへ、スイッチング素子ＮＭ１，ＮＭ２はオフからオンへ切り替わる。その後、遅延回路ＤＬＹの動作によって３［μｓｅｃ］後にスイッチング素子ＮＭ１はオフする。なお、３［μｓｅｃ］はＩＰＭで使用するＰＷＭ信号の周期に比べ十分に短い時間である。
【００３６】
カレントミラー回路を構成するスイッチング素子ＭＰ１，ＭＰ２のゲートチャンネル長は同一であり、ゲートチャンネル幅の比が、ＭＰ１：ＭＰ２＝１：５であるとすると、電流吐き出し時は、スイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓ（＝２００［μＡ］）の５倍の電流、すなわち１［ｍＡ］がスイッチング素子ＭＰ２に流れ、この電流が吐き出し電流ＩｉｎＨとして入力端子１２４へ吐き出される。
入力信号電圧レベルがしきい値ＶｉｎＨを超えて電流吐き出しに切り替わった直後は、スイッチング素子ＮＭ１，ＮＭ２をオンさせることにより、スイッチング素子ＮＭ１を流れる電流Ｉ１（＝１６０［μＡ］）と同ＮＭ２を流れる電流Ｉ２（＝４０［μＡ］）とを加算した電流（＝２００［μＡ］）がＩｂｉａｓとしてスイッチング素子ＭＰ１に流れる。これから３［μｓｅｃ］後に、遅延回路ＤＬＹの動作によりスイッチング素子ＮＭ１をオフさせることでスイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓはスイッチング素子ＮＭ２による４０［μＡ］のみとなる。従って、カレントミラー回路の比に応じてスイッチング素子ＭＰ２に流れる電流は、ＩｉｎＨＤ＝４０［μＡ］×５＝２００［μＡ］となり、吐き出される電流が１／５に減少する。
【００３７】
フォトカプラ２１がオフからオンになった時は、入力信号電圧レベルが下がり、しきい値ＶｉｎＬを下回ると回路動作が吐き出しから吸い込みに切り替わる。図４においては、スイッチング素子ＮＭ２がオンからオフへ、同ＮＭ３がオフからオンへ切り替わる。この時、スイッチング素子ＮＭ１，ＮＭ２はオフであるため、スイッチング素子ＭＰ１，ＭＰ２には電流は流れず、同ＮＭ３がオンであるため、入力端子１２４からスイッチング素子ＮＭ３側へ吸い込み電流ＩｉｎＬ＝５０［μＡ］が流れる。
【００３８】
ここで、フォトカプラ２１がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするために吐き出されている電流ＩｉｎＨＤ＝２００［μＡ］とプルアップ抵抗Ｒｐｕを流れる電流ＩＲ＝７５０［μＡ］との合計値をフォトカプラ２１が引き込んで、入力信号電圧レベルを下げなければならない。経年劣化していない初期状態のフォトカプラは、３［ｍＡ］程度の電流が流れるようにＰＷＭ信号回路を設計しており、初期状態では、入力信号電圧レベルを下げるために十分な電流を流すことが可能である。しかし、経年劣化が進み、例えばＣＴＲ＝５０％になると、フォトカプラが引き込める電流は１．５［ｍＡ］程度になる。
【００３９】
従来技術として説明した図９の動作では、フォトカプラ２１が引き込まなければならない電流は、ＩｉｎＨ＝１［ｍＡ］とＩＲ＝７５０［μＡ］とを加算した電流＝１．７５［ｍＡ］となり、ＣＴＲ＝５０％に劣化したフォトカプラが流せる限界の１．５［ｍＡ］では、電流を十分に引き込むことができない。このため、入力信号電圧レベルをしきい値ＶｉｎＬまで低下させることができず、ＰＷＭ信号はプリドライバにより正確に伝送されずに誤動作してしまう。
これに対し、実施例１の回路によれば、フォトカプラ２１がオフからオンに切り替わった直後にフォトカプラ２１が引き込まなければならない電流は、ＩｉｎＨＤ＝２００［μＡ］とＩＲ＝７５０［μＡ］との加算値である９５０［μＡ］となるので、ＣＴＲ＝５０％に劣化したフォトカプラが流せる電流が１．５［ｍＡ］であったとしても十分に対応可能であり、入力信号電圧レベルを低下させてフォトカプラをより長い寿命で使用することが可能となる。
【００４０】
また、本実施例には消費電流を低減させる効果もある。
すなわち、図４において、出力信号受信回路３１が電流を吐き出している期間は、カレントミラー回路のバイアス電流としてＩｂｉａｓ＝２００［μＡ］が流れる。しかし、回路動作が電流吐き出し側に切り替わってから３［μｓｅｃ］後に吐き出し電流が１／５に減少するため、吐き出し電流を流すためのバイアス電流Ｉｂｉａｓも１／５となり、その後に電流吸い込み側に切り替わるまでの期間に消費するバイアス電流を減少させることができる。
【実施例２】
【００４１】
図５は、本発明の実施例２に係る出力信号受信回路３２を示す回路図である。この実施例は、図４の実施例１におけるスイッチング素子ＮＤ２，ＮＭ２を除去したものに相当する。なお、図５の実施例２では、図４におけるスイッチング素子ＮＤ３，ＮＭ３の符号をそれぞれＮＤ２，ＮＭ２に変更してあるが、図４におけるスイッチング素子ＮＤ３，ＮＭ３の機能は、図５におけるスイッチング素子ＮＤ２，ＮＭ２の機能とそれぞれ同一である。
なお、図６は実施例２の入力信号電圧レベル及び電流波形を示す図である。
この実施例２において、Ｖｃｃ＝１５［Ｖ］、プルアップ抵抗Ｒｐｕ＝２０［ｋΩ］、吐き出し電流ＩｉｎＨ＝１［ｍＡ］、下記の遅延時間経過後の吐き出し電流ＩｉｎＨＤ＝０［Ａ］、吸い込み電流ＩｉｎＬ＝５０［μＡ］、ＶｉｎＬ＝１．５［Ｖ］、ＶｉｎＨ＝２［Ｖ］、遅延回路ＤＬＹの遅延時間＝５［μｓｅｃ］であるとする。
【００４２】
フォトカプラ２１がオンからオフになると、回路動作が電流吸い込みから電流吐き出しに切り替わり、図６の時刻ｔ２にＩｉｎＨとして１［ｍＡ］を吐き出す。このとき、スイッチング素子ＮＭ２はオンからオフへ、同ＮＭ１はオフからオンへ切り替わる。その後、遅延回路ＤＬＹの動作によって時刻ｔ２から５［μｓｅｃ］後の時刻ｔ３にスイッチング素子ＮＭ１はオフする。なお、５［μｓｅｃ］はＩＰＭで使用するＰＷＭ信号の周期に比べ十分に短い時間である。
【００４３】
カレントミラー回路を構成するスイッチング素子ＭＰ１，ＭＰ２の特性は実施例１と同様であり、スイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓ（＝２００［μＡ］）の５倍の１［ｍＡ］が同ＭＰ２に流れ、電流ＩｉｎＨとして入力端子１２４へ吐き出される。
入力信号電圧レベルがしきい値ＶｉｎＨを超えて電流吐き出しに切り替わった直後は、スイッチング素子ＮＭ１をオンさせることにより、スイッチング素子ＮＤ１を介して電流（＝２００［μＡ］）がＩｂｉａｓとしてスイッチング素子ＭＰ１に流れる。これから５［μｓｅｃ］を経過した図６の時刻ｔ３に、遅延回路ＤＬＹの動作によりスイッチング素子ＮＭ１をオフさせることで、スイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓはゼロになる。このため、スイッチング素子ＭＰ２にも電流は流れず、図６に示すように吐き出し電流ＩｉｎＨもゼロ（ＩｉｎＨＤ＝０）となる。
【００４４】
フォトカプラ２１がオフからオンになると、入力信号電圧レベルが低下していき、図６の時刻ｔ１でしきい値ＶｉｎＬを下回ると回路動作が吐き出しから吸い込みに切り替わり、スイッチング素子ＮＭ２はオンからオフへ切り替わる。この時、スイッチング素子ＮＭ１はオフであるため、スイッチング素子ＭＰ１，ＭＰ２には電流は流れず、スイッチング素子ＮＭ２がオンであるから、入力端子１２４からスイッチング素子ＮＭ２側へ吸い込み電流ＩｉｎＬ＝５０［μＡ］が流れる。
【００４５】
ここで、フォトカプラ２１がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするためにプルアップ抵抗Ｒｐｕを流れる電流ＩＲ＝７５０［μＡ］をフォトカプラ２１が引き込んで、入力信号電圧レベルを下げなければならない。
前記同様に、初期状態ではフォトカプラに３［ｍＡ］程度の電流が流れるように設計している状態において、経年劣化が進み、例えばＣＴＲ＝３０％になると、フォトカプラが引き込める電流の上限値は９００［μＡ］となる。
この場合、本実施例において、フォトカプラ２１が引き込まなければならない電流は上述したＩＲ＝７５０［μＡ］のみであるから、フォトカプラがＣＴＲ＝３０％に劣化していたとしても十分に電流を引き込んで入力信号電圧レベルを下げることができると共に、フォトカプラをより長い寿命で使用することが可能となる。
ただし、この実施例２では、吐き出し電流をゼロにすることで外来ノイズの影響によって誤動作し易くなるため、外来ノイズを十分に抑制した回路において使用することが必要である。
【００４６】
また、本実施例においては、電流吐き出し時にバイアス電流Ｉｂｉａｓとして２００［μＡ］が流れるが、電流吐き出し側に切り替わってから５［μｓｅｃ］後に吐き出し電流ＩｉｎＨはゼロになるため、この吐き出し電流を流すためのバイアス電流Ｉｂｉａｓもゼロとなり、実施例１と同様に、その後に電流吸い込み側に切り替わるまでの期間に消費するバイアス電流を低減させることができる。
【産業上の利用可能性】
【００４７】
本発明は、ＩＰＭにおけるプリドライバの入力回路だけでなく、フォトカプラにより絶縁して伝送された信号を処理する各種の信号処理回路において、フォトカプラの長寿命化や誤動作防止のために利用することができる。
【符号の説明】
【００４８】
１：コンバータ
２：電解コンデンサ
３：インテリジェント・パワー・モジュール（ＩＰＭ）
４：バッファ
５：コントローラ
６：中央処理装置（ＣＰＵ・ＲＯＭ）
７：スイッチングトランジスタ
８，９：トランス
１０：スイッチングレギュレータ
１１：インバータ
１２，１８：プリドライバ
１３：保護回路
１４，１５：センサ
１６：ブレーキ用パワー素子
１７：抵抗
２１〜２３：フォトカプラ
２１ａ：発光ダイオード
２１ｂ：フォトトランジスタ
２４：制御回路
２５：直流電源
２６：ＰＷＭ信号発生回路
２７，２８：抵抗
２９：コンパレータ
３０，３１，３２：出力信号受信回路
４０：プリドライバ
１２１，１２２：定電流回路
１２３：電源端子
１２４：入力端子
１２５：接地端子
ＳＷ１，ＳＷ２：スイッチ
ＣＴ：カレントトランス
Ｍ：三相交流モータ
ＤＬＹ：遅延回路
ＭＰ１，ＭＰ２，ＮＭ１，ＮＭ２，ＮＭ３：スイッチング素子
Ｉ１，Ｉ２，Ｉ３：電流源
ＮＯＴ：否定回路
Ｒｐｕ：プルアップ抵抗
【技術分野】
【０００１】
本発明は、インテリジェント・パワー・モジュール（以下、ＩＰＭと略す）等において信号を絶縁して伝送するために使用されるフォトカプラの出力信号受信回路に関し、主としてフォトカプラの長寿命化を図り、回路の誤動作を防止するための技術に関するものである。
【背景技術】
【０００２】
三相交流モータを駆動する電力変換装置として、ＰＷＭインバータが広く使用されている。また、三相交流電源から直流電圧を得る電力変換装置として、ＰＷＭコンバータが広く使用されている。これらの電力変換装置は、直流−交流または交流−直流の電力変換を行うパワー回路、このパワー回路を制御駆動するプリドライバや保護回路、及び、これらの回路を統括制御する制御回路から構成されている。
【０００３】
前記パワー回路は、三相交流モータに駆動電流を供給したり主直流電源を生成したりする回路であり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子と、スイッチング素子をオフした時のエネルギーを電流として流すための還流ダイオードとから構成されている。また、プリドライバは、スイッチング素子を駆動するための回路である。更に、保護回路は、過電流保護、短絡保護、過熱保護、電源電圧低下保護等の各種保護機能を有する回路である。
制御回路は、コントローラと、メモリを含む中央処理装置（ＣＰＵ・ＲＯＭ）とにより構成され、ＰＷＭ信号の発生や異常検出時の警告発生等の処理を行うと共に、ＰＷＭインバータまたはＰＷＭコンバータを統括制御している。
最近では、これらの構成のうち、パワー回路、ドライブ回路及び保護回路を一つのパッケージに内蔵したＩＰＭと呼ばれる半導体装置が製品化され、広く用いられている。
【０００４】
ここで、図７は、ＩＰＭが内蔵されたインバータ装置の回路構成を示すブロック図である。
このインバータ装置は、二相または三相の交流電源に接続され、交流を直流に変換するコンバータ１と、平滑用の電解コンデンサ２と、ＩＰＭ３と、バッファ４と、コントローラ５と、メモリを含む中央処理装置（ＣＰＵ・ＲＯＭ）６と、スイッチングトランジスタ７と、トランス８，９及びスイッチングレギュレータ１０からなる電源回路と、ＩＰＭ３の出力側と三相交流モータＭとの間に接続されたカレントトランスＣＴと、を備えている。
なお、コントローラ５と中央処理装置（ＣＰＵ・ＲＯＭ）６とを纏めて制御回路２４と呼ぶことにする。
【０００５】
ＩＰＭ３は、ＩＧＢＴ等の半導体スイッチング素子と還流ダイオードとにより構成されて交流出力側がモータＭに接続される三相のインバータ１１と、このインバータ１１を制御駆動するプリドライバ１２と、保護回路１３と、保護回路１３に接続された過電流検出用のセンサ１４及び過熱検出用のセンサ１５と、モータＭの減速制御時に用いられるブレーキ用パワー素子１６及び抵抗１７と、ブレーキ用パワー素子１６を制御駆動するプリドライバ１８とによって一体に構成されている。ここで、プリドライバ１２からインバータ１１に駆動信号を送る信号線は図示を省略してある。
【０００６】
ＩＰＭ３に対する制御信号は、制御回路２４からバッファ４及びフォトカプラ２１，２３を介してプリドライバ１２，１８にそれぞれ送られ、センサ１４，１５により過電流状態または過熱状態が検出されたときのアラーム信号は、保護回路１３からフォトカプラ２２を介してバッファ４に送られる。
また、カレントトランスＣＴの出力信号はコントローラ５に入力されている。このカレントトランスＣＴは、ＩＰＭ３の出力電流を検出してコントローラ５に帰還させることにより各種制御を行うもので、三つの貫通孔を備えており、これらの貫通孔にインバータ１１の三相の出力電流ラインであるワイヤまたはバーを挿通した状態でインバータ装置内に設置されている。
【０００７】
上記構成のインバータ装置において、コンバータ１により変換された直流電圧は、インバータ１１によって三相交流電圧に変換され、モータＭに供給される。インバータ１１は、スイッチング素子及び還流ダイオードからなるブリッジ回路を有し、スイッチング素子が直流電圧をチョッピング制御することで最終的にモータＭに流す電流を交流に変換するものであり、この交流の周波数を変えることでモータＭを可変速制御している。
また、コントローラ５は、カレントトランスＣＴにより検出したインバータ１１の出力電流波形に歪みが発生しないように制御したり、出力電流が所定値以上にならないように制御している。
【０００８】
制御回路２４からの制御信号をフォトカプラ２１，２３により絶縁して受信するプリドライバ１２，１８は、フォトカプラに対する電流吐き出し機能及び電流吸い込み機能を備えている。
図８は、例えばプリドライバ１２の入力回路のブロック図であり、プリドライバ１８の入力回路も図８と同様に構成されている。図８において、２５は直流電源（電源電圧Ｖｃｃは例えば１５Ｖ）、プリドライバ１２内の１２１は定電流回路（吐き出し側）、１２２は定電流回路（吸い込み側）、１２３は電源電圧Ｖｃｃが加えられる電源端子、１２４はフォトカプラ２１の出力信号Ｖｉｎが加えられる入力端子、１２５は接地端子、Ｒｐｕはプルアップ抵抗、ＺＤはツェナーダイオード、ＳＷ１，ＳＷ２は互いに相補的に動作するスイッチ（半導体スイッチング素子）を示している。なお、フォトカプラ２１内の２１ａは発光部としての発光ダイオード、２１ｂは受光部としてのフォトトランジスタである。
また、上記出力信号Ｖｉｎについて、以下では、プリドライバ１２側から見て「入力信号Ｖｉｎ」と呼ぶものとする。
【０００９】
ここで、プリドライバ１２の電流吐き出し機能及び電流吸い込み機能は、耐ノイズ性の向上を目的としている。
すなわち、図９に示すように、図８における入力信号Ｖｉｎの電圧レベルがしきい値ＶｉｎＬを上回っている間（時刻ｔ１以前）は、図８の定電流回路１２１及びスイッチＳＷ１を介して電流ＩｉｎＨが吐き出し電流として入力端子１２４から外部に流れ、フォトカプラ２１としてより多くの電流を引き込まないとしきい値ＶｉｎＬに到達しないようにしている。
一方、入力信号Ｖｉｎの電圧レベルが時刻ｔ１においてしきい値ＶｉｎＬを下回ると、プリドライバ１２は電流ＩｉｎＨの吐き出しを止め、時刻ｔ２で入力信号Ｖｉｎの電圧レベルがしきい値ＶｉｎＨを上回るまでは、図８の定電流回路１２２及びスイッチＳＷ２を介して電流ＩｉｎＬが吸い込み電流として入力端子１２４から内部に流れ（時刻ｔ１〜ｔ２）、フォトカプラ２１としてより多くの電流を吐き出さないとしきい値ＶｉｎＨに到達しないようにしている。
つまり、プリドライバ１２は、フォトカプラ２１の耐ノイズ性を向上させるために、入力信号Ｖｉｎの電圧レベルに応じて電流の吐き出しまたは吸い込みを行っており、フォトトランジスタ２１ｂのコレクタには、最大で図９の吐き出し電流ＩｉｎＨが流れることになる。
【００１０】
なお、特許文献１には、ＩＰＭのスイッチング素子に対する駆動信号をフォトカプラにより絶縁して伝送する絶縁形信号伝送回路において、前記吸い込み電流等を定常的に増加させた場合にフォトカプラの経年劣化による電流変換効率の低下を防止するため、フォトカプラの発光ダイオードに直列接続されたスイッチング素子のオフ時に、同じく発光ダイオードに直列接続された定電流回路内のトランジスタを飽和状態に保っておき、前記スイッチング素子をオンした際に、定常時よりも振幅の大きい過渡電流を発光ダイオードに流すようにした発明が開示されている。
【００１１】
また、特許文献２には、フォトカプラの寿命延長を目的として、フォトカプラの発光ダイオードの特性劣化に相関を有する経年劣化信号を検出し、その状態に応じて、発光ダイオードのオン電流を増加させる電流補償回路を備えた発明が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−１５０００３号公報（段落［００２４］，［００２８］、図１〜図３等）
【特許文献２】特開２００８−１７２５１３号公報（段落［００１９］，［００２３］、図１〜図３等）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
さて、特許文献１，２にも記載されているように、フォトカプラの特性は経年劣化するものであり、内部の発光ダイオードは、長時間使用すると発光効率が下がって電流変換効率ＣＴＲ（＝Ｉｃ／Ｉｆ）が低下する。ここで、Ｉｆは上記発光ダイオードを流れる入力電流、Ｉｃは出力側のフォトトランジスタの出力電流（コレクタ電流）である。
フォトカプラを実際に使用する場合には、電流変換効率ＣＴＲと負荷の設計値等からフォトカプラの推定寿命を算出してＩｆを決定している。フォトカプラの寿命を長くするためにはＩｆの大きさを抑制することが必要であるが、Ｉｆが小さ過ぎると耐ノイズ性が低下したり、動作速度が低下したりしてしまう。
【００１４】
図１０は、フォトカプラの発光ダイオードを流れる電流ＩｆをパラメータとしたＶｃｅ（フォトトランジスタのコレクタ−エミッタ間電圧）−Ｉｃ（フォトトランジスタのコレクタ電流）特性を示している。
前述したように、プリドライバの耐ノイズ性を向上させるためにフォトトランジスタのコレクタ電流Ｉｃを増加させるには、発光ダイオードを流れる電流Ｉｆを増加させることが必要である。
【００１５】
一方、図１１は、フォトカプラの電流変換効率ＣＴＲの寿命劣化特性を示しており、電流Ｉｆが増加するほど、電流変換効率ＣＴＲは短時間で低下する傾向がある。つまり、耐ノイズ性を向上させるためにフォトトランジスタのコレクタ電流、言い換えれば発光ダイオードの電流Ｉｆを定常的に増加させると、電流変換効率ＣＴＲは短時間のうちに低下するので、フォトカプラがオンした後にフォトカプラが電流を引き込む能力が低下する。このため、入力信号の電圧レベルが図９のしきい値ＶｉｎＬを下回るまでに多くの時間がかかり、その結果、スイッチング素子を駆動するためのＰＷＭ信号がプリドライバから正確に伝送されず、誤動作の原因となる。
従って、特許文献１や特許文献２に係る公知技術のように、発光ダイオードの電流Ｉｆを増加させる方法は、電流変換効率ＣＴＲの低下や誤動作を防止するために最適とは言えない。
【００１６】
そこで本発明の解決課題は、発光ダイオードの電流を増加させることなく、耐ノイズ性を確保したままで、フォトカプラの長寿命化、回路の誤動作防止等を可能としたフォトカプラの出力信号受信回路を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１に係る発明は、発光部から出力された信号が絶縁状態で受光部に伝送され、かつ、前記受光部の出力側にプルアップ抵抗が接続されたフォトカプラの出力信号を受信する出力信号受信回路であって、
前記出力信号が入力される入力端子と直流電源の高電位側との間に接続されて前記受光部へ電流を吐き出すための第１の定電流回路と、前記入力端子と前記直流電源の低電位側との間に接続されて前記直流電源から電流を吸い込むための第２の定電流回路と、前記第１及び第２の定電流回路を相補的に動作させるスイッチング素子と、を備えた出力信号受信回路において、
前記スイッチング素子を、前記フォトカプラがオンした後に前記第２の定電流回路により電流を吸い込むように動作させ、かつ、前記フォトカプラがオフした後に前記第１の定電流回路により電流を吐き出すように動作させると共に、電流吐き出し期間における吐き出し電流値を、吐き出し開始時から一定期間経過後に減少させるものである。
【００１８】
請求項２に係る発明は、請求項１に記載したフォトカプラの出力信号受信回路において、前記一定期間経過後の吐き出し電流値を零にするものである。
【００１９】
請求項３に係る発明は、請求項１または請求項２に記載したフォトカプラの出力信号受信回路において、前記第１の定電流回路がカレントミラー回路を備え、前記カレントミラー回路のバイアス電流を変化させることにより、前記吐き出し電流値を減少させるものである。
【発明の効果】
【００２０】
本発明によれば、フォトカプラの出力信号が入力され、かつ、フォトカプラに対する電流吐き出し機能及び吸い込み機能を有する受信回路において、フォトカプラからの入力信号電圧レベルをプルアップするために吐き出している電流値を電流吐き出し時点から一定期間経過後に減少させることにより、フォトカプラが引き込むべき電流値を減少させることができる。従って、経年劣化が進んだフォトカプラであって多くの電流を流せない場合でも入力信号の電圧レベルをしきい値まで低下させることができ、フォトカプラの長寿命化や回路の誤動作防止が可能となる。
また、本発明によれば、回路の消費電流を減少させる効果もある。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る出力信号受信回路の回路図である。
【図２】図１の回路をプリドライバに組み込んだ状態の回路図である。
【図３】本発明の実施形態及び実施例１における入力信号電圧レベル及び電流波形を示す図である。
【図４】本発明の実施例１に係る出力信号受信回路の回路図である。
【図５】本発明の実施例２に係る出力信号受信回路の回路図である。
【図６】本発明の実施例２における入力信号電圧レベル及び電流波形を示す図である。
【図７】インバータ装置の回路構成を示すブロック図である。
【図８】図７におけるプリドライバの入力部の回路図である。
【図９】図８におけるプリドライバの入力信号電圧レベル及び電流波形を示す図である。
【図１０】フォトカプラの発光ダイオードの電流ＩｆをパラメータとしたＶｃｅ−Ｉｃ特性を示す図である。
【図１１】フォトカプラの電流変換効率の寿命劣化特性を示す図である。
【発明を実施するための形態】
【００２２】
以下、図に沿って本発明の実施形態を説明する。なお、この実施形態に係る出力信号受信回路は、前述した図７におけるプリドライバ１２，１８等の入力回路に適用されるものであり、既に説明した回路構成部品と同一機能を有するものには同一の参証符号を付すこととする。
【００２３】
始めに、図８の従来技術では、フォトカプラ２１がオフして図９の時刻ｔ２で入力信号電圧レベルがしきい値ＶｉｎＨを上回ると、スイッチＳＷ１をオンして定電流回路１２１が電流ＩｉｎＨを外部へ吐き出しており、この状態は、時刻ｔ１において入力信号電圧レベルがしきい値ＶｉｎＬを下回るまで継続される。すなわち、従来技術では、電流吐き出し期間に長期にわたって大きな電流ＩｉｎＨが流れるので、次にフォトカプラ２１がオンしたときにフォトカプラ２１が引き込むべき電流値が大きくなり、言い換えれば発光ダイオード２１ａに流す電流も大きくなる。
【００２４】
これに対し、本発明の実施形態では、後述する図３に示すように、時刻ｔ２から一定期間経過後に吐き出し電流値を減少させることにより、次にフォトカプラ２１がオンした時に引き込むべき電流値を小さくしている。このため、フォトカプラ２１が経年劣化して電流変換効率ＣＴＲが低下し、フォトトランジスタ２１ｂのコレクタ電流が減少したとしても、従来のように吐き出し電流値を大きい値で維持する場合に比べて安定した動作を実現し、発光ダイオード２１ａに流す電流を増加させることなく回路の誤動作を防止すると共に、フォトカプラの寿命を長くすることができる。
同時に、この実施形態によれば、吐き出し電流を全体的に減少させるため、消費電力の低減も可能である。
【００２５】
まず、図１は、本発明の実施形態に係る出力信号受信回路３０の構成を示している。この出力信号受信回路３０は、フォトカプラ２１のフォトトランジスタ２１ｂからプリドライバに入力される入力信号Ｖｉｎによって駆動される一種の定電流回路を構成しており、この定電流回路は、フォトカプラ２１に対する電流吐き出し機能及び電流吸い込み機能を有している。
【００２６】
図１において、電源電圧Ｖｃｃが加えられる電源端子１２３は、第１のスイッチング素子ＭＰ１のソース，ドレインを介して第１，第２の電流源Ｉ１，Ｉ２に接続され、これらの電流源Ｉ１，Ｉ２の出力側は第３，第４のスイッチング素子ＮＭ１，ＮＭ２のドレイン，ソースを介して接地端子１２５に接続されている。また、電源端子１２３は、第２のスイッチング素子ＭＰ２のソース，ドレインを介してプリドライバの入力端子１２４と第３の電流源Ｉ３とに接続され、電流源Ｉ３の出力側は第５のスイッチング素子ＮＭ３のドレイン，ソースを介して接地端子１２５に接続されている。更に、第１，第２のスイッチング素子ＭＰ１，ＭＰ２のゲートは一括して第１，第２の電流源Ｉ１，Ｉ２の接続点に接続されている。
ここで、第１，第２のスイッチング素子ＭＰ１，ＭＰ２は、例えばｐチャンネルのエンハンスメント型ＭＯＳＦＥＴであり、これらのスイッチング素子ＭＰ１，ＭＰ２はカレントミラー回路を構成している。また、第３，第４，第５のスイッチング素子ＮＭ１，ＮＭ２，ＮＭ３はｎチャンネルのエンハンスメント型ＭＯＳＦＥＴにより構成されている。
【００２７】
プリドライバへの入力信号Ｖｉｎは、遅延回路ＤＬＹを介して第３のスイッチング素子ＮＭ１のゲートに加えられると共に、第４のスイッチング素子ＮＭ２のゲートに直接加えられている。また、入力信号Ｖｉｎは否定回路ＮＯＴを介して第５のスイッチング素子ＮＭ３のゲートにも加えられている。
【００２８】
上記構成において、スイッチング素子ＭＰ１，ＭＰ２及び電流源Ｉ１，Ｉ２は、請求項１における第１の定電流回路に相当し、電流源Ｉ３は同じく第２の定電流回路に相当している。また、これらの第１，第２の定電流回路は、それぞれ、図８における定電流回路１２１（吐き出し側），１２２（吸い込み側）にも相当する。
更に、スイッチング素子ＮＭ１〜ＮＭ３は、上記第１，第２の定電流回路を相補的に動作させるスイッチング素子に相当するものである。
【００２９】
次に、図２は、図１の出力信号受信回路３０をプリドライバ４０に組み込んだ状態を示す回路図である。なお、プリドライバ４０は、図７におけるインバータ１１の駆動信号（ゲート信号）を生成する回路を備えているが、図２ではこれらの回路の図示を省略してある。
図２において、２６はフォトカプラ２１の発光部としての発光ダイオード２１ａに接続されたＰＷＭ信号発生回路、Ｒｐｕはフォトカプラ２１の受光部としてのフォトトランジスタ２１ｂのコレクタと直流電源２５の正極との間に接続されたプルアップ抵抗、ＺＤは図８と同様にツェナーダイオードである。
また、プリドライバ４０の入力側において、２７，２８は電源電圧Ｖｃｃを分圧する抵抗であり、その分圧点がコンパレータ２９の反転入力端子に入力されている。更に、フォトトランジスタ２１ｂのコレクタがコンパレータ２９の非反転入力端子に入力され、その出力が入力信号Ｖｉｎとして出力信号受信回路３０に送られている。
【００３０】
次に、この実施形態の動作を、図３を参照しつつ説明する。図３は、入力信号Ｖｉｎの電圧レベルと電流波形とを示している。
図２のフォトカプラ２１がオンからオフに切り替わると、入力信号Ｖｉｎの電圧レベルが上がり、図３の時刻ｔ２において上記電圧レベルがしきい値ＶｉｎＨを超えるとプルアップ抵抗Ｒｐｕにより入力信号電圧レベルがプルアップされるため、出力信号受信回路３０の動作が電流吸い込みから電流吐き出しに切り替わる。図１及び図２の回路では、否定回路ＮＯＴを介して入力信号Ｖｉｎがゲートに加わっているスイッチング素子ＮＭ３がオンからオフへ切り替わり、逆にスイッチング素子ＮＭ１，ＮＭ２がオフからオンへ切り替わる。
なお、入力信号Ｖｉｎは遅延回路ＤＬＹを介してスイッチング素子ＮＭ１のゲートに入力されているので、スイッチング素子ＮＭ１は時刻ｔ２から一定期間（遅延回路ＤＬＹの遅延時間）を経過した時刻ｔ３でオフする。
【００３１】
ここで、スイッチング素子ＭＰ１，ＭＰ２はカレントミラー回路を構成しているため、電流吐き出し時は、スイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓに比例したｋ倍（ｋは比例定数）の電流（ｋ×Ｉｂｉａｓ）がスイッチング素子ＭＰ２に流れ、この電流が吐き出し電流ＩｉｎＨとして入力端子１２４へ吐き出される。
本実施形態では、図３の時刻ｔ２において、入力信号電圧レベルがしきい値ＶｉｎＨを超えて電流吐き出しに切り替わった直後は、入力信号電圧レベルをより早くプルアップさせるべくより多くの電流を吐き出すように動作させるため、スイッチング素子ＮＭ１，ＮＭ２をオンさせ、電流源Ｉ１，Ｉ２の和による電流をＩｂｉａｓとしてスイッチング素子ＭＰ１に流している。こうしてスイッチング素子ＭＰ１により多くの電流を流すことで、他方のスイッチング素子ＭＰ２に流れる電流、つまり吐き出し電流ＩｉｎＨも多くなる。
その後、入力信号電圧レベルが十分にプルアップされ、かつ、ＰＷＭ信号周期の２分の１より短い時間内の時刻ｔ３において、前述した遅延回路ＤＬＹの動作によってスイッチング素子ＮＭ１がオフすることにより、スイッチング素子ＭＰ１に流れる電流を減少させ、スイッチング素子ＭＰ２の吐き出し電流を図３のＩｉｎＨＤまで減少させる。
【００３２】
フォトカプラ２１がオフからオンになった時は、フォトカプラ２１からの入力信号電圧レベルが下がり、図３の時刻ｔ１においてしきい値ＶｉｎＬを下回ると、出力信号受信回路３０の動作が電流吐き出しから電流吸い込みに切り替わる。図１及び図２の回路では、入力信号Ｖｉｎが遅延回路ＤＬＹを介してゲートに加わっているスイッチング素子ＮＭ１、及び、入力信号Ｖｉｎがゲートに直接加わっているスイッチング素子ＮＭ２がオンからオフへ切り替わり、入力信号Ｖｉｎが否定回路ＮＯＴを介してゲートに加わっているスイッチング素子ＮＭ３がオフからオンへ切り替わる。
このとき、スイッチング素子ＮＭ１，ＮＭ２はオフであるため、スイッチング素子ＭＰ１，ＭＰ２には電流は流れず、他方、スイッチング素子ＮＭ３はオンであるため、図３の時刻ｔ１〜ｔ２の期間は、入力端子１２４からスイッチング素子ＮＭ３側へ吸い込み電流ＩｉｎＬが流れることになる。
【００３３】
ここで、フォトカプラ２１がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするための吐き出し電流ＩｉｎＨＤとプルアップ抵抗Ｒｐｕを流れる電流ＩＲとをフォトカプラ２１のフォトトランジスタ２１ｂが引き込んで入力信号電圧レベルを下げなければならない。この場合、経年劣化が進んでいない健全なフォトカプラであれば、入力信号電圧レベルを下げるために十分な電流を流すことが可能であるが、経年劣化が進むにつれて流せる電流値は減少していき、入力信号電圧レベルが下がるまでの時間が増えていく。そして、最終的には、ＰＷＭ信号周期内で入力信号電圧レベルをＶｉｎＬまで低下させることができなくなり、フォトカプラとしての寿命を迎えることになる。
しかし、本実施形態では、前述したようにプルアップのために吐き出されていた電流値がＩｉｎＨからＩｉｎＨＤに減少しているため、フォトカプラ２１が引き込むべき電流値は少なくなっており、経年劣化が進んだフォトカプラであっても、入力信号電圧レベルを下げることが可能になり、結果としてフォトカプラ２１の長寿命化が可能となる。
【実施例１】
【００３４】
次に、図４は、本発明の実施例１に係る出力信号受信回路３１を示す回路図である。
本実施例では、図１の電流源Ｉ１〜Ｉ３としてｎチャンネルのデプレッション型ＭＯＳＦＥＴ ＮＤ１〜ＮＤ３を使用している。なお、この実施例における入力信号電圧レベル及び電流波形については、前述した図３と同様である。
この実施例１において、Ｖｃｃ＝１５［Ｖ］、プルアップ抵抗Ｒｐｕ＝９０［ｋΩ］、吐き出し電流ＩｉｎＨ＝１［ｍＡ］、下記の遅延時間経過後の吐き出し電流ＩｉｎＨＤ＝２００［μＡ］、吸い込み電流ＩｉｎＬ＝５０［μＡ］、ＶｉｎＬ＝１．５［Ｖ］、ＶｉｎＨ＝２［Ｖ］、遅延回路ＤＬＹの遅延時間＝３［μｓｅｃ］であるとする。
【００３５】
図１〜図３の実施形態から明らかなように、フォトカプラ２１がオンからオフになると回路動作が電流吸い込みから電流吐き出しに切り替わり、ＩｉｎＨとして１［ｍＡ］を吐き出す。このとき、スイッチング素子ＮＭ３はオンからオフへ、スイッチング素子ＮＭ１，ＮＭ２はオフからオンへ切り替わる。その後、遅延回路ＤＬＹの動作によって３［μｓｅｃ］後にスイッチング素子ＮＭ１はオフする。なお、３［μｓｅｃ］はＩＰＭで使用するＰＷＭ信号の周期に比べ十分に短い時間である。
【００３６】
カレントミラー回路を構成するスイッチング素子ＭＰ１，ＭＰ２のゲートチャンネル長は同一であり、ゲートチャンネル幅の比が、ＭＰ１：ＭＰ２＝１：５であるとすると、電流吐き出し時は、スイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓ（＝２００［μＡ］）の５倍の電流、すなわち１［ｍＡ］がスイッチング素子ＭＰ２に流れ、この電流が吐き出し電流ＩｉｎＨとして入力端子１２４へ吐き出される。
入力信号電圧レベルがしきい値ＶｉｎＨを超えて電流吐き出しに切り替わった直後は、スイッチング素子ＮＭ１，ＮＭ２をオンさせることにより、スイッチング素子ＮＭ１を流れる電流Ｉ１（＝１６０［μＡ］）と同ＮＭ２を流れる電流Ｉ２（＝４０［μＡ］）とを加算した電流（＝２００［μＡ］）がＩｂｉａｓとしてスイッチング素子ＭＰ１に流れる。これから３［μｓｅｃ］後に、遅延回路ＤＬＹの動作によりスイッチング素子ＮＭ１をオフさせることでスイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓはスイッチング素子ＮＭ２による４０［μＡ］のみとなる。従って、カレントミラー回路の比に応じてスイッチング素子ＭＰ２に流れる電流は、ＩｉｎＨＤ＝４０［μＡ］×５＝２００［μＡ］となり、吐き出される電流が１／５に減少する。
【００３７】
フォトカプラ２１がオフからオンになった時は、入力信号電圧レベルが下がり、しきい値ＶｉｎＬを下回ると回路動作が吐き出しから吸い込みに切り替わる。図４においては、スイッチング素子ＮＭ２がオンからオフへ、同ＮＭ３がオフからオンへ切り替わる。この時、スイッチング素子ＮＭ１，ＮＭ２はオフであるため、スイッチング素子ＭＰ１，ＭＰ２には電流は流れず、同ＮＭ３がオンであるため、入力端子１２４からスイッチング素子ＮＭ３側へ吸い込み電流ＩｉｎＬ＝５０［μＡ］が流れる。
【００３８】
ここで、フォトカプラ２１がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするために吐き出されている電流ＩｉｎＨＤ＝２００［μＡ］とプルアップ抵抗Ｒｐｕを流れる電流ＩＲ＝７５０［μＡ］との合計値をフォトカプラ２１が引き込んで、入力信号電圧レベルを下げなければならない。経年劣化していない初期状態のフォトカプラは、３［ｍＡ］程度の電流が流れるようにＰＷＭ信号回路を設計しており、初期状態では、入力信号電圧レベルを下げるために十分な電流を流すことが可能である。しかし、経年劣化が進み、例えばＣＴＲ＝５０％になると、フォトカプラが引き込める電流は１．５［ｍＡ］程度になる。
【００３９】
従来技術として説明した図９の動作では、フォトカプラ２１が引き込まなければならない電流は、ＩｉｎＨ＝１［ｍＡ］とＩＲ＝７５０［μＡ］とを加算した電流＝１．７５［ｍＡ］となり、ＣＴＲ＝５０％に劣化したフォトカプラが流せる限界の１．５［ｍＡ］では、電流を十分に引き込むことができない。このため、入力信号電圧レベルをしきい値ＶｉｎＬまで低下させることができず、ＰＷＭ信号はプリドライバにより正確に伝送されずに誤動作してしまう。
これに対し、実施例１の回路によれば、フォトカプラ２１がオフからオンに切り替わった直後にフォトカプラ２１が引き込まなければならない電流は、ＩｉｎＨＤ＝２００［μＡ］とＩＲ＝７５０［μＡ］との加算値である９５０［μＡ］となるので、ＣＴＲ＝５０％に劣化したフォトカプラが流せる電流が１．５［ｍＡ］であったとしても十分に対応可能であり、入力信号電圧レベルを低下させてフォトカプラをより長い寿命で使用することが可能となる。
【００４０】
また、本実施例には消費電流を低減させる効果もある。
すなわち、図４において、出力信号受信回路３１が電流を吐き出している期間は、カレントミラー回路のバイアス電流としてＩｂｉａｓ＝２００［μＡ］が流れる。しかし、回路動作が電流吐き出し側に切り替わってから３［μｓｅｃ］後に吐き出し電流が１／５に減少するため、吐き出し電流を流すためのバイアス電流Ｉｂｉａｓも１／５となり、その後に電流吸い込み側に切り替わるまでの期間に消費するバイアス電流を減少させることができる。
【実施例２】
【００４１】
図５は、本発明の実施例２に係る出力信号受信回路３２を示す回路図である。この実施例は、図４の実施例１におけるスイッチング素子ＮＤ２，ＮＭ２を除去したものに相当する。なお、図５の実施例２では、図４におけるスイッチング素子ＮＤ３，ＮＭ３の符号をそれぞれＮＤ２，ＮＭ２に変更してあるが、図４におけるスイッチング素子ＮＤ３，ＮＭ３の機能は、図５におけるスイッチング素子ＮＤ２，ＮＭ２の機能とそれぞれ同一である。
なお、図６は実施例２の入力信号電圧レベル及び電流波形を示す図である。
この実施例２において、Ｖｃｃ＝１５［Ｖ］、プルアップ抵抗Ｒｐｕ＝２０［ｋΩ］、吐き出し電流ＩｉｎＨ＝１［ｍＡ］、下記の遅延時間経過後の吐き出し電流ＩｉｎＨＤ＝０［Ａ］、吸い込み電流ＩｉｎＬ＝５０［μＡ］、ＶｉｎＬ＝１．５［Ｖ］、ＶｉｎＨ＝２［Ｖ］、遅延回路ＤＬＹの遅延時間＝５［μｓｅｃ］であるとする。
【００４２】
フォトカプラ２１がオンからオフになると、回路動作が電流吸い込みから電流吐き出しに切り替わり、図６の時刻ｔ２にＩｉｎＨとして１［ｍＡ］を吐き出す。このとき、スイッチング素子ＮＭ２はオンからオフへ、同ＮＭ１はオフからオンへ切り替わる。その後、遅延回路ＤＬＹの動作によって時刻ｔ２から５［μｓｅｃ］後の時刻ｔ３にスイッチング素子ＮＭ１はオフする。なお、５［μｓｅｃ］はＩＰＭで使用するＰＷＭ信号の周期に比べ十分に短い時間である。
【００４３】
カレントミラー回路を構成するスイッチング素子ＭＰ１，ＭＰ２の特性は実施例１と同様であり、スイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓ（＝２００［μＡ］）の５倍の１［ｍＡ］が同ＭＰ２に流れ、電流ＩｉｎＨとして入力端子１２４へ吐き出される。
入力信号電圧レベルがしきい値ＶｉｎＨを超えて電流吐き出しに切り替わった直後は、スイッチング素子ＮＭ１をオンさせることにより、スイッチング素子ＮＤ１を介して電流（＝２００［μＡ］）がＩｂｉａｓとしてスイッチング素子ＭＰ１に流れる。これから５［μｓｅｃ］を経過した図６の時刻ｔ３に、遅延回路ＤＬＹの動作によりスイッチング素子ＮＭ１をオフさせることで、スイッチング素子ＭＰ１に流れる電流Ｉｂｉａｓはゼロになる。このため、スイッチング素子ＭＰ２にも電流は流れず、図６に示すように吐き出し電流ＩｉｎＨもゼロ（ＩｉｎＨＤ＝０）となる。
【００４４】
フォトカプラ２１がオフからオンになると、入力信号電圧レベルが低下していき、図６の時刻ｔ１でしきい値ＶｉｎＬを下回ると回路動作が吐き出しから吸い込みに切り替わり、スイッチング素子ＮＭ２はオンからオフへ切り替わる。この時、スイッチング素子ＮＭ１はオフであるため、スイッチング素子ＭＰ１，ＭＰ２には電流は流れず、スイッチング素子ＮＭ２がオンであるから、入力端子１２４からスイッチング素子ＮＭ２側へ吸い込み電流ＩｉｎＬ＝５０［μＡ］が流れる。
【００４５】
ここで、フォトカプラ２１がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするためにプルアップ抵抗Ｒｐｕを流れる電流ＩＲ＝７５０［μＡ］をフォトカプラ２１が引き込んで、入力信号電圧レベルを下げなければならない。
前記同様に、初期状態ではフォトカプラに３［ｍＡ］程度の電流が流れるように設計している状態において、経年劣化が進み、例えばＣＴＲ＝３０％になると、フォトカプラが引き込める電流の上限値は９００［μＡ］となる。
この場合、本実施例において、フォトカプラ２１が引き込まなければならない電流は上述したＩＲ＝７５０［μＡ］のみであるから、フォトカプラがＣＴＲ＝３０％に劣化していたとしても十分に電流を引き込んで入力信号電圧レベルを下げることができると共に、フォトカプラをより長い寿命で使用することが可能となる。
ただし、この実施例２では、吐き出し電流をゼロにすることで外来ノイズの影響によって誤動作し易くなるため、外来ノイズを十分に抑制した回路において使用することが必要である。
【００４６】
また、本実施例においては、電流吐き出し時にバイアス電流Ｉｂｉａｓとして２００［μＡ］が流れるが、電流吐き出し側に切り替わってから５［μｓｅｃ］後に吐き出し電流ＩｉｎＨはゼロになるため、この吐き出し電流を流すためのバイアス電流Ｉｂｉａｓもゼロとなり、実施例１と同様に、その後に電流吸い込み側に切り替わるまでの期間に消費するバイアス電流を低減させることができる。
【産業上の利用可能性】
【００４７】
本発明は、ＩＰＭにおけるプリドライバの入力回路だけでなく、フォトカプラにより絶縁して伝送された信号を処理する各種の信号処理回路において、フォトカプラの長寿命化や誤動作防止のために利用することができる。
【符号の説明】
【００４８】
１：コンバータ
２：電解コンデンサ
３：インテリジェント・パワー・モジュール（ＩＰＭ）
４：バッファ
５：コントローラ
６：中央処理装置（ＣＰＵ・ＲＯＭ）
７：スイッチングトランジスタ
８，９：トランス
１０：スイッチングレギュレータ
１１：インバータ
１２，１８：プリドライバ
１３：保護回路
１４，１５：センサ
１６：ブレーキ用パワー素子
１７：抵抗
２１〜２３：フォトカプラ
２１ａ：発光ダイオード
２１ｂ：フォトトランジスタ
２４：制御回路
２５：直流電源
２６：ＰＷＭ信号発生回路
２７，２８：抵抗
２９：コンパレータ
３０，３１，３２：出力信号受信回路
４０：プリドライバ
１２１，１２２：定電流回路
１２３：電源端子
１２４：入力端子
１２５：接地端子
ＳＷ１，ＳＷ２：スイッチ
ＣＴ：カレントトランス
Ｍ：三相交流モータ
ＤＬＹ：遅延回路
ＭＰ１，ＭＰ２，ＮＭ１，ＮＭ２，ＮＭ３：スイッチング素子
Ｉ１，Ｉ２，Ｉ３：電流源
ＮＯＴ：否定回路
Ｒｐｕ：プルアップ抵抗
【特許請求の範囲】
【請求項１】
発光部から出力された信号が絶縁状態で受光部に伝送され、かつ、前記受光部の出力側にプルアップ抵抗が接続されたフォトカプラの出力信号を受信する出力信号受信回路であって、
前記出力信号が入力される入力端子と直流電源の高電位側との間に接続されて前記受光部へ電流を吐き出す第１の定電流回路と、前記入力端子と前記直流電源の低電位側との間に接続されて前記直流電源から電流を吸い込む第２の定電流回路と、前記第１及び第２の定電流回路を相補的に動作させるスイッチング素子と、を備えた出力信号受信回路において、
前記スイッチング素子を、前記フォトカプラがオンした後に前記第２の定電流回路により電流を吸い込むように動作させ、かつ、前記フォトカプラがオフした後に前記第１の定電流回路により電流を吐き出すように動作させると共に、電流吐き出し期間における吐き出し電流値を、吐き出し開始時から一定期間経過後に減少させることを特徴とする、フォトカプラの出力信号受信回路。
【請求項２】
請求項１に記載したフォトカプラの出力信号受信回路において、
前記一定期間経過後の吐き出し電流値を零にすることを特徴とするフォトカプラの出力信号受信回路。
【請求項３】
請求項１または請求項２に記載したフォトカプラの出力信号受信回路において、
前記第１の定電流回路がカレントミラー回路を備え、前記カレントミラー回路のバイアス電流を変化させることにより、前記吐き出し電流値を減少させることを特徴とするフォトカプラの出力信号受信回路。
【請求項１】
発光部から出力された信号が絶縁状態で受光部に伝送され、かつ、前記受光部の出力側にプルアップ抵抗が接続されたフォトカプラの出力信号を受信する出力信号受信回路であって、
前記出力信号が入力される入力端子と直流電源の高電位側との間に接続されて前記受光部へ電流を吐き出す第１の定電流回路と、前記入力端子と前記直流電源の低電位側との間に接続されて前記直流電源から電流を吸い込む第２の定電流回路と、前記第１及び第２の定電流回路を相補的に動作させるスイッチング素子と、を備えた出力信号受信回路において、
前記スイッチング素子を、前記フォトカプラがオンした後に前記第２の定電流回路により電流を吸い込むように動作させ、かつ、前記フォトカプラがオフした後に前記第１の定電流回路により電流を吐き出すように動作させると共に、電流吐き出し期間における吐き出し電流値を、吐き出し開始時から一定期間経過後に減少させることを特徴とする、フォトカプラの出力信号受信回路。
【請求項２】
請求項１に記載したフォトカプラの出力信号受信回路において、
前記一定期間経過後の吐き出し電流値を零にすることを特徴とするフォトカプラの出力信号受信回路。
【請求項３】
請求項１または請求項２に記載したフォトカプラの出力信号受信回路において、
前記第１の定電流回路がカレントミラー回路を備え、前記カレントミラー回路のバイアス電流を変化させることにより、前記吐き出し電流値を減少させることを特徴とするフォトカプラの出力信号受信回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−８４７６２（Ｐ２０１３−８４７６２Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２３５９８（Ｐ２０１１−２２３５９８）
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]