マルチチップモジュールおよびこれを備えた電子機器
【課題】プロファイリングモジュールを搭載することなく処理量に応じたチップ選択により動作時の電力の最小化を測ることが可能なマルチチップモジュールを実現する。
【解決手段】 ２以上の汎用ＬＳＩ１、２、３と、前記汎用ＬＳＩ１、２、３の動作を制御する制御ＬＳＩ４と、を積層したマルチチップモジュールであって、前記制御ＬＳＩ４は、前記汎用ＬＳＩ１、２、３の内、同一機能を有する前記汎用ＬＳＩのそれぞれについての電力値テーブル４０５と、前記電力値テーブル４０５を参照して、その中で起動可能な前記汎用ＬＳＩ１、２、３にタスクを振り分ける選択回路４０４とを具備している。
【解決手段】 ２以上の汎用ＬＳＩ１、２、３と、前記汎用ＬＳＩ１、２、３の動作を制御する制御ＬＳＩ４と、を積層したマルチチップモジュールであって、前記制御ＬＳＩ４は、前記汎用ＬＳＩ１、２、３の内、同一機能を有する前記汎用ＬＳＩのそれぞれについての電力値テーブル４０５と、前記電力値テーブル４０５を参照して、その中で起動可能な前記汎用ＬＳＩ１、２、３にタスクを振り分ける選択回路４０４とを具備している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチチップモジュールおよびこれを備えた電子機器に係り、特に、汎用的な複数のチップを積層するマルチチップモジュールを備えた電子機器における消費電力の低減に関する。
【背景技術】
【０００２】
近年、実装面積向上および接続部（ＩＦ）の遅延バラツキ抑制、ＩＦの低電力化のため、複数のチップを、ワイヤボンドではなくマイクロバンプ、ＴＳＶ（Si貫通電極：Through-Silicon Via)／ワイヤレスＴＳＶなどのワイヤレス実装技術を用いて実装するマルチチップモジュール、１つの半導体基板上に複数のプロセッサコアを搭載する多コアプロセッサが開発されている（例えば特許文献１）。
特許文献１の多コアプロセッサにおいては、個々のコアの特性バラツキおよび経時的な特性変化への対応として、複数のプロセッサコアの各コアの特性を動的にプロファイリングし、プロファイリングの結果に応じて複数のコアを選択して動作させる構成をとっている。
【０００３】
また、高性能化と低消費電力及び低リーク電力との両立を図るために、高性能のＣＰＵと低消費電力のＣＰＵとを、処理内容に応じていずれのＣＰＵを使用するのが最適かを判断するようにした半導体集積回路装置も提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表2009-510618号
【特許文献２】特開2002-288150号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、汎用的な複数のチップを積層するマルチチップモジュールにおいては、同一機能のチップを積層した場合であっても、それぞれのチップの出来栄えによって消費する電力に差が発生する。上記多コアプロセッサのようにプロファイリングモジュールを用いて各コアの特性を測定して選択する方法を、同一機能のチップが複数搭載されるマルチチップモジュールに適用する場合、消費電力の最小化が出来ないという問題がある。またプロファイリングモジュールには、遅延モニタおよび電流モニタが必要となる。たとえば、遅延モニタは、FF（フリップフロップ回路）間に代表回路を挟んで電圧、周波数などを変化させてPass／Fail判定することで、その回路の実力を確認する回路などの仕組みが必要になる。代表回路を何にするかはノウハウであり、電流モニタは、電圧モニタ回路を搭載して電流値の大小関係を予測したり、遅延モニタからリーク電流の大小関係を予測したりする必要があるため、簡単なデジタル回路で構成するのは不可能である。
以上のような状況であり、汎用チップでこのように複雑な回路を用いるとチップコストがかさむため、量産保障も難しい上、開発費が膨大となる。従って、プロファイリングモジュールを、汎用的なチップに適用するのは困難であるという問題がある。
【０００６】
更に、各チップの消費電力を動的にプロファイリングするために電力を使用することになり、そのために消費電力がさらに増大するという問題がある。
【０００７】
本発明は、前記実情に鑑みてなされたもので、プロファイリングモジュールを搭載することなく処理量に応じたチップ選択により動作時の電力の最小化を測ることが可能なマルチチップモジュールを実現することを目的とする。
【課題を解決するための手段】
【０００８】
そこで本発明は、２以上の汎用ＬＳＩと、前記汎用ＬＳＩの動作を制御する制御ＬＳＩと、を積層したマルチチップモジュールであって、前記制御ＬＳＩは、前記汎用ＬＳＩの内、同一機能を有する前記汎用ＬＳＩのそれぞれについての電力値テーブルと、前記電力値テーブルを参照して、その中で起動可能な前記汎用ＬＳＩにタスクを振り分ける選択回路とを具備したことを特徴とする。
【０００９】
また本発明は、上記マルチチップモジュールであって、前記制御ＬＳＩは、各ＬＳＩの消費電力を予め記憶した記憶部を有し、同一機能を持つＬＳＩを動作させる場合は電力の小さいＬＳＩを優先的に動作させることを特徴とする。
【００１０】
また本発明は、上記マルチチップモジュールであって、制御用ＬＳＩの上部に、同一機能を持つＬＳＩを消費電力の小さい順に重ねたことを特徴とする。
【００１１】
また本発明は、上記マルチチップモジュールであって、前記汎用ＬＳＩは、メモリ容量を持つ２つ以上のメモリを含み、前記制御用ＬＳＩは、前記メモリの消費電力を予め記憶した記憶部と、前記メモリの動作を制御する制御部と、を有する。
【００１２】
また本発明の電子機器は、上記マルチチップモジュールを搭載し、所望の処理を行う処理部を有する。
【００１３】
また本発明は、前記マルチチップモジュールが、同一の画像処理機能を有する２つの画像処理ＬＳＩと、前記画像処理ＬＳＩを制御する制御用ＬＳＩからなるマルチチップモジュールであり、前記処理部が映像表示装置を含む電子機器であって、映像入力信号が３Ｄ（次元）信号（Lch、Rch）の場合は、２つの画像処理ＬＳＩを動作させ、映像入力信号が２Ｄ信号の場合は、前記２つの画像処理ＬＳＩの内、消費電力の少ない画像処理ＬＳＩで画像処理を行い、前記映像表示装置に映像表示する。
本発明でＬＳＩとはＬＳＩチップを指すものとする。
【発明の効果】
【００１４】
上記構成によれば、マルチチップモジュールにおいてプロファイリングモジュールを搭載することなく、処理量に応じたチップ選択により、動作時の電力の最小化を図ることができ、通常設計のなされた汎用的なチップに有効に適用することが可能である。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１に係るマルチチップモジュールの構成図
【図２】実施の形態１に係るマルチチップモジュールの概念図
【図３】実施の形態１に係るマルチチップモジュールを示すブロック図
【図４】実施の形態１に係る各チップの電力値テーブルを示す図であり、（ａ）は電力値、（ｂ）は、優先順位を示す図
【図５】実施の形態１に係る制御ＬＳＩのフローチャートを示す図
【図６】実施の形態１に係る制御ＬＳＩのフローチャートを示す図
【図７】実施の形態２に係るマルチチップモジュール各チップの電力値テーブルを示す図であり、（ａ）は電力値、（ｂ）は、優先順位を示す図
【図８】実施の形態２に係る制御ＬＳＩのフローチャートを示す図
【図９】実施の形態２に係る制御ＬＳＩのフローチャートを示す図
【図１０】実施の形態３に係るマルチチップモジュールを示すブロック図
【図１１】実施の形態３に係る制御ＬＳＩのフローチャートを示す図
【図１２】実施の形態４に係るマルチチップモジュールを用いた映像機器の制御ＬＳＩを示すブロック図
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
（実施の形態１）
図１は、実施の形態１にかかるマルチチップモジュールの構成図である。図２は、同マルチチップモジュールの概念図であり、最下層に制御ＬＳＩ４を備え、その上にＬＳＩ１、ＬＳＩ２、ＬＳＩ３がシリコン貫通ビアによって積層されている。制御ＬＳＩ４は、汎用ＬＳＩ１、２、３のそれぞれについての電力値テーブル４０３を格納するとともに、電力値テーブル４０３の情報に基づき、汎用ＬＳＩ１−３を選択するメモリ選択回路４０４を具備している。５は実装基板である。制御ＬＳＩはＣＰＵを含むマイコンＬＳＩであり、ＬＳＩ１−３は同一機能を有する汎用のメモリＬＳＩである。図３に制御ＬＳＩ４の詳細な構成を示すブロック図を示す。
【００１７】
本実施の形態１のマルチチップモジュールは、図３に示すように、３つの汎用ＬＳＩ１、２、３と、これら汎用ＬＳＩ１、２、３の動作を制御する制御ＬＳＩ４とを順次、実装基板５上に積層し、それぞれバンプ１３、２３、３３、４３を介してフリップチップ接続して構成されている。この制御ＬＳＩ４は、汎用ＬＳＩ１、２、３の内、同一機能を有する汎用ＬＳＩ１、２、３のそれぞれについての電力値テーブル４０５と、電力値テーブル４０５を参照して、その中で起動可能な汎用ＬＳＩ１−３にタスクを振り分けるメモリ選択回路４０４とを具備している。
【００１８】
制御ＬＳＩ４は、メモリ選択回路４０４を含むメモリアクセスコントローラ４０３と、汎用ＣＰＵ４０１と、ハードエンジン４０２と、電力値テーブル４０５とを具備している。メモリアクセスコントローラ４０３は汎用ＣＰＵ４０１、ハードエンジン４０２とバス４０６で接続されており、メモリアクセスコントローラ４０３は、バス４０６およびメモリ選択信号を送出する信号線４０７でメモリを構成する汎用ＬＳＩ１、２、３と接続されている。
【００１９】
メモリアクセスコントローラ４０３は、汎用ＣＰＵ４０１、ハードエンジン４０２から、汎用ＬＳＩ１、２、３（メモリ）へのデータ書き込み、読み出しなどを調停しており、メモリ選択回路４０４によって汎用ＬＳＩ１〜３のいずれかが選択される。
【００２０】
また、制御ＬＳＩ４の中には、あらかじめＬＳＩ検査において積層されるＬＳＩ１−３の電力値が測定された電力値テーブル４０５が記憶部Ｍに格納されており、この電力値テーブル４０５を参照して、同一の機能を有する、積層された汎用ＬＳＩ１−３の中から最小の電力値で機能を達成することができる汎用ＬＳＩ１−３が選択される。
汎用ＬＳＩ１−３の電力値テーブルを図４に示す。図４に示すように、電力値テーブルには汎用ＬＳＩ１−３の電力値が記載されている。これらの消費電力については、事前にＬＳＩテスタを用いて代表的な動作パターン、たとえば代表的な温度及び動作条件で電力値を測定し、その結果を制御ＬＳＩ４の電力値テーブル４０５に格納しておく。電力値テーブル４０５は制御ＬＳＩ４中に集積化された不揮発メモリに格納されている。
【００２１】
そして電力値テーブル４０５に、測定された電力値を格納された制御ＬＳＩ４は、電源が投入されると、格納されている不揮発メモリからレジスタに電力値がリードされ、汎用ＬＳＩ１−３の電力値を比較し汎用ＬＳＩ１−３の使用優先順位がつけられる。その後、メモリアクセスコントローラ４０３は、その優先順位にしたがい、汎用ＬＳＩ1−３の選択をする。
【００２２】
次に、制御ＬＳＩ４の動作について、詳細に説明する。図５及び図６に、検査時及び実使用時の制御ＬＳＩ４の動作のフローチャートを示す。
まず、図５に示すように、検査が開始されると（Ｓ１００１）、制御ＬＳＩ４は、各汎用ＬＳＩ１−３の電力値を順次測定し、測定で得られた電力値を、図４（ａ）に示す、電力値テーブル４０５に格納する（Ｓ１００２）。
そして検査が終了する（Ｓ１００３）。
【００２３】
こののち、実装基板５上に制御用ＬＳＩ４、汎用ＬＳＩ３、汎用ＬＳＩ２、汎用ＬＳＩ１の順にバンプ４３、３３、２３、１３を介して接続する。なおこれらのバンプ４３、３３、２３、１３はそれぞれパッド４５、３５、２５、１５に形成されており、相対向する実装基板５、制御用ＬＳＩ４、汎用ＬＳＩ３、汎用ＬＳＩ２の貫通ビア５４、４４、３４、２４に接続されたパッド（図示せず）に接続され、基板―チップ間接続およびチップチップ間接続が達成できるようになっている。なお、ここでは最上層の汎用ＬＳＩ１にも貫通ビア１４が形成されており、３つの汎用ＬＳＩは設計仕様で製造されたものである。なお同一工程で同一の設計条件で製造された場合にも特性ばらつきが生じる場合があるため、本発明は適用可能である。
【００２４】
この状態で汎用ＬＳＩ４及び制御ＬＳＩ１−３のバンプを介して電力値を測定することにより、実装状態に近い電力値を測定することができる。また、制御ＬＳＩ４に測定機能を持たせることができる場合は実装基板５上に汎用ＬＳＩ４及び制御ＬＳＩ１−３を実装し、実装後の各制御ＬＳＩの電力値を測定することで、実使用時に、より近い電力値データを得ることができる。
【００２５】
次に、実使用時には、図６にそのフローチャートを示すように、電力値テーブルを格納された制御ＬＳＩは、電源スイッチが投入されると（Ｓ２００１）、メモリ選択回路４０４を起動し、電力値テーブル４０５内の電力値を比較し汎用ＬＳＩ１−３の優先順位を決定する（Ｓ２００２）。
例えば、電力値のみを基準にして汎用ＬＳＩを選択する場合には、図４（ｂ）に示す優先順位に従って汎用ＬＳＩを選択する。ここでは、汎用ＬＳＩ１−３の電力値がＸｍＶ、ＹｍＶ、ＺｍＶであり、Ｘ＜Ｙ＜Ｚである故、優先順位を汎用ＬＳＩ１−３の順に１−３とした。この優先順位に従い、使用する汎用ＬＳＩが一つの場合には、汎用ＬＳＩ１を選択する。そして２つの場合には汎用ＬＳＩ１及び２を選択し、３個を使用する場合には、汎用ＬＳＩ１−３を選択する。
汎用ＬＳＩ１−３の選択に際しては電力値テーブル４０５における電力値の小さいものから優先的に選択するが、加えて、リーク電流、配線容量等も考慮し、リーク電流小、配線容量小、動作電流小の出来栄えの汎用ＬＳＩ１−３を優先的に選択するようにしてもよい。
【００２６】
このようにして優先順位が決定されると、メモリ選択回路４０４で決定された優先順位に従い、メモリアクセスコントローラ４０３は汎用ＬＳＩ１−３を選択して電源電流を流し、駆動する。
【００２７】
上記構成によれば、同一機能を有する汎用ＬＳＩを積層したマルチチップモジュールにおいて、全ての同一機能の汎用ＬＳＩを動作させる必要が無い場合に、消費電力の小さい汎用ＬＳＩ１−３を優先的に動作させることにより、低消費電力化を図ることが可能である。リーク電流については、リーク電流も考慮して優先順位を選択すると、各々のＬＳＩの出来栄えにより１桁程度の電流差があるため、最大１／１０程度の電力削減効果を期待することができる。動作電流の場合は、プロセス、設計、機能により異なるが、動作電流も考慮して優先順位を選択すると、最大で約２０〜３０％程度の削減が期待できる。
また、あらかじめ格納された電力値テーブルを用いて汎用ＬＳＩを選択するため、動作初期から最適なコア（汎用ＬＳＩ）を選択することが可能である。
【００２８】
（実施の形態２）
なお、電力値テーブルについては、動作電流とリーク電流のバランスによって、低温側で電力が小さいチップと高温側で電力が小さいチップはイコールではないので、温度条件ごとにもたせるようにしても良い。本発明の実施の形態２として、使用温度に３０°と１２５℃のピークがあるような汎用ＬＳＩを用いて優先順位を決定する例について説明する。
【００２９】
例えば、使用温度に３０°と１２５℃のピークがあるような汎用ＬＳＩの場合、図７（ａ）に示すように３０°と１２５℃の場合の電力値を測定し、電力値テーブルに格納しておくようにしてもよい。図７（ｂ）に示すように、３０°のときに汎用ＬＳＩ１−３の電力量がＸｍＶ、ＹｍＶ、ＺｍＶ（Ｘ＜Ｙ＜Ｚ）、１２５℃のときに汎用ＬＳＩ１−３の電力量がＸ’ｍＶ、Ｙ‘ｍＶ、Ｚ‘ｍＶ（Ｘ’＞Ｙ‘＞Ｚ’）であったとする。このとき３０°のときの汎用ＬＳＩ１−３の優先順位は汎用ＬＳＩ１、汎用ＬＳＩ２、汎用ＬＳＩ３とする。また、１２５℃のときには汎用ＬＳＩ１−３の優先順位は汎用ＬＳＩ３、汎用ＬＳＩ２、汎用ＬＳＩ１とする。ここで使用温度とは、ＬＳＩの内部温度をいうものとする。
【００３０】
次に、制御ＬＳＩ４の動作について図８及び図９に検査時及び実使用時のフローチャートを示す。
まず、図８に示すように、検査が開始されると（Ｓ３００１）、制御ＬＳＩ４は、各汎用ＬＳＩ１−３の温度毎（３０℃、１２５℃）の電力値を順次測定し、測定で得られた電力値を電力値テーブル４０５に格納する（Ｓ３００２）。
そして検査が終了する（Ｓ３００３）。
【００３１】
次に、実使用時には、図９にそのフローチャートを示すように、電力値テーブルを格納された制御ＬＳＩは、電源スイッチが投入されると（Ｓ４００１）、温度計により温度の確認を行う（Ｓ４００２）。
【００３２】
そしてメモリ選択回路４０４を起動し、温度条件による切り替えが可能か否かを判断する（Ｓ４００３）。温度変化によりすでに選択されている汎用メモリを切り替える必要あると判断された場合には、メモリ選択回路４０４で、電力値テーブル内の実温度の値を比較し、汎用ＬＳＩ１-３の優先順位を決定する。ここで測定温度が１００℃であった場合には、１２５℃により近いものとし電力値テーブル４０５内の１２５℃の優先順位を優先順位として決定する（Ｓ４００４）。
【００３３】
例えば、電力値のみを基準にして汎用ＬＳＩを選択する場合には、図７（ｂ）に示す優先順位に従って汎用ＬＳＩを選択する。ここでは、３０℃の場合、汎用ＬＳＩ１−３の電力値がＸｍＶ、ＹｍＶ、ＺｍＶであり、Ｘ＜Ｙ＜Ｚである故、優先順位を汎用ＬＳＩ１−３の順に１−３とした。一つの場合には、汎用ＬＳＩ１を選択する。また１２５℃の場合、汎用ＬＳＩ１−３の電力値がＸ’ｍＶ、Ｙ’ｍＶ、Ｚ’ｍＶであり、Ｘ’＞Ｙ’＞Ｚ’である故、優先順位を汎用ＬＳＩ１−３の順に３−１とした。従って汎用ＬＳＩ内部の温度が３０℃に近い場合には、一つの場合には、汎用ＬＳＩ１及び２を選択する。そして２つの場合には汎用ＬＳＩ１及び２を選択し、３個を使用する場合には、汎用ＬＳＩ１−３を選択する。
【００３４】
汎用ＬＳＩ内部の温度が１２５℃に近い場合には、一つの場合には、汎用ＬＳＩ３を選択する。そして２つの場合には汎用ＬＳＩ２及び３を選択し、３個を使用する場合には、汎用ＬＳＩ１−３を選択する。
【００３５】
このように、汎用ＬＳＩ１−３の選択に際しては電力値テーブル４０５における電力値の小さいものから優先的に選択するが、さらに、リーク電流、配線容量等も考慮し、リーク電流小、配線容量小、動作電流小の出来栄えの汎用ＬＳＩ１−３を優先的に選択するようにしてもよい。
【００３６】
一方、温度変化が所定の値よりも小さく、すでに選択されている汎用メモリを切り替える必要なしと判断された場合には、再度温度確認ステップＳ４００２に戻る。
【００３７】
このようにして優先順位が決定されると、メモリ選択回路４０４で決定された優先順位に従い、メモリアクセスコントローラ４０３は汎用ＬＳＩ１-３を選択して電源電流を流し、駆動する（Ｓ４００５）。
【００３８】
上記構成によれば、同一機能を有する汎用ＬＳＩを積層したマルチチップモジュールにおいて、全ての同一機能のＬＳＩを動作させる必要が無い場合に、消費電力の小さい汎用ＬＳＩ１−３を優先的に動作させることにより、低消費電力化を図ることが可能である。リーク電流については、各々のＬＳＩの出来栄えにより１桁程度の電流差があるため、最大１／１０程度の電力削減効果を期待することができる。動作電流の場合は、プロセス、設計、機能により異なるが、最大で約２０〜３０％程度の削減が期待できる。
【００３９】
また、あらかじめ格納された電力値テーブルを用いて汎用ＬＳＩを選択するため、動作初期から最適な汎用ＬＳＩを選択することが可能である。
このようにして、より電力量の小さいマルチチップモジュールを実現することができる。
【００４０】
なお、電力値テーブルについては、チップ内に電力値を持つケースと、チップ内には優先順位のみテーブルとして持つケースとが考えられる。
【００４１】
前者は、電力テーブルをチップ内部でもってその値を比較して優先順位を決める、後者は、テスタ上で電力値を比較し、優先順位のみ格納するものである。（ここでは実際には、テスタでの電力値を元にテストプログラムで電力値を確認し、優先順位のみ格納する。）
【００４２】
（実施の形態３）
次に本発明の実施の形態３として電力値テーブルを格納していない制御ＬＳＩの場合について説明する。
図１０は、実施の形態３にかかる制御ＬＳＩのブロック図である。実施の形態１及び２で用いた制御ＬＳＩとは電力値テーブルを格納していない点において相違する。他の部分は前記実施の形態１の制御ＬＳＩと同様であり、ここでは説明を省略する。本実施の形態におけるマルチチップモジュールの構成は図１に示したものと同様、貫通ビアを用いて実装したものである。
【００４３】
本実施の形態においては、制御ＬＳＩ４上に複数の汎用ＬＳＩ１−３を積層する前にＬＳＩ検査にてこれらの汎用ＬＳＩ１−３の電力値を測定し、制御ＬＳＩ４の外部に、別途電力値テーブルを有している。そしてこの測定値を用いて電力値のもっとも小さいＬＳＩから順に制御ＬＳＩ４上に積層する。制御ＬＳＩ４には、選択回路４０４Ｓを設け、下層のものから選択するように設計を施しておく。
選択回路４０４Ｓによって、積層された汎用ＬＳＩ１−３のうち、下層のものから順にＬＳＩを選択していく。選択回路４０４Ｓは、詳細は省略するが、所望のプログラムが格納されたものである。この選択回路では、下層から順に汎用ＬＳＩを選択する。
【００４４】
なお、複数の汎用ＬＳＩ１−３を制御ＬＳＩ４上に積層する前に汎用ＬＳＩ１−３の電力値を測定して、電力値のもっとも小さいＬＳＩから順に制御ＬＳＩ４上に積層するという方法がとられているが、さらに実装してマルチチップモジュールを形成した後、実装基板５の半田ボール５３（ＢＧＡ）を介して再度個々の汎用ＬＳＩの電力値を測定できるようにすることにより、実装によるインピーダンス変化をも考慮した、高精度の電力値測定を行うことができる。
この状態で汎用ＬＳＩ４の半田ボール５３を介して電力値を測定することにより、実使用時に、より近い電力値データを得ることができることで、より適切なＬＳＩを用いた実装を実現することができる。
【００４５】
本実施の形態におけるメモリアクセス動作のフローチャートを図１１に示す。
まず、制御ＬＳＩ４は、電源スイッチが投入されると（Ｓ５００１）、メモリ選択回路４０４を起動し、選択された動作モードからメモリの必要数を判断する（Ｓ５００２）。
そして必要数に応じて、メモリ選択回路４０４は下層から汎用ＬＳＩ１-３を選択する（Ｓ５００３）。この優先順位に従い、たとえば汎用ＬＳＩを１つ使用する場合には、最下層の汎用ＬＳＩ３を、２つの場合には最下層の汎用ＬＳＩ３とその上層の汎用ＬＳＩ２とを選択する。３つの場合には汎用ＬＳＩ１−３のすべてを選択する。
【００４６】
このようにして優先順位が決定されると、メモリ選択回路４０４で決定された優先順位に従い、メモリアクセスコントローラ４０３は汎用ＬＳＩ１−３を選択して電源電流を流し、駆動する。
【００４７】
上記構成によって、同一機能を有する汎用のＬＳＩを積層したマルチチップモジュールにおいて、全ての同一機能のＬＳＩを動作させる必要が無い場合に、消費電力の小さいＬＳＩを優先的に動作させることにより、低消費電力化を図ることが可能である。また本実施の形態のマルチチップモジュールの場合には、より電力量の小さい汎用ＬＳＩを下に配置しているため、１つしか汎用ＬＳＩを使用しない場合は最も下層、すなわち、実装基板５に最も近い汎用ＬＳＩのみを使用することができる。従って、他の汎用ＬＳＩを経ることなく電流供給がなされることになり、電流の搬送経路が短くなり、更なる効率の向上を図ることが可能となる。
【００４８】
リーク電流の場合、各々のＬＳＩの出来栄えにより１桁程度の電流差があるため、最大１／１０程度の電力削減効果が期待できる。動作電流の場合は、プロセス、設計、機能により異なるが、最大で約２０〜３０％程度の削減が期待できる。
【００４９】
また、制御ＬＳＩに電力値テーブルを格納する必要がないため、その分制御ＬＳＩチップの縮小を図ることが可能である。また電力値を書き込むという検査が不要になるため、検査の簡略化を図ることができる。
【００５０】
なお、前記実施の形態では、消費電力の小さい順に汎用ＬＳＩを積層するようにしたが、消費電力の小さい順ではなく、別の順番で規則性をもたせるようにしてもよい。このように、消費電力と汎用ＬＳＩの積層の順番に規則性を持たせ、その規則に沿って消費電力の小さい汎用ＬＳＩを選択することで、電力値テーブルを用いてＬＳＩを選択するのに比べ、ＬＳＩ選択にかかる電力を削減することができ、一層の電力低減を実現することが可能である。
【００５１】
このように、順番を決めて、組み立てと設計を行うようにすることで、検査がシンプルになる。また、放熱しやすいように電力の大きいチップを上に置くようにしてもよい。
また、チップの上に放熱板を置くなどチップの上から放熱をする場合には、上側に電力値の高いチップを配すようにし、実装基板側から放熱するのであれば、下側に電力値の高いチップを配するようにするのがよい。
【００５２】
本実施の形態においては、制御ＬＳＩ及び汎用ＬＳＩの積層構造はこれらに限定されるものではなく、ＬＳＩの積層関係と各々のＬＳＩにおける消費電力との間に相互関係を持たせたものであればよく、制御ＬＳＩが最下層であっても最上層であってもよく、汎用ＬＳＩの積層順が消費電力の小さいものを最下層にしてその上に積層してもよければ、最上層にして下層に行くほど電力の大きいものとしてもよい。
【００５３】
なお、前記実施の形態では、汎用ＬＳＩが同一機能を有する1種類の汎用ＬＳＩのみである場合について説明したが、同一機能を有する複数の汎用ＬＳＩが複数組組み込まれる場合、あるいは、これに加えて別のＬＳＩが組み込まれている場合にも、それぞれについて同様の処理をし、選択順位を決定することで、容易に消費電力の低減を図ることが可能となる。
【００５４】
また、以上説明した実施の形態では、汎用ＬＳＩがメモリである場合について説明したが、積層されるＬＳＩがメモリではなく、処理機能を持つ汎用ＬＳＩを用いたマルチチップモジュールの場合は、メモリアクセスコントローラに代えてタスクコントローラを用いて、汎用ＬＳＩの使用順位を決定するようにすればよい。
【００５５】
（実施の形態４）
次に本発明の実施の形態４として映像機器への適用例について説明する。
本実施の形態の映像機器では、図１２にブロック図を示すように、同一の画像処理機能を有する２つの画像処理ＬＳＩ１０、２０と、画像処理ＬＳＩ１０、２０を制御する制御用ＬＳＩ４０からなるマルチチップモジュール１と、映像表示装置６０とを有する。この制御用ＬＳＩ４０は、映像入力信号が３Ｄ信号（Lch、Rch）の場合は、２つの画像処理ＬＳＩを動作させ、映像入力信号が２Ｄ信号の場合は、２つの画像処理ＬＳＩ１０、２０の内、消費電力の少ない画像処理ＬＳＩ４０で画像処理を行い、映像表示装置６０に映像表示するように構成されている。
【００５６】
制御ＬＳＩ４０は、タスク選択回路４０４ｐを含むタスクコントローラ４０３ｐと、汎用ＣＰＵ４０１と、ハードエンジン４０２と、電力値テーブル４０５とを具備している。タスクコントローラ４０３ｐは汎用ＣＰＵ４０１、ハードエンジン４０２とバス４０６で接続されており、タスクコントローラ４０３ｐは、バス４０６および選択信号を送出する信号線で画像処理ＬＳＩ１０、２０を構成する汎用ＬＳＩと接続されている。
【００５７】
タスクコントローラ４０３pは、汎用ＣＰＵ４０１と、ハードエンジン４０２とを用いて、画像処理ＬＳＩ１０、２０の駆動タイミングの調停をしており、タスク選択回路４０４ｐによって画像処理ＬＳＩ１０、２０のいずれかが選択される。
処理フローについては前記実施の形態１、２と同様であるためここでは説明を省略する。
【００５８】
このように本発明の実施の形態の映像機器の場合にも、同一の処理機能をもつ２つの画像処理ＬＳＩ１０、２０を用い、２次元の場合は１つ、３次元の場合は２つ使用するが、本実施の形態の映像機器では、消費電力が最小限となるように制御することができ、極めて簡単な構成で消費電力の低減を図ることが可能となる。
【００５９】
また、前記実施の形態において、汎用ＬＳＩの消費電力が小さかったとしてもすでにそのＬＳＩには別のタスクでいっぱいになっている際など、積層されている汎用ＬＳＩの状況判断をする状況判断回路など、タスクコントローラに、状況判断機能を持たせておくことで、より作業性よく制御することが可能となる。
【産業上の利用可能性】
【００６０】
本発明に係るマルチチップモジュールは、比較的簡単な構成でありながらも消費電力を低減することができ、映像機器をはじめ種々の電子機器への適用が有用である。
【符号の説明】
【００６１】
１、２、３ 汎用ＬＳＩ
４ 制御ＬＳＩ
５ 実装基板
１０、２０ 画像処理ＬＳＩ
１３、２３、３３、４３ バンプ
１４、２４、３４、４４ 貫通ビア
１５、２５、３５、４５ パッド
４０ 制御ＬＳＩ
５３ 半田ボール
６０ 表示装置
４０１ 汎用ＣＰＵ
４０２ ハードエンジン
４０３ メモリアクセスコントローラ
４０３ｐ タスクコントローラ
４０４ メモリ選択回路
４０４ｐ タスク選択回路
４０５ 電力値テーブル
４０６ メモリバス
４０７ メモリ選択信号
【技術分野】
【０００１】
本発明は、マルチチップモジュールおよびこれを備えた電子機器に係り、特に、汎用的な複数のチップを積層するマルチチップモジュールを備えた電子機器における消費電力の低減に関する。
【背景技術】
【０００２】
近年、実装面積向上および接続部（ＩＦ）の遅延バラツキ抑制、ＩＦの低電力化のため、複数のチップを、ワイヤボンドではなくマイクロバンプ、ＴＳＶ（Si貫通電極：Through-Silicon Via)／ワイヤレスＴＳＶなどのワイヤレス実装技術を用いて実装するマルチチップモジュール、１つの半導体基板上に複数のプロセッサコアを搭載する多コアプロセッサが開発されている（例えば特許文献１）。
特許文献１の多コアプロセッサにおいては、個々のコアの特性バラツキおよび経時的な特性変化への対応として、複数のプロセッサコアの各コアの特性を動的にプロファイリングし、プロファイリングの結果に応じて複数のコアを選択して動作させる構成をとっている。
【０００３】
また、高性能化と低消費電力及び低リーク電力との両立を図るために、高性能のＣＰＵと低消費電力のＣＰＵとを、処理内容に応じていずれのＣＰＵを使用するのが最適かを判断するようにした半導体集積回路装置も提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表2009-510618号
【特許文献２】特開2002-288150号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、汎用的な複数のチップを積層するマルチチップモジュールにおいては、同一機能のチップを積層した場合であっても、それぞれのチップの出来栄えによって消費する電力に差が発生する。上記多コアプロセッサのようにプロファイリングモジュールを用いて各コアの特性を測定して選択する方法を、同一機能のチップが複数搭載されるマルチチップモジュールに適用する場合、消費電力の最小化が出来ないという問題がある。またプロファイリングモジュールには、遅延モニタおよび電流モニタが必要となる。たとえば、遅延モニタは、FF（フリップフロップ回路）間に代表回路を挟んで電圧、周波数などを変化させてPass／Fail判定することで、その回路の実力を確認する回路などの仕組みが必要になる。代表回路を何にするかはノウハウであり、電流モニタは、電圧モニタ回路を搭載して電流値の大小関係を予測したり、遅延モニタからリーク電流の大小関係を予測したりする必要があるため、簡単なデジタル回路で構成するのは不可能である。
以上のような状況であり、汎用チップでこのように複雑な回路を用いるとチップコストがかさむため、量産保障も難しい上、開発費が膨大となる。従って、プロファイリングモジュールを、汎用的なチップに適用するのは困難であるという問題がある。
【０００６】
更に、各チップの消費電力を動的にプロファイリングするために電力を使用することになり、そのために消費電力がさらに増大するという問題がある。
【０００７】
本発明は、前記実情に鑑みてなされたもので、プロファイリングモジュールを搭載することなく処理量に応じたチップ選択により動作時の電力の最小化を測ることが可能なマルチチップモジュールを実現することを目的とする。
【課題を解決するための手段】
【０００８】
そこで本発明は、２以上の汎用ＬＳＩと、前記汎用ＬＳＩの動作を制御する制御ＬＳＩと、を積層したマルチチップモジュールであって、前記制御ＬＳＩは、前記汎用ＬＳＩの内、同一機能を有する前記汎用ＬＳＩのそれぞれについての電力値テーブルと、前記電力値テーブルを参照して、その中で起動可能な前記汎用ＬＳＩにタスクを振り分ける選択回路とを具備したことを特徴とする。
【０００９】
また本発明は、上記マルチチップモジュールであって、前記制御ＬＳＩは、各ＬＳＩの消費電力を予め記憶した記憶部を有し、同一機能を持つＬＳＩを動作させる場合は電力の小さいＬＳＩを優先的に動作させることを特徴とする。
【００１０】
また本発明は、上記マルチチップモジュールであって、制御用ＬＳＩの上部に、同一機能を持つＬＳＩを消費電力の小さい順に重ねたことを特徴とする。
【００１１】
また本発明は、上記マルチチップモジュールであって、前記汎用ＬＳＩは、メモリ容量を持つ２つ以上のメモリを含み、前記制御用ＬＳＩは、前記メモリの消費電力を予め記憶した記憶部と、前記メモリの動作を制御する制御部と、を有する。
【００１２】
また本発明の電子機器は、上記マルチチップモジュールを搭載し、所望の処理を行う処理部を有する。
【００１３】
また本発明は、前記マルチチップモジュールが、同一の画像処理機能を有する２つの画像処理ＬＳＩと、前記画像処理ＬＳＩを制御する制御用ＬＳＩからなるマルチチップモジュールであり、前記処理部が映像表示装置を含む電子機器であって、映像入力信号が３Ｄ（次元）信号（Lch、Rch）の場合は、２つの画像処理ＬＳＩを動作させ、映像入力信号が２Ｄ信号の場合は、前記２つの画像処理ＬＳＩの内、消費電力の少ない画像処理ＬＳＩで画像処理を行い、前記映像表示装置に映像表示する。
本発明でＬＳＩとはＬＳＩチップを指すものとする。
【発明の効果】
【００１４】
上記構成によれば、マルチチップモジュールにおいてプロファイリングモジュールを搭載することなく、処理量に応じたチップ選択により、動作時の電力の最小化を図ることができ、通常設計のなされた汎用的なチップに有効に適用することが可能である。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１に係るマルチチップモジュールの構成図
【図２】実施の形態１に係るマルチチップモジュールの概念図
【図３】実施の形態１に係るマルチチップモジュールを示すブロック図
【図４】実施の形態１に係る各チップの電力値テーブルを示す図であり、（ａ）は電力値、（ｂ）は、優先順位を示す図
【図５】実施の形態１に係る制御ＬＳＩのフローチャートを示す図
【図６】実施の形態１に係る制御ＬＳＩのフローチャートを示す図
【図７】実施の形態２に係るマルチチップモジュール各チップの電力値テーブルを示す図であり、（ａ）は電力値、（ｂ）は、優先順位を示す図
【図８】実施の形態２に係る制御ＬＳＩのフローチャートを示す図
【図９】実施の形態２に係る制御ＬＳＩのフローチャートを示す図
【図１０】実施の形態３に係るマルチチップモジュールを示すブロック図
【図１１】実施の形態３に係る制御ＬＳＩのフローチャートを示す図
【図１２】実施の形態４に係るマルチチップモジュールを用いた映像機器の制御ＬＳＩを示すブロック図
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
（実施の形態１）
図１は、実施の形態１にかかるマルチチップモジュールの構成図である。図２は、同マルチチップモジュールの概念図であり、最下層に制御ＬＳＩ４を備え、その上にＬＳＩ１、ＬＳＩ２、ＬＳＩ３がシリコン貫通ビアによって積層されている。制御ＬＳＩ４は、汎用ＬＳＩ１、２、３のそれぞれについての電力値テーブル４０３を格納するとともに、電力値テーブル４０３の情報に基づき、汎用ＬＳＩ１−３を選択するメモリ選択回路４０４を具備している。５は実装基板である。制御ＬＳＩはＣＰＵを含むマイコンＬＳＩであり、ＬＳＩ１−３は同一機能を有する汎用のメモリＬＳＩである。図３に制御ＬＳＩ４の詳細な構成を示すブロック図を示す。
【００１７】
本実施の形態１のマルチチップモジュールは、図３に示すように、３つの汎用ＬＳＩ１、２、３と、これら汎用ＬＳＩ１、２、３の動作を制御する制御ＬＳＩ４とを順次、実装基板５上に積層し、それぞれバンプ１３、２３、３３、４３を介してフリップチップ接続して構成されている。この制御ＬＳＩ４は、汎用ＬＳＩ１、２、３の内、同一機能を有する汎用ＬＳＩ１、２、３のそれぞれについての電力値テーブル４０５と、電力値テーブル４０５を参照して、その中で起動可能な汎用ＬＳＩ１−３にタスクを振り分けるメモリ選択回路４０４とを具備している。
【００１８】
制御ＬＳＩ４は、メモリ選択回路４０４を含むメモリアクセスコントローラ４０３と、汎用ＣＰＵ４０１と、ハードエンジン４０２と、電力値テーブル４０５とを具備している。メモリアクセスコントローラ４０３は汎用ＣＰＵ４０１、ハードエンジン４０２とバス４０６で接続されており、メモリアクセスコントローラ４０３は、バス４０６およびメモリ選択信号を送出する信号線４０７でメモリを構成する汎用ＬＳＩ１、２、３と接続されている。
【００１９】
メモリアクセスコントローラ４０３は、汎用ＣＰＵ４０１、ハードエンジン４０２から、汎用ＬＳＩ１、２、３（メモリ）へのデータ書き込み、読み出しなどを調停しており、メモリ選択回路４０４によって汎用ＬＳＩ１〜３のいずれかが選択される。
【００２０】
また、制御ＬＳＩ４の中には、あらかじめＬＳＩ検査において積層されるＬＳＩ１−３の電力値が測定された電力値テーブル４０５が記憶部Ｍに格納されており、この電力値テーブル４０５を参照して、同一の機能を有する、積層された汎用ＬＳＩ１−３の中から最小の電力値で機能を達成することができる汎用ＬＳＩ１−３が選択される。
汎用ＬＳＩ１−３の電力値テーブルを図４に示す。図４に示すように、電力値テーブルには汎用ＬＳＩ１−３の電力値が記載されている。これらの消費電力については、事前にＬＳＩテスタを用いて代表的な動作パターン、たとえば代表的な温度及び動作条件で電力値を測定し、その結果を制御ＬＳＩ４の電力値テーブル４０５に格納しておく。電力値テーブル４０５は制御ＬＳＩ４中に集積化された不揮発メモリに格納されている。
【００２１】
そして電力値テーブル４０５に、測定された電力値を格納された制御ＬＳＩ４は、電源が投入されると、格納されている不揮発メモリからレジスタに電力値がリードされ、汎用ＬＳＩ１−３の電力値を比較し汎用ＬＳＩ１−３の使用優先順位がつけられる。その後、メモリアクセスコントローラ４０３は、その優先順位にしたがい、汎用ＬＳＩ1−３の選択をする。
【００２２】
次に、制御ＬＳＩ４の動作について、詳細に説明する。図５及び図６に、検査時及び実使用時の制御ＬＳＩ４の動作のフローチャートを示す。
まず、図５に示すように、検査が開始されると（Ｓ１００１）、制御ＬＳＩ４は、各汎用ＬＳＩ１−３の電力値を順次測定し、測定で得られた電力値を、図４（ａ）に示す、電力値テーブル４０５に格納する（Ｓ１００２）。
そして検査が終了する（Ｓ１００３）。
【００２３】
こののち、実装基板５上に制御用ＬＳＩ４、汎用ＬＳＩ３、汎用ＬＳＩ２、汎用ＬＳＩ１の順にバンプ４３、３３、２３、１３を介して接続する。なおこれらのバンプ４３、３３、２３、１３はそれぞれパッド４５、３５、２５、１５に形成されており、相対向する実装基板５、制御用ＬＳＩ４、汎用ＬＳＩ３、汎用ＬＳＩ２の貫通ビア５４、４４、３４、２４に接続されたパッド（図示せず）に接続され、基板―チップ間接続およびチップチップ間接続が達成できるようになっている。なお、ここでは最上層の汎用ＬＳＩ１にも貫通ビア１４が形成されており、３つの汎用ＬＳＩは設計仕様で製造されたものである。なお同一工程で同一の設計条件で製造された場合にも特性ばらつきが生じる場合があるため、本発明は適用可能である。
【００２４】
この状態で汎用ＬＳＩ４及び制御ＬＳＩ１−３のバンプを介して電力値を測定することにより、実装状態に近い電力値を測定することができる。また、制御ＬＳＩ４に測定機能を持たせることができる場合は実装基板５上に汎用ＬＳＩ４及び制御ＬＳＩ１−３を実装し、実装後の各制御ＬＳＩの電力値を測定することで、実使用時に、より近い電力値データを得ることができる。
【００２５】
次に、実使用時には、図６にそのフローチャートを示すように、電力値テーブルを格納された制御ＬＳＩは、電源スイッチが投入されると（Ｓ２００１）、メモリ選択回路４０４を起動し、電力値テーブル４０５内の電力値を比較し汎用ＬＳＩ１−３の優先順位を決定する（Ｓ２００２）。
例えば、電力値のみを基準にして汎用ＬＳＩを選択する場合には、図４（ｂ）に示す優先順位に従って汎用ＬＳＩを選択する。ここでは、汎用ＬＳＩ１−３の電力値がＸｍＶ、ＹｍＶ、ＺｍＶであり、Ｘ＜Ｙ＜Ｚである故、優先順位を汎用ＬＳＩ１−３の順に１−３とした。この優先順位に従い、使用する汎用ＬＳＩが一つの場合には、汎用ＬＳＩ１を選択する。そして２つの場合には汎用ＬＳＩ１及び２を選択し、３個を使用する場合には、汎用ＬＳＩ１−３を選択する。
汎用ＬＳＩ１−３の選択に際しては電力値テーブル４０５における電力値の小さいものから優先的に選択するが、加えて、リーク電流、配線容量等も考慮し、リーク電流小、配線容量小、動作電流小の出来栄えの汎用ＬＳＩ１−３を優先的に選択するようにしてもよい。
【００２６】
このようにして優先順位が決定されると、メモリ選択回路４０４で決定された優先順位に従い、メモリアクセスコントローラ４０３は汎用ＬＳＩ１−３を選択して電源電流を流し、駆動する。
【００２７】
上記構成によれば、同一機能を有する汎用ＬＳＩを積層したマルチチップモジュールにおいて、全ての同一機能の汎用ＬＳＩを動作させる必要が無い場合に、消費電力の小さい汎用ＬＳＩ１−３を優先的に動作させることにより、低消費電力化を図ることが可能である。リーク電流については、リーク電流も考慮して優先順位を選択すると、各々のＬＳＩの出来栄えにより１桁程度の電流差があるため、最大１／１０程度の電力削減効果を期待することができる。動作電流の場合は、プロセス、設計、機能により異なるが、動作電流も考慮して優先順位を選択すると、最大で約２０〜３０％程度の削減が期待できる。
また、あらかじめ格納された電力値テーブルを用いて汎用ＬＳＩを選択するため、動作初期から最適なコア（汎用ＬＳＩ）を選択することが可能である。
【００２８】
（実施の形態２）
なお、電力値テーブルについては、動作電流とリーク電流のバランスによって、低温側で電力が小さいチップと高温側で電力が小さいチップはイコールではないので、温度条件ごとにもたせるようにしても良い。本発明の実施の形態２として、使用温度に３０°と１２５℃のピークがあるような汎用ＬＳＩを用いて優先順位を決定する例について説明する。
【００２９】
例えば、使用温度に３０°と１２５℃のピークがあるような汎用ＬＳＩの場合、図７（ａ）に示すように３０°と１２５℃の場合の電力値を測定し、電力値テーブルに格納しておくようにしてもよい。図７（ｂ）に示すように、３０°のときに汎用ＬＳＩ１−３の電力量がＸｍＶ、ＹｍＶ、ＺｍＶ（Ｘ＜Ｙ＜Ｚ）、１２５℃のときに汎用ＬＳＩ１−３の電力量がＸ’ｍＶ、Ｙ‘ｍＶ、Ｚ‘ｍＶ（Ｘ’＞Ｙ‘＞Ｚ’）であったとする。このとき３０°のときの汎用ＬＳＩ１−３の優先順位は汎用ＬＳＩ１、汎用ＬＳＩ２、汎用ＬＳＩ３とする。また、１２５℃のときには汎用ＬＳＩ１−３の優先順位は汎用ＬＳＩ３、汎用ＬＳＩ２、汎用ＬＳＩ１とする。ここで使用温度とは、ＬＳＩの内部温度をいうものとする。
【００３０】
次に、制御ＬＳＩ４の動作について図８及び図９に検査時及び実使用時のフローチャートを示す。
まず、図８に示すように、検査が開始されると（Ｓ３００１）、制御ＬＳＩ４は、各汎用ＬＳＩ１−３の温度毎（３０℃、１２５℃）の電力値を順次測定し、測定で得られた電力値を電力値テーブル４０５に格納する（Ｓ３００２）。
そして検査が終了する（Ｓ３００３）。
【００３１】
次に、実使用時には、図９にそのフローチャートを示すように、電力値テーブルを格納された制御ＬＳＩは、電源スイッチが投入されると（Ｓ４００１）、温度計により温度の確認を行う（Ｓ４００２）。
【００３２】
そしてメモリ選択回路４０４を起動し、温度条件による切り替えが可能か否かを判断する（Ｓ４００３）。温度変化によりすでに選択されている汎用メモリを切り替える必要あると判断された場合には、メモリ選択回路４０４で、電力値テーブル内の実温度の値を比較し、汎用ＬＳＩ１-３の優先順位を決定する。ここで測定温度が１００℃であった場合には、１２５℃により近いものとし電力値テーブル４０５内の１２５℃の優先順位を優先順位として決定する（Ｓ４００４）。
【００３３】
例えば、電力値のみを基準にして汎用ＬＳＩを選択する場合には、図７（ｂ）に示す優先順位に従って汎用ＬＳＩを選択する。ここでは、３０℃の場合、汎用ＬＳＩ１−３の電力値がＸｍＶ、ＹｍＶ、ＺｍＶであり、Ｘ＜Ｙ＜Ｚである故、優先順位を汎用ＬＳＩ１−３の順に１−３とした。一つの場合には、汎用ＬＳＩ１を選択する。また１２５℃の場合、汎用ＬＳＩ１−３の電力値がＸ’ｍＶ、Ｙ’ｍＶ、Ｚ’ｍＶであり、Ｘ’＞Ｙ’＞Ｚ’である故、優先順位を汎用ＬＳＩ１−３の順に３−１とした。従って汎用ＬＳＩ内部の温度が３０℃に近い場合には、一つの場合には、汎用ＬＳＩ１及び２を選択する。そして２つの場合には汎用ＬＳＩ１及び２を選択し、３個を使用する場合には、汎用ＬＳＩ１−３を選択する。
【００３４】
汎用ＬＳＩ内部の温度が１２５℃に近い場合には、一つの場合には、汎用ＬＳＩ３を選択する。そして２つの場合には汎用ＬＳＩ２及び３を選択し、３個を使用する場合には、汎用ＬＳＩ１−３を選択する。
【００３５】
このように、汎用ＬＳＩ１−３の選択に際しては電力値テーブル４０５における電力値の小さいものから優先的に選択するが、さらに、リーク電流、配線容量等も考慮し、リーク電流小、配線容量小、動作電流小の出来栄えの汎用ＬＳＩ１−３を優先的に選択するようにしてもよい。
【００３６】
一方、温度変化が所定の値よりも小さく、すでに選択されている汎用メモリを切り替える必要なしと判断された場合には、再度温度確認ステップＳ４００２に戻る。
【００３７】
このようにして優先順位が決定されると、メモリ選択回路４０４で決定された優先順位に従い、メモリアクセスコントローラ４０３は汎用ＬＳＩ１-３を選択して電源電流を流し、駆動する（Ｓ４００５）。
【００３８】
上記構成によれば、同一機能を有する汎用ＬＳＩを積層したマルチチップモジュールにおいて、全ての同一機能のＬＳＩを動作させる必要が無い場合に、消費電力の小さい汎用ＬＳＩ１−３を優先的に動作させることにより、低消費電力化を図ることが可能である。リーク電流については、各々のＬＳＩの出来栄えにより１桁程度の電流差があるため、最大１／１０程度の電力削減効果を期待することができる。動作電流の場合は、プロセス、設計、機能により異なるが、最大で約２０〜３０％程度の削減が期待できる。
【００３９】
また、あらかじめ格納された電力値テーブルを用いて汎用ＬＳＩを選択するため、動作初期から最適な汎用ＬＳＩを選択することが可能である。
このようにして、より電力量の小さいマルチチップモジュールを実現することができる。
【００４０】
なお、電力値テーブルについては、チップ内に電力値を持つケースと、チップ内には優先順位のみテーブルとして持つケースとが考えられる。
【００４１】
前者は、電力テーブルをチップ内部でもってその値を比較して優先順位を決める、後者は、テスタ上で電力値を比較し、優先順位のみ格納するものである。（ここでは実際には、テスタでの電力値を元にテストプログラムで電力値を確認し、優先順位のみ格納する。）
【００４２】
（実施の形態３）
次に本発明の実施の形態３として電力値テーブルを格納していない制御ＬＳＩの場合について説明する。
図１０は、実施の形態３にかかる制御ＬＳＩのブロック図である。実施の形態１及び２で用いた制御ＬＳＩとは電力値テーブルを格納していない点において相違する。他の部分は前記実施の形態１の制御ＬＳＩと同様であり、ここでは説明を省略する。本実施の形態におけるマルチチップモジュールの構成は図１に示したものと同様、貫通ビアを用いて実装したものである。
【００４３】
本実施の形態においては、制御ＬＳＩ４上に複数の汎用ＬＳＩ１−３を積層する前にＬＳＩ検査にてこれらの汎用ＬＳＩ１−３の電力値を測定し、制御ＬＳＩ４の外部に、別途電力値テーブルを有している。そしてこの測定値を用いて電力値のもっとも小さいＬＳＩから順に制御ＬＳＩ４上に積層する。制御ＬＳＩ４には、選択回路４０４Ｓを設け、下層のものから選択するように設計を施しておく。
選択回路４０４Ｓによって、積層された汎用ＬＳＩ１−３のうち、下層のものから順にＬＳＩを選択していく。選択回路４０４Ｓは、詳細は省略するが、所望のプログラムが格納されたものである。この選択回路では、下層から順に汎用ＬＳＩを選択する。
【００４４】
なお、複数の汎用ＬＳＩ１−３を制御ＬＳＩ４上に積層する前に汎用ＬＳＩ１−３の電力値を測定して、電力値のもっとも小さいＬＳＩから順に制御ＬＳＩ４上に積層するという方法がとられているが、さらに実装してマルチチップモジュールを形成した後、実装基板５の半田ボール５３（ＢＧＡ）を介して再度個々の汎用ＬＳＩの電力値を測定できるようにすることにより、実装によるインピーダンス変化をも考慮した、高精度の電力値測定を行うことができる。
この状態で汎用ＬＳＩ４の半田ボール５３を介して電力値を測定することにより、実使用時に、より近い電力値データを得ることができることで、より適切なＬＳＩを用いた実装を実現することができる。
【００４５】
本実施の形態におけるメモリアクセス動作のフローチャートを図１１に示す。
まず、制御ＬＳＩ４は、電源スイッチが投入されると（Ｓ５００１）、メモリ選択回路４０４を起動し、選択された動作モードからメモリの必要数を判断する（Ｓ５００２）。
そして必要数に応じて、メモリ選択回路４０４は下層から汎用ＬＳＩ１-３を選択する（Ｓ５００３）。この優先順位に従い、たとえば汎用ＬＳＩを１つ使用する場合には、最下層の汎用ＬＳＩ３を、２つの場合には最下層の汎用ＬＳＩ３とその上層の汎用ＬＳＩ２とを選択する。３つの場合には汎用ＬＳＩ１−３のすべてを選択する。
【００４６】
このようにして優先順位が決定されると、メモリ選択回路４０４で決定された優先順位に従い、メモリアクセスコントローラ４０３は汎用ＬＳＩ１−３を選択して電源電流を流し、駆動する。
【００４７】
上記構成によって、同一機能を有する汎用のＬＳＩを積層したマルチチップモジュールにおいて、全ての同一機能のＬＳＩを動作させる必要が無い場合に、消費電力の小さいＬＳＩを優先的に動作させることにより、低消費電力化を図ることが可能である。また本実施の形態のマルチチップモジュールの場合には、より電力量の小さい汎用ＬＳＩを下に配置しているため、１つしか汎用ＬＳＩを使用しない場合は最も下層、すなわち、実装基板５に最も近い汎用ＬＳＩのみを使用することができる。従って、他の汎用ＬＳＩを経ることなく電流供給がなされることになり、電流の搬送経路が短くなり、更なる効率の向上を図ることが可能となる。
【００４８】
リーク電流の場合、各々のＬＳＩの出来栄えにより１桁程度の電流差があるため、最大１／１０程度の電力削減効果が期待できる。動作電流の場合は、プロセス、設計、機能により異なるが、最大で約２０〜３０％程度の削減が期待できる。
【００４９】
また、制御ＬＳＩに電力値テーブルを格納する必要がないため、その分制御ＬＳＩチップの縮小を図ることが可能である。また電力値を書き込むという検査が不要になるため、検査の簡略化を図ることができる。
【００５０】
なお、前記実施の形態では、消費電力の小さい順に汎用ＬＳＩを積層するようにしたが、消費電力の小さい順ではなく、別の順番で規則性をもたせるようにしてもよい。このように、消費電力と汎用ＬＳＩの積層の順番に規則性を持たせ、その規則に沿って消費電力の小さい汎用ＬＳＩを選択することで、電力値テーブルを用いてＬＳＩを選択するのに比べ、ＬＳＩ選択にかかる電力を削減することができ、一層の電力低減を実現することが可能である。
【００５１】
このように、順番を決めて、組み立てと設計を行うようにすることで、検査がシンプルになる。また、放熱しやすいように電力の大きいチップを上に置くようにしてもよい。
また、チップの上に放熱板を置くなどチップの上から放熱をする場合には、上側に電力値の高いチップを配すようにし、実装基板側から放熱するのであれば、下側に電力値の高いチップを配するようにするのがよい。
【００５２】
本実施の形態においては、制御ＬＳＩ及び汎用ＬＳＩの積層構造はこれらに限定されるものではなく、ＬＳＩの積層関係と各々のＬＳＩにおける消費電力との間に相互関係を持たせたものであればよく、制御ＬＳＩが最下層であっても最上層であってもよく、汎用ＬＳＩの積層順が消費電力の小さいものを最下層にしてその上に積層してもよければ、最上層にして下層に行くほど電力の大きいものとしてもよい。
【００５３】
なお、前記実施の形態では、汎用ＬＳＩが同一機能を有する1種類の汎用ＬＳＩのみである場合について説明したが、同一機能を有する複数の汎用ＬＳＩが複数組組み込まれる場合、あるいは、これに加えて別のＬＳＩが組み込まれている場合にも、それぞれについて同様の処理をし、選択順位を決定することで、容易に消費電力の低減を図ることが可能となる。
【００５４】
また、以上説明した実施の形態では、汎用ＬＳＩがメモリである場合について説明したが、積層されるＬＳＩがメモリではなく、処理機能を持つ汎用ＬＳＩを用いたマルチチップモジュールの場合は、メモリアクセスコントローラに代えてタスクコントローラを用いて、汎用ＬＳＩの使用順位を決定するようにすればよい。
【００５５】
（実施の形態４）
次に本発明の実施の形態４として映像機器への適用例について説明する。
本実施の形態の映像機器では、図１２にブロック図を示すように、同一の画像処理機能を有する２つの画像処理ＬＳＩ１０、２０と、画像処理ＬＳＩ１０、２０を制御する制御用ＬＳＩ４０からなるマルチチップモジュール１と、映像表示装置６０とを有する。この制御用ＬＳＩ４０は、映像入力信号が３Ｄ信号（Lch、Rch）の場合は、２つの画像処理ＬＳＩを動作させ、映像入力信号が２Ｄ信号の場合は、２つの画像処理ＬＳＩ１０、２０の内、消費電力の少ない画像処理ＬＳＩ４０で画像処理を行い、映像表示装置６０に映像表示するように構成されている。
【００５６】
制御ＬＳＩ４０は、タスク選択回路４０４ｐを含むタスクコントローラ４０３ｐと、汎用ＣＰＵ４０１と、ハードエンジン４０２と、電力値テーブル４０５とを具備している。タスクコントローラ４０３ｐは汎用ＣＰＵ４０１、ハードエンジン４０２とバス４０６で接続されており、タスクコントローラ４０３ｐは、バス４０６および選択信号を送出する信号線で画像処理ＬＳＩ１０、２０を構成する汎用ＬＳＩと接続されている。
【００５７】
タスクコントローラ４０３pは、汎用ＣＰＵ４０１と、ハードエンジン４０２とを用いて、画像処理ＬＳＩ１０、２０の駆動タイミングの調停をしており、タスク選択回路４０４ｐによって画像処理ＬＳＩ１０、２０のいずれかが選択される。
処理フローについては前記実施の形態１、２と同様であるためここでは説明を省略する。
【００５８】
このように本発明の実施の形態の映像機器の場合にも、同一の処理機能をもつ２つの画像処理ＬＳＩ１０、２０を用い、２次元の場合は１つ、３次元の場合は２つ使用するが、本実施の形態の映像機器では、消費電力が最小限となるように制御することができ、極めて簡単な構成で消費電力の低減を図ることが可能となる。
【００５９】
また、前記実施の形態において、汎用ＬＳＩの消費電力が小さかったとしてもすでにそのＬＳＩには別のタスクでいっぱいになっている際など、積層されている汎用ＬＳＩの状況判断をする状況判断回路など、タスクコントローラに、状況判断機能を持たせておくことで、より作業性よく制御することが可能となる。
【産業上の利用可能性】
【００６０】
本発明に係るマルチチップモジュールは、比較的簡単な構成でありながらも消費電力を低減することができ、映像機器をはじめ種々の電子機器への適用が有用である。
【符号の説明】
【００６１】
１、２、３ 汎用ＬＳＩ
４ 制御ＬＳＩ
５ 実装基板
１０、２０ 画像処理ＬＳＩ
１３、２３、３３、４３ バンプ
１４、２４、３４、４４ 貫通ビア
１５、２５、３５、４５ パッド
４０ 制御ＬＳＩ
５３ 半田ボール
６０ 表示装置
４０１ 汎用ＣＰＵ
４０２ ハードエンジン
４０３ メモリアクセスコントローラ
４０３ｐ タスクコントローラ
４０４ メモリ選択回路
４０４ｐ タスク選択回路
４０５ 電力値テーブル
４０６ メモリバス
４０７ メモリ選択信号
【特許請求の範囲】
【請求項１】
２以上の汎用ＬＳＩと、
前記汎用ＬＳＩの動作を制御する制御ＬＳＩと、
を積層したマルチチップモジュールであって、
前記制御ＬＳＩは、前記汎用ＬＳＩの内、同一機能を有する前記汎用ＬＳＩのそれぞれについての電力値テーブルと、前記電力値テーブルを参照して、その中で起動可能な前記汎用ＬＳＩにタスクを振り分ける選択回路とを具備したマルチチップモジュール。
【請求項２】
請求項１に記載のマルチチップモジュールであって、
前記制御ＬＳＩは、各ＬＳＩの消費電力を予め記憶した記憶部を有し、
同一機能を持つＬＳＩを動作させる場合は電力の小さいＬＳＩを優先的に動作させるマルチチップモジュール。
【請求項３】
請求項１に記載のマルチチップモジュールであって、
制御用ＬＳＩの上部に、同一機能を持つＬＳＩを消費電力の小さい順に重ねたマルチチップモジュール。
【請求項４】
請求項１乃至３のいずれか１項に記載のマルチチップモジュールであって、
前記汎用ＬＳＩは、メモリ容量を持つ２つ以上のメモリを含み、
前記制御用ＬＳＩは、
前記メモリの消費電力を予め記憶した記憶部と、
前記メモリの動作を制御する制御部と、を有するマルチチップモジュール。
【請求項５】
請求項１乃至４のいずれか１項に記載のマルチチップモジュールを搭載し、
所望の処理を行う処理部とを有する電子機器。
【請求項６】
請求項５に記載の電子機器であって、
前記マルチチップモジュールが、
同一の画像処理機能を有する２つの画像処理ＬＳＩと、
前記画像処理ＬＳＩを制御する制御用ＬＳＩからなるマルチチップモジュールであり、
前記処理部が映像表示装置を含む電子機器であって
映像入力信号が３Ｄ信号（Lch、Rch）の場合は、２つの画像処理ＬＳＩを動作させ、
映像入力信号が２Ｄ信号の場合は、前記２つの画像処理ＬＳＩの内、消費電力の少ない画像処理ＬＳＩで画像処理を行い、前記映像表示装置に映像表示する映像機器。
【請求項１】
２以上の汎用ＬＳＩと、
前記汎用ＬＳＩの動作を制御する制御ＬＳＩと、
を積層したマルチチップモジュールであって、
前記制御ＬＳＩは、前記汎用ＬＳＩの内、同一機能を有する前記汎用ＬＳＩのそれぞれについての電力値テーブルと、前記電力値テーブルを参照して、その中で起動可能な前記汎用ＬＳＩにタスクを振り分ける選択回路とを具備したマルチチップモジュール。
【請求項２】
請求項１に記載のマルチチップモジュールであって、
前記制御ＬＳＩは、各ＬＳＩの消費電力を予め記憶した記憶部を有し、
同一機能を持つＬＳＩを動作させる場合は電力の小さいＬＳＩを優先的に動作させるマルチチップモジュール。
【請求項３】
請求項１に記載のマルチチップモジュールであって、
制御用ＬＳＩの上部に、同一機能を持つＬＳＩを消費電力の小さい順に重ねたマルチチップモジュール。
【請求項４】
請求項１乃至３のいずれか１項に記載のマルチチップモジュールであって、
前記汎用ＬＳＩは、メモリ容量を持つ２つ以上のメモリを含み、
前記制御用ＬＳＩは、
前記メモリの消費電力を予め記憶した記憶部と、
前記メモリの動作を制御する制御部と、を有するマルチチップモジュール。
【請求項５】
請求項１乃至４のいずれか１項に記載のマルチチップモジュールを搭載し、
所望の処理を行う処理部とを有する電子機器。
【請求項６】
請求項５に記載の電子機器であって、
前記マルチチップモジュールが、
同一の画像処理機能を有する２つの画像処理ＬＳＩと、
前記画像処理ＬＳＩを制御する制御用ＬＳＩからなるマルチチップモジュールであり、
前記処理部が映像表示装置を含む電子機器であって
映像入力信号が３Ｄ信号（Lch、Rch）の場合は、２つの画像処理ＬＳＩを動作させ、
映像入力信号が２Ｄ信号の場合は、前記２つの画像処理ＬＳＩの内、消費電力の少ない画像処理ＬＳＩで画像処理を行い、前記映像表示装置に映像表示する映像機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−６５０７６（Ｐ２０１３−６５０７６Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０１９４５（Ｐ２０１１−２０１９４５）
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]