マルチプロセッサシステム
【課題】メモリカードが接続されるデータプロセッサ以外のデータプロセッサから、処理を妨害せずにメモリカードに容易にアクセス可能なマルチプロセッサシステムの実現。
【解決手段】データプロセッサ21A,21Bを備えるマルチプロセッサシステムであって、第１データプロセッサ21Aは、メモリカードインターフェース25と、第１通信インターフェース26Aと、第１バッファ32Aと、を備え、他のデータプロセッサ21Bは、第２通信インターフェース26Bを備え、他のデータプロセッサ21Bがメモリカードからデータを読み出す時には、第１データプロセッサ21Aは、処理状態に応じてメモリカード29のデータを読み出して第１バッファ32Aに一時的に記憶した後送信し、メモリカードにデータを書き込む時には、第１データプロセッサ21Aの処理状態にかかわりなく、他のデータプロセッサからのデータを第１バッファ32Aに記憶し、処理状態に応じてメモリカードに書き込む。
【解決手段】データプロセッサ21A,21Bを備えるマルチプロセッサシステムであって、第１データプロセッサ21Aは、メモリカードインターフェース25と、第１通信インターフェース26Aと、第１バッファ32Aと、を備え、他のデータプロセッサ21Bは、第２通信インターフェース26Bを備え、他のデータプロセッサ21Bがメモリカードからデータを読み出す時には、第１データプロセッサ21Aは、処理状態に応じてメモリカード29のデータを読み出して第１バッファ32Aに一時的に記憶した後送信し、メモリカードにデータを書き込む時には、第１データプロセッサ21Aの処理状態にかかわりなく、他のデータプロセッサからのデータを第１バッファ32Aに記憶し、処理状態に応じてメモリカードに書き込む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセッサ間が通信インターフェースで接続されるマルチプロセッサシステムに関し、特にメモリカードへアクセスするためのメモリカードインターフェースがプロセッサの１つに設けられているマルチプロセッサシステムに関する。
【背景技術】
【０００２】
従来の携帯端末などで使用されるコンピュータシステムでは、すべての処理を１個のデータプロセッサで行ってきた。例えば、１個のプロセッサが、通信の制御、ＲＦ回路、ＬＣＤ、メモリ部品などのハードウエアの制御、アプリケーションの処理などを行っていた。しかし、近年の高機能化に伴い、すべての処理を１個のデータプロセッサで行うには、動作周波数が高く高機能のデータプロセッサを使用する必要があり、これは消費電力の増大を招き、バッテリィ駆動の携帯端末では電池寿命が短くなるという問題を生じる。
【０００３】
そこで、複数のプロセッサを有するマルチプロセッサシステムを使用し、通信の制御などは主たる処理は１つのデータプロセッサで行い、そのデータプロセッサでは処理しきれないアプリケーションの処理などを他のデータプロセッサで行うことが行われている。１つのシステムに複数のデータプロセッサが搭載される場合、データプロセッサ同士の接続には共有バスが使用されることが多いが、バスを共有できないデータプロセッサやバスを共有したのでは性能が出せない場合には、１つのデータプロセッサに外部インターフェースを内蔵し、このインターフェースに他のデータプロセッサのバスを接続することでデータ転送を行う必要がある。このデータ転送は、データプロセッサに内蔵されたＲＡＭと割り込み機能を用いて行うが、転送したデータを使用するためにはソフトウエアを実行する必要があり、データ転送のたびに割り込みプログラムを実行するので、それまで実行していたプログラムの処理を中断することになる。そこで、特許文献１は、１つのデータプロセッサの内部バスに接続された周辺機能を他のデータプロセッサが直接操作可能にしたシステムを記載している。
【０００４】
図１は、特許文献１に記載された従来のシステムのハードウエア構成を示す図であり、他のプロセッサが映像情報を録画／再生する機能を行う場合の例である。図示のように、特許文献１のシステムは、データプロセッサ１Ａとデータプロセッサ１Ｂの２個のデータプロセッサで構成される。１つのデータプロセッサ１Ａは、ＣＰＵ２Ａと、内部バス３Ａと、ＲＡＭ４Ａと、接続されるメモリカード９にアクセスするためのメモリカードインターフェース５と、外部インターフェース６と、を有する。また、他のデータプロセッサ１Ｂは、ＣＰＵ２Ｂと、内部バス３Ｂと、ＲＡＭ４Ｂと、ビデオデータのエンコード及びデコード処理を行うビデオ処理部７と、オーディオデータのエンコード及びデコード処理を行うオーディオ処理部８と、を有する。データプロセッサ１Ａ及び１Ｂは、他にも各種の周辺機能を有するが、ここでは省略している。外部インターフェース６は内部バス３Ａに接続されると共に、外部バス１０を介してデータプロセッサ１Ｂの内部バス３Ｂに接続される。外部インターフェース６には、データプロセッサ１Ａの内部バス３Ａに、他のデータプロセッサ１Ｂをバスマスタとして接続可能にする機能が設けられ、他のデータプロセッサ１Ｂが内部バス３Ａにメモリマップされた周辺機能、例えばメモリカードインターフェース５を直接的に操作できる。ビデオ処理部７は、例えば、ＭＰＥＧ４のビデオデータのエンコード／デコードを行う。また、オーディオ処理部８は、例えば、ＭＰ２のオーディオデータのエンコード／デコードを行う。
【０００５】
図２は、図１の従来のシステムのソフトウエア構造を示す図である。図示のように、データプロセッサ１Ａは、メモリカードインターフェース５を介してメモリカード９にアクセスするためのプログラムであるメモリカードインターフェース（ＩＦ）部１１Ａと、メモリカード９内に生成する場合を含めてファイルを構成するファイル構成部１２Ａと、ファイルを管理するファイル管理部１３Ａと、を有する。実際には、他にも各種のソフトウエアを有するが、本発明に直接関係しないので省略してある。データプロセッサ１Ｂは、データプロセッサ１Ａと同様に、メモリカードインターフェース（ＩＦ）部１１Ｂと、ファイル構成部１２Ｂと、ファイル管理部１３Ｂと、を有し、更に、接続されるビデオデータのエンコード／デコードを行うビデオ処理部７を制御するビデオコード（ＶＣ）制御部１４と、接続されるオーディオデータのエンコード／デコードを行うオーディオ処理部８を制御するオーディオコード（ＡＣ）制御部１５と、有する。ファイル構成部１２Ａ及び１２Ｂは、各ファイルフォーマット（動画：ＡＶＩ形式、ＭＰ４形式、静止画：ＪＰＥＧ形式など）のルールに従ってファイルを構成（ＭＵＸ）したり、あるいはファイルを分解（ＤＥＭＵＸ）する。ファイル管理部１３Ａ及び１３Ｂは、メモリカード９上のファイルを含めて管理を行い、例えば、初期化、ファイルの作成開始、作成終了、削除、ファイルへの書き込み、ファイルからの読み出しなどが主な処理内容である。以上の構成により、メモリカードＩＦ部１１Ｂも、メモリカードインターフェース５を介して、直接的にメモリカード９にアクセスすることになり、ファイル構成部１２Ｂは、データプロセッサ１Ｂ内だけでなく、メモリカード９内にもファイルを生成することができる。
【０００６】
図３は、上記の従来のシステムにおいて、データプロセッサ１Ｂがメモリカード９に、録画したデータを書き込む動作を行う場合のデータの流れを説明する図である。図において、矢印はデータの流れを示し、ａ、ｂの順でデータが流れる。例えば、ビデオ処理部７はＣＣＤなどから入力される画像データをＭＰＥＧ４にエンコードし、オーディオ処理部８はマイクなどから入力されるＰＣＭデータをＭＰ２にエンコードし、それぞれをＡＶＩファイルにリアルタイムに合成する。合成したデータは、矢印ａで示すようにＲＡＭ４Ｂに記憶され、更に矢印ｂで示すように随時ＲＡＭ４Ｂから外部インターフェース６及びメモリカードインターフェース５を介してメモリカード９のファイルに書き込まれる。この書き込み動作は、データプロセッサ１Ｂが外部インターフェース６を介してデータプロセッサ１Ａの内部バス３Ａを占有することを要求し、それに応じてデータプロセッサ１ＡのＣＰＵ２Ａがバス占有許可を発行した上で行われる。
【０００７】
図４は、上記の従来のシステムにおいて、データプロセッサ１Ｂがメモリカード９からデータを読み出して再生する動作を行う場合のデータの流れを説明する図であり、矢印ｃ、ｄの順でデータが流れる。図４におけるデータの流れは図３の場合と逆であり、この読み出し動作も、データプロセッサ１Ｂが外部インターフェース６を介してデータプロセッサ１Ａの内部バス３Ａを占有することを要求し、それに応じてデータプロセッサ１ＡのＣＰＵ２Ａがバス占有許可を発行した上で行われる。
【０００８】
【特許文献１】ＷＯ０２／０６１５９１Ａ１
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１から図４で説明した従来のシステムにおいては、データプロセッサ１Ａの内部バス３Ａを、データプロセッサ１Ｂがバスマスタとして使用するため、データプロセッサ１Ｂが内部バス３Ａの使用を要求すると、データプロセッサ１Ａはそれまで行っていた処理を一次中断して内部バス３Ａをデータプロセッサ１Ｂに割当てる必要があり、データプロセッサ１Ａの処理を圧迫するという問題があった。例えば、ＡＶＩファイルが大容量の場合には転送に時間を要するが、その間データプロセッサ１Ａは緊急を要する処理などを行えないことになる。
【００１０】
従来のシステムにおいてデータプロセッサ１Ｂからメモリカード９にアクセスするには、メモリカード９上にファイルを作成する必要がある。このファイルの作成は、データプロセッサ１Ｂによる内部バス３Ａの占有が続く場合には容易である。しかし、上記のようなデータプロセッサ１Ｂの内部バス３Ａの占有が続く場合の問題を解決するために、例えば、データプロセッサ１Ｂによる内部バス３Ａの占有を随時停止するといった処理を行う場合には、複雑な処理になる。
【００１１】
また、従来のシステムにおいては、メモリカード９をデータプロセッサ１Ａとデータプロセッサ１Ｂの両方で使用する場合、図２に示すように、ファイルを管理するための仕組み（ファイル管理部１３Ａ、１３Ｂ）をデータプロセッサ１Ａと１Ｂの両方に設けなければならない。そのため、ファイル管理の情報の同期、処理の排他などの処理が必要となり、システムが複雑化するという問題を生じる。
【００１２】
本発明は、上記の問題を解決して、メモリカードが接続されるデータプロセッサ以外のデータプロセッサから、処理を妨害せずにメモリカードに容易にアクセス可能なマルチプロセッサシステムの実現を目的とする。
【課題を解決するための手段】
【００１３】
上記目的を実現するために、本発明の第１の態様のマルチプロセッサシステムは、各データプロセッサにバッファ用ＲＡＭを有する通信インターフェースを設け、メモリカードが接続されるデータプロセッサは、他のデータプロセッサからメモリカードへのアクセスを要求された時には、転送データをバッファ用ＲＡＭに一時的に保持する。その後、内部バスの負荷状況をモニタし、負荷が低い状態になった時にバッファ用ＲＡＭから、他のデータプロセッサの通信インターフェースのバッファ用ＲＡＭに転送する。転送動作が完了しだい、次のデータ転送の許可を行う。このように、メモリカードが接続されるデータプロセッサは、内部バスの状況に応じてデータを通信するタイミングを調整することを特徴とする。
【００１４】
本発明の第２の態様のマルチプロセッサシステムは、メモリカードが接続されるデータプロセッサにメモリカードにアクセスするための処理を行うアクセス部を設け、他のデータプロセッサには、メモリカードにアクセスするための処理を行うアクセスコントロール部を設け、他のデータプロセッサがメモリカードにアクセスする時には、アクセスコントロール部から通信インターフェースを介してメモリカードが接続されるデータプロセッサのアクセス部を起動し、アクセス部を介してメモリカードに間接的にアクセスする。
【００１５】
本発明の第３の態様のマルチプロセッサシステムは、メモリカードが接続されるデータプロセッサにメモリカードのファイルを管理するファイル管理部を設け、他のデータプロセッサがメモリカードのファイルにアクセスする時には、メモリカードが接続されるデータプロセッサのファイル管理部にコマンドを送って起動することを特徴とする。言い換えれば、メモリカード上のファイル管理の仕組みを１つのデータプロセッサに設け、他のデータプロセッサはこのファイル管理の仕組みにアクセスすることを特徴とする。
【００１６】
ファイル管理の仕組み（ファイルシステム）をメモリカードが接続されるデータプロセッサにのみ設けた場合、他のデータプロセッサが、メモリカードが接続されるデータプロセッサのメモリカードインターフェースを介して、その先のメモリカード上のファイルにアクセスする場合には、その内容（アクセスしたいファイルのＩＤ、オフセットアドレス、読出（リード）／書込（ライト）などの要求内容）を通信インターフェースを介してコマンドベースのやり取りにより、他のデータプロセッサからメモリカードが接続されるデータプロセッサに対して指示を出す。メモリカードが接続されるデータプロセッサは、その要求に対する処理を行い、その結果（リードの場合：ファイルを読み出したデータ、ライトの場合：書き込んだ結果など）を通信インターフェースを介して応答するように構成する。
【００１７】
本発明によれば、他のデータプロセッサは、別のデータプロセッサに接続されているメモリカードにもファイルを作成可能である。
【００１８】
本発明は、メモリカードが接続されるデータプロセッサに、２個以上のデータプロセッサが通信経路で接続されるシステムにも適用可能である。
【発明の効果】
【００１９】
本発明の第１の態様のマルチプロセッサシステムによれば、メモリカードが接続されるデータプロセッサは、内部バスの負荷状況をモニタしながらデータ通信を行うことにより、他のデータプロセッサのメモリカードへのアクセス要求による内部バスへの負荷の軽減あるいは調整を行うことが可能になる。
【００２０】
本発明の第２の態様のマルチプロセッサシステムによれば、メモリカードが接続されるデータプロセッサ以外の他のデータプロセッサからメモリカード上のファイルへのアクセスが容易に行え、他のデータプロセッサからリアルタイムにファイルを作成し、ファイルを取得することが可能になる。この効果は、メモリカードが接続されるデータプロセッサに、２個以上のデータプロセッサが接続されるシステムでも同様である。
【００２１】
本発明の第３の態様のマルチプロセッサシステムによれば、複数のデータプロセッサで構成されるシステムにおいて、ファイルを管理する仕組みを共通に使用できるようになる。
【００２２】
更に、本発明によれば、メモリカードが接続されるデータプロセッサに対して通信経路で接続されるような位置関係にある他のデータプロセッサが、メモリカード上にファイルを作成してアクセスが可能となる。これにより、動画の録画・再生システムを有する携帯端末などを、簡単なマルチプロセッサシステムで構成できる。
【発明を実施するための最良の形態】
【００２３】
図５は、本発明の実施例のマルチプロセッサシステムのハードウエア構成を示す図である。図示のように、実施例のシステムは、データプロセッサ２１Ａとデータプロセッサ２１Ｂの２個のデータプロセッサで構成される。１つのデータプロセッサ２１Ａは、ＣＰＵ２２Ａと、内部バス２３Ａと、ＲＡＭ２４Ａと、メモリカード２９とのメモリカードインターフェース２５と、を有し、他のデータプロセッサ２１Ｂは、ＣＰＵ２２Ｂと、内部バス２３Ｂと、ＲＡＭ２４Ｂと、ビデオ処理部２７と、オーディオ処理部２８と、を有する。以上の構成は、図１の従来例と同じである。
【００２４】
実施例のシステムは、データプロセッサ２１Ａにおいて、外部インターフェース６の代わりに通信インターフェース２６Ａが設けられ、データプロセッサ２１Ｂに、通信インターフェース２６Ｂが設けられ、通信インターフェース２６Ａと２６Ｂは通信経路３１で接続されている。本実施例では、通信経路３１は、シリアル通信のような通信インターフェースを使用してハンドシェイクにてデータのやりとりを行うが、パラレル通信などを使用することも可能である。更に、通信インターフェース２６Ａと２６Ｂには、それぞれＲＡＭ３２Ａ及び３２Ｂがそれぞれ直接接続されている。通信インターフェース２６Ａと２６Ｂは、同じ構成を有する。ＣＰＵ２２Ａ及び２２Ｂは、それぞれＲＡＭ２４Ａ及び２４Ｂへは直接アクセスできるが、ＲＡＭ３２Ａ及び３２Ｂには通信インターフェース２６Ａ及び２６Ｂを介してアクセスでき、直接にはアクセスできない。
【００２５】
図６は、通信インターフェース２６Ａ及び２６Ｂの構成を示す図である。図示のように、通信インターフェースは、通信経路３１に接続されるＩ／Ｏポート３３と、バス３８のｎビットデータをラッチして１ビットデータに変換してＩ／Ｏポート３３に出力するパラレル−シリアル（Ｐ−Ｓ）変換器３４と、Ｉ／Ｏポート３３からの１ビットデータをｎビットデータに変換してバス３８に出力するシリアル−パラレル（Ｓ−Ｐ）変換器３５と、内部バス２３Ａ又は２３Ｂに対応する内部バス２３とバス３８との間に設けられたゲートと、各部を制御する制御部３６と、を有する。ＲＡＭ３２Ａ又はＲＡＭ３２Ｂに対応するＲＡＭ３２は、バス３８に接続される。
【００２６】
図６において、通信インターフェースが、通信経路３１からデータを受信する時には、Ｉ／Ｏポート３３が受けたデータをＳ−Ｐ変換器３５がｎビットのデータに変換してバス３８に出力し、それをＲＡＭ３２に一時的に蓄積する。そして、内部バス２３の負荷が小さい時に、ＲＡＭ３２からデータを読み出してゲート３７を介して内部バス２３に出力する。通信インターフェースが、通信経路３１にデータを送信する時には、内部バス２３に出力されたデータをゲート３７を介してＲＡＭ３２に一時的に蓄積する。そして、ＲＡＭ３２からデータを読み出して、Ｓ−Ｐ変換器３５でｎビットのデータを１ビットのデータに変換して、Ｉ／Ｏポート３３から通信経路３１にデータを出力する。
【００２７】
図７は、実施例のシステムのソフトウエア構造を示す図である。図示のように、データプロセッサ２１Ａは、メモリカードインターフェース２５を制御し、メモリカード２９上のファイルにアクセスするためのプログラムであるメモリカードインターフェース（ＩＦ）部４１Ａと、メモリカード上のファイルも含めてファイルを管理するファイル管理部４３と、通信インターフェース２６Ａを制御するデータ送受信部４６Ａと、データプロセッサ２１Ｂからのコマンドの解析及びコマンドの生成を行うコマンドインターフェース（ＩＦ）部４７Ａと、メモリカードＩＦ部４１へのアクセスを制御するアクセス部４８と、を有する。データプロセッサ２１Ｂは、メモリカード上のファイルも含めてファイルを構成するファイル構成部４２と、ビデオ処理部２７を制御するＶＣ制御部４４と、オーディオ処理部２８を制御するＡＣ制御部４５と、通信インターフェース２６Ｂを制御するデータ送受信部４６Ｂと、データプロセッサ２１Ａからのコマンドの解析及びコマンドの生成を行うコマンドインターフェース（ＩＦ）部４７Ｂと、メモリカードＩＦ部４１へのアクセスをアクセス部４８を介して制御するアクセスコントロール部４９と、を有する。
【００２８】
データ送受信部４６Ａ及び４６Ｂは、通信インターフェース２６Ａ及び２６Ｂをそれぞれ制御して、プロセッサ間通信を実現する。データ送受信部４６Ａ及び４６Ｂは、ファイルのパーツなどのデータやコマンドを通信する。コマンドはプロセッサ間において処理の指示や状態の通知を行うために使用される。
【００２９】
コマンドＩＦ部４７Ａ及び４７Ｂは、各部分からの指示・通知をコマンドとして他のデータプロセッサに送信する。また、他のデータプロセッサからのコマンドを受信し、コマンドの内容を判断し、各部分に通知する。データのやりとりがあるコマンドの場合は、コマンド送信後にデータを送信し、コマンド受信後にデータを受信する。
【００３０】
ファイル構成部４２は、各ファイルフォーマット（動画：ＡＶＩ形式、ＭＰ４形式、静止画：ＪＰＥＧ形式など）のルールに従ってファイルを構成（ＭＵＸ）したり、あるいはファイルを分解（ＤＥＭＵＸ）する。
【００３１】
ファイル管理部４３は、メモリカード９上のファイルを含めてファイルの管理を行い、例えば、初期化、ファイルの作成開始、作成終了、削除、ファイルへの書き込み、ファイルからの読み出しなどが主な処理内容である。
【００３２】
アクセスコントロール部４９は、ファイル構成部４２からのからの指示に従って、ファイル管理部４３に指示を出し、メモリカード２９上のファイルへの処理を行う。アクセスコントロール部４９は、ファイル管理部４３への指示が直接出せないため、データプロセッサ間通信を用いて遠隔にてアクセス部４８に指示を出し、アクセス部４８からファイル管理部４３へ指示を出し、各処理を行う。アクセスコントロール部４９からアクセス部４８に対する指示は、コマンドにて行われる。
【００３３】
アクセス部４８は、アクセスコントロール部４９の指示に従って、ファイル管理部４３に指示を出し、各処理を行う。
【００３４】
以上のハードウエア構成及びソフトウエア構造により、実施例のシステムでは、メモリカード２９にＡＶＩファイルが形成され、データプロセッサ２１Ｂが、そのファイルに間接的にアクセスして、動画ファイルを録画／再生する処理を行うが、その処理を以下のように分担して行う。
【００３５】
「録画時の書き込み動作」
データプロセッサ２１Ａは、ファイルを管理するファイル管理部４３及びメモリカードＩＦ部４１を経由して、メモリカードインターフェース２５を介してメモリカード２９上にファイルをリアルタイムに書き込んでゆく。また、データプロセッサ２１Ａは、メモリカード２９上にファイルを管理する。
【００３６】
データプロセッサ２１Ｂは、ＣＣＤなどからのＲＧＢ画像データをＭＰＥＧ４へエンコードし、ＰＣＭコードの音声データをＭＰ２にエンコードし、それぞれを合成（マルチプレクス（ＭＵＸ））する。ただし、メモリカード２９上のファイルへの書き込みなどはデータプロセッサ２１Ａが行う。
【００３７】
「再生時の読み出し動作」
データプロセッサ２１Ａは、ファイルを管理するファイル管理部４３及びメモリカードＩＦ部４１を経由して、メモリカードインターフェース２５を介してメモリカード２９上にファイルをリアルタイムに読み出す。
【００３８】
データプロセッサ２１Ｂは、メモリカード２９上のファイルを分解（デマルチプレクス（ＤＥＭＵＸ））し、ＭＰＥＧ４のデータをＹＵＶ画像データへデコードし、ＭＰ２のデータをＰＣＭコードの音声データへデコードする。ただし、メモリカード２９上のファイルからの読み出しなどはデータプロセッサ２１Ａが行う。
【００３９】
以下、録画時の書き込み動作、及び再生時の読み出し動作について詳しく説明する。
【００４０】
図８は、録画時の書き込み動作における、データプロセッサ２１Ｂのアクセスコントロール部４９と、データプロセッサ２１Ａのアクセス部４８と、メモリカード２９の間の信号のやりとりを示す図である。また、図９は、録画時の書き込み動作における、データの流れを示す図であり、ｅからｉの順にデータが流れる。
【００４１】
矢印ｅで示すように、ビデオ処理部２７でエンコードされたＭＰＥＧ４データとオーディオ処理部２８でエンコードされたＭＰ２データは、データプロセッサ２１Ｂのファイル構成部４２において、ＲＡＭ２４Ｂをワークメモリとして利用して、ＭＵＸ処理するための情報に従って合成（ＭＵＸ）処理される。矢印ｆで示すように、ＭＵＸ処理されたデータは、通信インターフェース２６Ｂを介して順次ＲＡＭ３２Ｂに蓄積される。
【００４２】
矢印ｇで示すように、ＲＡＭ３２Ｂに蓄積されたＭＵＸ処理済みデータは、通信インターフェース２６Ｂ、通信経路３１及び通信インターフェース２６Ａを介して、ＲＡＭ３２Ａに転送される。このデータ転送は、図８に示すように、ファイル構成部４２の情報（ファイルデータ、ファイル上のオフセット番地など）を、データプロセッサ２１Ｂのアクセスコントロール部４９から、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、データプロセッサ２１Ａのアクセス部４８に「コマンド」を送信した後、データ通信により送信する。
【００４３】
矢印ｈで示すように、ＲＡＭ３２Ａに蓄積されたＭＵＸ処理済みデータは、データプロセッサ２１Ａにおける内部バス２３Ａの負荷状況が小さい時に、矢印ｈで示すように、一旦ＲＡＭ２４Ａに転送された後、矢印ｉで示すように、ＲＡＭ２４Ａからメモリカードインターフェース２５を介してメモリカード２９に転送される（図８及び図９参照）。なお、ＲＡＭ２４Ａを経由せずに、ＲＡＭ３２Ａからメモリカードインターフェース２５を介してメモリカード２９に転送することも可能である。
【００４４】
以上のようにして、データプロセッサ２１ＢでＭＵＸ処理したファイルのデータは、データプロセッサ２１Ａにより、メモリカード２９上のファイルに書き込まれていく。
【００４５】
次に、再生時の読み出し動作を説明する。図１０は、再生時の読み出し動作における、データプロセッサ２１Ｂのアクセスコントロール部４９と、データプロセッサ２１Ａのアクセス部４８と、メモリカード２９の間の信号のやりとりを示す図である。また、図１１は、再生時の読み出し動作における、データの流れを示す図であり、ｊからｎの順にデータが流れる。
【００４６】
メモリカード２９から再生するデータを読み出す時には、図１０に示すように、ファイル構成部４２の情報（ファイルデータ、ファイル上のオフセット番地など）を、データプロセッサ２１Ｂのアクセスコントロール部４９から、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、データプロセッサ２１Ａのアクセス部４８に「コマンド」を送信する。具体的には。このコマンドの送信は、データプロセッサ２１Ａのアクセス部４８から、コマンドＩＦ部４７Ａ、データ送受信部４６Ａ、データ送受信部４６Ｂ、コマンドＩＦ部４７Ｂを介して、データプロセッサ２１Ｂのアクセスコントロール部４９に「コマンド」を送信することにより行われる。
【００４７】
これに応じて、データプロセッサ２１Ａは、内部バス２３Ａの負荷状況が小さい時に、矢印ｊで示すように、メモリカードインターフェース２５を介してメモリカード２９から指定されたデータを読み出してＲＡＭ２４Ａに転送し、更に矢印ｋで示すように、通信インターフェース２６Ａを介してＲＡＭ３２Ａに転送する。なお、ＲＡＭ２４Ａを経由せずに、メモリカード２９からメモリカードインターフェース２５を介してＲＡＭ３２Ａに転送することも可能である。読み出されるデータは、ＭＵＸ処理済みデータである。
【００４８】
矢印ｌで示すように、ＲＡＭ３２Ａに転送されたデータは、通信インターフェース２６Ａ、通信経路３１及び通信インターフェース２６Ｂを介して、ＲＡＭ３２Ｂに転送される。
【００４９】
次に、矢印ｍで示すように、ＲＡＭ３２Ｂのデータは、ＲＡＭ２４Ｂに転送される。ＲＡＭ２４Ｂに転送されたＭＵＸ処理済みデータは、ファイル構成部４２にて分解（ＤＥＭＵＸ）され、ＭＰＥＧ４とＭＰ２のデータにされる。矢印ｎで示すように、ビデオ処理部２７及びオーディオ処理部２８は、ＲＡＭ２４Ｂに蓄積されたＭＰＥＧ４とＭＰ２のデータにアクセスし、デコードして再生信号（ＹＵＶの画像データとＰＣＭの音声データ）を生成する。
【００５０】
表１は、データプロセッサ２１Ｂのアクセスコントロール部４９が発行するコマンドの例を示す。
【００５１】
【表１】
【００５２】
以上、本発明の実施例を説明したが、図１２から図１７は、表１のコマンドを利用した録画時の処理シーケンスをより詳細に示す図であり、図１２と図１３、図１４と図１５、図１６と図１７で１つの図を形成し、図１２と図１３はファイルの生成処理を、図１４と図１５はファイル書き込み処理を、図１６と図１７はファイルを閉じる処理を示す。一連の処理を簡単に説明する。
【００５３】
データプロセッサ２１Ｂがメモリカード２９上にファイルを生成する時には、図１２及び図１３に示すように、データプロセッサ２１Ｂのファイル構成部４２がアクセスコントロール部４９にＣＲＥＡＴＥコマンドを出力する。アクセスコントロール部４９は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、アクセス部４８にＣＲＥＡＴＥコマンドを送信する。アクセス部４８はファイル管理部４３に新たなファイルの作成を要求し、ファイル管理部４３はファイルを作成すると作成完了の応答をアクセス部４８に返す。アクセス部４８は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａ、アクセスコントロール部４９を介してファイル構成部４２にファイル作成完了を知らせる。ファイル構成部４２は、作成したファイルの情報を登録する。
【００５４】
次に、ファイル構成部４２は、ＶＣ制御部４４及びＡＣ制御部４５を介して、ビデオ処理部２７及びオーディオ処理部２８にエンコードの開始を指示する。これに応じてビデオ処理部２７はＲＧＢ画像データをエンコードしてＭＰＥＧ４データを生成し、オーディオ処理部２８はＰＣＭ音声データをエンコードしてＭＰ２データを生成し、ＲＡＭ２４Ｂに蓄積する。ＶＣ制御部４４及びＡＣ制御部４５は、ＭＰＥＧ４データとＭＰ２データのファイルへの合成（ＭＵＸ）処理をファイル構成部４２に要求する。ファイル構成部４２は、データを合成する情報を付加して、アクセスコントロール部４９に書き込み処理を要求する。この時、ＲＡＭ２４Ｂに蓄積されたデータをＲＡＭ３２Ｂに転送しておく。アクセスコントロール部４９は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、アクセス部４８にＷＲＩＴＥコマンドを送信する。アクセス部４８は、データ受信を開始し、送信されたデータをＲＡＭ３２Ａに順次蓄積し、更に内部バス２３Ａの負荷状況が小さい時に、ＲＡＭ３２ＡのデータをＲＡＭ２４Ａに転送する。なお、１回のデータ送信の量はあらかじめ決められており、ブロック単位で転送される。
【００５５】
データの転送が完了すると、アクセス部４８は、ファイル管理部４３にメモリカード２９へのデータの書き込みを要求する。ファイル管理部４３は、内部バス２３Ａの負荷状況が小さい時に、ＲＡＭ２４Ａからデータを読み出して、メモリカードＩＦ部４１を介してメモリカード２９のファイルにデータを書き込む。
【００５６】
ＲＡＭ２４ＢからＲＡＭ２４Ａへのデータ転送及びメモリカード２９へのデータの書き込みは、ビデオ処理部２７及びオーディオ処理部２８におけるエンコード処理を並行に行われる。
【００５７】
図１４及び図１５に示すファイルの書き込み処理の前半は、上記の図１２及び図１３の処理と同じである。１ブロックのメモリカード２９への書き込みが終了すると、終了の応答が、ファイル管理部４３からファイル構成部４２に送られる。これに応じて、ファイル構成部４２は、次のブロックのデータを送信を開始するように指示する。以下、図１４及び図１５に示すように、すべてのデータのメモリカード２９への書き込みが完了するまで、図１２及び図１３で説明した処理を繰り返す。
【００５８】
ビデオ処理部２７及びオーディオ処理部２８におけるエンコード処理が終了し、データのメモリカード２９への書き込みが完了すると、図１６及び図１７に示すように、ファイル構成部４２は、アクセスコントロール部４９にＣＬＯＳＥコマンドを出力する。アクセスコントロール部４９は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、アクセス部４８にＣＬＯＳＥコマンドを送信する。アクセス部４８はファイル管理部４３に新たなファイルを閉じることを要求し、ファイル管理部４３はメモリカードＩＦ部４１を介してメモリカード２９のファイルを閉じる処理を行い、ファイルを閉じる処理の完了応答をアクセス部４８に返す。アクセス部４８は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａ、アクセスコントロール部４９を介してファイル構成部４２にファイルを閉じる処理の完了応答を送り、ファイル構成部４２は、ファイルの閉鎖を登録する。
【００５９】
以上、本発明の実施例を説明したが、各種の変形例が可能であるのはいうまでもない。
【産業上の利用可能性】
【００６０】
本発明は、データプロセッサが相互に通信経路で接続されるマルチプロセッサを利用したシステムに適用可能である。
【図面の簡単な説明】
【００６１】
【図１】図１は従来のシステムのハードウエア構成を示す図である。
【図２】図２は従来のシステムのソフトウエア構造を示す図である。
【図３】図３は従来のシステムにおける録画時の書き込み動作のデータの流れを示す図である。
【図４】図４は従来のシステムにおける再生時の読み出し動作のデータの流れを示す図である。
【図５】図５は本発明の実施例のシステムのハードウエア構成を示す図である。
【図６】図６は実施例のシステムの通信インターフェース構成を示す図である。
【図７】図７は実施例のシステムのソフトウエア構造を示す図である。
【図８】図８は実施例のシステムにおける録画時の書き込み動作を示す図である。
【図９】図３は実施例のシステムにおける録画時の書き込み動作のデータの流れを示す図である。
【図１０】図１０は実施例のシステムにおける再生時の読み出し動作を示す図である。
【図１１】図１１は実施例のシステムにおける再生時の読み出し動作のデータの流れを示す図である。
【図１２】図１２は、図１３と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル生成）を示す図である。
【図１３】図１３は、図１２と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル生成）を示す図である。
【図１４】図１４は、図１５と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル書き込み）を示す図である。
【図１５】図１５は、図１４と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル書き込み）を示す図である。
【図１６】図１６は、図１７と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル閉）を示す図である。
【図１７】図１７は、図１６と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル閉）を示す図である。
【符号の説明】
【００６２】
２１Ａ、２１Ｂ データプロセッサ
２２Ａ、２２Ｂ ＣＰＵ
２３Ａ、２３Ｂ 内部バス
２４Ａ、２４Ｂ ＲＡＭ
２５ メモリカードインターフェース
２６Ａ、２６Ｂ 通信インターフェース
２７ ビデオ処理部
２８ オーディオ処理部
２９ メモリカード
３１ 通信経路
３２Ａ、３２Ｂ ＲＡＭ
４２ ファイル構成部
４３ ファイル管理部
４８ アクセス部
４９ アクセスコントロール部
【技術分野】
【０００１】
本発明は、プロセッサ間が通信インターフェースで接続されるマルチプロセッサシステムに関し、特にメモリカードへアクセスするためのメモリカードインターフェースがプロセッサの１つに設けられているマルチプロセッサシステムに関する。
【背景技術】
【０００２】
従来の携帯端末などで使用されるコンピュータシステムでは、すべての処理を１個のデータプロセッサで行ってきた。例えば、１個のプロセッサが、通信の制御、ＲＦ回路、ＬＣＤ、メモリ部品などのハードウエアの制御、アプリケーションの処理などを行っていた。しかし、近年の高機能化に伴い、すべての処理を１個のデータプロセッサで行うには、動作周波数が高く高機能のデータプロセッサを使用する必要があり、これは消費電力の増大を招き、バッテリィ駆動の携帯端末では電池寿命が短くなるという問題を生じる。
【０００３】
そこで、複数のプロセッサを有するマルチプロセッサシステムを使用し、通信の制御などは主たる処理は１つのデータプロセッサで行い、そのデータプロセッサでは処理しきれないアプリケーションの処理などを他のデータプロセッサで行うことが行われている。１つのシステムに複数のデータプロセッサが搭載される場合、データプロセッサ同士の接続には共有バスが使用されることが多いが、バスを共有できないデータプロセッサやバスを共有したのでは性能が出せない場合には、１つのデータプロセッサに外部インターフェースを内蔵し、このインターフェースに他のデータプロセッサのバスを接続することでデータ転送を行う必要がある。このデータ転送は、データプロセッサに内蔵されたＲＡＭと割り込み機能を用いて行うが、転送したデータを使用するためにはソフトウエアを実行する必要があり、データ転送のたびに割り込みプログラムを実行するので、それまで実行していたプログラムの処理を中断することになる。そこで、特許文献１は、１つのデータプロセッサの内部バスに接続された周辺機能を他のデータプロセッサが直接操作可能にしたシステムを記載している。
【０００４】
図１は、特許文献１に記載された従来のシステムのハードウエア構成を示す図であり、他のプロセッサが映像情報を録画／再生する機能を行う場合の例である。図示のように、特許文献１のシステムは、データプロセッサ１Ａとデータプロセッサ１Ｂの２個のデータプロセッサで構成される。１つのデータプロセッサ１Ａは、ＣＰＵ２Ａと、内部バス３Ａと、ＲＡＭ４Ａと、接続されるメモリカード９にアクセスするためのメモリカードインターフェース５と、外部インターフェース６と、を有する。また、他のデータプロセッサ１Ｂは、ＣＰＵ２Ｂと、内部バス３Ｂと、ＲＡＭ４Ｂと、ビデオデータのエンコード及びデコード処理を行うビデオ処理部７と、オーディオデータのエンコード及びデコード処理を行うオーディオ処理部８と、を有する。データプロセッサ１Ａ及び１Ｂは、他にも各種の周辺機能を有するが、ここでは省略している。外部インターフェース６は内部バス３Ａに接続されると共に、外部バス１０を介してデータプロセッサ１Ｂの内部バス３Ｂに接続される。外部インターフェース６には、データプロセッサ１Ａの内部バス３Ａに、他のデータプロセッサ１Ｂをバスマスタとして接続可能にする機能が設けられ、他のデータプロセッサ１Ｂが内部バス３Ａにメモリマップされた周辺機能、例えばメモリカードインターフェース５を直接的に操作できる。ビデオ処理部７は、例えば、ＭＰＥＧ４のビデオデータのエンコード／デコードを行う。また、オーディオ処理部８は、例えば、ＭＰ２のオーディオデータのエンコード／デコードを行う。
【０００５】
図２は、図１の従来のシステムのソフトウエア構造を示す図である。図示のように、データプロセッサ１Ａは、メモリカードインターフェース５を介してメモリカード９にアクセスするためのプログラムであるメモリカードインターフェース（ＩＦ）部１１Ａと、メモリカード９内に生成する場合を含めてファイルを構成するファイル構成部１２Ａと、ファイルを管理するファイル管理部１３Ａと、を有する。実際には、他にも各種のソフトウエアを有するが、本発明に直接関係しないので省略してある。データプロセッサ１Ｂは、データプロセッサ１Ａと同様に、メモリカードインターフェース（ＩＦ）部１１Ｂと、ファイル構成部１２Ｂと、ファイル管理部１３Ｂと、を有し、更に、接続されるビデオデータのエンコード／デコードを行うビデオ処理部７を制御するビデオコード（ＶＣ）制御部１４と、接続されるオーディオデータのエンコード／デコードを行うオーディオ処理部８を制御するオーディオコード（ＡＣ）制御部１５と、有する。ファイル構成部１２Ａ及び１２Ｂは、各ファイルフォーマット（動画：ＡＶＩ形式、ＭＰ４形式、静止画：ＪＰＥＧ形式など）のルールに従ってファイルを構成（ＭＵＸ）したり、あるいはファイルを分解（ＤＥＭＵＸ）する。ファイル管理部１３Ａ及び１３Ｂは、メモリカード９上のファイルを含めて管理を行い、例えば、初期化、ファイルの作成開始、作成終了、削除、ファイルへの書き込み、ファイルからの読み出しなどが主な処理内容である。以上の構成により、メモリカードＩＦ部１１Ｂも、メモリカードインターフェース５を介して、直接的にメモリカード９にアクセスすることになり、ファイル構成部１２Ｂは、データプロセッサ１Ｂ内だけでなく、メモリカード９内にもファイルを生成することができる。
【０００６】
図３は、上記の従来のシステムにおいて、データプロセッサ１Ｂがメモリカード９に、録画したデータを書き込む動作を行う場合のデータの流れを説明する図である。図において、矢印はデータの流れを示し、ａ、ｂの順でデータが流れる。例えば、ビデオ処理部７はＣＣＤなどから入力される画像データをＭＰＥＧ４にエンコードし、オーディオ処理部８はマイクなどから入力されるＰＣＭデータをＭＰ２にエンコードし、それぞれをＡＶＩファイルにリアルタイムに合成する。合成したデータは、矢印ａで示すようにＲＡＭ４Ｂに記憶され、更に矢印ｂで示すように随時ＲＡＭ４Ｂから外部インターフェース６及びメモリカードインターフェース５を介してメモリカード９のファイルに書き込まれる。この書き込み動作は、データプロセッサ１Ｂが外部インターフェース６を介してデータプロセッサ１Ａの内部バス３Ａを占有することを要求し、それに応じてデータプロセッサ１ＡのＣＰＵ２Ａがバス占有許可を発行した上で行われる。
【０００７】
図４は、上記の従来のシステムにおいて、データプロセッサ１Ｂがメモリカード９からデータを読み出して再生する動作を行う場合のデータの流れを説明する図であり、矢印ｃ、ｄの順でデータが流れる。図４におけるデータの流れは図３の場合と逆であり、この読み出し動作も、データプロセッサ１Ｂが外部インターフェース６を介してデータプロセッサ１Ａの内部バス３Ａを占有することを要求し、それに応じてデータプロセッサ１ＡのＣＰＵ２Ａがバス占有許可を発行した上で行われる。
【０００８】
【特許文献１】ＷＯ０２／０６１５９１Ａ１
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１から図４で説明した従来のシステムにおいては、データプロセッサ１Ａの内部バス３Ａを、データプロセッサ１Ｂがバスマスタとして使用するため、データプロセッサ１Ｂが内部バス３Ａの使用を要求すると、データプロセッサ１Ａはそれまで行っていた処理を一次中断して内部バス３Ａをデータプロセッサ１Ｂに割当てる必要があり、データプロセッサ１Ａの処理を圧迫するという問題があった。例えば、ＡＶＩファイルが大容量の場合には転送に時間を要するが、その間データプロセッサ１Ａは緊急を要する処理などを行えないことになる。
【００１０】
従来のシステムにおいてデータプロセッサ１Ｂからメモリカード９にアクセスするには、メモリカード９上にファイルを作成する必要がある。このファイルの作成は、データプロセッサ１Ｂによる内部バス３Ａの占有が続く場合には容易である。しかし、上記のようなデータプロセッサ１Ｂの内部バス３Ａの占有が続く場合の問題を解決するために、例えば、データプロセッサ１Ｂによる内部バス３Ａの占有を随時停止するといった処理を行う場合には、複雑な処理になる。
【００１１】
また、従来のシステムにおいては、メモリカード９をデータプロセッサ１Ａとデータプロセッサ１Ｂの両方で使用する場合、図２に示すように、ファイルを管理するための仕組み（ファイル管理部１３Ａ、１３Ｂ）をデータプロセッサ１Ａと１Ｂの両方に設けなければならない。そのため、ファイル管理の情報の同期、処理の排他などの処理が必要となり、システムが複雑化するという問題を生じる。
【００１２】
本発明は、上記の問題を解決して、メモリカードが接続されるデータプロセッサ以外のデータプロセッサから、処理を妨害せずにメモリカードに容易にアクセス可能なマルチプロセッサシステムの実現を目的とする。
【課題を解決するための手段】
【００１３】
上記目的を実現するために、本発明の第１の態様のマルチプロセッサシステムは、各データプロセッサにバッファ用ＲＡＭを有する通信インターフェースを設け、メモリカードが接続されるデータプロセッサは、他のデータプロセッサからメモリカードへのアクセスを要求された時には、転送データをバッファ用ＲＡＭに一時的に保持する。その後、内部バスの負荷状況をモニタし、負荷が低い状態になった時にバッファ用ＲＡＭから、他のデータプロセッサの通信インターフェースのバッファ用ＲＡＭに転送する。転送動作が完了しだい、次のデータ転送の許可を行う。このように、メモリカードが接続されるデータプロセッサは、内部バスの状況に応じてデータを通信するタイミングを調整することを特徴とする。
【００１４】
本発明の第２の態様のマルチプロセッサシステムは、メモリカードが接続されるデータプロセッサにメモリカードにアクセスするための処理を行うアクセス部を設け、他のデータプロセッサには、メモリカードにアクセスするための処理を行うアクセスコントロール部を設け、他のデータプロセッサがメモリカードにアクセスする時には、アクセスコントロール部から通信インターフェースを介してメモリカードが接続されるデータプロセッサのアクセス部を起動し、アクセス部を介してメモリカードに間接的にアクセスする。
【００１５】
本発明の第３の態様のマルチプロセッサシステムは、メモリカードが接続されるデータプロセッサにメモリカードのファイルを管理するファイル管理部を設け、他のデータプロセッサがメモリカードのファイルにアクセスする時には、メモリカードが接続されるデータプロセッサのファイル管理部にコマンドを送って起動することを特徴とする。言い換えれば、メモリカード上のファイル管理の仕組みを１つのデータプロセッサに設け、他のデータプロセッサはこのファイル管理の仕組みにアクセスすることを特徴とする。
【００１６】
ファイル管理の仕組み（ファイルシステム）をメモリカードが接続されるデータプロセッサにのみ設けた場合、他のデータプロセッサが、メモリカードが接続されるデータプロセッサのメモリカードインターフェースを介して、その先のメモリカード上のファイルにアクセスする場合には、その内容（アクセスしたいファイルのＩＤ、オフセットアドレス、読出（リード）／書込（ライト）などの要求内容）を通信インターフェースを介してコマンドベースのやり取りにより、他のデータプロセッサからメモリカードが接続されるデータプロセッサに対して指示を出す。メモリカードが接続されるデータプロセッサは、その要求に対する処理を行い、その結果（リードの場合：ファイルを読み出したデータ、ライトの場合：書き込んだ結果など）を通信インターフェースを介して応答するように構成する。
【００１７】
本発明によれば、他のデータプロセッサは、別のデータプロセッサに接続されているメモリカードにもファイルを作成可能である。
【００１８】
本発明は、メモリカードが接続されるデータプロセッサに、２個以上のデータプロセッサが通信経路で接続されるシステムにも適用可能である。
【発明の効果】
【００１９】
本発明の第１の態様のマルチプロセッサシステムによれば、メモリカードが接続されるデータプロセッサは、内部バスの負荷状況をモニタしながらデータ通信を行うことにより、他のデータプロセッサのメモリカードへのアクセス要求による内部バスへの負荷の軽減あるいは調整を行うことが可能になる。
【００２０】
本発明の第２の態様のマルチプロセッサシステムによれば、メモリカードが接続されるデータプロセッサ以外の他のデータプロセッサからメモリカード上のファイルへのアクセスが容易に行え、他のデータプロセッサからリアルタイムにファイルを作成し、ファイルを取得することが可能になる。この効果は、メモリカードが接続されるデータプロセッサに、２個以上のデータプロセッサが接続されるシステムでも同様である。
【００２１】
本発明の第３の態様のマルチプロセッサシステムによれば、複数のデータプロセッサで構成されるシステムにおいて、ファイルを管理する仕組みを共通に使用できるようになる。
【００２２】
更に、本発明によれば、メモリカードが接続されるデータプロセッサに対して通信経路で接続されるような位置関係にある他のデータプロセッサが、メモリカード上にファイルを作成してアクセスが可能となる。これにより、動画の録画・再生システムを有する携帯端末などを、簡単なマルチプロセッサシステムで構成できる。
【発明を実施するための最良の形態】
【００２３】
図５は、本発明の実施例のマルチプロセッサシステムのハードウエア構成を示す図である。図示のように、実施例のシステムは、データプロセッサ２１Ａとデータプロセッサ２１Ｂの２個のデータプロセッサで構成される。１つのデータプロセッサ２１Ａは、ＣＰＵ２２Ａと、内部バス２３Ａと、ＲＡＭ２４Ａと、メモリカード２９とのメモリカードインターフェース２５と、を有し、他のデータプロセッサ２１Ｂは、ＣＰＵ２２Ｂと、内部バス２３Ｂと、ＲＡＭ２４Ｂと、ビデオ処理部２７と、オーディオ処理部２８と、を有する。以上の構成は、図１の従来例と同じである。
【００２４】
実施例のシステムは、データプロセッサ２１Ａにおいて、外部インターフェース６の代わりに通信インターフェース２６Ａが設けられ、データプロセッサ２１Ｂに、通信インターフェース２６Ｂが設けられ、通信インターフェース２６Ａと２６Ｂは通信経路３１で接続されている。本実施例では、通信経路３１は、シリアル通信のような通信インターフェースを使用してハンドシェイクにてデータのやりとりを行うが、パラレル通信などを使用することも可能である。更に、通信インターフェース２６Ａと２６Ｂには、それぞれＲＡＭ３２Ａ及び３２Ｂがそれぞれ直接接続されている。通信インターフェース２６Ａと２６Ｂは、同じ構成を有する。ＣＰＵ２２Ａ及び２２Ｂは、それぞれＲＡＭ２４Ａ及び２４Ｂへは直接アクセスできるが、ＲＡＭ３２Ａ及び３２Ｂには通信インターフェース２６Ａ及び２６Ｂを介してアクセスでき、直接にはアクセスできない。
【００２５】
図６は、通信インターフェース２６Ａ及び２６Ｂの構成を示す図である。図示のように、通信インターフェースは、通信経路３１に接続されるＩ／Ｏポート３３と、バス３８のｎビットデータをラッチして１ビットデータに変換してＩ／Ｏポート３３に出力するパラレル−シリアル（Ｐ−Ｓ）変換器３４と、Ｉ／Ｏポート３３からの１ビットデータをｎビットデータに変換してバス３８に出力するシリアル−パラレル（Ｓ−Ｐ）変換器３５と、内部バス２３Ａ又は２３Ｂに対応する内部バス２３とバス３８との間に設けられたゲートと、各部を制御する制御部３６と、を有する。ＲＡＭ３２Ａ又はＲＡＭ３２Ｂに対応するＲＡＭ３２は、バス３８に接続される。
【００２６】
図６において、通信インターフェースが、通信経路３１からデータを受信する時には、Ｉ／Ｏポート３３が受けたデータをＳ−Ｐ変換器３５がｎビットのデータに変換してバス３８に出力し、それをＲＡＭ３２に一時的に蓄積する。そして、内部バス２３の負荷が小さい時に、ＲＡＭ３２からデータを読み出してゲート３７を介して内部バス２３に出力する。通信インターフェースが、通信経路３１にデータを送信する時には、内部バス２３に出力されたデータをゲート３７を介してＲＡＭ３２に一時的に蓄積する。そして、ＲＡＭ３２からデータを読み出して、Ｓ−Ｐ変換器３５でｎビットのデータを１ビットのデータに変換して、Ｉ／Ｏポート３３から通信経路３１にデータを出力する。
【００２７】
図７は、実施例のシステムのソフトウエア構造を示す図である。図示のように、データプロセッサ２１Ａは、メモリカードインターフェース２５を制御し、メモリカード２９上のファイルにアクセスするためのプログラムであるメモリカードインターフェース（ＩＦ）部４１Ａと、メモリカード上のファイルも含めてファイルを管理するファイル管理部４３と、通信インターフェース２６Ａを制御するデータ送受信部４６Ａと、データプロセッサ２１Ｂからのコマンドの解析及びコマンドの生成を行うコマンドインターフェース（ＩＦ）部４７Ａと、メモリカードＩＦ部４１へのアクセスを制御するアクセス部４８と、を有する。データプロセッサ２１Ｂは、メモリカード上のファイルも含めてファイルを構成するファイル構成部４２と、ビデオ処理部２７を制御するＶＣ制御部４４と、オーディオ処理部２８を制御するＡＣ制御部４５と、通信インターフェース２６Ｂを制御するデータ送受信部４６Ｂと、データプロセッサ２１Ａからのコマンドの解析及びコマンドの生成を行うコマンドインターフェース（ＩＦ）部４７Ｂと、メモリカードＩＦ部４１へのアクセスをアクセス部４８を介して制御するアクセスコントロール部４９と、を有する。
【００２８】
データ送受信部４６Ａ及び４６Ｂは、通信インターフェース２６Ａ及び２６Ｂをそれぞれ制御して、プロセッサ間通信を実現する。データ送受信部４６Ａ及び４６Ｂは、ファイルのパーツなどのデータやコマンドを通信する。コマンドはプロセッサ間において処理の指示や状態の通知を行うために使用される。
【００２９】
コマンドＩＦ部４７Ａ及び４７Ｂは、各部分からの指示・通知をコマンドとして他のデータプロセッサに送信する。また、他のデータプロセッサからのコマンドを受信し、コマンドの内容を判断し、各部分に通知する。データのやりとりがあるコマンドの場合は、コマンド送信後にデータを送信し、コマンド受信後にデータを受信する。
【００３０】
ファイル構成部４２は、各ファイルフォーマット（動画：ＡＶＩ形式、ＭＰ４形式、静止画：ＪＰＥＧ形式など）のルールに従ってファイルを構成（ＭＵＸ）したり、あるいはファイルを分解（ＤＥＭＵＸ）する。
【００３１】
ファイル管理部４３は、メモリカード９上のファイルを含めてファイルの管理を行い、例えば、初期化、ファイルの作成開始、作成終了、削除、ファイルへの書き込み、ファイルからの読み出しなどが主な処理内容である。
【００３２】
アクセスコントロール部４９は、ファイル構成部４２からのからの指示に従って、ファイル管理部４３に指示を出し、メモリカード２９上のファイルへの処理を行う。アクセスコントロール部４９は、ファイル管理部４３への指示が直接出せないため、データプロセッサ間通信を用いて遠隔にてアクセス部４８に指示を出し、アクセス部４８からファイル管理部４３へ指示を出し、各処理を行う。アクセスコントロール部４９からアクセス部４８に対する指示は、コマンドにて行われる。
【００３３】
アクセス部４８は、アクセスコントロール部４９の指示に従って、ファイル管理部４３に指示を出し、各処理を行う。
【００３４】
以上のハードウエア構成及びソフトウエア構造により、実施例のシステムでは、メモリカード２９にＡＶＩファイルが形成され、データプロセッサ２１Ｂが、そのファイルに間接的にアクセスして、動画ファイルを録画／再生する処理を行うが、その処理を以下のように分担して行う。
【００３５】
「録画時の書き込み動作」
データプロセッサ２１Ａは、ファイルを管理するファイル管理部４３及びメモリカードＩＦ部４１を経由して、メモリカードインターフェース２５を介してメモリカード２９上にファイルをリアルタイムに書き込んでゆく。また、データプロセッサ２１Ａは、メモリカード２９上にファイルを管理する。
【００３６】
データプロセッサ２１Ｂは、ＣＣＤなどからのＲＧＢ画像データをＭＰＥＧ４へエンコードし、ＰＣＭコードの音声データをＭＰ２にエンコードし、それぞれを合成（マルチプレクス（ＭＵＸ））する。ただし、メモリカード２９上のファイルへの書き込みなどはデータプロセッサ２１Ａが行う。
【００３７】
「再生時の読み出し動作」
データプロセッサ２１Ａは、ファイルを管理するファイル管理部４３及びメモリカードＩＦ部４１を経由して、メモリカードインターフェース２５を介してメモリカード２９上にファイルをリアルタイムに読み出す。
【００３８】
データプロセッサ２１Ｂは、メモリカード２９上のファイルを分解（デマルチプレクス（ＤＥＭＵＸ））し、ＭＰＥＧ４のデータをＹＵＶ画像データへデコードし、ＭＰ２のデータをＰＣＭコードの音声データへデコードする。ただし、メモリカード２９上のファイルからの読み出しなどはデータプロセッサ２１Ａが行う。
【００３９】
以下、録画時の書き込み動作、及び再生時の読み出し動作について詳しく説明する。
【００４０】
図８は、録画時の書き込み動作における、データプロセッサ２１Ｂのアクセスコントロール部４９と、データプロセッサ２１Ａのアクセス部４８と、メモリカード２９の間の信号のやりとりを示す図である。また、図９は、録画時の書き込み動作における、データの流れを示す図であり、ｅからｉの順にデータが流れる。
【００４１】
矢印ｅで示すように、ビデオ処理部２７でエンコードされたＭＰＥＧ４データとオーディオ処理部２８でエンコードされたＭＰ２データは、データプロセッサ２１Ｂのファイル構成部４２において、ＲＡＭ２４Ｂをワークメモリとして利用して、ＭＵＸ処理するための情報に従って合成（ＭＵＸ）処理される。矢印ｆで示すように、ＭＵＸ処理されたデータは、通信インターフェース２６Ｂを介して順次ＲＡＭ３２Ｂに蓄積される。
【００４２】
矢印ｇで示すように、ＲＡＭ３２Ｂに蓄積されたＭＵＸ処理済みデータは、通信インターフェース２６Ｂ、通信経路３１及び通信インターフェース２６Ａを介して、ＲＡＭ３２Ａに転送される。このデータ転送は、図８に示すように、ファイル構成部４２の情報（ファイルデータ、ファイル上のオフセット番地など）を、データプロセッサ２１Ｂのアクセスコントロール部４９から、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、データプロセッサ２１Ａのアクセス部４８に「コマンド」を送信した後、データ通信により送信する。
【００４３】
矢印ｈで示すように、ＲＡＭ３２Ａに蓄積されたＭＵＸ処理済みデータは、データプロセッサ２１Ａにおける内部バス２３Ａの負荷状況が小さい時に、矢印ｈで示すように、一旦ＲＡＭ２４Ａに転送された後、矢印ｉで示すように、ＲＡＭ２４Ａからメモリカードインターフェース２５を介してメモリカード２９に転送される（図８及び図９参照）。なお、ＲＡＭ２４Ａを経由せずに、ＲＡＭ３２Ａからメモリカードインターフェース２５を介してメモリカード２９に転送することも可能である。
【００４４】
以上のようにして、データプロセッサ２１ＢでＭＵＸ処理したファイルのデータは、データプロセッサ２１Ａにより、メモリカード２９上のファイルに書き込まれていく。
【００４５】
次に、再生時の読み出し動作を説明する。図１０は、再生時の読み出し動作における、データプロセッサ２１Ｂのアクセスコントロール部４９と、データプロセッサ２１Ａのアクセス部４８と、メモリカード２９の間の信号のやりとりを示す図である。また、図１１は、再生時の読み出し動作における、データの流れを示す図であり、ｊからｎの順にデータが流れる。
【００４６】
メモリカード２９から再生するデータを読み出す時には、図１０に示すように、ファイル構成部４２の情報（ファイルデータ、ファイル上のオフセット番地など）を、データプロセッサ２１Ｂのアクセスコントロール部４９から、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、データプロセッサ２１Ａのアクセス部４８に「コマンド」を送信する。具体的には。このコマンドの送信は、データプロセッサ２１Ａのアクセス部４８から、コマンドＩＦ部４７Ａ、データ送受信部４６Ａ、データ送受信部４６Ｂ、コマンドＩＦ部４７Ｂを介して、データプロセッサ２１Ｂのアクセスコントロール部４９に「コマンド」を送信することにより行われる。
【００４７】
これに応じて、データプロセッサ２１Ａは、内部バス２３Ａの負荷状況が小さい時に、矢印ｊで示すように、メモリカードインターフェース２５を介してメモリカード２９から指定されたデータを読み出してＲＡＭ２４Ａに転送し、更に矢印ｋで示すように、通信インターフェース２６Ａを介してＲＡＭ３２Ａに転送する。なお、ＲＡＭ２４Ａを経由せずに、メモリカード２９からメモリカードインターフェース２５を介してＲＡＭ３２Ａに転送することも可能である。読み出されるデータは、ＭＵＸ処理済みデータである。
【００４８】
矢印ｌで示すように、ＲＡＭ３２Ａに転送されたデータは、通信インターフェース２６Ａ、通信経路３１及び通信インターフェース２６Ｂを介して、ＲＡＭ３２Ｂに転送される。
【００４９】
次に、矢印ｍで示すように、ＲＡＭ３２Ｂのデータは、ＲＡＭ２４Ｂに転送される。ＲＡＭ２４Ｂに転送されたＭＵＸ処理済みデータは、ファイル構成部４２にて分解（ＤＥＭＵＸ）され、ＭＰＥＧ４とＭＰ２のデータにされる。矢印ｎで示すように、ビデオ処理部２７及びオーディオ処理部２８は、ＲＡＭ２４Ｂに蓄積されたＭＰＥＧ４とＭＰ２のデータにアクセスし、デコードして再生信号（ＹＵＶの画像データとＰＣＭの音声データ）を生成する。
【００５０】
表１は、データプロセッサ２１Ｂのアクセスコントロール部４９が発行するコマンドの例を示す。
【００５１】
【表１】
【００５２】
以上、本発明の実施例を説明したが、図１２から図１７は、表１のコマンドを利用した録画時の処理シーケンスをより詳細に示す図であり、図１２と図１３、図１４と図１５、図１６と図１７で１つの図を形成し、図１２と図１３はファイルの生成処理を、図１４と図１５はファイル書き込み処理を、図１６と図１７はファイルを閉じる処理を示す。一連の処理を簡単に説明する。
【００５３】
データプロセッサ２１Ｂがメモリカード２９上にファイルを生成する時には、図１２及び図１３に示すように、データプロセッサ２１Ｂのファイル構成部４２がアクセスコントロール部４９にＣＲＥＡＴＥコマンドを出力する。アクセスコントロール部４９は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、アクセス部４８にＣＲＥＡＴＥコマンドを送信する。アクセス部４８はファイル管理部４３に新たなファイルの作成を要求し、ファイル管理部４３はファイルを作成すると作成完了の応答をアクセス部４８に返す。アクセス部４８は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａ、アクセスコントロール部４９を介してファイル構成部４２にファイル作成完了を知らせる。ファイル構成部４２は、作成したファイルの情報を登録する。
【００５４】
次に、ファイル構成部４２は、ＶＣ制御部４４及びＡＣ制御部４５を介して、ビデオ処理部２７及びオーディオ処理部２８にエンコードの開始を指示する。これに応じてビデオ処理部２７はＲＧＢ画像データをエンコードしてＭＰＥＧ４データを生成し、オーディオ処理部２８はＰＣＭ音声データをエンコードしてＭＰ２データを生成し、ＲＡＭ２４Ｂに蓄積する。ＶＣ制御部４４及びＡＣ制御部４５は、ＭＰＥＧ４データとＭＰ２データのファイルへの合成（ＭＵＸ）処理をファイル構成部４２に要求する。ファイル構成部４２は、データを合成する情報を付加して、アクセスコントロール部４９に書き込み処理を要求する。この時、ＲＡＭ２４Ｂに蓄積されたデータをＲＡＭ３２Ｂに転送しておく。アクセスコントロール部４９は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、アクセス部４８にＷＲＩＴＥコマンドを送信する。アクセス部４８は、データ受信を開始し、送信されたデータをＲＡＭ３２Ａに順次蓄積し、更に内部バス２３Ａの負荷状況が小さい時に、ＲＡＭ３２ＡのデータをＲＡＭ２４Ａに転送する。なお、１回のデータ送信の量はあらかじめ決められており、ブロック単位で転送される。
【００５５】
データの転送が完了すると、アクセス部４８は、ファイル管理部４３にメモリカード２９へのデータの書き込みを要求する。ファイル管理部４３は、内部バス２３Ａの負荷状況が小さい時に、ＲＡＭ２４Ａからデータを読み出して、メモリカードＩＦ部４１を介してメモリカード２９のファイルにデータを書き込む。
【００５６】
ＲＡＭ２４ＢからＲＡＭ２４Ａへのデータ転送及びメモリカード２９へのデータの書き込みは、ビデオ処理部２７及びオーディオ処理部２８におけるエンコード処理を並行に行われる。
【００５７】
図１４及び図１５に示すファイルの書き込み処理の前半は、上記の図１２及び図１３の処理と同じである。１ブロックのメモリカード２９への書き込みが終了すると、終了の応答が、ファイル管理部４３からファイル構成部４２に送られる。これに応じて、ファイル構成部４２は、次のブロックのデータを送信を開始するように指示する。以下、図１４及び図１５に示すように、すべてのデータのメモリカード２９への書き込みが完了するまで、図１２及び図１３で説明した処理を繰り返す。
【００５８】
ビデオ処理部２７及びオーディオ処理部２８におけるエンコード処理が終了し、データのメモリカード２９への書き込みが完了すると、図１６及び図１７に示すように、ファイル構成部４２は、アクセスコントロール部４９にＣＬＯＳＥコマンドを出力する。アクセスコントロール部４９は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａを介して、アクセス部４８にＣＬＯＳＥコマンドを送信する。アクセス部４８はファイル管理部４３に新たなファイルを閉じることを要求し、ファイル管理部４３はメモリカードＩＦ部４１を介してメモリカード２９のファイルを閉じる処理を行い、ファイルを閉じる処理の完了応答をアクセス部４８に返す。アクセス部４８は、コマンドＩＦ部４７Ｂ、データ送受信部４６Ｂ、データ送受信部４６Ａ、コマンドＩＦ部４７Ａ、アクセスコントロール部４９を介してファイル構成部４２にファイルを閉じる処理の完了応答を送り、ファイル構成部４２は、ファイルの閉鎖を登録する。
【００５９】
以上、本発明の実施例を説明したが、各種の変形例が可能であるのはいうまでもない。
【産業上の利用可能性】
【００６０】
本発明は、データプロセッサが相互に通信経路で接続されるマルチプロセッサを利用したシステムに適用可能である。
【図面の簡単な説明】
【００６１】
【図１】図１は従来のシステムのハードウエア構成を示す図である。
【図２】図２は従来のシステムのソフトウエア構造を示す図である。
【図３】図３は従来のシステムにおける録画時の書き込み動作のデータの流れを示す図である。
【図４】図４は従来のシステムにおける再生時の読み出し動作のデータの流れを示す図である。
【図５】図５は本発明の実施例のシステムのハードウエア構成を示す図である。
【図６】図６は実施例のシステムの通信インターフェース構成を示す図である。
【図７】図７は実施例のシステムのソフトウエア構造を示す図である。
【図８】図８は実施例のシステムにおける録画時の書き込み動作を示す図である。
【図９】図３は実施例のシステムにおける録画時の書き込み動作のデータの流れを示す図である。
【図１０】図１０は実施例のシステムにおける再生時の読み出し動作を示す図である。
【図１１】図１１は実施例のシステムにおける再生時の読み出し動作のデータの流れを示す図である。
【図１２】図１２は、図１３と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル生成）を示す図である。
【図１３】図１３は、図１２と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル生成）を示す図である。
【図１４】図１４は、図１５と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル書き込み）を示す図である。
【図１５】図１５は、図１４と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル書き込み）を示す図である。
【図１６】図１６は、図１７と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル閉）を示す図である。
【図１７】図１７は、図１６と組み合わせて実施例のシステムにおける録画時の処理シーケンス（ファイル閉）を示す図である。
【符号の説明】
【００６２】
２１Ａ、２１Ｂ データプロセッサ
２２Ａ、２２Ｂ ＣＰＵ
２３Ａ、２３Ｂ 内部バス
２４Ａ、２４Ｂ ＲＡＭ
２５ メモリカードインターフェース
２６Ａ、２６Ｂ 通信インターフェース
２７ ビデオ処理部
２８ オーディオ処理部
２９ メモリカード
３１ 通信経路
３２Ａ、３２Ｂ ＲＡＭ
４２ ファイル構成部
４３ ファイル管理部
４８ アクセス部
４９ アクセスコントロール部
【特許請求の範囲】
【請求項１】
処理ユニットと、内部バスと、を有するデータプロセッサを少なくとも２個備えるマルチプロセッサシステムであって、
前記データプロセッサの１つの第１データプロセッサは、前記内部バスに接続されるメモリカードインターフェースを備え、前記メモリカードインターフェースを介してメモリカードにアクセス可能であり、
前記第１データプロセッサは、他のデータプロセッサと通信するための第１通信インターフェースと、前記第１通信インターフェースで送受信するデータを一時的に記憶する第１バッファと、を備え、
他のデータプロセッサは、前記第１通信インターフェースと通信するための第２通信インターフェースを備え、
他のデータプロセッサが前記メモリカードに記憶されたデータを読み出す時には、前記第１データプロセッサは、当該第１データプロセッサの処理状態に応じて前記メモリカードに記憶されたデータを読み出して前記第１バッファに一時的に記憶した後、当該第１データプロセッサの処理状態にかかわりなく、前記第１通信インターフェースを介して前記第１バッファに記憶したデータを他のデータプロセッサに送信し、
他のデータプロセッサが前記メモリカードにデータを書き込む時には、前記第１データプロセッサは、当該第１データプロセッサの処理状態にかかわりなく、前記第１通信インターフェースを介して他のデータプロセッサからのデータを受信して前記第１バッファに記憶し、当該第１データプロセッサの処理状態に応じて前記メモリカードに記憶されたデータを読み出して前記第１バッファに一時的に記憶した後、当該第１データプロセッサの処理状態に応じて前記バッファに記憶したデータを前記メモリカードに書き込むことを特徴とするマルチプロセッサシステム。
【請求項２】
他のデータプロセッサは、前記第２通信インターフェースで送受信するデータを一時的に記憶する第２バッファを備える請求項１に記載のマルチプロセッサシステム。
【請求項３】
前記第１データプロセッサは、前記メモリカードにアクセスするための処理を行うアクセス部を備え、
他のデータプロセッサは、前記メモリカードにアクセスするための処理を行うアクセスコントロール部を備え、
他のデータプロセッサが前記メモリカードにアクセスする時には、前記アクセスコントロール部から前記第１及び第２通信インターフェースを介して前記アクセス部を起動し、前記アクセス部を介して前記メモリカードにアクセスする請求項１に記載のマルチプロセッサシステム。
【請求項４】
前記第１データプロセッサは、前記メモリカードのファイルを管理するファイル管理部を備え、
他のデータプロセッサは、前記メモリカードの前記ファイルにアクセスする時には、前記第１及び第２通信インターフェースを介して前記第１データプロセッサの前記ファイル管理部にコマンドを送って起動する請求項１から３のいずれか１項に記載のマルチプロセッサシステム。
【請求項５】
他のデータプロセッサは、前記メモリカードに前記ファイルを作成可能である請求項３又は４に記載のマルチプロセッサシステム。
【請求項６】
プロセッサと、内部バスと、を有するデータプロセッサを少なくとも２個備えるマルチプロセッサシステムであって、
前記データプロセッサの１つの第１データプロセッサは、前記内部バスに接続されるメモリカードインターフェースを備え、前記メモリカードインターフェースを介してメモリカードにアクセス可能であり、
前記第１データプロセッサ及び他のデータプロセッサは、相互に通信するための通信インターフェースをそれぞれ備え、
前記第１データプロセッサは、前記メモリカードにアクセスするための処理を行うアクセス部を備え、
他のデータプロセッサは、前記メモリカードにアクセスするための処理を行うアクセスコントロール部を備え、
他のデータプロセッサが前記メモリカードにアクセスする時には、前記アクセスコントロール部から前記通信インターフェースを介して前記アクセス部を起動し、前記アクセス部を介して前記メモリカードにアクセスすることを特徴とするマルチプロセッサシステム。
【請求項７】
前記第１データプロセッサは、前記メモリカードのファイルを管理するファイル管理部を備え、
他のデータプロセッサは、前記メモリカードの前記ファイルにアクセスする時には、前記通信インターフェースを介して前記第１データプロセッサの前記ファイル管理部にコマンドを送って起動する請求項５に記載のマルチプロセッサシステム。
【請求項８】
他のデータプロセッサは、前記メモリカードに前記ファイルを作成可能である請求項６又は７に記載のマルチプロセッサシステム。
【請求項９】
プロセッサと、内部バスと、を有するデータプロセッサを少なくとも２個備えるマルチプロセッサシステムであって、
前記データプロセッサの１つの第１データプロセッサは、前記内部バスに接続されるメモリカードインターフェースを備え、前記メモリカードインターフェースを介してメモリカードにアクセス可能であり、
前記第１データプロセッサ及び他のデータプロセッサは、相互に通信するための通信インターフェースをそれぞれ備え、
前記第１データプロセッサは、前記メモリカードのファイルを管理するファイル管理部を備え、
他のデータプロセッサは、前記メモリカードの前記ファイルにアクセスする時には、前記通信インターフェースを介して前記第１データプロセッサの前記ファイル管理部にコマンドを送って起動することを特徴とするマルチプロセッサシステム。
【請求項１０】
他のデータプロセッサは、前記メモリカードに前記ファイルを作成可能である請求項９に記載のマルチプロセッサシステム。
【請求項１】
処理ユニットと、内部バスと、を有するデータプロセッサを少なくとも２個備えるマルチプロセッサシステムであって、
前記データプロセッサの１つの第１データプロセッサは、前記内部バスに接続されるメモリカードインターフェースを備え、前記メモリカードインターフェースを介してメモリカードにアクセス可能であり、
前記第１データプロセッサは、他のデータプロセッサと通信するための第１通信インターフェースと、前記第１通信インターフェースで送受信するデータを一時的に記憶する第１バッファと、を備え、
他のデータプロセッサは、前記第１通信インターフェースと通信するための第２通信インターフェースを備え、
他のデータプロセッサが前記メモリカードに記憶されたデータを読み出す時には、前記第１データプロセッサは、当該第１データプロセッサの処理状態に応じて前記メモリカードに記憶されたデータを読み出して前記第１バッファに一時的に記憶した後、当該第１データプロセッサの処理状態にかかわりなく、前記第１通信インターフェースを介して前記第１バッファに記憶したデータを他のデータプロセッサに送信し、
他のデータプロセッサが前記メモリカードにデータを書き込む時には、前記第１データプロセッサは、当該第１データプロセッサの処理状態にかかわりなく、前記第１通信インターフェースを介して他のデータプロセッサからのデータを受信して前記第１バッファに記憶し、当該第１データプロセッサの処理状態に応じて前記メモリカードに記憶されたデータを読み出して前記第１バッファに一時的に記憶した後、当該第１データプロセッサの処理状態に応じて前記バッファに記憶したデータを前記メモリカードに書き込むことを特徴とするマルチプロセッサシステム。
【請求項２】
他のデータプロセッサは、前記第２通信インターフェースで送受信するデータを一時的に記憶する第２バッファを備える請求項１に記載のマルチプロセッサシステム。
【請求項３】
前記第１データプロセッサは、前記メモリカードにアクセスするための処理を行うアクセス部を備え、
他のデータプロセッサは、前記メモリカードにアクセスするための処理を行うアクセスコントロール部を備え、
他のデータプロセッサが前記メモリカードにアクセスする時には、前記アクセスコントロール部から前記第１及び第２通信インターフェースを介して前記アクセス部を起動し、前記アクセス部を介して前記メモリカードにアクセスする請求項１に記載のマルチプロセッサシステム。
【請求項４】
前記第１データプロセッサは、前記メモリカードのファイルを管理するファイル管理部を備え、
他のデータプロセッサは、前記メモリカードの前記ファイルにアクセスする時には、前記第１及び第２通信インターフェースを介して前記第１データプロセッサの前記ファイル管理部にコマンドを送って起動する請求項１から３のいずれか１項に記載のマルチプロセッサシステム。
【請求項５】
他のデータプロセッサは、前記メモリカードに前記ファイルを作成可能である請求項３又は４に記載のマルチプロセッサシステム。
【請求項６】
プロセッサと、内部バスと、を有するデータプロセッサを少なくとも２個備えるマルチプロセッサシステムであって、
前記データプロセッサの１つの第１データプロセッサは、前記内部バスに接続されるメモリカードインターフェースを備え、前記メモリカードインターフェースを介してメモリカードにアクセス可能であり、
前記第１データプロセッサ及び他のデータプロセッサは、相互に通信するための通信インターフェースをそれぞれ備え、
前記第１データプロセッサは、前記メモリカードにアクセスするための処理を行うアクセス部を備え、
他のデータプロセッサは、前記メモリカードにアクセスするための処理を行うアクセスコントロール部を備え、
他のデータプロセッサが前記メモリカードにアクセスする時には、前記アクセスコントロール部から前記通信インターフェースを介して前記アクセス部を起動し、前記アクセス部を介して前記メモリカードにアクセスすることを特徴とするマルチプロセッサシステム。
【請求項７】
前記第１データプロセッサは、前記メモリカードのファイルを管理するファイル管理部を備え、
他のデータプロセッサは、前記メモリカードの前記ファイルにアクセスする時には、前記通信インターフェースを介して前記第１データプロセッサの前記ファイル管理部にコマンドを送って起動する請求項５に記載のマルチプロセッサシステム。
【請求項８】
他のデータプロセッサは、前記メモリカードに前記ファイルを作成可能である請求項６又は７に記載のマルチプロセッサシステム。
【請求項９】
プロセッサと、内部バスと、を有するデータプロセッサを少なくとも２個備えるマルチプロセッサシステムであって、
前記データプロセッサの１つの第１データプロセッサは、前記内部バスに接続されるメモリカードインターフェースを備え、前記メモリカードインターフェースを介してメモリカードにアクセス可能であり、
前記第１データプロセッサ及び他のデータプロセッサは、相互に通信するための通信インターフェースをそれぞれ備え、
前記第１データプロセッサは、前記メモリカードのファイルを管理するファイル管理部を備え、
他のデータプロセッサは、前記メモリカードの前記ファイルにアクセスする時には、前記通信インターフェースを介して前記第１データプロセッサの前記ファイル管理部にコマンドを送って起動することを特徴とするマルチプロセッサシステム。
【請求項１０】
他のデータプロセッサは、前記メモリカードに前記ファイルを作成可能である請求項９に記載のマルチプロセッサシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００７−２５７４１５（Ｐ２００７−２５７４１５Ａ）
【公開日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願番号】特願２００６−８２３１７（Ｐ２００６−８２３１７）
【出願日】平成１８年３月２４日（２００６．３．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願日】平成１８年３月２４日（２００６．３．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]