モード選択回路
【課題】設定に用いる端子数を減らすことができ、且つ回路規模の小型化を図りうるモード選択回路を提供する。
【解決手段】モード選択回路１には、通電経路５の電流状態に応じた定電流を複数の電流比較経路７に流す定電流生成回路９が設けられている。更に、複数の電流比較経路７に対してそれぞれ比較電流を流す定電流源４０が設けられ、定電流源４０によって複数の電流比較経路７に流される比較電流が互いに異なる電流値となるように構成されている。更に、電流比較部２０は、それら複数の各比較電流と前記定電流とを比較したときの比較結果をモード判定部３０に出力しており、モード判定部３０はこのような比較結果を得ることで通電経路５の状態に応じたモードに設定している。
【解決手段】モード選択回路１には、通電経路５の電流状態に応じた定電流を複数の電流比較経路７に流す定電流生成回路９が設けられている。更に、複数の電流比較経路７に対してそれぞれ比較電流を流す定電流源４０が設けられ、定電流源４０によって複数の電流比較経路７に流される比較電流が互いに異なる電流値となるように構成されている。更に、電流比較部２０は、それら複数の各比較電流と前記定電流とを比較したときの比較結果をモード判定部３０に出力しており、モード判定部３０はこのような比較結果を得ることで通電経路５の状態に応じたモードに設定している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モード選択回路に関するものである。
【背景技術】
【０００２】
従来より、入力信号に応じてモードを選択するモード選択回路が提供されており、その一例として、特許文献１、２のようなものが開示されている。このうち、特許文献１の選択回路では、２進選択信号群を出力する選択設定回路（２）と、入力された被選択信号群の内の各被選択信号の１つの被選択信号を２進選択信号群のうちの下位の２進選択信号で選択する被選択信号毎の第１の選択回路（４）と、各第１の選択回路（４）の出力信号が入力に供給され、上位２進選択信号でいずれかの第１の選択回路（４）の出力信号を選択する第２の選択回路（６）とが設けられている。この構成は、信号選択する機能を上位信号と下位信号に分けて選択することで回路規模を小さくするようにしている。
【０００３】
また、特許文献２のモード選択回路では、モード選択用の入力信号ピン（１）を一本設け、それにしきい値の異なるインバータゲート（２０）を並列に接続している。この構成では、入力信号の入力電圧レベルを変化させると、それに応じて各々のインバータゲートの出力が変化するようになっており、入力電圧変化に応じた各々のインバータゲートの出力変化をデコードすることにより動作モードを決定している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２２００１２号公報
【特許文献２】特開平５−４８４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、第１の選択回路（４）のいずれもビットデータを入力するために複数のピンを要し、更に選択設定回路（２）からの入力を受けるピンも必要となるため、入力ピン数が多くならざるを得ない。また、第２の選択回路（５）の前段に、各第１の選択回路（４）及び選択設定回路（２）が必要となるため、回路規模の大型化が懸念される。
【０００６】
一方、特許文献２の構成によれば、モード切り替えのためのピンが複数必要とならなくなるため、ピン数を削減することができる。しかしながら、特許文献１の構成では、入力に電圧を印加する必要があり、その入力構造が開示されていない。この構成では、任意のモードに設定するためには、ＤＡ変換器などによって任意の電圧を生成、設定する必要があり、回路規模の大型化が懸念される。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、設定に用いる端子数を減らすことができ、且つ回路規模の小型化を図りうるモード選択回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明のモード選択回路は、
所定の通電経路と、
１又は複数の電流比較経路と
前記通電経路の電流状態に応じた定電流を、１又は複数の前記電流比較経路に流す定電流生成回路と、
複数の前記電流比較経路に対してそれぞれ比較電流を流す、又は１つの前記電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源と、
複数の前記電流比較経路を流れるそれぞれの比較電流又は１つの前記電流比較経路での切り替えに応じて流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果を出力する電流比較部と、
前記電流比較部からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部と、
を備え、
前記定電流源は、それぞれの比較電流を互いに異なる電流値で流すように構成されており、
前記電流比較部から前記モード判定部に対し、前記通電経路の状態に対応する電流比較結果が出力されることを特徴とする。
【発明の効果】
【０００９】
請求項１の発明では、所定の通電経路が設けられると共に、この通電経路の電流状態に応じた定電流を、１又は複数の電流比較経路に流す定電流生成回路が設けられている。そして、 複数の電流比較経路に対してそれぞれ比較電流を流す、又は１つの電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源が設けられ、定電流源によって複数の電流比較経路に流される比較電流が互いに異なる電流値となるように構成されている。この構成では、通電経路の状態に応じて電流比較経路に流される定電流（即ち、定電流生成回路によって流される定電流）の状態が変化することになり、電流比較部において複数の各比較電流と前記定電流とを比較したときの比較結果は、通電経路の状態に応じて変化することになる。従って、モード判定部はこのような比較結果を得ることで通電経路の状態に応じたモードに設定できるようになる。特にこの回路では、多数のピンを用いずとも所定の通電経路の電流状態を変化させるだけでモードを切り替えることができるため、ピン数を効果的に削減することができ、且つ回路規模の小型化を図りやすくなる。
【００１０】
請求項２の発明では、電流比較経路は複数設けられ、定電流生成回路は、通電経路の電流状態に応じた定電流を複数の電流比較経路にそれぞれ流すように構成されている。そして、複数の定電流源が複数の電流比較経路にそれぞれ設けられ、且つ各定電流源が各電流比較経路に対して流す比較電流の値がそれぞれ異なるように構成されている。そして、電流比較部は、複数の電流比較経路を流れるそれぞれの比較電流と、定電流生成回路によって生成された定電流とを比較した電流比較結果をそれぞれ出力するように構成されている。
この構成によれば、比較電流を順次生成せずとも複数の電流比較経路に同時期に比較電流及び定電流を流すことができるようになり、モード切替動作の簡素化及び切り替えの迅速化を図ることができる。
【００１１】
請求項３の発明では、通電経路において所定の端子が設けられ、この端子と基準電位に設定される基準部との間に接続される構成で抵抗部が設けられている。そして、定電流生成回路は、抵抗部の抵抗値に応じた定電流を、複数の電流比較経路にそれぞれ流すように構成されており、複数の電流比較部からモード判定部に対し、抵抗部の抵抗値に対応する電流比較結果が出力されるように構成されている。
この構成では、所定の端子に接続するべき抵抗部を調整するだけでモードを切り替えることができるようになるため、モード切り替えのためにようする素子数を抑えることができ、回路構成を一層簡素化、小型化することができる。
【００１２】
請求項４の発明では、抵抗部が接続される端子が一端子のみとされている。
この構成では、端子数を最小限に抑えることができ、モードを切り替えるための素子も一つの端子に接続される抵抗部のみで足りることになる。
【００１３】
請求項５の発明では、電流比較経路が複数設けられている。そして、定電流生成回路には、通電経路を流れる電流が所定の閾値以下のときに通電経路を流れる電流に対応した第１定電流を複数の電流比較経路に流し、通電経路を流れる電流が所定の閾値を超えるときに第１定電流から一定値の電流を減じた第２定電流を複数の電流比較経路に流すように切り替える切替回路が設けられている。そして、モード判定部は、切替回路の切り替え状態と、電流比較部から出力される電流比較結果とに基づいてモードを判定するように構成されている。
この構成では、複数の電流比較経路の経路数よりもモード設定数を多くすることができるため、モードをより多段階に設定できるようになる。また、モード設定数と比較して定電流源の数及び定電流源の電流範囲を抑えやすくなり、モード設定数を増加させつつ、電流比較経路側の回路規模の大型化、複雑化を抑えることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図２】図２は、図１のモード選択回路において、電流生成部を具体化した例を示すブロック図である。
【図３】図３は、第１実施形態の変更例１に係るモード選択回路を概略的に例示するブロック図である。
【図４】図４は、本発明の第２実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図５】図５は、図４のモード選択回路において通電経路を流れる電流が所定値以上となるときの切替状態を示すブロック図である。
【図６】図６は、本発明の第３実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図７】図７は、本発明の第４実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図８】図８は、本発明の第５実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図９】図９は、本発明の第６実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図１０】図１０は、本発明の第７実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図１１】図１１は、本発明の第８実施形態に係るモード選択回路を概略的に例示するブロック図である。
【発明を実施するための形態】
【００１５】
[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
図１は、本発明の第１実施形態に係るモード選択回路を概略的に例示するブロック図である。図２は、図１のモード選択回路において、電流生成部を具体化した例を示すブロック図である。
【００１６】
図１、図２に示すモード選択回路１は、主として、所定の通電経路５と、複数の電流比較経路７と、通電経路５の電流状態に応じた定電流を複数の電流比較経路７に流す定電流生成回路９と、複数の前記電流比較経路７に対してそれぞれ比較電流を流す定電流源４０と、複数の電流比較経路７を流れるそれぞれの比較電流と、定電流生成回路９によって生成された定電流とを比較した電流比較結果を出力する電流比較部２０と、電流比較部２０からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部３０とを備えた構成をなしている。
【００１７】
図１の構成では、定電流生成回路９、複数の定電流源４０、電流比較部２０、モード判定部３０が集積化され、これらがＩＣ部３の内部に配置されており、ＩＣ部３の内外に導通する外部端子として端子Ｔ１が設けられている。通電経路５は、端子Ｔ１を介して電流を流す経路として構成されており、上述の端子Ｔ１と、端子Ｔ１に一端側が接続され他端側がグランド側に接続される抵抗Ｒ１（抵抗Ｒ１は「抵抗部」の一例に相当）とを備え、端子Ｔ１を介して抵抗Ｒ１に所定電流が流れるように構成されている。
【００１８】
図１、図２の構成では、グランドが基準部に相当し、基準電位（グランド電位）に設定されており、端子Ｔ１は基準電位（グランド電位）よりも高い所定の高電位に維持されるようになっているため、抵抗Ｒ１には、端子Ｔ１側からグランド側への抵抗Ｒ１の抵抗値に応じた定電流Ｉ１が流れるようになっている。また、この構成では、抵抗Ｒ１を他の抵抗値のものに変更することで、抵抗Ｒ１を流れる定電流Ｉ１の値を変更できるようになっている。
【００１９】
図１に示すように、定電流生成回路９は、電流生成部１０と、複数のカレントミラー部１２とを備えており、通電経路５の電流状態に応じた定電流を複数の電流比較経路７にそれぞれ流すように構成されている。このうち、電流生成部１０は、基準電圧回路１２と、トランジスタＴｒ１と、トランジスタＴｒ２と、抵抗Ｒ２と、トランジスタＱ０とを備えている。
【００２０】
基準電圧回路１２は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタＴｒ２のベースに印加するように機能している。トランジスタＴｒ２は、ＰＮＰ型バイポーラトランジスタとして構成されており、エミッタが抵抗Ｒ２の一端側及びトランジスタＴｒ１のベースに接続されている。また、トランジスタＴｒ２のコレクタは接地されている。抵抗Ｒ２は、一端側が上述のトランジスタＴｒ２のエミッタに接続されると共に、トランジスタＴｒ１のベースに接続されており、他端側が所定の電源に接続されている。
【００２１】
また、トランジスタＴｒ１は、ＮＰＮ型バイポーラトランジスタとして構成されており、コレクタがトランジスタＱ０のベース及びコレクタに接続され、エミッタが端子Ｔ１に接続されている。そして、トランジスタＴｒ１のベースエミッタ間電圧ＶＢＥとトランジスタＴｒ２のベースエミッタ間電圧ＶＢＥは略同一となるように構成されており、これにより端子Ｔ１の電位がトランジスタＴｒ２のベース電位（基準電圧回路１２からの出力電圧）に維持されるようになっている。即ち、基準電圧回路１２の出力電圧がＶａである場合、端子Ｔ１に印加される電圧もＶａとなり、通電経路５における抵抗Ｒ１には、このＲ１の抵抗値Ｒｒｅｆに対応する値（Ｖａ／Ｒｒｅｆ）の定電流が流れることになる。
【００２２】
また、この構成では、トランジスタＴｒ１のコレクタ電流がベース電流に比べて十分大きく、トランジスタＱ０のコレクタ電流がベース電流と比べて十分大きいため、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆとがほぼ同じ値となっている。
【００２３】
そして、トランジスタＱ０のコレクタ電流Ｉｒｅｆと同じ値のコレクタ電流Ｉｒｅｆが流れるように複数のトランジスタＱ１〜Ｑ１５が設けられている。なお、図１、図２の例では、トランジスタＱ１、Ｑ２、Ｑ１５を例示し、トランジスタＱ３〜Ｑ１４については、省略して示しているが、これらトランジスタＱ３〜Ｑ１４も、トランジスタＱ１、Ｑ２等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタＱ３〜Ｑ１４のコレクタ側に接続される各電流比較経路７の構成は、定電流源４０で流される定電流の値が電流比較経路７ａ等と異なるだけであり、それ以外の構成は、電流比較経路７ａ等と同一となっている。
【００２４】
トランジスタＱ０及びトランジスタＱ１〜１５は、公知のカレントミラー回路として構成されており、トランジスタＱ０、Ｑ１〜Ｑ１５は、いずれもＰＮＰ型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一（実質的に同一）とされている。また、トランジスタＱ０、Ｑ１〜Ｑ１５のいずれのベースエミッタ間電圧ＶＢＥも略同一（実質的に同一）とされている。この構成では、トランジスタＱ０のエミッタは電源側に接続され、ベースには当該トランジスタＱ０のコレクタ及びトランジスタＱ１〜１５の各ベースが接続されている。また、トランジスタＱ１〜１５のエミッタはそれぞれ電源側に接続されており、トランジスタＱ１〜１５のコレクタはそれぞれ電流比較経路７に接続されている。
【００２５】
このように構成されているため、トランジスタＱ１〜Ｑ１５のいずれのコレクタ電流もトランジスタＱ０のコレクタ電流Ｉｒｅｆと略同一となり、上述のように、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆは略同一であるため、トランジスタＱ１〜Ｑ１５からそれぞれの経路（電流比較経路７）に流れるコレクタ電流は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例する値（Ｖａ／Ｒｒｅｆ）の定電流となる。このように、定電流生成回路９は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例した値の定電流Ｉｒｅｆを、複数の電流比較経路７にそれぞれ流すように機能している。
【００２６】
そして、各トランジスタＱ１〜Ｑ１５のコレクタには、複数の定電流源４０がそれぞれ接続されている。これら複数の定電流源４０は、各トランジスタＱ１〜Ｑ１５からのコレクタ電流が流れる各電流比較経路７にそれぞれ設けられ、且つ各電流比較経路７に対し、上述の定電流Ｉｒｅｆと比較するための比較電流を流すように構成されている。複数の定電流源４０が各電流比較経路７に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図１、図２の例では、第１経路７ａに設けられた定電流源Ｍ１によって流される定電流の値が最も小さい所定値Ｉとされており、これ以外の定電流源Ｍ２〜Ｍ１５（図２は、Ｍ３〜Ｍ１４は省略）によってそれぞれ流される定電流は、所定値Ｉの整数倍の値となっている。例えば、定電流源Ｍ１が所定値Ｉの定電流を流し、第２経路７ｂに設けられた定電流源Ｍ２はこの２倍の値（２Ｉ）の定電流を流すようになっている。同様に、第３経路７ｃ（図示略）に設けられた定電流源Ｍ３（図示略）は、この３倍の値（３Ｉ）の定電流を流すといった具合に、定電流源Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ９、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５（Ｍ３〜Ｍ１４は図示略）が第３〜第１５経路においてそれぞれ３Ｉ、４Ｉ、５Ｉ、６Ｉ、７Ｉ、８Ｉ、９Ｉ、１０Ｉ、１１Ｉ、１２Ｉ、１３Ｉ、１４Ｉ、１５Ｉの値の比較電流を流すようになっている。
【００２７】
各電流比較経路７では、各定電流源４０の一端側が各電流比較経路７の基端となるトランジスタ（トランジスタＱ１〜Ｑ１５のいずれか）のコレクタに接続され、他端側が接地されており、更に、各電流比較経路７には、基端となるトランジスタ（トランジスタＱ１〜Ｑ１５のいずれか）のコレクタと定電流源４０の一端側との間から分岐するように入力ライン８がそれぞれ設けられている。そして、各電流比較経路７における各比較ライン８には、各電流比較経路７の定電流源４０によって流される比較電流と定電流Ｉｒｅｆとの比較結果が入力されることになる。例えば、電流比較経路７ａでは、定電流源Ｍ１によって流される比較電流（値Ｉの定電流）と、トランジスタＱ１のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、Ｉ＞Ｉｒｅｆであれば入力ライン８ａに設けられたインバータゲートＣ１からはＬレベル信号が出力され、Ｉｒｅｆ＞Ｉであれば入力ライン８ａに設けられたインバータゲートＣ１からはＨレベル信号が出力される。また、電流比較経路７ｂでも同様であり、定電流源Ｍ２によって流される比較電流（値２Ｉの定電流）と、トランジスタＱ２のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、２Ｉ＞Ｉｒｅｆであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＬレベル信号が出力され、Ｉｒｅｆ＞２Ｉであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＨレベル信号が出力される。また、他の電流比較経路７ｔ等でも同様であり、定電流源Ｍ１５によって流される比較電流（値１５Ｉの定電流）と、トランジスタＱ１５のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、１５Ｉ＞Ｉｒｅｆであれば入力ライン８ｔに設けられたインバータゲートＣ１からはＬレベル信号が出力され、Ｉｒｅｆ＞１５Ｉであれば入力ライン８ｔに設けられたインバータゲートＣ１５からはＨレベル信号が出力される。
【００２８】
このように、各インバータゲートＣ１〜Ｃ１５はいずれも、各電流比較経路７の比較電流のほうが定電流Ｉｒｅｆよりも大きいときにＬレベル信号が出力され、各電流比較経路７の比較電流よりも定電流Ｉｒｅｆのほうが大きいときにＨレベル信号が出力されるようになっている。そして、各電流比較経路７の比較電流は、Ｍ１、Ｍ２、Ｍ３・・・Ｍ１５と段階的に（より詳しくは整数倍に）大きくなっているため、インバータゲートＣ１〜Ｃ１５においてＨレベル信号が何個出力されているかを把握することで抵抗Ｒ１を流れる電流Ｉ１がどのレベルにあるのかを把握することができる。
【００２９】
モード判定部３０は、演算機能、判定機能等を有するデコーダ回路として構成されており、各インバータゲートＣ１〜Ｃ１５からの出力がそれぞれ入力される構成をなし、インバータゲートＣ１〜Ｃ１５からのＨレベル信号の出力数が０〜１５のいずれであるかを確認する。そして、確認された出力数に応じたモード選択信号を出力或いは記憶する。例えば、インバータゲートＣ１〜Ｃ１５からのＨレベル信号の出力数そのものをモード選択信号とすれば、外部装置に対し抵抗Ｒ１の抵抗値に対応するモードを指示することができる。また、このようなモード信号を所定の記憶部（半導体メモリ等）に記憶することでモードを設定してもよい。
【００３０】
（本構成の主な効果）
本構成では、所定の通電経路５が設けられると共に、この通電経路５の電流状態に応じた定電流Ｉｒｅｆを、複数の電流比較経路７に流す定電流生成回路９が設けられている。そして、複数の電流比較経路７に対してそれぞれ比較電流を流す定電流源４０が設けられ、定電流源４０によって複数の電流比較経路７に流される比較電流が互いに異なる電流値となるように構成されている。この構成では、通電経路５の状態に応じて電流比較経路７に流される定電流（即ち、定電流生成回路９によって流される定電流Ｉｒｅｆ）の状態が変化することになり、電流比較部２０において複数の各比較電流と前記定電流Ｉｒｅｆとを比較したときの比較結果は、通電経路５の状態に応じて変化することになる。従って、モード判定部３０はこのような比較結果を得ることで通電経路５の状態に応じたモードに設定できるようになる。特にこの回路では、多数のピンを用いずとも所定の通電経路５の電流状態を変化させるだけでモードを切り替えることができるため、ピン数を効果的に削減することができ、且つ回路規模の小型化を図りやすくなる。
【００３１】
また、本構成では、比較電流を順次生成せずとも複数の電流比較経路７に同時期に比較電流及び定電流を流すことができるようになり、モード切替動作の簡素化及び切り替えの迅速化を図ることができる。
【００３２】
また、本構成では、通電経路５において所定の端子Ｔ１が設けられ、この端子Ｔ１と基準電位に設定される基準部（図１等の例ではグランド）との間に接続される構成で抵抗Ｒ１が設けられている。そして、定電流生成回路９は、抵抗Ｒ１の抵抗値Ｒｒｅｆに応じた定電流Ｉｒｅｆを、複数の電流比較経路７にそれぞれ流すように構成されており、複数の電流比較部２０からモード判定部３０に対し、抵抗Ｒ１の抵抗値Ｒｒｅｆに対応する電流比較結果が出力されるように構成されている。
この構成では、所定の端子Ｔ１に接続するべき抵抗Ｒ１を調整するだけでモードを切り替えることができるようになるため、モード切り替えのためにようする素子数を抑えることができ、回路構成を一層簡素化、小型化することができる。
【００３３】
また、本構成では、抵抗Ｒ１が接続される端子Ｔ１が一端子のみとされている。このような構成とすれば、端子数を最小限に抑えることができ、モードを切り替えるための素子も一つの端子Ｔ１に接続される抵抗Ｒ１のみで足りることになる。
【００３４】
[第１実施形態の変更例]
図３は、第１実施形態の変更例１に係るモード選択回路を概略的に例示するブロック図である。
図３の構成でも、定電流生成回路９、複数の定電流源４０、電流比較部２０、モード判定部３０が集積化され、これらがＩＣ部３の内部に配置されており、ＩＣ部３の内外に導通する外部端子として端子Ｔ１が設けられている。通電経路５は、端子Ｔ１を介して電流を流す経路として構成されており、上述の端子Ｔ１と、端子Ｔ１に一端側が接続され他端側が電源Ｖ側に接続される抵抗Ｒ１とを備え、端子Ｔ１を介して抵抗Ｒ１に所定電流が流れるように構成されている。
【００３５】
図３の構成では、電源Ｖが基準部に相当し、基準電位（電源電位）に設定されており、端子Ｔ１は基準電位（電源電位）よりも低い所定の低電位に維持されるようになっているため、抵抗Ｒ１には、電源Ｖから端子Ｔ１側への抵抗Ｒ１の抵抗値に応じた定電流Ｉ１が流れるようになっている。また、この構成でも、抵抗Ｒ１を他の抵抗値のものに変更することで、抵抗Ｒ１を流れる定電流Ｉ１の値を変更できるようになっている。
【００３６】
図３の構成でも、定電流生成回路９は、電流生成部１０と、複数のカレントミラー部１２とを備えており、通電経路５の電流状態に応じた定電流を複数の電流比較経路７にそれぞれ流すように構成されている。このうち、電流生成部１０は、基準電圧回路１２と、トランジスタＴｒ１と、トランジスタＴｒ２と、抵抗Ｒ２と、トランジスタＱ０とを備えている。
【００３７】
基準電圧回路１２は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタＴｒ２のベースに印加するように機能している。トランジスタＴｒ２は、ＮＰＮ型バイポーラトランジスタとして構成されており、エミッタが抵抗Ｒ２の一端側及びトランジスタＴｒ１のベースに接続されている。また、トランジスタＴｒ２のコレクタは電源に接続されている。抵抗Ｒ２は、一端側が上述のトランジスタＴｒ２のエミッタに接続されると共に、トランジスタＴｒ１のベースに接続されており、他端側がグランド側に接続されている。
【００３８】
また、トランジスタＴｒ１は、ＰＮＰ型バイポーラトランジスタとして構成されており、コレクタがトランジスタＱ０のベース及びコレクタに接続され、エミッタが端子Ｔ１に接続されている。そして、トランジスタＴｒ１のベースエミッタ間電圧ＶＢＥとトランジスタＴｒ２のベースエミッタ間電圧ＶＢＥは略同一となるように構成されており、これにより端子Ｔ１の電位がトランジスタＴｒ２のベース電位（基準電圧回路１２からの出力電圧）に維持されるようになっている。即ち、基準電圧回路１２の出力電圧がＶａである場合、端子Ｔ１の電位もＶａとなり、通電経路５における抵抗Ｒ１には、このＲ１の抵抗値Ｒｒｅｆに対応する値（（Ｖｂ−Ｖａ）／Ｒｒｅｆ）の定電流が流れることになる（Ｖｂは電源電位）。
【００３９】
また、この構成では、トランジスタＴｒ１のコレクタ電流がベース電流に比べて十分大きく、トランジスタＱ０のコレクタ電流がベース電流と比べて十分大きいため、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆとがほぼ同じ値となっている。
【００４０】
そして、トランジスタＱ０のコレクタ電流Ｉｒｅｆと同じ値のコレクタ電流Ｉｒｅｆが流れるように複数のトランジスタＱ１〜Ｑ１５が設けられている。なお、図３の例では、トランジスタＱ１、Ｑ２、Ｑ１５を例示し、トランジスタＱ３〜Ｑ１４については、省略して示しているが、これらトランジスタＱ３〜Ｑ１４も、トランジスタＱ１、Ｑ２等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタＱ３〜Ｑ１４のコレクタ側に接続される各電流比較経路７の構成は、定電流源４０で流される定電流の値が電流比較経路７ａ等と異なるだけであり、それ以外の構成は、電流比較経路７ａ等と同一となっている。
【００４１】
トランジスタＱ０及びトランジスタＱ１〜１５は、公知のカレントミラー回路として構成されており、トランジスタＱ０、Ｑ１〜Ｑ１５は、いずれもＮＰＮ型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一（実質的に同一）とされ、トランジスタＱ０、Ｑ１〜Ｑ１５のいずれのベースエミッタ間電圧ＶＢＥも略同一（実質的に同一）とされている。そして、トランジスタＱ０のベースには、当該トランジスタＱ０のコレクタ及びトランジスタＱ１〜１５の各ベースが接続されている。このように構成されているため、トランジスタＱ１〜Ｑ１５のいずれのコレクタ電流もトランジスタＱ０のコレクタ電流Ｉｒｅｆと略同一となり、上述のように、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆは略同一であるため、トランジスタＱ１〜Ｑ１５からそれぞれの経路（電流比較経路７）に流れるコレクタ電流は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例する値（（Ｖｂ−Ｖａ）／Ｒｒｅｆ）の定電流となる。このように、定電流生成回路９は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例した値の定電流Ｉｒｅｆを、複数の電流比較経路７にそれぞれ流すように機能している。
【００４２】
そして、各トランジスタＱ１〜Ｑ１５のコレクタには、複数の定電流源４０がそれぞれ接続されている。これら複数の定電流源４０は、各トランジスタＱ１〜Ｑ１５のコレクタに接続される各電流比較経路７にそれぞれ設けられ、且つ各電流比較経路７に対し、上述の定電流Ｉｒｅｆと比較するための比較電流を流すように構成されている。複数の定電流源４０が各電流比較経路７に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図３の例では、第１経路７ａに設けられた定電流源Ｍ１によって流される定電流の値が最も小さい所定値Ｉとされており、これ以外の定電流源Ｍ２〜Ｍ１５（図２は、Ｍ３〜Ｍ１４は省略）によってそれぞれ流される定電流は、所定値Ｉの整数倍の値となっている。例えば、定電流源Ｍ１が所定値Ｉの定電流を流し、第２経路７ｂに設けられた定電流源Ｍ２はこの２倍の値（２Ｉ）の定電流を流すようになっている。同様に、第３経路７ｃ（図示略）に設けられた定電流源Ｍ３（図示略）は、この３倍の値（３Ｉ）の定電流を流すといった具合に、定電流源Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ９、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５（Ｍ３〜Ｍ１４は図示略）が第３〜第１５経路においてそれぞれ３Ｉ、４Ｉ、５Ｉ、６Ｉ、７Ｉ、８Ｉ、９Ｉ、１０Ｉ、１１Ｉ、１２Ｉ、１３Ｉ、１４Ｉ、１５Ｉの値の比較電流を流すようになっている。
【００４３】
各電流比較経路７では、各定電流源４０の一端側が各定電流源４０に対応するトランジスタ（トランジスタＱ１〜Ｑ１５のいずれか）のコレクタに接続され、他端側が電源側に接続されており、更に、各電流比較経路７には、トランジスタ（トランジスタＱ１〜Ｑ１５のいずれか）のコレクタと定電流源４０の一端側との間から分岐するように入力ライン８がそれぞれ設けられている。そして、各電流比較経路７における各比較ライン８において、各電流比較経路７の定電流源４０によって流される比較電流と定電流Ｉｒｅｆとの比較結果がインバータゲートに入力されるようになっている。例えば、電流比較経路７ａでは、定電流源Ｍ１によって流される比較電流（値Ｉの定電流）と、トランジスタＱ１のコレクタ電流Ｉｒｅｆ（基準電流）との比較結果がインバータゲートＣ１に入力され、電流比較経路７ｂでは、定電流源Ｍ２によって流される比較電流（値２Ｉの定電流）と、トランジスタＱ２のコレクタ電流Ｉｒｅｆ（基準電流）との比較結果がインバータゲートＣ２に入力されるようになっている。そして、インバータゲートＣ１〜Ｃ１５の各々は、各電流比較経路７における比較電流と定電流（コレクタ電流Ｉｒｅｆ）との比較結果をそれぞれ出力し、モード判定部３０はこれらインバータゲートＣ１〜Ｃ１５からの出力を取得し、Ｈレベル信号の数に応じたモード選択信号を出力或いは記憶する。
【００４４】
［第２実施形態］
次に、本発明の第２実施形態について説明する。
図４は、本発明の第２実施形態に係るモード選択回路を概略的に例示するブロック図である。図５は、図４のモード選択回路において通電経路を流れる電流が所定値以上となるときの切替状態を示すブロック図である。
【００４５】
この第２実施形態に係るモード選択回路１でも電流比較経路７が複数設けられており、更にこのモード選択回路１では、切替回路７０の切り替え動作により、各電流比較経路７に流す定電流を、第１の値（Ｉｒｅｆ）と第２の値（Ｉｒｅｆ−８）に切り替えることができるようになっている。
【００４６】
図４のモード選択回路１でも、第１実施形態と同様、所定の通電経路５と、複数の電流比較経路７と、通電経路５の電流状態に応じた定電流を複数の電流比較経路７に流す定電流生成回路９と、複数の電流比較経路７に対してそれぞれ比較電流を流す定電流源４０と、複数の電流比較経路７を流れるそれぞれの比較電流と、定電流生成回路９によって生成された定電流とを比較した電流比較結果を出力する電流比較部２０と、電流比較部２０からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部３０とを備えた構成をなしている。定電流源４０から最も大きい定電流（８Ｉ）が流れる電流比較経路７ｈでの電流比較結果（インバータゲートＣ８からの出力）が切替回路７０に入力されるようになっており、切替回路７０は、インバータゲートＣ８からの出力に基づいてスイッチＳＷ１を切り替えるように動作している。
【００４７】
図４の構成では、定電流生成回路９、複数の定電流源４０、電流比較部２０、モード判定部３０、切替回路７０が集積化され、これらがＩＣ部３の内部に配置されており、ＩＣ部３の内外に導通する外部端子として端子Ｔ１が設けられている。通電経路５は、端子Ｔ１を介して電流を流す経路として構成されており、上述の端子Ｔ１と、端子Ｔ１に一端側が接続され他端側がグランド側に接続される抵抗Ｒ１とを備え、端子Ｔ１を介して抵抗Ｒ１に所定電流が流れるように構成されている。この点は第１実施形態と同様である。
【００４８】
また、図４の構成でもグランドが基準部に相当し、基準電位（グランド電位）に設定されており、端子Ｔ１は基準電位（グランド電位）よりも高い所定の高電位に維持されるようになっているため、抵抗Ｒ１には、端子Ｔ１側からグランド側への抵抗Ｒ１の抵抗値に応じた定電流Ｉ１が流れるようになっている。また、この構成では、抵抗Ｒ１を他の抵抗値のものに変更することで、抵抗Ｒ１を流れる定電流Ｉ１の値を変更できるようになっている。
【００４９】
そして、定電流生成回路９は、電流生成部１０と、複数のカレントミラー部１２とを備えており、通電経路５の電流状態に応じた定電流を複数の電流比較経路７にそれぞれ流すように構成されている。このうち、電流生成部１０は、基準電圧回路１２と、トランジスタＴｒ１と、トランジスタＴｒ２と、抵抗Ｒ２と、トランジスタＱ０とを備えている。
【００５０】
基準電圧回路１２は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタＴｒ２のベースに印加するように機能している。トランジスタＴｒ２は、ＰＮＰ型バイポーラトランジスタとして構成されており、エミッタが抵抗Ｒ２の一端側及びトランジスタＴｒ１のベースに接続されている。また、トランジスタＴｒ２のコレクタは接地されている。抵抗Ｒ２は、一端側が上述のトランジスタＴｒ２のエミッタに接続されると共に、トランジスタＴｒ１のベースに接続されており、他端側が所定の電源に接続されている。
【００５１】
また、トランジスタＴｒ１は、ＮＰＮ型バイポーラトランジスタとして構成されており、コレクタがトランジスタＱ０のベース及びコレクタに接続され、エミッタが端子Ｔ１に接続されている。そして、トランジスタＴｒ１のベースエミッタ間電圧ＶＢＥとトランジスタＴｒ２のベースエミッタ間電圧ＶＢＥは略同一となるように構成されており、これにより端子Ｔ１の電位がトランジスタＴｒ２のベース電位（基準電圧回路１２からの出力電圧）に維持されるようになっている。即ち、基準電圧回路１２の出力電圧がＶａである場合、端子Ｔ１に印加される電圧もＶａとなり、通電経路５における抵抗Ｒ１には、このＲ１の抵抗値Ｒｒｅｆに対応する値（Ｖａ／Ｒｒｅｆ）の定電流が流れることになる。また、この構成では、トランジスタＴｒ１のコレクタ電流がベース電流に比べて十分大きく、トランジスタＱ０のコレクタ電流がベース電流と比べて十分大きいため、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆとがほぼ同じ値となっている。
【００５２】
そして、トランジスタＱ０のコレクタ電流Ｉｒｅｆと同じ値のコレクタ電流Ｉｒｅｆが流れるように複数のトランジスタＱ１〜Ｑ８が設けられている。なお、図１、図２の例では、トランジスタＱ１、Ｑ２、Ｑ７、Ｑ８を例示し、トランジスタＱ３〜Ｑ６については、省略して示しているが、これらトランジスタＱ３〜Ｑ６も、トランジスタＱ１、Ｑ２等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタＱ３〜Ｑ６のコレクタ側に接続される各電流比較経路７の構成は、定電流源４０で流される定電流の値が電流比較経路７ａ等と異なるだけであり、それ以外の構成は、電流比較経路７ａ等と同一となっている。
【００５３】
トランジスタＱ０及びトランジスタＱ１〜Ｑ８は、公知のカレントミラー回路として構成されており、トランジスタＱ０、Ｑ１〜Ｑ８は、いずれもＰＮＰ型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一（実質的に同一）とされている。また、トランジスタＱ０、Ｑ１〜Ｑ８のいずれのベースエミッタ間電圧ＶＢＥも略同一（実質的に同一）とされている。この構成では、トランジスタＱ０のエミッタは電源側に接続され、ベースには当該トランジスタＱ０のコレクタ及びトランジスタＱ１〜Ｑ８の各ベースが接続されている。また、トランジスタＱ１〜Ｑ８のエミッタはそれぞれ電源側に接続されており、トランジスタＱ１〜Ｑ８のコレクタはそれぞれ電流比較経路７に接続されている。
【００５４】
このように構成されているため、図４のように切替回路７０から所定値（８Ｉ）の電流が流れ込まないときには、トランジスタＱ１〜Ｑ８のいずれのコレクタ電流もトランジスタＱ０のコレクタ電流Ｉｒｅｆと略同一となり、上述のように、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆは略同一であるため、トランジスタＱ１〜Ｑ８からそれぞれの経路（電流比較経路７）に流れるコレクタ電流は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例する値（Ｖａ／Ｒｒｅｆ）の定電流となる。なお、本構成では、トランジスタＱ０のコレクタ電流Ｉｒｅｆの値の定電流が「第１定電流」に相当する。
【００５５】
また、切替回路７０が切り替えられて図５のように所定値（８Ｉ）の電流が流れ込むときには、トランジスタＱ１〜Ｑ８のいずれのコレクタ電流も、トランジスタＱ０のコレクタ電流Ｉｒｅｆの値から定電流源７１の定電流の値（８Ｉ）を差し引いた値の定電流(以下、Ｉｒｅｆ−８Ｉとも称する)となる。本構成では、この定電流Ｉｒｅｆ−８Ｉが、第１定電流（Ｉｒｅｆ）から一定値の電流を減じた第２定電流の一例に相当する。
【００５６】
そして、各トランジスタＱ１〜Ｑ８のコレクタには、複数の定電流源４０がそれぞれ接続されている。これら複数の定電流源４０は、各トランジスタＱ１〜Ｑ８からのコレクタ電流が流れる各電流比較経路７にそれぞれ設けられ、且つ各電流比較経路７に対し、上述の定電流（Ｉｒｅｆ又はＩｒｅｆ−８Ｉ）と比較するための比較電流を流すように構成されている。複数の定電流源４０が各電流比較経路７に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図４の例では、第１経路７ａに設けられた定電流源Ｍ１によって流される定電流の値が最も小さい所定値Ｉとされており、これ以外の定電流源Ｍ２〜Ｍ８（図４は、Ｍ３〜Ｍ６は省略）によってそれぞれ流される定電流は、所定値Ｉの整数倍の値となっている。例えば、定電流源Ｍ１が所定値Ｉの定電流を流し、第２経路７ｂに設けられた定電流源Ｍ２はこの２倍の値（２Ｉ）の定電流を流すようになっている。同様に、第３経路７ｃ（図示略）に設けられた定電流源Ｍ３（図示略）は、この３倍の値（３Ｉ）の定電流を流すといった具合に、定電流源Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８（Ｍ３〜Ｍ６は図示略）が第３〜第８経路においてそれぞれ３Ｉ、４Ｉ、５Ｉ、６Ｉ、７Ｉ、８Ｉの値の比較電流を流すようになっている。
【００５７】
各電流比較経路７では、各定電流源４０の一端側が各電流比較経路７の基端となるトランジスタ（トランジスタＱ１〜Ｑ８のいずれか）のコレクタに接続され、他端側が接地されており、更に、各電流比較経路７には、基端となるトランジスタ（トランジスタＱ１〜Ｑ８のいずれか）のコレクタと定電流源４０の一端側との間から分岐するように入力ライン８がそれぞれ設けられている。そして、各電流比較経路７における各比較ライン８には、各電流比較経路７の定電流源４０によって流される比較電流と定電流（図４のときはＩｒｅｆ、図５のときはＩｒｅｆ−８Ｉ）との比較結果が入力されることになる。
【００５８】
例えば、図４の切り替え状態のとき（即ち、Ｉｒｅｆ＜８Ｉのとき）、電流比較経路７ａでは、定電流源Ｍ１によって流される比較電流（値Ｉの定電流）と、トランジスタＱ１のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、Ｉ＞Ｉｒｅｆであれば入力ライン８ａに設けられたインバータゲートＣ１からはＬレベル信号が出力され、Ｉｒｅｆ＞Ｉであれば入力ライン８ａに設けられたインバータゲートＣ１からはＨレベル信号が出力される。また、電流比較経路７ｂでも同様であり、定電流源Ｍ２によって流される比較電流（値２Ｉの定電流）と、トランジスタＱ２のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、２Ｉ＞Ｉｒｅｆであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＬレベル信号が出力され、Ｉｒｅｆ＞２Ｉであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＨレベル信号が出力される。また、他の電流比較経路７ｈ等でも同様であり、定電流源Ｍ８によって流される比較電流（値８Ｉの定電流）と、トランジスタＱ８のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、８Ｉ＞Ｉｒｅｆであれば入力ライン８ｈに設けられたインバータゲートＣ８からはＬレベル信号が出力される。
【００５９】
なお、切替回路７０は、インバータゲートＣ８からＬレベル信号を受けているとき（即ち、Ｉｒｅｆ＜８Ｉのとき）には、図４のような切替状態で維持し、このときには切替回路７０からトランジスタＱ０，Ｑ１のベース共通接続部に電流が流れ込まなくなる。そして、このような切り替え状態のときには、各インバータゲートＣ１〜Ｃ８はいずれも、各電流比較経路７の比較電流のほうが定電流Ｉｒｅｆよりも大きいときにＬレベル信号が出力され、各電流比較経路７の比較電流よりも定電流Ｉｒｅｆのほうが大きいときにＨレベル信号が出力されるようになっている。そして、各電流比較経路７の比較電流は、Ｍ１、Ｍ２、Ｍ３・・・Ｍ８と段階的に（より詳しくは整数倍に）大きくなっているため、モード判定部３０は、Ｉｒｅｆ＜８Ｉであることを確認したとき（即ち、Ｃ８からの出力がＬレベルのとき）、インバータゲートＣ１〜Ｃ７においてＨレベル信号が何個出力されているかを把握することで抵抗Ｒ１を流れる電流Ｉ１がどのレベルにあるのかを把握することができる。
【００６０】
一方、Ｉｒｅｆ＞８Ｉの場合、入力ライン８ｈに設けられたインバータゲートＣ８からはＨレベル信号が出力される。このとき、モード判定部３０では、Ｉｒｅｆ＞８Ｉとなったことを把握することができる。そして、切替回路７０は、インバータゲートＣ８からＨレベル信号を受けたときに図５のような状態に切り替え、トランジスタＱ０，Ｑ１のベースを共通接続した接続部に対して所定値（８Ｉ）の電流を流すことになる。
【００６１】
図５の切り替え状態のとき（即ち、Ｉｒｅｆ＞８Ｉのとき）、電流比較経路７ａでは、定電流源Ｍ１によって流される比較電流（値Ｉの定電流）と、トランジスタＱ１のコレクタ電流（Ｉｒｅｆ−８Ｉ）とが比較されるように動作し、Ｉ＞（Ｉｒｅｆ−８Ｉ）であれば入力ライン８ａに設けられたインバータゲートＣ１からはＬレベル信号が出力され、（Ｉｒｅｆ−８Ｉ）＞Ｉであれば入力ライン８ａに設けられたインバータゲートＣ１からはＨレベル信号が出力される。また、電流比較経路７ｂでも同様であり、定電流源Ｍ２によって流される比較電流（値２Ｉの定電流）と、トランジスタＱ２のコレクタ電流（Ｉｒｅｆ−８Ｉ）とが比較されるように動作し、２Ｉ＞（Ｉｒｅｆ−８Ｉ）であれば入力ライン８ｂに設けられたインバータゲートＣ２からはＬレベル信号が出力され、（Ｉｒｅｆ−８Ｉ）＞２Ｉであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＨレベル信号が出力される。また、他の電流比較経路７ｈ等でも同様であり、定電流源Ｍ８によって流される比較電流（値８Ｉの定電流）と、トランジスタＱ８のコレクタ電流（Ｉｒｅｆ−８Ｉ）とが比較されるように動作し、８Ｉ＞（Ｉｒｅｆ−８Ｉ）であれば入力ライン８ｈに設けられたインバータゲートＣ８からはＬレベル信号が出力され、（Ｉｒｅｆ−８Ｉ）＞８Ｉであれば入力ライン８ｈに設けられたインバータゲートＣ８からはＨレベル信号が出力される。
【００６２】
図５のような切り替え状態のときには、各インバータゲートＣ１〜Ｃ８はいずれも、各電流比較経路７の比較電流のほうが定電流（Ｉｒｅｆ−８Ｉ）よりも大きいときにＬレベル信号が出力され、各電流比較経路７の比較電流よりも定電流（Ｉｒｅｆ−８Ｉ）のほうが大きいときにＨレベル信号が出力されるようになっている。そして、各電流比較経路７の比較電流は、Ｍ１、Ｍ２、Ｍ３・・・Ｍ８と段階的に（より詳しくは整数倍に）大きくなっているため、モード判定部３０は、一旦Ｉｒｅｆ＞８Ｉとなったことを確認したときには（即ち、Ｃ８からの出力が一旦Ｈレベルとなったことを確認したときには）、切替回路７０での図５のような切り替え後に、インバータゲートＣ１〜Ｃ８においてＨレベル信号が何個出力されているかを把握することで抵抗Ｒ１を流れる電流Ｉ１がどのレベルにあるのかを把握することができる。
【００６３】
この構成でもモード判定部３０は、デコーダ回路として構成されており、Ｉｒｅｆ＜８Ｉ（通電経路５を流れる電流が所定の閾値以下となる第１電流状態）であるか、Ｉｒｅｆ＞８Ｉ（通電経路５を流れる電流が所定の閾値を超える第２電流状態）であるかを判定した上で、その判定された状態において、インバータゲートＣ１〜Ｃ８からのＨレベル信号の出力数が０〜７のいずれであるかを確認する。そして、判定された電流状態と確認された出力数に応じたモード選択信号を出力或いは記憶する。例えば、インバータゲートＣ１〜Ｃ１５からのＨレベル信号の出力数そのものをモード選択信号とすれば、外部装置に対し抵抗Ｒ１の抵抗値に対応するモードを指示することができる。また、このようなモード信号を所定の記憶部（半導体メモリ等）に記憶することでモードを設定してもよい。
【００６４】
この構成では、複数の電流比較経路７の経路数よりもモード設定数を多くすることができるため、モードをより多段階に設定できるようになる。また、モード設定数と比較して定電流源４０の数及び定電流源４０の電流範囲を抑えやすくなり、モード設定数を増加させつつ、電流比較経路７側の回路規模の大型化、複雑化を抑えることができる。
【００６５】
［第３実施形態］
次に、本発明の第３実施形態について説明する。
図６は、本発明の第３実施形態に係るモード選択回路を概略的に例示するブロック図である。第３実施形態では、トランジスタＴｒ１をＮＰＮ型バイポーラトランジスタからＮチャネル型のＭＯＳＦＥＴに変更し、トランジスタＴｒ２をＰＮＰ型バイポーラトランジスタからＰチャネル型のＭＯＳＦＥＴに変更し、トランジスタＱ０、Ｑ１〜Ｑ１５をＰＮＰ型バイポーラトランジスタからＰチャネル型のＭＯＳＦＥＴに変更した点が第１実施形態と異なっている。それ以外の構成及び動作は第１実施形態と同様であり、この構成でも、基準電圧回路１２の出力電位と端子Ｔ１の電位が略同一で維持され、トランジスタＱ０、Ｑ１〜Ｑ１５によってカレントミラー回路が構成されている。そして、トランジスタＱ１〜Ｑ１５のそれぞれから各電流比較経路７に流れる電流は、抵抗Ｒ１を流れる電流Ｉ１と同一の基準電流（Ｉｒｅｆ）となっている。
【００６６】
［第３実施形態の変更例］
図３を変更し、トランジスタＴｒ１をＰＮＰ型バイポーラトランジスタからＰチャネル型のＭＯＳＦＥＴに変更し、トランジスタＴｒ２をＮＰＮ型バイポーラトランジスタからＮチャネル型のＭＯＳＦＥＴに変更し、トランジスタＱ０、Ｑ１〜Ｑ１５をＮＰＮ型バイポーラトランジスタからＮチャネル型のＭＯＳＦＥＴに変更するようにしてもよい。
【００６７】
［第４実施形態］
次に、本発明の第４実施形態について説明する。
図７は、本発明の第４実施形態に係るモード選択回路を概略的に例示するブロック図である。図７の構成は、電流比較部２０の構成を変更した点が第１実施形態と異なり、それ以外は第１実施形態と同様である。この構成では、第１実施形態で用いたインバータゲートＣ１〜Ｃ１５をシュミットトリガＣ１’〜Ｃ１５’に変更している。シュミットトリガＣ１’〜Ｃ１５’はいずれも、入力信号に対するしきい値を２つ持ち、入力信号の電位が高いしきい値Ｖｓ１を超えたときにＨレベルの電位を出力し、逆に入力信号の電位が低いしきい値Ｖｓ２を下回ったときにＬレベルの電位を出力するように構成されている。
【００６８】
［第５実施形態］
次に、本発明の第５実施形態について説明する。
図８は、本発明の第５実施形態に係るモード選択回路を概略的に例示するブロック図である。この構成は、第１実施形態で複数あったトランジスタＱ１〜Ｑ１５、電流比較経路７、定電流源４０、インバータゲートＣ１〜Ｃ１５を、トランジスタＱ１、電流比較経路７ａ、定電流源Ｍ１、インバータゲートＣ１のみとした点、及び定電流源Ｍ１で供給される定電流を複数段階に切り替え可能とした点が第１実施形態と異なり、それ以外は第１実施形態と同一である。
【００６９】
この構成では、所定の通電経路５と、１つの電流比較経路７ａと、通電経路５の電流状態に応じた定電流を１つの電流比較経路７ａに流す定電流生成回路９と、１つの電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源４０（Ｍ１）とを備えており、電流比較部２０は、１つの電流比較経路７ａでの切り替えに応じて流れるそれぞれの比較電流と、定電流生成回路９によって生成された定電流Ｉｒｅｆとを比較した電流比較結果を出力するように構成されている。
【００７０】
具体的には、可変信号生成部６０から定電流源４０に対して、電流値をＩ、２Ｉ、３Ｉ、４Ｉ・・・と整数倍に複数段階（例えば１５段階）切り替えることを指示する信号を順次出力しており、定電流源４０は、定電流の値を変化させ得る可変定電流源として構成されており、この指示された値の定電流を流すように機能している。モード判定部３０は、可変信号生成部６０からのこれら指示信号を順次取得し、その指示信号毎にインバータゲートＣ１からの出力結果を取得している。例えば、可変信号生成部６０から定電流源４０に対して電流値をＩに指示する信号を出力したときには、モード判定部４０はこの信号を取得し、電流値をＩに指示する信号に対応してインバータゲートＣ１からＨ、Ｌのいずれの出力が出ているかを確認する。また、他の指示信号のときも同様であり、可変信号生成部６０から定電流源４０に対して電流値を２Ｉに指示する信号を出力したときには、モード判定部４０はこの信号を取得し、電流値を２Ｉに指示する信号に対応してインバータゲートＣ１からＨ、Ｌのいずれの出力が出ているかを確認する。このような指示信号を決められた複数段階（例えば１５段階）順次行い、各信号毎にインバータゲートＣ１からの信号を取得する。そして、この複数段階でのインバータゲートＣ１からのＨレベル信号の出力数がいずれであるかを確認し、確認された出力数に応じたモード選択信号を出力或いは記憶する。
【００７１】
［第６実施形態］
次に、本発明の第６実施形態について説明する。
図９は、本発明の第６実施形態に係るモード選択回路を概略的に例示するブロック図である。このモード選択回路１では、第１実施形態と同様のモード選択回路として構成される第１回路部２ａと、この第１回路部２ａと同一の構成とされる第２回路部２ｂとを備えており、第１回路部２ａにおける抵抗Ｒ１以外の部分と、第２回路部２ｂにおける抵抗Ｒ１以外の部分とがＩＣチップ内に内蔵された構成となっている。そして、第１回路部２ａにおけるインバータゲートＣ１〜Ｃ１５の出力と、第２回路部２ｂにおけるインバータゲートＣ１〜Ｃ１５の出力とが、共通のモード判定部３０に入力されるようになっている。この構成では、第１回路部２ａにおいて第１実施形態と同様にモードを多段階に調整することができ、第２回路部２ｂにおいてもこれと同様にモードを多段階に調整できるようになるため、より一層モードの選択数を増やすことができる。
【００７２】
［第７実施形態］
次に、本発明の第７実施形態について説明する。
図１０は、本発明の第７実施形態に係るモード選択回路を概略的に例示するブロック図である。図１０の構成では、抵抗Ｒ１をＩＣ部内に内蔵して固定とし、図１で設けていた基準電圧回路１２をＩＣ部３の外に配置した外付けの基準電圧回路に変更している。この構成では、トランジスタＴｒ２のベースがＩＣ部３の外部端子Ｔ２に接続されており、外付けの基準電圧回路からＴ２に対して基準電圧が印加されるようになっている。そして、外付けの基準電圧回路においてＴ２に印加する基準電圧を段階的に切り替えることができるようになっており、Ｔ２の基準電圧に応じて抵抗Ｒ１に印加される電圧が変化するようになっている。従って、Ｔ２の基準電圧を調整することで抵抗Ｒ１の電流Ｉ１及びトランジスタＱ０、Ｑ１〜Ｑ１５のコレクタ電流Ｉｒｅｆを調整することでき、電流比較部２０、モード判定部３０を第１実施形態と同様の動作させてモード選択を行うことができる。
【００７３】
［第８実施形態］
次に、本発明の第８実施形態について説明する。
図１１は、本発明の第８実施形態に係るモード選択回路を概略的に例示するブロック図である。図１１の構成は、図２の抵抗Ｒ１を定電流源Ｍ０に変更した点が第１実施形態と異なっている。この構成では、定電流源Ｍ０が電流値を変更させうる可変定電流源として構成されており、電流値を段階的に切り替えることができるようになっている。この構成でも、トランジスタＱ０、Ｑ１〜Ｑ１５のコレクタ電流Ｉｒｅｆが、通電経路５を流れる電流と同一の電流となり、定電流源Ｍ０の電流値を切り替えることで、各電流比較経路７に流す定電流（トランジスタＱ１〜Ｑ１５のコレクタ電流Ｉｒｅｆ）を変化させることができる。
【符号の説明】
【００７４】
１…モード選択回路
３…ＩＣ部
５…通電経路
７…電流比較経路
９…定電流生成回路
１０…電流生成部
２０…電流比較部
３０…モード判定部
４０…定電流源
７０…切替回路
Ｔ１…端子
Ｒ１…抵抗（抵抗部）
【技術分野】
【０００１】
本発明は、モード選択回路に関するものである。
【背景技術】
【０００２】
従来より、入力信号に応じてモードを選択するモード選択回路が提供されており、その一例として、特許文献１、２のようなものが開示されている。このうち、特許文献１の選択回路では、２進選択信号群を出力する選択設定回路（２）と、入力された被選択信号群の内の各被選択信号の１つの被選択信号を２進選択信号群のうちの下位の２進選択信号で選択する被選択信号毎の第１の選択回路（４）と、各第１の選択回路（４）の出力信号が入力に供給され、上位２進選択信号でいずれかの第１の選択回路（４）の出力信号を選択する第２の選択回路（６）とが設けられている。この構成は、信号選択する機能を上位信号と下位信号に分けて選択することで回路規模を小さくするようにしている。
【０００３】
また、特許文献２のモード選択回路では、モード選択用の入力信号ピン（１）を一本設け、それにしきい値の異なるインバータゲート（２０）を並列に接続している。この構成では、入力信号の入力電圧レベルを変化させると、それに応じて各々のインバータゲートの出力が変化するようになっており、入力電圧変化に応じた各々のインバータゲートの出力変化をデコードすることにより動作モードを決定している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２２００１２号公報
【特許文献２】特開平５−４８４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、第１の選択回路（４）のいずれもビットデータを入力するために複数のピンを要し、更に選択設定回路（２）からの入力を受けるピンも必要となるため、入力ピン数が多くならざるを得ない。また、第２の選択回路（５）の前段に、各第１の選択回路（４）及び選択設定回路（２）が必要となるため、回路規模の大型化が懸念される。
【０００６】
一方、特許文献２の構成によれば、モード切り替えのためのピンが複数必要とならなくなるため、ピン数を削減することができる。しかしながら、特許文献１の構成では、入力に電圧を印加する必要があり、その入力構造が開示されていない。この構成では、任意のモードに設定するためには、ＤＡ変換器などによって任意の電圧を生成、設定する必要があり、回路規模の大型化が懸念される。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、設定に用いる端子数を減らすことができ、且つ回路規模の小型化を図りうるモード選択回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明のモード選択回路は、
所定の通電経路と、
１又は複数の電流比較経路と
前記通電経路の電流状態に応じた定電流を、１又は複数の前記電流比較経路に流す定電流生成回路と、
複数の前記電流比較経路に対してそれぞれ比較電流を流す、又は１つの前記電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源と、
複数の前記電流比較経路を流れるそれぞれの比較電流又は１つの前記電流比較経路での切り替えに応じて流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果を出力する電流比較部と、
前記電流比較部からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部と、
を備え、
前記定電流源は、それぞれの比較電流を互いに異なる電流値で流すように構成されており、
前記電流比較部から前記モード判定部に対し、前記通電経路の状態に対応する電流比較結果が出力されることを特徴とする。
【発明の効果】
【０００９】
請求項１の発明では、所定の通電経路が設けられると共に、この通電経路の電流状態に応じた定電流を、１又は複数の電流比較経路に流す定電流生成回路が設けられている。そして、 複数の電流比較経路に対してそれぞれ比較電流を流す、又は１つの電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源が設けられ、定電流源によって複数の電流比較経路に流される比較電流が互いに異なる電流値となるように構成されている。この構成では、通電経路の状態に応じて電流比較経路に流される定電流（即ち、定電流生成回路によって流される定電流）の状態が変化することになり、電流比較部において複数の各比較電流と前記定電流とを比較したときの比較結果は、通電経路の状態に応じて変化することになる。従って、モード判定部はこのような比較結果を得ることで通電経路の状態に応じたモードに設定できるようになる。特にこの回路では、多数のピンを用いずとも所定の通電経路の電流状態を変化させるだけでモードを切り替えることができるため、ピン数を効果的に削減することができ、且つ回路規模の小型化を図りやすくなる。
【００１０】
請求項２の発明では、電流比較経路は複数設けられ、定電流生成回路は、通電経路の電流状態に応じた定電流を複数の電流比較経路にそれぞれ流すように構成されている。そして、複数の定電流源が複数の電流比較経路にそれぞれ設けられ、且つ各定電流源が各電流比較経路に対して流す比較電流の値がそれぞれ異なるように構成されている。そして、電流比較部は、複数の電流比較経路を流れるそれぞれの比較電流と、定電流生成回路によって生成された定電流とを比較した電流比較結果をそれぞれ出力するように構成されている。
この構成によれば、比較電流を順次生成せずとも複数の電流比較経路に同時期に比較電流及び定電流を流すことができるようになり、モード切替動作の簡素化及び切り替えの迅速化を図ることができる。
【００１１】
請求項３の発明では、通電経路において所定の端子が設けられ、この端子と基準電位に設定される基準部との間に接続される構成で抵抗部が設けられている。そして、定電流生成回路は、抵抗部の抵抗値に応じた定電流を、複数の電流比較経路にそれぞれ流すように構成されており、複数の電流比較部からモード判定部に対し、抵抗部の抵抗値に対応する電流比較結果が出力されるように構成されている。
この構成では、所定の端子に接続するべき抵抗部を調整するだけでモードを切り替えることができるようになるため、モード切り替えのためにようする素子数を抑えることができ、回路構成を一層簡素化、小型化することができる。
【００１２】
請求項４の発明では、抵抗部が接続される端子が一端子のみとされている。
この構成では、端子数を最小限に抑えることができ、モードを切り替えるための素子も一つの端子に接続される抵抗部のみで足りることになる。
【００１３】
請求項５の発明では、電流比較経路が複数設けられている。そして、定電流生成回路には、通電経路を流れる電流が所定の閾値以下のときに通電経路を流れる電流に対応した第１定電流を複数の電流比較経路に流し、通電経路を流れる電流が所定の閾値を超えるときに第１定電流から一定値の電流を減じた第２定電流を複数の電流比較経路に流すように切り替える切替回路が設けられている。そして、モード判定部は、切替回路の切り替え状態と、電流比較部から出力される電流比較結果とに基づいてモードを判定するように構成されている。
この構成では、複数の電流比較経路の経路数よりもモード設定数を多くすることができるため、モードをより多段階に設定できるようになる。また、モード設定数と比較して定電流源の数及び定電流源の電流範囲を抑えやすくなり、モード設定数を増加させつつ、電流比較経路側の回路規模の大型化、複雑化を抑えることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図２】図２は、図１のモード選択回路において、電流生成部を具体化した例を示すブロック図である。
【図３】図３は、第１実施形態の変更例１に係るモード選択回路を概略的に例示するブロック図である。
【図４】図４は、本発明の第２実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図５】図５は、図４のモード選択回路において通電経路を流れる電流が所定値以上となるときの切替状態を示すブロック図である。
【図６】図６は、本発明の第３実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図７】図７は、本発明の第４実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図８】図８は、本発明の第５実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図９】図９は、本発明の第６実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図１０】図１０は、本発明の第７実施形態に係るモード選択回路を概略的に例示するブロック図である。
【図１１】図１１は、本発明の第８実施形態に係るモード選択回路を概略的に例示するブロック図である。
【発明を実施するための形態】
【００１５】
[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
図１は、本発明の第１実施形態に係るモード選択回路を概略的に例示するブロック図である。図２は、図１のモード選択回路において、電流生成部を具体化した例を示すブロック図である。
【００１６】
図１、図２に示すモード選択回路１は、主として、所定の通電経路５と、複数の電流比較経路７と、通電経路５の電流状態に応じた定電流を複数の電流比較経路７に流す定電流生成回路９と、複数の前記電流比較経路７に対してそれぞれ比較電流を流す定電流源４０と、複数の電流比較経路７を流れるそれぞれの比較電流と、定電流生成回路９によって生成された定電流とを比較した電流比較結果を出力する電流比較部２０と、電流比較部２０からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部３０とを備えた構成をなしている。
【００１７】
図１の構成では、定電流生成回路９、複数の定電流源４０、電流比較部２０、モード判定部３０が集積化され、これらがＩＣ部３の内部に配置されており、ＩＣ部３の内外に導通する外部端子として端子Ｔ１が設けられている。通電経路５は、端子Ｔ１を介して電流を流す経路として構成されており、上述の端子Ｔ１と、端子Ｔ１に一端側が接続され他端側がグランド側に接続される抵抗Ｒ１（抵抗Ｒ１は「抵抗部」の一例に相当）とを備え、端子Ｔ１を介して抵抗Ｒ１に所定電流が流れるように構成されている。
【００１８】
図１、図２の構成では、グランドが基準部に相当し、基準電位（グランド電位）に設定されており、端子Ｔ１は基準電位（グランド電位）よりも高い所定の高電位に維持されるようになっているため、抵抗Ｒ１には、端子Ｔ１側からグランド側への抵抗Ｒ１の抵抗値に応じた定電流Ｉ１が流れるようになっている。また、この構成では、抵抗Ｒ１を他の抵抗値のものに変更することで、抵抗Ｒ１を流れる定電流Ｉ１の値を変更できるようになっている。
【００１９】
図１に示すように、定電流生成回路９は、電流生成部１０と、複数のカレントミラー部１２とを備えており、通電経路５の電流状態に応じた定電流を複数の電流比較経路７にそれぞれ流すように構成されている。このうち、電流生成部１０は、基準電圧回路１２と、トランジスタＴｒ１と、トランジスタＴｒ２と、抵抗Ｒ２と、トランジスタＱ０とを備えている。
【００２０】
基準電圧回路１２は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタＴｒ２のベースに印加するように機能している。トランジスタＴｒ２は、ＰＮＰ型バイポーラトランジスタとして構成されており、エミッタが抵抗Ｒ２の一端側及びトランジスタＴｒ１のベースに接続されている。また、トランジスタＴｒ２のコレクタは接地されている。抵抗Ｒ２は、一端側が上述のトランジスタＴｒ２のエミッタに接続されると共に、トランジスタＴｒ１のベースに接続されており、他端側が所定の電源に接続されている。
【００２１】
また、トランジスタＴｒ１は、ＮＰＮ型バイポーラトランジスタとして構成されており、コレクタがトランジスタＱ０のベース及びコレクタに接続され、エミッタが端子Ｔ１に接続されている。そして、トランジスタＴｒ１のベースエミッタ間電圧ＶＢＥとトランジスタＴｒ２のベースエミッタ間電圧ＶＢＥは略同一となるように構成されており、これにより端子Ｔ１の電位がトランジスタＴｒ２のベース電位（基準電圧回路１２からの出力電圧）に維持されるようになっている。即ち、基準電圧回路１２の出力電圧がＶａである場合、端子Ｔ１に印加される電圧もＶａとなり、通電経路５における抵抗Ｒ１には、このＲ１の抵抗値Ｒｒｅｆに対応する値（Ｖａ／Ｒｒｅｆ）の定電流が流れることになる。
【００２２】
また、この構成では、トランジスタＴｒ１のコレクタ電流がベース電流に比べて十分大きく、トランジスタＱ０のコレクタ電流がベース電流と比べて十分大きいため、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆとがほぼ同じ値となっている。
【００２３】
そして、トランジスタＱ０のコレクタ電流Ｉｒｅｆと同じ値のコレクタ電流Ｉｒｅｆが流れるように複数のトランジスタＱ１〜Ｑ１５が設けられている。なお、図１、図２の例では、トランジスタＱ１、Ｑ２、Ｑ１５を例示し、トランジスタＱ３〜Ｑ１４については、省略して示しているが、これらトランジスタＱ３〜Ｑ１４も、トランジスタＱ１、Ｑ２等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタＱ３〜Ｑ１４のコレクタ側に接続される各電流比較経路７の構成は、定電流源４０で流される定電流の値が電流比較経路７ａ等と異なるだけであり、それ以外の構成は、電流比較経路７ａ等と同一となっている。
【００２４】
トランジスタＱ０及びトランジスタＱ１〜１５は、公知のカレントミラー回路として構成されており、トランジスタＱ０、Ｑ１〜Ｑ１５は、いずれもＰＮＰ型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一（実質的に同一）とされている。また、トランジスタＱ０、Ｑ１〜Ｑ１５のいずれのベースエミッタ間電圧ＶＢＥも略同一（実質的に同一）とされている。この構成では、トランジスタＱ０のエミッタは電源側に接続され、ベースには当該トランジスタＱ０のコレクタ及びトランジスタＱ１〜１５の各ベースが接続されている。また、トランジスタＱ１〜１５のエミッタはそれぞれ電源側に接続されており、トランジスタＱ１〜１５のコレクタはそれぞれ電流比較経路７に接続されている。
【００２５】
このように構成されているため、トランジスタＱ１〜Ｑ１５のいずれのコレクタ電流もトランジスタＱ０のコレクタ電流Ｉｒｅｆと略同一となり、上述のように、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆは略同一であるため、トランジスタＱ１〜Ｑ１５からそれぞれの経路（電流比較経路７）に流れるコレクタ電流は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例する値（Ｖａ／Ｒｒｅｆ）の定電流となる。このように、定電流生成回路９は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例した値の定電流Ｉｒｅｆを、複数の電流比較経路７にそれぞれ流すように機能している。
【００２６】
そして、各トランジスタＱ１〜Ｑ１５のコレクタには、複数の定電流源４０がそれぞれ接続されている。これら複数の定電流源４０は、各トランジスタＱ１〜Ｑ１５からのコレクタ電流が流れる各電流比較経路７にそれぞれ設けられ、且つ各電流比較経路７に対し、上述の定電流Ｉｒｅｆと比較するための比較電流を流すように構成されている。複数の定電流源４０が各電流比較経路７に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図１、図２の例では、第１経路７ａに設けられた定電流源Ｍ１によって流される定電流の値が最も小さい所定値Ｉとされており、これ以外の定電流源Ｍ２〜Ｍ１５（図２は、Ｍ３〜Ｍ１４は省略）によってそれぞれ流される定電流は、所定値Ｉの整数倍の値となっている。例えば、定電流源Ｍ１が所定値Ｉの定電流を流し、第２経路７ｂに設けられた定電流源Ｍ２はこの２倍の値（２Ｉ）の定電流を流すようになっている。同様に、第３経路７ｃ（図示略）に設けられた定電流源Ｍ３（図示略）は、この３倍の値（３Ｉ）の定電流を流すといった具合に、定電流源Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ９、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５（Ｍ３〜Ｍ１４は図示略）が第３〜第１５経路においてそれぞれ３Ｉ、４Ｉ、５Ｉ、６Ｉ、７Ｉ、８Ｉ、９Ｉ、１０Ｉ、１１Ｉ、１２Ｉ、１３Ｉ、１４Ｉ、１５Ｉの値の比較電流を流すようになっている。
【００２７】
各電流比較経路７では、各定電流源４０の一端側が各電流比較経路７の基端となるトランジスタ（トランジスタＱ１〜Ｑ１５のいずれか）のコレクタに接続され、他端側が接地されており、更に、各電流比較経路７には、基端となるトランジスタ（トランジスタＱ１〜Ｑ１５のいずれか）のコレクタと定電流源４０の一端側との間から分岐するように入力ライン８がそれぞれ設けられている。そして、各電流比較経路７における各比較ライン８には、各電流比較経路７の定電流源４０によって流される比較電流と定電流Ｉｒｅｆとの比較結果が入力されることになる。例えば、電流比較経路７ａでは、定電流源Ｍ１によって流される比較電流（値Ｉの定電流）と、トランジスタＱ１のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、Ｉ＞Ｉｒｅｆであれば入力ライン８ａに設けられたインバータゲートＣ１からはＬレベル信号が出力され、Ｉｒｅｆ＞Ｉであれば入力ライン８ａに設けられたインバータゲートＣ１からはＨレベル信号が出力される。また、電流比較経路７ｂでも同様であり、定電流源Ｍ２によって流される比較電流（値２Ｉの定電流）と、トランジスタＱ２のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、２Ｉ＞Ｉｒｅｆであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＬレベル信号が出力され、Ｉｒｅｆ＞２Ｉであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＨレベル信号が出力される。また、他の電流比較経路７ｔ等でも同様であり、定電流源Ｍ１５によって流される比較電流（値１５Ｉの定電流）と、トランジスタＱ１５のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、１５Ｉ＞Ｉｒｅｆであれば入力ライン８ｔに設けられたインバータゲートＣ１からはＬレベル信号が出力され、Ｉｒｅｆ＞１５Ｉであれば入力ライン８ｔに設けられたインバータゲートＣ１５からはＨレベル信号が出力される。
【００２８】
このように、各インバータゲートＣ１〜Ｃ１５はいずれも、各電流比較経路７の比較電流のほうが定電流Ｉｒｅｆよりも大きいときにＬレベル信号が出力され、各電流比較経路７の比較電流よりも定電流Ｉｒｅｆのほうが大きいときにＨレベル信号が出力されるようになっている。そして、各電流比較経路７の比較電流は、Ｍ１、Ｍ２、Ｍ３・・・Ｍ１５と段階的に（より詳しくは整数倍に）大きくなっているため、インバータゲートＣ１〜Ｃ１５においてＨレベル信号が何個出力されているかを把握することで抵抗Ｒ１を流れる電流Ｉ１がどのレベルにあるのかを把握することができる。
【００２９】
モード判定部３０は、演算機能、判定機能等を有するデコーダ回路として構成されており、各インバータゲートＣ１〜Ｃ１５からの出力がそれぞれ入力される構成をなし、インバータゲートＣ１〜Ｃ１５からのＨレベル信号の出力数が０〜１５のいずれであるかを確認する。そして、確認された出力数に応じたモード選択信号を出力或いは記憶する。例えば、インバータゲートＣ１〜Ｃ１５からのＨレベル信号の出力数そのものをモード選択信号とすれば、外部装置に対し抵抗Ｒ１の抵抗値に対応するモードを指示することができる。また、このようなモード信号を所定の記憶部（半導体メモリ等）に記憶することでモードを設定してもよい。
【００３０】
（本構成の主な効果）
本構成では、所定の通電経路５が設けられると共に、この通電経路５の電流状態に応じた定電流Ｉｒｅｆを、複数の電流比較経路７に流す定電流生成回路９が設けられている。そして、複数の電流比較経路７に対してそれぞれ比較電流を流す定電流源４０が設けられ、定電流源４０によって複数の電流比較経路７に流される比較電流が互いに異なる電流値となるように構成されている。この構成では、通電経路５の状態に応じて電流比較経路７に流される定電流（即ち、定電流生成回路９によって流される定電流Ｉｒｅｆ）の状態が変化することになり、電流比較部２０において複数の各比較電流と前記定電流Ｉｒｅｆとを比較したときの比較結果は、通電経路５の状態に応じて変化することになる。従って、モード判定部３０はこのような比較結果を得ることで通電経路５の状態に応じたモードに設定できるようになる。特にこの回路では、多数のピンを用いずとも所定の通電経路５の電流状態を変化させるだけでモードを切り替えることができるため、ピン数を効果的に削減することができ、且つ回路規模の小型化を図りやすくなる。
【００３１】
また、本構成では、比較電流を順次生成せずとも複数の電流比較経路７に同時期に比較電流及び定電流を流すことができるようになり、モード切替動作の簡素化及び切り替えの迅速化を図ることができる。
【００３２】
また、本構成では、通電経路５において所定の端子Ｔ１が設けられ、この端子Ｔ１と基準電位に設定される基準部（図１等の例ではグランド）との間に接続される構成で抵抗Ｒ１が設けられている。そして、定電流生成回路９は、抵抗Ｒ１の抵抗値Ｒｒｅｆに応じた定電流Ｉｒｅｆを、複数の電流比較経路７にそれぞれ流すように構成されており、複数の電流比較部２０からモード判定部３０に対し、抵抗Ｒ１の抵抗値Ｒｒｅｆに対応する電流比較結果が出力されるように構成されている。
この構成では、所定の端子Ｔ１に接続するべき抵抗Ｒ１を調整するだけでモードを切り替えることができるようになるため、モード切り替えのためにようする素子数を抑えることができ、回路構成を一層簡素化、小型化することができる。
【００３３】
また、本構成では、抵抗Ｒ１が接続される端子Ｔ１が一端子のみとされている。このような構成とすれば、端子数を最小限に抑えることができ、モードを切り替えるための素子も一つの端子Ｔ１に接続される抵抗Ｒ１のみで足りることになる。
【００３４】
[第１実施形態の変更例]
図３は、第１実施形態の変更例１に係るモード選択回路を概略的に例示するブロック図である。
図３の構成でも、定電流生成回路９、複数の定電流源４０、電流比較部２０、モード判定部３０が集積化され、これらがＩＣ部３の内部に配置されており、ＩＣ部３の内外に導通する外部端子として端子Ｔ１が設けられている。通電経路５は、端子Ｔ１を介して電流を流す経路として構成されており、上述の端子Ｔ１と、端子Ｔ１に一端側が接続され他端側が電源Ｖ側に接続される抵抗Ｒ１とを備え、端子Ｔ１を介して抵抗Ｒ１に所定電流が流れるように構成されている。
【００３５】
図３の構成では、電源Ｖが基準部に相当し、基準電位（電源電位）に設定されており、端子Ｔ１は基準電位（電源電位）よりも低い所定の低電位に維持されるようになっているため、抵抗Ｒ１には、電源Ｖから端子Ｔ１側への抵抗Ｒ１の抵抗値に応じた定電流Ｉ１が流れるようになっている。また、この構成でも、抵抗Ｒ１を他の抵抗値のものに変更することで、抵抗Ｒ１を流れる定電流Ｉ１の値を変更できるようになっている。
【００３６】
図３の構成でも、定電流生成回路９は、電流生成部１０と、複数のカレントミラー部１２とを備えており、通電経路５の電流状態に応じた定電流を複数の電流比較経路７にそれぞれ流すように構成されている。このうち、電流生成部１０は、基準電圧回路１２と、トランジスタＴｒ１と、トランジスタＴｒ２と、抵抗Ｒ２と、トランジスタＱ０とを備えている。
【００３７】
基準電圧回路１２は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタＴｒ２のベースに印加するように機能している。トランジスタＴｒ２は、ＮＰＮ型バイポーラトランジスタとして構成されており、エミッタが抵抗Ｒ２の一端側及びトランジスタＴｒ１のベースに接続されている。また、トランジスタＴｒ２のコレクタは電源に接続されている。抵抗Ｒ２は、一端側が上述のトランジスタＴｒ２のエミッタに接続されると共に、トランジスタＴｒ１のベースに接続されており、他端側がグランド側に接続されている。
【００３８】
また、トランジスタＴｒ１は、ＰＮＰ型バイポーラトランジスタとして構成されており、コレクタがトランジスタＱ０のベース及びコレクタに接続され、エミッタが端子Ｔ１に接続されている。そして、トランジスタＴｒ１のベースエミッタ間電圧ＶＢＥとトランジスタＴｒ２のベースエミッタ間電圧ＶＢＥは略同一となるように構成されており、これにより端子Ｔ１の電位がトランジスタＴｒ２のベース電位（基準電圧回路１２からの出力電圧）に維持されるようになっている。即ち、基準電圧回路１２の出力電圧がＶａである場合、端子Ｔ１の電位もＶａとなり、通電経路５における抵抗Ｒ１には、このＲ１の抵抗値Ｒｒｅｆに対応する値（（Ｖｂ−Ｖａ）／Ｒｒｅｆ）の定電流が流れることになる（Ｖｂは電源電位）。
【００３９】
また、この構成では、トランジスタＴｒ１のコレクタ電流がベース電流に比べて十分大きく、トランジスタＱ０のコレクタ電流がベース電流と比べて十分大きいため、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆとがほぼ同じ値となっている。
【００４０】
そして、トランジスタＱ０のコレクタ電流Ｉｒｅｆと同じ値のコレクタ電流Ｉｒｅｆが流れるように複数のトランジスタＱ１〜Ｑ１５が設けられている。なお、図３の例では、トランジスタＱ１、Ｑ２、Ｑ１５を例示し、トランジスタＱ３〜Ｑ１４については、省略して示しているが、これらトランジスタＱ３〜Ｑ１４も、トランジスタＱ１、Ｑ２等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタＱ３〜Ｑ１４のコレクタ側に接続される各電流比較経路７の構成は、定電流源４０で流される定電流の値が電流比較経路７ａ等と異なるだけであり、それ以外の構成は、電流比較経路７ａ等と同一となっている。
【００４１】
トランジスタＱ０及びトランジスタＱ１〜１５は、公知のカレントミラー回路として構成されており、トランジスタＱ０、Ｑ１〜Ｑ１５は、いずれもＮＰＮ型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一（実質的に同一）とされ、トランジスタＱ０、Ｑ１〜Ｑ１５のいずれのベースエミッタ間電圧ＶＢＥも略同一（実質的に同一）とされている。そして、トランジスタＱ０のベースには、当該トランジスタＱ０のコレクタ及びトランジスタＱ１〜１５の各ベースが接続されている。このように構成されているため、トランジスタＱ１〜Ｑ１５のいずれのコレクタ電流もトランジスタＱ０のコレクタ電流Ｉｒｅｆと略同一となり、上述のように、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆは略同一であるため、トランジスタＱ１〜Ｑ１５からそれぞれの経路（電流比較経路７）に流れるコレクタ電流は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例する値（（Ｖｂ−Ｖａ）／Ｒｒｅｆ）の定電流となる。このように、定電流生成回路９は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例した値の定電流Ｉｒｅｆを、複数の電流比較経路７にそれぞれ流すように機能している。
【００４２】
そして、各トランジスタＱ１〜Ｑ１５のコレクタには、複数の定電流源４０がそれぞれ接続されている。これら複数の定電流源４０は、各トランジスタＱ１〜Ｑ１５のコレクタに接続される各電流比較経路７にそれぞれ設けられ、且つ各電流比較経路７に対し、上述の定電流Ｉｒｅｆと比較するための比較電流を流すように構成されている。複数の定電流源４０が各電流比較経路７に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図３の例では、第１経路７ａに設けられた定電流源Ｍ１によって流される定電流の値が最も小さい所定値Ｉとされており、これ以外の定電流源Ｍ２〜Ｍ１５（図２は、Ｍ３〜Ｍ１４は省略）によってそれぞれ流される定電流は、所定値Ｉの整数倍の値となっている。例えば、定電流源Ｍ１が所定値Ｉの定電流を流し、第２経路７ｂに設けられた定電流源Ｍ２はこの２倍の値（２Ｉ）の定電流を流すようになっている。同様に、第３経路７ｃ（図示略）に設けられた定電流源Ｍ３（図示略）は、この３倍の値（３Ｉ）の定電流を流すといった具合に、定電流源Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ９、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５（Ｍ３〜Ｍ１４は図示略）が第３〜第１５経路においてそれぞれ３Ｉ、４Ｉ、５Ｉ、６Ｉ、７Ｉ、８Ｉ、９Ｉ、１０Ｉ、１１Ｉ、１２Ｉ、１３Ｉ、１４Ｉ、１５Ｉの値の比較電流を流すようになっている。
【００４３】
各電流比較経路７では、各定電流源４０の一端側が各定電流源４０に対応するトランジスタ（トランジスタＱ１〜Ｑ１５のいずれか）のコレクタに接続され、他端側が電源側に接続されており、更に、各電流比較経路７には、トランジスタ（トランジスタＱ１〜Ｑ１５のいずれか）のコレクタと定電流源４０の一端側との間から分岐するように入力ライン８がそれぞれ設けられている。そして、各電流比較経路７における各比較ライン８において、各電流比較経路７の定電流源４０によって流される比較電流と定電流Ｉｒｅｆとの比較結果がインバータゲートに入力されるようになっている。例えば、電流比較経路７ａでは、定電流源Ｍ１によって流される比較電流（値Ｉの定電流）と、トランジスタＱ１のコレクタ電流Ｉｒｅｆ（基準電流）との比較結果がインバータゲートＣ１に入力され、電流比較経路７ｂでは、定電流源Ｍ２によって流される比較電流（値２Ｉの定電流）と、トランジスタＱ２のコレクタ電流Ｉｒｅｆ（基準電流）との比較結果がインバータゲートＣ２に入力されるようになっている。そして、インバータゲートＣ１〜Ｃ１５の各々は、各電流比較経路７における比較電流と定電流（コレクタ電流Ｉｒｅｆ）との比較結果をそれぞれ出力し、モード判定部３０はこれらインバータゲートＣ１〜Ｃ１５からの出力を取得し、Ｈレベル信号の数に応じたモード選択信号を出力或いは記憶する。
【００４４】
［第２実施形態］
次に、本発明の第２実施形態について説明する。
図４は、本発明の第２実施形態に係るモード選択回路を概略的に例示するブロック図である。図５は、図４のモード選択回路において通電経路を流れる電流が所定値以上となるときの切替状態を示すブロック図である。
【００４５】
この第２実施形態に係るモード選択回路１でも電流比較経路７が複数設けられており、更にこのモード選択回路１では、切替回路７０の切り替え動作により、各電流比較経路７に流す定電流を、第１の値（Ｉｒｅｆ）と第２の値（Ｉｒｅｆ−８）に切り替えることができるようになっている。
【００４６】
図４のモード選択回路１でも、第１実施形態と同様、所定の通電経路５と、複数の電流比較経路７と、通電経路５の電流状態に応じた定電流を複数の電流比較経路７に流す定電流生成回路９と、複数の電流比較経路７に対してそれぞれ比較電流を流す定電流源４０と、複数の電流比較経路７を流れるそれぞれの比較電流と、定電流生成回路９によって生成された定電流とを比較した電流比較結果を出力する電流比較部２０と、電流比較部２０からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部３０とを備えた構成をなしている。定電流源４０から最も大きい定電流（８Ｉ）が流れる電流比較経路７ｈでの電流比較結果（インバータゲートＣ８からの出力）が切替回路７０に入力されるようになっており、切替回路７０は、インバータゲートＣ８からの出力に基づいてスイッチＳＷ１を切り替えるように動作している。
【００４７】
図４の構成では、定電流生成回路９、複数の定電流源４０、電流比較部２０、モード判定部３０、切替回路７０が集積化され、これらがＩＣ部３の内部に配置されており、ＩＣ部３の内外に導通する外部端子として端子Ｔ１が設けられている。通電経路５は、端子Ｔ１を介して電流を流す経路として構成されており、上述の端子Ｔ１と、端子Ｔ１に一端側が接続され他端側がグランド側に接続される抵抗Ｒ１とを備え、端子Ｔ１を介して抵抗Ｒ１に所定電流が流れるように構成されている。この点は第１実施形態と同様である。
【００４８】
また、図４の構成でもグランドが基準部に相当し、基準電位（グランド電位）に設定されており、端子Ｔ１は基準電位（グランド電位）よりも高い所定の高電位に維持されるようになっているため、抵抗Ｒ１には、端子Ｔ１側からグランド側への抵抗Ｒ１の抵抗値に応じた定電流Ｉ１が流れるようになっている。また、この構成では、抵抗Ｒ１を他の抵抗値のものに変更することで、抵抗Ｒ１を流れる定電流Ｉ１の値を変更できるようになっている。
【００４９】
そして、定電流生成回路９は、電流生成部１０と、複数のカレントミラー部１２とを備えており、通電経路５の電流状態に応じた定電流を複数の電流比較経路７にそれぞれ流すように構成されている。このうち、電流生成部１０は、基準電圧回路１２と、トランジスタＴｒ１と、トランジスタＴｒ２と、抵抗Ｒ２と、トランジスタＱ０とを備えている。
【００５０】
基準電圧回路１２は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタＴｒ２のベースに印加するように機能している。トランジスタＴｒ２は、ＰＮＰ型バイポーラトランジスタとして構成されており、エミッタが抵抗Ｒ２の一端側及びトランジスタＴｒ１のベースに接続されている。また、トランジスタＴｒ２のコレクタは接地されている。抵抗Ｒ２は、一端側が上述のトランジスタＴｒ２のエミッタに接続されると共に、トランジスタＴｒ１のベースに接続されており、他端側が所定の電源に接続されている。
【００５１】
また、トランジスタＴｒ１は、ＮＰＮ型バイポーラトランジスタとして構成されており、コレクタがトランジスタＱ０のベース及びコレクタに接続され、エミッタが端子Ｔ１に接続されている。そして、トランジスタＴｒ１のベースエミッタ間電圧ＶＢＥとトランジスタＴｒ２のベースエミッタ間電圧ＶＢＥは略同一となるように構成されており、これにより端子Ｔ１の電位がトランジスタＴｒ２のベース電位（基準電圧回路１２からの出力電圧）に維持されるようになっている。即ち、基準電圧回路１２の出力電圧がＶａである場合、端子Ｔ１に印加される電圧もＶａとなり、通電経路５における抵抗Ｒ１には、このＲ１の抵抗値Ｒｒｅｆに対応する値（Ｖａ／Ｒｒｅｆ）の定電流が流れることになる。また、この構成では、トランジスタＴｒ１のコレクタ電流がベース電流に比べて十分大きく、トランジスタＱ０のコレクタ電流がベース電流と比べて十分大きいため、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆとがほぼ同じ値となっている。
【００５２】
そして、トランジスタＱ０のコレクタ電流Ｉｒｅｆと同じ値のコレクタ電流Ｉｒｅｆが流れるように複数のトランジスタＱ１〜Ｑ８が設けられている。なお、図１、図２の例では、トランジスタＱ１、Ｑ２、Ｑ７、Ｑ８を例示し、トランジスタＱ３〜Ｑ６については、省略して示しているが、これらトランジスタＱ３〜Ｑ６も、トランジスタＱ１、Ｑ２等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタＱ３〜Ｑ６のコレクタ側に接続される各電流比較経路７の構成は、定電流源４０で流される定電流の値が電流比較経路７ａ等と異なるだけであり、それ以外の構成は、電流比較経路７ａ等と同一となっている。
【００５３】
トランジスタＱ０及びトランジスタＱ１〜Ｑ８は、公知のカレントミラー回路として構成されており、トランジスタＱ０、Ｑ１〜Ｑ８は、いずれもＰＮＰ型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一（実質的に同一）とされている。また、トランジスタＱ０、Ｑ１〜Ｑ８のいずれのベースエミッタ間電圧ＶＢＥも略同一（実質的に同一）とされている。この構成では、トランジスタＱ０のエミッタは電源側に接続され、ベースには当該トランジスタＱ０のコレクタ及びトランジスタＱ１〜Ｑ８の各ベースが接続されている。また、トランジスタＱ１〜Ｑ８のエミッタはそれぞれ電源側に接続されており、トランジスタＱ１〜Ｑ８のコレクタはそれぞれ電流比較経路７に接続されている。
【００５４】
このように構成されているため、図４のように切替回路７０から所定値（８Ｉ）の電流が流れ込まないときには、トランジスタＱ１〜Ｑ８のいずれのコレクタ電流もトランジスタＱ０のコレクタ電流Ｉｒｅｆと略同一となり、上述のように、抵抗Ｒ１を流れる電流Ｉ１とトランジスタＱ０のコレクタ電流Ｉｒｅｆは略同一であるため、トランジスタＱ１〜Ｑ８からそれぞれの経路（電流比較経路７）に流れるコレクタ電流は、抵抗Ｒ１の抵抗値Ｒｒｅｆに反比例する値（Ｖａ／Ｒｒｅｆ）の定電流となる。なお、本構成では、トランジスタＱ０のコレクタ電流Ｉｒｅｆの値の定電流が「第１定電流」に相当する。
【００５５】
また、切替回路７０が切り替えられて図５のように所定値（８Ｉ）の電流が流れ込むときには、トランジスタＱ１〜Ｑ８のいずれのコレクタ電流も、トランジスタＱ０のコレクタ電流Ｉｒｅｆの値から定電流源７１の定電流の値（８Ｉ）を差し引いた値の定電流(以下、Ｉｒｅｆ−８Ｉとも称する)となる。本構成では、この定電流Ｉｒｅｆ−８Ｉが、第１定電流（Ｉｒｅｆ）から一定値の電流を減じた第２定電流の一例に相当する。
【００５６】
そして、各トランジスタＱ１〜Ｑ８のコレクタには、複数の定電流源４０がそれぞれ接続されている。これら複数の定電流源４０は、各トランジスタＱ１〜Ｑ８からのコレクタ電流が流れる各電流比較経路７にそれぞれ設けられ、且つ各電流比較経路７に対し、上述の定電流（Ｉｒｅｆ又はＩｒｅｆ−８Ｉ）と比較するための比較電流を流すように構成されている。複数の定電流源４０が各電流比較経路７に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図４の例では、第１経路７ａに設けられた定電流源Ｍ１によって流される定電流の値が最も小さい所定値Ｉとされており、これ以外の定電流源Ｍ２〜Ｍ８（図４は、Ｍ３〜Ｍ６は省略）によってそれぞれ流される定電流は、所定値Ｉの整数倍の値となっている。例えば、定電流源Ｍ１が所定値Ｉの定電流を流し、第２経路７ｂに設けられた定電流源Ｍ２はこの２倍の値（２Ｉ）の定電流を流すようになっている。同様に、第３経路７ｃ（図示略）に設けられた定電流源Ｍ３（図示略）は、この３倍の値（３Ｉ）の定電流を流すといった具合に、定電流源Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８（Ｍ３〜Ｍ６は図示略）が第３〜第８経路においてそれぞれ３Ｉ、４Ｉ、５Ｉ、６Ｉ、７Ｉ、８Ｉの値の比較電流を流すようになっている。
【００５７】
各電流比較経路７では、各定電流源４０の一端側が各電流比較経路７の基端となるトランジスタ（トランジスタＱ１〜Ｑ８のいずれか）のコレクタに接続され、他端側が接地されており、更に、各電流比較経路７には、基端となるトランジスタ（トランジスタＱ１〜Ｑ８のいずれか）のコレクタと定電流源４０の一端側との間から分岐するように入力ライン８がそれぞれ設けられている。そして、各電流比較経路７における各比較ライン８には、各電流比較経路７の定電流源４０によって流される比較電流と定電流（図４のときはＩｒｅｆ、図５のときはＩｒｅｆ−８Ｉ）との比較結果が入力されることになる。
【００５８】
例えば、図４の切り替え状態のとき（即ち、Ｉｒｅｆ＜８Ｉのとき）、電流比較経路７ａでは、定電流源Ｍ１によって流される比較電流（値Ｉの定電流）と、トランジスタＱ１のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、Ｉ＞Ｉｒｅｆであれば入力ライン８ａに設けられたインバータゲートＣ１からはＬレベル信号が出力され、Ｉｒｅｆ＞Ｉであれば入力ライン８ａに設けられたインバータゲートＣ１からはＨレベル信号が出力される。また、電流比較経路７ｂでも同様であり、定電流源Ｍ２によって流される比較電流（値２Ｉの定電流）と、トランジスタＱ２のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、２Ｉ＞Ｉｒｅｆであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＬレベル信号が出力され、Ｉｒｅｆ＞２Ｉであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＨレベル信号が出力される。また、他の電流比較経路７ｈ等でも同様であり、定電流源Ｍ８によって流される比較電流（値８Ｉの定電流）と、トランジスタＱ８のコレクタ電流Ｉｒｅｆ（基準電流）とが比較されるように動作し、８Ｉ＞Ｉｒｅｆであれば入力ライン８ｈに設けられたインバータゲートＣ８からはＬレベル信号が出力される。
【００５９】
なお、切替回路７０は、インバータゲートＣ８からＬレベル信号を受けているとき（即ち、Ｉｒｅｆ＜８Ｉのとき）には、図４のような切替状態で維持し、このときには切替回路７０からトランジスタＱ０，Ｑ１のベース共通接続部に電流が流れ込まなくなる。そして、このような切り替え状態のときには、各インバータゲートＣ１〜Ｃ８はいずれも、各電流比較経路７の比較電流のほうが定電流Ｉｒｅｆよりも大きいときにＬレベル信号が出力され、各電流比較経路７の比較電流よりも定電流Ｉｒｅｆのほうが大きいときにＨレベル信号が出力されるようになっている。そして、各電流比較経路７の比較電流は、Ｍ１、Ｍ２、Ｍ３・・・Ｍ８と段階的に（より詳しくは整数倍に）大きくなっているため、モード判定部３０は、Ｉｒｅｆ＜８Ｉであることを確認したとき（即ち、Ｃ８からの出力がＬレベルのとき）、インバータゲートＣ１〜Ｃ７においてＨレベル信号が何個出力されているかを把握することで抵抗Ｒ１を流れる電流Ｉ１がどのレベルにあるのかを把握することができる。
【００６０】
一方、Ｉｒｅｆ＞８Ｉの場合、入力ライン８ｈに設けられたインバータゲートＣ８からはＨレベル信号が出力される。このとき、モード判定部３０では、Ｉｒｅｆ＞８Ｉとなったことを把握することができる。そして、切替回路７０は、インバータゲートＣ８からＨレベル信号を受けたときに図５のような状態に切り替え、トランジスタＱ０，Ｑ１のベースを共通接続した接続部に対して所定値（８Ｉ）の電流を流すことになる。
【００６１】
図５の切り替え状態のとき（即ち、Ｉｒｅｆ＞８Ｉのとき）、電流比較経路７ａでは、定電流源Ｍ１によって流される比較電流（値Ｉの定電流）と、トランジスタＱ１のコレクタ電流（Ｉｒｅｆ−８Ｉ）とが比較されるように動作し、Ｉ＞（Ｉｒｅｆ−８Ｉ）であれば入力ライン８ａに設けられたインバータゲートＣ１からはＬレベル信号が出力され、（Ｉｒｅｆ−８Ｉ）＞Ｉであれば入力ライン８ａに設けられたインバータゲートＣ１からはＨレベル信号が出力される。また、電流比較経路７ｂでも同様であり、定電流源Ｍ２によって流される比較電流（値２Ｉの定電流）と、トランジスタＱ２のコレクタ電流（Ｉｒｅｆ−８Ｉ）とが比較されるように動作し、２Ｉ＞（Ｉｒｅｆ−８Ｉ）であれば入力ライン８ｂに設けられたインバータゲートＣ２からはＬレベル信号が出力され、（Ｉｒｅｆ−８Ｉ）＞２Ｉであれば入力ライン８ｂに設けられたインバータゲートＣ２からはＨレベル信号が出力される。また、他の電流比較経路７ｈ等でも同様であり、定電流源Ｍ８によって流される比較電流（値８Ｉの定電流）と、トランジスタＱ８のコレクタ電流（Ｉｒｅｆ−８Ｉ）とが比較されるように動作し、８Ｉ＞（Ｉｒｅｆ−８Ｉ）であれば入力ライン８ｈに設けられたインバータゲートＣ８からはＬレベル信号が出力され、（Ｉｒｅｆ−８Ｉ）＞８Ｉであれば入力ライン８ｈに設けられたインバータゲートＣ８からはＨレベル信号が出力される。
【００６２】
図５のような切り替え状態のときには、各インバータゲートＣ１〜Ｃ８はいずれも、各電流比較経路７の比較電流のほうが定電流（Ｉｒｅｆ−８Ｉ）よりも大きいときにＬレベル信号が出力され、各電流比較経路７の比較電流よりも定電流（Ｉｒｅｆ−８Ｉ）のほうが大きいときにＨレベル信号が出力されるようになっている。そして、各電流比較経路７の比較電流は、Ｍ１、Ｍ２、Ｍ３・・・Ｍ８と段階的に（より詳しくは整数倍に）大きくなっているため、モード判定部３０は、一旦Ｉｒｅｆ＞８Ｉとなったことを確認したときには（即ち、Ｃ８からの出力が一旦Ｈレベルとなったことを確認したときには）、切替回路７０での図５のような切り替え後に、インバータゲートＣ１〜Ｃ８においてＨレベル信号が何個出力されているかを把握することで抵抗Ｒ１を流れる電流Ｉ１がどのレベルにあるのかを把握することができる。
【００６３】
この構成でもモード判定部３０は、デコーダ回路として構成されており、Ｉｒｅｆ＜８Ｉ（通電経路５を流れる電流が所定の閾値以下となる第１電流状態）であるか、Ｉｒｅｆ＞８Ｉ（通電経路５を流れる電流が所定の閾値を超える第２電流状態）であるかを判定した上で、その判定された状態において、インバータゲートＣ１〜Ｃ８からのＨレベル信号の出力数が０〜７のいずれであるかを確認する。そして、判定された電流状態と確認された出力数に応じたモード選択信号を出力或いは記憶する。例えば、インバータゲートＣ１〜Ｃ１５からのＨレベル信号の出力数そのものをモード選択信号とすれば、外部装置に対し抵抗Ｒ１の抵抗値に対応するモードを指示することができる。また、このようなモード信号を所定の記憶部（半導体メモリ等）に記憶することでモードを設定してもよい。
【００６４】
この構成では、複数の電流比較経路７の経路数よりもモード設定数を多くすることができるため、モードをより多段階に設定できるようになる。また、モード設定数と比較して定電流源４０の数及び定電流源４０の電流範囲を抑えやすくなり、モード設定数を増加させつつ、電流比較経路７側の回路規模の大型化、複雑化を抑えることができる。
【００６５】
［第３実施形態］
次に、本発明の第３実施形態について説明する。
図６は、本発明の第３実施形態に係るモード選択回路を概略的に例示するブロック図である。第３実施形態では、トランジスタＴｒ１をＮＰＮ型バイポーラトランジスタからＮチャネル型のＭＯＳＦＥＴに変更し、トランジスタＴｒ２をＰＮＰ型バイポーラトランジスタからＰチャネル型のＭＯＳＦＥＴに変更し、トランジスタＱ０、Ｑ１〜Ｑ１５をＰＮＰ型バイポーラトランジスタからＰチャネル型のＭＯＳＦＥＴに変更した点が第１実施形態と異なっている。それ以外の構成及び動作は第１実施形態と同様であり、この構成でも、基準電圧回路１２の出力電位と端子Ｔ１の電位が略同一で維持され、トランジスタＱ０、Ｑ１〜Ｑ１５によってカレントミラー回路が構成されている。そして、トランジスタＱ１〜Ｑ１５のそれぞれから各電流比較経路７に流れる電流は、抵抗Ｒ１を流れる電流Ｉ１と同一の基準電流（Ｉｒｅｆ）となっている。
【００６６】
［第３実施形態の変更例］
図３を変更し、トランジスタＴｒ１をＰＮＰ型バイポーラトランジスタからＰチャネル型のＭＯＳＦＥＴに変更し、トランジスタＴｒ２をＮＰＮ型バイポーラトランジスタからＮチャネル型のＭＯＳＦＥＴに変更し、トランジスタＱ０、Ｑ１〜Ｑ１５をＮＰＮ型バイポーラトランジスタからＮチャネル型のＭＯＳＦＥＴに変更するようにしてもよい。
【００６７】
［第４実施形態］
次に、本発明の第４実施形態について説明する。
図７は、本発明の第４実施形態に係るモード選択回路を概略的に例示するブロック図である。図７の構成は、電流比較部２０の構成を変更した点が第１実施形態と異なり、それ以外は第１実施形態と同様である。この構成では、第１実施形態で用いたインバータゲートＣ１〜Ｃ１５をシュミットトリガＣ１’〜Ｃ１５’に変更している。シュミットトリガＣ１’〜Ｃ１５’はいずれも、入力信号に対するしきい値を２つ持ち、入力信号の電位が高いしきい値Ｖｓ１を超えたときにＨレベルの電位を出力し、逆に入力信号の電位が低いしきい値Ｖｓ２を下回ったときにＬレベルの電位を出力するように構成されている。
【００６８】
［第５実施形態］
次に、本発明の第５実施形態について説明する。
図８は、本発明の第５実施形態に係るモード選択回路を概略的に例示するブロック図である。この構成は、第１実施形態で複数あったトランジスタＱ１〜Ｑ１５、電流比較経路７、定電流源４０、インバータゲートＣ１〜Ｃ１５を、トランジスタＱ１、電流比較経路７ａ、定電流源Ｍ１、インバータゲートＣ１のみとした点、及び定電流源Ｍ１で供給される定電流を複数段階に切り替え可能とした点が第１実施形態と異なり、それ以外は第１実施形態と同一である。
【００６９】
この構成では、所定の通電経路５と、１つの電流比較経路７ａと、通電経路５の電流状態に応じた定電流を１つの電流比較経路７ａに流す定電流生成回路９と、１つの電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源４０（Ｍ１）とを備えており、電流比較部２０は、１つの電流比較経路７ａでの切り替えに応じて流れるそれぞれの比較電流と、定電流生成回路９によって生成された定電流Ｉｒｅｆとを比較した電流比較結果を出力するように構成されている。
【００７０】
具体的には、可変信号生成部６０から定電流源４０に対して、電流値をＩ、２Ｉ、３Ｉ、４Ｉ・・・と整数倍に複数段階（例えば１５段階）切り替えることを指示する信号を順次出力しており、定電流源４０は、定電流の値を変化させ得る可変定電流源として構成されており、この指示された値の定電流を流すように機能している。モード判定部３０は、可変信号生成部６０からのこれら指示信号を順次取得し、その指示信号毎にインバータゲートＣ１からの出力結果を取得している。例えば、可変信号生成部６０から定電流源４０に対して電流値をＩに指示する信号を出力したときには、モード判定部４０はこの信号を取得し、電流値をＩに指示する信号に対応してインバータゲートＣ１からＨ、Ｌのいずれの出力が出ているかを確認する。また、他の指示信号のときも同様であり、可変信号生成部６０から定電流源４０に対して電流値を２Ｉに指示する信号を出力したときには、モード判定部４０はこの信号を取得し、電流値を２Ｉに指示する信号に対応してインバータゲートＣ１からＨ、Ｌのいずれの出力が出ているかを確認する。このような指示信号を決められた複数段階（例えば１５段階）順次行い、各信号毎にインバータゲートＣ１からの信号を取得する。そして、この複数段階でのインバータゲートＣ１からのＨレベル信号の出力数がいずれであるかを確認し、確認された出力数に応じたモード選択信号を出力或いは記憶する。
【００７１】
［第６実施形態］
次に、本発明の第６実施形態について説明する。
図９は、本発明の第６実施形態に係るモード選択回路を概略的に例示するブロック図である。このモード選択回路１では、第１実施形態と同様のモード選択回路として構成される第１回路部２ａと、この第１回路部２ａと同一の構成とされる第２回路部２ｂとを備えており、第１回路部２ａにおける抵抗Ｒ１以外の部分と、第２回路部２ｂにおける抵抗Ｒ１以外の部分とがＩＣチップ内に内蔵された構成となっている。そして、第１回路部２ａにおけるインバータゲートＣ１〜Ｃ１５の出力と、第２回路部２ｂにおけるインバータゲートＣ１〜Ｃ１５の出力とが、共通のモード判定部３０に入力されるようになっている。この構成では、第１回路部２ａにおいて第１実施形態と同様にモードを多段階に調整することができ、第２回路部２ｂにおいてもこれと同様にモードを多段階に調整できるようになるため、より一層モードの選択数を増やすことができる。
【００７２】
［第７実施形態］
次に、本発明の第７実施形態について説明する。
図１０は、本発明の第７実施形態に係るモード選択回路を概略的に例示するブロック図である。図１０の構成では、抵抗Ｒ１をＩＣ部内に内蔵して固定とし、図１で設けていた基準電圧回路１２をＩＣ部３の外に配置した外付けの基準電圧回路に変更している。この構成では、トランジスタＴｒ２のベースがＩＣ部３の外部端子Ｔ２に接続されており、外付けの基準電圧回路からＴ２に対して基準電圧が印加されるようになっている。そして、外付けの基準電圧回路においてＴ２に印加する基準電圧を段階的に切り替えることができるようになっており、Ｔ２の基準電圧に応じて抵抗Ｒ１に印加される電圧が変化するようになっている。従って、Ｔ２の基準電圧を調整することで抵抗Ｒ１の電流Ｉ１及びトランジスタＱ０、Ｑ１〜Ｑ１５のコレクタ電流Ｉｒｅｆを調整することでき、電流比較部２０、モード判定部３０を第１実施形態と同様の動作させてモード選択を行うことができる。
【００７３】
［第８実施形態］
次に、本発明の第８実施形態について説明する。
図１１は、本発明の第８実施形態に係るモード選択回路を概略的に例示するブロック図である。図１１の構成は、図２の抵抗Ｒ１を定電流源Ｍ０に変更した点が第１実施形態と異なっている。この構成では、定電流源Ｍ０が電流値を変更させうる可変定電流源として構成されており、電流値を段階的に切り替えることができるようになっている。この構成でも、トランジスタＱ０、Ｑ１〜Ｑ１５のコレクタ電流Ｉｒｅｆが、通電経路５を流れる電流と同一の電流となり、定電流源Ｍ０の電流値を切り替えることで、各電流比較経路７に流す定電流（トランジスタＱ１〜Ｑ１５のコレクタ電流Ｉｒｅｆ）を変化させることができる。
【符号の説明】
【００７４】
１…モード選択回路
３…ＩＣ部
５…通電経路
７…電流比較経路
９…定電流生成回路
１０…電流生成部
２０…電流比較部
３０…モード判定部
４０…定電流源
７０…切替回路
Ｔ１…端子
Ｒ１…抵抗（抵抗部）
【特許請求の範囲】
【請求項１】
所定の通電経路と、
１又は複数の電流比較経路と
前記通電経路の電流状態に応じた定電流を、１又は複数の前記電流比較経路に流す定電流生成回路と、
複数の前記電流比較経路に対してそれぞれ比較電流を流す、又は１つの前記電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源と、
複数の前記電流比較経路を流れるそれぞれの比較電流又は１つの前記電流比較経路での切り替えに応じて流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果を出力する電流比較部と、
前記電流比較部からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部と、
を備え、
前記定電流源は、それぞれの比較電流を互いに異なる電流値で流すように構成されており、
前記電流比較部から前記モード判定部に対し、前記通電経路の状態に対応する電流比較結果が出力されることを特徴とするモード選択回路。
【請求項２】
前記電流比較経路は複数設けられ、
前記定電流生成回路は、前記通電経路の電流状態に応じた定電流を複数の前記電流比較経路にそれぞれ流すように構成され、
複数の前記定電流源が複数の前記電流比較経路にそれぞれ設けられ、且つ各定電流源が各電流比較経路に対して流す前記比較電流の値がそれぞれ異なるように構成されており、
前記電流比較部は、複数の前記電流比較経路を流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果をそれぞれ出力するように構成されていることを特徴とする請求項１に記載のモード選択回路。
【請求項３】
前記通電経路には、
所定の端子と、
基準電位に設定される基準部と前記端子との間に接続される抵抗部と、
が設けられ、
前記定電流生成回路は、前記抵抗部の抵抗値に応じた定電流を、複数の前記電流比較経路にそれぞれ流すように構成されており、
複数の前記電流比較部から前記モード判定部に対し、前記抵抗部の抵抗値に対応する電流比較結果が出力されるように構成されていることを特徴とする請求項１又は請求項２に記載のモード選択回路。
【請求項４】
前記抵抗部が接続される前記端子が一端子のみとされていることを特徴とする請求項３に記載のモード選択回路
【請求項５】
前記電流比較経路は複数設けられ、
前記定電流生成回路は、前記通電経路を流れる電流が所定の閾値以下のときに前記通電経路を流れる電流に対応した第１定電流を複数の前記電流比較経路に流し、前記通電経路を流れる電流が所定の閾値を超えるときに前記第１定電流から一定値の電流を減じた第２定電流を複数の前記電流比較経路に流すように切り替える切替回路を備え、
前記モード判定部は、前記切替回路の切り替え状態と、前記電流比較部から出力される電流比較結果とに基づいてモードを判定するように構成されていることを特徴とする請求項１から請求項４のいずれか一項に記載のモード選択回路。
【請求項１】
所定の通電経路と、
１又は複数の電流比較経路と
前記通電経路の電流状態に応じた定電流を、１又は複数の前記電流比較経路に流す定電流生成回路と、
複数の前記電流比較経路に対してそれぞれ比較電流を流す、又は１つの前記電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源と、
複数の前記電流比較経路を流れるそれぞれの比較電流又は１つの前記電流比較経路での切り替えに応じて流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果を出力する電流比較部と、
前記電流比較部からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部と、
を備え、
前記定電流源は、それぞれの比較電流を互いに異なる電流値で流すように構成されており、
前記電流比較部から前記モード判定部に対し、前記通電経路の状態に対応する電流比較結果が出力されることを特徴とするモード選択回路。
【請求項２】
前記電流比較経路は複数設けられ、
前記定電流生成回路は、前記通電経路の電流状態に応じた定電流を複数の前記電流比較経路にそれぞれ流すように構成され、
複数の前記定電流源が複数の前記電流比較経路にそれぞれ設けられ、且つ各定電流源が各電流比較経路に対して流す前記比較電流の値がそれぞれ異なるように構成されており、
前記電流比較部は、複数の前記電流比較経路を流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果をそれぞれ出力するように構成されていることを特徴とする請求項１に記載のモード選択回路。
【請求項３】
前記通電経路には、
所定の端子と、
基準電位に設定される基準部と前記端子との間に接続される抵抗部と、
が設けられ、
前記定電流生成回路は、前記抵抗部の抵抗値に応じた定電流を、複数の前記電流比較経路にそれぞれ流すように構成されており、
複数の前記電流比較部から前記モード判定部に対し、前記抵抗部の抵抗値に対応する電流比較結果が出力されるように構成されていることを特徴とする請求項１又は請求項２に記載のモード選択回路。
【請求項４】
前記抵抗部が接続される前記端子が一端子のみとされていることを特徴とする請求項３に記載のモード選択回路
【請求項５】
前記電流比較経路は複数設けられ、
前記定電流生成回路は、前記通電経路を流れる電流が所定の閾値以下のときに前記通電経路を流れる電流に対応した第１定電流を複数の前記電流比較経路に流し、前記通電経路を流れる電流が所定の閾値を超えるときに前記第１定電流から一定値の電流を減じた第２定電流を複数の前記電流比較経路に流すように切り替える切替回路を備え、
前記モード判定部は、前記切替回路の切り替え状態と、前記電流比較部から出力される電流比較結果とに基づいてモードを判定するように構成されていることを特徴とする請求項１から請求項４のいずれか一項に記載のモード選択回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−８１０１１（Ｐ２０１３−８１０１１Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２１８８８６（Ｐ２０１１−２１８８８６）
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]