伝達特性測定装置、伝達特性測定方法、および、電子デバイス
【課題】被試験回路の伝達特性を測定する。
【解決手段】被試験回路の入出力間の伝達特性を測定する伝達特性測定装置であって、予め定められた周波数のキャリア信号に予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、被試験回路に入力する試験信号入力部と、被試験回路が出力する出力信号を測定した結果に基づいて、加算信号の周波数における被試験回路の伝達特性を測定する伝達特性測定部とを備える伝達特性測定装置を提供する。被試験回路は、半導体チップに形成されてもよい。被試験回路は、半導体チップに入力される信号を補正して出力し、半導体チップには、被試験回路の出力信号を、キャリア信号の周波数でサンプリングするサンプリング回路が更に形成されてもよい。
【解決手段】被試験回路の入出力間の伝達特性を測定する伝達特性測定装置であって、予め定められた周波数のキャリア信号に予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、被試験回路に入力する試験信号入力部と、被試験回路が出力する出力信号を測定した結果に基づいて、加算信号の周波数における被試験回路の伝達特性を測定する伝達特性測定部とを備える伝達特性測定装置を提供する。被試験回路は、半導体チップに形成されてもよい。被試験回路は、半導体チップに入力される信号を補正して出力し、半導体チップには、被試験回路の出力信号を、キャリア信号の周波数でサンプリングするサンプリング回路が更に形成されてもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝達特性測定装置、伝達特性測定方法、および、電子デバイスに関する。
【背景技術】
【０００２】
高速シリアル通信においては、信号伝送経路における周波数帯域の制約等の影響により、送受信信号の品質が劣化する。品質の劣化を補償する場合には、周波数に応じて入力信号の振幅および位相を調整した出力信号を生成する、イコライザが用いられる。なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
イコライザの特性は、イコライザの出力信号波形をオシロスコープなどの測定器で測定することにより、評価される。ところが、近年の高速シリアル通信デバイスは、イコライザを内蔵するので、イコライザが出力する信号波形を直接測定してイコライザの特性を評価することが困難である。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、被試験回路の入出力間の伝達特性を測定する伝達特性測定装置であって、予め定められた周波数のキャリア信号に予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、被試験回路に入力する試験信号入力部と、被試験回路が出力する出力信号を測定した結果に基づいて、加算信号の周波数における被試験回路の伝達特性を測定する伝達特性測定部とを備える伝達特性測定装置を提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る伝達特性測定装置１００の構成を示す。
【図２】第２の実施形態に係る伝達特性測定装置１００の構成を示す。
【図３】伝達特性測定装置１００がゲイン特性を算出する方法の一例を示す。
【図４】伝達特性測定装置１００がゲイン特性を算出する方法の一例を示す。
【図５】加算信号の周波数ｆＴＥＳＴが、キャリア信号の周波数ｆ０の５倍である場合の試験信号の波形を示す。
【図６】第３の実施形態に係る伝達特性測定装置１００の構成を示す。
【図７】サンプリング結果にビット誤りが生じる場合の試験信号の一例を示す。
【図８】サンプリング結果にビット誤りが生じない場合の試験信号の一例を示す。
【図９Ａ】ゲイン特性および位相特性を順次算出する場合のフローチャートを示す。
【図９Ｂ】ゲイン特性および位相特性を順次算出する場合のフローチャートを示す。
【図１０】第４の実施形態に係る伝達特性測定装置１００の構成を示す。
【図１１】被試験回路６０が、試験信号の周波数ｆＴＥＳＴおよびキャリア信号の周波数ｆ０において、同一の位相特性を有する場合における、被試験回路６０の入力信号および出力信号を示す。
【図１２】試験信号の周波数ｆＴＥＳＴにおける位相特性φ（ｆＴＥＳＴ）およびキャリア信号の周波数ｆ０における位相特性φ（ｆ０）の位相差がφである場合の、被試験回路６０の入力信号および出力信号を示す。
【図１３】第５の実施形態に係る伝達特性測定装置１００の構成を示す。
【図１４】第６の実施形態に係る伝達特性測定装置１００の構成を示す。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、第１の実施形態に係る伝達特性測定装置１００の構成を示す。伝達特性測定装置１００は、被試験回路６０の入出力間の伝達特性を測定する。被試験回路６０は、イコライザであってよい。伝達特性測定装置１００は、一例として、被試験回路６０に入力する信号の周波数ごとに、被試験回路６０のゲイン特性または位相特性を測定してよい。
【０００９】
伝達特性測定装置１００は、試験信号入力部２０および伝達特性測定部４０を備える。試験信号入力部２０は、予め定められた周波数のキャリア信号に予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、被試験回路６０に入力する。伝達特性測定部４０は、被試験回路６０が出力する出力信号を測定した結果に基づいて、加算信号の周波数における被試験回路６０の伝達特性を測定する。
【００１０】
具体的には、試験信号入力部２０は、被試験回路６０に入力するキャリア信号の振幅に対する加算信号の振幅の比率を変化させる。伝達特性測定部４０は、それぞれの振幅の加算信号ごとに、被試験回路６０が出力する信号の特性を測定する。伝達特性測定装置１００は、当該測定結果と、キャリア信号の振幅に対する加算信号の振幅の比率とに基づいて、被試験回路６０のゲイン特性を測定してよい。
【００１１】
例えば伝達特性測定部４０は、被試験回路６０が出力する信号のビット誤りを測定してよい。被試験回路６０が出力する信号において、キャリア信号の成分の振幅に対する、加算信号の成分の振幅の比が所定値より大きくなると、キャリア信号のアイが閉じてビット誤りが生じ始める。伝達特性測定部４０は、被試験回路６０が出力する信号にビット誤りが生じ始める加算信号の振幅から、当該加算信号の周波数における被試験回路６０のゲインを算出してよい。
【００１２】
また、キャリア信号は、予め定められた周波数に相当するビットレートのクロックパターン信号であってよく、不規則なビット系列を有するデータパターン信号であってもよい。また、キャリア信号は、矩形波および正弦波のいずれの波形を有する信号であってもよい。
【００１３】
また、試験信号入力部２０は、被試験回路６０に入力するキャリア信号の位相に対する加算信号の位相差を変化させてよい。伝達特性測定部４０は、それぞれの位相差を有する加算信号ごとに、被試験回路６０が出力する信号の特性を測定する。伝達特性測定装置１００は、当該測定結果と、キャリア信号の位相に対する加算信号の位相差とに基づいて、被試験回路６０の位相特性を測定してよい。位相特性の測定方法については後述する。
【００１４】
以上のように、本実施形態に係る伝達特性測定装置１００は、キャリア信号およびキャリア信号と異なる周波数の加算信号を被試験回路６０に入力することにより、被試験回路６０のゲイン特性および位相特性を測定することができる。
【００１５】
図２は、第２の実施形態に係る伝達特性測定装置１００の構成を示す。伝達特性測定装置１００には、半導体チップ２００が接続される。被試験回路６０は、半導体チップ２００に形成され、半導体チップ２００に入力される信号を補正して出力する。半導体チップ２００は、被試験回路６０の出力信号を、キャリア信号の周波数でサンプリングするサンプリング回路６２を更に有する。
【００１６】
試験信号入力部２０は、半導体チップ２００に試験信号を入力する。試験信号入力部２０は、加算信号発生部２２、キャリア信号発生部２４、および、加算部２６を有する。伝達特性測定部４０は、ビット誤り判定部４２およびゲイン算出部４４を有する。伝達特性測定部４０は、サンプリング回路６２におけるサンプリング結果に基づいて、加算信号の周波数における被試験回路６０の伝達特性を測定する。
【００１７】
具体的には、試験信号入力部２０は、加算信号発生部２２において、順次振幅を変化させた加算信号を発生する。試験信号入力部２０は、キャリア信号発生部２４において発生したキャリア信号と、加算信号発生部２２が発生した加算信号とを、加算部２６において加算した試験信号を、被試験回路６０に入力する。当該試験信号は、キャリア信号の振幅が、加算信号により変調された信号になる。
【００１８】
被試験回路６０は、試験信号入力部２０から入力された試験信号のゲイン又は位相を補正した信号を、サンプリング回路６２に入力する。サンプリング回路６２は、被試験回路６０が出力した信号を予め定められたサンプリング位相でサンプリングして、サンプリング結果を出力する。
【００１９】
サンプリング回路６２は、被試験回路６０が出力する信号のアイ開口の中央でサンプリングしてよい。サンプリング回路６２は、加算信号を加算しない試験信号を入力した上で、試験信号の位相を変化させて試験信号の期待値と比較してビット誤りを検出することにより、アイ開口の中央を検出してよい。
【００２０】
ビット誤り判定部４２は、サンプリング回路６２から入力されたサンプリング結果が、期待値と一致するか否かを判定する。ゲイン算出部４４は、ビット誤り判定部４２における判定結果、および、加算信号の振幅に基づいて、被試験回路６０のゲイン特性を算出する。ゲイン算出部４４は、試験信号入力部２０から、キャリア信号の振幅および加算信号の振幅を示す情報を受け取ってよい。
【００２１】
試験信号入力部２０は、被試験回路６０に、試験信号のビットが予め定められた回数入力される毎に加算信号の振幅を増加させる。加算信号の振幅が増加すると、アイ開口が小さくなる。ノイズを考慮しない場合、被試験回路６０の出力側におけるキャリア信号の振幅と、被試験回路６０の出力側における加算信号の振幅とが等しくなるまで加算信号の振幅を増加させると、被試験回路６０の出力信号のアイが閉じるので、ビット誤りが生じ始める。例えば、被試験回路６０が、全ての周波数において等しいゲインを有する場合には、被試験回路６０に入力するキャリア信号の振幅と加算信号の振幅とが等しい場合に、出力側におけるキャリア信号の振幅と加算信号の振幅とが等しくなり、アイが閉じてサンプリング結果にビット誤りが生じる。
【００２２】
これに対して、被試験回路６０が、周波数ごとに異なるゲインを有する場合には、キャリア信号および加算信号の周波数が異なることから、被試験回路６０の出力信号のアイが閉じるときの、被試験回路６０に入力するキャリア信号の振幅と加算信号の振幅とは一致しない。つまり、被試験回路６０の出力信号のアイが閉じたとき、当該加算信号の振幅に、当該加算信号の周波数における被試験回路６０のゲインを乗じた値と、当該キャリア信号の振幅に、当該キャリア信号の周波数における被試験回路６０のゲインを乗じた値とが等しくなる。従って、加算信号の振幅を徐々に増加させ、被試験回路６０の出力信号にビット誤りが生じ始める加算信号の振幅を検出することで、キャリア信号の周波数におけるゲインを基準とした、加算信号の周波数における被試験回路６０のゲインを算出することができる。
【００２３】
ゲイン算出部４４は、ビット誤り判定部４２においてビット誤り率が予め定められた値となる加算信号の振幅に基づいて、被試験回路６０のゲイン特性を算出する。ゲイン算出部４４は、ビット誤り率が０より大きくなる加算信号の振幅を検出してよい。
【００２４】
ゲイン算出部４４は、キャリア信号の振幅と、ビット誤り判定部４２においてビット誤りが生じ始める加算信号の振幅との比に基づいて、キャリア信号の周波数における被試験回路６０のゲイン特性を基準とした、加算信号の周波数における被試験回路６０のゲイン特性を算出する。例えば、ゲイン算出部４４は、キャリア信号の振幅が１で、ビット誤りが生じ始める加算信号の振幅が１／Ａ（Ａは１以上の実数）である場合、加算信号の周波数におけるゲイン特性は、キャリア信号の周波数におけるゲイン特性のＡ倍であると算出してよい。
【００２５】
なお、試験信号にノイズが重畳されている場合には、ノイズが重畳されていない場合よりも、ビット誤りが生じやすくなる。そこで、ゲイン算出部４４は、ビット誤り率が、当該ノイズのパワーに対応する予め定められた値以上になった場合に、加算信号の周波数におけるゲイン特性は、キャリア信号の周波数におけるゲイン特性のＡ倍であるとしてもよい。
【００２６】
試験信号入力部２０は、加算信号の周波数を順次変化させ、伝達特性測定部４０は、加算信号のそれぞれの周波数における被試験回路６０の伝達特性を測定する。伝達特性の測定においては、キャリア信号の周波数よりも高い周波数帯域におけるゲイン特性の測定の重要性が高い。そこで、試験信号入力部２０は、測定開始時に、加算信号の周波数をキャリア信号の周波数と等しい周波数に設定した後に、加算信号の周波数を順次高い周波数に変化させてよい。
【００２７】
また、試験信号入力部２０は、加算信号の周波数における被試験回路６０のゲイン特性設計値に基づいて、加算信号の振幅の初期値を選択してよい。一例として、当該周波数におけるゲイン特性設計値が、キャリア信号の周波数におけるゲイン特性設計値に対してＡ倍である場合には、加算信号の振幅の初期値を、キャリア信号の振幅の１／Ａよりも所定値だけ小さな値にしてよい。試験信号入力部２０は、選択した加算信号の振幅の初期値に対して、順次振幅を増加させてよい。なお、試験信号入力部２０は、ゲイン特性設計値が定められていない場合には、加算信号の振幅を０から増加させてよい。
【００２８】
伝達特性測定装置１００は、サンプリング回路６２におけるサンプリングに用いるサンプリングクロックを、半導体チップ２００に与えてよい。また、半導体チップ２００は、サンプリングクロックを内部で生成してもよい。半導体チップ２００は、クロック生成部６４およびサンプリング位相調整部６６を更に有してよい。
【００２９】
クロック生成部６４は、被試験回路６０が出力する出力信号を用いて生成した、当該出力信号と同一周波数のクロックをサンプリング位相調整部６６に入力する。サンプリング位相調整部６６は、クロック生成部６４が出力したクロックを用いて、サンプリング位相がアイ開口の略中心になるべく調整してよい。サンプリング位相調整部６６は、当該クロックを反転させることにより、サンプリング位相を調整してよい。また、サンプリング位相調整部６６は、当該クロックを遅延させる手段を有してもよい。この場合、サンプリング位相調整部６６は、クロックの遅延量を変化させて、加算信号が加算されないキャリア信号をサンプリング回路６２でサンプリングすることで、キャリア信号のアイ開口の中心を検出してよい。
【００３０】
以上のように、本実施形態における半導体チップ２００は、被試験回路６０を内蔵しており、被試験回路６０の出力信号を直接外部に出力する端子を有していない。伝達特性測定装置１００は、このように被試験回路６０の出力信号を直接測定できない場合であっても、被試験回路６０のゲイン特性を評価することができる。
【００３１】
図３および図４は、伝達特性測定装置１００がゲイン特性を算出する方法の一例を示す。図３において、キャリア信号発生部２４が発生した周波数ｆ０のキャリア信号は、加算信号発生部２２が発生した周波数ｆＴＥＳＴの加算信号と加算される。加算された信号は、被試験回路６０に入力される。伝達特性測定装置１００が周波数ごとにゲイン特性を取得するべく、加算信号は、単一周波数の正弦波であることが好ましい。
【００３２】
被試験回路６０は、入力された信号に含まれるそれぞれの周波数成分を、それぞれの周波数におけるゲインに応じて増幅する。被試験回路６０において、周波数ｆ０におけるゲインＧ（ｆ０）および周波数ｆＴＥＳＴにおけるゲインＧ（ｆＴＥＳＴ）が同一の場合、被試験回路６０は、入力された信号と等しい振幅比の信号を出力する。
【００３３】
例えば、キャリア信号および加算信号のそれぞれの振幅が１００ｍＶである場合、サンプリング回路６２のサンプリング位相における信号電圧は、１００ｍＶ±１００ｍＶ、−１００ｍＶ±１００ｍＶの範囲内で変動する。つまり、サンプリング位相における信号電圧は、−２００ｍＶから２００ｍＶの間のいずれの電圧にもなり得る。従って、サンプリング回路６２で観測するアイは閉じた状態になり、ビット誤りが発生する。
【００３４】
加算信号の振幅がキャリア信号の振幅よりも小さい場合には、アイが開いた状態になる。例えば、キャリア信号の振幅が１００ｍＶであり、加算信号の振幅が５０ｍＶである場合には、サンプリング回路６２のサンプリング位相における信号電圧は、１００ｍＶ±５０ｍＶ、−１００ｍＶ±５０ｍＶの範囲内で変動する。従って、−５０ｍＶ以上５０ｍＶ以下の範囲において、アイが開いた状態になり、ビット誤りが生じない。
【００３５】
これに対して、周波数ｆ０および周波数ｆＴＥＳＴにおける被試験回路６０のゲイン特性が異なる場合には、加算信号の振幅がキャリア信号の振幅よりも小さい場合であっても、アイが閉じる状況が生じる。例えば、図４に示すように、周波数ｆＴＥＳＴにおけるゲインＧ（ｆＴＥＳＴ）が、周波数ｆ０におけるゲインＧ（ｆ０）のＡ倍である場合、加算信号の振幅がキャリア信号の振幅の１／Ａ倍になった時にアイが閉じる。Ａが１以下の場合であっても、加算信号の振幅がキャリア信号の振幅よりも大きな場合には、アイが閉じる状況が生じ得る。
【００３６】
従って、加算信号の振幅がキャリア信号の振幅の１／Ａ倍になった時に、ビット誤り判定部４２は、サンプリング回路６２が出力する信号の値を期待値と比較して、誤りが発生したと判定する。ゲイン算出部４４は、ビット誤り判定部４２の判定結果、および、加算信号の振幅とキャリア信号の振幅との比に基づいて、周波数ｆＴＥＳＴにおけるゲイン特性がＡであると算出する。
【００３７】
なお、試験信号入力部２０は、加算信号の周波数ｆＴＥＳＴを、キャリア信号の周波数ｆ０の整数倍以外の周波数とすることが好ましい。加算信号の周波数ｆＴＥＳＴが、キャリア信号の周波数ｆ０の整数倍である場合には、サンプリング位相におけるキャリア信号と加算信号との振幅差が常に一定になる。その結果、アイが閉じない状況が生じる。
【００３８】
例えば、図５は、振幅が１００ｍＶである加算信号の周波数ｆＴＥＳＴが、振幅が１００ｍＶであるキャリア信号の周波数ｆ０の５倍である場合の試験信号の波形を示す。同図においては、サンプリング位相における試験信号の値は、−２００ｍＶまたは２００ｍＶのいずれかの値になる。従って、アイが閉じないので、ビット誤りに基づいてゲイン特性を算出することができない。
【００３９】
そこで、試験信号入力部２０は、伝達特性を測定したい周波数の近傍の周波数であって、周波数ｆＴＥＳＴおよびキャリア信号の周波数ｆ０の最大公約数が、できるだけ小さい値になる周波数ｆＴＥＳＴを選択することが好ましい。また、試験信号入力部２０は、周波数ｆＴＥＳＴがキャリア信号の周波数ｆ０の整数倍である場合には、キャリア信号および加算信号の位相シフト量を動的に変化させることによりアイを閉じさせるべく、加算信号の位相を動的に制御してよい。
【００４０】
図６は、第３の実施形態に係る伝達特性測定装置１００の構成を示す。伝達特性測定装置１００は、被試験回路６０の位相特性を測定する。図２に示した構成に対して、試験信号入力部２０は、初期位相設定部２８および位相制御部３０を更に有する。伝達特性測定部４０は、位相算出部４６を更に有する。伝達特性測定装置１００は、位相特性の測定における加算信号の振幅を、測定する周波数において測定したゲイン特性の結果に基づいて設定する。伝達特性測定装置１００は、当該周波数におけるゲインがキャリア信号の周波数におけるゲインのＡ倍である場合には、加算信号の振幅をキャリア信号の振幅の１／Ａ倍に設定してよい。
【００４１】
試験信号入力部２０は、加算信号の位相を初期位相から順次変化させる。初期位相設定部２８は、加算信号の初期位相を設定する。具体的には、初期位相設定部２８は、被試験回路６０を介さずに試験信号をサンプリング回路６２に入力した場合に、サンプリング回路６２におけるサンプリング結果においてビット誤りが生じるように、キャリア信号および加算信号の間の相対位相を予め調整して、初期位相を設定する。伝達特性測定装置１００は、半導体チップ２００を制御して被試験回路６０の機能をオフした状態で、初期位相の設定に用いる試験信号を半導体チップ２００に入力してもよい。
【００４２】
また、伝達特性測定装置１００は、加算信号の周波数をキャリア信号の周波数と等しくした状態で、被試験回路６０に試験信号を入力することにより、被試験回路６０における位相特性の影響を受けない状態でのビット誤りを検出してもよい。初期位相設定部２８は、加算信号の周波数がキャリア信号の周波数と等しい状態において、アイの略中央の位相においてアイが閉じるべく、相対位相を調整してよい。
【００４３】
初期位相設定部２８は、全てのサンプリング結果においてビット誤りが生じるべく相対位相を調整することにより、初期位相を設定してもよい。初期位相設定部２８が初期位相を設定した後に、加算信号発生部２２は、加算信号の周波数をキャリア信号の周波数の整数倍の周波数に変化させることにより、相対位相を初期位相に保った状態で、加算信号の周波数を変化させてよい。
【００４４】
続いて、位相制御部３０は、キャリア信号および加算信号の間の相対位相を、初期位相設定部２８が設定した値から順次変化させる。加算部２６は、位相制御部３０が位相を順次変化させた加算信号をキャリア信号に加算する。加算部２６は、加算後の信号を被試験回路６０に入力する。
【００４５】
位相算出部４６は、ビット誤り判定部４２における判定結果、および、加算信号の位相に基づいて、被試験回路６０の位相特性を算出する。具体的には、位相算出部４６は、被試験回路６０に試験信号を入力した場合のサンプリング回路６２におけるサンプリング結果にビット誤りが生じたときの、位相制御部３０が変化させた位相量に基づいて、被試験回路６０の位相特性を算出する。位相算出部４６は、サンプリング回路６２におけるサンプリング結果においてビット誤りが生じたときの、位相制御部３０が変化させた位相量に基づいて、被試験回路６０の位相特性を算出してよい。位相算出部４６は、サンプリング回路６２におけるサンプリング結果のビット誤り率が予め定められた値以上になるときの、位相制御部３０が変化させた位相量に基づいて、被試験回路６０の位相特性を算出してもよい。
【００４６】
図７は、サンプリング結果にビット誤りが生じる場合の、試験信号の一例を示す。同図においては、キャリア信号および加算信号の相対位相が初期位相に等しいので、被試験回路６０を介さずに試験信号をサンプリング回路６２に入力すると、ビット誤りが生じる。
【００４７】
従って、被試験回路６０において、キャリア信号の周波数ｆ０における位相特性φ（ｆ０）と、加算信号の周波数ｆＴＥＳＴにおける位相特性φ（ｆＴＥＳＴ）とが等しい場合には、当該試験信号が被試験回路６０に入力されると、被試験回路６０が出力する信号のサンプリング結果にビット誤りが生じる。例えば、図７においては、キャリア信号の電圧が最大値（論理値１）となるサンプリング位相における試験信号の電圧が、０Ｖ（論理値０）になっている。その結果、ビット誤り判定部４２は、サンプリング結果にビット誤りが生じると判定する。
【００４８】
図８は、サンプリング結果にビット誤りが生じない場合の、試験信号の一例を示す。同図の被試験回路６０においては、キャリア信号の周波数ｆ０における位相特性φ（ｆ０）と、加算信号の周波数ｆＴＥＳＴにおける位相特性φ（ｆＴＥＳＴ）とが異なる。
【００４９】
例えば、被試験回路６０において、周波数ｆＴＥＳＴにおける位相が、周波数ｆ０における位相に対してφ０だけ遅れる場合、加算信号の位相はキャリア信号に対してφ０だけ遅れる。その結果、図８においては、サンプリング位相における信号電圧が、１００ｍＶまたは−１００ｍＶとなっている。この場合には、ビット誤り判定部４２は、当該試験信号のサンプリング結果にビット誤りが生じないと判定する。
【００５０】
加算部２６が、キャリア信号の位相に対する加算信号の相対位相を順次変化させると、相対位相がφ０となる場合に、図７に示したように、サンプリング位相における試験信号の電圧が最小になり、ビット誤りが生じるようになる。そこで、位相算出部４６は、ビット誤り判定部４２からビット誤りが発生した通知を受けた場合に、加算信号の相対位相を試験信号入力部２０から取得することにより、周波数ｆＴＥＳＴにおける被試験回路６０の位相特性がφ０であることを算出する。
【００５１】
試験信号入力部２０は、周波数ｆＴＥＳＴが周波数ｆ０の整数倍になるべく加算信号の周波数を制御してよい。周波数ｆＴＥＳＴを周波数ｆ０の整数倍にすることにより、試験信号入力部２０は、キャリア信号の位相に対する加算信号の位相の制御が容易になると共に、ビット誤り判定部４２における期待値の算出が容易になる。
【００５２】
また、試験信号入力部２０は、周波数ｆＴＥＳＴおよび周波数ｆ０の比が整数比になるべく、周波数ｆＴＥＳＴを選択してもよい。この場合、周波数ｆＴＥＳＴおよび周波数ｆ０の最大公約数を繰り返し周波数として、キャリア信号および加算信号の位相が同期する。位相算出部４６は、当該繰り返し周波数の周期ごとに期待値を算出した上で、当該期待値のパターンとサンプリング結果のパターンとの比較結果に基づいて、位相特性を算出してよい。たとえば、サンプリング結果のパターンが当該期待値のパターンと等しくなる加算信号の相対位相から、加算信号の周波数における位相特性を算出してよい。
【００５３】
また、試験信号入力部２０は、周波数ｆＴＥＳＴおよび周波数ｆ０の比が整数比でない場合には、サンプリングを開始した時のキャリア信号に対する加算信号の位相シフト量が既知の値となるように設定してよい。具体的には、位相算出部４６は、サンプリングを開始した時の位相シフト量と、サンプリング回数とを用いて、それぞれのサンプリング位相におけるサンプリング結果の期待値を算出してよい。位相算出部４６は、ビット誤り判定部４２における判定結果と当該期待値との比較によって、位相特性を算出してよい。
【００５４】
以上のように、伝達特性測定装置１００は、キャリア信号および加算信号の間の相対位相を順次変化させることにより、位相特性を測定する。その結果、被試験回路６０の出力信号を直接測定できない場合であっても、被試験回路６０の位相特性を評価することができる。
【００５５】
図９Ａおよび図９Ｂは、ゲイン特性および位相特性を順次算出する場合のフローチャートを示す。まず、試験信号入力部２０は、キャリア信号発生部２４においてキャリア信号を発生して、半導体チップ２００に入力する（Ｓ１０１）。クロック生成部６４は、被試験回路６０が出力する信号からクロックを生成する。サンプリング位相調整部６６は、当該クロックの位相に対してサンプリング位相を調整する（Ｓ１０２）。
【００５６】
続いて、加算信号発生部２２は加算信号を発生する（Ｓ１０３）。加算信号発生部２２は、キャリア信号の振幅に対する加算信号の振幅を調整する（Ｓ１０４）。加算部２６は、キャリア信号に加算信号を加算して、半導体チップ２００に入力する（Ｓ１０５）。
【００５７】
半導体チップ２００においては、サンプリング回路６２は、被試験回路６０が出力した信号を、Ｓ１０１で調整したサンプリング位相においてサンプリングする（Ｓ１０６）。ビット誤り判定部４２が、Ｓ１０７において、サンプリング結果にビット誤りがないと判断すると、試験信号入力部２０は、キャリア信号に対する加算信号の振幅を変更する（Ｓ１０４）。
【００５８】
伝達特性測定装置１００は、ビット誤り判定部４２において、サンプリング結果にビット誤りを検出するまで、Ｓ１０４からＳ１０６までの処理を繰り返す。Ｓ１０７において、ビット誤り判定部４２が、サンプリング結果にビット誤りが生じたと判断すると、ゲイン算出部４４は、ビット誤り判定部４２の判定結果、および、Ｓ１０４において調整した振幅を用いて、被試験回路６０のゲイン特性を算出する（Ｓ１０８）。伝達特性測定装置１００は、ゲイン特性を測定する全ての周波数に対して、Ｓ１０１からＳ１０８を繰り返して実行してよい。
【００５９】
伝達特性測定装置１００は、ゲイン特性の算出が終了すると、位相特性を測定したい周波数に加算信号の周波数を設定し、加算信号の振幅をゲイン特性の測定結果に応じてビット誤りが生じる振幅に設定する（Ｓ１０９）。初期位相設定部２８は、サンプリング回路６２におけるサンプリング結果にビット誤りが生じるように、キャリア信号に対する加算信号の相対位相を設定する（Ｓ１１０）。
【００６０】
続いて、加算部２６は、キャリア信号に加算信号を加算して、被試験回路６０に入力する（Ｓ１１１）。サンプリング回路６２は、被試験回路６０が出力した信号を、Ｓ１０１で調整されたサンプリング位相においてサンプリングする（Ｓ１１２）。ビット誤り判定部４２が、Ｓ１１３において、サンプリング結果にビット誤りがない、または、サンプリング結果のパターンがサンプリング結果の期待値パターンと等しくないと判断すると、試験信号入力部２０は、キャリア信号に対する相対位相を変更する（Ｓ１１０）。
【００６１】
伝達特性測定装置１００は、ビット誤り判定部４２においてサンプリング結果にビット誤りを検出する、または、サンプリング結果のパターンがサンプリング結果の期待値パターンと等しくなるまで、Ｓ１１０からＳ１１２の処理を繰り返す。ビット誤り判定部４２が、サンプリング結果にビット誤りがある、または、サンプリング結果のパターンがサンプリング結果の期待値パターンと等しいと判断すると、位相算出部４６は、ビット誤り判定部４２の判定結果、および、Ｓ１１０において設定した相対位相を用いて、被試験回路６０の位相特性を算出する（Ｓ１１４）。伝達特性測定装置１００は、位相特性を測定する全ての周波数に対して、Ｓ１０９からＳ１１４を繰り返して実行してよい。
【００６２】
以上の手順により、本実施形態の伝達特性測定装置１００は、ゲイン特性および位相特性を順次測定することができる。
【００６３】
図１０は、第４の実施形態に係る伝達特性測定装置１００の構成を示す。本実施形態に係る伝達特性測定装置１００は、キャリア信号と異なる周波数の試験信号を、キャリア信号に加算しない状態で被試験回路６０に供給することにより、被試験回路６０の位相特性を算出する。同図において、試験信号入力部２０は、加算信号発生部２２の代わりに試験信号発生部３２を有する。キャリア信号発生部２４は、キャリア信号をクロック生成部６４に入力する。
【００６４】
クロック生成部６４は、キャリア信号発生部２４が出力するキャリア信号に同期するクロックを生成する。サンプリング位相調整部６６は、当該クロックに応じたサンプリング位相を設定する。
【００６５】
次に、試験信号発生部３２は、キャリア周波数と同一の周波数の試験信号を発生する。初期位相設定部２８は、被試験回路６０を介さずに当該試験信号をサンプリング回路６２に入力した場合にサンプリング回路６２におけるサンプリング結果が、予め定められた期待値パターンと一致するように、試験信号の位相を予め調整する。伝達特性測定装置１００は、被試験回路６０の機能をオン／オフ制御してもよく、試験信号の位相を予め調整する場合に、被試験回路６０の機能をオフしてよい。初期位相設定部２８は、調整した試験信号の位相とサンプリング位相との位相差を、基準位相として記憶してよい。
【００６６】
続いて、試験信号発生部３２は、被試験回路６０の実動作時に与えられるキャリア信号の周波数ｆ０とは異なる周波数ｆＴＥＳＴの試験信号を発生する。位相制御部３０は、試験信号の位相を、初期位相設定部２８が設定した値から順次変化させる。
【００６７】
伝達特性測定部４０は、被試験回路６０が出力する出力信号を、キャリア信号の周波数に応じてサンプリングした結果に基づいて、試験信号の周波数ｆＴＥＳＴにおける被試験回路６０の位相特性を測定する。具体的には、伝達特性測定部４０は、被試験回路６０に試験信号を入力した場合のサンプリング回路６２におけるサンプリング結果が、予め定められた期待値パターンと一致したときの、位相制御部３０が変化させた位相量に基づいて、被試験回路６０の位相特性を算出する。
【００６８】
図１１は、被試験回路６０が、試験信号の周波数ｆＴＥＳＴおよびキャリア信号の周波数ｆ０において、同一の位相特性を有する場合における、被試験回路６０の入力信号および出力信号を示す。被試験回路６０が出力する周波数ｆ０のキャリア信号の振幅が最大または最小となるサンプリング位相において、周波数ｆＴＥＳＴの試験信号の振幅も最大または最小となっている。その結果、サンプリング位相における期待値パターンは、「０、１、０、１、０、・・・」となる。つまり、サンプリング回路６２におけるサンプリング結果は、期待値パターンに一致する。
【００６９】
図１２は、試験信号の周波数ｆＴＥＳＴにおける位相特性φ（ｆＴＥＳＴ）およびキャリア信号の周波数ｆ０における位相特性φ（ｆ０）の位相差がφ０である場合の、被試験回路６０の入力信号および出力信号を示す。サンプリング回路６２に入力される試験信号の位相が、サンプリング位相に対してφ０だけ遅れていることにより、サンプリング結果が期待値パターンと一致しない場合が生じる。
【００７０】
そこで、伝達特性測定装置１００は、試験信号の位相を順次変化させ、図１１に示すように、ビット誤り判定部４２におけるビット誤り率が最小になる試験信号の位相を取得する。図１２の場合には、当該位相は、基準位相に対してφ０だけシフトした位相である。そこで、位相算出部４６は、ビット誤り率が最小になる試験信号の位相と基準位相との位相差φ０を、被試験回路６０のｆＴＥＳＴにおける位相特性として算出する。
【００７１】
試験信号入力部２０は、周波数ｆＴＥＳＴおよび周波数ｆ０の比が整数比になるべく、周波数ｆＴＥＳＴを選択してもよい。この場合、周波数ｆＴＥＳＴおよび周波数ｆ０の最大公約数を繰り返し周波数として、キャリア信号および加算信号の位相が同期する。位相算出部４６は、当該繰り返し周波数の周期ごとに期待値を算出した上で、当該期待値のパターンとサンプリング結果のパターンとの比較結果に基づいて、位相特性を算出してよい。
【００７２】
伝達特性測定装置１００は、サンプリング位相における試験信号の期待値を、被試験回路６０に入力するキャリア信号と加算信号との位相関係に基づいて算出することができる。そこで、伝達特性測定部４０は、サンプリング回路６２が出力するサンプリング結果が、当該期待値と一致する場合の試験信号の位相に基づいて、位相特性を算出してもよい。
【００７３】
図１３は、第５の実施形態に係る伝達特性測定装置１００の構成を示す。同図において、伝達特性測定装置１００は、サンプリング信号発生部６８を更に有する。半導体チップ２００は、切替部７０をさらに有する。また、サンプリング信号発生部６８は、半導体チップ２００に内蔵されても良く、半導体チップ２００が有するクロック生成部６４を代用してもよい。
【００７４】
半導体チップ２００は、通常動作をする場合と、伝達特性を測定する場合とで、切替部７０の接続を切り替えてよい。具体的には、通常動作をする場合には、被試験回路６０が出力する信号に基づいて、クロック生成部６４で生成したクロックをサンプリング位相調整部６６に入力してよい。これに対して、伝達特性を測定する場合には、半導体チップ２００は、サンプリング信号発生部６８が生成したクロックをサンプリング位相調整部６６に入力してよい。
【００７５】
図１４は、第６の実施形態に係る伝達特性測定装置１００の構成を示す。同図において、サンプリング信号発生部６８は、伝達特性の測定に用いるサンプリングクロックをサンプリング回路６２に入力する。伝達特性測定装置１００がサンプリングクロックを生成することにより、ゲイン特性および位相特性の測定において、半導体チップ２００がキャリア信号を用いてサンプリング位相を調整する必要がなくなる。
【００７６】
また、本実施形態に係る伝達特性測定装置１００においては、試験信号発生部３２が、キャリア信号と加算信号とを加算した試験信号を発生する。試験信号発生部３２は、デジタル信号処理機能を有してよく、プログラムに基づいて、振幅、位相、および、周波数が異なる試験信号を発生してよい。
【００７７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７８】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【００７９】
上記説明から明らかなように、本発明の実施形態によれば、イコライザ等の被試験回路が出力する信号波形を直接測定することなく、被試験回路の伝達測定を測定する伝達特性測定装置、伝達特性測定方法、および、電子デバイスを実現することができる。
【符号の説明】
【００８０】
２０・・・試験信号入力部、２２・・・加算信号発生部、２４・・・キャリア信号発生部、２６・・・加算部、２８・・・初期位相設定部、３０・・・位相制御部、３２・・・試験信号発生部、４０・・・伝達特性測定部、４２・・・判定部、４４・・・ゲイン算出部、４６・・・位相算出部、６０・・・被試験回路、６２・・・サンプリング回路、６４・・・クロック生成部、６６・・・サンプリング位相調整部、６８・・・サンプリング信号発生部、７０・・・切替部、１００・・・伝達特性測定装置、２００・・・半導体チップ
【技術分野】
【０００１】
本発明は、伝達特性測定装置、伝達特性測定方法、および、電子デバイスに関する。
【背景技術】
【０００２】
高速シリアル通信においては、信号伝送経路における周波数帯域の制約等の影響により、送受信信号の品質が劣化する。品質の劣化を補償する場合には、周波数に応じて入力信号の振幅および位相を調整した出力信号を生成する、イコライザが用いられる。なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
イコライザの特性は、イコライザの出力信号波形をオシロスコープなどの測定器で測定することにより、評価される。ところが、近年の高速シリアル通信デバイスは、イコライザを内蔵するので、イコライザが出力する信号波形を直接測定してイコライザの特性を評価することが困難である。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、被試験回路の入出力間の伝達特性を測定する伝達特性測定装置であって、予め定められた周波数のキャリア信号に予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、被試験回路に入力する試験信号入力部と、被試験回路が出力する出力信号を測定した結果に基づいて、加算信号の周波数における被試験回路の伝達特性を測定する伝達特性測定部とを備える伝達特性測定装置を提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る伝達特性測定装置１００の構成を示す。
【図２】第２の実施形態に係る伝達特性測定装置１００の構成を示す。
【図３】伝達特性測定装置１００がゲイン特性を算出する方法の一例を示す。
【図４】伝達特性測定装置１００がゲイン特性を算出する方法の一例を示す。
【図５】加算信号の周波数ｆＴＥＳＴが、キャリア信号の周波数ｆ０の５倍である場合の試験信号の波形を示す。
【図６】第３の実施形態に係る伝達特性測定装置１００の構成を示す。
【図７】サンプリング結果にビット誤りが生じる場合の試験信号の一例を示す。
【図８】サンプリング結果にビット誤りが生じない場合の試験信号の一例を示す。
【図９Ａ】ゲイン特性および位相特性を順次算出する場合のフローチャートを示す。
【図９Ｂ】ゲイン特性および位相特性を順次算出する場合のフローチャートを示す。
【図１０】第４の実施形態に係る伝達特性測定装置１００の構成を示す。
【図１１】被試験回路６０が、試験信号の周波数ｆＴＥＳＴおよびキャリア信号の周波数ｆ０において、同一の位相特性を有する場合における、被試験回路６０の入力信号および出力信号を示す。
【図１２】試験信号の周波数ｆＴＥＳＴにおける位相特性φ（ｆＴＥＳＴ）およびキャリア信号の周波数ｆ０における位相特性φ（ｆ０）の位相差がφである場合の、被試験回路６０の入力信号および出力信号を示す。
【図１３】第５の実施形態に係る伝達特性測定装置１００の構成を示す。
【図１４】第６の実施形態に係る伝達特性測定装置１００の構成を示す。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、第１の実施形態に係る伝達特性測定装置１００の構成を示す。伝達特性測定装置１００は、被試験回路６０の入出力間の伝達特性を測定する。被試験回路６０は、イコライザであってよい。伝達特性測定装置１００は、一例として、被試験回路６０に入力する信号の周波数ごとに、被試験回路６０のゲイン特性または位相特性を測定してよい。
【０００９】
伝達特性測定装置１００は、試験信号入力部２０および伝達特性測定部４０を備える。試験信号入力部２０は、予め定められた周波数のキャリア信号に予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、被試験回路６０に入力する。伝達特性測定部４０は、被試験回路６０が出力する出力信号を測定した結果に基づいて、加算信号の周波数における被試験回路６０の伝達特性を測定する。
【００１０】
具体的には、試験信号入力部２０は、被試験回路６０に入力するキャリア信号の振幅に対する加算信号の振幅の比率を変化させる。伝達特性測定部４０は、それぞれの振幅の加算信号ごとに、被試験回路６０が出力する信号の特性を測定する。伝達特性測定装置１００は、当該測定結果と、キャリア信号の振幅に対する加算信号の振幅の比率とに基づいて、被試験回路６０のゲイン特性を測定してよい。
【００１１】
例えば伝達特性測定部４０は、被試験回路６０が出力する信号のビット誤りを測定してよい。被試験回路６０が出力する信号において、キャリア信号の成分の振幅に対する、加算信号の成分の振幅の比が所定値より大きくなると、キャリア信号のアイが閉じてビット誤りが生じ始める。伝達特性測定部４０は、被試験回路６０が出力する信号にビット誤りが生じ始める加算信号の振幅から、当該加算信号の周波数における被試験回路６０のゲインを算出してよい。
【００１２】
また、キャリア信号は、予め定められた周波数に相当するビットレートのクロックパターン信号であってよく、不規則なビット系列を有するデータパターン信号であってもよい。また、キャリア信号は、矩形波および正弦波のいずれの波形を有する信号であってもよい。
【００１３】
また、試験信号入力部２０は、被試験回路６０に入力するキャリア信号の位相に対する加算信号の位相差を変化させてよい。伝達特性測定部４０は、それぞれの位相差を有する加算信号ごとに、被試験回路６０が出力する信号の特性を測定する。伝達特性測定装置１００は、当該測定結果と、キャリア信号の位相に対する加算信号の位相差とに基づいて、被試験回路６０の位相特性を測定してよい。位相特性の測定方法については後述する。
【００１４】
以上のように、本実施形態に係る伝達特性測定装置１００は、キャリア信号およびキャリア信号と異なる周波数の加算信号を被試験回路６０に入力することにより、被試験回路６０のゲイン特性および位相特性を測定することができる。
【００１５】
図２は、第２の実施形態に係る伝達特性測定装置１００の構成を示す。伝達特性測定装置１００には、半導体チップ２００が接続される。被試験回路６０は、半導体チップ２００に形成され、半導体チップ２００に入力される信号を補正して出力する。半導体チップ２００は、被試験回路６０の出力信号を、キャリア信号の周波数でサンプリングするサンプリング回路６２を更に有する。
【００１６】
試験信号入力部２０は、半導体チップ２００に試験信号を入力する。試験信号入力部２０は、加算信号発生部２２、キャリア信号発生部２４、および、加算部２６を有する。伝達特性測定部４０は、ビット誤り判定部４２およびゲイン算出部４４を有する。伝達特性測定部４０は、サンプリング回路６２におけるサンプリング結果に基づいて、加算信号の周波数における被試験回路６０の伝達特性を測定する。
【００１７】
具体的には、試験信号入力部２０は、加算信号発生部２２において、順次振幅を変化させた加算信号を発生する。試験信号入力部２０は、キャリア信号発生部２４において発生したキャリア信号と、加算信号発生部２２が発生した加算信号とを、加算部２６において加算した試験信号を、被試験回路６０に入力する。当該試験信号は、キャリア信号の振幅が、加算信号により変調された信号になる。
【００１８】
被試験回路６０は、試験信号入力部２０から入力された試験信号のゲイン又は位相を補正した信号を、サンプリング回路６２に入力する。サンプリング回路６２は、被試験回路６０が出力した信号を予め定められたサンプリング位相でサンプリングして、サンプリング結果を出力する。
【００１９】
サンプリング回路６２は、被試験回路６０が出力する信号のアイ開口の中央でサンプリングしてよい。サンプリング回路６２は、加算信号を加算しない試験信号を入力した上で、試験信号の位相を変化させて試験信号の期待値と比較してビット誤りを検出することにより、アイ開口の中央を検出してよい。
【００２０】
ビット誤り判定部４２は、サンプリング回路６２から入力されたサンプリング結果が、期待値と一致するか否かを判定する。ゲイン算出部４４は、ビット誤り判定部４２における判定結果、および、加算信号の振幅に基づいて、被試験回路６０のゲイン特性を算出する。ゲイン算出部４４は、試験信号入力部２０から、キャリア信号の振幅および加算信号の振幅を示す情報を受け取ってよい。
【００２１】
試験信号入力部２０は、被試験回路６０に、試験信号のビットが予め定められた回数入力される毎に加算信号の振幅を増加させる。加算信号の振幅が増加すると、アイ開口が小さくなる。ノイズを考慮しない場合、被試験回路６０の出力側におけるキャリア信号の振幅と、被試験回路６０の出力側における加算信号の振幅とが等しくなるまで加算信号の振幅を増加させると、被試験回路６０の出力信号のアイが閉じるので、ビット誤りが生じ始める。例えば、被試験回路６０が、全ての周波数において等しいゲインを有する場合には、被試験回路６０に入力するキャリア信号の振幅と加算信号の振幅とが等しい場合に、出力側におけるキャリア信号の振幅と加算信号の振幅とが等しくなり、アイが閉じてサンプリング結果にビット誤りが生じる。
【００２２】
これに対して、被試験回路６０が、周波数ごとに異なるゲインを有する場合には、キャリア信号および加算信号の周波数が異なることから、被試験回路６０の出力信号のアイが閉じるときの、被試験回路６０に入力するキャリア信号の振幅と加算信号の振幅とは一致しない。つまり、被試験回路６０の出力信号のアイが閉じたとき、当該加算信号の振幅に、当該加算信号の周波数における被試験回路６０のゲインを乗じた値と、当該キャリア信号の振幅に、当該キャリア信号の周波数における被試験回路６０のゲインを乗じた値とが等しくなる。従って、加算信号の振幅を徐々に増加させ、被試験回路６０の出力信号にビット誤りが生じ始める加算信号の振幅を検出することで、キャリア信号の周波数におけるゲインを基準とした、加算信号の周波数における被試験回路６０のゲインを算出することができる。
【００２３】
ゲイン算出部４４は、ビット誤り判定部４２においてビット誤り率が予め定められた値となる加算信号の振幅に基づいて、被試験回路６０のゲイン特性を算出する。ゲイン算出部４４は、ビット誤り率が０より大きくなる加算信号の振幅を検出してよい。
【００２４】
ゲイン算出部４４は、キャリア信号の振幅と、ビット誤り判定部４２においてビット誤りが生じ始める加算信号の振幅との比に基づいて、キャリア信号の周波数における被試験回路６０のゲイン特性を基準とした、加算信号の周波数における被試験回路６０のゲイン特性を算出する。例えば、ゲイン算出部４４は、キャリア信号の振幅が１で、ビット誤りが生じ始める加算信号の振幅が１／Ａ（Ａは１以上の実数）である場合、加算信号の周波数におけるゲイン特性は、キャリア信号の周波数におけるゲイン特性のＡ倍であると算出してよい。
【００２５】
なお、試験信号にノイズが重畳されている場合には、ノイズが重畳されていない場合よりも、ビット誤りが生じやすくなる。そこで、ゲイン算出部４４は、ビット誤り率が、当該ノイズのパワーに対応する予め定められた値以上になった場合に、加算信号の周波数におけるゲイン特性は、キャリア信号の周波数におけるゲイン特性のＡ倍であるとしてもよい。
【００２６】
試験信号入力部２０は、加算信号の周波数を順次変化させ、伝達特性測定部４０は、加算信号のそれぞれの周波数における被試験回路６０の伝達特性を測定する。伝達特性の測定においては、キャリア信号の周波数よりも高い周波数帯域におけるゲイン特性の測定の重要性が高い。そこで、試験信号入力部２０は、測定開始時に、加算信号の周波数をキャリア信号の周波数と等しい周波数に設定した後に、加算信号の周波数を順次高い周波数に変化させてよい。
【００２７】
また、試験信号入力部２０は、加算信号の周波数における被試験回路６０のゲイン特性設計値に基づいて、加算信号の振幅の初期値を選択してよい。一例として、当該周波数におけるゲイン特性設計値が、キャリア信号の周波数におけるゲイン特性設計値に対してＡ倍である場合には、加算信号の振幅の初期値を、キャリア信号の振幅の１／Ａよりも所定値だけ小さな値にしてよい。試験信号入力部２０は、選択した加算信号の振幅の初期値に対して、順次振幅を増加させてよい。なお、試験信号入力部２０は、ゲイン特性設計値が定められていない場合には、加算信号の振幅を０から増加させてよい。
【００２８】
伝達特性測定装置１００は、サンプリング回路６２におけるサンプリングに用いるサンプリングクロックを、半導体チップ２００に与えてよい。また、半導体チップ２００は、サンプリングクロックを内部で生成してもよい。半導体チップ２００は、クロック生成部６４およびサンプリング位相調整部６６を更に有してよい。
【００２９】
クロック生成部６４は、被試験回路６０が出力する出力信号を用いて生成した、当該出力信号と同一周波数のクロックをサンプリング位相調整部６６に入力する。サンプリング位相調整部６６は、クロック生成部６４が出力したクロックを用いて、サンプリング位相がアイ開口の略中心になるべく調整してよい。サンプリング位相調整部６６は、当該クロックを反転させることにより、サンプリング位相を調整してよい。また、サンプリング位相調整部６６は、当該クロックを遅延させる手段を有してもよい。この場合、サンプリング位相調整部６６は、クロックの遅延量を変化させて、加算信号が加算されないキャリア信号をサンプリング回路６２でサンプリングすることで、キャリア信号のアイ開口の中心を検出してよい。
【００３０】
以上のように、本実施形態における半導体チップ２００は、被試験回路６０を内蔵しており、被試験回路６０の出力信号を直接外部に出力する端子を有していない。伝達特性測定装置１００は、このように被試験回路６０の出力信号を直接測定できない場合であっても、被試験回路６０のゲイン特性を評価することができる。
【００３１】
図３および図４は、伝達特性測定装置１００がゲイン特性を算出する方法の一例を示す。図３において、キャリア信号発生部２４が発生した周波数ｆ０のキャリア信号は、加算信号発生部２２が発生した周波数ｆＴＥＳＴの加算信号と加算される。加算された信号は、被試験回路６０に入力される。伝達特性測定装置１００が周波数ごとにゲイン特性を取得するべく、加算信号は、単一周波数の正弦波であることが好ましい。
【００３２】
被試験回路６０は、入力された信号に含まれるそれぞれの周波数成分を、それぞれの周波数におけるゲインに応じて増幅する。被試験回路６０において、周波数ｆ０におけるゲインＧ（ｆ０）および周波数ｆＴＥＳＴにおけるゲインＧ（ｆＴＥＳＴ）が同一の場合、被試験回路６０は、入力された信号と等しい振幅比の信号を出力する。
【００３３】
例えば、キャリア信号および加算信号のそれぞれの振幅が１００ｍＶである場合、サンプリング回路６２のサンプリング位相における信号電圧は、１００ｍＶ±１００ｍＶ、−１００ｍＶ±１００ｍＶの範囲内で変動する。つまり、サンプリング位相における信号電圧は、−２００ｍＶから２００ｍＶの間のいずれの電圧にもなり得る。従って、サンプリング回路６２で観測するアイは閉じた状態になり、ビット誤りが発生する。
【００３４】
加算信号の振幅がキャリア信号の振幅よりも小さい場合には、アイが開いた状態になる。例えば、キャリア信号の振幅が１００ｍＶであり、加算信号の振幅が５０ｍＶである場合には、サンプリング回路６２のサンプリング位相における信号電圧は、１００ｍＶ±５０ｍＶ、−１００ｍＶ±５０ｍＶの範囲内で変動する。従って、−５０ｍＶ以上５０ｍＶ以下の範囲において、アイが開いた状態になり、ビット誤りが生じない。
【００３５】
これに対して、周波数ｆ０および周波数ｆＴＥＳＴにおける被試験回路６０のゲイン特性が異なる場合には、加算信号の振幅がキャリア信号の振幅よりも小さい場合であっても、アイが閉じる状況が生じる。例えば、図４に示すように、周波数ｆＴＥＳＴにおけるゲインＧ（ｆＴＥＳＴ）が、周波数ｆ０におけるゲインＧ（ｆ０）のＡ倍である場合、加算信号の振幅がキャリア信号の振幅の１／Ａ倍になった時にアイが閉じる。Ａが１以下の場合であっても、加算信号の振幅がキャリア信号の振幅よりも大きな場合には、アイが閉じる状況が生じ得る。
【００３６】
従って、加算信号の振幅がキャリア信号の振幅の１／Ａ倍になった時に、ビット誤り判定部４２は、サンプリング回路６２が出力する信号の値を期待値と比較して、誤りが発生したと判定する。ゲイン算出部４４は、ビット誤り判定部４２の判定結果、および、加算信号の振幅とキャリア信号の振幅との比に基づいて、周波数ｆＴＥＳＴにおけるゲイン特性がＡであると算出する。
【００３７】
なお、試験信号入力部２０は、加算信号の周波数ｆＴＥＳＴを、キャリア信号の周波数ｆ０の整数倍以外の周波数とすることが好ましい。加算信号の周波数ｆＴＥＳＴが、キャリア信号の周波数ｆ０の整数倍である場合には、サンプリング位相におけるキャリア信号と加算信号との振幅差が常に一定になる。その結果、アイが閉じない状況が生じる。
【００３８】
例えば、図５は、振幅が１００ｍＶである加算信号の周波数ｆＴＥＳＴが、振幅が１００ｍＶであるキャリア信号の周波数ｆ０の５倍である場合の試験信号の波形を示す。同図においては、サンプリング位相における試験信号の値は、−２００ｍＶまたは２００ｍＶのいずれかの値になる。従って、アイが閉じないので、ビット誤りに基づいてゲイン特性を算出することができない。
【００３９】
そこで、試験信号入力部２０は、伝達特性を測定したい周波数の近傍の周波数であって、周波数ｆＴＥＳＴおよびキャリア信号の周波数ｆ０の最大公約数が、できるだけ小さい値になる周波数ｆＴＥＳＴを選択することが好ましい。また、試験信号入力部２０は、周波数ｆＴＥＳＴがキャリア信号の周波数ｆ０の整数倍である場合には、キャリア信号および加算信号の位相シフト量を動的に変化させることによりアイを閉じさせるべく、加算信号の位相を動的に制御してよい。
【００４０】
図６は、第３の実施形態に係る伝達特性測定装置１００の構成を示す。伝達特性測定装置１００は、被試験回路６０の位相特性を測定する。図２に示した構成に対して、試験信号入力部２０は、初期位相設定部２８および位相制御部３０を更に有する。伝達特性測定部４０は、位相算出部４６を更に有する。伝達特性測定装置１００は、位相特性の測定における加算信号の振幅を、測定する周波数において測定したゲイン特性の結果に基づいて設定する。伝達特性測定装置１００は、当該周波数におけるゲインがキャリア信号の周波数におけるゲインのＡ倍である場合には、加算信号の振幅をキャリア信号の振幅の１／Ａ倍に設定してよい。
【００４１】
試験信号入力部２０は、加算信号の位相を初期位相から順次変化させる。初期位相設定部２８は、加算信号の初期位相を設定する。具体的には、初期位相設定部２８は、被試験回路６０を介さずに試験信号をサンプリング回路６２に入力した場合に、サンプリング回路６２におけるサンプリング結果においてビット誤りが生じるように、キャリア信号および加算信号の間の相対位相を予め調整して、初期位相を設定する。伝達特性測定装置１００は、半導体チップ２００を制御して被試験回路６０の機能をオフした状態で、初期位相の設定に用いる試験信号を半導体チップ２００に入力してもよい。
【００４２】
また、伝達特性測定装置１００は、加算信号の周波数をキャリア信号の周波数と等しくした状態で、被試験回路６０に試験信号を入力することにより、被試験回路６０における位相特性の影響を受けない状態でのビット誤りを検出してもよい。初期位相設定部２８は、加算信号の周波数がキャリア信号の周波数と等しい状態において、アイの略中央の位相においてアイが閉じるべく、相対位相を調整してよい。
【００４３】
初期位相設定部２８は、全てのサンプリング結果においてビット誤りが生じるべく相対位相を調整することにより、初期位相を設定してもよい。初期位相設定部２８が初期位相を設定した後に、加算信号発生部２２は、加算信号の周波数をキャリア信号の周波数の整数倍の周波数に変化させることにより、相対位相を初期位相に保った状態で、加算信号の周波数を変化させてよい。
【００４４】
続いて、位相制御部３０は、キャリア信号および加算信号の間の相対位相を、初期位相設定部２８が設定した値から順次変化させる。加算部２６は、位相制御部３０が位相を順次変化させた加算信号をキャリア信号に加算する。加算部２６は、加算後の信号を被試験回路６０に入力する。
【００４５】
位相算出部４６は、ビット誤り判定部４２における判定結果、および、加算信号の位相に基づいて、被試験回路６０の位相特性を算出する。具体的には、位相算出部４６は、被試験回路６０に試験信号を入力した場合のサンプリング回路６２におけるサンプリング結果にビット誤りが生じたときの、位相制御部３０が変化させた位相量に基づいて、被試験回路６０の位相特性を算出する。位相算出部４６は、サンプリング回路６２におけるサンプリング結果においてビット誤りが生じたときの、位相制御部３０が変化させた位相量に基づいて、被試験回路６０の位相特性を算出してよい。位相算出部４６は、サンプリング回路６２におけるサンプリング結果のビット誤り率が予め定められた値以上になるときの、位相制御部３０が変化させた位相量に基づいて、被試験回路６０の位相特性を算出してもよい。
【００４６】
図７は、サンプリング結果にビット誤りが生じる場合の、試験信号の一例を示す。同図においては、キャリア信号および加算信号の相対位相が初期位相に等しいので、被試験回路６０を介さずに試験信号をサンプリング回路６２に入力すると、ビット誤りが生じる。
【００４７】
従って、被試験回路６０において、キャリア信号の周波数ｆ０における位相特性φ（ｆ０）と、加算信号の周波数ｆＴＥＳＴにおける位相特性φ（ｆＴＥＳＴ）とが等しい場合には、当該試験信号が被試験回路６０に入力されると、被試験回路６０が出力する信号のサンプリング結果にビット誤りが生じる。例えば、図７においては、キャリア信号の電圧が最大値（論理値１）となるサンプリング位相における試験信号の電圧が、０Ｖ（論理値０）になっている。その結果、ビット誤り判定部４２は、サンプリング結果にビット誤りが生じると判定する。
【００４８】
図８は、サンプリング結果にビット誤りが生じない場合の、試験信号の一例を示す。同図の被試験回路６０においては、キャリア信号の周波数ｆ０における位相特性φ（ｆ０）と、加算信号の周波数ｆＴＥＳＴにおける位相特性φ（ｆＴＥＳＴ）とが異なる。
【００４９】
例えば、被試験回路６０において、周波数ｆＴＥＳＴにおける位相が、周波数ｆ０における位相に対してφ０だけ遅れる場合、加算信号の位相はキャリア信号に対してφ０だけ遅れる。その結果、図８においては、サンプリング位相における信号電圧が、１００ｍＶまたは−１００ｍＶとなっている。この場合には、ビット誤り判定部４２は、当該試験信号のサンプリング結果にビット誤りが生じないと判定する。
【００５０】
加算部２６が、キャリア信号の位相に対する加算信号の相対位相を順次変化させると、相対位相がφ０となる場合に、図７に示したように、サンプリング位相における試験信号の電圧が最小になり、ビット誤りが生じるようになる。そこで、位相算出部４６は、ビット誤り判定部４２からビット誤りが発生した通知を受けた場合に、加算信号の相対位相を試験信号入力部２０から取得することにより、周波数ｆＴＥＳＴにおける被試験回路６０の位相特性がφ０であることを算出する。
【００５１】
試験信号入力部２０は、周波数ｆＴＥＳＴが周波数ｆ０の整数倍になるべく加算信号の周波数を制御してよい。周波数ｆＴＥＳＴを周波数ｆ０の整数倍にすることにより、試験信号入力部２０は、キャリア信号の位相に対する加算信号の位相の制御が容易になると共に、ビット誤り判定部４２における期待値の算出が容易になる。
【００５２】
また、試験信号入力部２０は、周波数ｆＴＥＳＴおよび周波数ｆ０の比が整数比になるべく、周波数ｆＴＥＳＴを選択してもよい。この場合、周波数ｆＴＥＳＴおよび周波数ｆ０の最大公約数を繰り返し周波数として、キャリア信号および加算信号の位相が同期する。位相算出部４６は、当該繰り返し周波数の周期ごとに期待値を算出した上で、当該期待値のパターンとサンプリング結果のパターンとの比較結果に基づいて、位相特性を算出してよい。たとえば、サンプリング結果のパターンが当該期待値のパターンと等しくなる加算信号の相対位相から、加算信号の周波数における位相特性を算出してよい。
【００５３】
また、試験信号入力部２０は、周波数ｆＴＥＳＴおよび周波数ｆ０の比が整数比でない場合には、サンプリングを開始した時のキャリア信号に対する加算信号の位相シフト量が既知の値となるように設定してよい。具体的には、位相算出部４６は、サンプリングを開始した時の位相シフト量と、サンプリング回数とを用いて、それぞれのサンプリング位相におけるサンプリング結果の期待値を算出してよい。位相算出部４６は、ビット誤り判定部４２における判定結果と当該期待値との比較によって、位相特性を算出してよい。
【００５４】
以上のように、伝達特性測定装置１００は、キャリア信号および加算信号の間の相対位相を順次変化させることにより、位相特性を測定する。その結果、被試験回路６０の出力信号を直接測定できない場合であっても、被試験回路６０の位相特性を評価することができる。
【００５５】
図９Ａおよび図９Ｂは、ゲイン特性および位相特性を順次算出する場合のフローチャートを示す。まず、試験信号入力部２０は、キャリア信号発生部２４においてキャリア信号を発生して、半導体チップ２００に入力する（Ｓ１０１）。クロック生成部６４は、被試験回路６０が出力する信号からクロックを生成する。サンプリング位相調整部６６は、当該クロックの位相に対してサンプリング位相を調整する（Ｓ１０２）。
【００５６】
続いて、加算信号発生部２２は加算信号を発生する（Ｓ１０３）。加算信号発生部２２は、キャリア信号の振幅に対する加算信号の振幅を調整する（Ｓ１０４）。加算部２６は、キャリア信号に加算信号を加算して、半導体チップ２００に入力する（Ｓ１０５）。
【００５７】
半導体チップ２００においては、サンプリング回路６２は、被試験回路６０が出力した信号を、Ｓ１０１で調整したサンプリング位相においてサンプリングする（Ｓ１０６）。ビット誤り判定部４２が、Ｓ１０７において、サンプリング結果にビット誤りがないと判断すると、試験信号入力部２０は、キャリア信号に対する加算信号の振幅を変更する（Ｓ１０４）。
【００５８】
伝達特性測定装置１００は、ビット誤り判定部４２において、サンプリング結果にビット誤りを検出するまで、Ｓ１０４からＳ１０６までの処理を繰り返す。Ｓ１０７において、ビット誤り判定部４２が、サンプリング結果にビット誤りが生じたと判断すると、ゲイン算出部４４は、ビット誤り判定部４２の判定結果、および、Ｓ１０４において調整した振幅を用いて、被試験回路６０のゲイン特性を算出する（Ｓ１０８）。伝達特性測定装置１００は、ゲイン特性を測定する全ての周波数に対して、Ｓ１０１からＳ１０８を繰り返して実行してよい。
【００５９】
伝達特性測定装置１００は、ゲイン特性の算出が終了すると、位相特性を測定したい周波数に加算信号の周波数を設定し、加算信号の振幅をゲイン特性の測定結果に応じてビット誤りが生じる振幅に設定する（Ｓ１０９）。初期位相設定部２８は、サンプリング回路６２におけるサンプリング結果にビット誤りが生じるように、キャリア信号に対する加算信号の相対位相を設定する（Ｓ１１０）。
【００６０】
続いて、加算部２６は、キャリア信号に加算信号を加算して、被試験回路６０に入力する（Ｓ１１１）。サンプリング回路６２は、被試験回路６０が出力した信号を、Ｓ１０１で調整されたサンプリング位相においてサンプリングする（Ｓ１１２）。ビット誤り判定部４２が、Ｓ１１３において、サンプリング結果にビット誤りがない、または、サンプリング結果のパターンがサンプリング結果の期待値パターンと等しくないと判断すると、試験信号入力部２０は、キャリア信号に対する相対位相を変更する（Ｓ１１０）。
【００６１】
伝達特性測定装置１００は、ビット誤り判定部４２においてサンプリング結果にビット誤りを検出する、または、サンプリング結果のパターンがサンプリング結果の期待値パターンと等しくなるまで、Ｓ１１０からＳ１１２の処理を繰り返す。ビット誤り判定部４２が、サンプリング結果にビット誤りがある、または、サンプリング結果のパターンがサンプリング結果の期待値パターンと等しいと判断すると、位相算出部４６は、ビット誤り判定部４２の判定結果、および、Ｓ１１０において設定した相対位相を用いて、被試験回路６０の位相特性を算出する（Ｓ１１４）。伝達特性測定装置１００は、位相特性を測定する全ての周波数に対して、Ｓ１０９からＳ１１４を繰り返して実行してよい。
【００６２】
以上の手順により、本実施形態の伝達特性測定装置１００は、ゲイン特性および位相特性を順次測定することができる。
【００６３】
図１０は、第４の実施形態に係る伝達特性測定装置１００の構成を示す。本実施形態に係る伝達特性測定装置１００は、キャリア信号と異なる周波数の試験信号を、キャリア信号に加算しない状態で被試験回路６０に供給することにより、被試験回路６０の位相特性を算出する。同図において、試験信号入力部２０は、加算信号発生部２２の代わりに試験信号発生部３２を有する。キャリア信号発生部２４は、キャリア信号をクロック生成部６４に入力する。
【００６４】
クロック生成部６４は、キャリア信号発生部２４が出力するキャリア信号に同期するクロックを生成する。サンプリング位相調整部６６は、当該クロックに応じたサンプリング位相を設定する。
【００６５】
次に、試験信号発生部３２は、キャリア周波数と同一の周波数の試験信号を発生する。初期位相設定部２８は、被試験回路６０を介さずに当該試験信号をサンプリング回路６２に入力した場合にサンプリング回路６２におけるサンプリング結果が、予め定められた期待値パターンと一致するように、試験信号の位相を予め調整する。伝達特性測定装置１００は、被試験回路６０の機能をオン／オフ制御してもよく、試験信号の位相を予め調整する場合に、被試験回路６０の機能をオフしてよい。初期位相設定部２８は、調整した試験信号の位相とサンプリング位相との位相差を、基準位相として記憶してよい。
【００６６】
続いて、試験信号発生部３２は、被試験回路６０の実動作時に与えられるキャリア信号の周波数ｆ０とは異なる周波数ｆＴＥＳＴの試験信号を発生する。位相制御部３０は、試験信号の位相を、初期位相設定部２８が設定した値から順次変化させる。
【００６７】
伝達特性測定部４０は、被試験回路６０が出力する出力信号を、キャリア信号の周波数に応じてサンプリングした結果に基づいて、試験信号の周波数ｆＴＥＳＴにおける被試験回路６０の位相特性を測定する。具体的には、伝達特性測定部４０は、被試験回路６０に試験信号を入力した場合のサンプリング回路６２におけるサンプリング結果が、予め定められた期待値パターンと一致したときの、位相制御部３０が変化させた位相量に基づいて、被試験回路６０の位相特性を算出する。
【００６８】
図１１は、被試験回路６０が、試験信号の周波数ｆＴＥＳＴおよびキャリア信号の周波数ｆ０において、同一の位相特性を有する場合における、被試験回路６０の入力信号および出力信号を示す。被試験回路６０が出力する周波数ｆ０のキャリア信号の振幅が最大または最小となるサンプリング位相において、周波数ｆＴＥＳＴの試験信号の振幅も最大または最小となっている。その結果、サンプリング位相における期待値パターンは、「０、１、０、１、０、・・・」となる。つまり、サンプリング回路６２におけるサンプリング結果は、期待値パターンに一致する。
【００６９】
図１２は、試験信号の周波数ｆＴＥＳＴにおける位相特性φ（ｆＴＥＳＴ）およびキャリア信号の周波数ｆ０における位相特性φ（ｆ０）の位相差がφ０である場合の、被試験回路６０の入力信号および出力信号を示す。サンプリング回路６２に入力される試験信号の位相が、サンプリング位相に対してφ０だけ遅れていることにより、サンプリング結果が期待値パターンと一致しない場合が生じる。
【００７０】
そこで、伝達特性測定装置１００は、試験信号の位相を順次変化させ、図１１に示すように、ビット誤り判定部４２におけるビット誤り率が最小になる試験信号の位相を取得する。図１２の場合には、当該位相は、基準位相に対してφ０だけシフトした位相である。そこで、位相算出部４６は、ビット誤り率が最小になる試験信号の位相と基準位相との位相差φ０を、被試験回路６０のｆＴＥＳＴにおける位相特性として算出する。
【００７１】
試験信号入力部２０は、周波数ｆＴＥＳＴおよび周波数ｆ０の比が整数比になるべく、周波数ｆＴＥＳＴを選択してもよい。この場合、周波数ｆＴＥＳＴおよび周波数ｆ０の最大公約数を繰り返し周波数として、キャリア信号および加算信号の位相が同期する。位相算出部４６は、当該繰り返し周波数の周期ごとに期待値を算出した上で、当該期待値のパターンとサンプリング結果のパターンとの比較結果に基づいて、位相特性を算出してよい。
【００７２】
伝達特性測定装置１００は、サンプリング位相における試験信号の期待値を、被試験回路６０に入力するキャリア信号と加算信号との位相関係に基づいて算出することができる。そこで、伝達特性測定部４０は、サンプリング回路６２が出力するサンプリング結果が、当該期待値と一致する場合の試験信号の位相に基づいて、位相特性を算出してもよい。
【００７３】
図１３は、第５の実施形態に係る伝達特性測定装置１００の構成を示す。同図において、伝達特性測定装置１００は、サンプリング信号発生部６８を更に有する。半導体チップ２００は、切替部７０をさらに有する。また、サンプリング信号発生部６８は、半導体チップ２００に内蔵されても良く、半導体チップ２００が有するクロック生成部６４を代用してもよい。
【００７４】
半導体チップ２００は、通常動作をする場合と、伝達特性を測定する場合とで、切替部７０の接続を切り替えてよい。具体的には、通常動作をする場合には、被試験回路６０が出力する信号に基づいて、クロック生成部６４で生成したクロックをサンプリング位相調整部６６に入力してよい。これに対して、伝達特性を測定する場合には、半導体チップ２００は、サンプリング信号発生部６８が生成したクロックをサンプリング位相調整部６６に入力してよい。
【００７５】
図１４は、第６の実施形態に係る伝達特性測定装置１００の構成を示す。同図において、サンプリング信号発生部６８は、伝達特性の測定に用いるサンプリングクロックをサンプリング回路６２に入力する。伝達特性測定装置１００がサンプリングクロックを生成することにより、ゲイン特性および位相特性の測定において、半導体チップ２００がキャリア信号を用いてサンプリング位相を調整する必要がなくなる。
【００７６】
また、本実施形態に係る伝達特性測定装置１００においては、試験信号発生部３２が、キャリア信号と加算信号とを加算した試験信号を発生する。試験信号発生部３２は、デジタル信号処理機能を有してよく、プログラムに基づいて、振幅、位相、および、周波数が異なる試験信号を発生してよい。
【００７７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７８】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【００７９】
上記説明から明らかなように、本発明の実施形態によれば、イコライザ等の被試験回路が出力する信号波形を直接測定することなく、被試験回路の伝達測定を測定する伝達特性測定装置、伝達特性測定方法、および、電子デバイスを実現することができる。
【符号の説明】
【００８０】
２０・・・試験信号入力部、２２・・・加算信号発生部、２４・・・キャリア信号発生部、２６・・・加算部、２８・・・初期位相設定部、３０・・・位相制御部、３２・・・試験信号発生部、４０・・・伝達特性測定部、４２・・・判定部、４４・・・ゲイン算出部、４６・・・位相算出部、６０・・・被試験回路、６２・・・サンプリング回路、６４・・・クロック生成部、６６・・・サンプリング位相調整部、６８・・・サンプリング信号発生部、７０・・・切替部、１００・・・伝達特性測定装置、２００・・・半導体チップ
【特許請求の範囲】
【請求項１】
被試験回路の入出力間の伝達特性を測定する伝達特性測定装置であって、
予め定められた周波数のキャリア信号に前記予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、前記被試験回路に入力する試験信号入力部と、
前記被試験回路が出力する出力信号を測定した結果に基づいて、前記加算信号の周波数における前記被試験回路の伝達特性を測定する伝達特性測定部と
を備える伝達特性測定装置。
【請求項２】
前記被試験回路は、半導体チップに形成され、前記半導体チップに入力される信号を補正して出力し、
前記半導体チップには、前記被試験回路の前記出力信号を、前記キャリア信号の周波数でサンプリングするサンプリング回路が更に形成され、
前記試験信号入力部は、前記半導体チップに前記試験信号を入力し、
前記伝達特性測定部は、前記サンプリング回路におけるサンプリング結果に基づいて、前記加算信号の周波数における前記被試験回路の伝達特性を測定する
請求項１に記載の伝達特性測定装置。
【請求項３】
前記試験信号入力部は、前記加算信号の振幅を順次変化させ、
前記伝達特性測定部は、
前記サンプリング結果が期待値と一致するか否かを判定するビット誤り判定部と、
前記ビット誤り判定部における判定結果、および、前記加算信号の振幅に基づいて、前記被試験回路のゲイン特性を算出するゲイン算出部と
を有する請求項２に記載の伝達特性測定装置。
【請求項４】
前記試験信号入力部は、前記被試験回路に、前記試験信号のビットが予め定められた回数入力される毎に前記加算信号の振幅を増加させ、
前記ゲイン算出部は、前記ビット誤り判定部においてビット誤り率が予め定められた値となる前記加算信号の振幅に基づいて、前記被試験回路のゲイン特性を算出する
請求項３に記載の伝達特性測定装置。
【請求項５】
前記ゲイン算出部は、前記キャリア信号の振幅と、前記ビット誤り判定部においてビット誤りが生じ始める前記加算信号の振幅との比に基づいて、前記キャリア信号の周波数における前記被試験回路のゲイン特性を基準とした、前記加算信号の周波数における前記被試験回路のゲイン特性を算出する
請求項４に記載の伝達特性測定装置。
【請求項６】
前記試験信号入力部は、前記加算信号の周波数を順次変化させ、
前記伝達特性測定部は、前記加算信号のそれぞれの周波数における前記被試験回路の伝達特性を測定する
請求項２から５のいずれか一項に記載の伝達特性測定装置。
【請求項７】
前記試験信号入力部は、前記加算信号の位相を順次変化させ、
前記伝達特性測定部は、
前記サンプリング結果が期待値と一致するか否かを判定するビット誤り判定部と、
前記ビット誤り判定部における判定結果、および、前記加算信号の位相に基づいて、前記被試験回路の位相特性を算出する位相算出部と
を有する請求項２から５のいずれか一項に記載の伝達特性測定装置。
【請求項８】
前記試験信号入力部は、
前記被試験回路を介さずに前記試験信号を前記サンプリング回路に入力した場合に前記サンプリング回路におけるサンプリング結果においてビット誤りが生じるように、前記キャリア信号および前記加算信号の間の相対位相を予め調整する初期位相設定部と、
前記キャリア信号および前記加算信号の間の相対位相を、前記初期位相設定部が設定した値から順次変化させる位相制御部と、
を有し、
前記位相算出部は、前記被試験回路に前記試験信号を入力した場合の前記サンプリング回路におけるサンプリング結果にビット誤りが生じたときの、前記位相制御部が変化させた位相量に基づいて、前記被試験回路の位相特性を算出する
請求項７に記載の伝達特性測定装置。
【請求項９】
被試験回路の入出力間の伝達特性を測定する伝達特性測定装置であって、
前記被試験回路の実動作時に与えられるキャリア信号とは異なる周波数の試験信号を、前記被試験回路に入力する試験信号入力部と、
前記被試験回路が出力する出力信号を、前記キャリア信号の周波数に応じてサンプリングした結果に基づいて、前記試験信号の周波数における前記被試験回路の位相特性を測定する伝達特性測定部と
を備える伝達特性測定装置。
【請求項１０】
前記被試験回路は、半導体チップに形成され、前記半導体チップに入力される信号を補正して出力し、
前記半導体チップには、前記被試験回路の前記出力信号を、前記キャリア信号の周波数に応じてサンプリングするサンプリング回路が更に形成され、
前記試験信号入力部は、前記半導体チップに前記試験信号を入力し、
前記伝達特性測定部は、前記サンプリング回路におけるサンプリング結果に基づいて、前記試験信号の周波数における前記被試験回路の伝達特性を測定する
請求項９に記載の伝達特性測定装置。
【請求項１１】
前記試験信号入力部は、
前記被試験回路を介さずに前記試験信号を前記サンプリング回路に入力した場合に前記サンプリング回路におけるサンプリング結果が、予め定められた期待値パターンと一致するように、前記試験信号の位相を予め調整する初期位相設定部と、
前記試験信号の位相を、前記初期位相設定部が設定した値から順次変化させる位相制御部を有し、
前記伝達特性測定部は、前記被試験回路に前記試験信号を入力した場合の前記サンプリング回路におけるサンプリング結果が、予め定められた期待値パターンと一致したときの、前記位相制御部が変化させた位相量に基づいて、前記被試験回路の位相特性を算出する
請求項１０に記載の伝達特性測定装置。
【請求項１２】
被試験回路の入出力間の伝達特性を測定する伝達特性測定方法であって、
予め定められた周波数のキャリア信号に前記予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、前記被試験回路に入力する試験信号入力段階と、
前記被試験回路が出力する出力信号を測定した結果に基づいて、前記加算信号の周波数における前記被試験回路の伝達特性を測定する伝達特性測定段階と
を備える伝達特性測定方法。
【請求項１３】
動作回路と、前記動作回路の入出力間の伝達特性を測定する伝達特性測定回路とを備える電子デバイスであって、
前記伝達特性測定回路は、
予め定められた周波数のキャリア信号に前記予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、前記動作回路に入力する試験信号入力部と、
前記動作回路が出力する出力信号を測定した結果に基づいて、前記加算信号の周波数における前記動作回路の伝達特性を測定する伝達特性測定部と
を有する電子デバイス。
【請求項１】
被試験回路の入出力間の伝達特性を測定する伝達特性測定装置であって、
予め定められた周波数のキャリア信号に前記予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、前記被試験回路に入力する試験信号入力部と、
前記被試験回路が出力する出力信号を測定した結果に基づいて、前記加算信号の周波数における前記被試験回路の伝達特性を測定する伝達特性測定部と
を備える伝達特性測定装置。
【請求項２】
前記被試験回路は、半導体チップに形成され、前記半導体チップに入力される信号を補正して出力し、
前記半導体チップには、前記被試験回路の前記出力信号を、前記キャリア信号の周波数でサンプリングするサンプリング回路が更に形成され、
前記試験信号入力部は、前記半導体チップに前記試験信号を入力し、
前記伝達特性測定部は、前記サンプリング回路におけるサンプリング結果に基づいて、前記加算信号の周波数における前記被試験回路の伝達特性を測定する
請求項１に記載の伝達特性測定装置。
【請求項３】
前記試験信号入力部は、前記加算信号の振幅を順次変化させ、
前記伝達特性測定部は、
前記サンプリング結果が期待値と一致するか否かを判定するビット誤り判定部と、
前記ビット誤り判定部における判定結果、および、前記加算信号の振幅に基づいて、前記被試験回路のゲイン特性を算出するゲイン算出部と
を有する請求項２に記載の伝達特性測定装置。
【請求項４】
前記試験信号入力部は、前記被試験回路に、前記試験信号のビットが予め定められた回数入力される毎に前記加算信号の振幅を増加させ、
前記ゲイン算出部は、前記ビット誤り判定部においてビット誤り率が予め定められた値となる前記加算信号の振幅に基づいて、前記被試験回路のゲイン特性を算出する
請求項３に記載の伝達特性測定装置。
【請求項５】
前記ゲイン算出部は、前記キャリア信号の振幅と、前記ビット誤り判定部においてビット誤りが生じ始める前記加算信号の振幅との比に基づいて、前記キャリア信号の周波数における前記被試験回路のゲイン特性を基準とした、前記加算信号の周波数における前記被試験回路のゲイン特性を算出する
請求項４に記載の伝達特性測定装置。
【請求項６】
前記試験信号入力部は、前記加算信号の周波数を順次変化させ、
前記伝達特性測定部は、前記加算信号のそれぞれの周波数における前記被試験回路の伝達特性を測定する
請求項２から５のいずれか一項に記載の伝達特性測定装置。
【請求項７】
前記試験信号入力部は、前記加算信号の位相を順次変化させ、
前記伝達特性測定部は、
前記サンプリング結果が期待値と一致するか否かを判定するビット誤り判定部と、
前記ビット誤り判定部における判定結果、および、前記加算信号の位相に基づいて、前記被試験回路の位相特性を算出する位相算出部と
を有する請求項２から５のいずれか一項に記載の伝達特性測定装置。
【請求項８】
前記試験信号入力部は、
前記被試験回路を介さずに前記試験信号を前記サンプリング回路に入力した場合に前記サンプリング回路におけるサンプリング結果においてビット誤りが生じるように、前記キャリア信号および前記加算信号の間の相対位相を予め調整する初期位相設定部と、
前記キャリア信号および前記加算信号の間の相対位相を、前記初期位相設定部が設定した値から順次変化させる位相制御部と、
を有し、
前記位相算出部は、前記被試験回路に前記試験信号を入力した場合の前記サンプリング回路におけるサンプリング結果にビット誤りが生じたときの、前記位相制御部が変化させた位相量に基づいて、前記被試験回路の位相特性を算出する
請求項７に記載の伝達特性測定装置。
【請求項９】
被試験回路の入出力間の伝達特性を測定する伝達特性測定装置であって、
前記被試験回路の実動作時に与えられるキャリア信号とは異なる周波数の試験信号を、前記被試験回路に入力する試験信号入力部と、
前記被試験回路が出力する出力信号を、前記キャリア信号の周波数に応じてサンプリングした結果に基づいて、前記試験信号の周波数における前記被試験回路の位相特性を測定する伝達特性測定部と
を備える伝達特性測定装置。
【請求項１０】
前記被試験回路は、半導体チップに形成され、前記半導体チップに入力される信号を補正して出力し、
前記半導体チップには、前記被試験回路の前記出力信号を、前記キャリア信号の周波数に応じてサンプリングするサンプリング回路が更に形成され、
前記試験信号入力部は、前記半導体チップに前記試験信号を入力し、
前記伝達特性測定部は、前記サンプリング回路におけるサンプリング結果に基づいて、前記試験信号の周波数における前記被試験回路の伝達特性を測定する
請求項９に記載の伝達特性測定装置。
【請求項１１】
前記試験信号入力部は、
前記被試験回路を介さずに前記試験信号を前記サンプリング回路に入力した場合に前記サンプリング回路におけるサンプリング結果が、予め定められた期待値パターンと一致するように、前記試験信号の位相を予め調整する初期位相設定部と、
前記試験信号の位相を、前記初期位相設定部が設定した値から順次変化させる位相制御部を有し、
前記伝達特性測定部は、前記被試験回路に前記試験信号を入力した場合の前記サンプリング回路におけるサンプリング結果が、予め定められた期待値パターンと一致したときの、前記位相制御部が変化させた位相量に基づいて、前記被試験回路の位相特性を算出する
請求項１０に記載の伝達特性測定装置。
【請求項１２】
被試験回路の入出力間の伝達特性を測定する伝達特性測定方法であって、
予め定められた周波数のキャリア信号に前記予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、前記被試験回路に入力する試験信号入力段階と、
前記被試験回路が出力する出力信号を測定した結果に基づいて、前記加算信号の周波数における前記被試験回路の伝達特性を測定する伝達特性測定段階と
を備える伝達特性測定方法。
【請求項１３】
動作回路と、前記動作回路の入出力間の伝達特性を測定する伝達特性測定回路とを備える電子デバイスであって、
前記伝達特性測定回路は、
予め定められた周波数のキャリア信号に前記予め定められた周波数とは異なる周波数の加算信号を加算した試験信号を生成して、前記動作回路に入力する試験信号入力部と、
前記動作回路が出力する出力信号を測定した結果に基づいて、前記加算信号の周波数における前記動作回路の伝達特性を測定する伝達特性測定部と
を有する電子デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−２４６１０８（Ｐ２０１０−２４６１０８Ａ）
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願番号】特願２０１０−７５９２１（Ｐ２０１０−７５９２１）
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【Ｆターム（参考）】
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【Ｆターム（参考）】
[ Back to top ]