分波器及びラダー型フィルタ
【課題】 低損失化、高減衰量化および小型化の可能な分波器およびラダー型フィルタを提供すること。
【解決手段】 本発明は、アンテナ端子（Ａｎｔ）と、アンテナ端子と接続した第１のフィルタ（１０）および第２のフィルタ（２０）を有し、第１のフィルタ（１０）および第２のフィルタ（２０）の少なくとも一方は、並列共振器と複数の直列共振器を有し、複数の直列共振器のうち一部の直列共振器（Ｓ１）にはインダクタ（Ｌ１）が並列に接続し、最もアンテナ端子側の直列共振器（Ｓ１）はインダクタ（Ｌ１）が並列に接続したラダー型フィルタであることを特徴とする分波器およびラダー型フィルタである。
【解決手段】 本発明は、アンテナ端子（Ａｎｔ）と、アンテナ端子と接続した第１のフィルタ（１０）および第２のフィルタ（２０）を有し、第１のフィルタ（１０）および第２のフィルタ（２０）の少なくとも一方は、並列共振器と複数の直列共振器を有し、複数の直列共振器のうち一部の直列共振器（Ｓ１）にはインダクタ（Ｌ１）が並列に接続し、最もアンテナ端子側の直列共振器（Ｓ１）はインダクタ（Ｌ１）が並列に接続したラダー型フィルタであることを特徴とする分波器およびラダー型フィルタである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は分波器及びラダー型フィルタに関し、特に並列共振器に直列にまたは直列共振器に並列にインダクタが接続された分波器及びラダー型フィルタに関する。
【背景技術】
【０００２】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及している。例えば、携帯電話端末においては、８００ＭＨｚ〜１．０ＧＨｚ帯および１．５ＧＨｚ〜２．０ＧＨｚ帯といった高周波帯が使用されている。これら移動通信システム用の機器には、共振器を用いた高周波用フィルタや、高周波用フィルタを用いた分波器が用いられている。
【０００３】
これらに用いられる共振器は弾性表面波（ＳＡＷ：Surface Acoustic Resonator）共振器や圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Resonator）が用いられる。これら共振器の構成について説明する。図１（ａ）はＦＢＡＲの断面図である。基板５０（例えばシリコン基板）の空隙５８上に下部電極膜５２、圧電膜５４、上部電極膜５６が積層している。圧電膜５４は例えば窒化アルムニウムが用いられる。図１（ｂ）は異なるＦＢＡＲの断面図である。基板５０上に高音響インピーダンス層６２と低インピーダンス層６０を交互に積層した音響多層膜を形成し、その上に下部電極膜５２、圧電膜５４、上部電極膜５６が積層している。
【０００４】
図２はＳＡＷ共振器の上視図である。圧電基板７０上に入力端子Ｉｎと出力端子Ｏｕｔに接続されたすだれ電極（ＩＤＴ：Interdigital Transducer）とすだれ電極ＩＤＴの両側の反射器Ｒ０とが設けられる。ＩＤＴおよび反射器Ｒ０は例えばアルミニウム（Ａｌ）等の金属で形成される。なお、図中、反射器Ｒ０およびＩＤＴの電極指は実際より少なく記載している。
【０００５】
高周波フィルタとしては、例えば一端子共振器を直列と並列に接続したラダー型フィルタが用いられる。図３はラダー型フィルタの構成図を示した図である。入力端子Ｉｎと出力端子Ｏｕｔの間に、直列に直列共振器Ｓ１、Ｓ２、Ｓ３および並列に並列共振器Ｐ１、Ｐ２が接続される。図４および図５を用い、ラダー型フィルタの動作原理について説明する。ラダー型フィルタは直列共振器と並列共振器に分解することができる。図４（ａ）を参照に、直列共振器は、共振器Ｓ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方を入力端子Ｉｎ、他方を出力端子Ｏｕｔとしたものである。図４（ｂ）を参照に、並列共振器は、共振器Ｐ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方をグランド端子に接続し、他方を入力端子Ｉｎと出力端子Ｏｕｔの短絡線路に接続したものである。
【０００６】
図４（ｃ）は、直列共振器と並列共振器の入力端子Ｉｎから出力端子Ｏｕｔへの通過特性を示した図である。横軸は周波数、縦軸は通過量である。直列共振器の通過特性は実線、並列共振器の通過特性は破線で示す。直列共振器の通過特性は、１つの共振点（共振周波数）ｆｒｓと１つの反共振点（反共振周波数）ｆａｓとを有し、共振点ｆｒｓで通過量は最大となり、反共振点ｆａｓで通過量は最小となる。一方、並列共振器の通過特性は、同様に、１つの共振点ｆｒｐと１つの反共振点ｆａｐとを有するが、共振点ｆｒｐで通過量は最小となり、反共振点ｆａｐで通過量は最大となる。
【０００７】
図５（ａ）は１段構成のラダー型フィルタの構成図である。図５（ａ）を参照に、直列共振器Ｓ２２が入力端子Ｉｎと出力端子Ｏｕｔに直列に接続され、並列共振器Ｐ２２が出力端子Ｏｕｔとグランド間に接続される。このとき、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐは概一致するように設計する。図５（ｂ）は１段構成のラダー型フィルタの入力端子Ｉｎから出力端子Ｏｕｔへの通過特性である。横軸は周波数、縦軸は通過量を示す。図５（ａ）の構成により、直列共振器Ｓ２２と並列共振器Ｐ２２の通過特性が合成され，図５（ｂ）の通過特性が得られる。通過量は、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐ付近が最大となり、直列共振器の反共振点ｆａｓおよび並列共振器の共振点ｆｒｐが極小となる。そして、並列共振器の共振点ｆｒｐから直列共振器の反共振点ｆａｓの周波数帯域が通過帯域となり、並列共振器の共振点ｆｒｐ以下および直列共振器の反共振点ｆａｓ以上の周波数帯域が減衰域となる。このように、ラダー型フィルタはバンドパスフィルタとして機能する。
【０００８】
このような、共振器を用いたフィルタを使用し分波器が提供されている。分波器は２つのバンドパスフィルタを用い、送信用フィルタを送信端子とアンテナ端子の間、受信用フィルタを受信端子とアンテナ端子の間に配置する。アンテナ端子と送信用フィルタまたはアンテナ端子と受信用フィルタの間に整合回路（例えば移相器）を設ける。そして、分波器は送信端子から入力した送信信号をアンテナ端子から出力し、アンテナ端子から入力した受信信号を受信端子から出力する機能を有する。
【０００９】
整合回路の機能を、例えばアンテナ端子と受信用フィルタとの間に整合回路を設けた場合について説明する。整合回路は、送信信号の周波数帯において、アンテナ端子から見た受信用フィルタのインピーダンスがなるべく大きくなるようにするために使用される。これにより，送信端子から入力した送信信号の電力が受信用フィルタに侵入することを抑制することができる。
【００１０】
分波器は、例えば送信用フィルタにおいては、送信信号が送信端子からアンテナ端子に通過する際の挿入損失の低減、受信用フィルタの通過帯域での減衰量の確保が求められている。受信用フィルタにおいても同様である。高性能な分波器を実現するために、ラダー型フィルタが用いられる。ラダー型フィルタは、比較的低損失で広帯域化でき、通過帯域近傍において高減衰量を得やすく、高耐電力性を有するためである。しかしながら、分波器に要求される性能はますます厳しくなってきている。さらなる低損失化、高減衰量の要求を満たすべく、以下の技術が開示されている。
【００１１】
図６（ａ）に特許文献１の図１２に開示された従来技術１に係るフィルタの構成を示す。直列共振器Ｓ１ないしＳ３並びに並列共振器Ｐ１およびＰ２を有するラダー型フィルタにおいて、出力端子Ｏｕｔ側の直列共振器Ｓ３に並列にインダクタＬ３が接続される。これにより、高周波数側の帯域外減衰量を大きくすることができる。
【００１２】
また、図６（ｂ）は特許文献２の図３に開示された従来技術２に係るフィルタの構成を示す。直列共振器Ｓ１、Ｓ２および並列共振器Ｐ１を有するラダー型フィルタにおいて、直列共振器Ｓ１、Ｓ２に並列にそれぞれインダクタＬ１、Ｌ２が接続される。また、並列共振器Ｐ１とグランド間にインダクタＬＰ１が接続される。そして、インダクタＬ１およびＬ２のインダクタンスに応じ共振点、反共振点を調整することができる。
【００１３】
また、図７は特許文献３の図１に開示された従来技術３に係る分波器の構成を示す。分波器はアンテナ端子Ａｎｔと送信端子Ｔｘとの間に、直列共振器Ｓ１ないしＳ３並びに並列共振器Ｐ１およびＰ２を有する送信用フィルタ１０ｂ（ラダー型フィルタ）を有する。また、アンテナ端子Ａｎｔと受信端子Ｒｘとの間に、直列共振器Ｓ１´ないしＳ３´並びに並列共振器Ｐ１´およびＰ２´を有する受信用フィルタ２０ｂ（ラダー型フィルタ）を有する。さらに、送信用フィルタ１０ｂおよび受信用フィルタ２０ｂとアンテナ端子Ａｎｔとの間に、キャパシタＣ０１とインダクタＬ０１を有する整合回路３０を有する。そして、送信用フィルタ１０ｂの送信端子Ｔｘ側の直列共振器Ｓ３にインダクタＬ３が、受信用フィルタ２０ｂの真中の直列共振器Ｓ２´にインダクタＬ２´がそれぞれ並列に付加されている。このように、従来技術３は送信用フィルタ１０または受信用フィルタ２０ｂのアンテナ側の共振器とは異なる共振器にインダクタを並列に付加している。これにより、良好な損失および帯域外減衰量を確保している。
【００１４】
特許文献４の図２開示された従来技術４に係るラダー型フィルタについて説明する。特許文献４の図２を参照に、並列共振器５には第１インダクタＬ１が直列に接続され、直列共振器７には第２インダクタＬ２が並列に接続されている。第１インダクタＬ１が並列共振器７に直列に接続されたことにより低域側にシフトした並列共振器５の共振点と、第２インダクタＬ２が直列共振器７に並列に接続されたことにより直列共振子７の共振点よりも低域側に発生する反共振点とが互いに略一致するように設計されている。これにより，通過帯域に対する，特に低域側阻止帯域の減衰量を大きくしている。
【００１５】
特許文献５の図６に開示された従来技術５に係るラダー型フィルタについて説明する。特許文献５の図６において、直列共振器に直列にインダクタが接続され、前記直列共振器に並列にインダクタが接続されている。２つの並列共振器がグランド側で共通接続された後にグランドとの間にインダクタ（有極用Ｌ）が直列に接続されている。これにより、通過帯域近傍の減衰極の周波数を調整している。
【００１６】
特許文献６の図２に開示された従来技術６に係る分波器について説明する。特許文献６の図２において、共通端子Ａｎｔとグランドとの間に整合用インダクタＬｐを接続した分波器が開示されている。
【特許文献１】特開平０９−１６７９３７号公報
【特許文献２】特開２００４−１３５３２２号公報
【特許文献３】特開２００３−３３２８８５号公報
【特許文献４】特開２００４−１７３２４５号公報
【特許文献５】特開２００２−２２３１４７号公報
【特許文献６】特開平１０−３１３２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
従来技術１においては、フィルタを用い分波器を構成した場合の分波器としての特性については考慮されておらず、分波器の特性を向上させる具体的な対策も示されていない。従来技術２においては、すべての直列共振器に並列にインダクタが付加され、かつすべての並列共振器とグランド間にインダクタが付加されている。この構成では、分波器を構成した場合、相手帯域（例えば送信用フィルタに対する受信帯域）の減衰量を大きくできる。しかし、広帯域の減衰量は大きく悪化してしまう。従来技術３においては、直列共振器に並列に付加したインダクタにより、各フィルタ１０、２０の相手帯域の減衰量を大きくすることができる。しかし、送信用フィルタ１０または受信用フィルタ２０のアンテナ端子Ａｎｔ側に整合回路３０が必要となる。この従来技術では、インダクタＬ０１とキャパシタＣ０１の２つの素子を用いており、実装面積の縮小すなわち小型化が難しい。
【００１８】
急速に市場が拡大しつつあるＷ-ＣＤＭＡ（Wideband Code Division Multiple Access）／ＵＭＴＳ（Universal Mobile Telecommunications System）方式では，従来の分波器以上に，低損失，高アイソレーション，そして送信帯域と受信帯域はもちろん広帯域に渡って高減衰である分波器が求められている。また，この方式では，送信帯域が１９２０〜１９８０ＭＨｚ、受信帯域が２１１０〜２１７０ＭＨｚであり、送信帯域と受信帯域との間隔が１３０ＭＨｚと広いことも特徴である。例えば、ＰＣＳ方式（送信帯域：１８５０〜１９１０ＭＨｚ、受信帯域：１９３０〜１９９０ＭＨｚ）やＣｅｌｌｕｌａｒ方式（送信帯域：８２４〜８４９ＭＨｚ、受信帯域：８６９〜８９４ＭＨｚ）では，送信帯域と受信帯域との間隔は２０ＭＨｚと狭い。
【００１９】
しかしながら、従来のラダー型フィルタの場合、前述したように並列共振器の共振の減衰極、あるいは、直列共振器の反共振の減衰極を利用して通過帯域近傍の減衰量は得やすいが、Ｗ−ＣＤＭＡ／ＵＭＴＳ方式のように，通過帯域から大きく離れた周波数帯域（送信用フィルタの受信帯域，受信用フィルタの送信帯域）の減衰量を大きく取るのは難しかった。
【００２０】
以下に従来技術に対する課題について説明する。従来技術１、３においては、直列共振器にインダクタが並列に接続されている。しかし、並列共振器にはインダクタが付加されておらず、並列共振器の共振の減衰極は通過帯域近傍にあるので、通過帯域から大きく離れた周波数帯域の減衰量は十分確保することができない。
【００２１】
従来技術２、４はともに，直列共振器に並列にインダクタが接続され、並列共振器に直列にインダクタが接続された回路構成になっている。しかしながら，特許文献２の図３や特許文献４の図２２および２３に示されるように、１個の並列共振器に対して直列にインダクタを接続した回路における共振の減衰極を、通過帯域から大きく離れた周波数帯域にもってくるためには、比較的大きな値のインダクタが必要となってしまう。このため，例えば，小型化のため、このインダクタをパッケージ内の配線パターンにより形成しようとした場合困難になる。また、特許文献４の図２３に示されるように、並列共振器に対して直列にインダクタを接続した回路が２つとなる場合は、小型化が更に難しいだけでなく、２つのインダクタ間の電磁結合による特性劣化の問題が生じやすい。
【００２２】
従来技術５においては、特許文献５の図１に示されるように，２つの並列共振器のグランド側を共通化した後，有極用インダクタが直列に接続されており、前記インダクタの値を比較的小さくできるメリットがある。しかしながら，特許文献４の明細書段落番号００８１から００９１で述べられているように、従来技術５においては，有極用インダクタの接続により生じる減衰極と直列共振器に並列にインダクタとキャパシタが接続されて生じる反共振の減衰極は大きくずれているため、特許文献５の図１０あるいは図１１に示されるように、有極用インダクタを接続しただけの特性（ケースＮｏ．１）と直列共振器に並列にインダクタとキャパシタを接続した特性（ケースＮｏ．２，３）とを比較しても，通過帯域の低周波側、高周波側ともに大きな減衰量の改善はしていない。
【００２３】
なお，従来技術１、２、５においては，２つのフィルタを組合せ分波器を構成した場合の分波器としての特性については考慮されておらず、分波器の特性を向上させる具体的な対策も示されていない。さらに，特許文献２の図３および特許文献４の図２２、２３および特許文献５の図１、６に示される回路では，すべての直列共振器に並列にインダクタが接続され，かつすべての並列共振器とグランド間にインダクタが接続されている。この構成では，阻止帯域の減衰量は大きくできるものの，広帯域の減衰量は大きく悪化してしまう。
【００２４】
本発明は、上記課題に鑑み、低損失化、高減衰量化および小型化の可能な分波器およびラダー型フィルタを提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明は、アンテナ端子と、該アンテナ端子と接続した第１のフィルタおよび第２のフィルタと、を具備し、前記第１のフィルタおよび前記第２のフィルタの少なくとも一方は、並列共振器と複数の直列共振器を有し、前記複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子側の前記直列共振器はインダクタが並列に接続したラダー型フィルタであることを特徴とする分波器である。本発明によれば、整合回路が不要となり分波器を小型化することができる、さらに、前記ラダー型フィルタによりフィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【００２６】
本発明は、前記ラダー型フィルタの前記並列共振器とグランドとの間にインダクタが直列に接続されることを特徴とする分波器とすることができる。本発明によれば、前記ラダー型フィルタの自フィルタの相手帯域での減衰量を一層大きくすることができる。
【００２７】
本発明は、前記並列共振器とグランドとの間に直列に接続された前記インダクタは、複数の前記並列共振器に接続されることを特徴とする分波器とすることができる。本発明によれば、実装面積を小さくし、分波器の一層の小型化が可能となる。
【００２８】
本発明は、前記第１フィルタおよび前記第２のフィルタはともに前記ラダー型フィルタであることを特徴とする分波器とすることができる。本発明によれば、第１のフィルタ及び第２のフィルタともフィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【００２９】
本発明は、前記ラダー型フィルタの少なくとも一つは最もアンテナ端子側の前記直列共振器に加えその他の直列共振器の一部にもインダクタが並列に接続されていることを特徴とする分波器とすることができる。本発明によれば、自フィルタの相手帯域の減衰量を一層大きくすることができる。
【００３０】
本発明は、前記ラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、前記最もアンテナ端子側の直列共振器の容量値をＣ１、前記ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、０．３＜Ｃ１／Ｃ２＜１であることを特徴とする分波器とすることができる。本発明によれば、ラダー型フィルタの自フィルタの相手帯域でのインピーダンスを大きくすることができるため、相手フィルタと組み合わせて分波器構造とした時のフィルタ単体からの損失劣化を小さくすることができる。
【００３１】
本発明は、前記直列共振器および前記並列共振器は、圧電薄膜共振器および弾性表面波共振器のいずれか一方であることを特徴とする分波器とすることができる。
【００３２】
本発明は、並列共振器と複数の直列共振器を有し、前記複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子に接続する端子側の前記直列共振器はインダクタが並列に接続し、前記並列共振器とグランドとの間にインダクタが直列に接続したラダー型フィルタとすることができる。本発明によれば、本ラダー型フィルタを分波器に用いることにより、整合回路が不要となり分波器を小型化することができ、さらに、前記ラダー型フィルタによりフィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【００３３】
本発明は、複数の直列共振器および複数の並列共振器と、前記複数の直列共振器のうち一部の直列共振器に並列に接続された第１インダクタと、前記複数の並列共振器のうちグランド側が共通に接続された２つ以上の並列共振器の前記グランド側とグランドとの間に直列に接続された第２インダクタと、を具備することを特徴とするラダー型フィルタである。本発明によれば、第１インダクタと第２インダクタとを設けることにより低損失で阻止帯域の減衰量を大きくすることができる。また、第２インダクタが２つ以上の並列共振器に共通に接続されているため、阻止帯域に減衰極を形成するためのインダクタの所望値が小さくなり、小型化、低コスト化が容易となる。さらに、第１インダクタが複数の直列共振器の一部に接続されているため広帯域における減衰量の悪化を抑制することができる。
【００３４】
本発明は、前記２つ以上の並列共振器は前記複数の並列共振器の全てであることを特徴とするラダー型フィルタとすることができる。本発明によれば、第２インダクタが全ての並列共振器に共通に接続されているため、阻止帯域に減衰極を形成するためのインダクタの所望値がさらに小さくなり、小型化、低コスト化がより容易となる。
【００３５】
本発明は、前記一部の直列共振器に前記第１インダクタが並列に接続されることにより前記一部の直列共振器の共振点よりも低周波側に生じる反共振の減衰極と、前記ラダー型フィルタにおいて前記２つ以上の並列共振器が前記グランド側で共通接続された後に前記グランドとの間に前記第２インダクタが直列に接続されることにより通過帯域よりも低周波側に生じる減衰極とが略一致していることを特徴とするラダー型フィルタとすることができる。本発明によれば、通過帯域の低周波側の阻止帯域の減衰量を一層大きくすることができる。
【００３６】
本発明は、前記一部の直列共振器に前記第１インダクタが並列に接続されることにより高周波側にシフトした前記一部の直列共振器の反共振の減衰極と、前記ラダー型フィルタにおいて前記２つ以上の並列共振器が前記グランド側で共通接続された後に前記グランドとの間に前記第２インダクタが直列に接続されることにより通過帯域よりも高周波側に生じる減衰極とが略一致していることを特徴とするラダー型フィルタとすることができる。本発明によれば、通過帯域の高周波側の阻止帯域の減衰量を一層大きくすることができる。
【００３７】
本発明は、前記複数の直列共振器のうち前記第１インダクタが並列に接続されない直列共振器が２つ以上あることを特徴とするラダー型フィルタとすることができる。本発明によれば、広帯域における減衰量の悪化を一層抑制することができる。
【００３８】
本発明は、前記複数の直列共振器および前記複数の並列共振器の少なくとも１つは、複数の共振器に分割され互いに直列接続または並列接続されていることを特徴とするラダー型フィルタとすることができる。本発明によれば、耐電力性の向上、相互変調歪等の線形性の向上を図ることができる。
【００３９】
本発明は、前記複数の直列共振器および前記複数の並列共振器は圧電薄膜共振器、弾性表面波共振器および境界波共振器のいずれかであることを特徴とするラダー型フィルタとすることができる。本発明によれば、高Ｑ、小型および低コストな共振器を用いることにより高性能、小型かつ低コストなフィルタを提供することができる。
【００４０】
本発明は、前記第１インダクタは、集積型受動素子のインダクタおよびチップインダクタのいずれかであることを特徴とするラダー型フィルタとすることができる。本発明によれば、集積型受動素子を用いることにより高性能かつ小型化可能なフィルタを提供することができる。また、チップインダクタを用いることにより高性能かつ低コストなフィルタを提供することができる。
【００４１】
本発明は、前記複数の直列共振器および前記複数の並列共振器が形成されたチップを実装する実装部を具備し、前記第２インダクタは、前記実装部に形成された線路パターンであることを特徴とするラダー型フィルタとすることができる。本発明によれば、小型で低コストなフィルタを提供することができる。
【００４２】
本発明は、共通端子と接続した２つのフィルタを具備し、前記２つのフィルタのうち少なくとも一方は上記ラダー型フィルタであることを特徴とする分波器である。本発明によれば、上記ラダー型フィルタを用いたフィルタにおいて、低損失で阻止帯域の減衰量を大きくし、広帯域における減衰量の悪化を抑制し、かつ小型化、低コスト化することができる。
【００４３】
本発明は、前記２つのフィルタのうち高周波側のフィルタは請求項１１に記載のラダー型フィルタであることを特徴とする分波器とすることができる。本発明によれば、高周波側のフィルタの通過帯域の低周波側に位置するもう１つのフィルタの通過帯域の減衰量を大きくすることができる。
【００４４】
本発明は、前記高周波側のフィルタは受信用フィルタであることを特徴とする分波器とすることができる。
【００４５】
本発明は、前記２つのフィルタのうち低周波側のフィルタは請求項１２記載のラダー型フィルタであることを特徴とする分波器とすることができる。本発明によれば、低周波側のフィルタの通過帯域の高周波側に位置するもう１つのフィルタの通過帯域の減衰量を大きくすることができる。
【００４６】
本発明は、前記低周波側のフィルタは送信用フィルタであることを特徴とする分波器とすることができる。
【００４７】
本発明は、前記ラダー型フィルタの最も前記共通端子側の共振器は直列共振器であり、前記直列共振器に並列に第１インダクタが接続されていることを特徴とする分波器とすることができる。本発明によれば、整合回路が不要とすることもでき、分波器を小型化することができる。
【００４８】
本発明は、前記２つのフィルタはいずれも前記ラダー型フィルタであり、前記ラダー型フィルタはともに、最も前記共通端子側の共振器は直列共振器であり、前記直列共振器に並列に第１インダクタが接続されていることを特徴とする分波器とすることができる。本発明によれば、２つのフィルタにおいて、低損失で阻止帯域の減衰量を大きくし、広帯域における減衰量の悪化を抑制し、かつ小型化、低コスト化することができる。また、整合回路が不要とすることもでき、分波器を小型化することができる。
【００４９】
本発明は、前記共通端子と前記２つのフィルタの少なくとも一方との間にハイパスフィルタとして機能する整合回路を具備することを特徴とする分波器とすることができる。本発明によれば、低周波側の広帯域の減衰量を大きくすることができる。
【００５０】
本発明は、前記整合回路は、前記共通端子とグランドとの間に接続された第３インダクタであることを特徴とする分波器とすることができる。本発明によれば、整合回路が１つのインダクタで構成できるため、低損失、小型化、低コスト化が可能となる。
【００５１】
本発明は、前記共通端子と前記２つのフィルタの少なくとも一方との間にローパスフィルタとして機能する整合回路を具備することを特徴とする分波器とすることができる。本発明によれば、高調波の減衰量を大きくすることができる。
【００５２】
本発明は、前記整合回路が、Ｃ−Ｌ回路、Ｌ−Ｃ回路およびπ型のＣ−Ｌ−Ｃ回路のいずれかであることを特徴とする分波器とすることができる。本発明によれば、整合回路を部品数が少なく構成できるため、低損失、小型化、低コスト化が可能となる。
【００５３】
本発明は、前記整合回路が、前記共通端子側のキャパシタの容量値を他方のキャパシタの容量値より大きくしたπ型Ｃ−Ｌ−Ｃ回路であることを特徴とする分波器とすることができる。本発明によれば、整合を容易にとることができるため、一層低損失で高調波の減衰量を一層大きくすることができる。
【００５４】
本発明は、前記整合回路は、集積型受動素子およびチップ素子の少なくとも一方からなることを特徴とする分波器とすることができる。本発明によれば、集積型受動素子を用いることにより高性能かつ小型化可能な分波器を提供することができる。また、チップ素子を用いることにより高性能かつ低コストな分波器を提供することができる。
【００５５】
本発明は、前記２つのフィルタのうち一方である送信用フィルタは前記ラダー型フィルタであり、前記２つのフィルタのうち他方である受信用フィルタはダブルモード型フィルタを含むことを特徴とする分波器とすることができる。本発明によれば、受信用フィルタにおいて、広帯域に渡り減衰量を大きく確保することができる。
【００５６】
本発明は、前記ダブルモード型フィルタは不平衡型ダブルモード型フィルタおよび平衡型ダブルモード型フィルタのいずれかであることを特徴とする分波器とすることができる。
【００５７】
本発明は、前記共通端子と前記ダブルモード型フィルタとの間に、直列に接続された共振器と、前記共振器に並列に接続されたインダクタと、を具備することを特徴とする分波器とすることができる。
【００５８】
本発明は、請求項２３記載の分波器において、前記共通端子とグランドとの間に接続された第３インダクタを具備し、前記ラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、前記最も共通端子側の直列共振器の容量値をＣ１、前記ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、０．３＜Ｃ１／Ｃ２＜１であることを特徴とする分波器とすることができる。本発明によれば、共通端子側から見たインピーダンスの整合をとりやすくすることができる。
【００５９】
本発明は、少なくとも一方は直列共振器と並列共振器とを有するラダー型フィルタであり共通端子と接続された送信用フィルタおよび受信用フィルタと、前記ラダー型フィルタの前記並列共振器とグランドとの間に接続された第２インダクタと、前記ラダー型フィルタの前記直列共振器および前記並列共振器が形成されたチップを実装する実装部と、前記実装部に設けられ前記受信用フィルタと受信端子とを接続する受信線路と、前記実装部に設けられ前記送信用フィルタと送信端子とを接続する送信線路と、前記実装部に設けられ前記共通端子と前記受信用フィルタおよび前記送信用フィルタとを接続する共通線路と、前記実装部に設けられ前記第２インダクタを構成するインダクタ線路と、を具備し、前記インダクタ線路は対応する前記受信線路および前記送信線路の一方と、前記共通線路との間に設けられていることを特徴とする分波器である。本発明によれば、受信線路または送信線路と共通線路との電磁結合および橋絡容量を低減させることができる。よって、阻止帯域の減衰量を大きくすることができる。
【００６０】
本発明は、前記インダクタ線路は、前記対応する前記受信線路または前記送信線路の一方と前記受信線路および前記送信線路の他方との間に設けられていることを特徴とする分波器とすることができる。本発明によれば、送信線路と受信線路との間の電磁結合または橋絡容量を低減でき、対応するフィルタの相手帯域での減衰量を大きくすることができる。
【００６１】
本発明は、前記実装部は、複数の積層を有し、前記インダクタ線路は、前記複数の積層に設けられていることを特徴とする分波器とすることができる。本発明によれば、受信線路または送信線路と共通線路との電磁結合および橋絡容量を一層低減させることができる。
【００６２】
本発明は、前記インダクタ線路は、前記実装部に形成されグランドを接続するための複数のグランド端子に接続されていることを特徴とする分波器とすることができる。受信線路または送信線路と共通線路との電磁結合および橋絡容量を一層低減させることができる。
【００６３】
本発明は、前記直列共振器は複数の直列共振器であり、前記複数の直列共振器のうち一部の直列共振器に並列に第１インダクタが接続されていることを特徴とする分波器とすることができる。
【発明の効果】
【００６４】
本発明によれば、低損失化、高減衰量化および小型化の可能な分波器およびラダー型フィルタを提供することができる。
【発明を実施するための最良の形態】
【００６５】
以下、図面を参照に本発明の実施例について説明する。
【実施例１】
【００６６】
実施例１は、送信帯域が１９２０〜１９８０ＭＨｚであり受信帯域が２１１０〜２１７０ＭＨｚである分波器の例である。図８（ａ）は実施例１に係る分波器の回路構成図である。この分波器は、アンテナ端子Ａｎｔと送信端子Ｔｘとの間に送信用フィルタ１０(第１のフィルタ)が接続されている。同様にアンテナ端子Ａｎｔと受信用端子Ｒｘとの間に受信用フィルタ２０(第２のフィルタ)が接続されている。
【００６７】
図９は送信用フィルタ１０の回路構成を示す図である。図９を参照に、送信用フィルタ１０は複数の直列共振器Ｓ１ないしＳ４並びに並列共振器Ｐ１およびＰ２を有するラダー型フィルタである。そして、最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１に並列にインダクタＬ１が接続している。また、並列共振器Ｐ１、Ｐ２とグランドとの間にはインダクタＬＰ１が接続する。ここで、直列共振器Ｓ１ないしＳ４の容量値は各々２．８３ｐＦ、並列共振器Ｐ１およびＰ２の容量値は各々１．４１ｐＦ、インダクタＬ１およびＬＰ１のインダクタンスはそれぞれ３．０ｎＨおよび１．５５ｎＨとした。直列共振器Ｓ１とインダクタＬ１による減衰極および並列共振器Ｐ１およびＰ２による減衰極をともに受信帯域（２１１０〜２１７０ＭＨｚ）近傍に得られるようにインダクタンスを決めた。
【００６８】
図１０（ａ）は実施例１に係るフィルタのアンテナ端子Ａｎｔ側から入力したときの反射特性Ｓ１１、図１０（ｂ）は送信端子Ｔｘから入力したときの反射特性Ｓ２２を示す図である。図１０（ａ）を参照に、受信帯域（２１１０〜２１７０ＭＨｚ）におけるアンテナ端子Ａｎｔからみたインピーダンスは非常に大きい。一方、受信帯域における送信端子Ｔｘからみたインピーダンスは小さい。
【００６９】
図８（ａ）を参照に受信用フィルタ２０も送信用フィルタ１０と同様の回路構成を有するラダー型フィルタである。そして、アンテナ端子Ａｎｔ側の直列共振器Ｓ１´にインダクタＬ１´が接続し、並列共振器Ｐ１´およびＰ２´とグランドとの間にインダクタＬＰ１´が接続する。直列共振器Ｓ１´ないしＳ４´の容量値は各々２．０７ｐＦ、並列共振器Ｐ１´およびＰ２´の容量値は各々１．８７ｐＦ、インダクタＬ１´およびＬＰ１´のインダクタンスはそれぞれ２．３ｎＨおよび０．５５ｎＨとした。これらのインダクタンスは送信帯域（１９２０〜１９８０ＭＨｚ）近傍に減衰極が得られるように決めた。そして、受信用フィルタ２０の送信帯域におけるアンテナ端子Ａｎｔからみたインピーダンスは非常に大きい。一方、送信帯域における受信端子Ｒｘからみたインピーダンスは低い。
【００７０】
図８（ｂ）は比較例１に係る分波器の回路構成図である。比較例１に係る分波器は実施例１に係る分波器の送信用フィルタ１０が逆に接続している。つまり、インダクタＬ１´が並列に接続した直列共振器Ｓ１´が送信端子Ｔｘ側に接続している。その他の構成は実施例１に係る分波器と同じであり説明を省略する。
【００７１】
実施例１および比較例１に係る分波器の通過特性を評価した。図１１（ａ）は送信帯域での送信用フィルタ１０の通過特性を示した図であり、横軸は周波数であり縦軸は減衰量である。単体フィルタは送信用フィルタ１０単体での通過特性を示す。図１１（ｂ）は受信帯域での受信用フィルタ２０の通過特性を示した図である。単体フィルタは受信用フィルタ２０単体での通過特性を示す。
【００７２】
図１１（ａ）を参照に、実施例１および比較例１に係る分波器の送信用フィルタ１０は送信用フィルタ１０単体に比べ挿入損失が約０．４ｄＢ大きいものの、実施例１と比較例１では、ほとんど同じ挿入損失である。一方、図１１（ｂ）を参照に、実施例１に係る分波器の受信用フィルタ２０は受信用フィルタ２０単体に比べ挿入損失が約０．４ｄＢ大きく、比較例１に係る分波器の受信用フィルタ２０の挿入損失はさらに約０．８ｄＢ大きい。比較例１で受信用フィルタ２０の挿入損失が大きい原因は、送信用フィルタ１０のアンテナ端子Ａｎｔ側からの反射特性のインピーダンスが図１０（ｂ）のように低いため、アンテナ端子Ａｎｔから入力した信号の一部が送信用フィルタ１０に漏れてしまうためである。一方、実施例１では、送信用フィルタ１０のアンテナ端子Ａｎｔ側からの反射特性のインピーダンスが図１０（ａ）のように非常に大きいため、アンテナ端子Ａｎｔから入力した信号の一部の送信用フィルタ１０への漏洩を抑制できる。よって、受信用フィルタ２０の挿入損失を低減することができる。
【００７３】
実施例１に係る分波器は、送信用フィルタ１０(第１のフィルタ)および受信用フィルタ２０（第２のフィルタ）は複数の直列共振器Ｓ１ないしＳ４のうち一部の直列共振器Ｓ１にはインダクタＬ１が並列に接続し、最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１にインダクタＬ１が並列に接続している。このように、送信用フィルタ１０において、直列共振器Ｓ１に並列にインダクタＬ１を接続することで、受信用フィルタの受信帯域（相手フィルタの相手帯域）での挿入損失を小さくすることができる。これにより、整合回路が不要となり、実装面積を縮小し分波器を小型化することができる。また、送信用フィルタ１０において、直列共振器Ｓ１とインダクタＬ１とによる減衰極（反共振点）を受信帯域としているため、送信用フィルタ１０の受信帯域（自フィルタの相手帯域）での減衰量を大きくすることができる。さらに、送信用フィルタ１０において、直列共振器Ｓ１ないしＳ４の一部の共振器にインダクタを並列に接続することにより、従来技術２のように全部の直列共振器にインダクタを付加するのに比べ、送信、受信帯域より低周波数側での減衰量を大きくすることができる。受信用フィルタ２０においても同様である。実施例１のように、送信帯域と受信帯域が隣接する場合、送信用フィルタの通過帯域と受信用フィルタの通過帯域が隣接し、各々のフィルタの通過帯域の裾野が一部重なっている。よって、自フィルタの相手帯域での減衰量を大きくすることは重要である。
【００７４】
また、実施例１に係る分波器は、送信用フィルタ１０(第１のフィルタ)および受信用フィルタ２０（第２のフィルタ）の並列共振器Ｐ１およびＰ２とグランドとの間にインダクタＬＰ１が直列に接続されている。そして、並列共振器Ｐ１およびＰ２とインダクタＬＰ１による減衰極を受信帯域とする。これにより、自フィルタの相手帯域での減衰量を一層大きくすることができる。
【００７５】
さらに、並列共振器Ｐ１およびＰ２に直列に接続されたインダクタＬＰ１は、複数の並列共振器Ｐ１およびＰ２に接続される。このように、並列共振器とグランドとの間に設けられたインダクタをまとめることにより、受信（送信）帯域に減衰極を設けるためのインダクタンスの値を小さくできる。これにより、実装面積を小さくし、分波器の一層の小型化が可能となる。
【実施例２】
【００７６】
実施例２は、実施例１より挿入損失を改善するため、送信用フィルタ１０および受信用フィルタ２０の最もアンテナ端子Ａｎｔ側の直列共振器の容量値を他の直列共振器に比べ小さくした例である。実施例１に係る分波器と同様の構成の分波器において、直列共振器の好ましい関係について検討した。
【００７７】
まず、ラダー型フィルタの直列共振器の容量値の定義について説明する。図１２は直列共振器Ｓと並列共振器Ｐを１個ずつ配置したラダー型フィルタの基本区間である。図１３（ａ）に示したラダー型フィルタＦ１はアンテナ端子Ａｎｔと送信（受信）端子Ｔｘ／Ｒｘとの間に図１２の基本区間を４つ配置し、各区間同士のイメージインピーダンスが合うようにミラー接続される。各基本区間は図１３（ａ）の破線で示す。アンテナ端子Ａｎｔ側および送信（受信）端子Ｔｘ／Ｒｘ側の直列共振器Ｓ１およびＳ４以外の直列共振器Ｓ２およびＳ３は２つで１組となっており、Ｂ−Ｂで対称である。また、並列共振器Ｐ１およびＰ２は２つで１組となっており、Ａ−Ａで対称である。同様に並列共振器Ｐ３およびＰ４もＣ−Ｃで対称である。
【００７８】
一方、図１３（ｂ）に示したラダー型フィルタＦ２は直列共振器Ｓ１、Ｓ２３およびＳ４並びに並列共振器Ｐ１２およびＰ３４は各々１個ずつ接続している。フィルタＦ２の直列共振器Ｓ２３はフィルタＦ１の直列共振器Ｓ２およびＳ３をまとめたものであり、共振器Ｓ２３の容量値は共振器Ｓ２およびＳ３の各容量値の１／２倍である。同様に、共振器Ｐ１２は共振器Ｐ１とＰ２をまとめたものであり、共振器Ｐ１２の容量値は共振器Ｐ１およびＰ２の各容量値の２倍である。また、共振器Ｐ３４についても共振器Ｐ１２と同様である。これにより、フィルタＦ２はフィルタＦ１と同じ特性を得ることができる。
【００７９】
このように、ラダー型フィルタの回路構成は、フィルタＦ１のようなミラー接続の回路構成で表すことができる。そこで、直列共振器の容量値をミラー接続した共振器の容量値で表すこととする。図１３（ａ）を参照に、最もアンテナ端子Ａｎｔ側の共振器Ｓ１の容量値をＣ１、その他の直列共振器Ｓ２ないしＳ４の容量値の平均値をＣ２とする。直列共振器の数が異なる場合も同様である。なお、以下の説明では送信用フィルタ１０のＣ１、Ｃ２をＣｔ１、Ｃｔ２とし、受信用フィルタ２０のＣ１、Ｃ２をＣｒ１、Ｃｒ２とする。
【００８０】
図１４（ａ）ないし図１５（ｂ）は実施例１に係る分波器と同じ回路構成の分波器の受信用フィルタ２０のＣｒ１／Ｃｒ２を１とし、送信用フィルタ１０のＣｔ２＝２．８３ｐＦとしたとき、Ｃｔ１を変えた場合の送信用フィルタ１０および受信用フィルタ２０の特性を示した図である。図１４（ａ）はＣｔ１／Ｃｔ２に対し送信用フィルタ１０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での反射係数を示した図である。Ｃｔ１／Ｃｔ２が小さくなるほど、送信用フィルタ１０の受信帯域（自フィルタの相手帯域）の反射係数は１に近づく。図１４（ｂ）はＣｔ１／Ｃｔ２に対し受信用フィルタ２０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での挿入損失を示した図である。Ｃｔ１／Ｃｔ２が小さくなるほど、受信用フィルタ２０の受信帯域（相手フィルタの相手帯域）での挿入損失は小さくなる。これは、図１４（ａ）のように送信用フィルタ１０の反射係数が大きくなるためである。図１４（ｃ）はＣｔ１／Ｃｔ２に対し送信用フィルタ１０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での減衰量を示した図である。Ｃｔ１／Ｃｔ２が小さくなるほど、送信用フィルタ１０の受信帯域（自フィルタの相手帯域）の減衰量は大きくなる。このように、図１４（ａ）ないし図１４（ｃ）の図では、Ｃｔ１／Ｃｔ２が小さくなると分波器としての特性は向上する。
【００８１】
図１５（ａ）は、Ｃｔ１／Ｃｔ２に対し送信用フィルタ１０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での挿入損失を示した図である。Ｃｔ１／Ｃｔ２が０．５より小さくなると、送信用フィルタ１０の送信帯域（自フィルタの自帯域）の低周波端の挿入損失が大きくなる。そしてＣｔ１／Ｃｔ２が０．３以下になると、挿入損失が急激に大きくなる。図１５（ｂ）は、Ｃｔ１／Ｃｔ２に対し送信用フィルタ１０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での反射係数を示した図である。Ｃｔ１／Ｃｔ２が０．５より小さくなると、送信用フィルタ１０の送信帯域（自フィルタの自帯域）の低周波端の反射係数は大きくなる。そしてＣｔ１／Ｃｔ２が０．３以下になると、反射係数は急激に大きくなる。このように、Ｃｔ１／Ｃｔ２が０．３以下で送信帯域の低周波端の挿入損失が急激に大きくなるのは、送信用フィルタ１０の整合が大幅に悪化することに起因する。
【００８２】
図１６（ａ）ないし図１７（ｂ）は実施例１に係る分波器と同じ回路構成の分波器の送信用フィルタ１０のＣｔ１／Ｃｔ２を０．６とし、受信用フィルタ２０のＣｒ２＝２．０７ｐＦとしたとき、Ｃｒ１を変えた場合の受信用フィルタ２０および送信用フィルタ１０の特性を示した図である。図１６（ａ）はＣｒ１／Ｃｒ２に対し受信用フィルタ２０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での反射係数を示した図である。図１６（ｂ）はＣｒ１／Ｃｒ２に対し送信用フィルタ１０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での挿入損失を示した図である。図１６（ｃ）はＣｒ１／Ｃｒ２に対し受信用フィルタ２０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での減衰量を示した図である。図１４（ａ）ないし図１４（ｃ）の結果と同様に、受信用フィルタ２０のＣｒ１／Ｃｒ２が小さくなるほど、受信用フィルタ２０の送信帯域（自フィルタの相手帯域）の反射係数は１に近づく。これにより送信用フィルタ１０の送信帯域（相手フィルタの相手帯域）の挿入損失は小さくなる。また、受信用フィルタ２０の送信帯域（自フィルタの相手帯域）の減衰量は大きくなる。
【００８３】
一方、図１７（ａ）は、Ｃｒ１／Ｃｒ２に対し受信用フィルタ２０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での挿入損失を示した図である。図１７（ｂ）は、Ｃｒ１／Ｃｒ２に対し受信用フィルタ２０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での反射係数を示した図である。図１５（ａ）および図１５（ｂ）と同様に、受信用フィルタ２０のＣｒ１／Ｃｒ２が０．５より小さくなると、受信用フィルタ２０の受信帯域（自フィルタの自帯域）の反射係数は大きくなり、受信用フィルタ２０の受信帯域（自フィルタの自帯域）の低周波端の挿入損失が大きくなる。そしてＣｒ１／Ｃｒ２が０．３以下になると、挿入損失が急激に大きくなる。これは、受信用フィルタ２０の整合が大幅に悪化することに起因する。
【００８４】
実施例２においては、送信用フィルタ１０および受信用フィルタ２０であるラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、最もアンテナ端子側の直列共振器の容量値をＣ１、ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、Ｃ１／Ｃ２を１より小さくする。実施例１に係る分波器では、整合回路が不要となり分波器を小型化することができ、さらに、フィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができた。しかし、これだけでは、まだフィルタの帯域内損失あるいは相手帯域の減衰量が十分でない場合がある。そこで、実施例２のようにＣ１／Ｃ２を１より小さくすることにより、相手フィルタの相手帯域の挿入損失を改善しフィルタ単体の挿入損失に近づけることができる。さらに、自フィルタの相手帯域の減衰量も一層大きくすることができる。
【００８５】
さらに、実施例２においては、Ｃ１／Ｃ２を０．３より大きくする。これにより、自フィルタの帯域での整合の悪化を抑制でき低損失を確保できる。以上より、０．３＜Ｃ１／Ｃ２＜１．０が好ましい。また、自フィルタの帯域での整合の悪化を一層抑制するため、０．５＜Ｃ１／Ｃ２＜１．０が一層好ましい。
【実施例３】
【００８６】
図１８（ａ）は実施例３に係る分波器の回路構成を示した図である。図８（ａ）の実施例１に対し、送信用フィルタ１０ａの直列共振器Ｓ１ないしＳ４にはインダクタが接続していない。また、送信用フィルタ１０ａとアンテナ端子Ａｎｔとの間に整合回路３０ａが接続する。その他の構成は図８（ａ）と同じであり説明を省略する。
【００８７】
図１８（ｂ）は実施例３の変形例に係る分波器の回路構成を示した図である。図８（ａ）の実施例１に対し、受信用フィルタ２０ａの直列共振器Ｓ１´ないしＳ４´にはインダクタが接続していない。また、受信用フィルタ２０ａとアンテナ端子Ａｎｔとの間に整合回路３０ｂが接続する。その他の構成は図８（ａ）と同じであり説明を省略する。整合回路３０ａおよび３０ｂはインダクタやコンデンサを用いた集中定数回路、またはストリップラインまたはマイクロストリップラインを用いた分布定数回路で形成される。
【００８８】
実施例３およびその変形例においても、最もアンテナ端子Ａｎｔ側の直列共振器にインダクタを並列に接続したラダー型フィルタに対し、フィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。相手フィルタはラダー型フィルタ以外のフィルタであってもよい。また、整合回路３０ａ、３０ｂは相手帯域のインピーダンスを高くする機能があれば整合回路以外であっても良い。このように、送信用フィルタ（第１のフィルタ）および受信用フィルタ（第２のフィルタ）の少なくとも一方が、並列共振器と複数の直列共振器を有し、複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子側の直列共振器はインダクタが並列に接続したラダー型フィルタであれば良い。
【実施例４】
【００８９】
図１９は実施例４に係る分波器の回路構成を示す図である。実施例４に係る分波器は、図８（ａ）の実施例１の回路構成に加え、受信用フィルタ２０ｃの受信端子Ｒｘ側の直列共振器Ｓ４´に並列にインダクタンス２．３ｎＨのインダクタＬ４´を接続する。共振器Ｓ４´とインダクタＬ４´により減衰極（反共振点）を送信帯域近傍に形成する。また、送信用フィルタ１０および受信用フィルタ２０ｃにおいて、Ｃｒ１／Ｃｒ２＝１．０、Ｃｔ１／Ｃｔ２＝０．６とした。その他の回路構成は図８（ａ）の実施例１と同じであり説明を省略する。また、比較例４は、実施例４でインダクタＬ４´を接続していない分波器である。
【００９０】
図２０は実施例４および比較例２に係る分波器の受信用フィルタ２０ｃおよび２０の周波数に対する減衰量を示す図である。実施例４は比較例４に対し、特に送信帯域（１９２０ＭＨｚから１９８０ＭＨｚ）において、減衰量が大きく改善している。このように、受信用フィルタ２０ｃ（ラダー型フィルタ）は最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１に加えその他の直列共振器の一部(直列共振器Ｓ４´)にもインダクタＬ４´が並列に接続されている。このように、分波器を構成する少なくとも１つのラダー型フィルタを、最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１に加え、他の直列共振器の一部に設けても良い。これにより、自フィルタの相手帯域の減衰量を一層大きくすることができる。
【００９１】
インダクタを付加する直列共振器は受信端子Ｒｘ側に限られず他の直列共振器Ｓ２´またはＳ３´であっても良い。また、受信用フィルタ２０に限られず送信側フィルタ１０であっても良い。これらにおいても、同様の効果が得られる。
【００９２】
実施例１ないし４において共振器は弾性表面波共振器または圧電薄膜共振器を用いることが好ましい。また、直列共振器が４個、並列共振器が２個の例であったが、これに限られるものではない。
【００９３】
図９のラダー型フィルタである送信用フィルタ１０は、並列共振器Ｐ１、Ｐ２と複数の直列共振器Ｓ１ないしＳ４を有し、複数の直列共振器のうち一部の直列共振器Ｓ１にはインダクタＬ１が並列に接続し、最もアンテナ端子Ａｎｔに接続する端子側の直列共振器Ｓ１はインダクタＬ１が並列に接続している。また、並列共振器Ｐ１およびＰ２とグランドとの間にインダクタＬＰ１が直列に接続している。このラダー型フィルタである送信用フィルタ１０を分波器に用いることにより、整合回路が不要となり分波器を小型化することができ、さらに、フィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【実施例５】
【００９４】
実施例５はＷ−ＣＤＭＡ／ＵＭＴＳ方式（送信帯域：１９２０〜１９８０ＭＨｚ、受信帯域：２１１０〜２１７０ＭＨｚ）に用いられる受信用フィルタの例である。まず、直列共振器に並列にインダクタを接続した場合の通過特性について説明する。図２１（ａ）のように、共振周波数が約２１４５ＭＨｚで静電容量が１．３１ｐＦである直列共振器Ｓ１´の回路Ａと、図２１（ｂ）のように、この直列共振器Ｓ１´に並列に３．７ｎＨの第１インダクタＬ１´を接続した回路Ｂとの通過特性の計算結果を図２１（ｃ）に示す。図２１（ｃ）を参照に、回路Ａでは、直列共振器Ｓ１´の共振点（約２１４５ＭＨｚ）の高周波側に反共振点が形成されている。一方、回路Ｂでは、直列共振器Ｓ１´の共振点の低周波側に反共振の減衰極が新たに形成される。このように、直列共振器Ｓ１´に第１インダクタＬ１´を並列に接続することにより、直列共振器Ｓ１´の低周波側である約１９６０ＭＨｚに減衰極を形成することができる。
【００９５】
次に、図２２（ａ）から図２２（ｃ）のフィルタＡからＣの通過特性を計算した。図２２（ａ）を参照に、フィルタＡは、複数の直列共振器Ｓ１´からＳ４´と複数の並列共振器Ｐ１´からＰ２´を有するラダー型フィルタである。直列共振器Ｓ１´の静電容量は１．３１ｐＦ、直列共振器Ｓ２´からＳ４´の静電容量は１．７４ｐＦ、並列共振器Ｐ１´およびＰ２´の静電容量は２．７９ｐＦである。図２２（ｂ）を参照に、フィルタＢはフィルタＡに加え、並列共振器Ｐ１´およびＰ２´のグランド側を共通に接続し、該グランド側とグランドとの間に０．２４ｎＨの第２インダクタＬＰ１´が接続されている。図２２（ｃ）を参照に、フィルタＣはフィルタＢに加え、複数の直列共振器Ｓ１からＳ４の一部である直列共振器Ｓ１´に並列に３．７ｎＨの第１インダクタＬ１´が接続されている。
【００９６】
図２３はフィルタＡからＣの通過特性を示す図である。図２３を参照に、フィルタＡに対し、フィルタＢは第２インダクタＬＰ１´を接続することにより、通過帯域の低周波側の約１９６０ＭＨｚに減衰極が新たに形成される。さらに、フィルタＣはフィルタＢに対し、第１インダクタＬ１´を接続することにより、約１９６０ＭＨｚにさらに減衰極が形成される。また、第２インダクタＬＰ１´および第１インダクタＬ１´を接続することによる通過帯域における挿入損失の劣化はない。つまり低損失を維持している。このように、直列共振器Ｓ１´に第１インダクタＬ１´が並列に接続されることにより直列共振器Ｓ１´の共振点よりも低周波側に生じる反共振の減衰極と、ラダー型フィルタにおいて並列共振器Ｐ１´およびＰ２´がグランド側で共通接続された後にグランドとの間に第２インダクタＬＰ１´が直列に接続されることにより通過帯域よりも低周波側に生じる減衰極とが略一致している。これにより、通過帯域の低損失を維持しつつ、受信フィルタの通過帯域の低周波側の１９２０から１９８０ＭＨｚ（阻止帯域）の減衰量を大きくできる。
【００９７】
なお、第１インダクタＬ１´を接続することにより生じる減衰極と、第２インダクタＬＰ１´を接続することにより生じる減衰極とが略一致している、とは、所定の阻止帯域（実施例５では送信帯域：１９２０から１９８０ＭＨｚ）において、第２インダクタＬＰ１´を接続することにより生じる減衰極に対し、さらに第１インダクタＬ１´を接続することにより、減衰極の減衰量が５ｄＢ以上向上する程度に減衰極が一致する場合をいう。例えば、実施例５においては、図２３を参照に、フィルタＢの第２インダクタＬＰ１´を接続した場合の阻止帯域での減衰極の減衰量は約４４ｄＢであるのに対し、フィルタＣのように、さらに第１インダクタＬ１´を接続することにより阻止帯域での減衰極の減衰量は約６６ｄＢとなり、減衰量が５ｄＢ以上向上している。このように、２つの減衰極は略一致している。一方、従来技術５においては、特許文献５の図１０、図１１のように、有極用インダクタを接続しただけの特性（ケースＮｏ．１）と直列共振器に並列にインダクタとキャパシタとを接続した特性（ケースＮｏ．２、３）を比較すると、通過帯域の低周波側の減衰量の改善は５ｄＢ以下である。これは、２つの減衰極が略一致するように設計されていないためである。
【実施例６】
【００９８】
実施例６は、Ｗ−ＣＤＭＡ／ＵＭＴＳ方式に用いられる送信用フィルタの例である。まず、直列共振器に並列にインダクタを接続した場合の通過特性について説明する。図２４（ａ）のように、共振周波数が約１９６０ＭＨｚで静電容量が１．７４ｐＦである直列共振器Ｓ１の回路Ｃと、図２４（ｂ）のように、この直列共振器Ｓ１に並列に４．６ｎＨの第１インダクタＬ１を接続した回路Ｄとの通過特性の計算結果を図２４（ｃ）に示す。図２４（ｃ）を参照に、回路Ｃでは、直列共振器Ｓ１の共振点（約１９６０ＭＨｚ）の高周波側に反共振点（約２０２０ＭＨｚ）が形成されている。回路Ｄでは、反共振点の周波数がさらに高周波側にシフトし約２１４０ＭＨｚに反共振点が形成される。このように、直列共振器Ｓ１に第１インダクタＬ１を並列に接続することにより、直列共振器Ｓ１の反共振点（減衰極）をより高周波側に形成することができる。
【００９９】
図２５（ａ）から図２５（ｃ）のフィルタＤからＦの通過特性を計算した。図２５（ａ）を参照に、フィルタＤは、複数の直列共振器Ｓ１からＳ３と複数の並列共振器Ｐ１からＰ２を有するラダー型フィルタである。直列共振器Ｓ１、Ｓ２、Ｓ３の静電容量はそれぞれ１．７４ｐＦ、１．３４ｐＦ、２．６７ｐＦ、並列共振器Ｐ１´およびＰ２´の静電容量は１．６ｐＦである。図２５（ｂ）を参照に、フィルタＥはフィルタＤに加え、並列共振器Ｐ１およびＰ２のグランド側を共通に接続し、該グランド側とグランドとの間に１．２８ｎＨの第２インダクタＬＰ１が接続されている。図２５（ｃ）を参照に、フィルタＦはフィルタＥに加え、複数の直列共振器Ｓ１からＳ３の一部である直列共振器Ｓ１に並列に４．６ｎＨの第１インダクタＬ１´が接続されている。
【０１００】
図２６はフィルタＤからＦの通過特性を示す図である。図２６を参照に、フィルタＤに対し、フィルタＥは第２インダクタＬＰ１を接続することにより、通過帯域の高周波側の約２１４０ＭＨｚに減衰極が形成される。さらに、フィルタＦはフィルタＥに対し、第１インダクタＬ１を接続することにより、約２１４０ＭＨｚにさらに減衰極が形成される。また、第２インダクタＬＰ１および第１インダクタＬ１を接続することによる通過帯域における挿入損失の劣化はない。つまり低損失を維持している。このように、直列共振器Ｓ１に第１インダクタＬ１が並列に接続されることにより高周波側にシフトした直列共振器Ｓ１の反共振の減衰極と、ラダー型フィルタにおいて並列共振器Ｐ１およびＰ２がグランド側で共通接続された後にグランドとの間に第２インダクタＬＰ１が直列に接続されることにより通過帯域よりも高周波側に生じる減衰極とが略一致している。これにより、通過帯域の低損失を維持しつつ、送信フィルタの通過帯域の高周波側の２２１０から２１７０ＭＨｚの減衰量を大きくできる。
【０１０１】
なお、第１インダクタＬ１を接続することによりシフトした減衰極と、第２インダクタＬＰ１を接続することにより生じる減衰極とが略一致している、とは、所定の阻止帯域（実施例６では受信帯域：２２１０から２１７０ＭＨｚ）において、第２インダクタＬＰ１を接続することにより生じた減衰極に対し、さらに第１インダクタＬ１を接続することにより、減衰極の減衰量が５ｄＢ以上向上する程度に減衰極が一致する場合をいう。例えば、実施例６においては、図２６を参照に、フィルタＥの第２インダクタＬＰ１を接続した場合の阻止帯域での減衰極の減衰量は約３５ｄＢに対し、フィルタＦのように、さらに第１インダクタＬ１を接続することにより阻止帯域での減衰極の減衰量は約５６ｄＢとなり、減衰量が５ｄＢ以上向上している。このように、２つの減衰極は略一致している。一方、従来技術５においては、実施例５で説明したのと同様に、有極用インダクタを接続しただけの特性と直列共振器に並列にインダクタとキャパシタとを接続した特性とを比較すると、通過帯域の高周波側の減衰量の改善は５ｄＢ以下である。これは、２つの減衰極が略一致するように設計されていないためである。
【０１０２】
実施例５および実施例６は、Ｗ−ＣＤＭＡ／ＵＭＴＳ方式以外の用途にも用いることができる。しかしながら、実施例５および実施例６によれば、第１インダクタＬ１またはＬ１´と第２インダクタＬＰ１またはＬＰ１´により減衰極を形成するため、減衰極を通過帯域より離れて形成することができる。よって、Ｗ−ＣＤＭＡ／ＵＭＴＳ方式のように、受信帯域と送信帯域が離れている場合、実施例５および６を用いることが特に有効である。
【０１０３】
図２７のように、送信用フィルタにおいて、並列共振器Ｐ１およびＰ２にそれぞれインダクタＬＰ２およびＬＰ３が接続した場合、約２１４０ＭＨｚに減衰極を形成しようとすると、インダクタＬＰ２およびＬＰ３のインダクタンスはそれぞれ４．３ｎＨが必要となる。例えば、このインダクタＬＰ２およびＬＰ３をパッケージ内の線路パターンで形成しようとした場合、パッケージサイズの縮小化の妨げとなってしまう。また、２つのインダクタ間の電磁結合により特性が劣化しやすくなる。このように、第２インダクタは２以上の並列共振器に共通に接続されることが好ましい。
【０１０４】
図２８（ａ）および図２８（ｂ）に示すフィルタＨおよびＩについて通過特性を計算した。図２８（ａ）に図示したフィルタＨは図２５（ｃ）のフィルタＦと同じ構成であり、複数の直列共振器Ｓ１からＳ３にうち１つの直列共振器Ｓ１に第１インダクタＬ１が並列に接続されている。図２８（ｂ）を参照に、フィルタＨに加え、直列共振器Ｓ２に並列に９．２ｎＨの第１インダクタＬ２、直列共振器Ｓ３に並列に４．６ｎＨの第１インダクタＬ３がそれぞれ接続されている。このように、直列共振器Ｓ１からＳ３の全てに第１インダクタＬ１からＬ３が並列に接続されている。
【０１０５】
図２９を参照に、フィルタＩはフィルタＨに比べ低周波数側（約１３００ＭＨｚ以下）で減衰量が劣化している。このように、第１インダクタＬ１からＬ３を直列共振器Ｓ１からＳ３に全て設けると低周波側の減衰量が劣化してしまう。さらに、阻止帯域に減衰極を形成するのに、大きなインダクタが多数必要になり、低コスト化、小型化には不向きである。特に、低周波側の減衰量の劣化を抑制するためには、第１インダクタは複数の直列共振器Ｓ１からＳ３の一部に接続されることが好ましい。さらに、フィルタＨのように、複数の直列共振器Ｓ１からＳ３のうち第１インダクタＬ１が並列に接続されない直列共振器Ｓ２およびＳ３が２つ以上あることがより好ましい。
【実施例７】
【０１０６】
実施例７は、第２インダクタが共通に接続される並列共振器がラダー型フィルタが有する複数の並列共振器の一部の例である。図３０を参照に、実施例７に係るラダー型フィルタは、複数の直列共振器Ｓ５からＳ８および複数の並列共振器Ｐ３からＰ５を有している。複数の直列共振器Ｓ５からＳ８の一部である直列共振器Ｓ４に並列に第１インダクタＬ４が接続されている。並列共振器Ｐ３およびＰ４のグランド側を共通に接続し、該グランド側とグランドとの間に第２インダクタＬＰ４が接続されている。さらに、並列共振器Ｐ５のグランド側とグランドとの間にインダクタＬＰ５が接続されている。第１インダクタＬ４および第２インダクタＬＰ４のインダクタンスは、第１インダクタＬ４と第２インダクタＬＰ４とによる減衰極により、１つの減衰極が形成されるように設定される。好ましくは２つの減衰極がほぼ一致するように設定される。これにより、形成された減衰極での減衰量を大きくすることができる。
【０１０７】
実施例５から実施例７において、直列共振器および並列共振器の数は任意に設定できる、また、第１インダクタＬ１、Ｌ１´またはＬ４を接続する直列共振器Ｓ１、Ｓ１´またはＳ５に限られず任意の直列共振器とすることができる。また、第２インダクタＬＰ１、ＬＰ１´またはＬＰ４を接続する並列共振器は複数の並列共振器と共通に接続していれば良く、実施例５および実施例６のように、ラダー型フィルタを構成する複数の並列共振器の全部であってもよいし、実施例７のようにする複数の並列共振器の一部であってもよい。第２インダクタを接続する並列共振器は複数の並列共振器の全てと共通に接続する場合の方が、必要なインダクタの数と値を小さくできる。
【０１０８】
実施例５から実施例７によれば、第１インダクタＬ１、Ｌ１´またはＬ４と第２インダクタＬＰ１、ＬＰ１´またはＬＰ４とを設けることで、図２３および図２６に示したように、低損失でかつ阻止帯域の減衰量を大きくすることができる。また、第２インダクタＬＰ１、ＬＰ１´またはＬＰ４が２つ以上の並列共振器に共通に接続されているため小型化、低コスト化が容易となる。さらに、第１インダクタＬ１、Ｌ１´またはＬ４が複数の直列共振器の一部に接続されているため、図２９に示したように低周波側の広帯域における減衰量の悪化を抑制することができる。
【実施例８】
【０１０９】
実施例８は、直列共振器または並列共振器の少なくとも１つを複数の共振器に分割され互いに直列接続または並列接続されている例である。図３１（ａ）を参照に、実施例６のフィルタＦに対し、直列共振器Ｓ１が２つの共振器に分割され、２つの共振器が互いに直列接続されている。図３１（ｂ）を参照に、実施例６のフィルタＦに対し、直列共振器Ｓ１が２つの共振器に分割され、２つの共振器が互いに並列接続されている。図３１（ｃ）を参照に、実施例６のフィルタＦに対し、並列共振器Ｐ１が２つの共振器に分割され、２つの共振器が互いに直列接続されている。図３１（ｄ）を参照に、実施例６のフィルタＦに対し、並列共振器Ｐ１が２つの共振器に分割され、２つの共振器が互いに並列接続されている。
【０１１０】
実施例８によれば、耐電力性、相互変調歪（ＩＭＤ：Inter Moduration Distortion)等の線形性を向上させることができる。分割された２つの共振器は分割前の１つの共振器と静電容量が不変であることが好ましい。なお、分割する共振器は直列共振器Ｓ１、並列共振器Ｐ１に限られず、任意の直列共振器および並列共振器とすることができる。また、複数の直列共振器および並列共振器を分割しても良い。
【実施例９】
【０１１１】
実施例９は実施例５のフィルタＣを積層パッケージに実装した例である。図３２は、３．７ｎＨの第１インダクタＬ１´として用いる集積型受動素子ＩＰＤ（Integrated Passive Device)チップ１１９の平面図である。例えば石英等の絶縁性または半導体の基板８０上に、第１インダクタとしてスパイラルコイル８２が例えば銅等の低抵抗金属を用い形成される。スパイラルコイル８２の両端はパッド８４に接続される。パッド８４にはフェースダウン実装のためのバンプ８６が形成される。スパイラルコイル８２が接続されていないパッド８４にもダミーバンプ８８が形成される。ダミーバンプ８８は電気的接続を目的としないが、機械的接続を目的とするバンプである。バンプ８６およびダミーバンプ８８は例えば金等で形成される。
【０１１２】
図３３は直列共振器Ｓ１´からＳ４´及び並列共振器Ｐ１´からＰ２´を形成したフィルタチップ１１８の平面図である。なお、圧電膜９４の下の下部電極９２は外周を破線で示している。図３３を参照に、例えばシリコン基板９０上に、下部電極９２、圧電膜９４および上部電極９６が積層し形成される。下部電極９２および上部電極９６にはフェースダウン実装のためのバンプ９８が形成される。圧電膜９４を挟み上部電極９６と下部電極９２とが対向する領域が共振部９９である。下部電極９２および上部電極９６は例えばＲｕ、Ｍｏ、Ｗ、Ｐｔ等の金属膜で形成される。圧電膜９４は例えばＡｌＮ、ＺｎＯ等の圧電膜で形成される。このような圧電薄膜共振器の共振周波数は、下部電極９２、圧電膜９４および上部電極９６の厚さと厚さ方向の縦振動の伝搬速度により設定することができる。
【０１１３】
図３４（ａ）および図３４（ｂ）はＩＰＤチップ１１９およびフィルタチップ１１８を積層パッケージ１１０に実装した図である。図３４（ａ）は、実施例９に係るフィルタの平面図（キャップ１１７は図示していない）である。積層パッケージ１１０のベース層１１２の表面（ダイアタッチ面）にＩＰＤチップ１１９およびフィルタチップ１１８がフェースダウン実装されている。図３４（ｂ）は図３４（ａ）のＡ−Ａ断面図である。積層パッケージ１１０は、例えばセラッミクからなる絶縁層であるキャビティ層１１３、ベース層１１２および１１１が積層されて形成されている。キャビティ層１１３上には金属製のキャップ１１７（メタルリッド）が密着され、フィルタチップ１１８およびＩＰＤチップ１１９を気密封止するキャビティを形成する。フィルタチップ１１８およびＩＰＤチップ１１９はベース層１１２の表面にバンプ１２１を用いフェースダウン実装される。
【０１１４】
ベース層１１２および１１１の表面には導電性の線路パターン１１５が形成されている。ベース層１１１の裏面には導電性のフットパッド１１４が形成される。ベース層１１１表面の線路パターン１１５とベース層１１２表面の線路パターン１１５とはベース層１１２を貫通する導電性材料が埋め込まれたビア１０９により電気的に接続される。同様に、ベース層１１１の表面の線路パターン１１５とフットパッド１１４とはベース層１１１を貫通するビア１０９により接続される。フットパッド１１４とフィルタチップ１１８およびＩＰＤチップ１１９とは、ビア１０９および線路パターン１１５を介して接続される。０．２４ｎＨの第２インダクタＬＰ１´はベース層１１２表面の線路パターン１１５、ベース層１１２を貫通するビア１０９、ベース層１１１表面の線路パターン１１５、ベース層１１１を貫通するビア１０９を用いて形成される。
【０１１５】
実施例９では、第１インダクタＬ１´をＩＰＤチップ１１９で形成する。ＩＰＤチップ１１９で形成されたインダクタは高Ｑであり、かつ小型、低背とすることができる。よって、ＩＰＤチップ１１９を用いることにより高性能かつ小型化可能なフィルタを提供することができる。第１インダクタＬ１´はＩＰＤチップ１１９以外にもチップインダクタを用いることもできる。チップインダクタは積層パッケージ１１０のベース層１１２の表面に実装してもよいが、積層パッケージ１１０の外に設けても良い。チップインダクタは高Ｑであり低コストである。よって、チップインダクタを用いることにより高性能かつ低コストなフィルタを提供することができる。
【０１１６】
第２インダクタＬＰ１´として、積層パッケージ１１０（実装部）に形成された線路パターン１１５およびビア１０９を用いるため、小型化、低コスト化可能なフィルタを提供することができる。なお、実施例９では、実装部として積層パッケージ１１０を例に説明したが、実装部はフィルタチップ１１８およびＩＰＤチップ１１９を実装する機能を有していればよく、積層基板等の基板を用いることもできる。
【０１１７】
直列共振器Ｓ１´からＳ４´および並列共振器Ｐ１´からＰ２´として圧電薄膜共振器を用いた例であったが、圧電薄膜共振器としては図１（ａ）または図１（ｂ）で示したものを用いることができる。また、図２に示した弾性表面波共振器を用いることもできる。さらに弾性境界波共振器を用いることもできる。これらの共振器は高Ｑで小型化、低コスト化が可能である。よって、これらを用いることにより高性能、小型かつ低コストなフィルタを提供することができる。
【０１１８】
図３５（ａ）および図３５（ｂ）が弾性境界波共振器を示した図である。図３５（ａ）の平面図のように、圧電基板１００上にＩＤＴとＩＤＴの両側に反射器Ｒ０とが設けられている。ＩＤＴには出力端子Ｏｕｔ、入力端子Ｉｎである入出力パッド１０８が接続されている。図３５（ｂ）は図３５（ａ）のＡ−Ａ断面図である。圧電基板１００上に例えば銅からなる電極１０２が設けられ、電極１０２上に２種類の絶縁膜として例えば酸化シリコン膜１０４および酸化アルミニウム膜１０６が設けられている。共振周波数は弾性表面波共振器と同様に、弾性波の伝搬速度と電極１０２の周期により設定することができる。
【実施例１０】
【０１１９】
実施例１０は実施例５から実施例９のフィルタを用い、分波器を形成した例である。図３６は実施例５のフィルタＣを受信用フィルタ２０、実施例６のフィルタＦを送信用フィルタ１０に用いた分波器の回路図である。送信用フィルタ１０が共通端子Ａｎｔと送信端子Ｔｘとの間、受信用フィルタ２０が共通端子Ａｎｔと受信端子Ｒｘとの間に接続される。図３７は実施例１０の送信用フィルタ１０および受信用フィルタ２０の通過特性を示す図である。実施例１０は図３６の構成に限られず、共通端子Ａｎｔに接続する２つのフィルタ１０、２０を具備し、２つのフィルタ１０、２０の少なくとも一方を実施例５から９のいずれかのフィルタとすることができる。これにより、分波器において、実施例５から実施例９とフィルタと同様の効果を奏することができる。
【０１２０】
２つのフィルタ１０、２０のうち高周波側のフィルタである受信用フィルタ２０を実施例５のフィルタＣとすることができる。これにより、受信用フィルタ２０の通過帯域の低周波側に位置するもう１つのフィルタである送信用フィルタ１０の通過帯域での受信用フィルタ２０の減衰量を大きくすることができる。また、２つのフィルタ１０、２０のうち低周波側のフィルタである送信用フィルタ１０を実施例６のフィルタＦとすることができる。これにより、送信用フィルタ１０の通過帯域の高周波側に位置するもう１つのフィルタである受信用フィルタ２０の通過帯域での送信用フィルタ１０の減衰量を大きくすることができる。特に、図３７のように、送信用フィルタ１０と受信用フィルタ２０との通過領域の裾野が重ならない程度に通過領域が離れている場合、相手帯域に減衰極を形成できるため有効である。
【０１２１】
さらに、実施例１のように、２つのフィルタ１０、２０のうちいずれか一方のラダー型フィルタにおいて、最も共通端子Ａｎｔ側の共振器は直列共振器Ｓ１またはＳ１´であり、直列共振器Ｓ１またはＳ１´に並列に第１インダクタＬ１またはＬ１´が接続されている構成とすることができる。また、２つのフィルタ１０、２０はいずれもラダー型フィルタであり、いずれも最も共通端子Ａｎｔ側の共振器は直列共振器Ｓ１およびＳ１´であり、直列共振器Ｓ１およびＳ１´に並列に第１インダクタＬ１およびＬ１´が接続されている構成とすることができる。これらの構成によれば、実施例１と同様に、整合回路を不要とすることもできる。よって分波器を小型化することができる。また、フィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【実施例１１】
【０１２２】
実施例１０の分波器を積層パッケージを用い形成した場合の課題について説明する。実施例９の図３４（ｂ）を用い説明したように、第２インダクタＬＰ１およびＬＰ１´は積層パッケージ１１０の線路パターン１１５およびビア１０９により形成される。積層パッケージ１１０のベース層１１１、１１２には、第２インダクタＬＰ１およびＬＰ１´以外にも、フィルタチップ１１８やＩＰＤチップ１１９を接続する線路パターン１１５、ビア１０９、フットパッド１１４が形成される。これらは信号線またはグランド線として用いられる。その結果。共通端子Ａｎｔには寄生容量が付加され、共通端子Ａｎｔから各フィルタをみたインピーダンスが容量性側にシフトしてしまう。このため整合が悪くなってしまう。
【０１２３】
図３８は実施例１１に係る分波器の回路図である。整合回路３０ｃとして７ｎＨの第３インダクタＬＡ１が共通端子Ａｎｔとグランドとの間に接続されている。その他の構成は実施例１０の図３６と同じである。図３９（ａ）は実施例１０と実施例１１との共通端子Ａｎｔからフィルタを見たインピーダンスを示すスミスチャートである。図３９（ａ）のように、実施例１０においてはインピーダンス性が容量性側にシフトしているが、実施例１１は実施例１０に比べ矢印のようにインピーダンスが誘導性側にシフトし改善している。図３９（ｂ）は送信用フィルタ１０および受信用フィルタ２０の通過帯域の拡大図である。実施例１１は共通端子から各フィルタ１０、２０をみたインピーダンスが改善しているため、図３９（ｂ）のように通過帯域の挿入損失が改善する。
【０１２４】
さらに、整合回路３０ｃはハイパスフィルタ（ＨＰＦ）であるため、特に低周波側であるＤＣ近傍の減衰量を改善することができる。例えば、実施例１０および実施例１１の１００ＭＨｚでの減衰量はそれぞれ約３５ｄＢおよび約５５ｄＢである。このように、共通端子Ａｎｔと２つのフィルタ１０、２０のうち少なくとも一方との間にハイパスフィルタとして機能する整合回路３０ｃを設けることが好ましい。これにより、整合回路を付加したフィルタ１０または２０のＤＣ近傍の減衰量を大きくすることができる。
【０１２５】
さらに、実施例１１のように整合回路３０ｃを１つの第３インダクタＬＡ１で形成できるため、低損失、小型化、低コスト化が可能となる。実施例１１においては、実施例２のように、第１インダクタＬ１（またはＬ１´）が並列に接続された最も共通端子Ａｎｔ側の直列共振器Ｓ１（またはＳ１´）静電容量を他の直列共振器Ｓ２およびＳ３（またはＳ２´からＳ４´）より小さくすることが好ましい。これにより、共通端子Ａｎｔ側から見たインピーダンスの整合をとりやすくすることができる。ハイパスフィルタとして機能する整合回路３０ｃとしては実施例１１の例に限られない。例えば、直列にキャパシタ、並列にインダクタをそれぞれ１つ以上設けた整合回路も使用することができる。
【実施例１２】
【０１２６】
実施例１２は、実施例１１を積層パッケージに実装した例である。図４０（ａ）は実施例１２に係る分波器の上視図（キャップは図示していない）であり、図４０（ｂ）は図４０（ａ）のＡ−Ａ断面図である。積層パッケージ１１０のベース層１１２の表面にＩＰＤチップ１３０、送信用フィルタチップ１２４および受信用フィルタチップ１２３がフェースダウン実装されている。その他の構成は図３４と同じであり、説明を省略する。
【０１２７】
図４１は図３８に積層パッケージに設けられた線路パターンとの対応を示した図である。送信用フィルタ１０の直列共振器Ｓ１からＳ３および並列共振器Ｐ１およびＰ２が送信用フィルタチップ１２４に形成され、受信用フィルタ２０の直列共振器Ｓ１´からＳ４´および並列共振器Ｐ１´およびＰ２´が受信用フィルタチップ１２３に形成されている。また、送信用フィルタ１０の第１インダクタＬ１、受信用フィルタ２０の第１インダクタＬ１´および第３インダクタＬＡ１がＩＰＤチップ１３０に形成されている。共通端子Ａｎｔと送信用フィルタ１０および受信用フィルタ２０とを接続する共通線路ＬＡ、送信用フィルタ１０と送信端子Ｔｘとを接続する送信線路ＬＴ、受信用フィルタ２０と受信端子Ｒｘとを接続する受信線路ＬＲ、第２インダクタＬＰ１、ＬＰ１´を構成するインダクタ線路ＬＬＴ、ＬＬＲ、整合回路３０ｃの第３インダクタＬＡ１とグランドとを接続する整合インダクタグランド線路ＬＬＡ、第１インダクタＬ１、Ｌ１´からの引き出し線であるそれぞれ引き出し線路ＬＳＴ、ＬＳＲが設けられている。
【０１２８】
図４２（ａ）から図４２（ｄ）を用い実施例１２に係る分波器である分波器ａの積層パッケージ１１０の各積層の構成について説明する。図中、黒で図示したパターンは導電性のパターンである。図４２（ａ）を参照に、キャビティ層１１３にはキャビティを形成する空洞が設けられ、空洞上に導電性のキャップ１１７(図示せず）が搭載される。キャップ１１７を搭載する面には導電性のシールリンク１２２が設けられる。
【０１２９】
図４２（ｂ）を参照に、ベース層１１２の表面（ダイアタッチ面）には金属等の導電性材料で形成された線路パターン、バンプ１２１が接続されるバンプパッドＢＭ、導体を埋めこんだビアＶＩＡ等の導電性パターンが設けられている。そして、各チップ１２３、１２４、１３０のパッドとベース層１１２の表面のバンプパッドＢＭとがバンプ１２１で電気的に結合される。ビアＶＩＡはベース層１１１、１１２を貫通しビアＶＩＡ内は金属等の導体で埋め込まれている。線路パターンはバンプパッドＢＭまたはビアＶＩＡ同士を接続するための導電性パターンである。ベース層１１２の表面に実装される受信用フィルタチップ１２３、送信用フィルタチップ１２４およびＩＰＤチップ１３０は点線で示した。図４２（ｃ）を参照に、ベース層１１１の表面には、ベース層１１２の表面と同様に、線路パターンおよびビアＶＩＡが形成されている。図４２（ｄ）はベース層１１１の裏面を表面から透視した図である。図４２（ｄ）を参照に、ベース層１１１の裏面には導電材料からなるフットパッドとして共通端子Ａｎｔである共通フットパッドＦＡ、送信端子Ｔｘである送信フットパッドＦＴ、受信端子Ｒｘである受信フットパッドＦＲおよびグランド端子であるグランドフットパッドＦＧが形成されている。
【０１３０】
図４２（ａ）から図４２（ｄ）および図４０を参照に、共通フットパッドＦＡはベース層１１１、１１２に形成されたビアＶＩＡを介し、ベース層１１２に形成された共通線路ＬＡに接続される。共通線路ＬＡはＩＰＤチップ１３０の第１インダクタＬ１、Ｌ１´および第３インダクタＬＡ１の一端、送信用フィルタチップ１２４に形成された直列共振器Ｓ１の一端、受信用フィルタチップ１２３に形成された直列共振器Ｓ１´の一端に接続される。第１インダクタＬ１の他端、第１インダクタＬ１´の他端は、それぞれベース層１１２に形成された引き出し線路ＬＳＴおよびＬＳＲを介し、それぞれ送信用フィルタチップ１２４に形成された直列共振器Ｓ１の他端および受信用フィルタチップ１２３に形成された直列共振器Ｓ１´の他端に接続される。これにより、直列共振器Ｓ１およびＳ１´にそれぞれ並列に第１インダクタＬ１およびＬ１´が接続される。第３インダクタＬＡ１の他端はベース層１１２に形成された整合インダクタグランド線路ＬＬＡ、ベース層１１１、１１２に形成されたビアＶＩＡを介しグランドフットパッドＦＧに接続される。これにより、第３インダクタＬＡ１は共通端子Ａｎｔとグランドとの間に接続される。
【０１３１】
送信用フィルタ１０の直列共振器Ｓ３はベース層１１２に形成された送信線路ＬＴ、ベース層１１１、１１２に形成されたＶＩＡを介し送信フットパッドＦＴに接続される。送信用フィルタ１０の並列共振器Ｐ１およびＰ２のグランド側は送信用フィルタチップ１２４内で共通に接続され、ベース層１１２に形成されたインダクタ線路ＬＬＴ１およびビアＶＩＡ、ベース層１１１に形成されたインダクタ線路ＬＬＴ２およびビアＶＩＡを介しグランドフットパッドＦＧに接続される。インダクタ線路ＬＬＴ１およびＬＬＴ２は第２インダクタＬＰ１を構成する。これにより、第２インダクタＬＰ１は、並列共振器Ｐ１およびＰ２のグランド側とグランドとの間に接続される。
【０１３２】
受信用フィルタ２０の直列共振器Ｓ４´はベース層１１２に形成された受信線路ＬＲ、ベース層１１１、１１２に形成されたビアＶＩＡを介し受信フットパッドＦＲに接続される。受信用フィルタ２０の並列共振器Ｐ１´およびＰ２´のグランド側は受信用フィルタチップ１２３内で共通に接続され、ベース層１１２に形成されたインダクタ線路ＬＬＲおよびベース層１１１、１１２に形成されたビアＶＩＡを介しグランドフットパッドＦＧに接続される。インダクタ線路ＬＬＲは第２インダクタＬＰ１´を構成する。これにより、第２インダクタＬＰ１´は、並列共振器Ｐ１´およびＰ２´のグランド側とグランドとの間に接続される。
【０１３３】
図４３（ａ）および図４３（ｂ）は実施例１２に係る分波器ｂのベース層１１２、１１１の表面を示す図である。図４２（ｂ）および図４２（ｃ）に図示した分波器ａのベース層１１２、１１１の表面に比べ、受信用フィルタ２０に対応したインダクタ線路ＬＬＲ１およびＬＬＲ２が、共通線路ＬＡと受信線路ＬＲとの間のベース層１１２、１１１上に設けられている。さらに、インダクタ線路ＬＬＲ１およびＬＬＲ２は、受信線路ＬＲと送信線路ＬＴとの間のベース層１１２、１１１上に設けられている。さらに、インダクタ線路ＬＬＲ１およびＬＬＲ２は、ベース層１１１の裏面に形成された２箇所のグランドフットパッドＦＧに接続されている。その他の構成は分波器ａと同じである。
【０１３４】
分波器ｂは分波器ａに対し、積層パッケージ１１０内の電磁結合成分を低減することができる。受信用フィルタ２０のインダクタ線路ＬＬＲと送信線路ＬＴとの電磁結合は、分波器ａおよび分波器ｂにおいてそれぞれ２．６％および０．４％であり、インダクタ線路ＬＬＲと共通線路ＬＡとの電磁結合は、分波器ａおよび分波器ｂにおいてそれぞれ４．５％および２．９％である。また、受信線路ＬＲと共通線路ＬＡとの橋絡容量は、分波器ａおよび分波器ｂにおいてそれぞれ２．７ｆＦおよび０．９ｆＦである。図４４は分波器ａおよび分波器ｂの通過特性を示す図である。受信用フィルタ２０の送信帯域での減衰量が分波器ｂで大きく改善することができる。
【０１３５】
実施例１２によれば、インダクタ線路ＬＬＲまたはＬＬＴを対応する受信線路ＬＲまたは送信線路ＬＴの一方と、共通線路ＬＡとの間に設けることにより、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を低減し、対応するフィルタの相手帯域での減衰量を大きくすることができる。また、インダクタ線路ＬＬＲまたはＬＬＴは、対応する受信線路ＬＲまたは送信線路ＬＴの一方と受信線路ＬＲまたは送信線路ＬＴの他方との間に設けられていることもできる。これにより、送信線路ＬＴと受信線路ＬＲとの間の電磁結合または橋絡容量を低減でき、対応するフィルタの相手帯域での減衰量を大きくすることができる。
【０１３６】
また、インダクタ線路ＬＬＲまたはＬＬＴは、積層パッケージ１１０の複数の層（ベース層１１１、１１２）に設けることが好ましい。これにより、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を一層低減することができる。さらに、インダクタ線路ＬＬＲまたはＬＬＴは、積層パッケージ１１０に形成され、グランドを接続するための複数のグランドフットパッドＦＧに接続されることが好ましい。これによりインダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を一層低減することができる。
【０１３７】
インダクタ線路ＬＬＲを受信線路ＬＲと共通線路ＬＡとの間に設ける場合は、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を低減するように設けることが好ましい。例えば、少なくとも受信線路ＬＲ上の任意の点と共通線路ＬＡ上の任意の点とを結ぶ任意の直線上の一部にインダクタ線路ＬＬＲを設けることにより、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を低減することができる。さらに、受信線路ＬＲ上の任意の点と共通線路ＬＡ上の任意の点とを結ぶ全ての直線上にインダクタ線路ＬＬＲを設けることが好ましい。これにより、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を一層低減することができる。なお、インダクタ線路ＬＬＲが、受信線路ＬＲと送信線路ＬＴとの間に設けられる場合、インダクタ線路ＬＬＴが送信線路ＬＴと共通線路ＬＡとの間に設けられる場合についても同様である。
【０１３８】
実施例１２では、第１インダクタＬ１、Ｌ１´、第３インダクタＬＡ１はＩＰＤチップ１３０以外にもチップインダクタを用いることもできる。チップインダクタは積層パッケージ１１０のベース層１１２の表面に実装してもよいが、積層パッケージ１１０の外に設けても良い。また、実施例１２では、実装部として積層パッケージ１１０を例に説明したが、実装部は受信用フィルタチップ１２３または送信用フィルタチップ１２４を実装する機能を有していればよく、積層基板等の基板とすることもできる。
【実施例１３】
【０１３９】
実施例１３はローパスフィルタの機能を有する整合回路を用いた例である。図４５は実施例１１の図３６に対し、整合回路３０ｄとして共通端子Ａｎｔにπ型のＣ−Ｌ−Ｃ回路を設けている。すなわち、共通端子Ａｎｔと送信用フィルタ１０および受信用フィルタ２０との間に直列に３．６ｎＨのインダクタＬＢ１、インダクタＬＢ１の共通端子Ａｎｔ側に並列に１．１ｐＦのキャパシタＣＢ１、送信用フィルタ１０および受信用フィルタ２０側に並列に０．７ｐＦのキャパシタＣＢ２を接続する。インダクタＬＢ１、キャパシタＣＢ１およびＣＢ２は、第１インダクタＬ１およびＬ１´と同じＩＰＤで形成することができる。その他の構成は実施例１１の図３６と同じである。図４６はＩＰＤに形成したキャパシタの例を示す断面図である。石英等の基板１２５上に下部電極１２６、例えば酸化シリコン膜等の誘電体膜１２７、上部電極１２８を積層しキャパシタを形成する。キャパシタは端子１２９に接続される。
【０１４０】
図４７（ａ）は実施例１０と実施例１３との共通端子Ａｎｔからフィルタを見たインピーダンスを示すスミスチャートである。図４７（ａ）のように、実施例１０においてはインピーダンス性が容量性側にシフトしているが、実施例１３は実施例１０に比べ矢印のようにインピーダンスが誘導性側にシフトし改善している。図４７（ｂ）は送信用フィルタ１０および受信用フィルタ２０の通過帯域の拡大図である。実施例１３は共通端子から各フィルタ１０、２０を見たインピーダンスが改善しているため、図４７（ｂ）のように通過帯域の挿入損失が改善する。ここで、実施例１３のように、π型Ｃ−Ｌ−Ｃ回路の共通端子Ａｎｔ側のキャパシタＣＢ１の容量値を他方のキャパシタＣＢ２より大きくすることが好ましい。これにより、整合回路３０ｄの整合を容易に合わせることができる。よって、一層低損失で、高調波の減衰量を一層大きくすることができる。
【０１４１】
図４７（ｃ）は送信用フィルタ１０の広帯域の通過特性を示す図である。実施例１３は高周波側において減衰量が大きくなっている。これは整合回路３０ｄがローパスフィルタ（ＬＰＦ）の機能を有するためである。高周波側の減衰量を大きくできるため高調波の減衰量を改善することができる。このように、共通端子Ａｎｔと２つのフィルタ１０、２０のうち少なくとも一方との間にローパスフィルタとして機能する整合回路３０ｄを設けることが好ましい。これにより、整合回路を付加したフィルタ１０または２０の高調波の減衰量を抑制することができる。
【０１４２】
ローパスフィルタとして機能する整合回路３０ｄとしては実施例１３の例に限られない。例えば、直列にインダクタ、並列にキャパシタをそれぞれ１つ以上設けた整合回路も使用することができる。しかしながら、低損失化、小型化、低コスト化のためには、素子の数が少ない方が好ましい。よって、π型のＣ−Ｌ−Ｃ回路以外に、Ｃ−Ｌ回路、すなわち、共通端子Ａｎｔと送信用フィルタ１０および受信用フィルタ２０との間に直列にインダクタ、インダクタの共通端子Ａｎｔ側に並列にキャパシタを接続した回路、Ｌ−Ｃ回路、すなわち、共通端子Ａｎｔと送信用フィルタ１０および受信用フィルタ２０との間に直列にインダクタ、インダクタのフィルタ側に並列にキャパシタを接続した回路を用いることが好ましい。
【０１４３】
実施例１１から実施例１３において、第３インダクタＬＡ１、インダクタＬＢ１、キャパシタＣＢ１、ＣＢ２等の整合回路３０ｃ、３０ｄを構成するインダクタおよびキャパシタは、ＩＰＤを用いることができる。これにより、高性能かつ小型化可能な分波器を提供することができる。また、上記インダクタまたはキャパシタはチップインダクタまたはチップキャパシタ等のチップ素子を用いることができる。このようにチップ素子を用いることにより高性能かつ低コストな分波器を提供することができる。
【実施例１４】
【０１４４】
実施例１４は受信用フィルタが不平衡型ダブルモード型フィルタを有する例である。図４８は実施例１４に係る分波器の回路図である。実施例１１の図３６に比べ受信用フィルタ２０ｄが共通端子Ａｎｔ側に並列に第１インダクタＬＷ１´を接続した直列共振器ＳＷ１´と直列共振器ＳＷ１´と受信端子Ｒｘとの間に接続された不平衡型ダブルモード型フィルタ２２が設けられている。
【０１４５】
図４９は不平衡型ダブルモード型フィルタ２２の平面図である。不平衡型ダブルモード型フィルタ２２は弾性表面波素子から構成される。反射器Ｒ０の間に２つの出力ＩＤＴ（ＯｕｔＩＤＴ）、出力ＩＤＴの間に１つの入力ＩＤＴ（ＩｎＩＤＴ）が設けられている。２つの出力ＩＤＴ（ＯｕｔＩＤＴ）の出力は同位相であり共通に接続され出力端子Ｏｕｔに接続される。入力ＩＤＴ（ＩｎＩＤＴ）の入力は入力端子Ｉｎに接続される。図４８において、不平衡型ダブルモード型フィルタ２２の入力端子Ｉｎが直列共振器ＳＷ１´に接続され、出力端子Ｏｕｔが受信端子Ｒｘに接続される。不平衡型ダブルモード型フィルタ２２を受信用フィルタ２０に用いることにより、広帯域に渡り減衰量を大きく確保することができる。
【実施例１５】
【０１４６】
実施例１５は受信用フィルタが平衡型ダブルモード型フィルタを有する例である。図５０は実施例１５に係る分波器の回路図である。実施例１４の図４８に比べ不平衡型ダブルモード型フィルタ２２の代わりに平衡型ダブルモード型フィルタ２３が用いられ、受信端子Ｒｘ１およびＲｘ２が設けられている。その他の構成は実施例１４の図４８と同じであり説明を省略する。
【０１４７】
図５１は平衡型ダブルモード型フィルタ２３の平面図である。実施例１４の図４９の不平衡型ダブルモード型フィルタ２２に対し、２つの出力ＩＤＴ（ＯｕｔＩＤＴ）は位相が反転する信号を出力する。２つの出力ＩＤＴ（ＯｕｔＩＤＴ）の出力は、それぞれ出力端子Ｏｕｔ１およびＯｕｔ２に接続されている。その他の構成は図４９と同じであり説明を省略する。図５０において、平衡型ダブルモード型フィルタ２３の出力端子Ｏｕｔ１およびＯｕｔ２は、それぞれ受信端子Ｒｘ１およびＲｘ２に接続される。これにより、出力端子Ｏｕｔ１およびＯｕｔ２から出力される位相が反転した信号を受信端子Ｒｘ１およびＲｘ２に出力することができる。
【０１４８】
近年の携帯電話端末では、高周波回路におけるコモンモードノイズを抑制するため、受信系の信号は差動型のものが用いられる場合が多い。この場合、受信系の高周波デバイスであるローノイズアンプやミキサも差動型（平衡型）のものが用いられる。このため、不平衡型の分波器を用いると位相を反転するためのバランが必要となってしまう。実施例１５によれば、分波器の受信端子Ｒｘ１およびＲｘ２から位相が反転した信号を出力するため、バランが不要となる。よって受信系回路の小型化、低コスト化が可能となる。
【０１４９】
実施例１４および実施例１５に係る分波器に、実施例１１および実施例１３のハイパスフィルタの機能を有する整合回路３０ｃまたはローパスフィルタの機能を有する整合回路３０ｄを付加することもできる。特に、実施例１１のように第３インダクタＬＡ１により整合回路を構成することにより、低損失化、小型化、低コスト化を図ることができる。また、実施例１４および実施例１５において、送信用フィルタ１０として直列共振器Ｓ１に並列に第１インダクタＬ１を接続した例であったが、第１インダクタを付加する直列共振器は任意に選択することができる。さらに、受信用フィルタ２０として、ダブルモード型フィルタ２２または２３に、インダクタＬＷ１´を並列に接続された直列共振器ＳＷ１´を接続した例であったが、ダブルモード型フィルタ２２または２３に付加される共振器は任意に選択することができる。
【０１５０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【０１５１】
【図１】図１（ａ）はＦＢＡＲの断面図、図１（ｂ）は他のＦＢＡＲの断面図である。
【図２】図２はＳＡＷ共振器の上視図である。
【図３】図３はラダー型フィルタの回路構成図である。
【図４】図４（ａ）は直列共振器の構成図、図４（ｂ）は並列共振器の構成図、図４（ｃ）は直列共振器および並列共振器の通過特性を示す図である。
【図５】図５（ａ）は１段ラダー型フィルタの構成図であり、図５（ｂ）は１段ラダー型フィルタの通過特性を示す図である。
【図６】図６（ａ）は従来技術１に係るラダー型フィルタの回路構成図である。図６（ｂ）は従来技術２に係るラダー型フィルタの回路構成図である。
【図７】図７は従来技術３に係る分波器の回路構成図である。
【図８】図８（ａ）は実施例１に係る分波器の回路構成図であり、図８（ｂ）は比較例１に係る分波器の回路構成図である。
【図９】図９は実施例１に係る分波器の送信用フィルタの回路構成図である。
【図１０】図１０（ａ）は実施例１に係る分波器の送信用フィルタのアンテナ端子側の反射係数Ｓ１１、図１０（ｂ）は送信端子側の反射係数Ｓ２２を示すスミスチャートである
【図１１】図１１（ａ）は実施例１に係る分波器の送信用フィルタの送信帯域の通過特性であり、図１１（ｂ）受信用フィルタの受信帯域の通過特性である。
【図１２】図１２は直列共振子と並列共振器を１つづつ配置したラダー型フィルタの基本区間の回路構成図である。
【図１３】図１３（ａ）はミラー接続したラダー型フィルタＦ１の回路構成図である。図１３（ｂ）はフィルタＦ１の共振器をまとめたラダー型フィルタＦ２の回路構成図である。
【図１４】図１４（ａ）はＣｔ１／Ｃｔ２に対し送信用フィルタの受信帯域端での反射係数を示した図である。図１４（ｂ）はＣｔ１／Ｃｔ２に対し受信用フィルタの受信帯域端での挿入損失を示した図である。図１４（ｃ）はＣｔ１／Ｃｔ２に対し送信用フィルタの受信帯域端での減衰量を示した図である。
【図１５】図１５（ａ）は、Ｃｔ１／Ｃｔ２に対し送信用フィルタの送信帯域端での挿入損失を示した図である。図１５（ｂ）は、Ｃｔ１／Ｃｔ２に対し送信用フィルタの送信帯域端での反射係数を示した図である。
【図１６】図１６（ａ）はＣｒ１／Ｃｒ２に対し受信用フィルタの送信帯域端での反射係数を示した図である。図１６（ｂ）はＣｒ１／Ｃｒ２に対し送信用フィルタの送信帯域端での挿入損失を示した図である。図１６（ｃ）はＣｒ１／Ｃｒ２に対し受信用フィルタの送信帯域端での減衰量を示した図である。
【図１７】図１７（ａ）は、Ｃｒ１／Ｃｒ２に対し受信用フィルタの受信帯域端での挿入損失を示した図である。図１７（ｂ）は、Ｃｒ１／Ｃｒ２に対し受信用フィルタの受信帯域端での反射係数を示した図である。
【図１８】図１８（ａ）は実施例３に係る分波器の回路構成を示した図である。図１８（ｂ）は実施例３の変形例に係る分波器の回路構成を示した図である。
【図１９】図１９は実施例４に係る分波器の回路構成を示す図である。
【図２０】図２０は実施例４および比較例２に係る分波器の受信用フィルタの周波数に対する減衰量を示す図である。
【図２１】図２１（ａ）および図２１（ｂ）は回路Ａおよび回路Ｂの回路構成図、図２１（ｃ）はそれぞれ回路ＡおよびＢの通過特性を示す図である。
【図２２】図２２（ａ）から図２２（ｃ）はそれぞれフィルタＡからＣの回路構成図である。
【図２３】図２３はフィルタＡからＣの通過特性を示す図である。
【図２４】図２４（ａ）および図２４（ｂ）は回路Ｃおよび回路Ｄの回路構成図、図２４（ｃ）はそれぞれ回路ＣおよびＤの通過特性を示す図である。
【図２５】図２５（ａ）から図２５（ｃ）はそれぞれフィルタＤからＦの回路構成図である。
【図２６】図２６はフィルタＤからＦの通過特性を示す図である。
【図２７】図２７はフィルタＧの回路構成図である。
【図２８】図２８（ａ）および図２８（ｂ）はそれぞれフィルタＨおよびＩの回路構成図である。
【図２９】図２９はフィルタＨからＩの通過特性を示す図である。
【図３０】図３０は実施例７に係るフィルタの回路構成図である。
【図３１】図３１（ａ）から図３１（ｄ）は実施例８に係るフィルタの回路構成図である。
【図３２】図３２は実施例９に係るフィルタに用いるＩＰＤチップの平面図である。
【図３３】図３３は実施例９に係るフィルタに用いるフィルタチップの平面図である。
【図３４】図３４（ａ）は実施例９に係るフィルタの上視図、図３４（ｂ）は図３４（ａ）のＡ−Ａ断面図である。
【図３５】図３５（ａ）は弾性境界波素子の平面図、図３５（ｂ）は図３５（ａ）のＡ−Ａ断面図である。
【図３６】図３６は実施例１０に係る分波器の回路構成図である。
【図３７】図３７は実施例１０に係る分波器の通過特性を示す図である。
【図３８】図３８は実施例１１に係る分波器の回路構成図である。
【図３９】図３９（ａ）は実施例１０および実施例１１に係る分波器の共通端子から見たインピーダンスを示すスミスチャートであり、図３９（ｂ）は、通過特性である。
【図４０】図４０（ａ）は実施例１２に係る分波器の上視図（キャップは図示していない）、図４０（ｂ）は図４０（ａ）のＡ−Ａ断面図である。
【図４１】図４１は実施例１２に係る分波器の回路構成図である。
【図４２】図４２（ａ）から図４２（ｄ）は実施例１２に係る分波器ａの積層パッケージの各層を示す図である。
【図４３】図４３（ａ）および図４３（ｂ）は実施例１２に係る分波器ｂの積層パッケージの各層を示す図である。
【図４４】図４４は実施例１２に係る分波器ａおよびｂの通過特性を示す図である。
【図４５】図４５は実施例１３に係る分波器の回路構成図である。
【図４６】図４６は実施例１３のＩＰＤチップのキャパシタの断面模式図である。
【図４７】図４７（ａ）は実施例１０および実施例１３に係る分波器の共通端子から見たインピーダンスを示すスミスチャートであり、図４７（ｂ）は、通過特性、図４７（ｃ）は広帯域の図である。
【図４８】図４８は実施例１４に係る分波器の回路構成図である。
【図４９】図４９は実施例１４に係る分波器に用いる不平衡型ダブルモード型フィルタの平面図である。
【図５０】図５０は実施例１５に係る分波器の回路構成図である。
【図５１】図５１は実施例１５に係る分波器に用いる平衡型ダブルモード型フィルタの平面図である。
【符号の説明】
【０１５２】
１０、１０ａ、１０ｂ 送信用フィルタ
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ 受信用フィルタ
２２ 不平衡型ダブルモード型フィルタ
２３ 平衡型ダブルモードフィルタ
３０、３０ａ，３０ｂ 整合回路
３０ｃ、３０ｄ 整合回路
１１０ 積層パッケージ
１１８ フィルタチップ
１１９、１３０ ＩＰＤチップ
１２３ 受信用フィルタチップ
１２４ 送信用フィルタチップ
Ｓ１、Ｓ２、Ｓ３、Ｓ４ 直列共振器
Ｓ１´、Ｓ２´、Ｓ３´、Ｓ４´ 直列共振器
Ｓ５、Ｓ６、Ｓ７、Ｓ８ 直列共振器
Ｐ３、Ｐ４、Ｐ５ 並列共振器
Ｐ１、Ｐ２ 並列共振器
Ｐ１´、Ｐ２´ 並列共振器
ＣＢ１、ＣＢ２ キャパシタ
Ｌ１、Ｌ１´ インダクタ(第１インダクタ）
ＬＰ１、ＬＰ１´ インダクタ（第２インダクタ）
ＬＡ１ インダクタ（第３インダクタ）
Ｌ４´、ＬＢ１、ＬＷ１´ インダクタ
Ａｎｔ アンテナ端子(共通端子）
Ｔｘ 送信端子
Ｒｘ 受信端子
ＬＡ 共通線路
ＬＴ 送信線路
ＬＲ 受信線路
ＬＬＴ、ＬＬＲ インダクタ線路
ＬＬＲ１、ＬＬＲ２ インダクタ線路
【技術分野】
【０００１】
本発明は分波器及びラダー型フィルタに関し、特に並列共振器に直列にまたは直列共振器に並列にインダクタが接続された分波器及びラダー型フィルタに関する。
【背景技術】
【０００２】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及している。例えば、携帯電話端末においては、８００ＭＨｚ〜１．０ＧＨｚ帯および１．５ＧＨｚ〜２．０ＧＨｚ帯といった高周波帯が使用されている。これら移動通信システム用の機器には、共振器を用いた高周波用フィルタや、高周波用フィルタを用いた分波器が用いられている。
【０００３】
これらに用いられる共振器は弾性表面波（ＳＡＷ：Surface Acoustic Resonator）共振器や圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Resonator）が用いられる。これら共振器の構成について説明する。図１（ａ）はＦＢＡＲの断面図である。基板５０（例えばシリコン基板）の空隙５８上に下部電極膜５２、圧電膜５４、上部電極膜５６が積層している。圧電膜５４は例えば窒化アルムニウムが用いられる。図１（ｂ）は異なるＦＢＡＲの断面図である。基板５０上に高音響インピーダンス層６２と低インピーダンス層６０を交互に積層した音響多層膜を形成し、その上に下部電極膜５２、圧電膜５４、上部電極膜５６が積層している。
【０００４】
図２はＳＡＷ共振器の上視図である。圧電基板７０上に入力端子Ｉｎと出力端子Ｏｕｔに接続されたすだれ電極（ＩＤＴ：Interdigital Transducer）とすだれ電極ＩＤＴの両側の反射器Ｒ０とが設けられる。ＩＤＴおよび反射器Ｒ０は例えばアルミニウム（Ａｌ）等の金属で形成される。なお、図中、反射器Ｒ０およびＩＤＴの電極指は実際より少なく記載している。
【０００５】
高周波フィルタとしては、例えば一端子共振器を直列と並列に接続したラダー型フィルタが用いられる。図３はラダー型フィルタの構成図を示した図である。入力端子Ｉｎと出力端子Ｏｕｔの間に、直列に直列共振器Ｓ１、Ｓ２、Ｓ３および並列に並列共振器Ｐ１、Ｐ２が接続される。図４および図５を用い、ラダー型フィルタの動作原理について説明する。ラダー型フィルタは直列共振器と並列共振器に分解することができる。図４（ａ）を参照に、直列共振器は、共振器Ｓ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方を入力端子Ｉｎ、他方を出力端子Ｏｕｔとしたものである。図４（ｂ）を参照に、並列共振器は、共振器Ｐ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方をグランド端子に接続し、他方を入力端子Ｉｎと出力端子Ｏｕｔの短絡線路に接続したものである。
【０００６】
図４（ｃ）は、直列共振器と並列共振器の入力端子Ｉｎから出力端子Ｏｕｔへの通過特性を示した図である。横軸は周波数、縦軸は通過量である。直列共振器の通過特性は実線、並列共振器の通過特性は破線で示す。直列共振器の通過特性は、１つの共振点（共振周波数）ｆｒｓと１つの反共振点（反共振周波数）ｆａｓとを有し、共振点ｆｒｓで通過量は最大となり、反共振点ｆａｓで通過量は最小となる。一方、並列共振器の通過特性は、同様に、１つの共振点ｆｒｐと１つの反共振点ｆａｐとを有するが、共振点ｆｒｐで通過量は最小となり、反共振点ｆａｐで通過量は最大となる。
【０００７】
図５（ａ）は１段構成のラダー型フィルタの構成図である。図５（ａ）を参照に、直列共振器Ｓ２２が入力端子Ｉｎと出力端子Ｏｕｔに直列に接続され、並列共振器Ｐ２２が出力端子Ｏｕｔとグランド間に接続される。このとき、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐは概一致するように設計する。図５（ｂ）は１段構成のラダー型フィルタの入力端子Ｉｎから出力端子Ｏｕｔへの通過特性である。横軸は周波数、縦軸は通過量を示す。図５（ａ）の構成により、直列共振器Ｓ２２と並列共振器Ｐ２２の通過特性が合成され，図５（ｂ）の通過特性が得られる。通過量は、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐ付近が最大となり、直列共振器の反共振点ｆａｓおよび並列共振器の共振点ｆｒｐが極小となる。そして、並列共振器の共振点ｆｒｐから直列共振器の反共振点ｆａｓの周波数帯域が通過帯域となり、並列共振器の共振点ｆｒｐ以下および直列共振器の反共振点ｆａｓ以上の周波数帯域が減衰域となる。このように、ラダー型フィルタはバンドパスフィルタとして機能する。
【０００８】
このような、共振器を用いたフィルタを使用し分波器が提供されている。分波器は２つのバンドパスフィルタを用い、送信用フィルタを送信端子とアンテナ端子の間、受信用フィルタを受信端子とアンテナ端子の間に配置する。アンテナ端子と送信用フィルタまたはアンテナ端子と受信用フィルタの間に整合回路（例えば移相器）を設ける。そして、分波器は送信端子から入力した送信信号をアンテナ端子から出力し、アンテナ端子から入力した受信信号を受信端子から出力する機能を有する。
【０００９】
整合回路の機能を、例えばアンテナ端子と受信用フィルタとの間に整合回路を設けた場合について説明する。整合回路は、送信信号の周波数帯において、アンテナ端子から見た受信用フィルタのインピーダンスがなるべく大きくなるようにするために使用される。これにより，送信端子から入力した送信信号の電力が受信用フィルタに侵入することを抑制することができる。
【００１０】
分波器は、例えば送信用フィルタにおいては、送信信号が送信端子からアンテナ端子に通過する際の挿入損失の低減、受信用フィルタの通過帯域での減衰量の確保が求められている。受信用フィルタにおいても同様である。高性能な分波器を実現するために、ラダー型フィルタが用いられる。ラダー型フィルタは、比較的低損失で広帯域化でき、通過帯域近傍において高減衰量を得やすく、高耐電力性を有するためである。しかしながら、分波器に要求される性能はますます厳しくなってきている。さらなる低損失化、高減衰量の要求を満たすべく、以下の技術が開示されている。
【００１１】
図６（ａ）に特許文献１の図１２に開示された従来技術１に係るフィルタの構成を示す。直列共振器Ｓ１ないしＳ３並びに並列共振器Ｐ１およびＰ２を有するラダー型フィルタにおいて、出力端子Ｏｕｔ側の直列共振器Ｓ３に並列にインダクタＬ３が接続される。これにより、高周波数側の帯域外減衰量を大きくすることができる。
【００１２】
また、図６（ｂ）は特許文献２の図３に開示された従来技術２に係るフィルタの構成を示す。直列共振器Ｓ１、Ｓ２および並列共振器Ｐ１を有するラダー型フィルタにおいて、直列共振器Ｓ１、Ｓ２に並列にそれぞれインダクタＬ１、Ｌ２が接続される。また、並列共振器Ｐ１とグランド間にインダクタＬＰ１が接続される。そして、インダクタＬ１およびＬ２のインダクタンスに応じ共振点、反共振点を調整することができる。
【００１３】
また、図７は特許文献３の図１に開示された従来技術３に係る分波器の構成を示す。分波器はアンテナ端子Ａｎｔと送信端子Ｔｘとの間に、直列共振器Ｓ１ないしＳ３並びに並列共振器Ｐ１およびＰ２を有する送信用フィルタ１０ｂ（ラダー型フィルタ）を有する。また、アンテナ端子Ａｎｔと受信端子Ｒｘとの間に、直列共振器Ｓ１´ないしＳ３´並びに並列共振器Ｐ１´およびＰ２´を有する受信用フィルタ２０ｂ（ラダー型フィルタ）を有する。さらに、送信用フィルタ１０ｂおよび受信用フィルタ２０ｂとアンテナ端子Ａｎｔとの間に、キャパシタＣ０１とインダクタＬ０１を有する整合回路３０を有する。そして、送信用フィルタ１０ｂの送信端子Ｔｘ側の直列共振器Ｓ３にインダクタＬ３が、受信用フィルタ２０ｂの真中の直列共振器Ｓ２´にインダクタＬ２´がそれぞれ並列に付加されている。このように、従来技術３は送信用フィルタ１０または受信用フィルタ２０ｂのアンテナ側の共振器とは異なる共振器にインダクタを並列に付加している。これにより、良好な損失および帯域外減衰量を確保している。
【００１４】
特許文献４の図２開示された従来技術４に係るラダー型フィルタについて説明する。特許文献４の図２を参照に、並列共振器５には第１インダクタＬ１が直列に接続され、直列共振器７には第２インダクタＬ２が並列に接続されている。第１インダクタＬ１が並列共振器７に直列に接続されたことにより低域側にシフトした並列共振器５の共振点と、第２インダクタＬ２が直列共振器７に並列に接続されたことにより直列共振子７の共振点よりも低域側に発生する反共振点とが互いに略一致するように設計されている。これにより，通過帯域に対する，特に低域側阻止帯域の減衰量を大きくしている。
【００１５】
特許文献５の図６に開示された従来技術５に係るラダー型フィルタについて説明する。特許文献５の図６において、直列共振器に直列にインダクタが接続され、前記直列共振器に並列にインダクタが接続されている。２つの並列共振器がグランド側で共通接続された後にグランドとの間にインダクタ（有極用Ｌ）が直列に接続されている。これにより、通過帯域近傍の減衰極の周波数を調整している。
【００１６】
特許文献６の図２に開示された従来技術６に係る分波器について説明する。特許文献６の図２において、共通端子Ａｎｔとグランドとの間に整合用インダクタＬｐを接続した分波器が開示されている。
【特許文献１】特開平０９−１６７９３７号公報
【特許文献２】特開２００４−１３５３２２号公報
【特許文献３】特開２００３−３３２８８５号公報
【特許文献４】特開２００４−１７３２４５号公報
【特許文献５】特開２００２−２２３１４７号公報
【特許文献６】特開平１０−３１３２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
従来技術１においては、フィルタを用い分波器を構成した場合の分波器としての特性については考慮されておらず、分波器の特性を向上させる具体的な対策も示されていない。従来技術２においては、すべての直列共振器に並列にインダクタが付加され、かつすべての並列共振器とグランド間にインダクタが付加されている。この構成では、分波器を構成した場合、相手帯域（例えば送信用フィルタに対する受信帯域）の減衰量を大きくできる。しかし、広帯域の減衰量は大きく悪化してしまう。従来技術３においては、直列共振器に並列に付加したインダクタにより、各フィルタ１０、２０の相手帯域の減衰量を大きくすることができる。しかし、送信用フィルタ１０または受信用フィルタ２０のアンテナ端子Ａｎｔ側に整合回路３０が必要となる。この従来技術では、インダクタＬ０１とキャパシタＣ０１の２つの素子を用いており、実装面積の縮小すなわち小型化が難しい。
【００１８】
急速に市場が拡大しつつあるＷ-ＣＤＭＡ（Wideband Code Division Multiple Access）／ＵＭＴＳ（Universal Mobile Telecommunications System）方式では，従来の分波器以上に，低損失，高アイソレーション，そして送信帯域と受信帯域はもちろん広帯域に渡って高減衰である分波器が求められている。また，この方式では，送信帯域が１９２０〜１９８０ＭＨｚ、受信帯域が２１１０〜２１７０ＭＨｚであり、送信帯域と受信帯域との間隔が１３０ＭＨｚと広いことも特徴である。例えば、ＰＣＳ方式（送信帯域：１８５０〜１９１０ＭＨｚ、受信帯域：１９３０〜１９９０ＭＨｚ）やＣｅｌｌｕｌａｒ方式（送信帯域：８２４〜８４９ＭＨｚ、受信帯域：８６９〜８９４ＭＨｚ）では，送信帯域と受信帯域との間隔は２０ＭＨｚと狭い。
【００１９】
しかしながら、従来のラダー型フィルタの場合、前述したように並列共振器の共振の減衰極、あるいは、直列共振器の反共振の減衰極を利用して通過帯域近傍の減衰量は得やすいが、Ｗ−ＣＤＭＡ／ＵＭＴＳ方式のように，通過帯域から大きく離れた周波数帯域（送信用フィルタの受信帯域，受信用フィルタの送信帯域）の減衰量を大きく取るのは難しかった。
【００２０】
以下に従来技術に対する課題について説明する。従来技術１、３においては、直列共振器にインダクタが並列に接続されている。しかし、並列共振器にはインダクタが付加されておらず、並列共振器の共振の減衰極は通過帯域近傍にあるので、通過帯域から大きく離れた周波数帯域の減衰量は十分確保することができない。
【００２１】
従来技術２、４はともに，直列共振器に並列にインダクタが接続され、並列共振器に直列にインダクタが接続された回路構成になっている。しかしながら，特許文献２の図３や特許文献４の図２２および２３に示されるように、１個の並列共振器に対して直列にインダクタを接続した回路における共振の減衰極を、通過帯域から大きく離れた周波数帯域にもってくるためには、比較的大きな値のインダクタが必要となってしまう。このため，例えば，小型化のため、このインダクタをパッケージ内の配線パターンにより形成しようとした場合困難になる。また、特許文献４の図２３に示されるように、並列共振器に対して直列にインダクタを接続した回路が２つとなる場合は、小型化が更に難しいだけでなく、２つのインダクタ間の電磁結合による特性劣化の問題が生じやすい。
【００２２】
従来技術５においては、特許文献５の図１に示されるように，２つの並列共振器のグランド側を共通化した後，有極用インダクタが直列に接続されており、前記インダクタの値を比較的小さくできるメリットがある。しかしながら，特許文献４の明細書段落番号００８１から００９１で述べられているように、従来技術５においては，有極用インダクタの接続により生じる減衰極と直列共振器に並列にインダクタとキャパシタが接続されて生じる反共振の減衰極は大きくずれているため、特許文献５の図１０あるいは図１１に示されるように、有極用インダクタを接続しただけの特性（ケースＮｏ．１）と直列共振器に並列にインダクタとキャパシタを接続した特性（ケースＮｏ．２，３）とを比較しても，通過帯域の低周波側、高周波側ともに大きな減衰量の改善はしていない。
【００２３】
なお，従来技術１、２、５においては，２つのフィルタを組合せ分波器を構成した場合の分波器としての特性については考慮されておらず、分波器の特性を向上させる具体的な対策も示されていない。さらに，特許文献２の図３および特許文献４の図２２、２３および特許文献５の図１、６に示される回路では，すべての直列共振器に並列にインダクタが接続され，かつすべての並列共振器とグランド間にインダクタが接続されている。この構成では，阻止帯域の減衰量は大きくできるものの，広帯域の減衰量は大きく悪化してしまう。
【００２４】
本発明は、上記課題に鑑み、低損失化、高減衰量化および小型化の可能な分波器およびラダー型フィルタを提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明は、アンテナ端子と、該アンテナ端子と接続した第１のフィルタおよび第２のフィルタと、を具備し、前記第１のフィルタおよび前記第２のフィルタの少なくとも一方は、並列共振器と複数の直列共振器を有し、前記複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子側の前記直列共振器はインダクタが並列に接続したラダー型フィルタであることを特徴とする分波器である。本発明によれば、整合回路が不要となり分波器を小型化することができる、さらに、前記ラダー型フィルタによりフィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【００２６】
本発明は、前記ラダー型フィルタの前記並列共振器とグランドとの間にインダクタが直列に接続されることを特徴とする分波器とすることができる。本発明によれば、前記ラダー型フィルタの自フィルタの相手帯域での減衰量を一層大きくすることができる。
【００２７】
本発明は、前記並列共振器とグランドとの間に直列に接続された前記インダクタは、複数の前記並列共振器に接続されることを特徴とする分波器とすることができる。本発明によれば、実装面積を小さくし、分波器の一層の小型化が可能となる。
【００２８】
本発明は、前記第１フィルタおよび前記第２のフィルタはともに前記ラダー型フィルタであることを特徴とする分波器とすることができる。本発明によれば、第１のフィルタ及び第２のフィルタともフィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【００２９】
本発明は、前記ラダー型フィルタの少なくとも一つは最もアンテナ端子側の前記直列共振器に加えその他の直列共振器の一部にもインダクタが並列に接続されていることを特徴とする分波器とすることができる。本発明によれば、自フィルタの相手帯域の減衰量を一層大きくすることができる。
【００３０】
本発明は、前記ラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、前記最もアンテナ端子側の直列共振器の容量値をＣ１、前記ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、０．３＜Ｃ１／Ｃ２＜１であることを特徴とする分波器とすることができる。本発明によれば、ラダー型フィルタの自フィルタの相手帯域でのインピーダンスを大きくすることができるため、相手フィルタと組み合わせて分波器構造とした時のフィルタ単体からの損失劣化を小さくすることができる。
【００３１】
本発明は、前記直列共振器および前記並列共振器は、圧電薄膜共振器および弾性表面波共振器のいずれか一方であることを特徴とする分波器とすることができる。
【００３２】
本発明は、並列共振器と複数の直列共振器を有し、前記複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子に接続する端子側の前記直列共振器はインダクタが並列に接続し、前記並列共振器とグランドとの間にインダクタが直列に接続したラダー型フィルタとすることができる。本発明によれば、本ラダー型フィルタを分波器に用いることにより、整合回路が不要となり分波器を小型化することができ、さらに、前記ラダー型フィルタによりフィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【００３３】
本発明は、複数の直列共振器および複数の並列共振器と、前記複数の直列共振器のうち一部の直列共振器に並列に接続された第１インダクタと、前記複数の並列共振器のうちグランド側が共通に接続された２つ以上の並列共振器の前記グランド側とグランドとの間に直列に接続された第２インダクタと、を具備することを特徴とするラダー型フィルタである。本発明によれば、第１インダクタと第２インダクタとを設けることにより低損失で阻止帯域の減衰量を大きくすることができる。また、第２インダクタが２つ以上の並列共振器に共通に接続されているため、阻止帯域に減衰極を形成するためのインダクタの所望値が小さくなり、小型化、低コスト化が容易となる。さらに、第１インダクタが複数の直列共振器の一部に接続されているため広帯域における減衰量の悪化を抑制することができる。
【００３４】
本発明は、前記２つ以上の並列共振器は前記複数の並列共振器の全てであることを特徴とするラダー型フィルタとすることができる。本発明によれば、第２インダクタが全ての並列共振器に共通に接続されているため、阻止帯域に減衰極を形成するためのインダクタの所望値がさらに小さくなり、小型化、低コスト化がより容易となる。
【００３５】
本発明は、前記一部の直列共振器に前記第１インダクタが並列に接続されることにより前記一部の直列共振器の共振点よりも低周波側に生じる反共振の減衰極と、前記ラダー型フィルタにおいて前記２つ以上の並列共振器が前記グランド側で共通接続された後に前記グランドとの間に前記第２インダクタが直列に接続されることにより通過帯域よりも低周波側に生じる減衰極とが略一致していることを特徴とするラダー型フィルタとすることができる。本発明によれば、通過帯域の低周波側の阻止帯域の減衰量を一層大きくすることができる。
【００３６】
本発明は、前記一部の直列共振器に前記第１インダクタが並列に接続されることにより高周波側にシフトした前記一部の直列共振器の反共振の減衰極と、前記ラダー型フィルタにおいて前記２つ以上の並列共振器が前記グランド側で共通接続された後に前記グランドとの間に前記第２インダクタが直列に接続されることにより通過帯域よりも高周波側に生じる減衰極とが略一致していることを特徴とするラダー型フィルタとすることができる。本発明によれば、通過帯域の高周波側の阻止帯域の減衰量を一層大きくすることができる。
【００３７】
本発明は、前記複数の直列共振器のうち前記第１インダクタが並列に接続されない直列共振器が２つ以上あることを特徴とするラダー型フィルタとすることができる。本発明によれば、広帯域における減衰量の悪化を一層抑制することができる。
【００３８】
本発明は、前記複数の直列共振器および前記複数の並列共振器の少なくとも１つは、複数の共振器に分割され互いに直列接続または並列接続されていることを特徴とするラダー型フィルタとすることができる。本発明によれば、耐電力性の向上、相互変調歪等の線形性の向上を図ることができる。
【００３９】
本発明は、前記複数の直列共振器および前記複数の並列共振器は圧電薄膜共振器、弾性表面波共振器および境界波共振器のいずれかであることを特徴とするラダー型フィルタとすることができる。本発明によれば、高Ｑ、小型および低コストな共振器を用いることにより高性能、小型かつ低コストなフィルタを提供することができる。
【００４０】
本発明は、前記第１インダクタは、集積型受動素子のインダクタおよびチップインダクタのいずれかであることを特徴とするラダー型フィルタとすることができる。本発明によれば、集積型受動素子を用いることにより高性能かつ小型化可能なフィルタを提供することができる。また、チップインダクタを用いることにより高性能かつ低コストなフィルタを提供することができる。
【００４１】
本発明は、前記複数の直列共振器および前記複数の並列共振器が形成されたチップを実装する実装部を具備し、前記第２インダクタは、前記実装部に形成された線路パターンであることを特徴とするラダー型フィルタとすることができる。本発明によれば、小型で低コストなフィルタを提供することができる。
【００４２】
本発明は、共通端子と接続した２つのフィルタを具備し、前記２つのフィルタのうち少なくとも一方は上記ラダー型フィルタであることを特徴とする分波器である。本発明によれば、上記ラダー型フィルタを用いたフィルタにおいて、低損失で阻止帯域の減衰量を大きくし、広帯域における減衰量の悪化を抑制し、かつ小型化、低コスト化することができる。
【００４３】
本発明は、前記２つのフィルタのうち高周波側のフィルタは請求項１１に記載のラダー型フィルタであることを特徴とする分波器とすることができる。本発明によれば、高周波側のフィルタの通過帯域の低周波側に位置するもう１つのフィルタの通過帯域の減衰量を大きくすることができる。
【００４４】
本発明は、前記高周波側のフィルタは受信用フィルタであることを特徴とする分波器とすることができる。
【００４５】
本発明は、前記２つのフィルタのうち低周波側のフィルタは請求項１２記載のラダー型フィルタであることを特徴とする分波器とすることができる。本発明によれば、低周波側のフィルタの通過帯域の高周波側に位置するもう１つのフィルタの通過帯域の減衰量を大きくすることができる。
【００４６】
本発明は、前記低周波側のフィルタは送信用フィルタであることを特徴とする分波器とすることができる。
【００４７】
本発明は、前記ラダー型フィルタの最も前記共通端子側の共振器は直列共振器であり、前記直列共振器に並列に第１インダクタが接続されていることを特徴とする分波器とすることができる。本発明によれば、整合回路が不要とすることもでき、分波器を小型化することができる。
【００４８】
本発明は、前記２つのフィルタはいずれも前記ラダー型フィルタであり、前記ラダー型フィルタはともに、最も前記共通端子側の共振器は直列共振器であり、前記直列共振器に並列に第１インダクタが接続されていることを特徴とする分波器とすることができる。本発明によれば、２つのフィルタにおいて、低損失で阻止帯域の減衰量を大きくし、広帯域における減衰量の悪化を抑制し、かつ小型化、低コスト化することができる。また、整合回路が不要とすることもでき、分波器を小型化することができる。
【００４９】
本発明は、前記共通端子と前記２つのフィルタの少なくとも一方との間にハイパスフィルタとして機能する整合回路を具備することを特徴とする分波器とすることができる。本発明によれば、低周波側の広帯域の減衰量を大きくすることができる。
【００５０】
本発明は、前記整合回路は、前記共通端子とグランドとの間に接続された第３インダクタであることを特徴とする分波器とすることができる。本発明によれば、整合回路が１つのインダクタで構成できるため、低損失、小型化、低コスト化が可能となる。
【００５１】
本発明は、前記共通端子と前記２つのフィルタの少なくとも一方との間にローパスフィルタとして機能する整合回路を具備することを特徴とする分波器とすることができる。本発明によれば、高調波の減衰量を大きくすることができる。
【００５２】
本発明は、前記整合回路が、Ｃ−Ｌ回路、Ｌ−Ｃ回路およびπ型のＣ−Ｌ−Ｃ回路のいずれかであることを特徴とする分波器とすることができる。本発明によれば、整合回路を部品数が少なく構成できるため、低損失、小型化、低コスト化が可能となる。
【００５３】
本発明は、前記整合回路が、前記共通端子側のキャパシタの容量値を他方のキャパシタの容量値より大きくしたπ型Ｃ−Ｌ−Ｃ回路であることを特徴とする分波器とすることができる。本発明によれば、整合を容易にとることができるため、一層低損失で高調波の減衰量を一層大きくすることができる。
【００５４】
本発明は、前記整合回路は、集積型受動素子およびチップ素子の少なくとも一方からなることを特徴とする分波器とすることができる。本発明によれば、集積型受動素子を用いることにより高性能かつ小型化可能な分波器を提供することができる。また、チップ素子を用いることにより高性能かつ低コストな分波器を提供することができる。
【００５５】
本発明は、前記２つのフィルタのうち一方である送信用フィルタは前記ラダー型フィルタであり、前記２つのフィルタのうち他方である受信用フィルタはダブルモード型フィルタを含むことを特徴とする分波器とすることができる。本発明によれば、受信用フィルタにおいて、広帯域に渡り減衰量を大きく確保することができる。
【００５６】
本発明は、前記ダブルモード型フィルタは不平衡型ダブルモード型フィルタおよび平衡型ダブルモード型フィルタのいずれかであることを特徴とする分波器とすることができる。
【００５７】
本発明は、前記共通端子と前記ダブルモード型フィルタとの間に、直列に接続された共振器と、前記共振器に並列に接続されたインダクタと、を具備することを特徴とする分波器とすることができる。
【００５８】
本発明は、請求項２３記載の分波器において、前記共通端子とグランドとの間に接続された第３インダクタを具備し、前記ラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、前記最も共通端子側の直列共振器の容量値をＣ１、前記ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、０．３＜Ｃ１／Ｃ２＜１であることを特徴とする分波器とすることができる。本発明によれば、共通端子側から見たインピーダンスの整合をとりやすくすることができる。
【００５９】
本発明は、少なくとも一方は直列共振器と並列共振器とを有するラダー型フィルタであり共通端子と接続された送信用フィルタおよび受信用フィルタと、前記ラダー型フィルタの前記並列共振器とグランドとの間に接続された第２インダクタと、前記ラダー型フィルタの前記直列共振器および前記並列共振器が形成されたチップを実装する実装部と、前記実装部に設けられ前記受信用フィルタと受信端子とを接続する受信線路と、前記実装部に設けられ前記送信用フィルタと送信端子とを接続する送信線路と、前記実装部に設けられ前記共通端子と前記受信用フィルタおよび前記送信用フィルタとを接続する共通線路と、前記実装部に設けられ前記第２インダクタを構成するインダクタ線路と、を具備し、前記インダクタ線路は対応する前記受信線路および前記送信線路の一方と、前記共通線路との間に設けられていることを特徴とする分波器である。本発明によれば、受信線路または送信線路と共通線路との電磁結合および橋絡容量を低減させることができる。よって、阻止帯域の減衰量を大きくすることができる。
【００６０】
本発明は、前記インダクタ線路は、前記対応する前記受信線路または前記送信線路の一方と前記受信線路および前記送信線路の他方との間に設けられていることを特徴とする分波器とすることができる。本発明によれば、送信線路と受信線路との間の電磁結合または橋絡容量を低減でき、対応するフィルタの相手帯域での減衰量を大きくすることができる。
【００６１】
本発明は、前記実装部は、複数の積層を有し、前記インダクタ線路は、前記複数の積層に設けられていることを特徴とする分波器とすることができる。本発明によれば、受信線路または送信線路と共通線路との電磁結合および橋絡容量を一層低減させることができる。
【００６２】
本発明は、前記インダクタ線路は、前記実装部に形成されグランドを接続するための複数のグランド端子に接続されていることを特徴とする分波器とすることができる。受信線路または送信線路と共通線路との電磁結合および橋絡容量を一層低減させることができる。
【００６３】
本発明は、前記直列共振器は複数の直列共振器であり、前記複数の直列共振器のうち一部の直列共振器に並列に第１インダクタが接続されていることを特徴とする分波器とすることができる。
【発明の効果】
【００６４】
本発明によれば、低損失化、高減衰量化および小型化の可能な分波器およびラダー型フィルタを提供することができる。
【発明を実施するための最良の形態】
【００６５】
以下、図面を参照に本発明の実施例について説明する。
【実施例１】
【００６６】
実施例１は、送信帯域が１９２０〜１９８０ＭＨｚであり受信帯域が２１１０〜２１７０ＭＨｚである分波器の例である。図８（ａ）は実施例１に係る分波器の回路構成図である。この分波器は、アンテナ端子Ａｎｔと送信端子Ｔｘとの間に送信用フィルタ１０(第１のフィルタ)が接続されている。同様にアンテナ端子Ａｎｔと受信用端子Ｒｘとの間に受信用フィルタ２０(第２のフィルタ)が接続されている。
【００６７】
図９は送信用フィルタ１０の回路構成を示す図である。図９を参照に、送信用フィルタ１０は複数の直列共振器Ｓ１ないしＳ４並びに並列共振器Ｐ１およびＰ２を有するラダー型フィルタである。そして、最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１に並列にインダクタＬ１が接続している。また、並列共振器Ｐ１、Ｐ２とグランドとの間にはインダクタＬＰ１が接続する。ここで、直列共振器Ｓ１ないしＳ４の容量値は各々２．８３ｐＦ、並列共振器Ｐ１およびＰ２の容量値は各々１．４１ｐＦ、インダクタＬ１およびＬＰ１のインダクタンスはそれぞれ３．０ｎＨおよび１．５５ｎＨとした。直列共振器Ｓ１とインダクタＬ１による減衰極および並列共振器Ｐ１およびＰ２による減衰極をともに受信帯域（２１１０〜２１７０ＭＨｚ）近傍に得られるようにインダクタンスを決めた。
【００６８】
図１０（ａ）は実施例１に係るフィルタのアンテナ端子Ａｎｔ側から入力したときの反射特性Ｓ１１、図１０（ｂ）は送信端子Ｔｘから入力したときの反射特性Ｓ２２を示す図である。図１０（ａ）を参照に、受信帯域（２１１０〜２１７０ＭＨｚ）におけるアンテナ端子Ａｎｔからみたインピーダンスは非常に大きい。一方、受信帯域における送信端子Ｔｘからみたインピーダンスは小さい。
【００６９】
図８（ａ）を参照に受信用フィルタ２０も送信用フィルタ１０と同様の回路構成を有するラダー型フィルタである。そして、アンテナ端子Ａｎｔ側の直列共振器Ｓ１´にインダクタＬ１´が接続し、並列共振器Ｐ１´およびＰ２´とグランドとの間にインダクタＬＰ１´が接続する。直列共振器Ｓ１´ないしＳ４´の容量値は各々２．０７ｐＦ、並列共振器Ｐ１´およびＰ２´の容量値は各々１．８７ｐＦ、インダクタＬ１´およびＬＰ１´のインダクタンスはそれぞれ２．３ｎＨおよび０．５５ｎＨとした。これらのインダクタンスは送信帯域（１９２０〜１９８０ＭＨｚ）近傍に減衰極が得られるように決めた。そして、受信用フィルタ２０の送信帯域におけるアンテナ端子Ａｎｔからみたインピーダンスは非常に大きい。一方、送信帯域における受信端子Ｒｘからみたインピーダンスは低い。
【００７０】
図８（ｂ）は比較例１に係る分波器の回路構成図である。比較例１に係る分波器は実施例１に係る分波器の送信用フィルタ１０が逆に接続している。つまり、インダクタＬ１´が並列に接続した直列共振器Ｓ１´が送信端子Ｔｘ側に接続している。その他の構成は実施例１に係る分波器と同じであり説明を省略する。
【００７１】
実施例１および比較例１に係る分波器の通過特性を評価した。図１１（ａ）は送信帯域での送信用フィルタ１０の通過特性を示した図であり、横軸は周波数であり縦軸は減衰量である。単体フィルタは送信用フィルタ１０単体での通過特性を示す。図１１（ｂ）は受信帯域での受信用フィルタ２０の通過特性を示した図である。単体フィルタは受信用フィルタ２０単体での通過特性を示す。
【００７２】
図１１（ａ）を参照に、実施例１および比較例１に係る分波器の送信用フィルタ１０は送信用フィルタ１０単体に比べ挿入損失が約０．４ｄＢ大きいものの、実施例１と比較例１では、ほとんど同じ挿入損失である。一方、図１１（ｂ）を参照に、実施例１に係る分波器の受信用フィルタ２０は受信用フィルタ２０単体に比べ挿入損失が約０．４ｄＢ大きく、比較例１に係る分波器の受信用フィルタ２０の挿入損失はさらに約０．８ｄＢ大きい。比較例１で受信用フィルタ２０の挿入損失が大きい原因は、送信用フィルタ１０のアンテナ端子Ａｎｔ側からの反射特性のインピーダンスが図１０（ｂ）のように低いため、アンテナ端子Ａｎｔから入力した信号の一部が送信用フィルタ１０に漏れてしまうためである。一方、実施例１では、送信用フィルタ１０のアンテナ端子Ａｎｔ側からの反射特性のインピーダンスが図１０（ａ）のように非常に大きいため、アンテナ端子Ａｎｔから入力した信号の一部の送信用フィルタ１０への漏洩を抑制できる。よって、受信用フィルタ２０の挿入損失を低減することができる。
【００７３】
実施例１に係る分波器は、送信用フィルタ１０(第１のフィルタ)および受信用フィルタ２０（第２のフィルタ）は複数の直列共振器Ｓ１ないしＳ４のうち一部の直列共振器Ｓ１にはインダクタＬ１が並列に接続し、最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１にインダクタＬ１が並列に接続している。このように、送信用フィルタ１０において、直列共振器Ｓ１に並列にインダクタＬ１を接続することで、受信用フィルタの受信帯域（相手フィルタの相手帯域）での挿入損失を小さくすることができる。これにより、整合回路が不要となり、実装面積を縮小し分波器を小型化することができる。また、送信用フィルタ１０において、直列共振器Ｓ１とインダクタＬ１とによる減衰極（反共振点）を受信帯域としているため、送信用フィルタ１０の受信帯域（自フィルタの相手帯域）での減衰量を大きくすることができる。さらに、送信用フィルタ１０において、直列共振器Ｓ１ないしＳ４の一部の共振器にインダクタを並列に接続することにより、従来技術２のように全部の直列共振器にインダクタを付加するのに比べ、送信、受信帯域より低周波数側での減衰量を大きくすることができる。受信用フィルタ２０においても同様である。実施例１のように、送信帯域と受信帯域が隣接する場合、送信用フィルタの通過帯域と受信用フィルタの通過帯域が隣接し、各々のフィルタの通過帯域の裾野が一部重なっている。よって、自フィルタの相手帯域での減衰量を大きくすることは重要である。
【００７４】
また、実施例１に係る分波器は、送信用フィルタ１０(第１のフィルタ)および受信用フィルタ２０（第２のフィルタ）の並列共振器Ｐ１およびＰ２とグランドとの間にインダクタＬＰ１が直列に接続されている。そして、並列共振器Ｐ１およびＰ２とインダクタＬＰ１による減衰極を受信帯域とする。これにより、自フィルタの相手帯域での減衰量を一層大きくすることができる。
【００７５】
さらに、並列共振器Ｐ１およびＰ２に直列に接続されたインダクタＬＰ１は、複数の並列共振器Ｐ１およびＰ２に接続される。このように、並列共振器とグランドとの間に設けられたインダクタをまとめることにより、受信（送信）帯域に減衰極を設けるためのインダクタンスの値を小さくできる。これにより、実装面積を小さくし、分波器の一層の小型化が可能となる。
【実施例２】
【００７６】
実施例２は、実施例１より挿入損失を改善するため、送信用フィルタ１０および受信用フィルタ２０の最もアンテナ端子Ａｎｔ側の直列共振器の容量値を他の直列共振器に比べ小さくした例である。実施例１に係る分波器と同様の構成の分波器において、直列共振器の好ましい関係について検討した。
【００７７】
まず、ラダー型フィルタの直列共振器の容量値の定義について説明する。図１２は直列共振器Ｓと並列共振器Ｐを１個ずつ配置したラダー型フィルタの基本区間である。図１３（ａ）に示したラダー型フィルタＦ１はアンテナ端子Ａｎｔと送信（受信）端子Ｔｘ／Ｒｘとの間に図１２の基本区間を４つ配置し、各区間同士のイメージインピーダンスが合うようにミラー接続される。各基本区間は図１３（ａ）の破線で示す。アンテナ端子Ａｎｔ側および送信（受信）端子Ｔｘ／Ｒｘ側の直列共振器Ｓ１およびＳ４以外の直列共振器Ｓ２およびＳ３は２つで１組となっており、Ｂ−Ｂで対称である。また、並列共振器Ｐ１およびＰ２は２つで１組となっており、Ａ−Ａで対称である。同様に並列共振器Ｐ３およびＰ４もＣ−Ｃで対称である。
【００７８】
一方、図１３（ｂ）に示したラダー型フィルタＦ２は直列共振器Ｓ１、Ｓ２３およびＳ４並びに並列共振器Ｐ１２およびＰ３４は各々１個ずつ接続している。フィルタＦ２の直列共振器Ｓ２３はフィルタＦ１の直列共振器Ｓ２およびＳ３をまとめたものであり、共振器Ｓ２３の容量値は共振器Ｓ２およびＳ３の各容量値の１／２倍である。同様に、共振器Ｐ１２は共振器Ｐ１とＰ２をまとめたものであり、共振器Ｐ１２の容量値は共振器Ｐ１およびＰ２の各容量値の２倍である。また、共振器Ｐ３４についても共振器Ｐ１２と同様である。これにより、フィルタＦ２はフィルタＦ１と同じ特性を得ることができる。
【００７９】
このように、ラダー型フィルタの回路構成は、フィルタＦ１のようなミラー接続の回路構成で表すことができる。そこで、直列共振器の容量値をミラー接続した共振器の容量値で表すこととする。図１３（ａ）を参照に、最もアンテナ端子Ａｎｔ側の共振器Ｓ１の容量値をＣ１、その他の直列共振器Ｓ２ないしＳ４の容量値の平均値をＣ２とする。直列共振器の数が異なる場合も同様である。なお、以下の説明では送信用フィルタ１０のＣ１、Ｃ２をＣｔ１、Ｃｔ２とし、受信用フィルタ２０のＣ１、Ｃ２をＣｒ１、Ｃｒ２とする。
【００８０】
図１４（ａ）ないし図１５（ｂ）は実施例１に係る分波器と同じ回路構成の分波器の受信用フィルタ２０のＣｒ１／Ｃｒ２を１とし、送信用フィルタ１０のＣｔ２＝２．８３ｐＦとしたとき、Ｃｔ１を変えた場合の送信用フィルタ１０および受信用フィルタ２０の特性を示した図である。図１４（ａ）はＣｔ１／Ｃｔ２に対し送信用フィルタ１０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での反射係数を示した図である。Ｃｔ１／Ｃｔ２が小さくなるほど、送信用フィルタ１０の受信帯域（自フィルタの相手帯域）の反射係数は１に近づく。図１４（ｂ）はＣｔ１／Ｃｔ２に対し受信用フィルタ２０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での挿入損失を示した図である。Ｃｔ１／Ｃｔ２が小さくなるほど、受信用フィルタ２０の受信帯域（相手フィルタの相手帯域）での挿入損失は小さくなる。これは、図１４（ａ）のように送信用フィルタ１０の反射係数が大きくなるためである。図１４（ｃ）はＣｔ１／Ｃｔ２に対し送信用フィルタ１０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での減衰量を示した図である。Ｃｔ１／Ｃｔ２が小さくなるほど、送信用フィルタ１０の受信帯域（自フィルタの相手帯域）の減衰量は大きくなる。このように、図１４（ａ）ないし図１４（ｃ）の図では、Ｃｔ１／Ｃｔ２が小さくなると分波器としての特性は向上する。
【００８１】
図１５（ａ）は、Ｃｔ１／Ｃｔ２に対し送信用フィルタ１０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での挿入損失を示した図である。Ｃｔ１／Ｃｔ２が０．５より小さくなると、送信用フィルタ１０の送信帯域（自フィルタの自帯域）の低周波端の挿入損失が大きくなる。そしてＣｔ１／Ｃｔ２が０．３以下になると、挿入損失が急激に大きくなる。図１５（ｂ）は、Ｃｔ１／Ｃｔ２に対し送信用フィルタ１０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での反射係数を示した図である。Ｃｔ１／Ｃｔ２が０．５より小さくなると、送信用フィルタ１０の送信帯域（自フィルタの自帯域）の低周波端の反射係数は大きくなる。そしてＣｔ１／Ｃｔ２が０．３以下になると、反射係数は急激に大きくなる。このように、Ｃｔ１／Ｃｔ２が０．３以下で送信帯域の低周波端の挿入損失が急激に大きくなるのは、送信用フィルタ１０の整合が大幅に悪化することに起因する。
【００８２】
図１６（ａ）ないし図１７（ｂ）は実施例１に係る分波器と同じ回路構成の分波器の送信用フィルタ１０のＣｔ１／Ｃｔ２を０．６とし、受信用フィルタ２０のＣｒ２＝２．０７ｐＦとしたとき、Ｃｒ１を変えた場合の受信用フィルタ２０および送信用フィルタ１０の特性を示した図である。図１６（ａ）はＣｒ１／Ｃｒ２に対し受信用フィルタ２０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での反射係数を示した図である。図１６（ｂ）はＣｒ１／Ｃｒ２に対し送信用フィルタ１０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での挿入損失を示した図である。図１６（ｃ）はＣｒ１／Ｃｒ２に対し受信用フィルタ２０の送信帯域端（１９２０ＭＨｚおよび１９８０ＭＨｚ）での減衰量を示した図である。図１４（ａ）ないし図１４（ｃ）の結果と同様に、受信用フィルタ２０のＣｒ１／Ｃｒ２が小さくなるほど、受信用フィルタ２０の送信帯域（自フィルタの相手帯域）の反射係数は１に近づく。これにより送信用フィルタ１０の送信帯域（相手フィルタの相手帯域）の挿入損失は小さくなる。また、受信用フィルタ２０の送信帯域（自フィルタの相手帯域）の減衰量は大きくなる。
【００８３】
一方、図１７（ａ）は、Ｃｒ１／Ｃｒ２に対し受信用フィルタ２０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での挿入損失を示した図である。図１７（ｂ）は、Ｃｒ１／Ｃｒ２に対し受信用フィルタ２０の受信帯域端（２１１０ＭＨｚおよび２１７０ＭＨｚ）での反射係数を示した図である。図１５（ａ）および図１５（ｂ）と同様に、受信用フィルタ２０のＣｒ１／Ｃｒ２が０．５より小さくなると、受信用フィルタ２０の受信帯域（自フィルタの自帯域）の反射係数は大きくなり、受信用フィルタ２０の受信帯域（自フィルタの自帯域）の低周波端の挿入損失が大きくなる。そしてＣｒ１／Ｃｒ２が０．３以下になると、挿入損失が急激に大きくなる。これは、受信用フィルタ２０の整合が大幅に悪化することに起因する。
【００８４】
実施例２においては、送信用フィルタ１０および受信用フィルタ２０であるラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、最もアンテナ端子側の直列共振器の容量値をＣ１、ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、Ｃ１／Ｃ２を１より小さくする。実施例１に係る分波器では、整合回路が不要となり分波器を小型化することができ、さらに、フィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができた。しかし、これだけでは、まだフィルタの帯域内損失あるいは相手帯域の減衰量が十分でない場合がある。そこで、実施例２のようにＣ１／Ｃ２を１より小さくすることにより、相手フィルタの相手帯域の挿入損失を改善しフィルタ単体の挿入損失に近づけることができる。さらに、自フィルタの相手帯域の減衰量も一層大きくすることができる。
【００８５】
さらに、実施例２においては、Ｃ１／Ｃ２を０．３より大きくする。これにより、自フィルタの帯域での整合の悪化を抑制でき低損失を確保できる。以上より、０．３＜Ｃ１／Ｃ２＜１．０が好ましい。また、自フィルタの帯域での整合の悪化を一層抑制するため、０．５＜Ｃ１／Ｃ２＜１．０が一層好ましい。
【実施例３】
【００８６】
図１８（ａ）は実施例３に係る分波器の回路構成を示した図である。図８（ａ）の実施例１に対し、送信用フィルタ１０ａの直列共振器Ｓ１ないしＳ４にはインダクタが接続していない。また、送信用フィルタ１０ａとアンテナ端子Ａｎｔとの間に整合回路３０ａが接続する。その他の構成は図８（ａ）と同じであり説明を省略する。
【００８７】
図１８（ｂ）は実施例３の変形例に係る分波器の回路構成を示した図である。図８（ａ）の実施例１に対し、受信用フィルタ２０ａの直列共振器Ｓ１´ないしＳ４´にはインダクタが接続していない。また、受信用フィルタ２０ａとアンテナ端子Ａｎｔとの間に整合回路３０ｂが接続する。その他の構成は図８（ａ）と同じであり説明を省略する。整合回路３０ａおよび３０ｂはインダクタやコンデンサを用いた集中定数回路、またはストリップラインまたはマイクロストリップラインを用いた分布定数回路で形成される。
【００８８】
実施例３およびその変形例においても、最もアンテナ端子Ａｎｔ側の直列共振器にインダクタを並列に接続したラダー型フィルタに対し、フィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。相手フィルタはラダー型フィルタ以外のフィルタであってもよい。また、整合回路３０ａ、３０ｂは相手帯域のインピーダンスを高くする機能があれば整合回路以外であっても良い。このように、送信用フィルタ（第１のフィルタ）および受信用フィルタ（第２のフィルタ）の少なくとも一方が、並列共振器と複数の直列共振器を有し、複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子側の直列共振器はインダクタが並列に接続したラダー型フィルタであれば良い。
【実施例４】
【００８９】
図１９は実施例４に係る分波器の回路構成を示す図である。実施例４に係る分波器は、図８（ａ）の実施例１の回路構成に加え、受信用フィルタ２０ｃの受信端子Ｒｘ側の直列共振器Ｓ４´に並列にインダクタンス２．３ｎＨのインダクタＬ４´を接続する。共振器Ｓ４´とインダクタＬ４´により減衰極（反共振点）を送信帯域近傍に形成する。また、送信用フィルタ１０および受信用フィルタ２０ｃにおいて、Ｃｒ１／Ｃｒ２＝１．０、Ｃｔ１／Ｃｔ２＝０．６とした。その他の回路構成は図８（ａ）の実施例１と同じであり説明を省略する。また、比較例４は、実施例４でインダクタＬ４´を接続していない分波器である。
【００９０】
図２０は実施例４および比較例２に係る分波器の受信用フィルタ２０ｃおよび２０の周波数に対する減衰量を示す図である。実施例４は比較例４に対し、特に送信帯域（１９２０ＭＨｚから１９８０ＭＨｚ）において、減衰量が大きく改善している。このように、受信用フィルタ２０ｃ（ラダー型フィルタ）は最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１に加えその他の直列共振器の一部(直列共振器Ｓ４´)にもインダクタＬ４´が並列に接続されている。このように、分波器を構成する少なくとも１つのラダー型フィルタを、最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１に加え、他の直列共振器の一部に設けても良い。これにより、自フィルタの相手帯域の減衰量を一層大きくすることができる。
【００９１】
インダクタを付加する直列共振器は受信端子Ｒｘ側に限られず他の直列共振器Ｓ２´またはＳ３´であっても良い。また、受信用フィルタ２０に限られず送信側フィルタ１０であっても良い。これらにおいても、同様の効果が得られる。
【００９２】
実施例１ないし４において共振器は弾性表面波共振器または圧電薄膜共振器を用いることが好ましい。また、直列共振器が４個、並列共振器が２個の例であったが、これに限られるものではない。
【００９３】
図９のラダー型フィルタである送信用フィルタ１０は、並列共振器Ｐ１、Ｐ２と複数の直列共振器Ｓ１ないしＳ４を有し、複数の直列共振器のうち一部の直列共振器Ｓ１にはインダクタＬ１が並列に接続し、最もアンテナ端子Ａｎｔに接続する端子側の直列共振器Ｓ１はインダクタＬ１が並列に接続している。また、並列共振器Ｐ１およびＰ２とグランドとの間にインダクタＬＰ１が直列に接続している。このラダー型フィルタである送信用フィルタ１０を分波器に用いることにより、整合回路が不要となり分波器を小型化することができ、さらに、フィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【実施例５】
【００９４】
実施例５はＷ−ＣＤＭＡ／ＵＭＴＳ方式（送信帯域：１９２０〜１９８０ＭＨｚ、受信帯域：２１１０〜２１７０ＭＨｚ）に用いられる受信用フィルタの例である。まず、直列共振器に並列にインダクタを接続した場合の通過特性について説明する。図２１（ａ）のように、共振周波数が約２１４５ＭＨｚで静電容量が１．３１ｐＦである直列共振器Ｓ１´の回路Ａと、図２１（ｂ）のように、この直列共振器Ｓ１´に並列に３．７ｎＨの第１インダクタＬ１´を接続した回路Ｂとの通過特性の計算結果を図２１（ｃ）に示す。図２１（ｃ）を参照に、回路Ａでは、直列共振器Ｓ１´の共振点（約２１４５ＭＨｚ）の高周波側に反共振点が形成されている。一方、回路Ｂでは、直列共振器Ｓ１´の共振点の低周波側に反共振の減衰極が新たに形成される。このように、直列共振器Ｓ１´に第１インダクタＬ１´を並列に接続することにより、直列共振器Ｓ１´の低周波側である約１９６０ＭＨｚに減衰極を形成することができる。
【００９５】
次に、図２２（ａ）から図２２（ｃ）のフィルタＡからＣの通過特性を計算した。図２２（ａ）を参照に、フィルタＡは、複数の直列共振器Ｓ１´からＳ４´と複数の並列共振器Ｐ１´からＰ２´を有するラダー型フィルタである。直列共振器Ｓ１´の静電容量は１．３１ｐＦ、直列共振器Ｓ２´からＳ４´の静電容量は１．７４ｐＦ、並列共振器Ｐ１´およびＰ２´の静電容量は２．７９ｐＦである。図２２（ｂ）を参照に、フィルタＢはフィルタＡに加え、並列共振器Ｐ１´およびＰ２´のグランド側を共通に接続し、該グランド側とグランドとの間に０．２４ｎＨの第２インダクタＬＰ１´が接続されている。図２２（ｃ）を参照に、フィルタＣはフィルタＢに加え、複数の直列共振器Ｓ１からＳ４の一部である直列共振器Ｓ１´に並列に３．７ｎＨの第１インダクタＬ１´が接続されている。
【００９６】
図２３はフィルタＡからＣの通過特性を示す図である。図２３を参照に、フィルタＡに対し、フィルタＢは第２インダクタＬＰ１´を接続することにより、通過帯域の低周波側の約１９６０ＭＨｚに減衰極が新たに形成される。さらに、フィルタＣはフィルタＢに対し、第１インダクタＬ１´を接続することにより、約１９６０ＭＨｚにさらに減衰極が形成される。また、第２インダクタＬＰ１´および第１インダクタＬ１´を接続することによる通過帯域における挿入損失の劣化はない。つまり低損失を維持している。このように、直列共振器Ｓ１´に第１インダクタＬ１´が並列に接続されることにより直列共振器Ｓ１´の共振点よりも低周波側に生じる反共振の減衰極と、ラダー型フィルタにおいて並列共振器Ｐ１´およびＰ２´がグランド側で共通接続された後にグランドとの間に第２インダクタＬＰ１´が直列に接続されることにより通過帯域よりも低周波側に生じる減衰極とが略一致している。これにより、通過帯域の低損失を維持しつつ、受信フィルタの通過帯域の低周波側の１９２０から１９８０ＭＨｚ（阻止帯域）の減衰量を大きくできる。
【００９７】
なお、第１インダクタＬ１´を接続することにより生じる減衰極と、第２インダクタＬＰ１´を接続することにより生じる減衰極とが略一致している、とは、所定の阻止帯域（実施例５では送信帯域：１９２０から１９８０ＭＨｚ）において、第２インダクタＬＰ１´を接続することにより生じる減衰極に対し、さらに第１インダクタＬ１´を接続することにより、減衰極の減衰量が５ｄＢ以上向上する程度に減衰極が一致する場合をいう。例えば、実施例５においては、図２３を参照に、フィルタＢの第２インダクタＬＰ１´を接続した場合の阻止帯域での減衰極の減衰量は約４４ｄＢであるのに対し、フィルタＣのように、さらに第１インダクタＬ１´を接続することにより阻止帯域での減衰極の減衰量は約６６ｄＢとなり、減衰量が５ｄＢ以上向上している。このように、２つの減衰極は略一致している。一方、従来技術５においては、特許文献５の図１０、図１１のように、有極用インダクタを接続しただけの特性（ケースＮｏ．１）と直列共振器に並列にインダクタとキャパシタとを接続した特性（ケースＮｏ．２、３）を比較すると、通過帯域の低周波側の減衰量の改善は５ｄＢ以下である。これは、２つの減衰極が略一致するように設計されていないためである。
【実施例６】
【００９８】
実施例６は、Ｗ−ＣＤＭＡ／ＵＭＴＳ方式に用いられる送信用フィルタの例である。まず、直列共振器に並列にインダクタを接続した場合の通過特性について説明する。図２４（ａ）のように、共振周波数が約１９６０ＭＨｚで静電容量が１．７４ｐＦである直列共振器Ｓ１の回路Ｃと、図２４（ｂ）のように、この直列共振器Ｓ１に並列に４．６ｎＨの第１インダクタＬ１を接続した回路Ｄとの通過特性の計算結果を図２４（ｃ）に示す。図２４（ｃ）を参照に、回路Ｃでは、直列共振器Ｓ１の共振点（約１９６０ＭＨｚ）の高周波側に反共振点（約２０２０ＭＨｚ）が形成されている。回路Ｄでは、反共振点の周波数がさらに高周波側にシフトし約２１４０ＭＨｚに反共振点が形成される。このように、直列共振器Ｓ１に第１インダクタＬ１を並列に接続することにより、直列共振器Ｓ１の反共振点（減衰極）をより高周波側に形成することができる。
【００９９】
図２５（ａ）から図２５（ｃ）のフィルタＤからＦの通過特性を計算した。図２５（ａ）を参照に、フィルタＤは、複数の直列共振器Ｓ１からＳ３と複数の並列共振器Ｐ１からＰ２を有するラダー型フィルタである。直列共振器Ｓ１、Ｓ２、Ｓ３の静電容量はそれぞれ１．７４ｐＦ、１．３４ｐＦ、２．６７ｐＦ、並列共振器Ｐ１´およびＰ２´の静電容量は１．６ｐＦである。図２５（ｂ）を参照に、フィルタＥはフィルタＤに加え、並列共振器Ｐ１およびＰ２のグランド側を共通に接続し、該グランド側とグランドとの間に１．２８ｎＨの第２インダクタＬＰ１が接続されている。図２５（ｃ）を参照に、フィルタＦはフィルタＥに加え、複数の直列共振器Ｓ１からＳ３の一部である直列共振器Ｓ１に並列に４．６ｎＨの第１インダクタＬ１´が接続されている。
【０１００】
図２６はフィルタＤからＦの通過特性を示す図である。図２６を参照に、フィルタＤに対し、フィルタＥは第２インダクタＬＰ１を接続することにより、通過帯域の高周波側の約２１４０ＭＨｚに減衰極が形成される。さらに、フィルタＦはフィルタＥに対し、第１インダクタＬ１を接続することにより、約２１４０ＭＨｚにさらに減衰極が形成される。また、第２インダクタＬＰ１および第１インダクタＬ１を接続することによる通過帯域における挿入損失の劣化はない。つまり低損失を維持している。このように、直列共振器Ｓ１に第１インダクタＬ１が並列に接続されることにより高周波側にシフトした直列共振器Ｓ１の反共振の減衰極と、ラダー型フィルタにおいて並列共振器Ｐ１およびＰ２がグランド側で共通接続された後にグランドとの間に第２インダクタＬＰ１が直列に接続されることにより通過帯域よりも高周波側に生じる減衰極とが略一致している。これにより、通過帯域の低損失を維持しつつ、送信フィルタの通過帯域の高周波側の２２１０から２１７０ＭＨｚの減衰量を大きくできる。
【０１０１】
なお、第１インダクタＬ１を接続することによりシフトした減衰極と、第２インダクタＬＰ１を接続することにより生じる減衰極とが略一致している、とは、所定の阻止帯域（実施例６では受信帯域：２２１０から２１７０ＭＨｚ）において、第２インダクタＬＰ１を接続することにより生じた減衰極に対し、さらに第１インダクタＬ１を接続することにより、減衰極の減衰量が５ｄＢ以上向上する程度に減衰極が一致する場合をいう。例えば、実施例６においては、図２６を参照に、フィルタＥの第２インダクタＬＰ１を接続した場合の阻止帯域での減衰極の減衰量は約３５ｄＢに対し、フィルタＦのように、さらに第１インダクタＬ１を接続することにより阻止帯域での減衰極の減衰量は約５６ｄＢとなり、減衰量が５ｄＢ以上向上している。このように、２つの減衰極は略一致している。一方、従来技術５においては、実施例５で説明したのと同様に、有極用インダクタを接続しただけの特性と直列共振器に並列にインダクタとキャパシタとを接続した特性とを比較すると、通過帯域の高周波側の減衰量の改善は５ｄＢ以下である。これは、２つの減衰極が略一致するように設計されていないためである。
【０１０２】
実施例５および実施例６は、Ｗ−ＣＤＭＡ／ＵＭＴＳ方式以外の用途にも用いることができる。しかしながら、実施例５および実施例６によれば、第１インダクタＬ１またはＬ１´と第２インダクタＬＰ１またはＬＰ１´により減衰極を形成するため、減衰極を通過帯域より離れて形成することができる。よって、Ｗ−ＣＤＭＡ／ＵＭＴＳ方式のように、受信帯域と送信帯域が離れている場合、実施例５および６を用いることが特に有効である。
【０１０３】
図２７のように、送信用フィルタにおいて、並列共振器Ｐ１およびＰ２にそれぞれインダクタＬＰ２およびＬＰ３が接続した場合、約２１４０ＭＨｚに減衰極を形成しようとすると、インダクタＬＰ２およびＬＰ３のインダクタンスはそれぞれ４．３ｎＨが必要となる。例えば、このインダクタＬＰ２およびＬＰ３をパッケージ内の線路パターンで形成しようとした場合、パッケージサイズの縮小化の妨げとなってしまう。また、２つのインダクタ間の電磁結合により特性が劣化しやすくなる。このように、第２インダクタは２以上の並列共振器に共通に接続されることが好ましい。
【０１０４】
図２８（ａ）および図２８（ｂ）に示すフィルタＨおよびＩについて通過特性を計算した。図２８（ａ）に図示したフィルタＨは図２５（ｃ）のフィルタＦと同じ構成であり、複数の直列共振器Ｓ１からＳ３にうち１つの直列共振器Ｓ１に第１インダクタＬ１が並列に接続されている。図２８（ｂ）を参照に、フィルタＨに加え、直列共振器Ｓ２に並列に９．２ｎＨの第１インダクタＬ２、直列共振器Ｓ３に並列に４．６ｎＨの第１インダクタＬ３がそれぞれ接続されている。このように、直列共振器Ｓ１からＳ３の全てに第１インダクタＬ１からＬ３が並列に接続されている。
【０１０５】
図２９を参照に、フィルタＩはフィルタＨに比べ低周波数側（約１３００ＭＨｚ以下）で減衰量が劣化している。このように、第１インダクタＬ１からＬ３を直列共振器Ｓ１からＳ３に全て設けると低周波側の減衰量が劣化してしまう。さらに、阻止帯域に減衰極を形成するのに、大きなインダクタが多数必要になり、低コスト化、小型化には不向きである。特に、低周波側の減衰量の劣化を抑制するためには、第１インダクタは複数の直列共振器Ｓ１からＳ３の一部に接続されることが好ましい。さらに、フィルタＨのように、複数の直列共振器Ｓ１からＳ３のうち第１インダクタＬ１が並列に接続されない直列共振器Ｓ２およびＳ３が２つ以上あることがより好ましい。
【実施例７】
【０１０６】
実施例７は、第２インダクタが共通に接続される並列共振器がラダー型フィルタが有する複数の並列共振器の一部の例である。図３０を参照に、実施例７に係るラダー型フィルタは、複数の直列共振器Ｓ５からＳ８および複数の並列共振器Ｐ３からＰ５を有している。複数の直列共振器Ｓ５からＳ８の一部である直列共振器Ｓ４に並列に第１インダクタＬ４が接続されている。並列共振器Ｐ３およびＰ４のグランド側を共通に接続し、該グランド側とグランドとの間に第２インダクタＬＰ４が接続されている。さらに、並列共振器Ｐ５のグランド側とグランドとの間にインダクタＬＰ５が接続されている。第１インダクタＬ４および第２インダクタＬＰ４のインダクタンスは、第１インダクタＬ４と第２インダクタＬＰ４とによる減衰極により、１つの減衰極が形成されるように設定される。好ましくは２つの減衰極がほぼ一致するように設定される。これにより、形成された減衰極での減衰量を大きくすることができる。
【０１０７】
実施例５から実施例７において、直列共振器および並列共振器の数は任意に設定できる、また、第１インダクタＬ１、Ｌ１´またはＬ４を接続する直列共振器Ｓ１、Ｓ１´またはＳ５に限られず任意の直列共振器とすることができる。また、第２インダクタＬＰ１、ＬＰ１´またはＬＰ４を接続する並列共振器は複数の並列共振器と共通に接続していれば良く、実施例５および実施例６のように、ラダー型フィルタを構成する複数の並列共振器の全部であってもよいし、実施例７のようにする複数の並列共振器の一部であってもよい。第２インダクタを接続する並列共振器は複数の並列共振器の全てと共通に接続する場合の方が、必要なインダクタの数と値を小さくできる。
【０１０８】
実施例５から実施例７によれば、第１インダクタＬ１、Ｌ１´またはＬ４と第２インダクタＬＰ１、ＬＰ１´またはＬＰ４とを設けることで、図２３および図２６に示したように、低損失でかつ阻止帯域の減衰量を大きくすることができる。また、第２インダクタＬＰ１、ＬＰ１´またはＬＰ４が２つ以上の並列共振器に共通に接続されているため小型化、低コスト化が容易となる。さらに、第１インダクタＬ１、Ｌ１´またはＬ４が複数の直列共振器の一部に接続されているため、図２９に示したように低周波側の広帯域における減衰量の悪化を抑制することができる。
【実施例８】
【０１０９】
実施例８は、直列共振器または並列共振器の少なくとも１つを複数の共振器に分割され互いに直列接続または並列接続されている例である。図３１（ａ）を参照に、実施例６のフィルタＦに対し、直列共振器Ｓ１が２つの共振器に分割され、２つの共振器が互いに直列接続されている。図３１（ｂ）を参照に、実施例６のフィルタＦに対し、直列共振器Ｓ１が２つの共振器に分割され、２つの共振器が互いに並列接続されている。図３１（ｃ）を参照に、実施例６のフィルタＦに対し、並列共振器Ｐ１が２つの共振器に分割され、２つの共振器が互いに直列接続されている。図３１（ｄ）を参照に、実施例６のフィルタＦに対し、並列共振器Ｐ１が２つの共振器に分割され、２つの共振器が互いに並列接続されている。
【０１１０】
実施例８によれば、耐電力性、相互変調歪（ＩＭＤ：Inter Moduration Distortion)等の線形性を向上させることができる。分割された２つの共振器は分割前の１つの共振器と静電容量が不変であることが好ましい。なお、分割する共振器は直列共振器Ｓ１、並列共振器Ｐ１に限られず、任意の直列共振器および並列共振器とすることができる。また、複数の直列共振器および並列共振器を分割しても良い。
【実施例９】
【０１１１】
実施例９は実施例５のフィルタＣを積層パッケージに実装した例である。図３２は、３．７ｎＨの第１インダクタＬ１´として用いる集積型受動素子ＩＰＤ（Integrated Passive Device)チップ１１９の平面図である。例えば石英等の絶縁性または半導体の基板８０上に、第１インダクタとしてスパイラルコイル８２が例えば銅等の低抵抗金属を用い形成される。スパイラルコイル８２の両端はパッド８４に接続される。パッド８４にはフェースダウン実装のためのバンプ８６が形成される。スパイラルコイル８２が接続されていないパッド８４にもダミーバンプ８８が形成される。ダミーバンプ８８は電気的接続を目的としないが、機械的接続を目的とするバンプである。バンプ８６およびダミーバンプ８８は例えば金等で形成される。
【０１１２】
図３３は直列共振器Ｓ１´からＳ４´及び並列共振器Ｐ１´からＰ２´を形成したフィルタチップ１１８の平面図である。なお、圧電膜９４の下の下部電極９２は外周を破線で示している。図３３を参照に、例えばシリコン基板９０上に、下部電極９２、圧電膜９４および上部電極９６が積層し形成される。下部電極９２および上部電極９６にはフェースダウン実装のためのバンプ９８が形成される。圧電膜９４を挟み上部電極９６と下部電極９２とが対向する領域が共振部９９である。下部電極９２および上部電極９６は例えばＲｕ、Ｍｏ、Ｗ、Ｐｔ等の金属膜で形成される。圧電膜９４は例えばＡｌＮ、ＺｎＯ等の圧電膜で形成される。このような圧電薄膜共振器の共振周波数は、下部電極９２、圧電膜９４および上部電極９６の厚さと厚さ方向の縦振動の伝搬速度により設定することができる。
【０１１３】
図３４（ａ）および図３４（ｂ）はＩＰＤチップ１１９およびフィルタチップ１１８を積層パッケージ１１０に実装した図である。図３４（ａ）は、実施例９に係るフィルタの平面図（キャップ１１７は図示していない）である。積層パッケージ１１０のベース層１１２の表面（ダイアタッチ面）にＩＰＤチップ１１９およびフィルタチップ１１８がフェースダウン実装されている。図３４（ｂ）は図３４（ａ）のＡ−Ａ断面図である。積層パッケージ１１０は、例えばセラッミクからなる絶縁層であるキャビティ層１１３、ベース層１１２および１１１が積層されて形成されている。キャビティ層１１３上には金属製のキャップ１１７（メタルリッド）が密着され、フィルタチップ１１８およびＩＰＤチップ１１９を気密封止するキャビティを形成する。フィルタチップ１１８およびＩＰＤチップ１１９はベース層１１２の表面にバンプ１２１を用いフェースダウン実装される。
【０１１４】
ベース層１１２および１１１の表面には導電性の線路パターン１１５が形成されている。ベース層１１１の裏面には導電性のフットパッド１１４が形成される。ベース層１１１表面の線路パターン１１５とベース層１１２表面の線路パターン１１５とはベース層１１２を貫通する導電性材料が埋め込まれたビア１０９により電気的に接続される。同様に、ベース層１１１の表面の線路パターン１１５とフットパッド１１４とはベース層１１１を貫通するビア１０９により接続される。フットパッド１１４とフィルタチップ１１８およびＩＰＤチップ１１９とは、ビア１０９および線路パターン１１５を介して接続される。０．２４ｎＨの第２インダクタＬＰ１´はベース層１１２表面の線路パターン１１５、ベース層１１２を貫通するビア１０９、ベース層１１１表面の線路パターン１１５、ベース層１１１を貫通するビア１０９を用いて形成される。
【０１１５】
実施例９では、第１インダクタＬ１´をＩＰＤチップ１１９で形成する。ＩＰＤチップ１１９で形成されたインダクタは高Ｑであり、かつ小型、低背とすることができる。よって、ＩＰＤチップ１１９を用いることにより高性能かつ小型化可能なフィルタを提供することができる。第１インダクタＬ１´はＩＰＤチップ１１９以外にもチップインダクタを用いることもできる。チップインダクタは積層パッケージ１１０のベース層１１２の表面に実装してもよいが、積層パッケージ１１０の外に設けても良い。チップインダクタは高Ｑであり低コストである。よって、チップインダクタを用いることにより高性能かつ低コストなフィルタを提供することができる。
【０１１６】
第２インダクタＬＰ１´として、積層パッケージ１１０（実装部）に形成された線路パターン１１５およびビア１０９を用いるため、小型化、低コスト化可能なフィルタを提供することができる。なお、実施例９では、実装部として積層パッケージ１１０を例に説明したが、実装部はフィルタチップ１１８およびＩＰＤチップ１１９を実装する機能を有していればよく、積層基板等の基板を用いることもできる。
【０１１７】
直列共振器Ｓ１´からＳ４´および並列共振器Ｐ１´からＰ２´として圧電薄膜共振器を用いた例であったが、圧電薄膜共振器としては図１（ａ）または図１（ｂ）で示したものを用いることができる。また、図２に示した弾性表面波共振器を用いることもできる。さらに弾性境界波共振器を用いることもできる。これらの共振器は高Ｑで小型化、低コスト化が可能である。よって、これらを用いることにより高性能、小型かつ低コストなフィルタを提供することができる。
【０１１８】
図３５（ａ）および図３５（ｂ）が弾性境界波共振器を示した図である。図３５（ａ）の平面図のように、圧電基板１００上にＩＤＴとＩＤＴの両側に反射器Ｒ０とが設けられている。ＩＤＴには出力端子Ｏｕｔ、入力端子Ｉｎである入出力パッド１０８が接続されている。図３５（ｂ）は図３５（ａ）のＡ−Ａ断面図である。圧電基板１００上に例えば銅からなる電極１０２が設けられ、電極１０２上に２種類の絶縁膜として例えば酸化シリコン膜１０４および酸化アルミニウム膜１０６が設けられている。共振周波数は弾性表面波共振器と同様に、弾性波の伝搬速度と電極１０２の周期により設定することができる。
【実施例１０】
【０１１９】
実施例１０は実施例５から実施例９のフィルタを用い、分波器を形成した例である。図３６は実施例５のフィルタＣを受信用フィルタ２０、実施例６のフィルタＦを送信用フィルタ１０に用いた分波器の回路図である。送信用フィルタ１０が共通端子Ａｎｔと送信端子Ｔｘとの間、受信用フィルタ２０が共通端子Ａｎｔと受信端子Ｒｘとの間に接続される。図３７は実施例１０の送信用フィルタ１０および受信用フィルタ２０の通過特性を示す図である。実施例１０は図３６の構成に限られず、共通端子Ａｎｔに接続する２つのフィルタ１０、２０を具備し、２つのフィルタ１０、２０の少なくとも一方を実施例５から９のいずれかのフィルタとすることができる。これにより、分波器において、実施例５から実施例９とフィルタと同様の効果を奏することができる。
【０１２０】
２つのフィルタ１０、２０のうち高周波側のフィルタである受信用フィルタ２０を実施例５のフィルタＣとすることができる。これにより、受信用フィルタ２０の通過帯域の低周波側に位置するもう１つのフィルタである送信用フィルタ１０の通過帯域での受信用フィルタ２０の減衰量を大きくすることができる。また、２つのフィルタ１０、２０のうち低周波側のフィルタである送信用フィルタ１０を実施例６のフィルタＦとすることができる。これにより、送信用フィルタ１０の通過帯域の高周波側に位置するもう１つのフィルタである受信用フィルタ２０の通過帯域での送信用フィルタ１０の減衰量を大きくすることができる。特に、図３７のように、送信用フィルタ１０と受信用フィルタ２０との通過領域の裾野が重ならない程度に通過領域が離れている場合、相手帯域に減衰極を形成できるため有効である。
【０１２１】
さらに、実施例１のように、２つのフィルタ１０、２０のうちいずれか一方のラダー型フィルタにおいて、最も共通端子Ａｎｔ側の共振器は直列共振器Ｓ１またはＳ１´であり、直列共振器Ｓ１またはＳ１´に並列に第１インダクタＬ１またはＬ１´が接続されている構成とすることができる。また、２つのフィルタ１０、２０はいずれもラダー型フィルタであり、いずれも最も共通端子Ａｎｔ側の共振器は直列共振器Ｓ１およびＳ１´であり、直列共振器Ｓ１およびＳ１´に並列に第１インダクタＬ１およびＬ１´が接続されている構成とすることができる。これらの構成によれば、実施例１と同様に、整合回路を不要とすることもできる。よって分波器を小型化することができる。また、フィルタの帯域内損失を小さく相手帯域の減衰量を大きくすることができる。
【実施例１１】
【０１２２】
実施例１０の分波器を積層パッケージを用い形成した場合の課題について説明する。実施例９の図３４（ｂ）を用い説明したように、第２インダクタＬＰ１およびＬＰ１´は積層パッケージ１１０の線路パターン１１５およびビア１０９により形成される。積層パッケージ１１０のベース層１１１、１１２には、第２インダクタＬＰ１およびＬＰ１´以外にも、フィルタチップ１１８やＩＰＤチップ１１９を接続する線路パターン１１５、ビア１０９、フットパッド１１４が形成される。これらは信号線またはグランド線として用いられる。その結果。共通端子Ａｎｔには寄生容量が付加され、共通端子Ａｎｔから各フィルタをみたインピーダンスが容量性側にシフトしてしまう。このため整合が悪くなってしまう。
【０１２３】
図３８は実施例１１に係る分波器の回路図である。整合回路３０ｃとして７ｎＨの第３インダクタＬＡ１が共通端子Ａｎｔとグランドとの間に接続されている。その他の構成は実施例１０の図３６と同じである。図３９（ａ）は実施例１０と実施例１１との共通端子Ａｎｔからフィルタを見たインピーダンスを示すスミスチャートである。図３９（ａ）のように、実施例１０においてはインピーダンス性が容量性側にシフトしているが、実施例１１は実施例１０に比べ矢印のようにインピーダンスが誘導性側にシフトし改善している。図３９（ｂ）は送信用フィルタ１０および受信用フィルタ２０の通過帯域の拡大図である。実施例１１は共通端子から各フィルタ１０、２０をみたインピーダンスが改善しているため、図３９（ｂ）のように通過帯域の挿入損失が改善する。
【０１２４】
さらに、整合回路３０ｃはハイパスフィルタ（ＨＰＦ）であるため、特に低周波側であるＤＣ近傍の減衰量を改善することができる。例えば、実施例１０および実施例１１の１００ＭＨｚでの減衰量はそれぞれ約３５ｄＢおよび約５５ｄＢである。このように、共通端子Ａｎｔと２つのフィルタ１０、２０のうち少なくとも一方との間にハイパスフィルタとして機能する整合回路３０ｃを設けることが好ましい。これにより、整合回路を付加したフィルタ１０または２０のＤＣ近傍の減衰量を大きくすることができる。
【０１２５】
さらに、実施例１１のように整合回路３０ｃを１つの第３インダクタＬＡ１で形成できるため、低損失、小型化、低コスト化が可能となる。実施例１１においては、実施例２のように、第１インダクタＬ１（またはＬ１´）が並列に接続された最も共通端子Ａｎｔ側の直列共振器Ｓ１（またはＳ１´）静電容量を他の直列共振器Ｓ２およびＳ３（またはＳ２´からＳ４´）より小さくすることが好ましい。これにより、共通端子Ａｎｔ側から見たインピーダンスの整合をとりやすくすることができる。ハイパスフィルタとして機能する整合回路３０ｃとしては実施例１１の例に限られない。例えば、直列にキャパシタ、並列にインダクタをそれぞれ１つ以上設けた整合回路も使用することができる。
【実施例１２】
【０１２６】
実施例１２は、実施例１１を積層パッケージに実装した例である。図４０（ａ）は実施例１２に係る分波器の上視図（キャップは図示していない）であり、図４０（ｂ）は図４０（ａ）のＡ−Ａ断面図である。積層パッケージ１１０のベース層１１２の表面にＩＰＤチップ１３０、送信用フィルタチップ１２４および受信用フィルタチップ１２３がフェースダウン実装されている。その他の構成は図３４と同じであり、説明を省略する。
【０１２７】
図４１は図３８に積層パッケージに設けられた線路パターンとの対応を示した図である。送信用フィルタ１０の直列共振器Ｓ１からＳ３および並列共振器Ｐ１およびＰ２が送信用フィルタチップ１２４に形成され、受信用フィルタ２０の直列共振器Ｓ１´からＳ４´および並列共振器Ｐ１´およびＰ２´が受信用フィルタチップ１２３に形成されている。また、送信用フィルタ１０の第１インダクタＬ１、受信用フィルタ２０の第１インダクタＬ１´および第３インダクタＬＡ１がＩＰＤチップ１３０に形成されている。共通端子Ａｎｔと送信用フィルタ１０および受信用フィルタ２０とを接続する共通線路ＬＡ、送信用フィルタ１０と送信端子Ｔｘとを接続する送信線路ＬＴ、受信用フィルタ２０と受信端子Ｒｘとを接続する受信線路ＬＲ、第２インダクタＬＰ１、ＬＰ１´を構成するインダクタ線路ＬＬＴ、ＬＬＲ、整合回路３０ｃの第３インダクタＬＡ１とグランドとを接続する整合インダクタグランド線路ＬＬＡ、第１インダクタＬ１、Ｌ１´からの引き出し線であるそれぞれ引き出し線路ＬＳＴ、ＬＳＲが設けられている。
【０１２８】
図４２（ａ）から図４２（ｄ）を用い実施例１２に係る分波器である分波器ａの積層パッケージ１１０の各積層の構成について説明する。図中、黒で図示したパターンは導電性のパターンである。図４２（ａ）を参照に、キャビティ層１１３にはキャビティを形成する空洞が設けられ、空洞上に導電性のキャップ１１７(図示せず）が搭載される。キャップ１１７を搭載する面には導電性のシールリンク１２２が設けられる。
【０１２９】
図４２（ｂ）を参照に、ベース層１１２の表面（ダイアタッチ面）には金属等の導電性材料で形成された線路パターン、バンプ１２１が接続されるバンプパッドＢＭ、導体を埋めこんだビアＶＩＡ等の導電性パターンが設けられている。そして、各チップ１２３、１２４、１３０のパッドとベース層１１２の表面のバンプパッドＢＭとがバンプ１２１で電気的に結合される。ビアＶＩＡはベース層１１１、１１２を貫通しビアＶＩＡ内は金属等の導体で埋め込まれている。線路パターンはバンプパッドＢＭまたはビアＶＩＡ同士を接続するための導電性パターンである。ベース層１１２の表面に実装される受信用フィルタチップ１２３、送信用フィルタチップ１２４およびＩＰＤチップ１３０は点線で示した。図４２（ｃ）を参照に、ベース層１１１の表面には、ベース層１１２の表面と同様に、線路パターンおよびビアＶＩＡが形成されている。図４２（ｄ）はベース層１１１の裏面を表面から透視した図である。図４２（ｄ）を参照に、ベース層１１１の裏面には導電材料からなるフットパッドとして共通端子Ａｎｔである共通フットパッドＦＡ、送信端子Ｔｘである送信フットパッドＦＴ、受信端子Ｒｘである受信フットパッドＦＲおよびグランド端子であるグランドフットパッドＦＧが形成されている。
【０１３０】
図４２（ａ）から図４２（ｄ）および図４０を参照に、共通フットパッドＦＡはベース層１１１、１１２に形成されたビアＶＩＡを介し、ベース層１１２に形成された共通線路ＬＡに接続される。共通線路ＬＡはＩＰＤチップ１３０の第１インダクタＬ１、Ｌ１´および第３インダクタＬＡ１の一端、送信用フィルタチップ１２４に形成された直列共振器Ｓ１の一端、受信用フィルタチップ１２３に形成された直列共振器Ｓ１´の一端に接続される。第１インダクタＬ１の他端、第１インダクタＬ１´の他端は、それぞれベース層１１２に形成された引き出し線路ＬＳＴおよびＬＳＲを介し、それぞれ送信用フィルタチップ１２４に形成された直列共振器Ｓ１の他端および受信用フィルタチップ１２３に形成された直列共振器Ｓ１´の他端に接続される。これにより、直列共振器Ｓ１およびＳ１´にそれぞれ並列に第１インダクタＬ１およびＬ１´が接続される。第３インダクタＬＡ１の他端はベース層１１２に形成された整合インダクタグランド線路ＬＬＡ、ベース層１１１、１１２に形成されたビアＶＩＡを介しグランドフットパッドＦＧに接続される。これにより、第３インダクタＬＡ１は共通端子Ａｎｔとグランドとの間に接続される。
【０１３１】
送信用フィルタ１０の直列共振器Ｓ３はベース層１１２に形成された送信線路ＬＴ、ベース層１１１、１１２に形成されたＶＩＡを介し送信フットパッドＦＴに接続される。送信用フィルタ１０の並列共振器Ｐ１およびＰ２のグランド側は送信用フィルタチップ１２４内で共通に接続され、ベース層１１２に形成されたインダクタ線路ＬＬＴ１およびビアＶＩＡ、ベース層１１１に形成されたインダクタ線路ＬＬＴ２およびビアＶＩＡを介しグランドフットパッドＦＧに接続される。インダクタ線路ＬＬＴ１およびＬＬＴ２は第２インダクタＬＰ１を構成する。これにより、第２インダクタＬＰ１は、並列共振器Ｐ１およびＰ２のグランド側とグランドとの間に接続される。
【０１３２】
受信用フィルタ２０の直列共振器Ｓ４´はベース層１１２に形成された受信線路ＬＲ、ベース層１１１、１１２に形成されたビアＶＩＡを介し受信フットパッドＦＲに接続される。受信用フィルタ２０の並列共振器Ｐ１´およびＰ２´のグランド側は受信用フィルタチップ１２３内で共通に接続され、ベース層１１２に形成されたインダクタ線路ＬＬＲおよびベース層１１１、１１２に形成されたビアＶＩＡを介しグランドフットパッドＦＧに接続される。インダクタ線路ＬＬＲは第２インダクタＬＰ１´を構成する。これにより、第２インダクタＬＰ１´は、並列共振器Ｐ１´およびＰ２´のグランド側とグランドとの間に接続される。
【０１３３】
図４３（ａ）および図４３（ｂ）は実施例１２に係る分波器ｂのベース層１１２、１１１の表面を示す図である。図４２（ｂ）および図４２（ｃ）に図示した分波器ａのベース層１１２、１１１の表面に比べ、受信用フィルタ２０に対応したインダクタ線路ＬＬＲ１およびＬＬＲ２が、共通線路ＬＡと受信線路ＬＲとの間のベース層１１２、１１１上に設けられている。さらに、インダクタ線路ＬＬＲ１およびＬＬＲ２は、受信線路ＬＲと送信線路ＬＴとの間のベース層１１２、１１１上に設けられている。さらに、インダクタ線路ＬＬＲ１およびＬＬＲ２は、ベース層１１１の裏面に形成された２箇所のグランドフットパッドＦＧに接続されている。その他の構成は分波器ａと同じである。
【０１３４】
分波器ｂは分波器ａに対し、積層パッケージ１１０内の電磁結合成分を低減することができる。受信用フィルタ２０のインダクタ線路ＬＬＲと送信線路ＬＴとの電磁結合は、分波器ａおよび分波器ｂにおいてそれぞれ２．６％および０．４％であり、インダクタ線路ＬＬＲと共通線路ＬＡとの電磁結合は、分波器ａおよび分波器ｂにおいてそれぞれ４．５％および２．９％である。また、受信線路ＬＲと共通線路ＬＡとの橋絡容量は、分波器ａおよび分波器ｂにおいてそれぞれ２．７ｆＦおよび０．９ｆＦである。図４４は分波器ａおよび分波器ｂの通過特性を示す図である。受信用フィルタ２０の送信帯域での減衰量が分波器ｂで大きく改善することができる。
【０１３５】
実施例１２によれば、インダクタ線路ＬＬＲまたはＬＬＴを対応する受信線路ＬＲまたは送信線路ＬＴの一方と、共通線路ＬＡとの間に設けることにより、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を低減し、対応するフィルタの相手帯域での減衰量を大きくすることができる。また、インダクタ線路ＬＬＲまたはＬＬＴは、対応する受信線路ＬＲまたは送信線路ＬＴの一方と受信線路ＬＲまたは送信線路ＬＴの他方との間に設けられていることもできる。これにより、送信線路ＬＴと受信線路ＬＲとの間の電磁結合または橋絡容量を低減でき、対応するフィルタの相手帯域での減衰量を大きくすることができる。
【０１３６】
また、インダクタ線路ＬＬＲまたはＬＬＴは、積層パッケージ１１０の複数の層（ベース層１１１、１１２）に設けることが好ましい。これにより、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を一層低減することができる。さらに、インダクタ線路ＬＬＲまたはＬＬＴは、積層パッケージ１１０に形成され、グランドを接続するための複数のグランドフットパッドＦＧに接続されることが好ましい。これによりインダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を一層低減することができる。
【０１３７】
インダクタ線路ＬＬＲを受信線路ＬＲと共通線路ＬＡとの間に設ける場合は、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を低減するように設けることが好ましい。例えば、少なくとも受信線路ＬＲ上の任意の点と共通線路ＬＡ上の任意の点とを結ぶ任意の直線上の一部にインダクタ線路ＬＬＲを設けることにより、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を低減することができる。さらに、受信線路ＬＲ上の任意の点と共通線路ＬＡ上の任意の点とを結ぶ全ての直線上にインダクタ線路ＬＬＲを設けることが好ましい。これにより、インダクタ線路ＬＬＲと送信線路ＬＴおよび共通線路ＬＡとの間の電磁結合および受信線路ＬＲと共通線路ＬＡとの間の橋絡容量を一層低減することができる。なお、インダクタ線路ＬＬＲが、受信線路ＬＲと送信線路ＬＴとの間に設けられる場合、インダクタ線路ＬＬＴが送信線路ＬＴと共通線路ＬＡとの間に設けられる場合についても同様である。
【０１３８】
実施例１２では、第１インダクタＬ１、Ｌ１´、第３インダクタＬＡ１はＩＰＤチップ１３０以外にもチップインダクタを用いることもできる。チップインダクタは積層パッケージ１１０のベース層１１２の表面に実装してもよいが、積層パッケージ１１０の外に設けても良い。また、実施例１２では、実装部として積層パッケージ１１０を例に説明したが、実装部は受信用フィルタチップ１２３または送信用フィルタチップ１２４を実装する機能を有していればよく、積層基板等の基板とすることもできる。
【実施例１３】
【０１３９】
実施例１３はローパスフィルタの機能を有する整合回路を用いた例である。図４５は実施例１１の図３６に対し、整合回路３０ｄとして共通端子Ａｎｔにπ型のＣ−Ｌ−Ｃ回路を設けている。すなわち、共通端子Ａｎｔと送信用フィルタ１０および受信用フィルタ２０との間に直列に３．６ｎＨのインダクタＬＢ１、インダクタＬＢ１の共通端子Ａｎｔ側に並列に１．１ｐＦのキャパシタＣＢ１、送信用フィルタ１０および受信用フィルタ２０側に並列に０．７ｐＦのキャパシタＣＢ２を接続する。インダクタＬＢ１、キャパシタＣＢ１およびＣＢ２は、第１インダクタＬ１およびＬ１´と同じＩＰＤで形成することができる。その他の構成は実施例１１の図３６と同じである。図４６はＩＰＤに形成したキャパシタの例を示す断面図である。石英等の基板１２５上に下部電極１２６、例えば酸化シリコン膜等の誘電体膜１２７、上部電極１２８を積層しキャパシタを形成する。キャパシタは端子１２９に接続される。
【０１４０】
図４７（ａ）は実施例１０と実施例１３との共通端子Ａｎｔからフィルタを見たインピーダンスを示すスミスチャートである。図４７（ａ）のように、実施例１０においてはインピーダンス性が容量性側にシフトしているが、実施例１３は実施例１０に比べ矢印のようにインピーダンスが誘導性側にシフトし改善している。図４７（ｂ）は送信用フィルタ１０および受信用フィルタ２０の通過帯域の拡大図である。実施例１３は共通端子から各フィルタ１０、２０を見たインピーダンスが改善しているため、図４７（ｂ）のように通過帯域の挿入損失が改善する。ここで、実施例１３のように、π型Ｃ−Ｌ−Ｃ回路の共通端子Ａｎｔ側のキャパシタＣＢ１の容量値を他方のキャパシタＣＢ２より大きくすることが好ましい。これにより、整合回路３０ｄの整合を容易に合わせることができる。よって、一層低損失で、高調波の減衰量を一層大きくすることができる。
【０１４１】
図４７（ｃ）は送信用フィルタ１０の広帯域の通過特性を示す図である。実施例１３は高周波側において減衰量が大きくなっている。これは整合回路３０ｄがローパスフィルタ（ＬＰＦ）の機能を有するためである。高周波側の減衰量を大きくできるため高調波の減衰量を改善することができる。このように、共通端子Ａｎｔと２つのフィルタ１０、２０のうち少なくとも一方との間にローパスフィルタとして機能する整合回路３０ｄを設けることが好ましい。これにより、整合回路を付加したフィルタ１０または２０の高調波の減衰量を抑制することができる。
【０１４２】
ローパスフィルタとして機能する整合回路３０ｄとしては実施例１３の例に限られない。例えば、直列にインダクタ、並列にキャパシタをそれぞれ１つ以上設けた整合回路も使用することができる。しかしながら、低損失化、小型化、低コスト化のためには、素子の数が少ない方が好ましい。よって、π型のＣ−Ｌ−Ｃ回路以外に、Ｃ−Ｌ回路、すなわち、共通端子Ａｎｔと送信用フィルタ１０および受信用フィルタ２０との間に直列にインダクタ、インダクタの共通端子Ａｎｔ側に並列にキャパシタを接続した回路、Ｌ−Ｃ回路、すなわち、共通端子Ａｎｔと送信用フィルタ１０および受信用フィルタ２０との間に直列にインダクタ、インダクタのフィルタ側に並列にキャパシタを接続した回路を用いることが好ましい。
【０１４３】
実施例１１から実施例１３において、第３インダクタＬＡ１、インダクタＬＢ１、キャパシタＣＢ１、ＣＢ２等の整合回路３０ｃ、３０ｄを構成するインダクタおよびキャパシタは、ＩＰＤを用いることができる。これにより、高性能かつ小型化可能な分波器を提供することができる。また、上記インダクタまたはキャパシタはチップインダクタまたはチップキャパシタ等のチップ素子を用いることができる。このようにチップ素子を用いることにより高性能かつ低コストな分波器を提供することができる。
【実施例１４】
【０１４４】
実施例１４は受信用フィルタが不平衡型ダブルモード型フィルタを有する例である。図４８は実施例１４に係る分波器の回路図である。実施例１１の図３６に比べ受信用フィルタ２０ｄが共通端子Ａｎｔ側に並列に第１インダクタＬＷ１´を接続した直列共振器ＳＷ１´と直列共振器ＳＷ１´と受信端子Ｒｘとの間に接続された不平衡型ダブルモード型フィルタ２２が設けられている。
【０１４５】
図４９は不平衡型ダブルモード型フィルタ２２の平面図である。不平衡型ダブルモード型フィルタ２２は弾性表面波素子から構成される。反射器Ｒ０の間に２つの出力ＩＤＴ（ＯｕｔＩＤＴ）、出力ＩＤＴの間に１つの入力ＩＤＴ（ＩｎＩＤＴ）が設けられている。２つの出力ＩＤＴ（ＯｕｔＩＤＴ）の出力は同位相であり共通に接続され出力端子Ｏｕｔに接続される。入力ＩＤＴ（ＩｎＩＤＴ）の入力は入力端子Ｉｎに接続される。図４８において、不平衡型ダブルモード型フィルタ２２の入力端子Ｉｎが直列共振器ＳＷ１´に接続され、出力端子Ｏｕｔが受信端子Ｒｘに接続される。不平衡型ダブルモード型フィルタ２２を受信用フィルタ２０に用いることにより、広帯域に渡り減衰量を大きく確保することができる。
【実施例１５】
【０１４６】
実施例１５は受信用フィルタが平衡型ダブルモード型フィルタを有する例である。図５０は実施例１５に係る分波器の回路図である。実施例１４の図４８に比べ不平衡型ダブルモード型フィルタ２２の代わりに平衡型ダブルモード型フィルタ２３が用いられ、受信端子Ｒｘ１およびＲｘ２が設けられている。その他の構成は実施例１４の図４８と同じであり説明を省略する。
【０１４７】
図５１は平衡型ダブルモード型フィルタ２３の平面図である。実施例１４の図４９の不平衡型ダブルモード型フィルタ２２に対し、２つの出力ＩＤＴ（ＯｕｔＩＤＴ）は位相が反転する信号を出力する。２つの出力ＩＤＴ（ＯｕｔＩＤＴ）の出力は、それぞれ出力端子Ｏｕｔ１およびＯｕｔ２に接続されている。その他の構成は図４９と同じであり説明を省略する。図５０において、平衡型ダブルモード型フィルタ２３の出力端子Ｏｕｔ１およびＯｕｔ２は、それぞれ受信端子Ｒｘ１およびＲｘ２に接続される。これにより、出力端子Ｏｕｔ１およびＯｕｔ２から出力される位相が反転した信号を受信端子Ｒｘ１およびＲｘ２に出力することができる。
【０１４８】
近年の携帯電話端末では、高周波回路におけるコモンモードノイズを抑制するため、受信系の信号は差動型のものが用いられる場合が多い。この場合、受信系の高周波デバイスであるローノイズアンプやミキサも差動型（平衡型）のものが用いられる。このため、不平衡型の分波器を用いると位相を反転するためのバランが必要となってしまう。実施例１５によれば、分波器の受信端子Ｒｘ１およびＲｘ２から位相が反転した信号を出力するため、バランが不要となる。よって受信系回路の小型化、低コスト化が可能となる。
【０１４９】
実施例１４および実施例１５に係る分波器に、実施例１１および実施例１３のハイパスフィルタの機能を有する整合回路３０ｃまたはローパスフィルタの機能を有する整合回路３０ｄを付加することもできる。特に、実施例１１のように第３インダクタＬＡ１により整合回路を構成することにより、低損失化、小型化、低コスト化を図ることができる。また、実施例１４および実施例１５において、送信用フィルタ１０として直列共振器Ｓ１に並列に第１インダクタＬ１を接続した例であったが、第１インダクタを付加する直列共振器は任意に選択することができる。さらに、受信用フィルタ２０として、ダブルモード型フィルタ２２または２３に、インダクタＬＷ１´を並列に接続された直列共振器ＳＷ１´を接続した例であったが、ダブルモード型フィルタ２２または２３に付加される共振器は任意に選択することができる。
【０１５０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【０１５１】
【図１】図１（ａ）はＦＢＡＲの断面図、図１（ｂ）は他のＦＢＡＲの断面図である。
【図２】図２はＳＡＷ共振器の上視図である。
【図３】図３はラダー型フィルタの回路構成図である。
【図４】図４（ａ）は直列共振器の構成図、図４（ｂ）は並列共振器の構成図、図４（ｃ）は直列共振器および並列共振器の通過特性を示す図である。
【図５】図５（ａ）は１段ラダー型フィルタの構成図であり、図５（ｂ）は１段ラダー型フィルタの通過特性を示す図である。
【図６】図６（ａ）は従来技術１に係るラダー型フィルタの回路構成図である。図６（ｂ）は従来技術２に係るラダー型フィルタの回路構成図である。
【図７】図７は従来技術３に係る分波器の回路構成図である。
【図８】図８（ａ）は実施例１に係る分波器の回路構成図であり、図８（ｂ）は比較例１に係る分波器の回路構成図である。
【図９】図９は実施例１に係る分波器の送信用フィルタの回路構成図である。
【図１０】図１０（ａ）は実施例１に係る分波器の送信用フィルタのアンテナ端子側の反射係数Ｓ１１、図１０（ｂ）は送信端子側の反射係数Ｓ２２を示すスミスチャートである
【図１１】図１１（ａ）は実施例１に係る分波器の送信用フィルタの送信帯域の通過特性であり、図１１（ｂ）受信用フィルタの受信帯域の通過特性である。
【図１２】図１２は直列共振子と並列共振器を１つづつ配置したラダー型フィルタの基本区間の回路構成図である。
【図１３】図１３（ａ）はミラー接続したラダー型フィルタＦ１の回路構成図である。図１３（ｂ）はフィルタＦ１の共振器をまとめたラダー型フィルタＦ２の回路構成図である。
【図１４】図１４（ａ）はＣｔ１／Ｃｔ２に対し送信用フィルタの受信帯域端での反射係数を示した図である。図１４（ｂ）はＣｔ１／Ｃｔ２に対し受信用フィルタの受信帯域端での挿入損失を示した図である。図１４（ｃ）はＣｔ１／Ｃｔ２に対し送信用フィルタの受信帯域端での減衰量を示した図である。
【図１５】図１５（ａ）は、Ｃｔ１／Ｃｔ２に対し送信用フィルタの送信帯域端での挿入損失を示した図である。図１５（ｂ）は、Ｃｔ１／Ｃｔ２に対し送信用フィルタの送信帯域端での反射係数を示した図である。
【図１６】図１６（ａ）はＣｒ１／Ｃｒ２に対し受信用フィルタの送信帯域端での反射係数を示した図である。図１６（ｂ）はＣｒ１／Ｃｒ２に対し送信用フィルタの送信帯域端での挿入損失を示した図である。図１６（ｃ）はＣｒ１／Ｃｒ２に対し受信用フィルタの送信帯域端での減衰量を示した図である。
【図１７】図１７（ａ）は、Ｃｒ１／Ｃｒ２に対し受信用フィルタの受信帯域端での挿入損失を示した図である。図１７（ｂ）は、Ｃｒ１／Ｃｒ２に対し受信用フィルタの受信帯域端での反射係数を示した図である。
【図１８】図１８（ａ）は実施例３に係る分波器の回路構成を示した図である。図１８（ｂ）は実施例３の変形例に係る分波器の回路構成を示した図である。
【図１９】図１９は実施例４に係る分波器の回路構成を示す図である。
【図２０】図２０は実施例４および比較例２に係る分波器の受信用フィルタの周波数に対する減衰量を示す図である。
【図２１】図２１（ａ）および図２１（ｂ）は回路Ａおよび回路Ｂの回路構成図、図２１（ｃ）はそれぞれ回路ＡおよびＢの通過特性を示す図である。
【図２２】図２２（ａ）から図２２（ｃ）はそれぞれフィルタＡからＣの回路構成図である。
【図２３】図２３はフィルタＡからＣの通過特性を示す図である。
【図２４】図２４（ａ）および図２４（ｂ）は回路Ｃおよび回路Ｄの回路構成図、図２４（ｃ）はそれぞれ回路ＣおよびＤの通過特性を示す図である。
【図２５】図２５（ａ）から図２５（ｃ）はそれぞれフィルタＤからＦの回路構成図である。
【図２６】図２６はフィルタＤからＦの通過特性を示す図である。
【図２７】図２７はフィルタＧの回路構成図である。
【図２８】図２８（ａ）および図２８（ｂ）はそれぞれフィルタＨおよびＩの回路構成図である。
【図２９】図２９はフィルタＨからＩの通過特性を示す図である。
【図３０】図３０は実施例７に係るフィルタの回路構成図である。
【図３１】図３１（ａ）から図３１（ｄ）は実施例８に係るフィルタの回路構成図である。
【図３２】図３２は実施例９に係るフィルタに用いるＩＰＤチップの平面図である。
【図３３】図３３は実施例９に係るフィルタに用いるフィルタチップの平面図である。
【図３４】図３４（ａ）は実施例９に係るフィルタの上視図、図３４（ｂ）は図３４（ａ）のＡ−Ａ断面図である。
【図３５】図３５（ａ）は弾性境界波素子の平面図、図３５（ｂ）は図３５（ａ）のＡ−Ａ断面図である。
【図３６】図３６は実施例１０に係る分波器の回路構成図である。
【図３７】図３７は実施例１０に係る分波器の通過特性を示す図である。
【図３８】図３８は実施例１１に係る分波器の回路構成図である。
【図３９】図３９（ａ）は実施例１０および実施例１１に係る分波器の共通端子から見たインピーダンスを示すスミスチャートであり、図３９（ｂ）は、通過特性である。
【図４０】図４０（ａ）は実施例１２に係る分波器の上視図（キャップは図示していない）、図４０（ｂ）は図４０（ａ）のＡ−Ａ断面図である。
【図４１】図４１は実施例１２に係る分波器の回路構成図である。
【図４２】図４２（ａ）から図４２（ｄ）は実施例１２に係る分波器ａの積層パッケージの各層を示す図である。
【図４３】図４３（ａ）および図４３（ｂ）は実施例１２に係る分波器ｂの積層パッケージの各層を示す図である。
【図４４】図４４は実施例１２に係る分波器ａおよびｂの通過特性を示す図である。
【図４５】図４５は実施例１３に係る分波器の回路構成図である。
【図４６】図４６は実施例１３のＩＰＤチップのキャパシタの断面模式図である。
【図４７】図４７（ａ）は実施例１０および実施例１３に係る分波器の共通端子から見たインピーダンスを示すスミスチャートであり、図４７（ｂ）は、通過特性、図４７（ｃ）は広帯域の図である。
【図４８】図４８は実施例１４に係る分波器の回路構成図である。
【図４９】図４９は実施例１４に係る分波器に用いる不平衡型ダブルモード型フィルタの平面図である。
【図５０】図５０は実施例１５に係る分波器の回路構成図である。
【図５１】図５１は実施例１５に係る分波器に用いる平衡型ダブルモード型フィルタの平面図である。
【符号の説明】
【０１５２】
１０、１０ａ、１０ｂ 送信用フィルタ
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ 受信用フィルタ
２２ 不平衡型ダブルモード型フィルタ
２３ 平衡型ダブルモードフィルタ
３０、３０ａ，３０ｂ 整合回路
３０ｃ、３０ｄ 整合回路
１１０ 積層パッケージ
１１８ フィルタチップ
１１９、１３０ ＩＰＤチップ
１２３ 受信用フィルタチップ
１２４ 送信用フィルタチップ
Ｓ１、Ｓ２、Ｓ３、Ｓ４ 直列共振器
Ｓ１´、Ｓ２´、Ｓ３´、Ｓ４´ 直列共振器
Ｓ５、Ｓ６、Ｓ７、Ｓ８ 直列共振器
Ｐ３、Ｐ４、Ｐ５ 並列共振器
Ｐ１、Ｐ２ 並列共振器
Ｐ１´、Ｐ２´ 並列共振器
ＣＢ１、ＣＢ２ キャパシタ
Ｌ１、Ｌ１´ インダクタ(第１インダクタ）
ＬＰ１、ＬＰ１´ インダクタ（第２インダクタ）
ＬＡ１ インダクタ（第３インダクタ）
Ｌ４´、ＬＢ１、ＬＷ１´ インダクタ
Ａｎｔ アンテナ端子(共通端子）
Ｔｘ 送信端子
Ｒｘ 受信端子
ＬＡ 共通線路
ＬＴ 送信線路
ＬＲ 受信線路
ＬＬＴ、ＬＬＲ インダクタ線路
ＬＬＲ１、ＬＬＲ２ インダクタ線路
【特許請求の範囲】
【請求項１】
アンテナ端子と、
該アンテナ端子と接続した第１のフィルタおよび第２のフィルタと、を具備し、
前記第１のフィルタおよび前記第２のフィルタの少なくとも一方は、並列共振器と複数の直列共振器を有し、前記複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子側の前記直列共振器はインダクタが並列に接続したラダー型フィルタであることを特徴とする分波器。
【請求項２】
前記ラダー型フィルタの前記並列共振器とグランドとの間にインダクタが直列に接続されることを特徴とする請求項１記載の分波器。
【請求項３】
前記並列共振器と前記グランドとの間に直列に接続された前記インダクタは、複数の前記並列共振器に接続されることを特徴とする請求項２記載の分波器。
【請求項４】
前記第１フィルタおよび前記第２のフィルタはともに前記ラダー型フィルタであることを特徴とする請求項１から３のいずれか一項記載の分波器。
【請求項５】
前記ラダー型フィルタの少なくとも一つは最もアンテナ端子側の前記直列共振器に加えその他の直列共振器の一部にもインダクタが並列に接続されることを特徴とする請求項１から４のいずれか一方記載の分波器。
【請求項６】
前記ラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、前記最もアンテナ端子側の直列共振器の容量値をＣ１、前記ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、
０．３＜Ｃ１／Ｃ２＜１
であることを特徴とする請求項１から５のいずれか一項記載の分波器
【請求項７】
前記直列共振器および前記並列共振器は、圧電薄膜共振器および弾性表面波共振器のいずれか一方であることを特徴とする請求項１から６のいずれか一項記載の分波器。
【請求項８】
並列共振器と複数の直列共振器を有し、前記複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子に接続する端子側の前記直列共振器はインダクタが並列に接続し、前記並列共振器とグランドとの間にインダクタが直列に接続したことを特徴とするラダー型フィルタ。
【請求項９】
複数の直列共振器および複数の並列共振器と、
前記複数の直列共振器のうち一部の直列共振器に並列に接続された第１インダクタと、
前記複数の並列共振器のうちグランド側が共通に接続された２つ以上の並列共振器の前記グランド側とグランドとの間に直列に接続された第２インダクタと、を具備することを特徴とするラダー型フィルタ。
【請求項１０】
前記２つ以上の並列共振器は前記複数の並列共振器の全てであることを特徴とする請求項９記載のラダー型フィルタ。
【請求項１１】
前記一部の直列共振器に前記第１インダクタが並列に接続されることにより前記一部の直列共振器の共振点よりも低周波側に生じる反共振の減衰極と、
前記ラダー型フィルタにおいて前記２つ以上の並列共振器が前記グランド側で共通接続された後に前記グランドとの間に前記第２インダクタが直列に接続されることにより通過帯域よりも低周波側に生じる減衰極とが略一致していることを特徴とする請求項９または１０記載のラダー型フィルタ。
【請求項１２】
前記一部の直列共振器に前記第１インダクタが並列に接続されることにより高周波側にシフトした前記一部の直列共振器の反共振の減衰極と，
前記ラダー型フィルタにおいて前記２つ以上の並列共振器が前記グランド側で共通接続された後に前記グランドとの間に前記第２インダクタが直列に接続されることにより通過帯域よりも高周波側に生じる減衰極とが略一致していることを特徴とする請求項９または１０記載のラダー型フィルタ。
【請求項１３】
前記複数の直列共振器のうち前記第１インダクタが並列に接続されない直列共振器が２つ以上あることを特徴とする請求項９から１２のいずれか一項記載のラダー型フィルタ。
【請求項１４】
前記複数の直列共振器および前記複数の並列共振器の少なくとも１つは、複数の共振器に分割され互いに直列接続または並列接続されていることを特徴とする請求項９から１３のいずれか一項記載のラダー型フィルタ。
【請求項１５】
前記複数の直列共振器および前記複数の並列共振器は圧電薄膜共振器、弾性表面波共振器および境界波共振器のいずれかであることを特徴とする請求項９から１４のいずれか一項記載のラダー型フィルタ。
【請求項１６】
前記第１インダクタは、集積型受動素子のインダクタおよびチップインダクタのいずれか一方であることを特徴とする請求項９から１５のいずれか一項記載のラダー型フィルタ。
【請求項１７】
前記複数の直列共振器および前記複数の並列共振器が形成されたチップを実装する実装部を具備し、
前記第２インダクタは、前記実装部に形成された線路パターンであることを特徴とする請求項９から１６のいずれか一項記載のラダー型フィルタ。
【請求項１８】
共通端子と接続した２つのフィルタを具備し、
前記２つのフィルタのうち少なくとも一方は請求項９から１７のいずれか一項記載のラダー型フィルタであることを特徴とする分波器。
【請求項１９】
前記２つのフィルタのうち高周波側のフィルタは請求項１１に記載のラダー型フィルタであることを特徴とする請求項１８記載の分波器。
【請求項２０】
前記高周波側のフィルタは受信用フィルタであることを特徴とする請求項１９記載の分波器。
【請求項２１】
前記２つのフィルタのうち低周波側のフィルタは請求項１２記載のラダー型フィルタであることを特徴とする請求項１８記載の分波器。
【請求項２２】
前記低周波側のフィルタは送信用フィルタであることを特徴とする請求項２１記載の分波器。
【請求項２３】
前記ラダー型フィルタの最も前記共通端子側の共振器は直列共振器であり、
前記直列共振器に並列に第１インダクタが接続されていることを特徴とする請求項１８から２２のいずれか一項記載の分波器。
【請求項２４】
前記２つのフィルタはいずれも前記ラダー型フィルタであり、
前記ラダー型フィルタはともに、最も前記共通端子側の共振器は直列共振器であり、前記直列共振器に並列に第１インダクタが接続されていることを特徴とする請求項１８から２２のいずれか一項記載の分波器。
【請求項２５】
前記共通端子と前記２つのフィルタの少なくとも一方との間にハイパスフィルタとして機能する整合回路を具備することを特徴とする請求項１８から２４のいずれか一項記載の分波器。
【請求項２６】
前記整合回路は、前記共通端子とグランドとの間に接続された第３インダクタであることを特徴とする請求項２５記載の分波器。
【請求項２７】
前記共通端子と前記２つのフィルタの少なくとも一方との間にローパスフィルタとして機能する整合回路を具備することを特徴とする請求項１８から２４のいずれか一項記載の分波器。
【請求項２８】
前記整合回路は、Ｃ−Ｌ回路、Ｌ−Ｃ回路およびπ型のＣ−Ｌ−Ｃ回路のいずれかであることを特徴とする請求項２７記載の分波器。
【請求項２９】
前記整合回路は、前記共通端子側のキャパシタの容量値を他方のキャパシタの容量値より大きくしたπ型Ｃ−Ｌ−Ｃ回路であることを特徴とする請求項２７記載の分波器。
【請求項３０】
前記整合回路は、集積型受動素子およびチップ素子の少なくとも一方からなることを特徴とする請求項２５または２７記載の分波器。
【請求項３１】
前記２つのフィルタのうち一方である送信用フィルタは前記ラダー型フィルタであり、
前記２つのフィルタのうち他方である受信用フィルタはダブルモード型フィルタを含むことを特徴とする請求項１８または２３記載の分波器。
【請求項３２】
前記ダブルモード型フィルタは不平衡型ダブルモード型フィルタおよび平衡型ダブルモード型フィルタのいずれかであることを特徴とする請求項３１記載の分波器。
【請求項３３】
前記共通端子と前記ダブルモード型フィルタとの間に、直列に接続された共振器と、前記共振器に並列に接続されたインダクタと、を具備する請求項３１および３２記載の分波器。
【請求項３４】
前記共通端子とグランドとの間に接続された第３インダクタを具備し、
前記ラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、前記最も共通端子側の直列共振器の容量値をＣ１、前記ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、
０．３＜Ｃ１／Ｃ２＜１
であることを特徴とする請求項２３記載の分波器。
【請求項３５】
少なくとも一方は直列共振器と並列共振器とを有するラダー型フィルタであり共通端子と接続された送信用フィルタおよび受信用フィルタと、
前記ラダー型フィルタの前記並列共振器とグランドとの間に接続された第２インダクタと、
前記ラダー型フィルタの前記直列共振器および前記並列共振器が形成されたチップを実装する実装部と、
前記実装部に設けられ前記受信用フィルタと受信端子とを接続する受信線路と、
前記実装部に設けられ前記送信用フィルタと送信端子とを接続する送信線路と、
前記実装部に設けられ前記共通端子と前記受信用フィルタおよび前記送信用フィルタとを接続する共通線路と、
前記実装部に設けられ前記第２インダクタを構成するインダクタ線路と、を具備し、
前記インダクタ線路は対応する前記受信線路および前記送信線路の一方と、前記共通線路との間に設けられていることを特徴とする分波器。
【請求項３６】
前記インダクタ線路は、前記対応する前記受信線路または前記送信線路の一方と前記受信線路および前記送信線路の他方との間に設けられていることを特徴とする請求項３５記載の分波器。
【請求項３７】
前記実装部は、複数の積層を有し、
前記インダクタ線路は、前記複数の積層に設けられていることを特徴とする請求項３５または３６記載の分波器。
【請求項３８】
前記インダクタ線路は、前記実装部に形成され、グランドを接続するための複数のグランドフットパッドに接続されていることを特徴とする請求項３５から３７のいずれか一項記載の分波器。
【請求項３９】
前記直列共振器は複数の直列共振器であり、
前記複数の直列共振器のうち一部の直列共振器に並列に第１インダクタが接続されていることを特徴とする請求項３５から３８のいずれか一項記載の分波器。
【請求項１】
アンテナ端子と、
該アンテナ端子と接続した第１のフィルタおよび第２のフィルタと、を具備し、
前記第１のフィルタおよび前記第２のフィルタの少なくとも一方は、並列共振器と複数の直列共振器を有し、前記複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子側の前記直列共振器はインダクタが並列に接続したラダー型フィルタであることを特徴とする分波器。
【請求項２】
前記ラダー型フィルタの前記並列共振器とグランドとの間にインダクタが直列に接続されることを特徴とする請求項１記載の分波器。
【請求項３】
前記並列共振器と前記グランドとの間に直列に接続された前記インダクタは、複数の前記並列共振器に接続されることを特徴とする請求項２記載の分波器。
【請求項４】
前記第１フィルタおよび前記第２のフィルタはともに前記ラダー型フィルタであることを特徴とする請求項１から３のいずれか一項記載の分波器。
【請求項５】
前記ラダー型フィルタの少なくとも一つは最もアンテナ端子側の前記直列共振器に加えその他の直列共振器の一部にもインダクタが並列に接続されることを特徴とする請求項１から４のいずれか一方記載の分波器。
【請求項６】
前記ラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、前記最もアンテナ端子側の直列共振器の容量値をＣ１、前記ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、
０．３＜Ｃ１／Ｃ２＜１
であることを特徴とする請求項１から５のいずれか一項記載の分波器
【請求項７】
前記直列共振器および前記並列共振器は、圧電薄膜共振器および弾性表面波共振器のいずれか一方であることを特徴とする請求項１から６のいずれか一項記載の分波器。
【請求項８】
並列共振器と複数の直列共振器を有し、前記複数の直列共振器のうち一部の直列共振器にはインダクタが並列に接続し、最もアンテナ端子に接続する端子側の前記直列共振器はインダクタが並列に接続し、前記並列共振器とグランドとの間にインダクタが直列に接続したことを特徴とするラダー型フィルタ。
【請求項９】
複数の直列共振器および複数の並列共振器と、
前記複数の直列共振器のうち一部の直列共振器に並列に接続された第１インダクタと、
前記複数の並列共振器のうちグランド側が共通に接続された２つ以上の並列共振器の前記グランド側とグランドとの間に直列に接続された第２インダクタと、を具備することを特徴とするラダー型フィルタ。
【請求項１０】
前記２つ以上の並列共振器は前記複数の並列共振器の全てであることを特徴とする請求項９記載のラダー型フィルタ。
【請求項１１】
前記一部の直列共振器に前記第１インダクタが並列に接続されることにより前記一部の直列共振器の共振点よりも低周波側に生じる反共振の減衰極と、
前記ラダー型フィルタにおいて前記２つ以上の並列共振器が前記グランド側で共通接続された後に前記グランドとの間に前記第２インダクタが直列に接続されることにより通過帯域よりも低周波側に生じる減衰極とが略一致していることを特徴とする請求項９または１０記載のラダー型フィルタ。
【請求項１２】
前記一部の直列共振器に前記第１インダクタが並列に接続されることにより高周波側にシフトした前記一部の直列共振器の反共振の減衰極と，
前記ラダー型フィルタにおいて前記２つ以上の並列共振器が前記グランド側で共通接続された後に前記グランドとの間に前記第２インダクタが直列に接続されることにより通過帯域よりも高周波側に生じる減衰極とが略一致していることを特徴とする請求項９または１０記載のラダー型フィルタ。
【請求項１３】
前記複数の直列共振器のうち前記第１インダクタが並列に接続されない直列共振器が２つ以上あることを特徴とする請求項９から１２のいずれか一項記載のラダー型フィルタ。
【請求項１４】
前記複数の直列共振器および前記複数の並列共振器の少なくとも１つは、複数の共振器に分割され互いに直列接続または並列接続されていることを特徴とする請求項９から１３のいずれか一項記載のラダー型フィルタ。
【請求項１５】
前記複数の直列共振器および前記複数の並列共振器は圧電薄膜共振器、弾性表面波共振器および境界波共振器のいずれかであることを特徴とする請求項９から１４のいずれか一項記載のラダー型フィルタ。
【請求項１６】
前記第１インダクタは、集積型受動素子のインダクタおよびチップインダクタのいずれか一方であることを特徴とする請求項９から１５のいずれか一項記載のラダー型フィルタ。
【請求項１７】
前記複数の直列共振器および前記複数の並列共振器が形成されたチップを実装する実装部を具備し、
前記第２インダクタは、前記実装部に形成された線路パターンであることを特徴とする請求項９から１６のいずれか一項記載のラダー型フィルタ。
【請求項１８】
共通端子と接続した２つのフィルタを具備し、
前記２つのフィルタのうち少なくとも一方は請求項９から１７のいずれか一項記載のラダー型フィルタであることを特徴とする分波器。
【請求項１９】
前記２つのフィルタのうち高周波側のフィルタは請求項１１に記載のラダー型フィルタであることを特徴とする請求項１８記載の分波器。
【請求項２０】
前記高周波側のフィルタは受信用フィルタであることを特徴とする請求項１９記載の分波器。
【請求項２１】
前記２つのフィルタのうち低周波側のフィルタは請求項１２記載のラダー型フィルタであることを特徴とする請求項１８記載の分波器。
【請求項２２】
前記低周波側のフィルタは送信用フィルタであることを特徴とする請求項２１記載の分波器。
【請求項２３】
前記ラダー型フィルタの最も前記共通端子側の共振器は直列共振器であり、
前記直列共振器に並列に第１インダクタが接続されていることを特徴とする請求項１８から２２のいずれか一項記載の分波器。
【請求項２４】
前記２つのフィルタはいずれも前記ラダー型フィルタであり、
前記ラダー型フィルタはともに、最も前記共通端子側の共振器は直列共振器であり、前記直列共振器に並列に第１インダクタが接続されていることを特徴とする請求項１８から２２のいずれか一項記載の分波器。
【請求項２５】
前記共通端子と前記２つのフィルタの少なくとも一方との間にハイパスフィルタとして機能する整合回路を具備することを特徴とする請求項１８から２４のいずれか一項記載の分波器。
【請求項２６】
前記整合回路は、前記共通端子とグランドとの間に接続された第３インダクタであることを特徴とする請求項２５記載の分波器。
【請求項２７】
前記共通端子と前記２つのフィルタの少なくとも一方との間にローパスフィルタとして機能する整合回路を具備することを特徴とする請求項１８から２４のいずれか一項記載の分波器。
【請求項２８】
前記整合回路は、Ｃ−Ｌ回路、Ｌ−Ｃ回路およびπ型のＣ−Ｌ−Ｃ回路のいずれかであることを特徴とする請求項２７記載の分波器。
【請求項２９】
前記整合回路は、前記共通端子側のキャパシタの容量値を他方のキャパシタの容量値より大きくしたπ型Ｃ−Ｌ−Ｃ回路であることを特徴とする請求項２７記載の分波器。
【請求項３０】
前記整合回路は、集積型受動素子およびチップ素子の少なくとも一方からなることを特徴とする請求項２５または２７記載の分波器。
【請求項３１】
前記２つのフィルタのうち一方である送信用フィルタは前記ラダー型フィルタであり、
前記２つのフィルタのうち他方である受信用フィルタはダブルモード型フィルタを含むことを特徴とする請求項１８または２３記載の分波器。
【請求項３２】
前記ダブルモード型フィルタは不平衡型ダブルモード型フィルタおよび平衡型ダブルモード型フィルタのいずれかであることを特徴とする請求項３１記載の分波器。
【請求項３３】
前記共通端子と前記ダブルモード型フィルタとの間に、直列に接続された共振器と、前記共振器に並列に接続されたインダクタと、を具備する請求項３１および３２記載の分波器。
【請求項３４】
前記共通端子とグランドとの間に接続された第３インダクタを具備し、
前記ラダー型フィルタをミラー接続のラダー型フィルタの等価回路で表し、前記最も共通端子側の直列共振器の容量値をＣ１、前記ラダー型フィルタのその他の直列共振器の容量値の平均値をＣ２としたとき、
０．３＜Ｃ１／Ｃ２＜１
であることを特徴とする請求項２３記載の分波器。
【請求項３５】
少なくとも一方は直列共振器と並列共振器とを有するラダー型フィルタであり共通端子と接続された送信用フィルタおよび受信用フィルタと、
前記ラダー型フィルタの前記並列共振器とグランドとの間に接続された第２インダクタと、
前記ラダー型フィルタの前記直列共振器および前記並列共振器が形成されたチップを実装する実装部と、
前記実装部に設けられ前記受信用フィルタと受信端子とを接続する受信線路と、
前記実装部に設けられ前記送信用フィルタと送信端子とを接続する送信線路と、
前記実装部に設けられ前記共通端子と前記受信用フィルタおよび前記送信用フィルタとを接続する共通線路と、
前記実装部に設けられ前記第２インダクタを構成するインダクタ線路と、を具備し、
前記インダクタ線路は対応する前記受信線路および前記送信線路の一方と、前記共通線路との間に設けられていることを特徴とする分波器。
【請求項３６】
前記インダクタ線路は、前記対応する前記受信線路または前記送信線路の一方と前記受信線路および前記送信線路の他方との間に設けられていることを特徴とする請求項３５記載の分波器。
【請求項３７】
前記実装部は、複数の積層を有し、
前記インダクタ線路は、前記複数の積層に設けられていることを特徴とする請求項３５または３６記載の分波器。
【請求項３８】
前記インダクタ線路は、前記実装部に形成され、グランドを接続するための複数のグランドフットパッドに接続されていることを特徴とする請求項３５から３７のいずれか一項記載の分波器。
【請求項３９】
前記直列共振器は複数の直列共振器であり、
前記複数の直列共振器のうち一部の直列共振器に並列に第１インダクタが接続されていることを特徴とする請求項３５から３８のいずれか一項記載の分波器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【公開番号】特開２００７−７４６９８（Ｐ２００７−７４６９８Ａ）
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願番号】特願２００６−１３０６６２（Ｐ２００６−１３０６６２）
【出願日】平成１８年５月９日（２００６．５．９）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願日】平成１８年５月９日（２００６．５．９）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]