説明

制御回路

【課題】誘導電圧調整器を用いた加速器用電源の出力電圧を高精度で安定に制御する制御回路を提供する。
【解決手段】誘導電圧調整器10を用いた加速器用電源装置の制御回路30bであって、設定値に対して所定の差を有する第1基準電圧値と直流電圧の電圧値とを比較する第1比較器32と、第1比較器32の出力に基づき直流電圧の電圧値が第1基準電圧値よりも設定値に近い値になるまでONの制御パルスを誘導電圧調整器10に出力する制御パルス発生回路34と、第1比較器32の出力に応じてゲートが制御され、第1基準電圧値よりも設定値に近い値である第2基準電圧値と直流電圧の電圧値とを比較する第2比較器36と、直流電圧の電圧値が第1基準電圧値よりも設定値に近い場合に、第2比較器36の出力に基づく短パルスを誘導電圧調整器10に出力する短パルス発生回路38とを備える。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、誘導電圧調整器を用いた加速器用電源の出力電圧を高精度で安定に制御する制御回路に関する。
【背景技術】
【0002】
医療、放射光応用などの用途に用いられる素粒子加速器の電源には、通常、モータ駆動による誘導電圧調整器(IVR)が用いられる。このような電源装置の制御方法として特許文献1に示すようなものが知られている。特許文献1に記載された電源装置の制御回路は、電源装置の出力電流を電流検出器にて検出し、その検出値と電流指令値との偏差をゼロにするような操作量を帰還して制御を行っている。
【0003】
その際制御回路は、電流検出器の周囲温度を温度検出器により検出し、その周囲温度に基づいてエラー演算器により電流検出器のゲインエラー及びオフセットエラーを推定演算し、これらの推定値を用いて電流指令値を補正している。こうすることで、高精度な電流制御を実現することができる。
【0004】
また、特許文献2においては、直流電圧をオン・オフしてクライストロンにパルス電圧を供給するスイッチ手段を有し、このスイッチ手段のオフ時にはオフ直前の直流電圧の検出値を保持し、オン再開時には保持した直流電圧を検出した直流電圧に切替えることを特徴とする制御回路が記載されている。
【0005】
この制御回路を用いることによって、誘導電圧調整器又はサイリスタスイッチを使用したクライストロン電源において、パルス振幅の精度がよいパルス運転を実現することができる。
【0006】
図3は、従来の制御回路を含む加速器用電源装置の構成を示すブロック図である。従来の制御回路である制御回路30aは、第1比較器32と、制御パルス発生回路34により構成される。
【0007】
この加速器用電源装置において、入力電圧は、外部からの設定値に対し誘導電圧調整器10により増幅され、その出力はトランス12を経て整流回路14により直流に整流される。その後チョークコイル16により平滑された出力電圧VDCは、充電チョーク18とホールドオフダイオード20で構成される充電回路を経て、パルス成形回路(PFN)22に共振充電される。パルス成形回路22に充電した電荷は、図示しないサイラトロン等の大容量スイッチで一気に放電され、大電力パルスを形成し、充電電圧VPFNがクライストロンに出力される。
【0008】
この時DeQ回路24ではVPFNを一定に保つ入力エネルギー抑圧制御が行われる。ここでDeQ回路とは、De−Qing回路の意であり、PFN22の充電電圧がある設定値に達したときに、共振充電回路のQ値を減少させて強制的に充電を中止させる回路である。すなわち、クライストロンに印加する各パルス電圧を一定に保つことを目的とする。
【0009】
電圧VDCは、制御回路30a(アナログ制御又はデジタル制御)を介してIVR10に帰還される。
【0010】
この制御回路30aにおいて、第1比較器32は、電圧VDCと基準電圧を比較する。制御パルス発生回路34は、第1比較器32の出力を入力して制御パルスを発生し、IVR10に帰還する。
【0011】
次に、図4を用いて上述した制御回路30aの動作について説明する。ここでは、VDCが設定値より低い場合について説明する。スタート時であるtの時点において、設定値に対して、VDCが所定の差(TS)以上に低い(VDC<Vref_L1=設定値−TS)場合には、制御パルス発生回路34は、第1比較器32の出力に基づき制御パルスCPをIVR10に出力し制御する。IVR10は、制御パルスに基づいてモータによりVDCが設定値に近づくよう制御される。VDCが基準電圧Vref_L1を超えたとき(t)、制御パルス発生回路34は、出力を停止する。
【0012】
DCが設定値より高い場合についても、図示はしていないが同様に、スタート時であるtの時点において、設定値に対して、VDCが所定の差(TS)以上に高い(VDC>Vref_H1=設定値+TS)場合には、制御パルス発生回路34は、第1比較器32の出力に基づき制御パルスCPをIVR10に出力し制御する。
【0013】
ここで、IVR10にはUP側とDOWN側の端子が存在し、UPとDOWNでモータの回転方向が逆になる。したがって、VDCが設定値より高く、下げる必要がある場合には、制御パルスに応じて上昇時とは逆にモータが回転する。
【0014】
IVR10は、制御パルスに基づいてモータによりVDCが設定値に近づくよう制御される。VDCが基準電圧Vref_H1よりも低くなった場合に、制御パルス発生回路34は、出力を停止する。
【0015】
設定値±TSの領域は、無制御領域である。したがって、制御パルス発生回路34は、この領域においては制御パルスを出力せず、IVRのモータも動きを停止するため、VDCの値はこの領域内に保たれる。
【0016】
クライストロンの印加電圧はDeQ回路24にて一定に保たれているが、入力変化による影響はDeQ制御の抑圧エネルギー増加を生み制御状態が変化することで出力状態にも微妙な変化が発生する。この変化が加速器の性能には大きな影響となる。この影響を未然に防ぐためにもVDCの高精度制御が重要となる。
【特許文献1】特開平11−194842号公報
【特許文献2】特開平11−354038号公報
【発明の開示】
【発明が解決しようとする課題】
【0017】
しかしながら、図3に示す制御回路においては、自動制御のIVRの電圧設定が、設定値までステップ波形により制御されるのが一般的である。それゆえモータの遊び、動作停止遅れ等の無制御期間の存在により設定の許容範囲を広く取らないとIVRがハンチング動作を起こしてしまう。すなわち、無制御領域にモータを停止させることができず、モータがUP方向とDOWN方向の回転を交互に繰り返すといった現象が起きてしまう。
【0018】
また、この無制御領域を広く取ると、小さな入力信号の変動に対して制御が効きにくくなり、この出力変動は、特に加速器の性能に致命的な打撃を与えてしまう。
【0019】
本発明は上述した従来技術の問題点を解決するもので、誘導電圧調整器を用いた加速器用電源の出力電圧を高精度で安定に制御する制御回路を提供することを課題とする。
【課題を解決するための手段】
【0020】
本発明に係る制御回路は、上記課題を解決するために、請求項1記載の発明は、出力電圧を調整する誘導電圧調整器を用いた加速器用電源装置の前記出力電圧を整流・平滑した直流電圧を検出しその検出値と設定値との差が小さくなるように制御信号を前記誘導電圧調整器に帰還する制御回路であって、前記設定値に対して所定の差を有する第1基準電圧値と前記直流電圧の電圧値とを比較する第1比較器と、前記第1比較器の出力に基づき前記直流電圧の電圧値が前記第1基準電圧値よりも前記設定値に近い値になるまでHレベルの制御パルスを前記制御信号として前記誘導電圧調整器に出力する制御パルス発生回路と、前記第1比較器の出力に応じてゲートが制御され、前記第1基準電圧値よりも前記設定値に近い値である第2基準電圧値と前記直流電圧の電圧値とを比較する第2比較器と、前記直流電圧の電圧値が前記第1基準電圧値よりも前記設定値に近い場合に、前記第2比較器の出力に基づき前記直流電圧の電圧値が前記第2基準電圧値よりも前記設定値に近い値になるまで前記誘導電圧調整器の性能で決定される一定のON幅を持ちさらに前記誘導電圧調整器の動作時間の基づくOFF時間を持つ短パルスを前記制御信号として前記誘導電圧調整器に出力する短パルス発生回路とを備えることを特徴とする。
【0021】
請求項2記載の発明は、請求項1において、前記第1比較器、前記第2比較器、前記制御パルス発生回路、及び前記短パルス発生回路は、内部プログラムにより構成されデジタル制御を行うことを特徴とする。
【発明の効果】
【0022】
本発明の請求項1記載の発明によれば、制御パルスと、短パルスの2段階で制御を行うため、無制御領域の範囲を狭くすることができる。その結果、電圧の設定値に対して、より精度良く制御を行うことができる。また、無制御領域が狭い範囲であるため、その領域からわずかにずれるだけで、短パルスによる制御が行われる。したがって、より安定した制御を行うことが可能となる。さらに、小さな入力変動に対しても短パルス制御でより敏感に制御することができる。
【0023】
本発明の請求項2記載の発明によれば、制御回路内部に複雑なモジュール構成を必要とせず、コスト削減に寄与しうる。さらに、現在の設備を利用して、わずかな内部プログラム及びハードウェアの変更により、容易に性能を向上させることができる。
【発明を実施するための最良の形態】
【0024】
以下、本発明の制御回路の実施の形態を、図面に基づいて詳細に説明する。
【実施例1】
【0025】
以下、本発明の実施例について図面を参照しながら説明する。図1は本発明の実施例1の制御回路を用いた加速器用電源装置の構成を示すブロック図、図2は本発明の実施例1の制御回路の動作を示す図である。なお、図1において、図3における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【0026】
まず、本実施の形態の構成を説明すると、本実施の形態に係る制御回路30bは、図1に示すように、第1比較器32、制御パルス発生回路34、第2比較器36、短パルス発生回路38で構成されている。
【0027】
出力電圧を調整する誘導電圧調整器10を用いた加速器用電源装置の各構成は図3と同じであるため、説明を省略する。制御回路30b(アナログ制御又はデジタル制御)は、誘導電圧調整器10により出力された出力電圧を整流・平滑した直流電圧VDCを検出し、その検出値と設定値との差が小さくなるように制御信号をIVR10に帰還する。
【0028】
この制御回路30bにおいて、第1比較器32は、設定値に対して所定の差を有する第1基準電圧値と直流電圧VDCの電圧値とを比較する。
【0029】
制御パルス発生回路34は、第1比較器32の出力に基づき直流電圧VDCの電圧値が第1基準電圧値よりも設定値に近い値になるまでHレベルの制御パルスを発生し、制御信号として継続的にIVR10に出力する。
【0030】
第2比較器36は、第1比較器32の出力に応じてゲートが制御され、第1基準電圧値よりも設定値に近い値である第2基準電圧値と直流電圧VDCの電圧値とを比較する。
【0031】
短パルス発生回路38は、直流電圧VDCの電圧値が第1基準電圧値よりも設定値に近い場合に、第2比較器36の出力に基づき直流電圧VDCの電圧値が第2基準電圧値よりも設定値に近い値になるまで誘導電圧調整器の性能で決定される一定のON幅を持ちさらに誘導電圧調整器の動作時間に基づくOFF時間を持つ短パルスを発生し、制御信号として連続的にIVR10に出力する。この短パルスのパルス幅はIVRモータの駆動性能限界にて設定される。
【0032】
次に図2を参照し実施例1に係る制御回路の動作を説明する。ここでは、VDCが設定値より低い場合について説明する。スタート時であるtの時点において、設定値に対して、VDCが所定の差(TS)以上に低い(VDC<Vref_L1=設定値−TS)場合には、制御パルス発生回路34は、第1比較器32の出力に基づき制御パルスCPをIVR10に出力し制御する。IVR10は、制御パルスに基づいてモータによりVDCが設定値に近づくよう制御される。VDCが第1基準電圧値であるVref_L1を超えたとき(t)、制御パルス発生回路34は、出力を停止する。
【0033】
次に、短パルス発生回路38は、第2比較器36の出力に基づき短パルスSPをIVR10に出力し制御する。第2比較器36のゲートは、第1比較器32の出力に応じて制御される。したがって、直流電圧VDCの値が第1基準電圧値を超えるまでは、第2比較器36が出力を行うことはなく、短パルスも発生しない。IVR10は、短パルスに基づいてモータによりVDCが設定値に近づくよう制御される。VDCが第2基準電圧値であるVref_L2を超えたとき(t)、短パルス発生回路38は、出力を停止する。
【0034】
DCが設定値より高い場合についても、図示はしていないが同様の動作を行う。すなわち、スタート時であるtの時点において、設定値に対して、VDCが所定の差(TS)以上に高い(VDC>Vref_H1=設定値+TS)場合には、制御パルス発生回路34は、第1比較器32の出力に基づき制御パルスCPをIVR10に出力し制御する。その後、第1基準電圧値であるVref_H1よりVDCが低下したところ(t)で、短パルス制御に切り替わり、短パルス発生回路38は、第2比較器36の出力に基づき短パルスSPをIVR10に出力し制御する。VDCが第2基準電圧値であるVref_H2より低下したとき(t)、無制御領域となり、制御が停止する。
【0035】
従来技術で説明したように、IVR10にはUP側とDOWN側の端子が存在し、UPとDOWNでモータの回転方向が逆になる。したがって、VDCが設定値より高いために下げる必要がある場合には、制御パルスに応じて上昇時とは逆にモータが回転する。
【0036】
無制御領域においては、制御パルス発生回路34及び短パルス発生回路38のいずれもが制御信号である制御パルス若しくは短パルスを出力せず、IVRのモータも動きを停止するため、VDCの値はこの領域内に保たれる。
【0037】
入力変動のような小さな変化に対しては、無制御領域であるVref_L2とVref_H2との間の範囲TCを変動が越えた場合には、第2比較器36がそれを検出し、短パルス発生回路38が再び短パルスを発生、出力して制御を行う。
【0038】
なお、IVR10にステッピングモータ(パルス信号を与えることによって決められたステップ単位で回転するモータ)を使用した場合も同様に制御が可能になる。
【0039】
さらに、制御回路30bは、アナログ回路による制御でもよいし、デジタル制御によるものでもよい。デジタル制御の場合には、プログラマブルコントローラ(PLC)や、FPGA等を用いることができる。その場合には、制御回路30bの構成要件である、第1比較器32、第2比較器36、制御パルス発生回路34、短パルス発生回路38は、内部プログラムにより構成され、デジタル制御を行う。
【0040】
上述のとおり、本発明の実施例1の形態に係る制御回路によれば、制御パルスと、短パルスの2段階で制御を行うため、無制御領域の範囲を狭くすることができる。その結果、電圧の設定値に対して、より精度良く制御を行うことができる。また、無制御領域が狭い範囲であるため、その領域からわずかにずれるだけで、短パルスによる制御が行われる。したがって、より安定した制御を行うことが可能となる。さらに、小さな入力変動に対しても短パルス制御でより敏感に制御することができる。
【0041】
従来技術において、Vref_L1とVref_H1との間は無制御領域であり、IVRモータの遊びや動作停止遅れ等の理由により、それ以上の狭い範囲を制御パルスで制御することはできなかったが、連続的な短パルスで制御を行うことにより無制御領域をVref_L2とVref_H2との間というさらに狭い範囲に絞ることができる。この無制御領域の範囲は従来と比較して約10分の1である。
【0042】
またPLCやFPGA等を用いてデジタル制御とした場合には、制御回路内部に複雑なモジュール構成を必要とせず、コスト削減に寄与しうる。さらに、現在の設備を利用して、わすかな内部プログラム及びハードウェアの変更により、容易に制御回路の性能を向上させることができる。
【産業上の利用可能性】
【0043】
本発明に係る制御回路は、加速器用電源装置の出力電圧を高精度で安定に制御する制御回路に利用可能である。
【図面の簡単な説明】
【0044】
【図1】本発明の実施例1の形態の加速器用電源装置における制御回路の構成を示すブロック図である。
【図2】本発明の実施例1の形態の制御回路の動作を説明する図である。
【図3】従来の加速器用電源装置における制御回路の構成を示すブロック図である。
【図4】従来の制御回路の動作を説明する図である。
【符号の説明】
【0045】
10 誘導電圧調整器(IVR)
12 トランス
14 整流回路
16 チョークコイル
18 充電チョーク
20 ホールドオフダイオード
22 パルス成形回路(PFN)
24 DeQ回路
30a、30b 制御回路
32 第1比較器
34 制御パルス発生回路
36 第2比較器
38 短パルス発生回路

【特許請求の範囲】
【請求項1】
出力電圧を調整する誘導電圧調整器を用いた加速器用電源装置の前記出力電圧を整流・平滑した直流電圧を検出しその検出値と設定値との差が小さくなるように制御信号を前記誘導電圧調整器に帰還する制御回路であって、
前記設定値に対して所定の差を有する第1基準電圧値と前記直流電圧の電圧値とを比較する第1比較器と、
前記第1比較器の出力に基づき前記直流電圧の電圧値が前記第1基準電圧値よりも前記設定値に近い値になるまでONの制御パルスを前記制御信号として前記誘導電圧調整器に出力する制御パルス発生回路と、
前記第1比較器の出力に応じてゲートが制御され、前記第1基準電圧値よりも前記設定値に近い値である第2基準電圧値と前記直流電圧の電圧値とを比較する第2比較器と、
前記直流電圧の電圧値が前記第1基準電圧値よりも前記設定値に近い場合に、前記第2比較器の出力に基づき前記直流電圧の電圧値が前記第2基準電圧値よりも前記設定値に近い値になるまで前記誘導電圧調整器の性能で決定される一定のON幅を持ちさらに前記誘導電圧調整器の動作時間に基づくOFF時間を持つ短パルスを前記制御信号として前記誘導電圧調整器に出力する短パルス発生回路と、
を備えることを特徴とする制御回路。
【請求項2】
前記第1比較器、前記第2比較器、前記制御パルス発生回路、及び前記短パルス発生回路は、内部プログラムにより構成されデジタル制御を行うことを特徴とする請求項1記載の制御回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate


【公開番号】特開2008−27360(P2008−27360A)
【公開日】平成20年2月7日(2008.2.7)
【国際特許分類】
【出願番号】特願2006−202153(P2006−202153)
【出願日】平成18年7月25日(2006.7.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】