半導体装置およびその製造方法
【課題】ＳｉＣ基板を用い、オン抵抗のさらなる低減が図られた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、研磨等により厚さが２００μｍ以下にされ、（ ０ ０ ０−１）Ｃ面を上面とするＳｉＣ基板１１ａと、ＳｉＣ基板１１ａの上面上に順に設けられた半導体からなるエピタキシャル成長層１２，ショットキー電極１４及び上部電極１６と、Ｓｉ面であるＳｉＣ基板１１ａの裏面上に順に設けられたオーミック電極１５及び下部電極１７とを備えている。ＳｉＣ基板１１ａが従来の基板よりも薄いため、動作時のオン抵抗が大きく低減されている。
【解決手段】半導体装置は、研磨等により厚さが２００μｍ以下にされ、（ ０ ０ ０−１）Ｃ面を上面とするＳｉＣ基板１１ａと、ＳｉＣ基板１１ａの上面上に順に設けられた半導体からなるエピタキシャル成長層１２，ショットキー電極１４及び上部電極１６と、Ｓｉ面であるＳｉＣ基板１１ａの裏面上に順に設けられたオーミック電極１５及び下部電極１７とを備えている。ＳｉＣ基板１１ａが従来の基板よりも薄いため、動作時のオン抵抗が大きく低減されている。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素からなる基板を用いた半導体装置及びその製造方法に関し、より詳細には、高耐圧性を有し、大電流で使用される半導体パワーデバイス及びその製造方法に関する。
【０００２】
【従来の技術】
高耐圧で、大電流で駆動するパワーデバイスとして、シリコン（Ｓｉ）を用いた整流素子やスイッチング素子が従来から多く用いられている。しかしながら、近年の技術の発達に伴って、Ｓｉの物性限界が問題となってきている。
【０００３】
例えば、ある程度以上の耐圧が必要な整流素子としては、Ｓｉからなるｐｎダイオードが用いられているが、スイッチング損失が大きいという不具合がある。このため、よりスイッチング損失が小さいショットキーダイオードがｐｎダイオードの代替品として期待される。ところが、Ｓｉを用いたショットキーダイオードはＳｉの物性限界のために所望の耐圧を得ることが困難であるため、実使用の用途は限られてしまっていた。そこで、高い耐圧性を有し、且つスイッチング損失が小さい半導体装置を作製するための材料として、炭化珪素（シリコンカーバイド、ＳｉＣ）が注目を集めている。
【０００４】
ＳｉＣは、Ｓｉに比べてバンドギャップが大きいことから高い絶縁耐性を有しており、また、高温においても安定な性質を有する半導体である。このような特性から、ＳｉＣは、スイッチング素子に限らず、パワーデバイスや耐環境素子、高周波デバイスおよび高温動作デバイス等への応用が期待されている。以下に、これまでに提案されてきた従来の半導体装置の一例として、ＳｉＣ基板上にＳｉＣのエピタキシャル成長層を設けたショットキーダイオードについて説明する。
【０００５】
図８は、従来のショットキーダイオードの構造を示す断面図である。同図に示すように、従来のショットキーダイオードは、ＳｉＣ基板１８１と、ＳｉＣ基板１８１の上面上に設けられ、ｎ型不純物を含むエピタキシャル成長層１８２と、エピタキシャル成長層１８２の上に設けられ、Ｎｉ（ニッケル）からなるショットキー電極１８４と、ショットキー電極１８４の上に設けられ、Ｔｉ（チタン）とＡｕ（金）の積層構造を有する上部電極１８６と、エピタキシャル成長層１８２の上部にイオン注入により設けられ、Ｂ（ボロン）などのｐ型不純物を含む不純物注入領域１８３とを備えている。また、従来のショットキーダイオードにおいて、ＳｉＣ基板１８１の裏面上にはＮｉからなるオーミック電極１８５が設けられ、オーミック電極１８５の裏面上にはＴｉとＡｕの積層構造を有する下部電極１８７が設けられている。ＳｉＣ基板１８１としては、例えばｎ型の（ ０ ０ ０ １）オフ面を上面とする厚さ４００μｍ程度の４Ｈ−ＳｉＣ基板が用いられている。上部電極１８６や下部電極１８７は、半導体装置のアノード電極上にアルミニウムなどの配線を設けたり、半田を用いてリードフレームに半導体装置を固定するために必要であるが、整流素子としての動作には関係がない。ＳｉＣからなるエピタキシャル成長層１８２の適切な膜厚や不純物濃度を選択することにより、順方向に流れる電流が数アンペア以上で、逆方向耐圧が６００Ｖ以上、場合によっては１０００Ｖ以上の整流素子が得られる。図８に示すような縦型の半導体装置では、駆動電流を大きくするためにエピタキシャル成長層１８２の上面とＳｉＣ基板１８１の裏面とにそれぞれ電極を設けることが一般的である。
【０００６】
次に、従来のショットキー電極および該ショットキー電極を備えた樹脂封止型半導体装置の製造方法について説明する。
【０００７】
図９（ａ）〜（ｃ）および図１０（ａ）〜（ｃ）は、従来のショットキーダイオードを備えた樹脂封止型半導体装置の製造方法を示す断面図である。
【０００８】
まず、図９（ａ）に示す工程で、厚さが約４００μｍで直径２インチのｎ型不純物を含むＳｉＣ基板１８１（４Ｈ−ＳｉＣ基板）を準備する。次いで、ＣＶＤ法などによりＳｉＣ基板１８１の上面上にｎ型不純物を含むＳｉＣからなるエピタキシャル成長層１８２を形成する。
【０００９】
次に、図９（ｂ）に示す工程で、エピタキシャル成長層１８２上にＳｉＯ２ からなるマスクを形成した後、ボロンなどのｐ型不純物イオンを注入する。次いで、マスクを除去した後、基板に１５００℃以上の高熱処理を施すことにより注入したイオンの活性化を行う。この処理によって不純物注入領域１８３が形成される。この不純物注入領域１８３は、電界集中を防ぐためのガードリングとして機能する。
【００１０】
次いで、図９（ｃ）に示す工程で、ＳｉＣ基板１８１の裏面の全面に例えばＮｉを堆積し、これに続いて１０００℃程度の熱処理を行うことにより、オーミック電極１８５を形成する。
【００１１】
次に、図１０（ａ）に示す工程で、エピタキシャル成長層１８５の上面上にＮｉを堆積した後パターニングすることにより両端部が不純物注入領域１８３とオーバーラップするショットキー電極１８４を形成する。なお、先の図９（ｃ）において、ショットキー電極１８４を形成する前にオーミック電極１８５を形成するのは、ショットキー電極１８４の形成後に熱処理を行なうと、ショットキー接合がオーミック接合に変化する場合があるからである。
【００１２】
次に、図１０（ｂ）に示す工程で、ショットキー電極１８４の上にＴｉとＡｕとを積層してパターニングすることにより、上部電極１８６を形成する。そして、オーミック電極１８５の裏面上にＴｉとＡｕとを積層することにより、下部電極１８７を形成する。
【００１３】
この後、ウエハ状の基板を分割し、図１０（ｂ）に示すような半導体チップを作製する。
【００１４】
次に、図１０（ｃ）に示す工程で、半田２０１を用いて半導体チップをリードフレームの上面に固定した後、上部電極１８６とリードフレームの陽極２０４とを金属からなるワイヤ２０３によって接続する。次に、半導体チップ、ワイヤ２０３およびリードフレーム２０２の上面を樹脂２０５で封止することにより、樹脂封止型の半導体装置を作製できる。
【００１５】
【発明が解決しようとする課題】
上述の従来のショットキーダイオードは、Ｓｉからなる半導体装置に比べれば耐圧性が高い。このようなパワーデバイスでは、駆動時の電流が大きいため、電力損失を小さくすることが要求される。
【００１６】
しかしながら、従来の半導体装置はオン抵抗が大きく、ＳｉＣの優れた特性を十分に発揮できていなかった。これは、ショットキーダイオードに限らず、ｐｎダイオードや縦型ＭＩＳＦＥＴなど、デバイスの上面から裏面、あるいはその逆方向に電流が流れる縦型パワーデバイスに共通する不具合である。
【００１７】
本発明の目的は、ＳｉＣ基板を用い、オン抵抗のさらなる低減が図られた半導体装置およびその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の半導体装置は、裏面全体が削られたＳｉＣ基板と、上記ＳｉＣ基板の上面上に設けられた半導体からなる半導体層とを備え、動作時には、キャリアが上記ＳｉＣ基板および上記半導体層を通過して縦方向に走行する。
【００１９】
この構造により、ＳｉＣ基板が薄くなっているので、縦方向（基板面に対し垂直方向）の抵抗が従来の半導体装置に比べて大幅に低減されている。
【００２０】
上記ＳｉＣ基板の厚みは２５０μｍ以下であることにより、従来のＳｉＣ基板を用いた半導体装置では達成できないレベルにまで動作時のオン抵抗を低減することができる。
【００２１】
上記ＳｉＣ基板の厚みは２００μｍ以下であることがより好ましい。
【００２２】
上記半導体層の上方に金属からなる電極が設けられ、上記ＳｉＣ基板の裏面上には、上記ＳｉＣ基板とオーミック接触し、金属からなる下部電極が設けられていることにより、動作時のオン抵抗が低減された縦型半導体装置が得られる。
【００２３】
上記下部電極は、アルミニウム，チタン，ニッケル，タングステン，クロム，モリブデン及び銀のうちから選ばれた１つの材料を含むことが好ましい。
【００２４】
上記ＳｉＣ基板の（ ０ ０ ０−１）カーボン面上に上記エピタキシャル成長層が設けられており、上記ＳｉＣ基板の（ ０ ０ ０ １）シリコン面上には上記下部電極が設けられていることにより、特にショットキーダイオードやｐｎダイオードの場合には、１０００℃以上の高熱処理をしなくても下部電極におけるオーミック接触を形成することができる。
【００２５】
本発明の半導体装置の製造方法は、ＳｉＣ基板と、上記ＳｉＣ基板上に設けられた半導体層と、上記半導体層の上方に設けられた上部電極と、上記ＳｉＣ基板の裏面上に設けられ、オーミック電極となる下部電極と備えた半導体装置の製造方法であって、
上記上部電極を形成する工程（ａ）と、上記工程（ａ）の後に上記ＳｉＣ基板の厚さを薄くする工程（ｂ）とを含んでいる。
【００２６】
この方法により、基板部分の抵抗が低減され、オン抵抗が低減された半導体装置を製造することができる。
【００２７】
上記工程（ｂ）の後に上記下部電極を形成する工程（ｃ）をさらに含んでいることにより、下部電極よりも上部電極を先に作製するので、ＳｉＣ基板を薄くする工程を上部電極の形成後に行なうことができるようになる。このため、基板が薄い状態での工程を減らすことができ、基板の反りや破損の危険を低減することができる。また、ＳｉＣ基板を薄くする工程が上部電極の位置合わせに影響しないので、上部電極を形成する際のパターニングを良好に行うことができる。
【００２８】
上記工程（ｃ）の後、上記ＳｉＣ基板および上記半導体層を分離して半導体チップを製造する工程（ｄ）と、上記工程（ｄ）の後、上記半導体チップをリードフレーム上に載置して熱処理を行なうことにより上記ＳｉＣ基板と上記下部電極との間にオーミック接合を形成する工程（ｅ）とをさらに含み、上記工程（ｃ）では、熱処理工程を省略することにより、工程数を減らせるので、製造コストを引き下げると共に、装置の歩留まりも向上させることができる。
【００２９】
上記ＳｉＣ基板の（ ０ ０ ０−１）カーボン面上に上記半導体層が設けられ、上記工程（ｃ）では、上記ＳｉＣ基板の（ ０ ０ ０ １）シリコン上に上記下部電極が設けられることにより、１０００℃以上の高熱処理をせずとも下部電極をオーミック電極とすることができるので、下部電極よりも先に上部電極を形成することが可能になる。その結果、上部電極の形成後にＳｉＣ基板を薄くすることが可能になる。
【００３０】
上記半導体層に各素子間を分離するための溝を形成する工程（ｆ）をさらに含むことにより、素子分離が確実に行われると共に、この溝を利用して半導体チップに分割しやすくすることができる。また、基板上に溝が形成されていることで、製造工程中に生じるクラックなどの欠陥を溝の部分で止めることができる。すなわち、歩留まりを向上することができる。
【００３１】
上記溝の深さが１μｍ以上であることが好ましい。
【００３２】
上記ＳｉＣ基板の厚みは２５０μｍ未満であることにより、従来の半導体装置よりもオン抵抗の小さい半導体装置を製造することができる。
【００３３】
特に、上記ＳｉＣ基板の厚みは２００μｍ以下であることが好ましい。
【００３４】
【発明の実施の形態】
半導体装置の抵抗成分としては、半導体層と電極との接触抵抗、半導体層の抵抗、ＳｉＣ基板自体の抵抗など種々のものがある。従来の半導体装置では、ＳｉＣ基板の厚みが４００μｍと厚いため、この抵抗成分のうちＳｉＣ基板の抵抗が大きな部分を占めている。そのため、本願発明者らは検討の結果、ＳｉＣ基板の抵抗を低減することを目指すこととした。
【００３５】
ＳｉＣ基板の抵抗を低減するための直接的な方法としては、ＳｉＣ基板の厚みを薄くすることが考えられる。厚さが２５０μｍ程度の基板は市販されているが、これを用いても抵抗値が十分に低いとは言えないため、本願発明者らは、ＳｉＣ基板の厚みを研磨やサンドブラスト、リアクティブイオンエッチング（ＲＩＥ）などによって物理的に薄くすることとした。これにより、ＳｉＣ基板の厚みを例えば２５０μｍ未満にすることで、ＳｉＣ基板の抵抗値を要求されるレベル以下にまで低減することができた。さらに、ＳｉＣ基板の厚みは２００μｍ以下であるとさらに大幅に抵抗値を低減できた。どの半導体装置にも基板は用いられるため、基板を薄くすることでほぼすべての縦型半導体装置のオン抵抗を低減することができる。
【００３６】
ところが、基板を薄くした状態で１０００℃以上の高熱処理をした場合、基板が反ってフォトレジストを形成する位置がずれる等の現象が見られることがあった。このような高熱処理は、半導体装置の製造工程において、オーミック電極を形成する際や不純物を活性化させる際に必要となる。また、ＳｉＣ基板を薄くすることで、破損や予期せぬクラックが基板に生じやすくもなる。そのため、ＳｉＣ基板の厚みを十分に薄くするための方法が必要であると考えられた。
【００３７】
そこで、例えば、ショットキーダイオードの製造工程において基板の反りおよびクラックの発生を防ぐために、高熱処理の後にＳｉＣ基板を薄くする方法が検討された。
【００３８】
この検討段階で、本願発明者らはＳｉＣ基板の面方位に着目した。（ ０ ０ ０ １）４Ｈ−ＳｉＣ基板をはじめとするＳｉＣ基板には、Ｓｉ（シリコン）面とＣ（カーボン）面があり、通常は面上にエピタキシャル成長層を形成しやすいＳｉ面を上面として半導体装置が製造される。Ｓｉ面上にＮｉなどの金属を堆積してから１０００℃以上の熱処理をした場合、Ｎｉと基板がオーミック接触となるため、従来のショットキーダイオードの製造工程において、図９（ｃ）に示すショットキー電極の形成工程は、図１０（ａ）のオーミック電極の形成工程の後に置かねばならなかった。
【００３９】
そこで、本願発明者らはＣ面を上面、Ｓｉ面を裏面としてショットキーダイオードを製造することを試みた。その結果、Ｓｉ面上には高温処理をしなくてもオーミック電極を形成しやすく、Ｃ面上にはショットキー電極が形成しやすいため、オーミック電極よりも先にショットキー電極を形成することが可能であることが分かった。この方法により、基板上にショットキー電極を形成後にＳｉＣ基板の厚さを薄くでき、且つオーミック電極の形成工程で１０００℃以上の高温にする必要がなくなった。
【００４０】
以下の実施形態では、この方法を用いて形成された半導体装置について説明する。
【００４１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るショットキーダイオードの構造を示す断面図である。１つの樹脂封止型半導体装置に搭載される半導体チップには、このような半導体素子が多数個集積されていることもある。ここでは、１つのショットキーダイオードについて説明する。
【００４２】
本実施形態のショットキーダイオードの特徴は、ＳｉＣ基板１１ａの厚みが２００μｍと薄いことと、ショットキー電極１４がＳｉＣ基板１１ａのＣ面側に設けられていることである。
【００４３】
図１に示すように、本実施形態のショットキーダイオードは、厚さが約２００μｍで、ｎ型不純物を含むＳｉＣ基板１１ａと、ＳｉＣ基板１１ａの上面上に設けられた厚さ約１０μｍのｎ型ＳｉＣからなるエピタキシャル成長層１２と、エピタキシャル成長層１２の上部にボロンを注入することにより設けられた不純物注入領域１３と、エピタキシャル成長層１２の上面上に設けられ、両端部が不純物注入領域１３とオーバーラップするように設けられた第１の電極層１８と、ＳｉＣ基板１１ａの裏面全体の上に設けられた第２の電極層１９とを備えている。
【００４４】
ＳｉＣ基板としては、窒素を含む４Ｈ−ＳｉＣからなる（ ０ ０ ０ １）基板を用いており、（ ０ ０ ０−１）（「０００１バー」と読む）Ｃ面から（１１−２０）方向に８°オフ角をつけた面を上面とし、Ｓｉ面を裏面としている。このＳｉＣ基板１１ａの抵抗率は、０．０２Ω・ｃｍである。
【００４５】
また、エピタキシャル成長層１２には窒素が１×１０１６ｃｍ−３の濃度で含まれている。
【００４６】
第１の電極層１８は、エピタキシャル成長層１２とショットキー接触し、厚さが約２００ｎｍのＴｉからなるショットキー電極１４と、ショットキー電極１４上に設けられ、厚さが約３μｍのＡｕからなる上部電極１６とから構成されている。ショットキー電極１４の大きさは、例えば０．６３ｍｍ×０．６３ｍｍであり、不純物注入領域１３とはそれぞれ約１５μｍずつオーバーラップしている。また、第２の電極層１９は、ＳｉＣ基板１１ａの裏面とオーミック接触し、厚さ４００ｎｍのＡｌ（アルミニウム）からなるオーミック電極１５と、オーミック電極１５の裏面上に設けられ、厚さ４００ｎｍのＡｕからなる下部電極１７とから構成されている。
【００４７】
次に、本実施形態のショットキーダイオードの抵抗成分について説明する。
【００４８】
本実施形態のショットキーダイオードが動作する際のオン抵抗Ｒｏｎは、
Ｒｏｎ＝Ｒｓｕｂ＋Ｒｅｐｉ＋Ｒｃｏｎｔ＋Ｒｏｔｈｅｒ
で表される。ここで、ＲｓｕｂはＳｉＣ基板１１ａの抵抗、Ｒｅｐｉはエピタキシャル成長層１２の抵抗、Ｒｃｏｎｔは各部材間に生じる接触抵抗、Ｒｏｔｈｅｒはリードフレームやワイヤの抵抗を含むその他の抵抗成分である。接触抵抗には、ＳｉＣ基板１１ａとオーミック電極１５の界面や下部電極１７とリードフレームの界面にある半田で生じる抵抗などが含まれる。なお、ＲｓｕｂおよびＲｅｐｉは図１中の縦方向、つまり、基板面に対して垂直方向の抵抗成分である。
【００４９】
上述の抵抗成分の中で支配的となるのがＲｓｕｂとＲｅｐｉである。本実施形態で例として挙げられている４Ｈ−ＳｉＣ基板では、基板面に対して平行な方向と垂直な方向とで電気伝導率の異方性を示す。これを考慮してＲｓｕｂとＲｅｐｉとを概算すると、図８に示す従来のショットキーダイオード１８０では、ＳｉＣ基板の厚さが４００μｍの場合、Ｒｓｕｂが約０．７ｍΩ・ｃｍ２、Ｒｅｐｉが約０．８ｍΩ・ｃｍ２となる。
【００５０】
これに対し、本実施形態のショットキーダイオードでは、ＳｉＣ基板の厚さが薄くなっているので、例えば基板の厚さが２００μｍの場合、Ｒｓｕｂが約０．３５ｍΩ・ｃｍ２となる。つまり、基板を薄くすることにより、ＳｉＣからなる部分の抵抗を２０％以上も低減させることができる。また、後に説明するショットキーダイオードの製造方法によれば、ＳｉＣ基板の厚みを２００μｍ以下にすることもできるので、さらに素子の抵抗成分を低減することが可能である。
【００５１】
また、本実施形態のショットキーダイオードの耐圧は従来のものとほぼ同じである。これは、耐圧を決定するエピタキシャル成長層１２の厚みが本実施形態のショットキーダイオードと従来のものとで本実施形態ほぼ同一であるためである。よって、本実施形態のショットキーダイオードでは、耐圧性を犠牲にすることなく抵抗成分が低減されている。このため、導通損失も小さくなっている。
【００５２】
なお、本実施形態ではエピタキシャル成長層１２がＳｉＣからなる例を説明したが、Ｓｉや、他の半導体からなっていてもよい。
【００５３】
次に、本実施形態のショットキーダイオードおよび該ショットキーダイオードが集積された半導体チップの製造方法を説明する。
【００５４】
図２（ａ）〜（ｃ）および図３（ａ）〜（ｃ）は、本実施形態のショットキーダイオードの製造方法を示す断面図である。ただし、説明を簡単にするために、マスク合わせのためのアラインメントキーの形成工程や、層間絶縁膜の形成工程は省略する。
【００５５】
まず、図２（ａ）に示す工程で、ＳｉＣ基板１１を準備する。具体的には、（ ０ ０ ０−１）Ｃ面から（１１−２０）方向に約８度のオフ角をつけた面を上面とする４Ｈ−ＳｉＣ基板を準備する。そして、ＳｉＣ基板１１の上面を十分に洗浄する。なお、ＳｉＣ基板１２は例えば厚さが４００μｍで直径２インチのウエハの状態であるが、本実施形態ではウエハ上に多数設けられるショットキーダイオードのうちの１つについて説明する。
【００５６】
次に、図２（ｂ）に示す工程で、炭素の原料ガスとしてプロパンガスを、シリコンの原料ガスとしてシランガスを、キャリアガスとして水素を用いたＣＶＤ法によってＳｉＣ基板１１上にｎ型不純物を含む４Ｈ−ＳｉＣからなるエピタキシャル成長層１２を形成する。エピタキシャル成長層１２の厚さは１０μｍ程度とし、ｎ型不純物としては、例えば窒素を用いる。ここで、エピタキシャル成長層１２の上面も（ ０ ０ ０−１）Ｃ面となっている。
【００５７】
続いて、基板の上面を水素雰囲気に保つことにより、エピタキシャル成長層１２の表面処理を行なう。
【００５８】
次に、図２（ｃ）に示す工程で、エピタキシャル成長層１２の上に厚さ約６００ｎｍのＳｉＯ２ 膜を形成した後、フォトレジストによるパターンを形成し、バッファードフッ酸を用いてＳｉＯ２ 膜のエッチングを行なう。これにより、エピタキシャル成長層１２の上に０．６ｍｍ×０．６ｍｍのダミーマスク２１を形成する。
【００５９】
次いで、エピタキシャル成長層１２の上面側にダミーマスク２１をマスクとしてボロンイオンなどのｐ型不純物を注入することにより、エピタキシャル成長層１２の上部のうち、ダミーマスク２１に保護されない領域に深さ約１５０ｎｍの不純物注入領域１３を形成する。この際のイオン注入条件は、注入角度が０度で注入温度が５００℃、注入エネルギーが３０ｋｅＶ、注入量が１×１０１５ａｔｏｍｓ／ｃｍ２ である。
【００６０】
その後、基板を加熱炉内に設置し、窒素雰囲気下１１００℃で９０分間の熱処理を行なう。これにより、不純物注入領域１３に含まれる不純物が活性化される。
【００６１】
次に、バッファードフッ酸を用いたエッチングによりダミーマスク２１を除去した後、エピタキシャル成長層１２上に厚さ約２００ｎｍのＴｉ層と、厚さ１００ｎｍのＡｕとからなる電極層を順に形成する。このＡｕ層を形成することにより、これに続くＡｕのめっき処理を行いやすくすることができる。ちなみに、このＡｕ層は、後の上部電極１６の一部になる。次に、フォトレジストのパターンを形成してからＡｕのめっき処理を行って厚さ約３μｍのＡｕを堆積する。続いて、レジストを除去した後にＡｕ膜のうちめっきされていない部分をエッチング処理で除去し、Ｔｉの一部もエッチング処理で除去する。これにより、エピタキシャル成長層１２の上面上に設けられた、大きさが０．６３ｍｍ×０．６３ｍｍのＴｉからなるショットキー電極１４と、ショットキー電極１４上に設けられたＡｕからなる上部電極１６とがそれぞれ形成される。
【００６２】
次に、図３（ｂ）に示す工程で、ＳｉＣ基板１１の裏面を、基板の厚さが約２００μｍになるまで研磨する。ここで研磨された基板を、以下ＳｉＣ基板１１ａとする。なお、ＳｉＣ基板の厚さが２００μｍ以下になるまで研磨してもよい。
【００６３】
次に、図３（ｃ）に示す工程で、ＳｉＣ基板１１ａの裏面を十分に洗浄した後、ＳｉＣ基板１１ａの裏面の全面上に厚さ２００ｎｍ程度のＡｌからなるオーミック電極１５と厚さ４００ｎｍ程度のＡｕからなる下部電極１７とを順に形成する。続いて、窒素雰囲気下、基板の熱処理を３００℃、５分間の条件で行い、ショットキー電極１４およびオーミック電極１５を安定化させる。
【００６４】
本実施形態の方法においては、金属とオーミック接触しやすいＳｉＣ基板のＳｉ面上にオーミック電極１５を形成しているので、電極形成後に１０００℃以上の熱処理を行なわなくてもオーミック電極を形成することができる。
【００６５】
次に、図３（ｃ）に示すショットキーダイオードが多数形成されたウエハ状の基板は分割され、例えば１ｍｍ角の半導体チップとなる（図示せず）。
【００６６】
以上の工程により、本実施形態のショットキーダイオードは作製される。
【００６７】
本実施形態のショットキーダイオードの製造方法によれば、パターニングの必要なショットキー電極の形成工程後にＳｉＣ基板１１の研磨を行っているので、エッチング用のマスクを形成する際などに基板の反りによるマスクずれを起こしにくくなっている。また、例えば厚さ２００μｍのＳｉＣ基板を最初から使用する場合に比べて、製造工程中に基板が破損する確率を低減することができる。
【００６８】
また、本実施形態のショットキーダイオードの製造方法において、図３（ａ）に示すショットキー電極の形成工程後にＳｉＣ基板１１の研磨が可能になったのは、Ｓｉ面上にオーミック電極１５を形成するためである。ＳｉＣ基板のＳｉ面上にオーミック電極１５を形成することで、１０００℃以上の高熱処理を行わなくてもＳｉＣ基板１１ａとオーミック電極１５との間にオーミック接触をとることが可能になる。これにより、ショットキー電極１４の形成後にオーミック電極１５を形成することが可能になったため、オーミック電極１５の形成工程の直前にＳｉＣ基板１１を研磨することが可能になったのである。本実施形態のように、３００℃、５分間の処理の場合には、１０００℃で基板を処理する場合に比べてオーミック電極１５とＳｉＣ基板１１ａとの接触抵抗は大きくなる可能性はあるが、オーミック電極１５のサイズは大きいため、ＳｉＣ基板を薄くしたことによる抵抗の減少の方が大きく、問題とはならない。
【００６９】
以上のように、本実施形態の方法で製造されたショットキーダイオードは、基板を薄くすることにより、ＳｉＣからなる部分の抵抗が低減されている。また、基板が薄いことにより、ウエハから半導体チップに分割しやすくなる。
【００７０】
なお、本実施形態のショットキーダイオードの製造方法において、図３（ｃ）に示すオーミック電極１５の形成工程の前にＳｉＣ基板１１ａの裏面に不純物の注入、あるいはプラズマ処理などの表面処理を施すことにより、オーミック接合をより形成しやすくすることができる。
【００７１】
なお、本実施形態のショットキーダイオードにおいて、エピタキシャル成長層１２はＳｉＣから構成される例を示したが、これに代えてＳｉ、ＧａＮ（窒化ガリウム）、ダイヤモンドなど、ＳｉＣ基板の上に堆積できる材料を用いることができる。また、エピタキシャル成長層でなくとも、アモルファス、多結晶のいずれの結晶状態のものを用いてもよい。
【００７２】
また、本実施形態では、ショットキー電極をＴｉで、オーミック電極をＡｌで構成したが、それぞれの面でショットキー接合およびオーミック接合を形成できる金属であれば、いかなる金属でもよい。具体的なオーミック電極の例としてはＮｉよりも低仕事関数の金属が好ましく、アルミニウム、チタン、タングステン、クロム、モリブデン、銀、およびこれらを含むことが好ましい。もちろんＮｉを用いることもできる。また、ショットキー電極１４もＴｉの他、Ｎｉなどの他の金属を含んでいてもよい。
【００７３】
また、本実施形態においては、ＳｉＣ基板として４Ｈ−ＳｉＣの他にも６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ、３Ｃ−ＳｉＣといったポリタイプからなる基板を用いてもよい。
【００７４】
また、本実施形態においては、オーミック電極をｎ型の（ ０ ０ ０ １）Ｓｉ面上に形成する例を説明したが、ショットキー電極およびその他の構成を壊すことなくオーミック電極を形成できるのであれば、（ ０ ０ ０ １）Ｓｉ面以外の面を用いてもよい。用いるＳｉＣ基板の導電型もｎ型のみならず、ｐ型であってもよい。
【００７５】
また、本実施形態のショットキーダイオードにおいて、各電極や部材のサイズは特に限定されない。なお、図２（ａ）に示す工程で準備したＳｉＣ基板の厚さは４００μｍであるが、２５０μｍのものも市販されているので用いることができる。
【００７６】
また、本実施形態のショットキーダイオードにおいて、ＳｉＣ基板の厚さは２００μｍ以下であったが、２５０μｍを下回る厚さであれば、従来のショットキーダイオードよりもオン抵抗を低減することはできる。
【００７７】
なお、本実施形態のショットキーダイオードの製造方法においては、不純物注入領域１３を含めたエピタキシャル成長層１２からＳｉＣ基板１１の上部に至る溝を設けておくことが好ましい。
【００７８】
図４（ａ）〜（ｃ）は、本実施形態のショットキーダイオードの製造工程において、ＳｉＣ基板上の複数のショットキーダイオードを示す断面図である。同図では、図３（ａ）に示すショットキー電極１４の形成工程の時点で各ショットキーダイオード間に溝が設けられている例を示している。この溝は、紙面の手前から奥に向かう方向と、横方向の両方向に設けられている。また、半導体チップに分割する際には、多数の溝のうち目的の溝の部分から分割する。
【００７９】
図４（ａ）は、図３（ａ）と同じくショットキー電極１４の形成工程を示している。本実施形態のショットキーダイオードにおいては、ウエハ上に形成された各ショットキーダイオードが、ＳｉＣ基板１１の上部にまで至る溝４１によって素子分離されている。この溝４１は、リアクティブイオンエッチング（ＲＩＥ）により設けてもよいし、物理的なスクライブラインであってもよい。
【００８０】
次に、図４（ｂ）に示す工程でＳｉＣ基板１１が研磨されてＳｉＣ基板１１ａとなる。そして、図４（ｃ）に示す工程でオーミック電極１５および下部電極１７が形成された後、基板の熱処理が行われる。
【００８１】
その後、所望の位置の溝４１に沿って基板を分割し、多数のショットキーダイオードを有する半導体チップを作製する。
【００８２】
ここで示す例のように、各ショットキーダイオードを分離する溝４１を設けることにより、素子分離が良好にできる上、この溝に沿って容易にウエハが分割されるため、半導体チップを容易に作製することもできる。また、溝４１を設ける工程はウエハの分割前であればいつ行ってもよいが、ＳｉＣ基板を研磨する前に行なうことが好ましい。ＳｉＣ基板の研磨を行なう前に溝４１が形成されていることにより、基板にクラックなどの損傷が生じた場合に、その損傷を溝の部分で止めることができる。すなわち、この方法によれば、クラックなどによる素子の不良率を低減させることが可能になる。
【００８３】
また、溝４１は、ＳｉＣ基板１１ａの上部に達していてもよいが、エピタキシャル成長層１２までの深さであっても素子分離は問題なく行える。ただし、素子分離を良好に実現すると共に容易にチップ状に分割するためには、溝４１の深さが１μｍ以上で、ＳｉＣ基板１１ａの上部に達することが好ましい。
【００８４】
なお、本実施形態ではＳｉＣ基板の厚みを薄くしたショットキーダイオードについて説明したが、ｐｎダイオードや縦型ＭＩＳＦＥＴなど、他の縦型デバイスであってもＳｉＣ基板を薄くすることによってオン抵抗を大きく低減することができる。
【００８５】
なお、本実施形態のショットキーダイオードでは、十分にエピタキシャル成長層１２を厚くして、ＳｉＣ基板１１を全て研磨してもよい。一般に、エピタキシャル成長層の方が基板よりも結晶性が優れているので、耐圧の向上などを期待できる場合がある。
【００８６】
（第２の実施形態）
本発明の第２の実施形態として、第１の実施形態で説明したショットキーダイオードなどの素子を有する半導体チップが搭載された樹脂封止型半導体装置について説明する。
【００８７】
図５（ａ）〜（ｃ）は、ショットキーダイオードを有する半導体チップの実装工程を示す断面図である。ここで、各部材の符号は第１の実施形態と同じとする。
【００８８】
まず、図５（ａ）に示す工程で、ウエハから分割され、多数のショットキーダイオードが設けられた半導体チップを準備する。
【００８９】
すなわち、図３（ｃ）または図４（ｃ）に示す工程の後にダイシングを行い、多数のショットキーダイオードを備える半導体チップ１０を準備する。
【００９０】
次に、図５（ｂ）に示す工程で、例えば銅などからなるＴＯ−２２０型のリードフレーム５１を準備し、リードフレーム５１の上面上に半導体チップ１０を載置する。
【００９１】
具体的な手順としては、まずリードフレーム５１を窒素やアルゴン（Ａｒ）などの不活性な雰囲気に置き、その状態で金錫（ＡｕＳｎ）の融点以上である３００℃程度に加熱する。続いて、金錫（ＡｕＳｎ）合金からなる半田５２をリードフレーム５１の上面上に置いて溶融させた後、半導体チップ１０を裏面側からリードフレーム５１上に載置する。その後、半導体チップ１０の上部から適度な圧力をかけることにより、半導体チップ１０の裏面（下部電極１７の裏面）とリードフレーム５１の上面が接着される。この時、半導体チップ１０のＳｉＣ基板１１ａは熱伝導性に優れているため、リードフレームの加熱温度が伝達されやすく、半導体チップ１０全体が効率良く加熱される。このため、本工程を行なうことで、第１の実施形態において説明した、オーミック電極およびショットキー電極を安定化するための熱処理を省略することが可能になる
次に、図５（ｃ）に示す工程で、上部電極１６とリードフレームの陽極５４とを例えばＡｌからなるワイヤ５３により接続する。その後、半導体チップ１０、ワイヤ５３およびリードフレーム５１の上面を樹脂で封止する。そして、リードフレーム５１を分割することにより、樹脂封止型半導体装置が作製できる。
【００９２】
上述の工程により製造された樹脂封止型半導体装置は、図５（ｃ）に示すように、金属からなるリードフレーム５１と、リードフレームの上面上にＡｕＳｎからなる半田を用いて接着された多数のショットキーダイオードを有する半導体チップ１０と、リードフレーム５１の一部であって外部端子として機能する陽極５４とショットキーダイオードの上部電極１６とを接続するＡｌからなるワイヤ５３と、リードフレーム５１の上面，半導体チップ１０およびワイヤ５３を封止する封止樹脂５５とを備えている。
【００９３】
本実施形態の樹脂封止型半導体装置は、半導体チップ１０のＳｉＣ基板１１ａの厚さが２００μｍ程度にまで薄くなっているので、従来の樹脂封止型半導体装置に比べて駆動時の電力損失が著しく低減されている。
【００９４】
本実施形態では、半田の材料をＡｕＳｎとして説明したが、素子の構造や使用環境などの状況に応じて別の材料を用いてもよい。この場合、図５（ｂ）に示す工程では、半田材料の融点以上でショットキー接触が保持可能な温度以下にリードフレームを加熱すればよい。
【００９５】
また、本実施形態の樹脂封止型半導体装置では、オーミック電極１５とショットキー電極１４の構成材料をそれぞれＴｉとＡｌとし、上部電極１６および下部電極１７をＡｕとしたが、ショットキー電極１４と上部電極１６とを同一材料で一体として形成してもよいし、オーミック電極１５と下部電極１７とが同一材料で一体として形成されていてもよい。また、電極の材料は、金属であれば特に限定はない。
【００９６】
なお、本実施形態の樹脂封止型半導体装置には、ショットキーダイオードを有する半導体チップを用いたが、基板の裏面上と上面上のそれぞれに電極を有し、基板面に垂直方向に電流が流れる縦型半導体素子を有するチップであれば用いることができる。例えば、縦型ＭＩＳＦＥＴやｐｎダイオードなどを有する半導体チップも同様の方法で電力損失の少ない樹脂封止型半導体装置とすることができる。
【００９７】
（第３の実施形態）
本発明の第３の実施形態として、ＳｉＣ基板を用いたｐｎダイオードについて説明する。
【００９８】
図６は、本実施形態のｐｎダイオードの構造を示す断面図である。同図に示すように、本実施形態のｐｎダイオード６０は、厚さが２００μｍ以下でｎ型不純物を含むＳｉＣ基板２１ａと、ＳｉＣ基板２１ａの上面上にエピタキシャル成長により設けられた厚さが約２０μｍでｎ型不純物を含むｎ型ＳｉＣ層６１と、ｎ型ＳｉＣ層６１のうち一部の上にエピタキシャル成長により設けられ、厚さ約１．５μｍでｐ型不純物を含むＳｉＣからなるｐ型ＳｉＣ層６２と、ｐ型ＳｉＣ層６２上に設けられた金属からなる第１の電極層６６と、第１の電極層６６の両側方に設けられ、ｐ型ＳｉＣ層６２およびｎ型ＳｉＣ層６１の上面を覆う絶縁膜６３とを備えている。また、本実施形態のｐｎダイオード６０において、ＳｉＣ基板２１ａの裏面の全面上には金属からなる第２の電極層２９が設けられている。第１の電極層６６は、ｐ型ＳｉＣ層６２の上に設けられた厚さ約２００ｎｍの第１のオーミック電極６４と、第１のオーミック電極６４上に設けられたＡｕなどからなる厚さ約３μｍの上部電極６５とから構成されている。そして、第２の電極層２９は、Ｎｉからなる厚さ約２００ｎｍの第２のオーミック電極２５と、例えばＡｕからなる厚さ約４００ｎｍの下部電極２７とから構成されている。なお、本実施形態のｐｎダイオードでは、ＳｉＣ基板２１ａとして（ ０ ０ ０ １）オフ面を主面とする４Ｈ−ＳｉＣ基板を用いている。ただし、第１の実施形態とは異なり（ ０ ０ ０ １）Ｓｉ面を上面としている。
【００９９】
本実施形態のｐｎダイオードは、ＳｉＣ基板２１ａの厚みが２００μｍ以下と、従来のｐｎダイオードに比べて薄くなっているので、動作時のオン抵抗をより小さくすることが可能である。
【０１００】
次に、本実施形態のｐｎダイオード６０の製造方法について簡単に説明する。
【０１０１】
まず最初に、厚さ４００μｍ程度のＳｉＣ基板を準備し、ＣＶＤ等の公知の方法によりＳｉＣ基板上に順次ｎ型ＳｉＣ層６１、ｐ型ＳｉＣ層６２を形成する。ここで、図６のようなメサ型構造をＲＩＥにより形成する。
【０１０２】
次に、絶縁膜６３を熱酸化やＣＶＤにより形成し、その一部に開口部を設け、ＥＢ蒸着などの公知技術を用いて第１の電極層６６を形成する。
【０１０３】
続いて、ＳｉＣ基板を裏面であるＣ面側から研磨し、厚さを２００μｍ以下とする。その後、ＥＢ蒸着など公知の方法により、ＳｉＣ基板２１ａの裏面上に第２の電極層２９を形成する。次に、基板の熱処理を行って第１のオーミック電極６４および第２のオーミック電極２５とＳｉＣ基板との接触をオーミック接触とする。
【０１０４】
本実施形態のｐｎダイオードの製造方法においても、第１の実施形態と同様に第２の電極層２９よりも先に第１の電極層６６を形成し、第２の電極層２９を形成する直前にＳｉＣ基板を研磨している。この方法により、基板が薄い状態で熱処理されることがないので、第１のオーミック電極６４を形成する際の位置ズレを防ぐことができる。ここで、第１のオーミック電極６４の構成材料としてはＡｌがよく用いられるが、オーミック接触をとるための熱処理を１０００℃以上の高温で行なう場合、Ａｌでは破損しやすいため、Ａｌよりも融点の高い金属をＡｌの上に積層することが好ましく、例えばＡｌ／ＴｉやＡｌ／Ｎｉなどが用いられる。ただし、ＳｉＣ基板の研磨は、製造工程中のいずれの時点で行ってもよい。特に、第１の電極層６６の位置合わせを厳密に行なう必要がない場合には、第１の電極層６６の形成前にＳｉＣ基板の研磨を行っても構わない。
【０１０５】
なお、本実施形態のｐｎダイオードにおいても、ショットキーダイオードの場合と同様、隣接する素子との間に溝を設けてもよい。この際には、ショットキーダイオードの場合と同じく溝はＳｉＣ基板２１ａの上部まで達する深さであることが好ましいが、溝の深さが１μｍ以上あればある程度の効果が得られる。
【０１０６】
また、本実施形態のｐｎダイオードにおいて、ｎ型ＳｉＣ層６１およびｐ型ＳｉＣ６２の材料はＳｉＣを用いたが、Ｓｉ、ＧａＮ（窒化ガリウム）、ダイヤモンドなど、ＳｉＣ基板上に形成できる材料であれば用いることができる。
【０１０７】
なお、本実施形態では、ＳｉＣ基板の厚みを薄くした素子の例としてｐｎダイオードを挙げたが、同様の方法でＳｉＣ基板を薄くすることで、動作時のオン抵抗が低減された縦型ＭＩＳＦＥＴを作製することができる。
【０１０８】
図７は、ＳｉＣ基板の厚みを薄くした縦型ＭＯＳＦＥＴの構造の一部を示す断面図である。図６のｐｎダイオードと共通の部材については同じ符号を付している。
【０１０９】
図７に示すように、本発明の縦型ＭＯＳＦＥＴ７０は、ＳｉＣ基板２１ａと、ＳｉＣ基板２１ａの上面上に設けられ、ｎ型不純物を含むＳｉＣからなるｎ型エピタキシャル成長層７１と、ｎ型エピタキシャル成長層７１の上面側からｐ型不純物イオンを注入することによりｎ型エピタキシャル成長層７１の上部に設けられたｐ型不純物注入領域７３と、ｐ型不純物注入領域７３の一部にｎ型不純物イオンを注入することにより設けられた高濃度ｎ型不純物注入領域７２と、ｎ型エピタキシャル成長層７１の上に、両端がｐ型不純物注入領域７３および高濃度ｎ型不純物注入領域７２にオーバーラップするように設けられたＳｉＯ２ からなるゲート酸化膜７６と、ゲート酸化膜７６上に設けられたゲート電極７７と、ｎ型エピタキシャル成長層７１の上であって、ゲート電極７７の両側方に設けられ、高濃度ｎ型不純物注入領域７２とオーミック接触するソース電極７４と、ゲート電極７７の上に設けられた層間絶縁膜７８と、ソース電極７４の上に設けられた上部電極７５と、ＳｉＣ基板２１ａの裏面上に設けられたドレイン電極３５および下部電極３７とを備えている。ソース電極７４と上部電極７５とは第１の電極層７９を構成する。
【０１１０】
このような構造の縦型ＭＯＳＦＥＴにおいても基板面とほぼ垂直方向に電流が流れるため、ＳｉＣ基板２１ａを薄くすることによって、抵抗が大幅に減少する。
【０１１１】
なお、本実施形態ではプレーナ構造のＤＩ（Ｄｏｕｂｌｅ−ｉｍｐｌａｎｔｅｄ）ＭＯＳを例にとって説明したが、トレンチ構造を有するＵＭＯＳＦＥＴにおいても、基板の裏面を研磨する方法は有効である。このトレンチ構造は、オン抵抗の低減に有利である。
【０１１２】
また、ＥＣＦＥＴやＡＣＣＵＦＥＴなどの蓄積型の縦型ＭＯＳＦＥＴについても、基板を薄くすることは素子の特性向上に有効である。
【０１１３】
【発明の効果】
本発明の半導体装置によれば、ＳｉＣ基板の厚みが２００μｍ以下となっているので、動作時に装置全体のオン抵抗が従来の半導体装置よりも小さくなっている。また、本発明の半導体装置の製造方法によれば、ＳｉＣ基板の裏面上に電極を形成する直前にＳｉＣ基板を研磨するため、基板の反りによるマスクずれ等を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るショットキーダイオードの構造を示す断面図である。
【図２】（ａ）〜（ｃ）は、第１の実施形態に係るショットキーダイオードの製造方法を示す断面図である。
【図３】（ａ）〜（ｃ）は、第１の実施形態に係るショットキーダイオードの製造方法を示す断面図である。
【図４】（ａ）〜（ｃ）は、第１の実施形態に係るショットキーダイオードの製造工程において、ＳｉＣ基板上の複数のショットキーダイオードを示す断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体チップの実装工程を示す断面図である。
【図６】本発明の第３の実施形態に係るｐｎダイオードの構造を示す断面図である。
【図７】本発明の実施形態の一例である縦型ＭＯＳＦＥＴの構造を示す断面図である。
【図８】従来のショットキーダイオードの構造を示す断面図である。
【図９】（ａ）〜（ｃ）は、従来のショットキーダイオードを備えた樹脂封止型半導体装置の製造方法を示す断面図である。
【図１０】（ａ）〜（ｃ）は、従来のショットキーダイオードを備えた樹脂封止型半導体装置の製造方法を示す断面図である。
【符号の説明】
１０ 半導体チップ
１１，１１ａ，２１ａ ＳｉＣ基板
１２，７１ エピタキシャル成長層
１３ 不純物注入領域
１４ ショットキー電極
１５ オーミック電極
１６，６５，７５ 上部電極
１７，３７ 下部電極
１８，６６，７９ 第１の電極層
１９，２９，３９ 第２の電極層
２５ 第２のオーミック電極
２９ 第２の電極層
３５ ドレイン電極
４１ 溝
５１ リードフレーム
５２ 半田
５３ ワイヤ
５４ 陽極
５５ 封止樹脂
６０ ｐｎダイオード
６１ ｎ型ＳｉＣ層
６２ ｐ型ＳｉＣ層
６３ 絶縁膜
６４ 第１のオーミック電極
７０ 縦型ＭＯＳＦＥＴ
７２ 高濃度ｎ型不純物注入領域
７３ ｐ型不純物注入領域
７４ ソース電極
７６ ゲート酸化膜
７７ ゲート電極
７８ 層間絶縁膜
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素からなる基板を用いた半導体装置及びその製造方法に関し、より詳細には、高耐圧性を有し、大電流で使用される半導体パワーデバイス及びその製造方法に関する。
【０００２】
【従来の技術】
高耐圧で、大電流で駆動するパワーデバイスとして、シリコン（Ｓｉ）を用いた整流素子やスイッチング素子が従来から多く用いられている。しかしながら、近年の技術の発達に伴って、Ｓｉの物性限界が問題となってきている。
【０００３】
例えば、ある程度以上の耐圧が必要な整流素子としては、Ｓｉからなるｐｎダイオードが用いられているが、スイッチング損失が大きいという不具合がある。このため、よりスイッチング損失が小さいショットキーダイオードがｐｎダイオードの代替品として期待される。ところが、Ｓｉを用いたショットキーダイオードはＳｉの物性限界のために所望の耐圧を得ることが困難であるため、実使用の用途は限られてしまっていた。そこで、高い耐圧性を有し、且つスイッチング損失が小さい半導体装置を作製するための材料として、炭化珪素（シリコンカーバイド、ＳｉＣ）が注目を集めている。
【０００４】
ＳｉＣは、Ｓｉに比べてバンドギャップが大きいことから高い絶縁耐性を有しており、また、高温においても安定な性質を有する半導体である。このような特性から、ＳｉＣは、スイッチング素子に限らず、パワーデバイスや耐環境素子、高周波デバイスおよび高温動作デバイス等への応用が期待されている。以下に、これまでに提案されてきた従来の半導体装置の一例として、ＳｉＣ基板上にＳｉＣのエピタキシャル成長層を設けたショットキーダイオードについて説明する。
【０００５】
図８は、従来のショットキーダイオードの構造を示す断面図である。同図に示すように、従来のショットキーダイオードは、ＳｉＣ基板１８１と、ＳｉＣ基板１８１の上面上に設けられ、ｎ型不純物を含むエピタキシャル成長層１８２と、エピタキシャル成長層１８２の上に設けられ、Ｎｉ（ニッケル）からなるショットキー電極１８４と、ショットキー電極１８４の上に設けられ、Ｔｉ（チタン）とＡｕ（金）の積層構造を有する上部電極１８６と、エピタキシャル成長層１８２の上部にイオン注入により設けられ、Ｂ（ボロン）などのｐ型不純物を含む不純物注入領域１８３とを備えている。また、従来のショットキーダイオードにおいて、ＳｉＣ基板１８１の裏面上にはＮｉからなるオーミック電極１８５が設けられ、オーミック電極１８５の裏面上にはＴｉとＡｕの積層構造を有する下部電極１８７が設けられている。ＳｉＣ基板１８１としては、例えばｎ型の（ ０ ０ ０ １）オフ面を上面とする厚さ４００μｍ程度の４Ｈ−ＳｉＣ基板が用いられている。上部電極１８６や下部電極１８７は、半導体装置のアノード電極上にアルミニウムなどの配線を設けたり、半田を用いてリードフレームに半導体装置を固定するために必要であるが、整流素子としての動作には関係がない。ＳｉＣからなるエピタキシャル成長層１８２の適切な膜厚や不純物濃度を選択することにより、順方向に流れる電流が数アンペア以上で、逆方向耐圧が６００Ｖ以上、場合によっては１０００Ｖ以上の整流素子が得られる。図８に示すような縦型の半導体装置では、駆動電流を大きくするためにエピタキシャル成長層１８２の上面とＳｉＣ基板１８１の裏面とにそれぞれ電極を設けることが一般的である。
【０００６】
次に、従来のショットキー電極および該ショットキー電極を備えた樹脂封止型半導体装置の製造方法について説明する。
【０００７】
図９（ａ）〜（ｃ）および図１０（ａ）〜（ｃ）は、従来のショットキーダイオードを備えた樹脂封止型半導体装置の製造方法を示す断面図である。
【０００８】
まず、図９（ａ）に示す工程で、厚さが約４００μｍで直径２インチのｎ型不純物を含むＳｉＣ基板１８１（４Ｈ−ＳｉＣ基板）を準備する。次いで、ＣＶＤ法などによりＳｉＣ基板１８１の上面上にｎ型不純物を含むＳｉＣからなるエピタキシャル成長層１８２を形成する。
【０００９】
次に、図９（ｂ）に示す工程で、エピタキシャル成長層１８２上にＳｉＯ２ からなるマスクを形成した後、ボロンなどのｐ型不純物イオンを注入する。次いで、マスクを除去した後、基板に１５００℃以上の高熱処理を施すことにより注入したイオンの活性化を行う。この処理によって不純物注入領域１８３が形成される。この不純物注入領域１８３は、電界集中を防ぐためのガードリングとして機能する。
【００１０】
次いで、図９（ｃ）に示す工程で、ＳｉＣ基板１８１の裏面の全面に例えばＮｉを堆積し、これに続いて１０００℃程度の熱処理を行うことにより、オーミック電極１８５を形成する。
【００１１】
次に、図１０（ａ）に示す工程で、エピタキシャル成長層１８５の上面上にＮｉを堆積した後パターニングすることにより両端部が不純物注入領域１８３とオーバーラップするショットキー電極１８４を形成する。なお、先の図９（ｃ）において、ショットキー電極１８４を形成する前にオーミック電極１８５を形成するのは、ショットキー電極１８４の形成後に熱処理を行なうと、ショットキー接合がオーミック接合に変化する場合があるからである。
【００１２】
次に、図１０（ｂ）に示す工程で、ショットキー電極１８４の上にＴｉとＡｕとを積層してパターニングすることにより、上部電極１８６を形成する。そして、オーミック電極１８５の裏面上にＴｉとＡｕとを積層することにより、下部電極１８７を形成する。
【００１３】
この後、ウエハ状の基板を分割し、図１０（ｂ）に示すような半導体チップを作製する。
【００１４】
次に、図１０（ｃ）に示す工程で、半田２０１を用いて半導体チップをリードフレームの上面に固定した後、上部電極１８６とリードフレームの陽極２０４とを金属からなるワイヤ２０３によって接続する。次に、半導体チップ、ワイヤ２０３およびリードフレーム２０２の上面を樹脂２０５で封止することにより、樹脂封止型の半導体装置を作製できる。
【００１５】
【発明が解決しようとする課題】
上述の従来のショットキーダイオードは、Ｓｉからなる半導体装置に比べれば耐圧性が高い。このようなパワーデバイスでは、駆動時の電流が大きいため、電力損失を小さくすることが要求される。
【００１６】
しかしながら、従来の半導体装置はオン抵抗が大きく、ＳｉＣの優れた特性を十分に発揮できていなかった。これは、ショットキーダイオードに限らず、ｐｎダイオードや縦型ＭＩＳＦＥＴなど、デバイスの上面から裏面、あるいはその逆方向に電流が流れる縦型パワーデバイスに共通する不具合である。
【００１７】
本発明の目的は、ＳｉＣ基板を用い、オン抵抗のさらなる低減が図られた半導体装置およびその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の半導体装置は、裏面全体が削られたＳｉＣ基板と、上記ＳｉＣ基板の上面上に設けられた半導体からなる半導体層とを備え、動作時には、キャリアが上記ＳｉＣ基板および上記半導体層を通過して縦方向に走行する。
【００１９】
この構造により、ＳｉＣ基板が薄くなっているので、縦方向（基板面に対し垂直方向）の抵抗が従来の半導体装置に比べて大幅に低減されている。
【００２０】
上記ＳｉＣ基板の厚みは２５０μｍ以下であることにより、従来のＳｉＣ基板を用いた半導体装置では達成できないレベルにまで動作時のオン抵抗を低減することができる。
【００２１】
上記ＳｉＣ基板の厚みは２００μｍ以下であることがより好ましい。
【００２２】
上記半導体層の上方に金属からなる電極が設けられ、上記ＳｉＣ基板の裏面上には、上記ＳｉＣ基板とオーミック接触し、金属からなる下部電極が設けられていることにより、動作時のオン抵抗が低減された縦型半導体装置が得られる。
【００２３】
上記下部電極は、アルミニウム，チタン，ニッケル，タングステン，クロム，モリブデン及び銀のうちから選ばれた１つの材料を含むことが好ましい。
【００２４】
上記ＳｉＣ基板の（ ０ ０ ０−１）カーボン面上に上記エピタキシャル成長層が設けられており、上記ＳｉＣ基板の（ ０ ０ ０ １）シリコン面上には上記下部電極が設けられていることにより、特にショットキーダイオードやｐｎダイオードの場合には、１０００℃以上の高熱処理をしなくても下部電極におけるオーミック接触を形成することができる。
【００２５】
本発明の半導体装置の製造方法は、ＳｉＣ基板と、上記ＳｉＣ基板上に設けられた半導体層と、上記半導体層の上方に設けられた上部電極と、上記ＳｉＣ基板の裏面上に設けられ、オーミック電極となる下部電極と備えた半導体装置の製造方法であって、
上記上部電極を形成する工程（ａ）と、上記工程（ａ）の後に上記ＳｉＣ基板の厚さを薄くする工程（ｂ）とを含んでいる。
【００２６】
この方法により、基板部分の抵抗が低減され、オン抵抗が低減された半導体装置を製造することができる。
【００２７】
上記工程（ｂ）の後に上記下部電極を形成する工程（ｃ）をさらに含んでいることにより、下部電極よりも上部電極を先に作製するので、ＳｉＣ基板を薄くする工程を上部電極の形成後に行なうことができるようになる。このため、基板が薄い状態での工程を減らすことができ、基板の反りや破損の危険を低減することができる。また、ＳｉＣ基板を薄くする工程が上部電極の位置合わせに影響しないので、上部電極を形成する際のパターニングを良好に行うことができる。
【００２８】
上記工程（ｃ）の後、上記ＳｉＣ基板および上記半導体層を分離して半導体チップを製造する工程（ｄ）と、上記工程（ｄ）の後、上記半導体チップをリードフレーム上に載置して熱処理を行なうことにより上記ＳｉＣ基板と上記下部電極との間にオーミック接合を形成する工程（ｅ）とをさらに含み、上記工程（ｃ）では、熱処理工程を省略することにより、工程数を減らせるので、製造コストを引き下げると共に、装置の歩留まりも向上させることができる。
【００２９】
上記ＳｉＣ基板の（ ０ ０ ０−１）カーボン面上に上記半導体層が設けられ、上記工程（ｃ）では、上記ＳｉＣ基板の（ ０ ０ ０ １）シリコン上に上記下部電極が設けられることにより、１０００℃以上の高熱処理をせずとも下部電極をオーミック電極とすることができるので、下部電極よりも先に上部電極を形成することが可能になる。その結果、上部電極の形成後にＳｉＣ基板を薄くすることが可能になる。
【００３０】
上記半導体層に各素子間を分離するための溝を形成する工程（ｆ）をさらに含むことにより、素子分離が確実に行われると共に、この溝を利用して半導体チップに分割しやすくすることができる。また、基板上に溝が形成されていることで、製造工程中に生じるクラックなどの欠陥を溝の部分で止めることができる。すなわち、歩留まりを向上することができる。
【００３１】
上記溝の深さが１μｍ以上であることが好ましい。
【００３２】
上記ＳｉＣ基板の厚みは２５０μｍ未満であることにより、従来の半導体装置よりもオン抵抗の小さい半導体装置を製造することができる。
【００３３】
特に、上記ＳｉＣ基板の厚みは２００μｍ以下であることが好ましい。
【００３４】
【発明の実施の形態】
半導体装置の抵抗成分としては、半導体層と電極との接触抵抗、半導体層の抵抗、ＳｉＣ基板自体の抵抗など種々のものがある。従来の半導体装置では、ＳｉＣ基板の厚みが４００μｍと厚いため、この抵抗成分のうちＳｉＣ基板の抵抗が大きな部分を占めている。そのため、本願発明者らは検討の結果、ＳｉＣ基板の抵抗を低減することを目指すこととした。
【００３５】
ＳｉＣ基板の抵抗を低減するための直接的な方法としては、ＳｉＣ基板の厚みを薄くすることが考えられる。厚さが２５０μｍ程度の基板は市販されているが、これを用いても抵抗値が十分に低いとは言えないため、本願発明者らは、ＳｉＣ基板の厚みを研磨やサンドブラスト、リアクティブイオンエッチング（ＲＩＥ）などによって物理的に薄くすることとした。これにより、ＳｉＣ基板の厚みを例えば２５０μｍ未満にすることで、ＳｉＣ基板の抵抗値を要求されるレベル以下にまで低減することができた。さらに、ＳｉＣ基板の厚みは２００μｍ以下であるとさらに大幅に抵抗値を低減できた。どの半導体装置にも基板は用いられるため、基板を薄くすることでほぼすべての縦型半導体装置のオン抵抗を低減することができる。
【００３６】
ところが、基板を薄くした状態で１０００℃以上の高熱処理をした場合、基板が反ってフォトレジストを形成する位置がずれる等の現象が見られることがあった。このような高熱処理は、半導体装置の製造工程において、オーミック電極を形成する際や不純物を活性化させる際に必要となる。また、ＳｉＣ基板を薄くすることで、破損や予期せぬクラックが基板に生じやすくもなる。そのため、ＳｉＣ基板の厚みを十分に薄くするための方法が必要であると考えられた。
【００３７】
そこで、例えば、ショットキーダイオードの製造工程において基板の反りおよびクラックの発生を防ぐために、高熱処理の後にＳｉＣ基板を薄くする方法が検討された。
【００３８】
この検討段階で、本願発明者らはＳｉＣ基板の面方位に着目した。（ ０ ０ ０ １）４Ｈ−ＳｉＣ基板をはじめとするＳｉＣ基板には、Ｓｉ（シリコン）面とＣ（カーボン）面があり、通常は面上にエピタキシャル成長層を形成しやすいＳｉ面を上面として半導体装置が製造される。Ｓｉ面上にＮｉなどの金属を堆積してから１０００℃以上の熱処理をした場合、Ｎｉと基板がオーミック接触となるため、従来のショットキーダイオードの製造工程において、図９（ｃ）に示すショットキー電極の形成工程は、図１０（ａ）のオーミック電極の形成工程の後に置かねばならなかった。
【００３９】
そこで、本願発明者らはＣ面を上面、Ｓｉ面を裏面としてショットキーダイオードを製造することを試みた。その結果、Ｓｉ面上には高温処理をしなくてもオーミック電極を形成しやすく、Ｃ面上にはショットキー電極が形成しやすいため、オーミック電極よりも先にショットキー電極を形成することが可能であることが分かった。この方法により、基板上にショットキー電極を形成後にＳｉＣ基板の厚さを薄くでき、且つオーミック電極の形成工程で１０００℃以上の高温にする必要がなくなった。
【００４０】
以下の実施形態では、この方法を用いて形成された半導体装置について説明する。
【００４１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るショットキーダイオードの構造を示す断面図である。１つの樹脂封止型半導体装置に搭載される半導体チップには、このような半導体素子が多数個集積されていることもある。ここでは、１つのショットキーダイオードについて説明する。
【００４２】
本実施形態のショットキーダイオードの特徴は、ＳｉＣ基板１１ａの厚みが２００μｍと薄いことと、ショットキー電極１４がＳｉＣ基板１１ａのＣ面側に設けられていることである。
【００４３】
図１に示すように、本実施形態のショットキーダイオードは、厚さが約２００μｍで、ｎ型不純物を含むＳｉＣ基板１１ａと、ＳｉＣ基板１１ａの上面上に設けられた厚さ約１０μｍのｎ型ＳｉＣからなるエピタキシャル成長層１２と、エピタキシャル成長層１２の上部にボロンを注入することにより設けられた不純物注入領域１３と、エピタキシャル成長層１２の上面上に設けられ、両端部が不純物注入領域１３とオーバーラップするように設けられた第１の電極層１８と、ＳｉＣ基板１１ａの裏面全体の上に設けられた第２の電極層１９とを備えている。
【００４４】
ＳｉＣ基板としては、窒素を含む４Ｈ−ＳｉＣからなる（ ０ ０ ０ １）基板を用いており、（ ０ ０ ０−１）（「０００１バー」と読む）Ｃ面から（１１−２０）方向に８°オフ角をつけた面を上面とし、Ｓｉ面を裏面としている。このＳｉＣ基板１１ａの抵抗率は、０．０２Ω・ｃｍである。
【００４５】
また、エピタキシャル成長層１２には窒素が１×１０１６ｃｍ−３の濃度で含まれている。
【００４６】
第１の電極層１８は、エピタキシャル成長層１２とショットキー接触し、厚さが約２００ｎｍのＴｉからなるショットキー電極１４と、ショットキー電極１４上に設けられ、厚さが約３μｍのＡｕからなる上部電極１６とから構成されている。ショットキー電極１４の大きさは、例えば０．６３ｍｍ×０．６３ｍｍであり、不純物注入領域１３とはそれぞれ約１５μｍずつオーバーラップしている。また、第２の電極層１９は、ＳｉＣ基板１１ａの裏面とオーミック接触し、厚さ４００ｎｍのＡｌ（アルミニウム）からなるオーミック電極１５と、オーミック電極１５の裏面上に設けられ、厚さ４００ｎｍのＡｕからなる下部電極１７とから構成されている。
【００４７】
次に、本実施形態のショットキーダイオードの抵抗成分について説明する。
【００４８】
本実施形態のショットキーダイオードが動作する際のオン抵抗Ｒｏｎは、
Ｒｏｎ＝Ｒｓｕｂ＋Ｒｅｐｉ＋Ｒｃｏｎｔ＋Ｒｏｔｈｅｒ
で表される。ここで、ＲｓｕｂはＳｉＣ基板１１ａの抵抗、Ｒｅｐｉはエピタキシャル成長層１２の抵抗、Ｒｃｏｎｔは各部材間に生じる接触抵抗、Ｒｏｔｈｅｒはリードフレームやワイヤの抵抗を含むその他の抵抗成分である。接触抵抗には、ＳｉＣ基板１１ａとオーミック電極１５の界面や下部電極１７とリードフレームの界面にある半田で生じる抵抗などが含まれる。なお、ＲｓｕｂおよびＲｅｐｉは図１中の縦方向、つまり、基板面に対して垂直方向の抵抗成分である。
【００４９】
上述の抵抗成分の中で支配的となるのがＲｓｕｂとＲｅｐｉである。本実施形態で例として挙げられている４Ｈ−ＳｉＣ基板では、基板面に対して平行な方向と垂直な方向とで電気伝導率の異方性を示す。これを考慮してＲｓｕｂとＲｅｐｉとを概算すると、図８に示す従来のショットキーダイオード１８０では、ＳｉＣ基板の厚さが４００μｍの場合、Ｒｓｕｂが約０．７ｍΩ・ｃｍ２、Ｒｅｐｉが約０．８ｍΩ・ｃｍ２となる。
【００５０】
これに対し、本実施形態のショットキーダイオードでは、ＳｉＣ基板の厚さが薄くなっているので、例えば基板の厚さが２００μｍの場合、Ｒｓｕｂが約０．３５ｍΩ・ｃｍ２となる。つまり、基板を薄くすることにより、ＳｉＣからなる部分の抵抗を２０％以上も低減させることができる。また、後に説明するショットキーダイオードの製造方法によれば、ＳｉＣ基板の厚みを２００μｍ以下にすることもできるので、さらに素子の抵抗成分を低減することが可能である。
【００５１】
また、本実施形態のショットキーダイオードの耐圧は従来のものとほぼ同じである。これは、耐圧を決定するエピタキシャル成長層１２の厚みが本実施形態のショットキーダイオードと従来のものとで本実施形態ほぼ同一であるためである。よって、本実施形態のショットキーダイオードでは、耐圧性を犠牲にすることなく抵抗成分が低減されている。このため、導通損失も小さくなっている。
【００５２】
なお、本実施形態ではエピタキシャル成長層１２がＳｉＣからなる例を説明したが、Ｓｉや、他の半導体からなっていてもよい。
【００５３】
次に、本実施形態のショットキーダイオードおよび該ショットキーダイオードが集積された半導体チップの製造方法を説明する。
【００５４】
図２（ａ）〜（ｃ）および図３（ａ）〜（ｃ）は、本実施形態のショットキーダイオードの製造方法を示す断面図である。ただし、説明を簡単にするために、マスク合わせのためのアラインメントキーの形成工程や、層間絶縁膜の形成工程は省略する。
【００５５】
まず、図２（ａ）に示す工程で、ＳｉＣ基板１１を準備する。具体的には、（ ０ ０ ０−１）Ｃ面から（１１−２０）方向に約８度のオフ角をつけた面を上面とする４Ｈ−ＳｉＣ基板を準備する。そして、ＳｉＣ基板１１の上面を十分に洗浄する。なお、ＳｉＣ基板１２は例えば厚さが４００μｍで直径２インチのウエハの状態であるが、本実施形態ではウエハ上に多数設けられるショットキーダイオードのうちの１つについて説明する。
【００５６】
次に、図２（ｂ）に示す工程で、炭素の原料ガスとしてプロパンガスを、シリコンの原料ガスとしてシランガスを、キャリアガスとして水素を用いたＣＶＤ法によってＳｉＣ基板１１上にｎ型不純物を含む４Ｈ−ＳｉＣからなるエピタキシャル成長層１２を形成する。エピタキシャル成長層１２の厚さは１０μｍ程度とし、ｎ型不純物としては、例えば窒素を用いる。ここで、エピタキシャル成長層１２の上面も（ ０ ０ ０−１）Ｃ面となっている。
【００５７】
続いて、基板の上面を水素雰囲気に保つことにより、エピタキシャル成長層１２の表面処理を行なう。
【００５８】
次に、図２（ｃ）に示す工程で、エピタキシャル成長層１２の上に厚さ約６００ｎｍのＳｉＯ２ 膜を形成した後、フォトレジストによるパターンを形成し、バッファードフッ酸を用いてＳｉＯ２ 膜のエッチングを行なう。これにより、エピタキシャル成長層１２の上に０．６ｍｍ×０．６ｍｍのダミーマスク２１を形成する。
【００５９】
次いで、エピタキシャル成長層１２の上面側にダミーマスク２１をマスクとしてボロンイオンなどのｐ型不純物を注入することにより、エピタキシャル成長層１２の上部のうち、ダミーマスク２１に保護されない領域に深さ約１５０ｎｍの不純物注入領域１３を形成する。この際のイオン注入条件は、注入角度が０度で注入温度が５００℃、注入エネルギーが３０ｋｅＶ、注入量が１×１０１５ａｔｏｍｓ／ｃｍ２ である。
【００６０】
その後、基板を加熱炉内に設置し、窒素雰囲気下１１００℃で９０分間の熱処理を行なう。これにより、不純物注入領域１３に含まれる不純物が活性化される。
【００６１】
次に、バッファードフッ酸を用いたエッチングによりダミーマスク２１を除去した後、エピタキシャル成長層１２上に厚さ約２００ｎｍのＴｉ層と、厚さ１００ｎｍのＡｕとからなる電極層を順に形成する。このＡｕ層を形成することにより、これに続くＡｕのめっき処理を行いやすくすることができる。ちなみに、このＡｕ層は、後の上部電極１６の一部になる。次に、フォトレジストのパターンを形成してからＡｕのめっき処理を行って厚さ約３μｍのＡｕを堆積する。続いて、レジストを除去した後にＡｕ膜のうちめっきされていない部分をエッチング処理で除去し、Ｔｉの一部もエッチング処理で除去する。これにより、エピタキシャル成長層１２の上面上に設けられた、大きさが０．６３ｍｍ×０．６３ｍｍのＴｉからなるショットキー電極１４と、ショットキー電極１４上に設けられたＡｕからなる上部電極１６とがそれぞれ形成される。
【００６２】
次に、図３（ｂ）に示す工程で、ＳｉＣ基板１１の裏面を、基板の厚さが約２００μｍになるまで研磨する。ここで研磨された基板を、以下ＳｉＣ基板１１ａとする。なお、ＳｉＣ基板の厚さが２００μｍ以下になるまで研磨してもよい。
【００６３】
次に、図３（ｃ）に示す工程で、ＳｉＣ基板１１ａの裏面を十分に洗浄した後、ＳｉＣ基板１１ａの裏面の全面上に厚さ２００ｎｍ程度のＡｌからなるオーミック電極１５と厚さ４００ｎｍ程度のＡｕからなる下部電極１７とを順に形成する。続いて、窒素雰囲気下、基板の熱処理を３００℃、５分間の条件で行い、ショットキー電極１４およびオーミック電極１５を安定化させる。
【００６４】
本実施形態の方法においては、金属とオーミック接触しやすいＳｉＣ基板のＳｉ面上にオーミック電極１５を形成しているので、電極形成後に１０００℃以上の熱処理を行なわなくてもオーミック電極を形成することができる。
【００６５】
次に、図３（ｃ）に示すショットキーダイオードが多数形成されたウエハ状の基板は分割され、例えば１ｍｍ角の半導体チップとなる（図示せず）。
【００６６】
以上の工程により、本実施形態のショットキーダイオードは作製される。
【００６７】
本実施形態のショットキーダイオードの製造方法によれば、パターニングの必要なショットキー電極の形成工程後にＳｉＣ基板１１の研磨を行っているので、エッチング用のマスクを形成する際などに基板の反りによるマスクずれを起こしにくくなっている。また、例えば厚さ２００μｍのＳｉＣ基板を最初から使用する場合に比べて、製造工程中に基板が破損する確率を低減することができる。
【００６８】
また、本実施形態のショットキーダイオードの製造方法において、図３（ａ）に示すショットキー電極の形成工程後にＳｉＣ基板１１の研磨が可能になったのは、Ｓｉ面上にオーミック電極１５を形成するためである。ＳｉＣ基板のＳｉ面上にオーミック電極１５を形成することで、１０００℃以上の高熱処理を行わなくてもＳｉＣ基板１１ａとオーミック電極１５との間にオーミック接触をとることが可能になる。これにより、ショットキー電極１４の形成後にオーミック電極１５を形成することが可能になったため、オーミック電極１５の形成工程の直前にＳｉＣ基板１１を研磨することが可能になったのである。本実施形態のように、３００℃、５分間の処理の場合には、１０００℃で基板を処理する場合に比べてオーミック電極１５とＳｉＣ基板１１ａとの接触抵抗は大きくなる可能性はあるが、オーミック電極１５のサイズは大きいため、ＳｉＣ基板を薄くしたことによる抵抗の減少の方が大きく、問題とはならない。
【００６９】
以上のように、本実施形態の方法で製造されたショットキーダイオードは、基板を薄くすることにより、ＳｉＣからなる部分の抵抗が低減されている。また、基板が薄いことにより、ウエハから半導体チップに分割しやすくなる。
【００７０】
なお、本実施形態のショットキーダイオードの製造方法において、図３（ｃ）に示すオーミック電極１５の形成工程の前にＳｉＣ基板１１ａの裏面に不純物の注入、あるいはプラズマ処理などの表面処理を施すことにより、オーミック接合をより形成しやすくすることができる。
【００７１】
なお、本実施形態のショットキーダイオードにおいて、エピタキシャル成長層１２はＳｉＣから構成される例を示したが、これに代えてＳｉ、ＧａＮ（窒化ガリウム）、ダイヤモンドなど、ＳｉＣ基板の上に堆積できる材料を用いることができる。また、エピタキシャル成長層でなくとも、アモルファス、多結晶のいずれの結晶状態のものを用いてもよい。
【００７２】
また、本実施形態では、ショットキー電極をＴｉで、オーミック電極をＡｌで構成したが、それぞれの面でショットキー接合およびオーミック接合を形成できる金属であれば、いかなる金属でもよい。具体的なオーミック電極の例としてはＮｉよりも低仕事関数の金属が好ましく、アルミニウム、チタン、タングステン、クロム、モリブデン、銀、およびこれらを含むことが好ましい。もちろんＮｉを用いることもできる。また、ショットキー電極１４もＴｉの他、Ｎｉなどの他の金属を含んでいてもよい。
【００７３】
また、本実施形態においては、ＳｉＣ基板として４Ｈ−ＳｉＣの他にも６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ、３Ｃ−ＳｉＣといったポリタイプからなる基板を用いてもよい。
【００７４】
また、本実施形態においては、オーミック電極をｎ型の（ ０ ０ ０ １）Ｓｉ面上に形成する例を説明したが、ショットキー電極およびその他の構成を壊すことなくオーミック電極を形成できるのであれば、（ ０ ０ ０ １）Ｓｉ面以外の面を用いてもよい。用いるＳｉＣ基板の導電型もｎ型のみならず、ｐ型であってもよい。
【００７５】
また、本実施形態のショットキーダイオードにおいて、各電極や部材のサイズは特に限定されない。なお、図２（ａ）に示す工程で準備したＳｉＣ基板の厚さは４００μｍであるが、２５０μｍのものも市販されているので用いることができる。
【００７６】
また、本実施形態のショットキーダイオードにおいて、ＳｉＣ基板の厚さは２００μｍ以下であったが、２５０μｍを下回る厚さであれば、従来のショットキーダイオードよりもオン抵抗を低減することはできる。
【００７７】
なお、本実施形態のショットキーダイオードの製造方法においては、不純物注入領域１３を含めたエピタキシャル成長層１２からＳｉＣ基板１１の上部に至る溝を設けておくことが好ましい。
【００７８】
図４（ａ）〜（ｃ）は、本実施形態のショットキーダイオードの製造工程において、ＳｉＣ基板上の複数のショットキーダイオードを示す断面図である。同図では、図３（ａ）に示すショットキー電極１４の形成工程の時点で各ショットキーダイオード間に溝が設けられている例を示している。この溝は、紙面の手前から奥に向かう方向と、横方向の両方向に設けられている。また、半導体チップに分割する際には、多数の溝のうち目的の溝の部分から分割する。
【００７９】
図４（ａ）は、図３（ａ）と同じくショットキー電極１４の形成工程を示している。本実施形態のショットキーダイオードにおいては、ウエハ上に形成された各ショットキーダイオードが、ＳｉＣ基板１１の上部にまで至る溝４１によって素子分離されている。この溝４１は、リアクティブイオンエッチング（ＲＩＥ）により設けてもよいし、物理的なスクライブラインであってもよい。
【００８０】
次に、図４（ｂ）に示す工程でＳｉＣ基板１１が研磨されてＳｉＣ基板１１ａとなる。そして、図４（ｃ）に示す工程でオーミック電極１５および下部電極１７が形成された後、基板の熱処理が行われる。
【００８１】
その後、所望の位置の溝４１に沿って基板を分割し、多数のショットキーダイオードを有する半導体チップを作製する。
【００８２】
ここで示す例のように、各ショットキーダイオードを分離する溝４１を設けることにより、素子分離が良好にできる上、この溝に沿って容易にウエハが分割されるため、半導体チップを容易に作製することもできる。また、溝４１を設ける工程はウエハの分割前であればいつ行ってもよいが、ＳｉＣ基板を研磨する前に行なうことが好ましい。ＳｉＣ基板の研磨を行なう前に溝４１が形成されていることにより、基板にクラックなどの損傷が生じた場合に、その損傷を溝の部分で止めることができる。すなわち、この方法によれば、クラックなどによる素子の不良率を低減させることが可能になる。
【００８３】
また、溝４１は、ＳｉＣ基板１１ａの上部に達していてもよいが、エピタキシャル成長層１２までの深さであっても素子分離は問題なく行える。ただし、素子分離を良好に実現すると共に容易にチップ状に分割するためには、溝４１の深さが１μｍ以上で、ＳｉＣ基板１１ａの上部に達することが好ましい。
【００８４】
なお、本実施形態ではＳｉＣ基板の厚みを薄くしたショットキーダイオードについて説明したが、ｐｎダイオードや縦型ＭＩＳＦＥＴなど、他の縦型デバイスであってもＳｉＣ基板を薄くすることによってオン抵抗を大きく低減することができる。
【００８５】
なお、本実施形態のショットキーダイオードでは、十分にエピタキシャル成長層１２を厚くして、ＳｉＣ基板１１を全て研磨してもよい。一般に、エピタキシャル成長層の方が基板よりも結晶性が優れているので、耐圧の向上などを期待できる場合がある。
【００８６】
（第２の実施形態）
本発明の第２の実施形態として、第１の実施形態で説明したショットキーダイオードなどの素子を有する半導体チップが搭載された樹脂封止型半導体装置について説明する。
【００８７】
図５（ａ）〜（ｃ）は、ショットキーダイオードを有する半導体チップの実装工程を示す断面図である。ここで、各部材の符号は第１の実施形態と同じとする。
【００８８】
まず、図５（ａ）に示す工程で、ウエハから分割され、多数のショットキーダイオードが設けられた半導体チップを準備する。
【００８９】
すなわち、図３（ｃ）または図４（ｃ）に示す工程の後にダイシングを行い、多数のショットキーダイオードを備える半導体チップ１０を準備する。
【００９０】
次に、図５（ｂ）に示す工程で、例えば銅などからなるＴＯ−２２０型のリードフレーム５１を準備し、リードフレーム５１の上面上に半導体チップ１０を載置する。
【００９１】
具体的な手順としては、まずリードフレーム５１を窒素やアルゴン（Ａｒ）などの不活性な雰囲気に置き、その状態で金錫（ＡｕＳｎ）の融点以上である３００℃程度に加熱する。続いて、金錫（ＡｕＳｎ）合金からなる半田５２をリードフレーム５１の上面上に置いて溶融させた後、半導体チップ１０を裏面側からリードフレーム５１上に載置する。その後、半導体チップ１０の上部から適度な圧力をかけることにより、半導体チップ１０の裏面（下部電極１７の裏面）とリードフレーム５１の上面が接着される。この時、半導体チップ１０のＳｉＣ基板１１ａは熱伝導性に優れているため、リードフレームの加熱温度が伝達されやすく、半導体チップ１０全体が効率良く加熱される。このため、本工程を行なうことで、第１の実施形態において説明した、オーミック電極およびショットキー電極を安定化するための熱処理を省略することが可能になる
次に、図５（ｃ）に示す工程で、上部電極１６とリードフレームの陽極５４とを例えばＡｌからなるワイヤ５３により接続する。その後、半導体チップ１０、ワイヤ５３およびリードフレーム５１の上面を樹脂で封止する。そして、リードフレーム５１を分割することにより、樹脂封止型半導体装置が作製できる。
【００９２】
上述の工程により製造された樹脂封止型半導体装置は、図５（ｃ）に示すように、金属からなるリードフレーム５１と、リードフレームの上面上にＡｕＳｎからなる半田を用いて接着された多数のショットキーダイオードを有する半導体チップ１０と、リードフレーム５１の一部であって外部端子として機能する陽極５４とショットキーダイオードの上部電極１６とを接続するＡｌからなるワイヤ５３と、リードフレーム５１の上面，半導体チップ１０およびワイヤ５３を封止する封止樹脂５５とを備えている。
【００９３】
本実施形態の樹脂封止型半導体装置は、半導体チップ１０のＳｉＣ基板１１ａの厚さが２００μｍ程度にまで薄くなっているので、従来の樹脂封止型半導体装置に比べて駆動時の電力損失が著しく低減されている。
【００９４】
本実施形態では、半田の材料をＡｕＳｎとして説明したが、素子の構造や使用環境などの状況に応じて別の材料を用いてもよい。この場合、図５（ｂ）に示す工程では、半田材料の融点以上でショットキー接触が保持可能な温度以下にリードフレームを加熱すればよい。
【００９５】
また、本実施形態の樹脂封止型半導体装置では、オーミック電極１５とショットキー電極１４の構成材料をそれぞれＴｉとＡｌとし、上部電極１６および下部電極１７をＡｕとしたが、ショットキー電極１４と上部電極１６とを同一材料で一体として形成してもよいし、オーミック電極１５と下部電極１７とが同一材料で一体として形成されていてもよい。また、電極の材料は、金属であれば特に限定はない。
【００９６】
なお、本実施形態の樹脂封止型半導体装置には、ショットキーダイオードを有する半導体チップを用いたが、基板の裏面上と上面上のそれぞれに電極を有し、基板面に垂直方向に電流が流れる縦型半導体素子を有するチップであれば用いることができる。例えば、縦型ＭＩＳＦＥＴやｐｎダイオードなどを有する半導体チップも同様の方法で電力損失の少ない樹脂封止型半導体装置とすることができる。
【００９７】
（第３の実施形態）
本発明の第３の実施形態として、ＳｉＣ基板を用いたｐｎダイオードについて説明する。
【００９８】
図６は、本実施形態のｐｎダイオードの構造を示す断面図である。同図に示すように、本実施形態のｐｎダイオード６０は、厚さが２００μｍ以下でｎ型不純物を含むＳｉＣ基板２１ａと、ＳｉＣ基板２１ａの上面上にエピタキシャル成長により設けられた厚さが約２０μｍでｎ型不純物を含むｎ型ＳｉＣ層６１と、ｎ型ＳｉＣ層６１のうち一部の上にエピタキシャル成長により設けられ、厚さ約１．５μｍでｐ型不純物を含むＳｉＣからなるｐ型ＳｉＣ層６２と、ｐ型ＳｉＣ層６２上に設けられた金属からなる第１の電極層６６と、第１の電極層６６の両側方に設けられ、ｐ型ＳｉＣ層６２およびｎ型ＳｉＣ層６１の上面を覆う絶縁膜６３とを備えている。また、本実施形態のｐｎダイオード６０において、ＳｉＣ基板２１ａの裏面の全面上には金属からなる第２の電極層２９が設けられている。第１の電極層６６は、ｐ型ＳｉＣ層６２の上に設けられた厚さ約２００ｎｍの第１のオーミック電極６４と、第１のオーミック電極６４上に設けられたＡｕなどからなる厚さ約３μｍの上部電極６５とから構成されている。そして、第２の電極層２９は、Ｎｉからなる厚さ約２００ｎｍの第２のオーミック電極２５と、例えばＡｕからなる厚さ約４００ｎｍの下部電極２７とから構成されている。なお、本実施形態のｐｎダイオードでは、ＳｉＣ基板２１ａとして（ ０ ０ ０ １）オフ面を主面とする４Ｈ−ＳｉＣ基板を用いている。ただし、第１の実施形態とは異なり（ ０ ０ ０ １）Ｓｉ面を上面としている。
【００９９】
本実施形態のｐｎダイオードは、ＳｉＣ基板２１ａの厚みが２００μｍ以下と、従来のｐｎダイオードに比べて薄くなっているので、動作時のオン抵抗をより小さくすることが可能である。
【０１００】
次に、本実施形態のｐｎダイオード６０の製造方法について簡単に説明する。
【０１０１】
まず最初に、厚さ４００μｍ程度のＳｉＣ基板を準備し、ＣＶＤ等の公知の方法によりＳｉＣ基板上に順次ｎ型ＳｉＣ層６１、ｐ型ＳｉＣ層６２を形成する。ここで、図６のようなメサ型構造をＲＩＥにより形成する。
【０１０２】
次に、絶縁膜６３を熱酸化やＣＶＤにより形成し、その一部に開口部を設け、ＥＢ蒸着などの公知技術を用いて第１の電極層６６を形成する。
【０１０３】
続いて、ＳｉＣ基板を裏面であるＣ面側から研磨し、厚さを２００μｍ以下とする。その後、ＥＢ蒸着など公知の方法により、ＳｉＣ基板２１ａの裏面上に第２の電極層２９を形成する。次に、基板の熱処理を行って第１のオーミック電極６４および第２のオーミック電極２５とＳｉＣ基板との接触をオーミック接触とする。
【０１０４】
本実施形態のｐｎダイオードの製造方法においても、第１の実施形態と同様に第２の電極層２９よりも先に第１の電極層６６を形成し、第２の電極層２９を形成する直前にＳｉＣ基板を研磨している。この方法により、基板が薄い状態で熱処理されることがないので、第１のオーミック電極６４を形成する際の位置ズレを防ぐことができる。ここで、第１のオーミック電極６４の構成材料としてはＡｌがよく用いられるが、オーミック接触をとるための熱処理を１０００℃以上の高温で行なう場合、Ａｌでは破損しやすいため、Ａｌよりも融点の高い金属をＡｌの上に積層することが好ましく、例えばＡｌ／ＴｉやＡｌ／Ｎｉなどが用いられる。ただし、ＳｉＣ基板の研磨は、製造工程中のいずれの時点で行ってもよい。特に、第１の電極層６６の位置合わせを厳密に行なう必要がない場合には、第１の電極層６６の形成前にＳｉＣ基板の研磨を行っても構わない。
【０１０５】
なお、本実施形態のｐｎダイオードにおいても、ショットキーダイオードの場合と同様、隣接する素子との間に溝を設けてもよい。この際には、ショットキーダイオードの場合と同じく溝はＳｉＣ基板２１ａの上部まで達する深さであることが好ましいが、溝の深さが１μｍ以上あればある程度の効果が得られる。
【０１０６】
また、本実施形態のｐｎダイオードにおいて、ｎ型ＳｉＣ層６１およびｐ型ＳｉＣ６２の材料はＳｉＣを用いたが、Ｓｉ、ＧａＮ（窒化ガリウム）、ダイヤモンドなど、ＳｉＣ基板上に形成できる材料であれば用いることができる。
【０１０７】
なお、本実施形態では、ＳｉＣ基板の厚みを薄くした素子の例としてｐｎダイオードを挙げたが、同様の方法でＳｉＣ基板を薄くすることで、動作時のオン抵抗が低減された縦型ＭＩＳＦＥＴを作製することができる。
【０１０８】
図７は、ＳｉＣ基板の厚みを薄くした縦型ＭＯＳＦＥＴの構造の一部を示す断面図である。図６のｐｎダイオードと共通の部材については同じ符号を付している。
【０１０９】
図７に示すように、本発明の縦型ＭＯＳＦＥＴ７０は、ＳｉＣ基板２１ａと、ＳｉＣ基板２１ａの上面上に設けられ、ｎ型不純物を含むＳｉＣからなるｎ型エピタキシャル成長層７１と、ｎ型エピタキシャル成長層７１の上面側からｐ型不純物イオンを注入することによりｎ型エピタキシャル成長層７１の上部に設けられたｐ型不純物注入領域７３と、ｐ型不純物注入領域７３の一部にｎ型不純物イオンを注入することにより設けられた高濃度ｎ型不純物注入領域７２と、ｎ型エピタキシャル成長層７１の上に、両端がｐ型不純物注入領域７３および高濃度ｎ型不純物注入領域７２にオーバーラップするように設けられたＳｉＯ２ からなるゲート酸化膜７６と、ゲート酸化膜７６上に設けられたゲート電極７７と、ｎ型エピタキシャル成長層７１の上であって、ゲート電極７７の両側方に設けられ、高濃度ｎ型不純物注入領域７２とオーミック接触するソース電極７４と、ゲート電極７７の上に設けられた層間絶縁膜７８と、ソース電極７４の上に設けられた上部電極７５と、ＳｉＣ基板２１ａの裏面上に設けられたドレイン電極３５および下部電極３７とを備えている。ソース電極７４と上部電極７５とは第１の電極層７９を構成する。
【０１１０】
このような構造の縦型ＭＯＳＦＥＴにおいても基板面とほぼ垂直方向に電流が流れるため、ＳｉＣ基板２１ａを薄くすることによって、抵抗が大幅に減少する。
【０１１１】
なお、本実施形態ではプレーナ構造のＤＩ（Ｄｏｕｂｌｅ−ｉｍｐｌａｎｔｅｄ）ＭＯＳを例にとって説明したが、トレンチ構造を有するＵＭＯＳＦＥＴにおいても、基板の裏面を研磨する方法は有効である。このトレンチ構造は、オン抵抗の低減に有利である。
【０１１２】
また、ＥＣＦＥＴやＡＣＣＵＦＥＴなどの蓄積型の縦型ＭＯＳＦＥＴについても、基板を薄くすることは素子の特性向上に有効である。
【０１１３】
【発明の効果】
本発明の半導体装置によれば、ＳｉＣ基板の厚みが２００μｍ以下となっているので、動作時に装置全体のオン抵抗が従来の半導体装置よりも小さくなっている。また、本発明の半導体装置の製造方法によれば、ＳｉＣ基板の裏面上に電極を形成する直前にＳｉＣ基板を研磨するため、基板の反りによるマスクずれ等を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るショットキーダイオードの構造を示す断面図である。
【図２】（ａ）〜（ｃ）は、第１の実施形態に係るショットキーダイオードの製造方法を示す断面図である。
【図３】（ａ）〜（ｃ）は、第１の実施形態に係るショットキーダイオードの製造方法を示す断面図である。
【図４】（ａ）〜（ｃ）は、第１の実施形態に係るショットキーダイオードの製造工程において、ＳｉＣ基板上の複数のショットキーダイオードを示す断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体チップの実装工程を示す断面図である。
【図６】本発明の第３の実施形態に係るｐｎダイオードの構造を示す断面図である。
【図７】本発明の実施形態の一例である縦型ＭＯＳＦＥＴの構造を示す断面図である。
【図８】従来のショットキーダイオードの構造を示す断面図である。
【図９】（ａ）〜（ｃ）は、従来のショットキーダイオードを備えた樹脂封止型半導体装置の製造方法を示す断面図である。
【図１０】（ａ）〜（ｃ）は、従来のショットキーダイオードを備えた樹脂封止型半導体装置の製造方法を示す断面図である。
【符号の説明】
１０ 半導体チップ
１１，１１ａ，２１ａ ＳｉＣ基板
１２，７１ エピタキシャル成長層
１３ 不純物注入領域
１４ ショットキー電極
１５ オーミック電極
１６，６５，７５ 上部電極
１７，３７ 下部電極
１８，６６，７９ 第１の電極層
１９，２９，３９ 第２の電極層
２５ 第２のオーミック電極
２９ 第２の電極層
３５ ドレイン電極
４１ 溝
５１ リードフレーム
５２ 半田
５３ ワイヤ
５４ 陽極
５５ 封止樹脂
６０ ｐｎダイオード
６１ ｎ型ＳｉＣ層
６２ ｐ型ＳｉＣ層
６３ 絶縁膜
６４ 第１のオーミック電極
７０ 縦型ＭＯＳＦＥＴ
７２ 高濃度ｎ型不純物注入領域
７３ ｐ型不純物注入領域
７４ ソース電極
７６ ゲート酸化膜
７７ ゲート電極
７８ 層間絶縁膜
【特許請求の範囲】
【請求項１】
裏面全体が削られたＳｉＣ基板と、
上記ＳｉＣ基板の上面上に設けられた半導体層とを備え、
動作時には、キャリアが上記ＳｉＣ基板および上記半導体層を通過して縦方向に走行する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記ＳｉＣ基板の厚みは２５０μｍ以下であることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記ＳｉＣ基板の厚みは２００μｍ以下であることを特徴とする半導体装置。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置において、
上記半導体層の上方に金属からなる電極が設けられ、
上記ＳｉＣ基板の裏面上には、上記ＳｉＣ基板とオーミック接触し、金属からなる下部電極が設けられていることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
上記下部電極は、アルミニウム，チタン，ニッケル，タングステン，クロム，モリブデン及び銀のうちから選ばれた１つの材料を含むことを特徴とする半導体装置。
【請求項６】
請求項４または５のうちいずれか１つに記載の半導体装置において、
上記ＳｉＣ基板の（ ０ ０ ０−１）カーボン面上に上記半導体層が設けられており、
上記ＳｉＣ基板の（ ０ ０ ０ １）シリコン面上には上記下部電極が設けられていることを特徴とする半導体装置。
【請求項７】
ＳｉＣ基板と、上記ＳｉＣ基板上に設けられた半導体層と、上記半導体層の上方に設けられた上部電極と、上記ＳｉＣ基板の裏面上に設けられ、オーミック電極となる下部電極と備えた半導体装置の製造方法であって、
上記上部電極を形成する工程（ａ）と、
上記工程（ａ）の後に上記ＳｉＣ基板の厚さを薄くする工程（ｂ）と
を含む半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
上記工程（ｂ）の後に上記下部電極を形成する工程（ｃ）をさらに含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
上記工程（ｃ）の後、上記ＳｉＣ基板および上記半導体層を分離して半導体チップを製造する工程（ｄ）と、
上記工程（ｄ）の後、上記半導体チップをリードフレーム上に載置して熱処理を行なうことにより上記ＳｉＣ基板と上記下部電極との間にオーミック接合を形成する工程（ｅ）とをさらに含み、
上記工程（ｃ）では、熱処理工程を省略することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７〜９のうちいずれか１つに記載の半導体装置の製造方法において、
上記ＳｉＣ基板の（ ０ ０ ０−１）カーボン面上に上記半導体層が設けられ、
上記工程（ｃ）では、上記ＳｉＣ基板の（ ０ ０ ０ １）シリコン面上に上記下部電極が設けられることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項７〜１０のうちいずれか１つに記載の半導体装置の製造方法において、
上記半導体層に各素子間を分離するための溝を形成する工程（ｆ）をさらに含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項７〜１１のうちいずれか１つに記載の半導体装置の製造方法において、
上記溝の深さが１μｍ以上であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項７〜１２のうちいずれか１つに記載の半導体装置の製造方法において、
上記ＳｉＣ基板の厚みは２５０μｍ未満であることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項７〜１３に記載の半導体装置の製造方法において、
上記ＳｉＣ基板の厚みは２００μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項１】
裏面全体が削られたＳｉＣ基板と、
上記ＳｉＣ基板の上面上に設けられた半導体層とを備え、
動作時には、キャリアが上記ＳｉＣ基板および上記半導体層を通過して縦方向に走行する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記ＳｉＣ基板の厚みは２５０μｍ以下であることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記ＳｉＣ基板の厚みは２００μｍ以下であることを特徴とする半導体装置。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置において、
上記半導体層の上方に金属からなる電極が設けられ、
上記ＳｉＣ基板の裏面上には、上記ＳｉＣ基板とオーミック接触し、金属からなる下部電極が設けられていることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
上記下部電極は、アルミニウム，チタン，ニッケル，タングステン，クロム，モリブデン及び銀のうちから選ばれた１つの材料を含むことを特徴とする半導体装置。
【請求項６】
請求項４または５のうちいずれか１つに記載の半導体装置において、
上記ＳｉＣ基板の（ ０ ０ ０−１）カーボン面上に上記半導体層が設けられており、
上記ＳｉＣ基板の（ ０ ０ ０ １）シリコン面上には上記下部電極が設けられていることを特徴とする半導体装置。
【請求項７】
ＳｉＣ基板と、上記ＳｉＣ基板上に設けられた半導体層と、上記半導体層の上方に設けられた上部電極と、上記ＳｉＣ基板の裏面上に設けられ、オーミック電極となる下部電極と備えた半導体装置の製造方法であって、
上記上部電極を形成する工程（ａ）と、
上記工程（ａ）の後に上記ＳｉＣ基板の厚さを薄くする工程（ｂ）と
を含む半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
上記工程（ｂ）の後に上記下部電極を形成する工程（ｃ）をさらに含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
上記工程（ｃ）の後、上記ＳｉＣ基板および上記半導体層を分離して半導体チップを製造する工程（ｄ）と、
上記工程（ｄ）の後、上記半導体チップをリードフレーム上に載置して熱処理を行なうことにより上記ＳｉＣ基板と上記下部電極との間にオーミック接合を形成する工程（ｅ）とをさらに含み、
上記工程（ｃ）では、熱処理工程を省略することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７〜９のうちいずれか１つに記載の半導体装置の製造方法において、
上記ＳｉＣ基板の（ ０ ０ ０−１）カーボン面上に上記半導体層が設けられ、
上記工程（ｃ）では、上記ＳｉＣ基板の（ ０ ０ ０ １）シリコン面上に上記下部電極が設けられることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項７〜１０のうちいずれか１つに記載の半導体装置の製造方法において、
上記半導体層に各素子間を分離するための溝を形成する工程（ｆ）をさらに含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項７〜１１のうちいずれか１つに記載の半導体装置の製造方法において、
上記溝の深さが１μｍ以上であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項７〜１２のうちいずれか１つに記載の半導体装置の製造方法において、
上記ＳｉＣ基板の厚みは２５０μｍ未満であることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項７〜１３に記載の半導体装置の製造方法において、
上記ＳｉＣ基板の厚みは２００μｍ以下であることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００４−２２８７８（Ｐ２００４−２２８７８Ａ）
【公開日】平成１６年１月２２日（２００４．１．２２）
【国際特許分類】
【出願番号】特願２００２−１７７０８０（Ｐ２００２−１７７０８０）
【出願日】平成１４年６月１８日（２００２．６．１８）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１６年１月２２日（２００４．１．２２）
【国際特許分類】
【出願日】平成１４年６月１８日（２００２．６．１８）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]