半導体装置および半導体装置の製造方法
【課題】素子分離溝内に絶縁膜を埋め込んでなる素子分離膜に発生するボイドなどの埋め込み不良を防止する。
【解決手段】素子分離膜8によって区画された素子形成領域10aが、第1帯部141と第2帯部142と複数の素子形成部1aとを有し、複数の素子形成部1aは、第1帯部側の端部と第1帯部とが接続された複数の第1接続形成部10bと、第1帯部側の端部と第1帯部とが離間して配置された複数の第1離間形成部10dと、第2帯部側の端部と第2帯部とが接続された複数の第2接続形成部10cと、第2帯部側の端部と第2帯部とが離間して配置された複数の第2離間形成部10eとを含み、隣接する第1接続形成部10bの間に第1離間形成部10dが配置されているとともに、隣接する第2接続形成部10cの間に第2離間形成部10eが配置されている半導体装置とする。
【解決手段】素子分離膜8によって区画された素子形成領域10aが、第1帯部141と第2帯部142と複数の素子形成部1aとを有し、複数の素子形成部1aは、第1帯部側の端部と第1帯部とが接続された複数の第1接続形成部10bと、第1帯部側の端部と第1帯部とが離間して配置された複数の第1離間形成部10dと、第2帯部側の端部と第2帯部とが接続された複数の第2接続形成部10cと、第2帯部側の端部と第2帯部とが離間して配置された複数の第2離間形成部10eとを含み、隣接する第1接続形成部10bの間に第1離間形成部10dが配置されているとともに、隣接する第2接続形成部10cの間に第2離間形成部10eが配置されている半導体装置とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の高集積化に伴って、半導体装置に使用される半導体素子の微細化が進められている。また、半導体装置の素子分離領域としては、近年、半導体層に設けられた溝内に絶縁膜を充填することにより形成されたSTI(Shallow Trench Isolation)素子分離膜が多く用いられている。しかし、半導体素子の微細化に伴って、STI素子分離膜となる絶縁膜を半導体層の溝内に充填することが困難になってきており、STI素子分離膜となる絶縁膜の埋め込み不良が発生しやすくなっている。
【0003】
このため、STI素子分離膜の形成方法として、ポリシラザン等の塗布することにより成膜可能なSOD(Spin On Dielectrics)膜と、CVD法で形成したシリコン酸化膜(Si02)とを、半導体層の溝内に埋め込む方法が提案されている(例えば、特許文献1参照)。
【0004】
また、半導体素子の微細化に伴って、従来のプレーナー型のトランジスタに代えて、新しいタイプのトランジスタが用いられるようになってきている。新しいタイプのトランジスタとしては、短チャネル効果を防止する効果の高い溝型ゲート電極やゲート電極用の溝の側面部分にチャネル層を設けたトランジスタがある(例えば、特許文献2参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−203895号公報
【特許文献2】特開2007−158269号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、STI素子分離膜を形成するために、半導体基板に設けられた溝内に2層の絶縁膜を埋め込む方法を用いたとしても、STI素子分離膜に部分的にボイドなどの埋め込み不良が発生する場合があった。
ここで、従来の半導体装置の問題点について図面を用いて詳細に説明する。
図31は、従来の半導体装置の一例である半導体記憶装置(DRAM(Dynamic Random Access Memory))の問題点を説明するための図であり、従来の半導体装置の製造方法を用いてDRAMを製造している途中の一工程を示した工程図である。図31(a)は、DRAMの一部を示した平面模式図であり、図31(b)は、図31(a)の素子形成領域の一部のみを示した拡大平面図である。
【0007】
図31(a)に示す半導体記憶装置は、メモリセル領域100aと、メモリセル領域100aの外側に配置された周辺領域100bとを有している。メモリセル領域100aには、半導体基板100に設けられた素子分離溝400内に絶縁膜を埋め込んでなるSTI素子分離膜800と、STI素子分離膜800によって区画された素子形成領域110aとが形成されている。
図31(a)に示すSTI素子分離膜800は、素子分離溝400にシリコン窒化膜とシリコン酸化膜の2層の絶縁膜を埋め込む方法を用いて形成されたものである。
【0008】
図31(a)に示すように、STI素子分離膜800の平面形状を規定する素子分離溝400は、図31(a)中に示すY方向に交差する方向に延在する複数の線状溝部401と、全ての線状溝部401の端部を図31(a)中に示すX方向およびY方向に接続する接続溝402とを有している。
【0009】
また、素子形成領域110aの平面形状は、図31(a)に示すように、STI素子分離膜800の平面形状によって決定される。図31(a)に示す素子形成領域110aは、図31(a)中に示すY方向に延在する第1帯部121と、第1帯部121に対向配置された第2帯部122と、第1帯部121と第2帯部122との間に配置され、Y方向に交差する方向に延在する複数の素子形成部123とを有している。素子形成部123の両端部123aは、第1帯部121および第2帯部122と離間して配置されている。
【0010】
図31に示すSTI素子分離膜800は、以下に示す方法によって形成されたものである。
図32〜図34は、従来の半導体装置の製造方法を用いて図31に示すDRAMのSTI素子分離膜を製造している途中の一工程を示したDRAMの一部の縦断面図である。なお、図32(a)、図33(a)、図34(a)は、図31(b)のA−A‘断面に対応する縦断面図である。図32(b)、図33(b)、図34(b)は、図31(b)のD−D’断面に対応する縦断面図である。図33(c)は、図31(b)のB−B’断面に対応する縦断面図であり、図33(d)は、図31(b)のC−C’断面に対応する縦断面図である。また、図32(c)は、斜視図であり、図32(c)のC−C’断面およびD−D’断面は、図31(b)C−C’断面およびD−D’断面に対応している。
【0011】
図31に示すSTI素子分離膜800を形成するには、まず、図32(a)〜図32(c)に示すように、複数の線状溝部401と、隣接する線状溝部401の端部同士を接続する接続溝402とを有する素子分離溝400を形成する。次いで、素子分離溝400内を充填するように、シリコン窒化膜601を埋め込む。
その後、ウェットエッチングを行うことにより、シリコン窒化膜601の一部を除去し、図33(a)〜図33(d)に示すように、素子分離溝400の底部にシリコン窒化膜600を残存させる。このウェットエッチングは、線状溝部401内のシリコン窒化膜600の上面の位置が、図33(a)〜図33(d)において点線で示される位置となるように行われる。
【0012】
ウェットエッチング後のシリコン窒化膜600の上面の位置は、図33(a)に示すように、線状溝部401の長さ方向中央部が最も高く、図33(b)に示すように、接続溝402内が最も低くなる。そして、図33(a)、図33(c)、図33(d)に示すように、線状溝部401の長さ方向中央部から接続溝402に近づくにつれて、徐々にウェットエッチング後のシリコン窒化膜600の上面の位置が低くなる。
【0013】
このようにしてシリコン窒化膜601をウェットエッチングした後、素子分離溝400内を充填するように、シリコン酸化膜を形成する。その後、半導体基板100の表面を平坦化することにより、図34(a)および図34(b)に示すように、下層のシリコン窒化膜600と上層のシリコン酸化膜700の2層構造を埋め込んでなるSTI素子分離膜800が形成される。
【0014】
図31に示すSTI素子分離膜800では、接続溝402近傍の線状溝部401内に埋め込まれたシリコン酸化膜700にボイドなどの埋め込み不良が発生しやすかった。
この原因は、図33(a)〜図33(d)に示すように、素子分離溝400の底部に設けられているシリコン窒化膜600の上面の位置にばらつきがあることに起因すると考えられる。シリコン窒化膜600の上面の位置のばらつきは、シリコン窒化膜601をウェットエッチングするエッチング液が、線状溝部401と比較して幅の広い接続溝402から線状溝部401へと侵入することによって生じる。よって、図33(a)〜図33(d)に示すように、線状溝部401の長さ方向中央部と比較して、接続溝402近傍の線状溝部401内の底部に設けられているシリコン窒化膜600の上面の位置が低くなる。
【0015】
その結果、シリコン窒化膜600を設けた後、シリコン酸化膜700を埋め込む工程における接続溝402近傍の線状溝部401のアスペクト比は、他の部分と比較して大きいものとなる。アスペクト比が大きい部分では、埋め込み不良が発生しやすいため、図31に示すSTI素子分離膜800では、接続溝402近傍の線状溝部401内に埋め込まれたシリコン酸化膜700にボイドなどの埋め込み不良が発生しやすいと考えられる。
【0016】
また、図35は、従来の半導体装置の他の例である半導体記憶装置(DRAM)の問題点を説明するための図であり、従来の半導体装置の製造方法を用いてDRAMを製造している途中の一工程を示した工程図である。図35(a)は、DRAMの一部を示した平面模式図であり、図35(b)は、図35(a)のメモリセル領域の縁部のみを示した拡大平面図である。
【0017】
図35に示す半導体記憶装置が、図31(a)に示す半導体記憶装置と異なるところは、STI素子分離膜801、素子分離溝410、素子形成領域111aの平面形状のみであるので、その他の部材についての説明を省略する。
また、図35に示す半導体記憶装置のSTI素子分離膜801は、図31に示すSTI素子分離膜800と同様の方法によって形成されたものである。
【0018】
図35(a)に示すように、STI素子分離膜801の平面形状を規定する素子分離溝410は、図35(a)中に示すY方向に交差する方向に延在する複数の線状溝部411を有している。
また、素子形成領域111aの平面形状は、図35(a)に示すように、STI素子分離膜801の平面形状によって決定される。図35(a)に示す素子形成領域111aは、図35(a)中に示すY方向に延在する第1帯部131と、第1帯部131に対向配置された第2帯部132と、第1帯部131と第2帯部132との間に配置され、Y方向に交差する方向に延在する複数の素子形成部133とを有している。素子形成部133の両端部133aは、第1帯部131および第2帯部132と接続されている。
【0019】
図35に示すSTI素子分離膜801では、線状溝部411の端部内に埋め込まれたシリコン酸化膜700にボイドなどの埋め込み不良が発生しやすかった。
この原因は、図35(b)に示すように、線状溝部411の幅が端部に向かって徐々に狭くなっていることに起因すると考えられる。線状溝部411の幅が狭いほど線状溝部411のアスペクト比が大きくなる。このため、図35に示すSTI素子分離膜801では、線状溝部411の端部内に埋め込まれたシリコン酸化膜700にボイドなどの埋め込み不良が発生しやすいと考えられる。
【課題を解決するための手段】
【0020】
本発明者は、上記問題を解決するために、素子分離膜の平面形状および素子形成領域の平面形状に着目して鋭意検討した。その結果、素子分離膜の平面形状を規定する素子分離溝の平面形状(素子形成領域の平面形状に対応する形状)を、幅のばらつきの小さい形状とすることで、絶縁膜を埋め込む際の素子分離溝をアスペクト比のばらつきの小さい形状とすることができ、素子分離溝内に絶縁膜を埋め込んでなる素子分離膜に部分的に発生するボイドなどの埋め込み不良を防止でき、歩留まりよく製造できる半導体装置を実現できることを見出し、本発明を想到した。
【0021】
本発明の半導体装置は、半導体基板に設けられた素子分離溝内に絶縁膜を埋め込んでなる素子分離膜によって区画された素子形成領域を備え、前記素子形成領域が、第1の方向に延在する第1帯部と、前記第1帯部に対向配置された第2帯部と、前記第1帯部と前記第2帯部との間に配置され、前記第1の方向に交差する方向に延在する複数の素子形成部とを有し、前記複数の素子形成部は、前記第1帯部側の端部と前記第1帯部とが接続された複数の第1接続形成部と、前記第1帯部側の端部と前記第1帯部とが離間して配置された複数の第1離間形成部と、前記第2帯部側の端部と前記第2帯部とが接続された複数の第2接続形成部と、前記第2帯部側の端部と前記第2帯部とが離間して配置された複数の第2離間形成部とを含み、隣接する前記第1接続形成部の間に前記第1離間形成部が配置されているとともに、隣接する前記第2接続形成部の間に前記第2離間形成部が配置されていることを特徴とする。
【発明の効果】
【0022】
本発明の半導体装置は、半導体基板に設けられた素子分離溝内に絶縁膜を埋め込んでなる素子分離膜によって区画された素子形成領域を備え、前記素子形成領域が、第1の方向に延在する第1帯部と、前記第1帯部に対向配置された第2帯部と、前記第1帯部と前記第2帯部との間に配置され、前記第1の方向に交差する方向に延在する複数の素子形成部とを有し、前記複数の素子形成部は、前記第1帯部側の端部と前記第1帯部とが接続された複数の第1接続形成部と、前記第1帯部側の端部と前記第1帯部とが離間して配置された複数の第1離間形成部と、前記第2帯部側の端部と前記第2帯部とが接続された複数の第2接続形成部と、前記第2帯部側の端部と前記第2帯部とが離間して配置された複数の第2離間形成部とを含み、隣接する前記第1接続形成部の間に前記第1離間形成部が配置されているとともに、隣接する前記第2接続形成部の間に前記第2離間形成部が配置されているものであるので、素子分離膜の平面形状が、幅のばらつきの小さい形状となる。
【0023】
より詳細には、隣接する前記第1接続形成部の間に前記第1離間形成部が配置されているとともに、隣接する前記第2接続形成部の間に前記第2離間形成部が配置されているので、素子形成部と第1帯部および/または第2帯部との間に第1の方向に延在する幅の広い素子分離溝が形成されたり、隣接する2本の素子形成部と第1帯部または第2帯部とが接続されることによって第1帯部または第2帯部に向かって幅が徐々に狭くなって終端する幅の狭い素子分離溝が形成されたりすることがなく、素子分離溝の平面形状が、幅のばらつきの小さい形状となる。
【0024】
このように本発明の半導体装置では、素子分離膜の平面形状を規定する素子分離溝の幅のばらつきが小さくなるので、素子分離溝内に1層の絶縁膜を埋め込む方法を用いた場合であっても2層の絶縁膜を埋め込む方法を用いた場合であっても、素子分離溝に絶縁膜を埋め込む際の素子分離溝のアスペクト比のばらつきが小さいものとなり、素子分離溝内に絶縁膜を埋め込んでなる素子分離膜に部分的に発生するボイドなどの埋め込み不良を防止できる。したがって、本発明の半導体装置は、歩留まりよく製造することができるものとなる。
【図面の簡単な説明】
【0025】
【図1】図1は本発明を適用した半導体装置の一実施形態を説明するための平面図であり、半導体装置のメモリセル領域を示した平面図である。
【図2】図2は本発明を適用した一実施形態である半導体装置のメモリセルを示す図であり、図2(a)は図1中に示すA−A’線に沿った断面図であり、図2(b)は図1中に示すB−B’線に沿った断面図である。
【図3】図3は本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図3(a)は図1中に示すA−A’線に沿った断面図、図3(b)は図1中に示すB−B’線に沿った断面図である。
【図4】図4は本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図4(a)は図1中に示すA−A’線に沿った断面図、図4(b)は図1中に示すB−B’線に沿った断面図である。
【図5】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図5(a)は図1中に示すA−A’線に沿った断面図、図5(b)は図1中に示すB−B’線に沿った断面図である。
【図6】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図6(a)は図1中に示すA−A’線に沿った断面図、図6(b)は図1中に示すB−B’線に沿った断面図である。
【図7】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図7(a)は図1中に示すA−A’線に沿った断面図、図7(b)は図1中に示すB−B’線に沿った断面図である。
【図8】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図8(a)は図1中に示すA−A’線に沿った断面図、図8(b)は図1中に示すB−B’線に沿った断面図である。
【図9】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図9(a)は図1中に示すA−A’線に沿った断面図、図9(b)は図1中に示すB−B’線に沿った断面図である。
【図10】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図10(a)は図1中に示すA−A’線に沿った断面図、図10(b)は図1中に示すB−B’線に沿った断面図である。
【図11】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図11(a)は図1中に示すA−A’線に沿った断面図、図11(b)は図1中に示すB−B’線に沿った断面図である。
【図12】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図12(a)は図1中に示すA−A’線に沿った断面図、図12(b)は図1中に示すB−B’線に沿った断面図である。
【図13】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図13(a)は図1中に示すA−A’線に沿った断面図、図13(b)は図1中に示すB−B’線に沿った断面図である。
【図14】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図14(a)は図1中に示すA−A’線に沿った断面図、図14(b)は図1中に示すB−B’線に沿った断面図である。
【図15】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図15(a)は図1中に示すA−A’線に沿った断面図、図15(b)は図1中に示すB−B’線に沿った断面図である。
【図16】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図16(a)は図1中に示すA−A’線に沿った断面図、図16(b)は図1中に示すB−B’線に沿った断面図である。
【図17】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図17(a)は図1中に示すA−A’線に沿った断面図、図18(b)は図1中に示すB−B’線に沿った断面図である。
【図18】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図18(a)は図1中に示すA−A’線に沿った断面図、図18(b)は図1中に示すB−B’線に沿った断面図である。
【図19】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図19(a)は図1中に示すA−A’線に沿った断面図、図19(b)は図1中に示すB−B’線に沿った断面図である。
【図20】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図20(a)は図1中に示すA−A’線に沿った断面図、図20(b)は図1中に示すB−B’線に沿った断面図である。
【図21】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図21(a)は図1中に示すA−A’線に沿った断面図、図21(b)は図1中に示すB−B’線に沿った断面図である。
【図22】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図22(a)は図1中に示すA−A’線に沿った断面図、図22(b)は図1中に示すB−B’線に沿った断面図である。
【図23】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図23(a)は図1中に示すA−A’線に沿った断面図、図23(b)は図1中に示すB−B’線に沿った断面図である。
【図24】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図24(a)は図1中に示すA−A’線に沿った断面図、図24(b)は図1中に示すB−B’線に沿った断面図である。
【図25】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図25(a)は図1中に示すA−A’線に沿った断面図、図25(b)は図1中に示すB−B’線に沿った断面図である。
【図26】本発明を適用した一実施形態である半導体装置の製造方法を説明するための平面図である。
【図27】図27は本発明を適用した一実施形態である他の半導体装置のメモリセルを示す図であり、図27(a)は図1中に示すA−A’線に沿った断面図であり、図27(b)は図1中に示すB−B’線に沿った断面図である。
【図28】本発明を適用した他の例である半導体装置の製造方法を説明するための工程断面図であって、図28(a)は図1中に示すA−A’線に沿った断面図、図28(b)は図1中に示すB−B’線に沿った断面図である。
【図29】本発明を適用した他の例である半導体装置の製造方法を説明するための工程断面図であって、図29(a)は図1中に示すA−A’線に沿った断面図、図29(b)は図1中に示すB−B’線に沿った断面図である。
【図30】図30は本発明を適用した半導体装置の一実施形態を説明するための平面図であり、図30(a)は半導体装置の素子分離溝と素子分離膜と素子形成領域と埋め込み配線のみを示した平面模式図であり、図30(b)は、図30(a)の素子形成領域の一部のみを示した拡大平面図である。
【図31】図31は、従来の半導体装置の一例である半導体記憶装置の問題点を説明するための図であり、従来の半導体装置の製造方法を用いてDRAMを製造している途中の一工程を示した工程図である。
【図32】図32は、従来の半導体装置の製造方法を用いて図31に示すDRAMのSTI素子分離膜を製造している途中の一工程を示したDRAMの一部の縦断面図である。
【図33】図33は、従来の半導体装置の製造方法を用いて図31に示すDRAMのSTI素子分離膜を製造している途中の一工程を示したDRAMの一部の縦断面図である。
【図34】図34は、従来の半導体装置の製造方法を用いて図31に示すDRAMのSTI素子分離膜を製造している途中の一工程を示したDRAMの一部の縦断面図である。
【図35】図35は、従来の半導体装置の他の例である半導体記憶装置(DRAM)の問題点を説明するための図であり、従来の半導体装置の製造方法を用いてDRAMを製造している途中の一工程を示した工程図である。
【発明を実施するための形態】
【0026】
以下、本発明を適用した一実施形態である半導体装置について、図面を参照して詳細に説明する。本実施形態では、例えば半導体装置としてDRAMに、本発明を適用した場合を例に挙げて説明する。なお、以下の説明で用いる図面は、本発明を説明しやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【0027】
はじめに、本発明の半導体装置の一例である半導体記憶装置(DRAM)について説明する。
図1は本発明を適用した半導体装置の一実施形態を説明するための平面図であり、半導体装置のメモリセル領域を示した平面図である。図30(a)は半導体装置の素子分離溝と素子分離膜と素子形成領域と埋め込み配線のみを示した平面模式図であり、図30(b)は、図30(a)の素子形成領域の一部のみを示した拡大平面図である。また、図2(a)は図1中に示すA−A’線に沿った断面図であり、図2(b)は図1中に示すB−B’線に沿った断面図である。
【0028】
本実施形態の半導体記憶装置は、図1および図30(a)に示すように、メモリセル領域60と、メモリセル領域60の外側に配置され、駆動用トランジスタ(図示略)の配置された周辺領域60aとを有している。
メモリセル領域60aには、半導体基板1に設けられた素子分離溝4内に絶縁膜を埋め込んでなるSTI素子分離膜(素子分離膜)8と、STI素子分離膜8によって区画された素子形成領域10aとが形成されている。
【0029】
STI素子分離膜8は、素子分離溝4にシリコン窒化膜とシリコン酸化膜の2層の絶縁膜を埋め込む方法を用いて形成されたものである。図30(a)および図30(b)に示すように、STI素子分離膜8の平面形状を規定する素子分離溝4は、図1中に示すY方向に交差する方向に延在する複数の線状溝部421と、線状溝部421の一端側において隣接する線状溝部421の端部同士を1つおきにY方向に接続する第1接続溝422と、線状溝部421の他端側において隣接する線状溝部421の端部同士を1つおきにY方向に接続する第2接続溝423とを有している。
【0030】
また、本実施形態の半導体記憶装置では、図30(a)に示すように、隣接する線状溝部421の間隔d1と、第2接続溝423の幅d2と、第1接続溝422の幅d3とが同じとされている。なお、第2接続溝423の幅d2とは、第2接続溝423の延在方向であるY方向(第1の方向)と直交する方向の第2接続溝423の幅を意味している。また、第1接続溝422の幅d3とは、第1接続溝422の延在方向であるY方向(第1の方向)と直交する方向の第1接続溝422の幅を意味している。
隣接する線状溝部421の間隔d1と、第2接続溝423の幅d2と、第1接続溝422の幅d3とが同じとされている場合、素子分離溝4の幅のばらつきが非常に小さいものとなるので、素子分離溝4のアスペクト比のばらつきが非常に小さいものとなる。したがって、素子分離溝4内に絶縁膜を埋め込んでSTI素子分離膜8を形成する際に、ボイドなどの埋め込み不良が部分的に発生することをより効果的に防止できる。
【0031】
また、素子形成領域10aの平面形状は、図30(a)および図30(b)に示すように、STI素子分離膜8の平面形状によって決定される。図1に示す素子形成領域10aは、図1中に示すY方向に延在する第1帯部141と、第1帯部141に対向配置された第2帯部142と、第1帯部141と第2帯部142との間に配置され、Y方向に交差する方向に延在する複数の素子形成部1aとを有している。
複数の素子形成部1aには、第1帯部141側の端部1bと第1帯部141とが接続された複数の第1接続形成部10bと、第1帯部141側の端部1bと第1帯部141とが離間して配置された複数の第1離間形成部10dと、第2帯部142側の端部1cと第2帯部142とが接続された複数の第2接続形成部10cと、第2帯部142側の端部1cと第2帯部142とが離間して配置された複数の第2離間形成部10eとが含まれている。
【0032】
本実施形態の半導体記憶装置では、図30(a)に示すように、隣接する第1接続形成部10b、10bの間には第1離間形成部10dが配置されている。また、隣接する第2接続形成部10c、10cの間には第2離間形成部10eが配置されている。
なお、第1接続形成部10bは、第2帯部142側の端部1cと第2帯部142とが接続されている第2接続形成部10cを兼ねていてもよいし、第2帯部142側の端部1cと第2帯部142とが離間して配置されている第2離間形成部10eを兼ねていてもよい。また、第1離間形成部10dも第2接続形成部10cを兼ねていてもよいし、第2離間形成部10eを兼ねていてもよい。
【0033】
また、本実施形態の半導体記憶装置では、図30(a)および図30(b)に示すように、隣接する素子形成部1aの間隔(隣接する線状溝部421の間隔d1に対応する)と、第1離間形成部10dの端部と第1帯部141との間隔(第2接続溝423の幅d2に対応する)と、第2離間形成部10eの端部と第2帯部142との間隔(第1接続溝422の幅d3に対応する)とが同じとされている。
なお、第1離間形成部10dの端部と第1帯部141との間隔とは、第1帯部141の延在方向であるY方向(第1の方向)と直交する方向の第1離間形成部10dの端部と第1帯部141との間隔を意味している。また、第2離間形成部10eの端部と第2帯部142との間隔とは、第2帯部142の延在方向であるY方向(第1の方向)と直交する方向の第2離間形成部10eの端部と第2帯部142との間隔を意味している。
【0034】
図1および図30(a)に示すように、素子形成部1a上には、素子形成部1aを縦断するように、Y方向に延在する複数の埋め込み配線23が設けられている。埋め込み配線23は、ワード線23A(第1配線)と、素子分離用の埋め込み配線23B(第2配線)とを含むものである。ワード線23Aと、素子分離用の埋め込み配線23Bとは、同一の構造を有するものであるが、機能は異なっている。
ワード線23Aは、メモリセルのゲート電極として機能するものである。素子分離用の埋め込み配線23Bは、所定の電位に維持されることにより隣接する素子(トランジスタ)を分離するものである。すなわち、同一の素子形成部1a上で隣接する素子間は、素子分離用の埋め込み配線23Bを所定の電位に維持することにより、寄生トランジスタをオフ状態として分離する。
【0035】
また、埋め込み配線23と直交する方向(図1中に示すX方向)には、複数のビット線30が所定の間隔で配置されている。そして、ワード線23Aと素子形成部1a(活性領域)とが交差する領域にそれぞれメモリセルが形成されている。
また、メモリセル領域60a全体には、複数のメモリセルが形成されており、個々のメモリセルには、それぞれ容量コンタクトパッド42を介してキャパシタ(図1においては図示略)が接続されている。容量コンタクトパッド42は、図1に示すように、それぞれが重ならないように、メモリセル領域内に所定の間隔で配置されている。
なお、本実施形態のDRAMは、図1に示すように、6F2セル配置(Fは最小加工寸法)とされている。
【0036】
本実施形態のDRAMを構成するメモリセルは、図2(a)および図2(b)に示すように、ゲート電極として機能するワード線23Aが半導体基板1内に完全に埋め込まれた埋め込みゲート型トランジスタを備えるものである。
埋め込みゲート型トランジスタは、図2(a)および図2(b)に示すように、表層がシリコンからなる半導体基板1と、STI素子分離膜8と、素子形成部1aと、ゲート電極溝13の底部にゲート絶縁膜15を介して埋め込まれたワード線23Aと、ゲート電極溝13の内部でワード線23Aの上面を保護するとともに半導体基板1の表面とほぼ同じ高さの上面を有するキャップ絶縁膜22と、半導体基板1の表面を覆う第1層間絶縁膜24を介して上方に形成されるビット線30とから概略構成されている。
【0037】
また、埋め込みゲート型トランジスタは、ワード線23Aの幅方向両側の素子形成部1aに不純物が注入されることによって形成された拡散領域25,37を備えている。埋め込みゲート型トランジスタの拡散領域25は、ビット線30と接続されている。
また、本実施形態の埋め込みゲート型トランジスタは、図2(a)に示すように、埋め込み配線23の底面の一部が、埋め込み配線23の長手方向に配置された隣接するSTI素子分離膜8の間に埋め込まれている。STI素子分離膜8と、埋め込み配線23の埋め込まれた底面の一部の側面部分との間には、薄膜状のシリコン部14がサイドウォール形状に設けられている。
【0038】
なお、ワード線23Aと、素子分離用の埋め込み配線23Bとは、同一の構造を有しているため、ワード線23Aの底面の一部においても、素子分離用の埋め込み配線23Bの底面の一部においても、同様の薄膜状のシリコン部14が設けられている。薄膜状のシリコン部14は、ソース領域とドレイン領域との電位差が閾値を超えたとき、チャネルとして機能させることができる。したがって、本実施形態の埋め込みゲート型トランジスタは、薄膜状のシリコン部14のようなチャネル領域を有するリセスチャネル型トランジスタである。
【0039】
埋め込みゲート型トランジスタの上方には、絶縁膜33等を介してキャパシタが設けられている。具体的には、絶縁膜33上には、埋め込みゲート型トランジスタの拡散領域37と容量コンタクトプラグ41を介して接続される容量コンタクトパッド42とが設けられ、容量コンタクトパッド42上には、ストッパー膜43および第3層間絶縁膜44を貫通するように設けられた下部電極46、容量絶縁膜47および上部電極48から構成されるキャパシタが形成されている。
【0040】
なお、本実施形態においては、キャパシタとして、下部電極46の内壁のみを電極として利用するシリンダー型を記載しているが、キャパシタはこれに限定されるものではない。例えば、下部電極の内壁および外壁を電極として利用するクラウン型キャパシタに変更することも可能である。
また、キャパシタ上には、第4層間絶縁膜49を介して上部金属配線50と保護膜51からなる配線層が設けられている。本実施形態では、配線層が1層配線構造の場合を一例として記載しているが、これに限定されるものではない。例えば、複数の配線層および層間絶縁膜から構成される多層配線構造に変更することも可能である。
【0041】
次に、本発明を適用した一実施形態である半導体装置の製造方法として、図1および図2に示す本実施形態のDRAM(半導体装置)の製造方法について、図面を参照しながら説明する。図3〜図26は、本実施形態のDRAMの製造方法を説明するための図であり、図3〜図26における(a)は図1に示すA−A’線に沿った断面を示し、図3〜図26における(b)は図1に示すB−B’線に沿った断面をそれぞれ示している。
本実施形態のDRAM(半導体装置)の製造方法は、STI素子分離膜8の形成工程と、埋め込み配線23の形成工程と、ビット線30の形成工程と、容量コンタクトプラグ41の形成工程と、キャパシタの形成工程と、配線層の形成工程と、を備えて概略構成されている。以下、各工程について詳細に説明する。
【0042】
(STI素子分離膜8の形成工程)
はじめに、半導体基板1に素子分離溝4を設ける工程を行う。半導体基板1に素子分離溝4を設けるには、まず、図3(a)および図3(b)に示すように、例えば、P型のシリコン基板からなる半導体基板1上に、シリコン酸化膜(SiO2)2とマスク用のシリコン窒化膜(Si3N4)3とを順次堆積し、フォトリソグラフィ技術およびドライエッチング技術を用いて、シリコン窒化膜3、シリコン酸化膜2、半導体基板1のパターニングを順次行なう。
【0043】
このことにより、Y方向に交差する方向に延在する複数の線状溝部421と、線状溝部421の一端側において隣接する線状溝部421の端部同士を1つおきにY方向に接続する第1接続溝422と、線状溝部421の他端側において隣接する線状溝部421の端部同士を1つおきにY方向に接続する第2接続溝423とを有する素子分離溝4を形成する(図30(a)参照)。
【0044】
ここで形成された素子分離溝4は、隣接する線状溝部421の端部同士が第1接続溝422または第2接続溝423によって1つおきにY方向に接続された平面形状を有するものであるので、全ての線状溝部421の端部をX方向およびY方向に接続する接続溝が設けられている場合(例えば、図31(a)および図31(b)参照)のように線状溝部421の端部に幅の広い部分が形成されたり、線状溝部421の幅が端部に向かって徐々に狭くなって終端している場合(例えば、図32(a)および図32(b)参照)のように線状溝部421の端部に幅の狭い部分が形成されたりすることがない。したがって、素子分離溝4の平面形状は、幅のばらつきの小さい形状となり、素子分離溝4は、アスペクト比のばらつきの小さいものとなる。
【0045】
また、本実施形態のDRAMの製造方法では、素子分離溝4を形成する際に、図30(a)に示すように、隣接する線状溝部421の間隔d1と、第2接続溝423の幅d2と、第1接続溝422の幅d3とが同じとなるように、シリコン窒化膜3、シリコン酸化膜2、半導体基板1のパターニングを行なう。したがって、本実施形態において形成された素子分離溝4は、幅のばらつきが非常に小さく、アスペクト比のばらつきが非常に小さいものとなる。
【0046】
次に、素子分離溝4内に絶縁膜を埋め込んでSTI素子分離膜8を形成することにより、STI素子分離膜8によって区画された素子形成領域10aを形成する工程を行う。
具体的には、まず、図4(a)および図4(b)に示すように、素子分離溝4内の半導体基板1の表面とともに、半導体基板1の素子形成領域10aを被覆するシリコン酸化膜2およびシリコン窒化膜3の表面に、熱酸化によってシリコン酸化膜5を形成する。
【0047】
次に、シリコン窒化膜を素子分離溝4内に埋め込むように堆積させる。
本実施形態のDRAMの製造方法では、上述したように、素子分離溝4は幅のばらつきが小さく、部分的なアスペクト比のばらつきが小さいものであるので、シリコン窒化膜を素子分離溝4に埋め込む際に、埋め込みやすい部分と埋め込みにくい部分との差がなく、部分的な埋め込み不良が生じにくく、素子分離溝4全体に容易にシリコン窒化膜を充填できる。
【0048】
次に、素子分離溝4内に埋め込むように堆積されたシリコン窒化膜を、フッ酸などのエッチング液を用いるウェットエッチングにより一部除去し、素子分離溝4の底部にのみシリコン窒化膜6(第1絶縁膜)を残存させる。
本実施形態のDRAMの製造方法では、上述したように、素子分離溝4の幅のばらつきが小さいので、シリコン窒化膜6をウェットエッチングするエッチング液が、素子分離溝4の幅の広い部分から狭い部分へと侵入する現象が生じにくい。よって、本実施形態のDRAMの製造方法では、素子分離溝4の底部に設けられたシリコン窒化膜6の上面の位置のばらつきが抑制される。その結果、シリコン窒化膜6を設けた後の素子分離溝4のアスペクト比のばらつきも小さいものとなる。
【0049】
次に、図5(a)および図5(b)に示すように、底部にシリコン窒化膜6が形成された素子分離溝4内に、例えばCVD法によって、酸化シリコン膜を埋め込む。
本実施形態のDRAMの製造方法では、上述したように、素子分離溝4の幅のばらつきが小さく、シリコン窒化膜6を設けた後においても素子分離溝4のアスペクト比のばらつきが小さくなるため、酸化シリコン膜を素子分離溝4に埋め込む際に埋め込みやすい部分と埋め込みにくい部分との差がなく、部分的な埋め込み不良が生じにくい。したがって、素子分離溝4全体に容易に酸化シリコン膜を充填できる。
【0050】
素子分離溝4に酸化シリコン膜を埋め込んだ後、マスク用のシリコン窒化膜3が露出するまでCMPを行なって半導体基板1の表面を平坦化し、シリコン酸化膜7(第2絶縁膜)を形成する。次に、図6(a)および図6(b)に示すように、例えばウェットエッチングによって、マスク用のシリコン窒化膜3およびシリコン酸化膜2を除去し、素子分離溝4の表面(すなわち、シリコン酸化膜7の表面)と半導体基板1の表面とを概略同等の高さとする。以上の工程により、STI(Shallow Trench Isolation)素子分離膜8が形成される。
【0051】
本実施形態のDRAMの製造方法では、STI素子分離膜8が形成されることにより、図30(a)に示すように、第1帯部141と第2帯部142と複数の素子形成部1aとを有し、複数の素子形成部1aが、複数の第1接続形成部10bと複数の第1離間形成部10dと複数の第2接続形成部10cと複数の第2離間形成部10eとを含み、隣接する第1接続形成部10b、10bの間に第1離間形成部10dが配置され、隣接する第2接続形成部10c、10cの間に第2離間形成部10eが配置された平面形状を有し、STI素子分離膜8によって区画された素子形成領域10aが形成される。
【0052】
本実施形態のDRAMの製造方法では、STI素子分離膜8の平面形状を規定する素子分離溝4の幅のばらつきが小さいので、素子分離溝4にシリコン窒化膜6を埋め込む際にもシリコン酸化膜7を埋め込む際にも素子分離溝4のアスペクト比のばらつきが小さくなる。このため、素子分離溝4内に下層のシリコン窒化膜6と上層のシリコン酸化膜7との2層構造を埋め込むことによって、線状溝部421においても第1接続溝422および第2接続溝423においてもボイドなどの部分的な埋め込み不良を生じさせることがなく、図5(a)に示すように、素子分離溝4内に絶縁膜を確実に充填することができる。したがって、本実施形態のDRAMの製造方法を用いることで、歩留まりよく図30(a)に示す隣接する線状溝部421の間隔d1の狭いDRAMを製造できる。
【0053】
また、本実施形態のDRAMの製造方法では、素子分離溝4内に下層のシリコン窒化膜6と上層のシリコン酸化膜7との2層構造を埋め込むので、例えば、素子分離溝4内にシリコン酸化膜7などからなる1層の絶縁膜を埋め込む場合と比較して、素子分離溝4内に絶縁膜を容易かつ確実に充填することができる。
なお、本実施形態においては、素子分離溝4内に下層のシリコン窒化膜6と上層のシリコン酸化膜7との2層構造を埋め込む場合を例に挙げて説明したが、本発明は、2層構造を埋め込む場合に限定されるものではなく、素子分離溝4内に1層の絶縁膜を埋め込んでもよい。
【0054】
次に、半導体基板1の表面に不純物拡散層を形成する。不純物拡散層を形成するには、まず、図6(a)および図6(b)に示すように、熱酸化によって半導体基板1の表面にシリコン酸化膜9を形成する。次に、シリコン酸化膜9をマスクとして、半導体基板1の素子形成部1aに低濃度のN型不純物(リン等)をイオン注入して、半導体基板1の表面近傍にN型不純物拡散層10を形成する。N型不純物拡散層10は、トランジスタのソース・ドレイン領域の一部として機能する。
【0055】
(埋め込み配線23の形成工程)
次に、埋め込み配線23を形成する。埋め込み配線23を形成するには、まず、図7(a)および図7(b)に示すように、シリコン酸化膜9上にマスク用のシリコン窒化膜11およびカーボン膜(アモルファス・カーボン膜)12を順次堆積する。その後、カーボン膜12、シリコン窒化膜11およびシリコン酸化膜9を順次パターニングしてゲート電極溝(トレンチ)を形成するためのハードマスクを形成する。
【0056】
次に、図8(a)および図8(b)に示すように、ドライエッチングによって上記ハードマスクから露出する半導体基板1をエッチングする。このことにより、ゲート電極溝(トレンチ)13が形成される。ゲート電極溝13は、素子形成部1aと交差する所定の方向(例えば、図1中のY方向)に延在するライン状のパターンとして形成される。
また、図8(a)に示すように、ゲート電極溝13を形成する際に、STI素子分離膜8の表面の高さが、半導体基板1の表面の高さよりも高くなるように、STI素子分離膜8の部分よりも半導体基板1の露出された部分を深くエッチングする。これにより、STI素子分離膜8と接するゲート電極溝13の側面部分には、サイドウォール状に薄膜状のシリコン部14が残存する。この薄膜状のシリコン部14は、トランジスタのチャネル領域として機能する。
【0057】
また、図8(a)に示すように、ゲート電極溝13を形成するために半導体基板1をエッチングする際には、素子分離溝4内に埋め込まれた上層のシリコン酸化膜7も除去される。ここで除去される上層のシリコン酸化膜7は、埋め込み配線23の形成される領域のみである。したがって、埋め込み配線23の形成されない領域である図1に示す埋め込み配線23間の埋め込み配線23と平行な領域には、シリコン酸化膜7は残存される。埋め込み配線23間の領域に配置されている上層のシリコン酸化膜7に、ボイドなどの埋め込み不良が存在していると、隣接する埋め込み配線23間にショートを発生させてしまう場合がある。また、ゲート電極溝13を形成するための半導体基板1のエッチング後に残存する上層のシリコン酸化膜7に、ボイドなどの埋め込み不良が存在していると、ビット線30や容量コンタクトプラグ41に、ショートや異常パターンの形成などの不良が発生さしてしまう場合がある。
【0058】
次に、図9(a)および図9(b)に示すように、ゲート電極溝13の内壁面および半導体基板1の表面を覆うように、ゲート絶縁膜15を形成する。ゲート絶縁膜15としては、例えば、熱酸化で形成したシリコン酸化膜等が用いられる。次に、ゲート絶縁膜15上にゲート電極材料を順次堆積して、ゲート電極溝13内に埋め込み形成する。具体的には、ゲート電極材料として、例えば、窒化チタン(TiN)とタングステン(W)とを用いて、ゲート電極溝13内に窒化チタン膜16およびタングステン膜17を埋め込み形成する。
【0059】
次に、図10(a)および図10(b)に示すように、ゲート電極溝13内に埋め込み形成した窒化チタン膜16およびタングステン膜17をエッチバックして、ゲート電極溝13の底部にのみ窒化チタン膜16およびタングステン膜17を残存させる。このようにして、半導体基板1に設けられたゲート電極溝13内に、埋め込み配線23(ワード線(ゲート電極)23Aおよび素子分離用の埋め込み配線23B)が埋め込み形成される。なお、上記エッチバック量は、埋め込み配線23を埋め込み形成するために、ゲート電極溝13内の埋め込み配線23を構成するタングステン膜17の上面が、半導体基板1の上面よりも低い(深い)位置となるようにする。
【0060】
次に、図11(a)および図11(b)に示すように、残存するタングステン膜17上およびゲート電極溝13の内壁を覆うように、例えばシリコン窒化膜等でライナー膜18を形成する。次に、上記ライナー膜18上に、埋め込み絶縁膜19を形成する。埋め込み絶縁膜19としては、例えば、CVD法で形成したシリコン酸化膜、塗布膜であるSOD(Spin On Dielectric)膜や、それらの積層膜を利用することができる。埋め込み絶縁膜19としてSOD膜を用いた場合には、ライナー膜18上にSOD膜を塗布した後、高温の水蒸気(H2O)雰囲気中でアニール処理を行って固体の膜に改質する。
【0061】
次に、CMP処理を行って、マスク用のシリコン窒化膜11上に形成されたライナー膜18が露出するまで半導体基板1の表面を平坦化する。その後、図12(a)および図12(b)に示すように、半導体基板1のシリコン表面が露出するように、マスク用のシリコン窒化膜11と、埋め込み絶縁膜19およびライナー膜18の一部とをエッチングによって除去する(エッチバック)。このようにして、埋め込み配線23の上部に、ライナー膜18および埋め込み絶縁膜19からなるキャップ絶縁膜22を形成する。
【0062】
(ビット線30の形成工程)
次に、ビット線30を形成する。ビット線30を形成するには、まず、図13(a)および図13(b)に示すように、半導体基板1の表面およびキャップ絶縁膜22の表面を覆うようにプラズマ酸化膜(HDP(High Density Plasma)膜)などからなる第1層間絶縁膜24を形成する。第1層間絶縁膜24は、半導体基板1の上面とキャップ絶縁膜22の上面との間に生じた上記段差を埋め込むとともに、成膜後の上面が平坦面となるように形成する。
【0063】
次に、図14(a)および図14(b)に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて、第1層間絶縁膜24の一部を除去して、ビットコンタクト開口部24aを形成する。ビットコンタクト開口部24aは、例えば図1に示すように、埋め込み配線23と同一の方向(図1中に示すY方向)に延在するライン状の開口パターン24bとして形成する。また、ビットコンタクトの開口パターン24bと素子形成部1aとが交差する部分では、図14(b)に示すように、ビットコンタクト開口部24aから半導体基板1のシリコン表面が露出する。
【0064】
次に、図14(a)および図14(b)に示すように、第1層間絶縁膜24をマスクとしてビットコンタクト開口部24aから露出する半導体基板1の表面に、例えばヒ素等のN型の不純物をイオン注入する。これにより、半導体基板1の表面近傍にN型の不純物拡散層が形成される。N型の不純物拡散層は、トランジスタのソース・ドレイン領域の一方(本実施形態では、ドレイン領域)として機能する拡散領域25となる。本実施形態の拡散領域25では、上述したN型の不純物拡散層10を形成する際のイオン注入量(N)よりも、イオン注入量(N+)を若干多くして濃度勾配を設け、LDD構造(Lightly Doped Drain)とすることが好ましい。
【0065】
次に、図15(a)および図15(b)に示すように、リン等のN型の不純物を含有するポリシリコンを第1層間絶縁膜24の上に堆積させてポリシリコン膜26を形成する。次に、ポリシリコン膜26の上にタングステンシリサイド(WSi)、タングステンおよびシリコン窒化膜を順次堆積して、タングステンシリサイド膜27、タングステン膜28およびシリコン窒化膜29をそれぞれ形成する。
【0066】
次に、図16(a)および図16(b)に示すように、ポリシリコン膜26、タングステンシリサイド膜27、タングステン膜28、シリコン窒化膜29からなる積層膜をライン形状にパターニングして、ビット線30を形成する。ビット線30は、ビットコンタクト開口部24a内において、ソース・ドレイン領域の一方となる拡散領域25と接続される。すなわち、ビット線30を構成するポリシリコン膜26と、ビットコンタクト開口部24aから露出している半導体基板1の表面部分に形成された拡散領域25とが接続される。このように、本実施形態のビット線30は、ソース・ドレイン領域の一方となる拡散領域25と接続するコンタクトプラグの機能を兼ねるものである。本実施形態の製造方法では、コンタクトプラグの機能を兼ねるビット線30を一回のリソグラフィー工程で形成(一括形成)する。
【0067】
ビット線30は、埋め込み配線23と交差する方向(図1中に示すX方向)に延在するパターンとして形成される。なお、本実施形態では、ビット線30が埋め込み配線23と直交する直線形状である場合の例を示しているが、本発明はこれに限定されるものではない。例えば、ビット線30は、一部を湾曲させた形状として配置してもよい。
次に、図17(a)および図17(b)に示すように、第1層間絶縁膜24上に、ビット線30の表面を覆うようにシリコン窒化膜31を形成し、シリコン窒化膜31の表面を覆うようにライナー膜32を形成する。ライナー膜32としては、例えばシリコン窒化膜(Si3N4)やシリコン酸窒化膜(SiON)等を用いることができる。
【0068】
本実施形態のDRAMは、メモリセル領域60の外側に配置された周辺領域60aに図示略の周辺回路を備えている。この周辺回路として、例えばプレーナ型MOSトランジスタが形成されている場合には、ビット線30を形成する際に、上記プレーナ型MOSトランジスタのゲート電極を同時に形成することができる。また、ビット線30の側面を覆うシリコン窒化膜31およびライナー膜32からなる積層膜は、周辺回路として形成される上記プレーナ型MOSトランジスタにおいてゲート電極のサイドウォールの一部として用いることができる。
【0069】
(容量コンタクトプラグ41の形成工程)
次に、容量コンタクトプラグ41を形成する。まず、図18(a)および図18(b)に示すように、ライナー膜32の上にSODを塗布してビット線30間の空間を充填し、蒸気(H2O)雰囲気中でアニール処理を行なって固体の膜に改質することにより、SOD膜(絶縁膜)33を形成する。
次に、ライナー膜32の上面が露出するまでCMPを行って半導体基板1の表面を平坦化し、SOD膜33およびライナー膜32の上面を覆うように第2層間絶縁膜34を形成する。第2層間絶縁膜34としては、例えば、CVD法で形成したシリコン酸化膜を用いることができる。
【0070】
次に、図19(a)および図19(b)に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて、容量コンタクト開口部35を形成する。容量コンタクト開口部35は、ビット線30の側面に形成されたシリコン窒化膜31およびライナー膜32をサイドウォールとして用いたSAC(Self Alignment Contact)法によって形成する。
【0071】
具体的には、図26に示すように、第2層間絶縁膜34に、例えば埋め込み配線23と同一の方向(図26中に示すY方向)に延在するライン状の開口パターン34aを形成する。開口パターン34aの形成する際に、第2層間絶縁膜34と同時にSOD膜33をドライエッチングすると、SOD膜33にはビット線30の側面に形成されたシリコン窒化膜31およびライナー膜32に幅方向が規制された開口が自己整合的に形成される。次に、この開口から露出するライナー膜32、シリコン窒化膜31および第1層間絶縁膜24を順次エッチングによって除去することにより、容量コンタクト開口部35を形成する。
また、図26に示すように、容量コンタクト開口部35と素子形成部1aとが重なる部分では、図19(b)に示すように、容量コンタクト開口部35から半導体基板1のシリコン表面が露出する。
【0072】
次に、図19(a)および図19(b)に示すように、容量コンタクト開口部35の内壁部に、例えばシリコン窒化膜からなるサイドウォール(SW)36を形成する。次に、第2層間絶縁膜34をマスクとして、容量コンタクト開口部35から露出する半導体基板1の表面に、例えばリン等のN型の不純物をイオン注入する。これにより、半導体基板1の表面近傍にN型の不純物拡散層を形成する。このN型の不純物拡散層は、トランジスタのソース・ドレイン領域の他方(本実施形態では、ソース領域)として機能する拡散領域37となる。
【0073】
次に、図20(a)および図20(b)に示すように、第2層間絶縁膜34上に、容量コンタクト開口部35内を埋め込むようにしてリンを含有したポリシリコンを堆積し、エッチバックを行なって、容量コンタクト開口部35の底部にポリシリコン層38を形成する。次に、ポリシリコン層38の表面にコバルトシリサイド(CoSi)層39を形成する。その後、容量コンタクト開口部35の内部を充填するようにタングステンを堆積してタングステン膜を成膜する。次に、CMPによってSOD膜33の表面が露出するまで表面の平坦化を行ない、容量コンタクト開口部35の内部にタングステンを残存させて、タングステン層40を形成する。このようにして、ポリシリコン層38、コバルトシリサイド層39およびタングステン層40からなる容量コンタクトプラグ41が形成される。
【0074】
(キャパシタの形成工程)
次に、キャパシタを形成する。まず、容量コンタクトプラグ41を形成後の基板の表面に、窒化タングステン(WN)およびタングステン(W)を順次堆積して積層膜を形成する。次に、この積層膜をパターニングして、図21(a)および図21(b)に示すような容量コンタクトパッド42を形成する。容量コンタクトパッド42は、均等な間隔で形成するために、図1および図21(b)に示すように、容量コンタクトプラグ41の直上からずらした位置に形成されるが、容量コンタクトパッド42は、容量コンタクトプラグ41の上面と重なる部分で容量コンタクトプラグ41と接続される。
【0075】
次に、図22(a)および図22(b)に示すように、容量コンタクトパッド42を覆うように、半導体基板1上に、例えばシリコン窒化膜等を用いてストッパー膜43を形成する。次に、ストッパー膜43の上に、例えばシリコン酸化膜等を用いて第3層間絶縁膜44を形成する。次に、図23(a)および図23(b)に示すように、第3層間絶縁膜44と容量コンタクトパッド42上のストッパー膜43とを貫通するコンタクトホール45を形成し、容量コンタクトパッド42の上面の一部を露出させる。次に、コンタクトホール45の内壁面と容量コンタクトパッド42の上面とを覆うようにして、例えば窒化チタン等を用いてキャパシタ素子の下部電極46を形成する。これにより、下部電極46の底部は、容量コンタクトパッド42の上面と接続される。
【0076】
次に、図24(a)および図24(b)に示すように、第3層間絶縁膜44の上に、下部電極46の表面を覆うようにして容量絶縁膜47を形成する。容量絶縁膜47としては、例えば、酸化ジルコニウム(ZrO2)、酸化アルミニウム(Al2O3)、酸化ハフニウム(HfO2)およびこれらの積層膜を用いることができる。次に、容量絶縁膜47の表面を覆うように、例えば窒化チタン等を用いてキャパシタ素子の上部電極48を形成する。このようにして、キャパシタが形成される。
【0077】
(配線層の形成工程)
次に、キャパシタ素子を介して半導体基板1の上に配線層を形成する。まず、図25(a)および図25(b)に示すように、上部電極48の上に、この上部電極48を覆うようにして、例えばシリコン酸化膜等からなる第4層間絶縁膜49を形成する。次に、第4層間絶縁膜49の上に、例えばアルミニウム(Al)や銅(Cu)等で上部金属配線50を形成する。その後、上部金属配線50を覆うように保護膜51を形成する。このことにより、DRAMのメモリセルが完成する。以上のようにして、本実施形態のDRAMを製造する。
【0078】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上述した実施形態のDRAMでは、メモリセルの構成に、ワード線が半導体基板内に完全に埋め込まれた埋め込み型トランジスタとしてリセスチャネル型トランジスタを用いる例を示したが、本発明はこれに限定されるものではなく、種々の埋め込み型トランジスタを適用することができる。
【0079】
図27は本発明を適用した一実施形態である他の半導体装置のメモリセルを示す図であり、図27(a)は図1中に示すA−A’線に沿った断面図であり、図27(b)は図1中に示すB−B’線に沿った断面図である。図27(a)および図27(b)に示すメモリセルは、上記実施形態と同様に、ワード線を含む埋め込み配線が半導体基板内に完全に埋め込まれた埋め込みゲート型トランジスタを備えるものであり、埋め込みゲート型トランジスタの構成以外については上記実施形態と同一である。したがって、以下の説明においては、上記実施形態の半導体装置と同一の構成部分については同じ符号を付すると共に説明を省略する。
【0080】
本例の埋め込みゲート型トランジスタは、図27(a)に示すように、埋め込み配線223の底面の一部が、埋め込み配線223の長手方向に配置された各STI素子分離膜208の上面に埋め込まれた構成となっている。すなわち、STI素子分離膜208の上面の高さが、隣接する当該STI素子分離膜208間の、半導体基板1の表面の高さよりも低くなるように構成されている。これにより、半導体基板1の上面には、埋め込み配線223の底面の、STI素子分離膜208への埋め込み部分とゲート絶縁膜15を介して隣接するサドル形状のシリコン部214が設けられる。
【0081】
埋め込み配線223は、ワード線233A(第1配線)と、素子分離用の埋め込み配線233B(第2配線)とを含むものである。ワード線233Aと素子分離用の埋め込み配線233Bとは同じ構造を有している。したがって、ワード線233Aにおいても埋め込み配線233Bにおいても同様のサドル形状のシリコン部214が設けられている。
【0082】
サドル形状のシリコン部214は、ソース領域とドレイン領域との電位差が閾値を超えたとき、チャネルとして機能させることができる。本例の埋め込みゲート型トランジスタは、サドル形状のシリコン部214のようなチャネル領域を有するサドルフィン型トランジスタである。埋め込みゲート型トランジスタとしてサドルフィン型トランジスタを適用することにより、オン電流が大きくなるという利点がある。
【0083】
次に、図27(a)および図27(b)に示すサドルフィン型トランジスタの製造方法について説明する。
STI素子分離膜の形成工程(図3〜図6を参照)および埋め込み配線の形成工程におけるハードマスクの形成工程(図7を参照)は、上記実施形態と同一である。
【0084】
次に、図28(a)および図28(b)に示すように、ドライエッチングによって上記ハードマスクから露出する半導体基板1をエッチングすることにより、ゲート電極溝(トレンチ)213を形成する。ゲート電極溝213を形成する際には、半導体基板1のシリコン層の部分よりもSTI素子分離膜208の部分を深くエッチングする。これにより、STI素子分離膜208の上面よりも高いシリコン層の部分であってゲート電極溝213と接する部分には、サドル状のシリコン部214が残存する。このサドル状のシリコン部214がトランジスタのチャネル領域として機能する。
【0085】
次に、図29(a)および図29(b)に示すように、ゲート電極溝213の内壁面および基板の表面全体にゲート絶縁膜15を形成し、ゲート絶縁膜15上にゲート電極材料を順次堆積して、ゲート電極溝213内に埋め込み形成する。次に、ゲート電極材料をエッチバックして、ゲート電極溝213の底部にのみゲート電極材料である窒化チタン膜16およびタングステン膜17を残存させる。このようにして、半導体基板1に設けられたゲート電極溝213内に埋め込み配線223(ワード線(ゲート電極)233Aおよび素子分離用の埋め込み配線233B)を形成する。
この工程以降の工程は、上記実施形態と同様である。
【符号の説明】
【0086】
1・・・半導体基板、1a・・・素子形成部、2,5,7,9・・・シリコン酸化膜、3,6,11,29,31・・・シリコン窒化膜、4・・・素子分離溝、8、208・・・STI素子分離膜(素子分離膜)、10・・・N型不純物拡散層、10a・・・素子形成領域、10b・・・第1接続形成部、10c・・・第2接続形成部、10d・・・第1離間形成部、10e・・・第2離間形成部、12・・・カーボン膜、13・・・ゲート電極溝、14、214・・・シリコン部、15・・・ゲート絶縁膜、16・・・窒化チタン膜、17,28・・・タングステン膜、18,32・・・ライナー膜、19・・・埋め込み絶縁膜、22・・・キャップ絶縁膜、23,223・・・埋め込み配線、23A、223A・・・ワード線(第1配線)、23B、233B・・・素子分離用の埋め込み配線(第2配線)、24・・・第1層間絶縁膜、24a・・・ビットコンタクト開口部、24b・・・開口パターン、25,37・・・拡散領域、26・・・ポリシリコン膜、27・・・タングステンシリサイド膜、30・・・ビット線、33・・・絶縁膜、34・・・第2層間絶縁膜、34a・・・開口パターン、35・・・容量コンタクト開口部、36・・・サイドウォール、38・・・ポリシリコン層、39・・・コバルトシリサイド層、40・・・タングステン層、41・・・容量コンタクトプラグ、42・・・容量コンタクトパッド、43・・・ストッパー膜、44・・・第3層間絶縁膜、45・・・コンタクトホール、46・・・下部電極、47・・・容量絶縁膜、48・・・上部電極、49・・・第4層間絶縁膜、50・・・上部金属配線、51・・・保護膜、60・・・メモリセル領域、60a・・・周辺領域、141・・・第1帯部、142・・・第2帯部、421・・・線状溝部、422・・・第1接続溝、423・・・第2接続溝。
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の高集積化に伴って、半導体装置に使用される半導体素子の微細化が進められている。また、半導体装置の素子分離領域としては、近年、半導体層に設けられた溝内に絶縁膜を充填することにより形成されたSTI(Shallow Trench Isolation)素子分離膜が多く用いられている。しかし、半導体素子の微細化に伴って、STI素子分離膜となる絶縁膜を半導体層の溝内に充填することが困難になってきており、STI素子分離膜となる絶縁膜の埋め込み不良が発生しやすくなっている。
【0003】
このため、STI素子分離膜の形成方法として、ポリシラザン等の塗布することにより成膜可能なSOD(Spin On Dielectrics)膜と、CVD法で形成したシリコン酸化膜(Si02)とを、半導体層の溝内に埋め込む方法が提案されている(例えば、特許文献1参照)。
【0004】
また、半導体素子の微細化に伴って、従来のプレーナー型のトランジスタに代えて、新しいタイプのトランジスタが用いられるようになってきている。新しいタイプのトランジスタとしては、短チャネル効果を防止する効果の高い溝型ゲート電極やゲート電極用の溝の側面部分にチャネル層を設けたトランジスタがある(例えば、特許文献2参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−203895号公報
【特許文献2】特開2007−158269号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、STI素子分離膜を形成するために、半導体基板に設けられた溝内に2層の絶縁膜を埋め込む方法を用いたとしても、STI素子分離膜に部分的にボイドなどの埋め込み不良が発生する場合があった。
ここで、従来の半導体装置の問題点について図面を用いて詳細に説明する。
図31は、従来の半導体装置の一例である半導体記憶装置(DRAM(Dynamic Random Access Memory))の問題点を説明するための図であり、従来の半導体装置の製造方法を用いてDRAMを製造している途中の一工程を示した工程図である。図31(a)は、DRAMの一部を示した平面模式図であり、図31(b)は、図31(a)の素子形成領域の一部のみを示した拡大平面図である。
【0007】
図31(a)に示す半導体記憶装置は、メモリセル領域100aと、メモリセル領域100aの外側に配置された周辺領域100bとを有している。メモリセル領域100aには、半導体基板100に設けられた素子分離溝400内に絶縁膜を埋め込んでなるSTI素子分離膜800と、STI素子分離膜800によって区画された素子形成領域110aとが形成されている。
図31(a)に示すSTI素子分離膜800は、素子分離溝400にシリコン窒化膜とシリコン酸化膜の2層の絶縁膜を埋め込む方法を用いて形成されたものである。
【0008】
図31(a)に示すように、STI素子分離膜800の平面形状を規定する素子分離溝400は、図31(a)中に示すY方向に交差する方向に延在する複数の線状溝部401と、全ての線状溝部401の端部を図31(a)中に示すX方向およびY方向に接続する接続溝402とを有している。
【0009】
また、素子形成領域110aの平面形状は、図31(a)に示すように、STI素子分離膜800の平面形状によって決定される。図31(a)に示す素子形成領域110aは、図31(a)中に示すY方向に延在する第1帯部121と、第1帯部121に対向配置された第2帯部122と、第1帯部121と第2帯部122との間に配置され、Y方向に交差する方向に延在する複数の素子形成部123とを有している。素子形成部123の両端部123aは、第1帯部121および第2帯部122と離間して配置されている。
【0010】
図31に示すSTI素子分離膜800は、以下に示す方法によって形成されたものである。
図32〜図34は、従来の半導体装置の製造方法を用いて図31に示すDRAMのSTI素子分離膜を製造している途中の一工程を示したDRAMの一部の縦断面図である。なお、図32(a)、図33(a)、図34(a)は、図31(b)のA−A‘断面に対応する縦断面図である。図32(b)、図33(b)、図34(b)は、図31(b)のD−D’断面に対応する縦断面図である。図33(c)は、図31(b)のB−B’断面に対応する縦断面図であり、図33(d)は、図31(b)のC−C’断面に対応する縦断面図である。また、図32(c)は、斜視図であり、図32(c)のC−C’断面およびD−D’断面は、図31(b)C−C’断面およびD−D’断面に対応している。
【0011】
図31に示すSTI素子分離膜800を形成するには、まず、図32(a)〜図32(c)に示すように、複数の線状溝部401と、隣接する線状溝部401の端部同士を接続する接続溝402とを有する素子分離溝400を形成する。次いで、素子分離溝400内を充填するように、シリコン窒化膜601を埋め込む。
その後、ウェットエッチングを行うことにより、シリコン窒化膜601の一部を除去し、図33(a)〜図33(d)に示すように、素子分離溝400の底部にシリコン窒化膜600を残存させる。このウェットエッチングは、線状溝部401内のシリコン窒化膜600の上面の位置が、図33(a)〜図33(d)において点線で示される位置となるように行われる。
【0012】
ウェットエッチング後のシリコン窒化膜600の上面の位置は、図33(a)に示すように、線状溝部401の長さ方向中央部が最も高く、図33(b)に示すように、接続溝402内が最も低くなる。そして、図33(a)、図33(c)、図33(d)に示すように、線状溝部401の長さ方向中央部から接続溝402に近づくにつれて、徐々にウェットエッチング後のシリコン窒化膜600の上面の位置が低くなる。
【0013】
このようにしてシリコン窒化膜601をウェットエッチングした後、素子分離溝400内を充填するように、シリコン酸化膜を形成する。その後、半導体基板100の表面を平坦化することにより、図34(a)および図34(b)に示すように、下層のシリコン窒化膜600と上層のシリコン酸化膜700の2層構造を埋め込んでなるSTI素子分離膜800が形成される。
【0014】
図31に示すSTI素子分離膜800では、接続溝402近傍の線状溝部401内に埋め込まれたシリコン酸化膜700にボイドなどの埋め込み不良が発生しやすかった。
この原因は、図33(a)〜図33(d)に示すように、素子分離溝400の底部に設けられているシリコン窒化膜600の上面の位置にばらつきがあることに起因すると考えられる。シリコン窒化膜600の上面の位置のばらつきは、シリコン窒化膜601をウェットエッチングするエッチング液が、線状溝部401と比較して幅の広い接続溝402から線状溝部401へと侵入することによって生じる。よって、図33(a)〜図33(d)に示すように、線状溝部401の長さ方向中央部と比較して、接続溝402近傍の線状溝部401内の底部に設けられているシリコン窒化膜600の上面の位置が低くなる。
【0015】
その結果、シリコン窒化膜600を設けた後、シリコン酸化膜700を埋め込む工程における接続溝402近傍の線状溝部401のアスペクト比は、他の部分と比較して大きいものとなる。アスペクト比が大きい部分では、埋め込み不良が発生しやすいため、図31に示すSTI素子分離膜800では、接続溝402近傍の線状溝部401内に埋め込まれたシリコン酸化膜700にボイドなどの埋め込み不良が発生しやすいと考えられる。
【0016】
また、図35は、従来の半導体装置の他の例である半導体記憶装置(DRAM)の問題点を説明するための図であり、従来の半導体装置の製造方法を用いてDRAMを製造している途中の一工程を示した工程図である。図35(a)は、DRAMの一部を示した平面模式図であり、図35(b)は、図35(a)のメモリセル領域の縁部のみを示した拡大平面図である。
【0017】
図35に示す半導体記憶装置が、図31(a)に示す半導体記憶装置と異なるところは、STI素子分離膜801、素子分離溝410、素子形成領域111aの平面形状のみであるので、その他の部材についての説明を省略する。
また、図35に示す半導体記憶装置のSTI素子分離膜801は、図31に示すSTI素子分離膜800と同様の方法によって形成されたものである。
【0018】
図35(a)に示すように、STI素子分離膜801の平面形状を規定する素子分離溝410は、図35(a)中に示すY方向に交差する方向に延在する複数の線状溝部411を有している。
また、素子形成領域111aの平面形状は、図35(a)に示すように、STI素子分離膜801の平面形状によって決定される。図35(a)に示す素子形成領域111aは、図35(a)中に示すY方向に延在する第1帯部131と、第1帯部131に対向配置された第2帯部132と、第1帯部131と第2帯部132との間に配置され、Y方向に交差する方向に延在する複数の素子形成部133とを有している。素子形成部133の両端部133aは、第1帯部131および第2帯部132と接続されている。
【0019】
図35に示すSTI素子分離膜801では、線状溝部411の端部内に埋め込まれたシリコン酸化膜700にボイドなどの埋め込み不良が発生しやすかった。
この原因は、図35(b)に示すように、線状溝部411の幅が端部に向かって徐々に狭くなっていることに起因すると考えられる。線状溝部411の幅が狭いほど線状溝部411のアスペクト比が大きくなる。このため、図35に示すSTI素子分離膜801では、線状溝部411の端部内に埋め込まれたシリコン酸化膜700にボイドなどの埋め込み不良が発生しやすいと考えられる。
【課題を解決するための手段】
【0020】
本発明者は、上記問題を解決するために、素子分離膜の平面形状および素子形成領域の平面形状に着目して鋭意検討した。その結果、素子分離膜の平面形状を規定する素子分離溝の平面形状(素子形成領域の平面形状に対応する形状)を、幅のばらつきの小さい形状とすることで、絶縁膜を埋め込む際の素子分離溝をアスペクト比のばらつきの小さい形状とすることができ、素子分離溝内に絶縁膜を埋め込んでなる素子分離膜に部分的に発生するボイドなどの埋め込み不良を防止でき、歩留まりよく製造できる半導体装置を実現できることを見出し、本発明を想到した。
【0021】
本発明の半導体装置は、半導体基板に設けられた素子分離溝内に絶縁膜を埋め込んでなる素子分離膜によって区画された素子形成領域を備え、前記素子形成領域が、第1の方向に延在する第1帯部と、前記第1帯部に対向配置された第2帯部と、前記第1帯部と前記第2帯部との間に配置され、前記第1の方向に交差する方向に延在する複数の素子形成部とを有し、前記複数の素子形成部は、前記第1帯部側の端部と前記第1帯部とが接続された複数の第1接続形成部と、前記第1帯部側の端部と前記第1帯部とが離間して配置された複数の第1離間形成部と、前記第2帯部側の端部と前記第2帯部とが接続された複数の第2接続形成部と、前記第2帯部側の端部と前記第2帯部とが離間して配置された複数の第2離間形成部とを含み、隣接する前記第1接続形成部の間に前記第1離間形成部が配置されているとともに、隣接する前記第2接続形成部の間に前記第2離間形成部が配置されていることを特徴とする。
【発明の効果】
【0022】
本発明の半導体装置は、半導体基板に設けられた素子分離溝内に絶縁膜を埋め込んでなる素子分離膜によって区画された素子形成領域を備え、前記素子形成領域が、第1の方向に延在する第1帯部と、前記第1帯部に対向配置された第2帯部と、前記第1帯部と前記第2帯部との間に配置され、前記第1の方向に交差する方向に延在する複数の素子形成部とを有し、前記複数の素子形成部は、前記第1帯部側の端部と前記第1帯部とが接続された複数の第1接続形成部と、前記第1帯部側の端部と前記第1帯部とが離間して配置された複数の第1離間形成部と、前記第2帯部側の端部と前記第2帯部とが接続された複数の第2接続形成部と、前記第2帯部側の端部と前記第2帯部とが離間して配置された複数の第2離間形成部とを含み、隣接する前記第1接続形成部の間に前記第1離間形成部が配置されているとともに、隣接する前記第2接続形成部の間に前記第2離間形成部が配置されているものであるので、素子分離膜の平面形状が、幅のばらつきの小さい形状となる。
【0023】
より詳細には、隣接する前記第1接続形成部の間に前記第1離間形成部が配置されているとともに、隣接する前記第2接続形成部の間に前記第2離間形成部が配置されているので、素子形成部と第1帯部および/または第2帯部との間に第1の方向に延在する幅の広い素子分離溝が形成されたり、隣接する2本の素子形成部と第1帯部または第2帯部とが接続されることによって第1帯部または第2帯部に向かって幅が徐々に狭くなって終端する幅の狭い素子分離溝が形成されたりすることがなく、素子分離溝の平面形状が、幅のばらつきの小さい形状となる。
【0024】
このように本発明の半導体装置では、素子分離膜の平面形状を規定する素子分離溝の幅のばらつきが小さくなるので、素子分離溝内に1層の絶縁膜を埋め込む方法を用いた場合であっても2層の絶縁膜を埋め込む方法を用いた場合であっても、素子分離溝に絶縁膜を埋め込む際の素子分離溝のアスペクト比のばらつきが小さいものとなり、素子分離溝内に絶縁膜を埋め込んでなる素子分離膜に部分的に発生するボイドなどの埋め込み不良を防止できる。したがって、本発明の半導体装置は、歩留まりよく製造することができるものとなる。
【図面の簡単な説明】
【0025】
【図1】図1は本発明を適用した半導体装置の一実施形態を説明するための平面図であり、半導体装置のメモリセル領域を示した平面図である。
【図2】図2は本発明を適用した一実施形態である半導体装置のメモリセルを示す図であり、図2(a)は図1中に示すA−A’線に沿った断面図であり、図2(b)は図1中に示すB−B’線に沿った断面図である。
【図3】図3は本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図3(a)は図1中に示すA−A’線に沿った断面図、図3(b)は図1中に示すB−B’線に沿った断面図である。
【図4】図4は本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図4(a)は図1中に示すA−A’線に沿った断面図、図4(b)は図1中に示すB−B’線に沿った断面図である。
【図5】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図5(a)は図1中に示すA−A’線に沿った断面図、図5(b)は図1中に示すB−B’線に沿った断面図である。
【図6】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図6(a)は図1中に示すA−A’線に沿った断面図、図6(b)は図1中に示すB−B’線に沿った断面図である。
【図7】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図7(a)は図1中に示すA−A’線に沿った断面図、図7(b)は図1中に示すB−B’線に沿った断面図である。
【図8】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図8(a)は図1中に示すA−A’線に沿った断面図、図8(b)は図1中に示すB−B’線に沿った断面図である。
【図9】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図9(a)は図1中に示すA−A’線に沿った断面図、図9(b)は図1中に示すB−B’線に沿った断面図である。
【図10】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図10(a)は図1中に示すA−A’線に沿った断面図、図10(b)は図1中に示すB−B’線に沿った断面図である。
【図11】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図11(a)は図1中に示すA−A’線に沿った断面図、図11(b)は図1中に示すB−B’線に沿った断面図である。
【図12】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図12(a)は図1中に示すA−A’線に沿った断面図、図12(b)は図1中に示すB−B’線に沿った断面図である。
【図13】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図13(a)は図1中に示すA−A’線に沿った断面図、図13(b)は図1中に示すB−B’線に沿った断面図である。
【図14】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図14(a)は図1中に示すA−A’線に沿った断面図、図14(b)は図1中に示すB−B’線に沿った断面図である。
【図15】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図15(a)は図1中に示すA−A’線に沿った断面図、図15(b)は図1中に示すB−B’線に沿った断面図である。
【図16】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図16(a)は図1中に示すA−A’線に沿った断面図、図16(b)は図1中に示すB−B’線に沿った断面図である。
【図17】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図17(a)は図1中に示すA−A’線に沿った断面図、図18(b)は図1中に示すB−B’線に沿った断面図である。
【図18】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図18(a)は図1中に示すA−A’線に沿った断面図、図18(b)は図1中に示すB−B’線に沿った断面図である。
【図19】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図19(a)は図1中に示すA−A’線に沿った断面図、図19(b)は図1中に示すB−B’線に沿った断面図である。
【図20】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図20(a)は図1中に示すA−A’線に沿った断面図、図20(b)は図1中に示すB−B’線に沿った断面図である。
【図21】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図21(a)は図1中に示すA−A’線に沿った断面図、図21(b)は図1中に示すB−B’線に沿った断面図である。
【図22】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図22(a)は図1中に示すA−A’線に沿った断面図、図22(b)は図1中に示すB−B’線に沿った断面図である。
【図23】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図23(a)は図1中に示すA−A’線に沿った断面図、図23(b)は図1中に示すB−B’線に沿った断面図である。
【図24】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図24(a)は図1中に示すA−A’線に沿った断面図、図24(b)は図1中に示すB−B’線に沿った断面図である。
【図25】本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、図25(a)は図1中に示すA−A’線に沿った断面図、図25(b)は図1中に示すB−B’線に沿った断面図である。
【図26】本発明を適用した一実施形態である半導体装置の製造方法を説明するための平面図である。
【図27】図27は本発明を適用した一実施形態である他の半導体装置のメモリセルを示す図であり、図27(a)は図1中に示すA−A’線に沿った断面図であり、図27(b)は図1中に示すB−B’線に沿った断面図である。
【図28】本発明を適用した他の例である半導体装置の製造方法を説明するための工程断面図であって、図28(a)は図1中に示すA−A’線に沿った断面図、図28(b)は図1中に示すB−B’線に沿った断面図である。
【図29】本発明を適用した他の例である半導体装置の製造方法を説明するための工程断面図であって、図29(a)は図1中に示すA−A’線に沿った断面図、図29(b)は図1中に示すB−B’線に沿った断面図である。
【図30】図30は本発明を適用した半導体装置の一実施形態を説明するための平面図であり、図30(a)は半導体装置の素子分離溝と素子分離膜と素子形成領域と埋め込み配線のみを示した平面模式図であり、図30(b)は、図30(a)の素子形成領域の一部のみを示した拡大平面図である。
【図31】図31は、従来の半導体装置の一例である半導体記憶装置の問題点を説明するための図であり、従来の半導体装置の製造方法を用いてDRAMを製造している途中の一工程を示した工程図である。
【図32】図32は、従来の半導体装置の製造方法を用いて図31に示すDRAMのSTI素子分離膜を製造している途中の一工程を示したDRAMの一部の縦断面図である。
【図33】図33は、従来の半導体装置の製造方法を用いて図31に示すDRAMのSTI素子分離膜を製造している途中の一工程を示したDRAMの一部の縦断面図である。
【図34】図34は、従来の半導体装置の製造方法を用いて図31に示すDRAMのSTI素子分離膜を製造している途中の一工程を示したDRAMの一部の縦断面図である。
【図35】図35は、従来の半導体装置の他の例である半導体記憶装置(DRAM)の問題点を説明するための図であり、従来の半導体装置の製造方法を用いてDRAMを製造している途中の一工程を示した工程図である。
【発明を実施するための形態】
【0026】
以下、本発明を適用した一実施形態である半導体装置について、図面を参照して詳細に説明する。本実施形態では、例えば半導体装置としてDRAMに、本発明を適用した場合を例に挙げて説明する。なお、以下の説明で用いる図面は、本発明を説明しやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【0027】
はじめに、本発明の半導体装置の一例である半導体記憶装置(DRAM)について説明する。
図1は本発明を適用した半導体装置の一実施形態を説明するための平面図であり、半導体装置のメモリセル領域を示した平面図である。図30(a)は半導体装置の素子分離溝と素子分離膜と素子形成領域と埋め込み配線のみを示した平面模式図であり、図30(b)は、図30(a)の素子形成領域の一部のみを示した拡大平面図である。また、図2(a)は図1中に示すA−A’線に沿った断面図であり、図2(b)は図1中に示すB−B’線に沿った断面図である。
【0028】
本実施形態の半導体記憶装置は、図1および図30(a)に示すように、メモリセル領域60と、メモリセル領域60の外側に配置され、駆動用トランジスタ(図示略)の配置された周辺領域60aとを有している。
メモリセル領域60aには、半導体基板1に設けられた素子分離溝4内に絶縁膜を埋め込んでなるSTI素子分離膜(素子分離膜)8と、STI素子分離膜8によって区画された素子形成領域10aとが形成されている。
【0029】
STI素子分離膜8は、素子分離溝4にシリコン窒化膜とシリコン酸化膜の2層の絶縁膜を埋め込む方法を用いて形成されたものである。図30(a)および図30(b)に示すように、STI素子分離膜8の平面形状を規定する素子分離溝4は、図1中に示すY方向に交差する方向に延在する複数の線状溝部421と、線状溝部421の一端側において隣接する線状溝部421の端部同士を1つおきにY方向に接続する第1接続溝422と、線状溝部421の他端側において隣接する線状溝部421の端部同士を1つおきにY方向に接続する第2接続溝423とを有している。
【0030】
また、本実施形態の半導体記憶装置では、図30(a)に示すように、隣接する線状溝部421の間隔d1と、第2接続溝423の幅d2と、第1接続溝422の幅d3とが同じとされている。なお、第2接続溝423の幅d2とは、第2接続溝423の延在方向であるY方向(第1の方向)と直交する方向の第2接続溝423の幅を意味している。また、第1接続溝422の幅d3とは、第1接続溝422の延在方向であるY方向(第1の方向)と直交する方向の第1接続溝422の幅を意味している。
隣接する線状溝部421の間隔d1と、第2接続溝423の幅d2と、第1接続溝422の幅d3とが同じとされている場合、素子分離溝4の幅のばらつきが非常に小さいものとなるので、素子分離溝4のアスペクト比のばらつきが非常に小さいものとなる。したがって、素子分離溝4内に絶縁膜を埋め込んでSTI素子分離膜8を形成する際に、ボイドなどの埋め込み不良が部分的に発生することをより効果的に防止できる。
【0031】
また、素子形成領域10aの平面形状は、図30(a)および図30(b)に示すように、STI素子分離膜8の平面形状によって決定される。図1に示す素子形成領域10aは、図1中に示すY方向に延在する第1帯部141と、第1帯部141に対向配置された第2帯部142と、第1帯部141と第2帯部142との間に配置され、Y方向に交差する方向に延在する複数の素子形成部1aとを有している。
複数の素子形成部1aには、第1帯部141側の端部1bと第1帯部141とが接続された複数の第1接続形成部10bと、第1帯部141側の端部1bと第1帯部141とが離間して配置された複数の第1離間形成部10dと、第2帯部142側の端部1cと第2帯部142とが接続された複数の第2接続形成部10cと、第2帯部142側の端部1cと第2帯部142とが離間して配置された複数の第2離間形成部10eとが含まれている。
【0032】
本実施形態の半導体記憶装置では、図30(a)に示すように、隣接する第1接続形成部10b、10bの間には第1離間形成部10dが配置されている。また、隣接する第2接続形成部10c、10cの間には第2離間形成部10eが配置されている。
なお、第1接続形成部10bは、第2帯部142側の端部1cと第2帯部142とが接続されている第2接続形成部10cを兼ねていてもよいし、第2帯部142側の端部1cと第2帯部142とが離間して配置されている第2離間形成部10eを兼ねていてもよい。また、第1離間形成部10dも第2接続形成部10cを兼ねていてもよいし、第2離間形成部10eを兼ねていてもよい。
【0033】
また、本実施形態の半導体記憶装置では、図30(a)および図30(b)に示すように、隣接する素子形成部1aの間隔(隣接する線状溝部421の間隔d1に対応する)と、第1離間形成部10dの端部と第1帯部141との間隔(第2接続溝423の幅d2に対応する)と、第2離間形成部10eの端部と第2帯部142との間隔(第1接続溝422の幅d3に対応する)とが同じとされている。
なお、第1離間形成部10dの端部と第1帯部141との間隔とは、第1帯部141の延在方向であるY方向(第1の方向)と直交する方向の第1離間形成部10dの端部と第1帯部141との間隔を意味している。また、第2離間形成部10eの端部と第2帯部142との間隔とは、第2帯部142の延在方向であるY方向(第1の方向)と直交する方向の第2離間形成部10eの端部と第2帯部142との間隔を意味している。
【0034】
図1および図30(a)に示すように、素子形成部1a上には、素子形成部1aを縦断するように、Y方向に延在する複数の埋め込み配線23が設けられている。埋め込み配線23は、ワード線23A(第1配線)と、素子分離用の埋め込み配線23B(第2配線)とを含むものである。ワード線23Aと、素子分離用の埋め込み配線23Bとは、同一の構造を有するものであるが、機能は異なっている。
ワード線23Aは、メモリセルのゲート電極として機能するものである。素子分離用の埋め込み配線23Bは、所定の電位に維持されることにより隣接する素子(トランジスタ)を分離するものである。すなわち、同一の素子形成部1a上で隣接する素子間は、素子分離用の埋め込み配線23Bを所定の電位に維持することにより、寄生トランジスタをオフ状態として分離する。
【0035】
また、埋め込み配線23と直交する方向(図1中に示すX方向)には、複数のビット線30が所定の間隔で配置されている。そして、ワード線23Aと素子形成部1a(活性領域)とが交差する領域にそれぞれメモリセルが形成されている。
また、メモリセル領域60a全体には、複数のメモリセルが形成されており、個々のメモリセルには、それぞれ容量コンタクトパッド42を介してキャパシタ(図1においては図示略)が接続されている。容量コンタクトパッド42は、図1に示すように、それぞれが重ならないように、メモリセル領域内に所定の間隔で配置されている。
なお、本実施形態のDRAMは、図1に示すように、6F2セル配置(Fは最小加工寸法)とされている。
【0036】
本実施形態のDRAMを構成するメモリセルは、図2(a)および図2(b)に示すように、ゲート電極として機能するワード線23Aが半導体基板1内に完全に埋め込まれた埋め込みゲート型トランジスタを備えるものである。
埋め込みゲート型トランジスタは、図2(a)および図2(b)に示すように、表層がシリコンからなる半導体基板1と、STI素子分離膜8と、素子形成部1aと、ゲート電極溝13の底部にゲート絶縁膜15を介して埋め込まれたワード線23Aと、ゲート電極溝13の内部でワード線23Aの上面を保護するとともに半導体基板1の表面とほぼ同じ高さの上面を有するキャップ絶縁膜22と、半導体基板1の表面を覆う第1層間絶縁膜24を介して上方に形成されるビット線30とから概略構成されている。
【0037】
また、埋め込みゲート型トランジスタは、ワード線23Aの幅方向両側の素子形成部1aに不純物が注入されることによって形成された拡散領域25,37を備えている。埋め込みゲート型トランジスタの拡散領域25は、ビット線30と接続されている。
また、本実施形態の埋め込みゲート型トランジスタは、図2(a)に示すように、埋め込み配線23の底面の一部が、埋め込み配線23の長手方向に配置された隣接するSTI素子分離膜8の間に埋め込まれている。STI素子分離膜8と、埋め込み配線23の埋め込まれた底面の一部の側面部分との間には、薄膜状のシリコン部14がサイドウォール形状に設けられている。
【0038】
なお、ワード線23Aと、素子分離用の埋め込み配線23Bとは、同一の構造を有しているため、ワード線23Aの底面の一部においても、素子分離用の埋め込み配線23Bの底面の一部においても、同様の薄膜状のシリコン部14が設けられている。薄膜状のシリコン部14は、ソース領域とドレイン領域との電位差が閾値を超えたとき、チャネルとして機能させることができる。したがって、本実施形態の埋め込みゲート型トランジスタは、薄膜状のシリコン部14のようなチャネル領域を有するリセスチャネル型トランジスタである。
【0039】
埋め込みゲート型トランジスタの上方には、絶縁膜33等を介してキャパシタが設けられている。具体的には、絶縁膜33上には、埋め込みゲート型トランジスタの拡散領域37と容量コンタクトプラグ41を介して接続される容量コンタクトパッド42とが設けられ、容量コンタクトパッド42上には、ストッパー膜43および第3層間絶縁膜44を貫通するように設けられた下部電極46、容量絶縁膜47および上部電極48から構成されるキャパシタが形成されている。
【0040】
なお、本実施形態においては、キャパシタとして、下部電極46の内壁のみを電極として利用するシリンダー型を記載しているが、キャパシタはこれに限定されるものではない。例えば、下部電極の内壁および外壁を電極として利用するクラウン型キャパシタに変更することも可能である。
また、キャパシタ上には、第4層間絶縁膜49を介して上部金属配線50と保護膜51からなる配線層が設けられている。本実施形態では、配線層が1層配線構造の場合を一例として記載しているが、これに限定されるものではない。例えば、複数の配線層および層間絶縁膜から構成される多層配線構造に変更することも可能である。
【0041】
次に、本発明を適用した一実施形態である半導体装置の製造方法として、図1および図2に示す本実施形態のDRAM(半導体装置)の製造方法について、図面を参照しながら説明する。図3〜図26は、本実施形態のDRAMの製造方法を説明するための図であり、図3〜図26における(a)は図1に示すA−A’線に沿った断面を示し、図3〜図26における(b)は図1に示すB−B’線に沿った断面をそれぞれ示している。
本実施形態のDRAM(半導体装置)の製造方法は、STI素子分離膜8の形成工程と、埋め込み配線23の形成工程と、ビット線30の形成工程と、容量コンタクトプラグ41の形成工程と、キャパシタの形成工程と、配線層の形成工程と、を備えて概略構成されている。以下、各工程について詳細に説明する。
【0042】
(STI素子分離膜8の形成工程)
はじめに、半導体基板1に素子分離溝4を設ける工程を行う。半導体基板1に素子分離溝4を設けるには、まず、図3(a)および図3(b)に示すように、例えば、P型のシリコン基板からなる半導体基板1上に、シリコン酸化膜(SiO2)2とマスク用のシリコン窒化膜(Si3N4)3とを順次堆積し、フォトリソグラフィ技術およびドライエッチング技術を用いて、シリコン窒化膜3、シリコン酸化膜2、半導体基板1のパターニングを順次行なう。
【0043】
このことにより、Y方向に交差する方向に延在する複数の線状溝部421と、線状溝部421の一端側において隣接する線状溝部421の端部同士を1つおきにY方向に接続する第1接続溝422と、線状溝部421の他端側において隣接する線状溝部421の端部同士を1つおきにY方向に接続する第2接続溝423とを有する素子分離溝4を形成する(図30(a)参照)。
【0044】
ここで形成された素子分離溝4は、隣接する線状溝部421の端部同士が第1接続溝422または第2接続溝423によって1つおきにY方向に接続された平面形状を有するものであるので、全ての線状溝部421の端部をX方向およびY方向に接続する接続溝が設けられている場合(例えば、図31(a)および図31(b)参照)のように線状溝部421の端部に幅の広い部分が形成されたり、線状溝部421の幅が端部に向かって徐々に狭くなって終端している場合(例えば、図32(a)および図32(b)参照)のように線状溝部421の端部に幅の狭い部分が形成されたりすることがない。したがって、素子分離溝4の平面形状は、幅のばらつきの小さい形状となり、素子分離溝4は、アスペクト比のばらつきの小さいものとなる。
【0045】
また、本実施形態のDRAMの製造方法では、素子分離溝4を形成する際に、図30(a)に示すように、隣接する線状溝部421の間隔d1と、第2接続溝423の幅d2と、第1接続溝422の幅d3とが同じとなるように、シリコン窒化膜3、シリコン酸化膜2、半導体基板1のパターニングを行なう。したがって、本実施形態において形成された素子分離溝4は、幅のばらつきが非常に小さく、アスペクト比のばらつきが非常に小さいものとなる。
【0046】
次に、素子分離溝4内に絶縁膜を埋め込んでSTI素子分離膜8を形成することにより、STI素子分離膜8によって区画された素子形成領域10aを形成する工程を行う。
具体的には、まず、図4(a)および図4(b)に示すように、素子分離溝4内の半導体基板1の表面とともに、半導体基板1の素子形成領域10aを被覆するシリコン酸化膜2およびシリコン窒化膜3の表面に、熱酸化によってシリコン酸化膜5を形成する。
【0047】
次に、シリコン窒化膜を素子分離溝4内に埋め込むように堆積させる。
本実施形態のDRAMの製造方法では、上述したように、素子分離溝4は幅のばらつきが小さく、部分的なアスペクト比のばらつきが小さいものであるので、シリコン窒化膜を素子分離溝4に埋め込む際に、埋め込みやすい部分と埋め込みにくい部分との差がなく、部分的な埋め込み不良が生じにくく、素子分離溝4全体に容易にシリコン窒化膜を充填できる。
【0048】
次に、素子分離溝4内に埋め込むように堆積されたシリコン窒化膜を、フッ酸などのエッチング液を用いるウェットエッチングにより一部除去し、素子分離溝4の底部にのみシリコン窒化膜6(第1絶縁膜)を残存させる。
本実施形態のDRAMの製造方法では、上述したように、素子分離溝4の幅のばらつきが小さいので、シリコン窒化膜6をウェットエッチングするエッチング液が、素子分離溝4の幅の広い部分から狭い部分へと侵入する現象が生じにくい。よって、本実施形態のDRAMの製造方法では、素子分離溝4の底部に設けられたシリコン窒化膜6の上面の位置のばらつきが抑制される。その結果、シリコン窒化膜6を設けた後の素子分離溝4のアスペクト比のばらつきも小さいものとなる。
【0049】
次に、図5(a)および図5(b)に示すように、底部にシリコン窒化膜6が形成された素子分離溝4内に、例えばCVD法によって、酸化シリコン膜を埋め込む。
本実施形態のDRAMの製造方法では、上述したように、素子分離溝4の幅のばらつきが小さく、シリコン窒化膜6を設けた後においても素子分離溝4のアスペクト比のばらつきが小さくなるため、酸化シリコン膜を素子分離溝4に埋め込む際に埋め込みやすい部分と埋め込みにくい部分との差がなく、部分的な埋め込み不良が生じにくい。したがって、素子分離溝4全体に容易に酸化シリコン膜を充填できる。
【0050】
素子分離溝4に酸化シリコン膜を埋め込んだ後、マスク用のシリコン窒化膜3が露出するまでCMPを行なって半導体基板1の表面を平坦化し、シリコン酸化膜7(第2絶縁膜)を形成する。次に、図6(a)および図6(b)に示すように、例えばウェットエッチングによって、マスク用のシリコン窒化膜3およびシリコン酸化膜2を除去し、素子分離溝4の表面(すなわち、シリコン酸化膜7の表面)と半導体基板1の表面とを概略同等の高さとする。以上の工程により、STI(Shallow Trench Isolation)素子分離膜8が形成される。
【0051】
本実施形態のDRAMの製造方法では、STI素子分離膜8が形成されることにより、図30(a)に示すように、第1帯部141と第2帯部142と複数の素子形成部1aとを有し、複数の素子形成部1aが、複数の第1接続形成部10bと複数の第1離間形成部10dと複数の第2接続形成部10cと複数の第2離間形成部10eとを含み、隣接する第1接続形成部10b、10bの間に第1離間形成部10dが配置され、隣接する第2接続形成部10c、10cの間に第2離間形成部10eが配置された平面形状を有し、STI素子分離膜8によって区画された素子形成領域10aが形成される。
【0052】
本実施形態のDRAMの製造方法では、STI素子分離膜8の平面形状を規定する素子分離溝4の幅のばらつきが小さいので、素子分離溝4にシリコン窒化膜6を埋め込む際にもシリコン酸化膜7を埋め込む際にも素子分離溝4のアスペクト比のばらつきが小さくなる。このため、素子分離溝4内に下層のシリコン窒化膜6と上層のシリコン酸化膜7との2層構造を埋め込むことによって、線状溝部421においても第1接続溝422および第2接続溝423においてもボイドなどの部分的な埋め込み不良を生じさせることがなく、図5(a)に示すように、素子分離溝4内に絶縁膜を確実に充填することができる。したがって、本実施形態のDRAMの製造方法を用いることで、歩留まりよく図30(a)に示す隣接する線状溝部421の間隔d1の狭いDRAMを製造できる。
【0053】
また、本実施形態のDRAMの製造方法では、素子分離溝4内に下層のシリコン窒化膜6と上層のシリコン酸化膜7との2層構造を埋め込むので、例えば、素子分離溝4内にシリコン酸化膜7などからなる1層の絶縁膜を埋め込む場合と比較して、素子分離溝4内に絶縁膜を容易かつ確実に充填することができる。
なお、本実施形態においては、素子分離溝4内に下層のシリコン窒化膜6と上層のシリコン酸化膜7との2層構造を埋め込む場合を例に挙げて説明したが、本発明は、2層構造を埋め込む場合に限定されるものではなく、素子分離溝4内に1層の絶縁膜を埋め込んでもよい。
【0054】
次に、半導体基板1の表面に不純物拡散層を形成する。不純物拡散層を形成するには、まず、図6(a)および図6(b)に示すように、熱酸化によって半導体基板1の表面にシリコン酸化膜9を形成する。次に、シリコン酸化膜9をマスクとして、半導体基板1の素子形成部1aに低濃度のN型不純物(リン等)をイオン注入して、半導体基板1の表面近傍にN型不純物拡散層10を形成する。N型不純物拡散層10は、トランジスタのソース・ドレイン領域の一部として機能する。
【0055】
(埋め込み配線23の形成工程)
次に、埋め込み配線23を形成する。埋め込み配線23を形成するには、まず、図7(a)および図7(b)に示すように、シリコン酸化膜9上にマスク用のシリコン窒化膜11およびカーボン膜(アモルファス・カーボン膜)12を順次堆積する。その後、カーボン膜12、シリコン窒化膜11およびシリコン酸化膜9を順次パターニングしてゲート電極溝(トレンチ)を形成するためのハードマスクを形成する。
【0056】
次に、図8(a)および図8(b)に示すように、ドライエッチングによって上記ハードマスクから露出する半導体基板1をエッチングする。このことにより、ゲート電極溝(トレンチ)13が形成される。ゲート電極溝13は、素子形成部1aと交差する所定の方向(例えば、図1中のY方向)に延在するライン状のパターンとして形成される。
また、図8(a)に示すように、ゲート電極溝13を形成する際に、STI素子分離膜8の表面の高さが、半導体基板1の表面の高さよりも高くなるように、STI素子分離膜8の部分よりも半導体基板1の露出された部分を深くエッチングする。これにより、STI素子分離膜8と接するゲート電極溝13の側面部分には、サイドウォール状に薄膜状のシリコン部14が残存する。この薄膜状のシリコン部14は、トランジスタのチャネル領域として機能する。
【0057】
また、図8(a)に示すように、ゲート電極溝13を形成するために半導体基板1をエッチングする際には、素子分離溝4内に埋め込まれた上層のシリコン酸化膜7も除去される。ここで除去される上層のシリコン酸化膜7は、埋め込み配線23の形成される領域のみである。したがって、埋め込み配線23の形成されない領域である図1に示す埋め込み配線23間の埋め込み配線23と平行な領域には、シリコン酸化膜7は残存される。埋め込み配線23間の領域に配置されている上層のシリコン酸化膜7に、ボイドなどの埋め込み不良が存在していると、隣接する埋め込み配線23間にショートを発生させてしまう場合がある。また、ゲート電極溝13を形成するための半導体基板1のエッチング後に残存する上層のシリコン酸化膜7に、ボイドなどの埋め込み不良が存在していると、ビット線30や容量コンタクトプラグ41に、ショートや異常パターンの形成などの不良が発生さしてしまう場合がある。
【0058】
次に、図9(a)および図9(b)に示すように、ゲート電極溝13の内壁面および半導体基板1の表面を覆うように、ゲート絶縁膜15を形成する。ゲート絶縁膜15としては、例えば、熱酸化で形成したシリコン酸化膜等が用いられる。次に、ゲート絶縁膜15上にゲート電極材料を順次堆積して、ゲート電極溝13内に埋め込み形成する。具体的には、ゲート電極材料として、例えば、窒化チタン(TiN)とタングステン(W)とを用いて、ゲート電極溝13内に窒化チタン膜16およびタングステン膜17を埋め込み形成する。
【0059】
次に、図10(a)および図10(b)に示すように、ゲート電極溝13内に埋め込み形成した窒化チタン膜16およびタングステン膜17をエッチバックして、ゲート電極溝13の底部にのみ窒化チタン膜16およびタングステン膜17を残存させる。このようにして、半導体基板1に設けられたゲート電極溝13内に、埋め込み配線23(ワード線(ゲート電極)23Aおよび素子分離用の埋め込み配線23B)が埋め込み形成される。なお、上記エッチバック量は、埋め込み配線23を埋め込み形成するために、ゲート電極溝13内の埋め込み配線23を構成するタングステン膜17の上面が、半導体基板1の上面よりも低い(深い)位置となるようにする。
【0060】
次に、図11(a)および図11(b)に示すように、残存するタングステン膜17上およびゲート電極溝13の内壁を覆うように、例えばシリコン窒化膜等でライナー膜18を形成する。次に、上記ライナー膜18上に、埋め込み絶縁膜19を形成する。埋め込み絶縁膜19としては、例えば、CVD法で形成したシリコン酸化膜、塗布膜であるSOD(Spin On Dielectric)膜や、それらの積層膜を利用することができる。埋め込み絶縁膜19としてSOD膜を用いた場合には、ライナー膜18上にSOD膜を塗布した後、高温の水蒸気(H2O)雰囲気中でアニール処理を行って固体の膜に改質する。
【0061】
次に、CMP処理を行って、マスク用のシリコン窒化膜11上に形成されたライナー膜18が露出するまで半導体基板1の表面を平坦化する。その後、図12(a)および図12(b)に示すように、半導体基板1のシリコン表面が露出するように、マスク用のシリコン窒化膜11と、埋め込み絶縁膜19およびライナー膜18の一部とをエッチングによって除去する(エッチバック)。このようにして、埋め込み配線23の上部に、ライナー膜18および埋め込み絶縁膜19からなるキャップ絶縁膜22を形成する。
【0062】
(ビット線30の形成工程)
次に、ビット線30を形成する。ビット線30を形成するには、まず、図13(a)および図13(b)に示すように、半導体基板1の表面およびキャップ絶縁膜22の表面を覆うようにプラズマ酸化膜(HDP(High Density Plasma)膜)などからなる第1層間絶縁膜24を形成する。第1層間絶縁膜24は、半導体基板1の上面とキャップ絶縁膜22の上面との間に生じた上記段差を埋め込むとともに、成膜後の上面が平坦面となるように形成する。
【0063】
次に、図14(a)および図14(b)に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて、第1層間絶縁膜24の一部を除去して、ビットコンタクト開口部24aを形成する。ビットコンタクト開口部24aは、例えば図1に示すように、埋め込み配線23と同一の方向(図1中に示すY方向)に延在するライン状の開口パターン24bとして形成する。また、ビットコンタクトの開口パターン24bと素子形成部1aとが交差する部分では、図14(b)に示すように、ビットコンタクト開口部24aから半導体基板1のシリコン表面が露出する。
【0064】
次に、図14(a)および図14(b)に示すように、第1層間絶縁膜24をマスクとしてビットコンタクト開口部24aから露出する半導体基板1の表面に、例えばヒ素等のN型の不純物をイオン注入する。これにより、半導体基板1の表面近傍にN型の不純物拡散層が形成される。N型の不純物拡散層は、トランジスタのソース・ドレイン領域の一方(本実施形態では、ドレイン領域)として機能する拡散領域25となる。本実施形態の拡散領域25では、上述したN型の不純物拡散層10を形成する際のイオン注入量(N)よりも、イオン注入量(N+)を若干多くして濃度勾配を設け、LDD構造(Lightly Doped Drain)とすることが好ましい。
【0065】
次に、図15(a)および図15(b)に示すように、リン等のN型の不純物を含有するポリシリコンを第1層間絶縁膜24の上に堆積させてポリシリコン膜26を形成する。次に、ポリシリコン膜26の上にタングステンシリサイド(WSi)、タングステンおよびシリコン窒化膜を順次堆積して、タングステンシリサイド膜27、タングステン膜28およびシリコン窒化膜29をそれぞれ形成する。
【0066】
次に、図16(a)および図16(b)に示すように、ポリシリコン膜26、タングステンシリサイド膜27、タングステン膜28、シリコン窒化膜29からなる積層膜をライン形状にパターニングして、ビット線30を形成する。ビット線30は、ビットコンタクト開口部24a内において、ソース・ドレイン領域の一方となる拡散領域25と接続される。すなわち、ビット線30を構成するポリシリコン膜26と、ビットコンタクト開口部24aから露出している半導体基板1の表面部分に形成された拡散領域25とが接続される。このように、本実施形態のビット線30は、ソース・ドレイン領域の一方となる拡散領域25と接続するコンタクトプラグの機能を兼ねるものである。本実施形態の製造方法では、コンタクトプラグの機能を兼ねるビット線30を一回のリソグラフィー工程で形成(一括形成)する。
【0067】
ビット線30は、埋め込み配線23と交差する方向(図1中に示すX方向)に延在するパターンとして形成される。なお、本実施形態では、ビット線30が埋め込み配線23と直交する直線形状である場合の例を示しているが、本発明はこれに限定されるものではない。例えば、ビット線30は、一部を湾曲させた形状として配置してもよい。
次に、図17(a)および図17(b)に示すように、第1層間絶縁膜24上に、ビット線30の表面を覆うようにシリコン窒化膜31を形成し、シリコン窒化膜31の表面を覆うようにライナー膜32を形成する。ライナー膜32としては、例えばシリコン窒化膜(Si3N4)やシリコン酸窒化膜(SiON)等を用いることができる。
【0068】
本実施形態のDRAMは、メモリセル領域60の外側に配置された周辺領域60aに図示略の周辺回路を備えている。この周辺回路として、例えばプレーナ型MOSトランジスタが形成されている場合には、ビット線30を形成する際に、上記プレーナ型MOSトランジスタのゲート電極を同時に形成することができる。また、ビット線30の側面を覆うシリコン窒化膜31およびライナー膜32からなる積層膜は、周辺回路として形成される上記プレーナ型MOSトランジスタにおいてゲート電極のサイドウォールの一部として用いることができる。
【0069】
(容量コンタクトプラグ41の形成工程)
次に、容量コンタクトプラグ41を形成する。まず、図18(a)および図18(b)に示すように、ライナー膜32の上にSODを塗布してビット線30間の空間を充填し、蒸気(H2O)雰囲気中でアニール処理を行なって固体の膜に改質することにより、SOD膜(絶縁膜)33を形成する。
次に、ライナー膜32の上面が露出するまでCMPを行って半導体基板1の表面を平坦化し、SOD膜33およびライナー膜32の上面を覆うように第2層間絶縁膜34を形成する。第2層間絶縁膜34としては、例えば、CVD法で形成したシリコン酸化膜を用いることができる。
【0070】
次に、図19(a)および図19(b)に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて、容量コンタクト開口部35を形成する。容量コンタクト開口部35は、ビット線30の側面に形成されたシリコン窒化膜31およびライナー膜32をサイドウォールとして用いたSAC(Self Alignment Contact)法によって形成する。
【0071】
具体的には、図26に示すように、第2層間絶縁膜34に、例えば埋め込み配線23と同一の方向(図26中に示すY方向)に延在するライン状の開口パターン34aを形成する。開口パターン34aの形成する際に、第2層間絶縁膜34と同時にSOD膜33をドライエッチングすると、SOD膜33にはビット線30の側面に形成されたシリコン窒化膜31およびライナー膜32に幅方向が規制された開口が自己整合的に形成される。次に、この開口から露出するライナー膜32、シリコン窒化膜31および第1層間絶縁膜24を順次エッチングによって除去することにより、容量コンタクト開口部35を形成する。
また、図26に示すように、容量コンタクト開口部35と素子形成部1aとが重なる部分では、図19(b)に示すように、容量コンタクト開口部35から半導体基板1のシリコン表面が露出する。
【0072】
次に、図19(a)および図19(b)に示すように、容量コンタクト開口部35の内壁部に、例えばシリコン窒化膜からなるサイドウォール(SW)36を形成する。次に、第2層間絶縁膜34をマスクとして、容量コンタクト開口部35から露出する半導体基板1の表面に、例えばリン等のN型の不純物をイオン注入する。これにより、半導体基板1の表面近傍にN型の不純物拡散層を形成する。このN型の不純物拡散層は、トランジスタのソース・ドレイン領域の他方(本実施形態では、ソース領域)として機能する拡散領域37となる。
【0073】
次に、図20(a)および図20(b)に示すように、第2層間絶縁膜34上に、容量コンタクト開口部35内を埋め込むようにしてリンを含有したポリシリコンを堆積し、エッチバックを行なって、容量コンタクト開口部35の底部にポリシリコン層38を形成する。次に、ポリシリコン層38の表面にコバルトシリサイド(CoSi)層39を形成する。その後、容量コンタクト開口部35の内部を充填するようにタングステンを堆積してタングステン膜を成膜する。次に、CMPによってSOD膜33の表面が露出するまで表面の平坦化を行ない、容量コンタクト開口部35の内部にタングステンを残存させて、タングステン層40を形成する。このようにして、ポリシリコン層38、コバルトシリサイド層39およびタングステン層40からなる容量コンタクトプラグ41が形成される。
【0074】
(キャパシタの形成工程)
次に、キャパシタを形成する。まず、容量コンタクトプラグ41を形成後の基板の表面に、窒化タングステン(WN)およびタングステン(W)を順次堆積して積層膜を形成する。次に、この積層膜をパターニングして、図21(a)および図21(b)に示すような容量コンタクトパッド42を形成する。容量コンタクトパッド42は、均等な間隔で形成するために、図1および図21(b)に示すように、容量コンタクトプラグ41の直上からずらした位置に形成されるが、容量コンタクトパッド42は、容量コンタクトプラグ41の上面と重なる部分で容量コンタクトプラグ41と接続される。
【0075】
次に、図22(a)および図22(b)に示すように、容量コンタクトパッド42を覆うように、半導体基板1上に、例えばシリコン窒化膜等を用いてストッパー膜43を形成する。次に、ストッパー膜43の上に、例えばシリコン酸化膜等を用いて第3層間絶縁膜44を形成する。次に、図23(a)および図23(b)に示すように、第3層間絶縁膜44と容量コンタクトパッド42上のストッパー膜43とを貫通するコンタクトホール45を形成し、容量コンタクトパッド42の上面の一部を露出させる。次に、コンタクトホール45の内壁面と容量コンタクトパッド42の上面とを覆うようにして、例えば窒化チタン等を用いてキャパシタ素子の下部電極46を形成する。これにより、下部電極46の底部は、容量コンタクトパッド42の上面と接続される。
【0076】
次に、図24(a)および図24(b)に示すように、第3層間絶縁膜44の上に、下部電極46の表面を覆うようにして容量絶縁膜47を形成する。容量絶縁膜47としては、例えば、酸化ジルコニウム(ZrO2)、酸化アルミニウム(Al2O3)、酸化ハフニウム(HfO2)およびこれらの積層膜を用いることができる。次に、容量絶縁膜47の表面を覆うように、例えば窒化チタン等を用いてキャパシタ素子の上部電極48を形成する。このようにして、キャパシタが形成される。
【0077】
(配線層の形成工程)
次に、キャパシタ素子を介して半導体基板1の上に配線層を形成する。まず、図25(a)および図25(b)に示すように、上部電極48の上に、この上部電極48を覆うようにして、例えばシリコン酸化膜等からなる第4層間絶縁膜49を形成する。次に、第4層間絶縁膜49の上に、例えばアルミニウム(Al)や銅(Cu)等で上部金属配線50を形成する。その後、上部金属配線50を覆うように保護膜51を形成する。このことにより、DRAMのメモリセルが完成する。以上のようにして、本実施形態のDRAMを製造する。
【0078】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上述した実施形態のDRAMでは、メモリセルの構成に、ワード線が半導体基板内に完全に埋め込まれた埋め込み型トランジスタとしてリセスチャネル型トランジスタを用いる例を示したが、本発明はこれに限定されるものではなく、種々の埋め込み型トランジスタを適用することができる。
【0079】
図27は本発明を適用した一実施形態である他の半導体装置のメモリセルを示す図であり、図27(a)は図1中に示すA−A’線に沿った断面図であり、図27(b)は図1中に示すB−B’線に沿った断面図である。図27(a)および図27(b)に示すメモリセルは、上記実施形態と同様に、ワード線を含む埋め込み配線が半導体基板内に完全に埋め込まれた埋め込みゲート型トランジスタを備えるものであり、埋め込みゲート型トランジスタの構成以外については上記実施形態と同一である。したがって、以下の説明においては、上記実施形態の半導体装置と同一の構成部分については同じ符号を付すると共に説明を省略する。
【0080】
本例の埋め込みゲート型トランジスタは、図27(a)に示すように、埋め込み配線223の底面の一部が、埋め込み配線223の長手方向に配置された各STI素子分離膜208の上面に埋め込まれた構成となっている。すなわち、STI素子分離膜208の上面の高さが、隣接する当該STI素子分離膜208間の、半導体基板1の表面の高さよりも低くなるように構成されている。これにより、半導体基板1の上面には、埋め込み配線223の底面の、STI素子分離膜208への埋め込み部分とゲート絶縁膜15を介して隣接するサドル形状のシリコン部214が設けられる。
【0081】
埋め込み配線223は、ワード線233A(第1配線)と、素子分離用の埋め込み配線233B(第2配線)とを含むものである。ワード線233Aと素子分離用の埋め込み配線233Bとは同じ構造を有している。したがって、ワード線233Aにおいても埋め込み配線233Bにおいても同様のサドル形状のシリコン部214が設けられている。
【0082】
サドル形状のシリコン部214は、ソース領域とドレイン領域との電位差が閾値を超えたとき、チャネルとして機能させることができる。本例の埋め込みゲート型トランジスタは、サドル形状のシリコン部214のようなチャネル領域を有するサドルフィン型トランジスタである。埋め込みゲート型トランジスタとしてサドルフィン型トランジスタを適用することにより、オン電流が大きくなるという利点がある。
【0083】
次に、図27(a)および図27(b)に示すサドルフィン型トランジスタの製造方法について説明する。
STI素子分離膜の形成工程(図3〜図6を参照)および埋め込み配線の形成工程におけるハードマスクの形成工程(図7を参照)は、上記実施形態と同一である。
【0084】
次に、図28(a)および図28(b)に示すように、ドライエッチングによって上記ハードマスクから露出する半導体基板1をエッチングすることにより、ゲート電極溝(トレンチ)213を形成する。ゲート電極溝213を形成する際には、半導体基板1のシリコン層の部分よりもSTI素子分離膜208の部分を深くエッチングする。これにより、STI素子分離膜208の上面よりも高いシリコン層の部分であってゲート電極溝213と接する部分には、サドル状のシリコン部214が残存する。このサドル状のシリコン部214がトランジスタのチャネル領域として機能する。
【0085】
次に、図29(a)および図29(b)に示すように、ゲート電極溝213の内壁面および基板の表面全体にゲート絶縁膜15を形成し、ゲート絶縁膜15上にゲート電極材料を順次堆積して、ゲート電極溝213内に埋め込み形成する。次に、ゲート電極材料をエッチバックして、ゲート電極溝213の底部にのみゲート電極材料である窒化チタン膜16およびタングステン膜17を残存させる。このようにして、半導体基板1に設けられたゲート電極溝213内に埋め込み配線223(ワード線(ゲート電極)233Aおよび素子分離用の埋め込み配線233B)を形成する。
この工程以降の工程は、上記実施形態と同様である。
【符号の説明】
【0086】
1・・・半導体基板、1a・・・素子形成部、2,5,7,9・・・シリコン酸化膜、3,6,11,29,31・・・シリコン窒化膜、4・・・素子分離溝、8、208・・・STI素子分離膜(素子分離膜)、10・・・N型不純物拡散層、10a・・・素子形成領域、10b・・・第1接続形成部、10c・・・第2接続形成部、10d・・・第1離間形成部、10e・・・第2離間形成部、12・・・カーボン膜、13・・・ゲート電極溝、14、214・・・シリコン部、15・・・ゲート絶縁膜、16・・・窒化チタン膜、17,28・・・タングステン膜、18,32・・・ライナー膜、19・・・埋め込み絶縁膜、22・・・キャップ絶縁膜、23,223・・・埋め込み配線、23A、223A・・・ワード線(第1配線)、23B、233B・・・素子分離用の埋め込み配線(第2配線)、24・・・第1層間絶縁膜、24a・・・ビットコンタクト開口部、24b・・・開口パターン、25,37・・・拡散領域、26・・・ポリシリコン膜、27・・・タングステンシリサイド膜、30・・・ビット線、33・・・絶縁膜、34・・・第2層間絶縁膜、34a・・・開口パターン、35・・・容量コンタクト開口部、36・・・サイドウォール、38・・・ポリシリコン層、39・・・コバルトシリサイド層、40・・・タングステン層、41・・・容量コンタクトプラグ、42・・・容量コンタクトパッド、43・・・ストッパー膜、44・・・第3層間絶縁膜、45・・・コンタクトホール、46・・・下部電極、47・・・容量絶縁膜、48・・・上部電極、49・・・第4層間絶縁膜、50・・・上部金属配線、51・・・保護膜、60・・・メモリセル領域、60a・・・周辺領域、141・・・第1帯部、142・・・第2帯部、421・・・線状溝部、422・・・第1接続溝、423・・・第2接続溝。
【特許請求の範囲】
【請求項1】
半導体基板に設けられた素子分離溝内に絶縁膜を埋め込んでなる素子分離膜によって区画された素子形成領域を備え、
前記素子形成領域が、第1の方向に延在する第1帯部と、前記第1帯部に対向配置された第2帯部と、前記第1帯部と前記第2帯部との間に配置され、前記第1の方向に交差する方向に延在する複数の素子形成部とを有し、
前記複数の素子形成部は、前記第1帯部側の端部と前記第1帯部とが接続された複数の第1接続形成部と、
前記第1帯部側の端部と前記第1帯部とが離間して配置された複数の第1離間形成部と、
前記第2帯部側の端部と前記第2帯部とが接続された複数の第2接続形成部と、
前記第2帯部側の端部と前記第2帯部とが離間して配置された複数の第2離間形成部とを含み、
隣接する前記第1接続形成部の間に前記第1離間形成部が配置されているとともに、隣接する前記第2接続形成部の間に前記第2離間形成部が配置されていることを特徴とする半導体装置。
【請求項2】
隣接する前記素子形成部の間隔と、前記第1離間形成部の端部と前記第1帯部との間隔と、前記第2離間形成部の端部と前記第2帯部との間隔とが同じであることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記素子形成部上に、前記第1の方向に延在する複数の埋め込み配線が設けられていることを特徴とする請求項1または請求項2に記載の半導体装置。
【請求項4】
前記埋め込み配線が、ゲート電極として機能する第1配線を含むことを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記埋め込み配線が、所定の電位に維持されることにより隣接する素子を分離する第2配線を含むことを特徴とする請求項3または請求項4に記載の半導体装置。
【請求項6】
前記素子形成部に不純物が注入されていることを特徴とする請求項1〜請求項5のいずれかに記載の半導体装置。
【請求項7】
半導体基板に設けられた素子分離溝内に絶縁膜を埋め込んでなる素子分離膜によって区画された素子形成領域を備え、
前記素子分離溝が、第1の方向に交差する方向に延在する複数の線状溝部と、
前記線状溝部の一端側において隣接する前記線状溝部の端部同士を1つおきに第1の方向に接続する第1接続溝と、
前記線状溝部の他端側において隣接する前記線状溝部の端部同士を1つおきに第1の方向に接続する第2接続溝とを有することを特徴とする半導体装置。
【請求項8】
隣接する前記線状溝部の間隔と、前記第1接続溝の幅と、前記第2接続溝の幅とが同じであることを特徴とする請求項7に記載の半導体装置。
【請求項9】
半導体基板に、第1の方向に交差する方向に延在する複数の線状溝部と、隣接する前記線状溝部の一端同士を1つおきに第1の方向に接続する第1接続溝と、隣接する前記線状溝部の他端同士を1つおきに第1の方向に接続する第2接続溝とを有する素子分離溝を設ける工程と、
前記素子分離溝内に絶縁膜を埋め込んで素子分離膜を形成することにより、素子分離膜によって区画された素子形成領域を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項10】
隣接する前記線状溝部の間隔と、前記第1接続溝の幅と、前記第2接続溝の幅とが同じであることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
前記素子形成領域を形成する工程が、前記素子分離溝内に第1絶縁膜を埋め込む工程と、
前記第1絶縁膜をウェットエッチングにより一部除去して前記素子分離溝の底部にのみ前記第1絶縁膜を残存させる工程と、
前記底部に前記第1絶縁膜が形成された前記素子分離溝内に第2絶縁膜を埋め込む工程とを備えることを特徴とする請求項9または請求項10に記載の半導体装置の製造方法。
【請求項12】
前記第1絶縁膜としてシリコン窒化膜を用い、前記第2絶縁膜としてシリコン酸化膜を用いることを特徴とする請求項9〜請求項11のいずれかに記載の半導体装置の製造方法。
【請求項1】
半導体基板に設けられた素子分離溝内に絶縁膜を埋め込んでなる素子分離膜によって区画された素子形成領域を備え、
前記素子形成領域が、第1の方向に延在する第1帯部と、前記第1帯部に対向配置された第2帯部と、前記第1帯部と前記第2帯部との間に配置され、前記第1の方向に交差する方向に延在する複数の素子形成部とを有し、
前記複数の素子形成部は、前記第1帯部側の端部と前記第1帯部とが接続された複数の第1接続形成部と、
前記第1帯部側の端部と前記第1帯部とが離間して配置された複数の第1離間形成部と、
前記第2帯部側の端部と前記第2帯部とが接続された複数の第2接続形成部と、
前記第2帯部側の端部と前記第2帯部とが離間して配置された複数の第2離間形成部とを含み、
隣接する前記第1接続形成部の間に前記第1離間形成部が配置されているとともに、隣接する前記第2接続形成部の間に前記第2離間形成部が配置されていることを特徴とする半導体装置。
【請求項2】
隣接する前記素子形成部の間隔と、前記第1離間形成部の端部と前記第1帯部との間隔と、前記第2離間形成部の端部と前記第2帯部との間隔とが同じであることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記素子形成部上に、前記第1の方向に延在する複数の埋め込み配線が設けられていることを特徴とする請求項1または請求項2に記載の半導体装置。
【請求項4】
前記埋め込み配線が、ゲート電極として機能する第1配線を含むことを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記埋め込み配線が、所定の電位に維持されることにより隣接する素子を分離する第2配線を含むことを特徴とする請求項3または請求項4に記載の半導体装置。
【請求項6】
前記素子形成部に不純物が注入されていることを特徴とする請求項1〜請求項5のいずれかに記載の半導体装置。
【請求項7】
半導体基板に設けられた素子分離溝内に絶縁膜を埋め込んでなる素子分離膜によって区画された素子形成領域を備え、
前記素子分離溝が、第1の方向に交差する方向に延在する複数の線状溝部と、
前記線状溝部の一端側において隣接する前記線状溝部の端部同士を1つおきに第1の方向に接続する第1接続溝と、
前記線状溝部の他端側において隣接する前記線状溝部の端部同士を1つおきに第1の方向に接続する第2接続溝とを有することを特徴とする半導体装置。
【請求項8】
隣接する前記線状溝部の間隔と、前記第1接続溝の幅と、前記第2接続溝の幅とが同じであることを特徴とする請求項7に記載の半導体装置。
【請求項9】
半導体基板に、第1の方向に交差する方向に延在する複数の線状溝部と、隣接する前記線状溝部の一端同士を1つおきに第1の方向に接続する第1接続溝と、隣接する前記線状溝部の他端同士を1つおきに第1の方向に接続する第2接続溝とを有する素子分離溝を設ける工程と、
前記素子分離溝内に絶縁膜を埋め込んで素子分離膜を形成することにより、素子分離膜によって区画された素子形成領域を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項10】
隣接する前記線状溝部の間隔と、前記第1接続溝の幅と、前記第2接続溝の幅とが同じであることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
前記素子形成領域を形成する工程が、前記素子分離溝内に第1絶縁膜を埋め込む工程と、
前記第1絶縁膜をウェットエッチングにより一部除去して前記素子分離溝の底部にのみ前記第1絶縁膜を残存させる工程と、
前記底部に前記第1絶縁膜が形成された前記素子分離溝内に第2絶縁膜を埋め込む工程とを備えることを特徴とする請求項9または請求項10に記載の半導体装置の製造方法。
【請求項12】
前記第1絶縁膜としてシリコン窒化膜を用い、前記第2絶縁膜としてシリコン酸化膜を用いることを特徴とする請求項9〜請求項11のいずれかに記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【公開番号】特開2011−159739(P2011−159739A)
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願番号】特願2010−19278(P2010−19278)
【出願日】平成22年1月29日(2010.1.29)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願日】平成22年1月29日(2010.1.29)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]