半導体装置の製造方法
【課題】電子線式検査装置を用いて、半導体装置において発生するプラグの欠陥による電気的接続不良を精度よく検出し、欠陥の種類や電気抵抗値等を推定する。
【解決手段】下位配線２０、プラグＰ２、上位配線２１をＸ方向に鎖状に配置した鎖状構造パターンからなり、Ｘ方向の一方の端部に位置する下位基幹配線２０ａから下位配線２０と上位配線２１へ電子が供給される接続配線部と、下位配線２０、プラグＰ２、上位配線２１をＸ方向に鎖状に配置した鎖状構造パターンからなり、下位配線２０と上位配線２１へ電子が供給されない非接続配線部とを有し、接続配線部と非接続配線部とがＹ方向に繰り返し配置された較正試料から取得された作り込み欠陥の二次電子電位コントラストの階調値と検査試料から取得された欠陥の二次電子電位コントラストの階調値との格差を補間することで、検査試料の欠陥の種類、電気抵抗値、間隙寸法を推定する。
【解決手段】下位配線２０、プラグＰ２、上位配線２１をＸ方向に鎖状に配置した鎖状構造パターンからなり、Ｘ方向の一方の端部に位置する下位基幹配線２０ａから下位配線２０と上位配線２１へ電子が供給される接続配線部と、下位配線２０、プラグＰ２、上位配線２１をＸ方向に鎖状に配置した鎖状構造パターンからなり、下位配線２０と上位配線２１へ電子が供給されない非接続配線部とを有し、接続配線部と非接続配線部とがＹ方向に繰り返し配置された較正試料から取得された作り込み欠陥の二次電子電位コントラストの階調値と検査試料から取得された欠陥の二次電子電位コントラストの階調値との格差を補間することで、検査試料の欠陥の種類、電気抵抗値、間隙寸法を推定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体製品の製造過程において実施するコンタクトプラグまたはビアプラグの欠陥の検出工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば既知の複数種類の欠陥の抵抗または既知の複数種類のウェルの容量および接合の抵抗が形成された標準ウェーハを用いて、その二次電子画像から検査装置の感度を較正する方法、ならびに上記標準ウェーハの二次電子画像から、被検査ウェーハの欠陥の抵抗値または残膜厚を非破壊で推定する方法が特開２００４−３１９７２１号公報（特許文献１）に開示されている。
【０００３】
また、半導体ウェーハ上に回路パターンとともに所定寸法の作り込み欠陥からなる欠陥検査パターンを形成し、回路パターンの欠陥検査に先立って欠陥検査パターンを検出し、その検出結果に基づいて検査感度の調整を行う検査方法が特開２００６−２２６７９２号公報（特許文献２）に開示されている。
【特許文献１】特開２００４−３１９７２１号公報（段落［００１４］、図７）
【特許文献２】特開２００６−２２６７９２号公報（段落［００１８］〜［００１９］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、半導体装置の微細化により、半導体装置に形成されたプラグの電気的欠陥は完全な非導通欠陥または短絡欠陥だけではなく、例えばプラグとその下層とが“微妙”な電気的接続状態となる半非導通欠陥または半短絡欠陥等が増加している。これらの半非導通欠陥または半短絡欠陥等は半導体デバイスの動作マージン不良に影響を与える可能性があることから、半導体装置の製造過程において、半非導通欠陥または半短絡欠陥等を検出することが重要となっている。
【０００５】
ところで、非導通欠陥または短絡欠陥の検出には、例えば上記特許文献１に記載された電子線式検査装置を用いることができる。この検査装置では、比較する２つのパターンの二次電子の電位コントラストに差異が表れることにより欠陥が指摘できるので、微弱な電位コントラストしか得られない場合であっても、非導通欠陥または短絡欠陥の欠陥箇所を検出することが可能である。また、例えばプラグとその下層との接続状態を検査する場合、検査ウェーハの他に、プラグとその下層との間に残る絶縁膜が互いに異なる複数の欠陥を有する標準ウェーハを用意し、この標準ウェーハで得られる欠陥の電位コントラストを利用して、検査ウェーハにおける欠陥の電位コントラストの検出感度を較正している。これにより、検査ウェーハにおける非導通欠陥または短絡欠陥の欠陥箇所を正確に特定することができ、また欠陥箇所のプラグとその下層との間の電気抵抗値を推定することが可能となる。
【０００６】
しかしながら、上記標準ウェーハでは、プラグとその下層との間に残る絶縁膜の厚さを制御することが難しいことから、必ずしも所望する厚さの絶縁膜は形成されていない。そのため、前述した半非導通欠陥または半短絡欠陥等においては、上記標準ウェーハを利用して検査ウェーハにおける欠陥の電位コントラストの検出感度を較正しても、欠陥箇所を正確に特定することが難しく、また欠陥箇所のプラグとその下層との間の電気抵抗値等を推定することが難しい。
【０００７】
実際に、本発明者は、図２８に示すビアプラグＰ３において、微妙な電気的接続不良を人工的に再現するために、原子層堆積装置（ＡＬＤ：Atomic Layer Deposition）を用いて、図２９に示すようにビアプラグのエッチングを行った後に数原子層の絶縁材料で被覆した擬似残膜２３を際膜する方法（擬似残膜手法）を検討したが、成膜時間の制御が非常に困難であり、膜厚ばらつきも存在した。また、１箇所のビアプラグＰ３にのみ、この擬似残膜２３を作製するためのフォトマスクを１枚追加しなければならなかった。かつ、そのフォトマスクの高度な重ね合わせ精度も要求された。
【０００８】
本発明の目的は、電子線式検査装置を用いて、半導体装置において発生するプラグの欠陥による電気的接続不良を精度よく検出し、欠陥の種類や電気抵抗値等を推定することのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明の半導体装置の製造方法は、下位配線、プラグおよび上位配線をＸ方向に鎖状に配置した鎖状構造パターンから構成され、Ｘ方向の一方の端部に位置する下位基幹配線から下位配線および上位配線へ電子が供給される接続配線部と、下位配線、プラグおよび上位配線をＸ方向に鎖状に配置した鎖状構造パターンから構成され、下位配線および上位配線へ電子が供給されない非接続配線部とを有し、接続配線部と非接続配線部とがＹ方向に繰り返し配置された較正試料を準備する工程と、較正試料に二次電子を照射して、較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、較正試料の作り込み欠陥の電気抵抗値を測定する工程と、較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、較正試料の作り込み欠陥の階調値、電気抵抗値および間隙寸法を記憶する工程と、検査試料に二次電子を照射して、検査試料の欠陥の電位コントラストの階調値を取得する工程と、検査試料の欠陥の階調値に最も近い較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、検査試料の欠陥の階調値と較正試料の作り込み欠陥の階調値との格差を補間し、検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とからなる検査工程を含み、上記較正試料の作り込み欠陥は、下位配線を削除、追加または縮小、あるいはプラグの径を縮小することにより形成されるものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
較正試料に、“微妙”な電気的接続状態となるプラグの種々の作り込み欠陥、例えば半非導通欠陥や半短絡欠陥等を人工的に形成し、電子線式検査装置において種々の作り込み欠陥に対する二次電子の電位コントラストを取得することにより、較正試料の作り込み欠陥において得られたデータを基にして、製品等の検査試料に発生するプラグの欠陥による電気的接続不良を精度よく検出し、欠陥の種類や電気抵抗値等を推定することができる。
【発明を実施するための最良の形態】
【００１４】
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】
また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、本実施の形態において、ウェーハと言うときは、Ｓｉ（Silicon）単結晶ウェーハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウェーハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。また、本実施の形態においては、配線パターンが鎖状に配置される方向に沿った方向をＸ方向とし、そのＸ方向と垂直な方向をＹ方向とする。
【００１７】
また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
本発明による実施の形態では、プラグの欠陥による電気的接続不良を再現する種々作り込み欠陥を備える鎖状構造パターンを較正試料に形成した。まず、図１〜図１５を用いて、較正試料に形成した作り込み欠陥およびその二次電子画像の電位コントラストについて説明する。図１は本実施の形態による鎖状構造パターンの一例を示す要部断面図、図２および図３はそれぞれ本実施の形態による欠陥のない正常鎖状構造パターンの概略構造図および二次電子画像、図４および図５はそれぞれ本実施の形態による完全非導通欠陥の鎖状構造パターンの概略構造図および二次電子画像、図６および図７はそれぞれ本実施の形態による完全短絡欠陥の鎖状構造パターンの概略構造図および二次電子画像、図８および図９はそれぞれ本実施の形態による半非導通欠陥の鎖状構造パターンの概略構造図および二次電子画像、図１０および図１１はそれぞれ本実施の形態による半短絡欠陥の鎖状構造パターンの概略構造図および二次電子画像、図１２および図１３はそれぞれ本実施の形態による細線状半短絡欠陥の鎖状構造パターンの概略構造図および二次電子画像、図１４および図１５はそれぞれ本実施の形態による先細りビアプラグの半非導通欠陥の鎖状構造パターンの概略構造図および二次電子画像である。
【００１９】
図１は、本実施の形態による鎖状構造パターンを示す要部断面図であり、一例として作り込み欠陥が半非導通欠陥である鎖状構造パターンの要部断面図を示している。
【００２０】
鎖状構造パターンは、第１層目の配線Ｍ１、ビアプラグＰ２および第２層目の配線Ｍ２からなる鎖状構造配線と、例えばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウェーハ）１および鎖状構造配線の端部の一方に位置する第１層目の配線Ｍ１に接続するコンタクトプラグＰ１とから構成される。本実施の形態では、第１層目の配線Ｍ１をシングルダマシン法により形成された銅配線、第２層目の配線Ｍ１をデュアルダマシン法により形成された銅配線を例示する。
【００２１】
半導体基板１の表面側にｐ型の導電性を示す半導体領域２が形成されており、さらに半導体基板１の表面上に第１層間絶縁膜３が形成されている。この第１層間絶縁膜３には、半導体基板１（半導体領域２）に接する一つのコンタクト４が形成されており、コンタクト４の内壁に沿って第１バリア導体膜５が形成され、コンタクト４の内部にコンタクトプラグＰ１が埋め込まれている。第１層間絶縁膜３は、例えばアンドープケイ酸塩ガラス（Undoped Silicate Glass）膜、第１バリア導体膜５は、例えばチタン膜および窒化チタン膜を下層から順に堆積した積層膜、コンタクトプラグＰ１は、例えばタングステン膜からなる。
【００２２】
第１層間絶縁膜３上には、例えば厚さ５０ｎｍ程度の第１ライナー膜６が形成され、第１ライナー膜６上には第２層間絶縁膜７が形成されている。第１ライナー膜６および第２層間絶縁膜７には第１配線溝８が形成されており、この第１配線溝８の内壁に沿って第２バリア導体膜９が形成され、第１配線溝８の内部に第１層目の配線Ｍ１が埋め込まれている。第１ライナー膜６は、例えばＳｉＣＮ膜、第２層間絶縁膜７は、例えばＳｉＯＣ膜、第２バリア導体膜９は、例えば窒化タンタル膜、タンタル膜および銅膜を下層から順に堆積した積層膜、配線Ｍ１は、例えば銅膜からなる。コンタクトプラグＰ１は、鎖状構造配線の端部の一方に位置する第１層目の配線Ｍ１に接続されている。
【００２３】
第１層目の配線Ｍ１および第２層間絶縁膜７上には、例えば厚さ６０ｎｍ程度の第２ライナー膜１０が形成され、第２ライナー膜１０上には第３層間絶縁膜１１が形成されている。第２ライナー膜１０および第３層間絶縁膜１１の下部にはビア１２が形成され、さらに第３層間絶縁膜１１の上部にはビア１２に繋がる第２配線溝１３が形成されており、これらビア１２と第２配線溝１３の内壁に沿って第３バリア導体膜１４が形成され、ビア１２と第２配線溝１３の内部に第２層目の配線Ｍ２が埋め込まれている。すなわち、第１層目の配線Ｍ１と第２層目の配線Ｍ２とを接続するビアプラグＰ２は第２層目の配線Ｍ２と一体に形成される。第２ライナー膜１０は、例えば厚さ３０ｎｍ程度のＳｉＣＮ膜および厚さ３０ｎｍ程度のＳｉＣＯ膜を下層から順に堆積した積層膜、第３層間絶縁膜１１は、例えばＳｉＯＣ膜、第３バリア導体膜１４は、例えば窒化タンタル膜、タンタル膜および銅膜を下層から順に堆積した積層膜、配線Ｍ２は、例えば銅膜からなる。
【００２４】
なお、本実施の形態では、第１層目の配線Ｍ１をシングルダマシン法により形成された銅配線、第２層目の配線Ｍ２をデュアルダマシン法により形成された銅配線を例示したが、これに限定されるものではない。例えば第２層目の配線Ｍ２をシングルダマシン法により形成してもよく、また、第１層目の配線Ｍ１および第２層目の配線Ｍ２をアルミニウム膜により構成することもできる。さらに、本実施の形態では、鎖状構造パターンを第１層目の配線Ｍ１および第２層目の配線Ｍ２により形成したが、使用する配線層はこれに限定されるものではなく、例えば第２層目の配線と第３層目の配線により鎖状構造パターンを形成してもよく、または３層目より上層の配線を使用することもできる。
【００２５】
また、以下の図２〜図１５を用いた説明においても、下位配線および下位基幹配線を第１層目の配線で構成し、上位配線および上位基幹配線を第２層目の配線で構成した鎖状構造パターンを例示するが、前述したように、第１層目の配線および第２層目の配線に限定されるものではない。
【００２６】
図２は、本実施の形態による較正試料に搭載された欠陥のない正常鎖状構造パターンの概略構造図であり、（ａ）は下位配線および上位配線の平面図、（ｂ）はコンタクトプラグにより接地された接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｃ）は接地されない非接地配線部のＸ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）、（ｄ）は接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＣ−Ｃ′線における断面図）、（ｅ）は非接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＤ−Ｄ′線における断面図）である。図３は、本実施の形態による電子線式検査装置を用いて得られた欠陥のない正常鎖状構造パターンの二次電子画像である。
【００２７】
図２（ａ）、（ｂ）および（ｃ）に示すように、下位基幹配線２０ａおよび上位基幹配線２１ａはＹ方向に沿って形成されており、半導体基板１（半導体領域２）はコンタクトプラグＰ１を介して下位基幹配線２０ａに接続され、下位基幹配線２０ａは下位配線２０、あるいはビアプラグＰ２を介して上位基幹配線２１ａまたは上位配線２１に接続されている。
【００２８】
図２（ｂ）および（ｄ）に示すように、接地配線部は、半導体基板１（半導体領域２）、コンタクトプラグＰ１、下位基幹配線２０ａ、下位配線２０、ビアプラグＰ２（第１プラグ）および上位配線２１と接続され、その後、上位配線２１、ビアプラグＰ２（第２プラグ）、下位配線２０、ビアプラグＰ２（第２プラグ）および上位配線２１の接続が繰り返される鎖状構造となっている。
【００２９】
また、図２（ｃ）および（ｅ）に示すように、非接地配線部は、上位配線２１、ビアプラグＰ２（第２プラグ）、下位配線２０、ビアプラグＰ２（第１プラグ）および上位配線２１の接続が繰り返される鎖状構造となっており、下位基幹配線２０ａおよび上位基幹配線２１ａには接続されていない。すなわち、非接地配線部は電気的に非接地の構造である。また、下位基幹配線２０ａおよび上位基幹配線２１ａとは反対側の端部には上部配線２１と同層からなる配線端子２１ｂが形成されている。
【００３０】
このような正常鎖状構造パターンでは、図３に示すように、上位基幹配線２１ａおよび接地配線部が明るく、非接地配線部が暗い二次電子画像が得られる。接地配線部では、二次電子が放出されても、コンタクトプラグＰ１を経由して半導体基板１（半導体領域２）から電子が供給され続けるので、上位配線２１が帯電せず、明るい二次電子画像が観察される。これに対して非接地配線部では、二次電子が放出されて、次第に上位配線２１が正に帯電することにより、暗い二次電子画像が観察される。
【００３１】
図４は、本実施の形態による較正試料に搭載された完全非導通鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は非接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）である。図５は、本実施の形態による電子線式検査装置を用いて得られた完全非導通鎖状構造パターンの二次電子画像である。
【００３２】
図４に示すように、完全非導通鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、接地配線部の下位配線２０の一箇所（Ａ−Ａ′線とＢ−Ｂ′線との接地配線部におけるＸＹ交点）が削除されている。
【００３３】
このような完全非導通鎖状構造パターンでは、図５に示すように、接地配線部の削除された下位配線２０から、上位基幹配線２１ａと反対側の上位配線２１が暗い電位コントラストとなって二次電子画像に表れる。すなわち、接地配線部の下位配線２０の一箇所を削除することにより、完全非導通の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、非接地配線部の二次電子画像は暗い電位コントラストで表れるため、非接地配線部の下位配線２０を一箇所削除しても完全非導通の作り込み欠陥を電位コントラスト欠陥として顕在化することができないので、完全非導通の作り込み欠陥には接地配線部の下位配線２０を用いる。
【００３４】
図６は、本実施の形態による較正試料に搭載された完全短絡鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は非接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）、（ｅ）は非接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＣ−Ｃ′線における断面図）である。図７は、本実施の形態による電子線式検査装置を用いて得られた完全短絡鎖状構造パターンの二次電子画像である。
【００３５】
図６に示すように、完全短絡鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、非接地配線部の下位配線２０の一箇所（Ａ−Ａ′線とＢ−Ｂ′線との非接地配線部におけるＸＹ交点）が削除され、かつ削除された非接地配線部の下位配線２０とＹ方向に隣接する一方の接地配線部の下位配線２０が、削除された非接地配線部の下位配線２０の領域にまで所定の長さで追加形成され、この非接地配線部に追加形成された接地配線部の下位配線２０の部分がビアプラグＰ２（第１プラグ）を介して非接地配線部の上位配線２１に接続されている。追加形成された接地配線部の下位配線２０とビアプラグＰ２との間の電気抵抗値は約１０２〜１０３Ωである。
【００３６】
このような完全短絡鎖状構造パターンでは、図７に示すように、削除された非接地配線部の下位配線２０の領域に追加形成された接地配線部の下位配線２０から、上位基幹配線２１ａと反対側の上位配線２１が明るい電位コントラストとなって二次電子画像に表れる。すなわち、削除された非接地配線部の下位配線２０の領域に接地配線部の下位配線２０を追加形成することにより、完全短絡の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、接地配線部の二次電子画像は明るい電位コントラストで表れるため、接地配線部の下位配線２０を一箇所削除し、ここに非接地配線部の下位配線２０を追加形成しても完全短絡の作り込み欠陥を電位コントラスト欠陥として顕在化することができないので、完全短絡の作り込み欠陥には非接地配線部の下位配線２０を用いる。
【００３７】
図８は、本実施の形態による較正試料に搭載された半非導通鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）である。図９は、本実施の形態による電子線式検査装置を用いて得られた半非導通鎖状構造パターンの二次電子画像である。
【００３８】
図８に示すように、半非導通鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、接地配線部の一箇所の下位配線２０において、下位基幹配線２０ａと反対側の一部が削除されて、接地配線部の一箇所の下位配線２０が接地配線部の他の箇所の下位配線２０よりもＸ方向に短く（図８では、短くした距離をαで記載）形成されている。その結果、この短い下位配線２０の端部とビアプラグＰ２（第１プラグ）とが微妙に接触する。ここで下位配線２０とビアプラグＰ２とが“微妙”に接触するとは、完全非導通または完全導通以外の接続状態を言い、例えば下位配線２０とビアプラグＰ２とが完全非導通の場合は、両者間の電気抵抗値は約１０１１〜１０１２Ω、下位配線２０とビアプラグＰ２とが完全導通の場合は、両者間の電気抵抗値は約１０２〜１０３Ωであるが、下位配線２０とビアプラグＰ２とが“微妙”に接触する場合は、両者間の電気抵抗値は約１０８〜１０９Ωの範囲の抵抗を有する。
【００３９】
このような半非導通鎖状構造パターンでは、図９に示すように、接地配線部の短くした下位配線２０から、上位基幹配線２１ａと反対側の上位配線２１が、薄暗い電位コントラストとなって二次電子画像に表れる。すなわち、ビアプラグＰ２と微妙に接続する短い下位配線２０を接地配線部に形成することにより、半非導通の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、非接地配線部の二次電子画像は暗い電位コントラストで表れるため、非接地配線部の下位配線２０の一箇所を短くしても半非導通欠陥の作り込み欠陥を電位コントラスト欠陥として明確に顕在化することができないので、半非導通の作り込み欠陥には接地配線部の下位配線２０を用いる。
【００４０】
図１０は、本実施の形態による較正試料に搭載された半短絡鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は非接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は非接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）である。図１１は、本実施の形態による電子線式検査装置を用いて得られた半短絡鎖状構造パターンの二次電子画像である。
【００４１】
図１０に示すように、半短絡鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、非接地配線部の下位配線２０の一箇所（Ａ−Ａ′線とＢ−Ｂ′線との非接地配線部におけるＸＹ交点）が削除され、かつ削除された非接地配線部の下位配線２０とＹ方向に隣接する一方の接地配線部の下位配線２０に、所定の長さで、かつ所定の幅で、削除された非接地配線部の下位配線２０の方向へ伸びる部位（図１０では、Ｙ方向へ伸びる長さをβで記載）が追加形成されている。その結果、この追加形成された接地配線部の下位配線２０と非接地配線部の削除された下位配線２０上に位置するビアプラグＰ２（第１プラグ）とが微妙に接触する。追加形成された接地配線部の下位配線２０とビアプラグＰ２との間の電気抵抗値は約１０８〜１０９Ωである。
【００４２】
このような半短絡鎖状構造パターンでは、図１１に示すように、接地配線部の下位配線２０に追加形成された部分の端部と“微妙”に接触するビアプラグＰ２に接続される非接地配線部の上位配線２１から、上位基幹配線２１ａと反対側の上位配線２１が、薄明るい電位コントラストとなって二次電子画像に表れる。すなわち、削除された非接地配線部の下位配線２０の方向へ伸びて、非接地配線部のビアプラグＰ２と“微妙”に接触する下位配線２０を接地配線部に追加形成することにより、半短絡の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、接地配線部の二次電子画像は明るい電位コントラストで表れるため、接地配線部の下位配線２０を一箇所削除し、削除された接地配線部の下位配線２０の方向へ伸びる下位配線２０を非接地配線部に追加形成しても半短絡の作り込み欠陥を電位コントラスト欠陥として明確に顕在化することができないので、半短絡の作り込み欠陥には非接地配線部の下位配線２０を用いる。
【００４３】
図１２は、本実施の形態による較正試料に搭載された細線状の半短絡鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は非接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）である。図１３は、本実施の形態による電子線式検査装置を用いて得られた細線状の半短絡鎖状構造パターンの二次電子画像である。
【００４４】
図１２に示すように、細線状の半短絡鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、非接地配線部の下位配線２０の一箇所が削除され、かつ削除された非接地配線部の下位配線２０に隣接する下位基幹配線２０ａと反対側の非接地配線部の下位配線２０（Ａ−Ａ′線とＢ−Ｂ′線との非接地配線部におけるＸＹ交点）と、この非接地配線部の下位配線２０とＹ方向に隣接する一方の接地配線部の下位配線２０とが幅γの追加された下位配線２０により接続されている。
【００４５】
このような細線状の半短絡鎖状構造パターンでは、図１３に示すように、削除された非接地配線部の下位配線２０から、上位基幹配線２１ａと反対側の上位配線２１が薄明るい電位コントラストとなる。すなわち、削除された非接地配線部の下位配線２０に隣接する下位基幹配線２０ａと反対側の非接地配線部の下位配線２０と、この非接地配線部の下位配線２０とＹ方向に隣接する接地配線部の下位配線２０とを接続することにより、細線状の半短絡の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、非接地配線部の下位配線２０の一箇所を削除せずに、接地配線部の下位配線２０の一箇所を削除すると、Ａ−Ａ′線とＢ−Ｂ′線とのＸＹ交点で追加される下位配線２０は、接地配線部から非接地配線部へ伸びるＹ方向に細線状の半短絡が発生するように追加されなければならない。しかし、この場合は、非接地配線部の１列全てが薄明るい電位コントラストとして二次電子画像に取得されるため、電位コントラストが変化する箇所が表れにくくなる。従って、非接地配線部の下位配線２０の一箇所を削除する。
【００４６】
図１４は、本実施の形態による較正試料に搭載された先細りビアプラグによる半非導通鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線およびビアプラグの平面図、（ｃ）は先細りビアプラグを含む接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は先細りビアプラグを含む接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）である。図１５は、本実施の形態による電子線式検査装置を用いて得られた半非導通鎖状構造パターンの二次電子画像である。
【００４７】
図１４に示すように、半非導通鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、接地配線部の一箇所のビアプラグＰ２ａ（第１プラグ）を他のビアプラグＰ２よりも細く（図１４では、細いビアプラグＰ２ａの径をδで記載）形成して、細いビアプラグＰ２ａと接地配線部の下位配線２０とを“微妙”に接触させる。細いビアプラグＰ２ａと下位配線２０との間の電気抵抗値は約１０８〜１０９Ωである。なお、コンタクトまたはビアをドライエッチング法により形成すると、一般にはコンタクトまたはビアの径は徐々に細くなり先細り形状となる。図１４で示した細いビアプラグＰ２ａの径δは、最上部におけるサイズを示す。
【００４８】
このような先細りビアプラグＰ２ａによる半非導通鎖状構造パターンでは、図１５に示すように、接地配線部の下位配線２０と “微妙”に接触する先細りビアプラグＰ２ａが接続する接地配線部の上位配線２１から上位基幹配線２１ａと反対側の上位配線２１が薄暗い電位コントラストとなって二次電子画像に表れる。すなわち、先細りビアプラグＰ２ａを形成することにより、半非導通の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、非接地配線部の二次電子画像は、暗い電位コントラストで表れるため、非接地配線部の下位配線２０に先細りビアプラグＰ２ａを接触させても、先細りビアプラグＰ２ａによる半非導通の作り込み欠陥を電位コントラスト欠陥として明確に顕在化することができないので、先細りビアプラグＰ２ａによる半非導通の作り込み欠陥には接地配線部の下位配線２０に接続するビアプラグＰ２ａを用いる。
【００４９】
このように、二次電子画像に電位コントラストで表すことのできる完全非導通、完全短絡、半非導通および半短絡の作り込み欠陥を容易に較正試料に形成することができる。
【００５０】
なお、前述した作り込み欠陥は、第１層目の配線Ｍ１、ビアプラグＰ２および第２層目の配線Ｍ２から構成される鎖状構造パターンを例示し、ビアプラグＰ２の検査工程に適用する場合について説明したが、これに限定されるものではなく、例えばコンタクトプラグＰ１の検査工程にも適用することができる。図１６に、本実施の形態による半非導通構造パターンの作り込み欠陥の他の例を示す。ここでは、コンタクトプラグの検査工程に本願発明を適用した場合を説明しており、例えば半導体基板１（半導体領域２）、コンタクトプラグＰ１から構成されるコンタクトプラグ構造パターンを形成する。半導体基板１（半導体領域２）または素子分離領域２２をシフトさせることにより、コンタクトプラグＰ１と半導体基板１（半導体領域２）とが“微妙”に接続する構造として、コンタクトプラグＰ１の“微妙”な電気的接続不良を人工的に作り出すことができる。
【００５１】
さらに、コンタクトプラグの検査工程には、前記図１６に示した半非導通構造パターンの作り込み欠陥のみではなく、完全非導通構造パターン、完全短絡構造パターンおよび半短絡構造パターンの作り込み欠陥を作り出すことができる。図１７に、本実施の形態による完全非導通構造パターンの作り込み欠陥の概略構造図（（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における要部断面図）、図１８に、本実施の形態による完全短絡構造パターンの作り込み欠陥の概略構造図（（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における要部断面図）、図１９に、本実施の形態による半非導通構造パターンの作り込み欠陥の概略構造図（（ａ）および（ｃ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ｃ）のＢ−Ｂ′線における要部断面図）、図２０に、本実施の形態による半短絡構造パターンの作り込み欠陥の概略構造図（（ａ）および（ｃ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ｃ）のＢ−Ｂ′線における要部断面図）を示す。
【００５２】
完全非導通コンタクトプラグにおける作り込み欠陥は、図１７に示すように、正常な構造であれば半導体基板１（半導体領域２）と接続するコンタクトプラグＰ１の下部の全部を素子分離上に形成することにより実現することができる。また、完全短絡コンタクトプラグにおける作り込み欠陥は、図１８に示すように、正常な構造であれば素子分離上に形成されるコンタクトプラグＰ１の下部の全部を、素子分離を形成せずに、半導体基板１（半導体領域２）に接続することにより実現することができる。また、半非導通コンタクトプラグにおける作り込み欠陥は、図１９に示すように、正常な構造であれば半導体基板１（半導体領域２）と接続するコンタクトプラグＰ１の下部の一部を素子分離上に形成することにより実現することができる（図１９中のε１は作り込み欠陥部分の素子分離の長さを示し、ε２は作り込み欠陥部分の半導体領域２の長さを示す。）。また、半短絡コンタクトプラグにおける作り込み欠陥は、図２０に示すように、正常な構造であれば素子分離上に形成されるコンタクトプラグＰ１の下部の一部を半導体基板１（半導体領域２）に接続することにより実現することができる（図２０中のζ１は作り込み欠陥部分の半導体領域２の長さを示し、ζ２は作り込み欠陥部分の素子分離の長さを示す。）。
【００５３】
また、作り込み欠陥を形成する較正試料は、較正用半導体ウェーハに形成してもよく、あるいは製品用半導体ウェーハに形成してもよい。製品用半導体ウェーハに較正試料を形成する場合は、製品チップに隣接して配置されるＴＥＧチップやスクライブ領域等に形成される。
【００５４】
次に、図２１〜図２７を用いて、検査試料および前述した作り込み欠陥を搭載した較正試料における電気的接続不良を電子線式検査装置で感度よく検出する方法について説明する。図２１は本実施の形態による電子線式検査装置の概略図、図２２は本実施の形態による各種鎖状構造パターンの作り込み欠陥の各種データを取得する工程図、図２３は本実施の形態による電子線式検査装置により得られた半非導通鎖状構造パターンの二次電子画像の一例、図２４は本実施の形態による半非導通鎖状構造パターンの階調値の一例を示すグラフ図および作り込み欠陥の断面図、図２５は本実施の形態による完全非導通構造パターンの作り込み欠陥の階調値の一例を示すグラフ図および作り込み欠陥の断面図、図２６は本実施の形態による欠陥の種類、間隙寸法および電気抵抗値を推定する工程図、図２７は本実施の形態による欠陥分類方法の説明に用いる電位コントラストおよび階調値の一例を示すグラフ図である。
【００５５】
まず、本実施の形態による電子線式検査装置について図２１を用いて説明する。図中、５１は電子線式検査装置、５２は電子銃、５３は試料、５４はリターディング電極、５５は検出器、５６は信号検出系制御部、５７は電極、５８はデータ管理部、５９は画像処理部、６０は測定値記憶部、６１は階調値記憶部、６２は電子光学系、６３はアノード電極、６４は引き出し電極、６５はコンデンサレンズ、６６は入射電子、６７はブランキング偏向器、６８は絞り、６９はＥ×Ｂ偏向器、７１は走査偏向器、７２は対物レンズ、７３は高さセンサ、７４はＸＹステージ、７５はウェーハホルダ、７６はステージ、７７は光源、７８は光学レンズ、７９はＣＣＤカメラ、８０はブランキング制御部、８１はビーム偏向補正部、８２は電子光学系制御部、８３は高さ検出系、８４はステージ制御部、８５は制御系、８６は演算部、８７は欠陥判定部、８８は画面表示、８９は電気的特性測定装置、９０は断面解析装置、９１は真空排気系、９２はウェーハカセット、９３はウェーハローダ、９４はウェーハ搬送系である。
【００５６】
図２１に示すように、電子線式検査装置５１に備わる電子銃５２からは１０ｋｅＶに加速された入射電子（１次電子）が直下に配置した試料５３、例えば半導体ウェーハに向かって入射されるが、入射時の試料５３の表面への電子線損傷を避けるため、試料５３の表面にはリターディング電源５４により負電圧（−９．７〜−７．０ｋｅＶ）が印加されている。そのため、入射電子は試料５３の表面近傍で減速され、０．３〜３．０ｋｅＶの照射エネルギーが試料５３の表面に入射される構成となっている。試料５３の表面の電子線電流値は３０〜１５０ｎＡの範囲で設定することができる。
【００５７】
上記の照射エネルギーで入射電子が試料５３の表面に照射されると試料５３の表面からは二次電子が発生する。検出器５５は二次電子を捕獲し、信号検出系制御部５６で電気信号に変換された形で処理される。また、二次電子を捕獲しやすいように試料５３の直上に設けた電極５７に正電圧を印加することによって二次電子を検出器５５側に引っ張り出したり、逆に電極５７に負電圧を印加することによって二次電子を試料５３の表面側に押し戻したりすることもできる。電極５７には、−６．０〜＋６．０ｋｅＶの電圧を印加することができる構造とした。
【００５８】
検出器５５から伝送された信号検出系制御部５６の信号は制御系を経由し、データ管理部５８に伝送される。このデータ管理部５８の画像処理部５９において二次電子信号の画像処理が行われると同時に階調値が伝送され、記憶される。このとき、階調値は０（黒）から２５５（白）までの値が記憶される。
【００５９】
一方、ブロック図に示すように、予め同じ試料５３の欠陥箇所を電気的特性装置で測定した値が測定値記憶部６０に伝送されている。また、予め同じ試料５３の欠陥箇所を断面解析装置で測定した値も測定値記憶部６０に伝送されている。これにより、欠陥箇所の階調値、電気的特性および寸法値等が一つの欠陥箇所に対するデータとして電子線式検査装置５１の階調値記憶部６１および測定値記憶部６０に記憶される。
【００６０】
次に、各種鎖状構造パターンの作り込み欠陥の各種データの取得手順について説明する。図２２は、各種鎖状構造パターンの作り込み欠陥の二次電子画像を取得し（工程Ａ１）、欠陥箇所の階調値を画像処理部を通して階調値記憶部に記憶する（工程Ａ２）とともに、電気的特性装置で測定した欠陥箇所の電気的抵抗値と断面解析装置で測定した欠陥箇所の寸法値とを測定値記憶部に記憶する（工程Ａ３〜Ａ５）までの手順を示している。
【００６１】
まず、工程Ａ１では、電子線式検査装置を用いて較正試料の作り込み欠陥の二次電子画像を取得する。較正試料には、完全非導通構造パターン、完全短絡構造パターン、半非導通構造パターン、半短絡構造パターン、細線状の半短絡構造パターンおよび先細りビアプラグによる非導通構造パターンの作り込み欠陥が形成されており、さらに非導通構造パターンではα値が互いに異なる複数パターンの作り込み欠陥、非短絡構造パターンではβ値が互いに異なる複数パターンの作り込み欠陥、細線状の半短絡構造パターンではγ値が互いに異なる複数パターンの作り込み欠陥、先細りビアプラグによる非導通構造パターンではδ値が互いに異なる複数パターンの作り込み欠陥が形成されている。それぞれの作り込み欠陥箇所に電子線式検査装置のステージが移動してそれぞれの二次電子画像を取得することができる。または、作り込み欠陥の箇所を検査領域に設定してから電子線式検査装置で検査領域を検査し、作り込み欠陥を検出してから二次電子画像を取得することもできる。
【００６２】
図２３に、電子線式検査装置により得られた半非導通鎖状構造パターンの二次電子画像の一例を示す。正常な接地配線部では上位配線は明るい電位コントラストとなり、正常な非接地配線部では上位配線は暗い電位コントラストとなって表れるが、半非導通の作り込み欠陥を有する接地配線部では、半非導通の作り込み欠陥から上位基幹配線と反対側の上位配線が薄暗い電位コントラストとなる。
【００６３】
次に、工程Ａ２では、取得した各種作り込み欠陥の二次電子画像の階調値を電子線式検査装置の階調値記憶部に記憶する。二次電子画像の階調値の一例として、半非導通鎖状構造パターンの階調値を図２４に示す。図２４は、半非導通鎖状構造パターンの階調値の一例を示すグラフ図および作り込み欠陥の断面図であり、（ａ）は下位配線とビアプラグとの間隙α値がｔ１ｎｍ、電気抵抗値がＲ１Ωである半非導通の作り込み欠陥の場合、（ｂ）は下位配線とビアプラグとの間隙α値がｔ２（ｔ２＞ｔ１）ｎｍ、電気抵抗値がＲ２（Ｒ２＞Ｒ１）Ωである半非導通の作り込み欠陥の場合である。図２４に示す階調値の信号波形(1)〜(13)の測定箇所は、図２３に示す半非導通鎖状構造パターンの電位コントラストの(1)〜(13)のＡ−Ａ′線で測定した信号に対応しており、図２４の信号波形(7)が図２３のＡ−Ａ′線とＢ−Ｂ′線との交点に位置する作り込み欠陥の階調値に相当する。なお、比較のために、図２５に完全非導通構造パターンの階調値の一例を示すグラフ図および作り込み欠陥の断面図を示す。完全非導通の作り込み欠陥における下位配線とビアプラグとの電気抵抗値はＲ３（Ｒ３＞Ｒ２）Ωである。
【００６４】
図２４（ａ）に示すように、半非導通の作り込み欠陥の下位配線とビアプラグとの間隙ｔ１ｎｍが非常に近い場合は、階調値は例えば１７５となる。これに対して、図２４（ｂ）に示すように、半非導通の作り込み欠陥の下位配線とビアプラグとの間隙ｔ２ｎｍが上記間隙ｔ１ｎｍよりも大きい場合は、階調値は例えば１３０となる。さらに、図２５に示すように、非導通の作り込み欠陥の場合は、階調値は例えば７０となる。このように、電位コントラストの違いを階調値として表すことができる。
【００６５】
次に、工程Ａ３では、電気的特性測定装置を用いて較正試料の作り込み欠陥の電気抵抗値を測定する。電気的特性測定装置は、例えばそれぞれに電圧を印加することができる２本以上の探針を備えており、電圧−電流特性を測定することができる。例えば前述した図２３に示す半非導通鎖状構造パターンの場合は、半非導通の作り込み欠陥を中心としてＣ点およびＣ′点に探針を当て、印加した電圧値を変動させながら、そのときのＣ点−Ｃ′点間を流れる電流値を測定することによって、Ｃ点−Ｃ′点間の鎖状構造の電気抵抗値、すなわち半非導通の作り込み欠陥の電気抵抗値を測定することができる。ここで、可変電圧値として−２０〜＋２０ｍＶを、そのときの電流値から換算した鎖状構造のＣ点−Ｃ′点間の測定抵抗値として１０２Ω（正常箇所）〜１０１２Ω（完全非導通の欠陥箇所）を例示することができる。例えば前述した図２４（ａ）に示す半非導通の作り込み欠陥における電気抵抗値は約１０２〜１０３Ω、図２４（ｂ）に示す半非導通の作り込み欠陥における電気抵抗値は約１０８〜１０９Ω、図２５に示す完全非導通の作り込み欠陥における電気抵抗値は約１０１１〜１０１２Ωである。
【００６６】
次に、工程Ａ４では、透過型電子顕微鏡などの断面解析装置を用いて較正試料の作り込み欠陥の断面観察を行い、下位配線とビアプラグとの間隙寸法を測定する。例えば前述した図２３の鎖状構造の半非導通欠陥箇所であるＡ−Ａ′線とＢ−Ｂ′線との交点に存在する作り込み欠陥は、図２４（ａ）および（ｂ）に示す欠陥箇所の断面のように観察することができる。ここで、断面解析装置で測定した下位配線とビアプラグとの間隙寸法ｔ１ｎｍおよびｔ２ｎｍを測定し、測定値記憶部に間隙寸法値を伝送する。
【００６７】
工程Ａ３で得られた電気抵抗値および工程Ａ４で得られた間隙寸法のデータとは、工程Ａ５において測定値記憶部に伝送され、記憶される。また、測定値記憶部に伝送された電気抵抗値と間隙寸法に対応して階調値記憶部に記憶されている階調値も作り込み欠陥毎に対応付けられて処理を終了する。
【００６８】
以上の工程Ａ１〜Ａ５により、較正試料の作り込み欠陥の階調値、電気抵抗値および間隙寸法値が一つの作り込み欠陥に対するデータとして与えられる。これにより、例えば図２４（ａ）に示す半非導通の作り込み欠陥では、電子線式検査装置の階調値記憶部に階調値１７５、測定値記憶部に間隙ｔ１ｎｍおよび電気抵抗値Ｒ１Ωが記憶され、図２４（ｂ）に示す半非導通の作り込み欠陥では、電子線式検査装置の階調値記憶部に階調値１３０、測定値記憶部に間隙ｔ２ｎｍおよび電気抵抗値Ｒ２Ωが記憶され、図２５に示す完全非導通の作り込み欠陥では、電子線式検査装置の階調値記憶部に階調値７０、測定記憶部に電気抵抗値Ｒ３Ωが記憶される。
【００６９】
次に、検査試料を電子線式検査装置で検査し、前述した較正試料の作り込み欠陥の階調値を基に、検査試料の欠陥の種類、電気抵抗値および間隙寸法値を推定する手順について図２６を用いて説明する。
【００７０】
まず、工程Ｂ１では、電子線式検査装置で検査試料を検査し、検出した欠陥の二次電子画像を取得する。
【００７１】
次に、工程Ｂ２では、工程Ｂ１において検出した欠陥の階調値を測定する。
【００７２】
次に、工程Ｂ３では、測定した検査試料の欠陥の階調値に最も近い較正試料の作り込み欠陥の階調値を階調値記憶部から読み出し、同時にその読み出した階調値に対応付けられている電気抵抗値および間隙寸法の測定値を測定値記憶部より読み出す。
【００７３】
次に、工程Ｂ４では、電子線式検査装置の演算部において、検査試料の欠陥の階調値と、階調値記憶部に格納されていた作り込み欠陥の階調値のうちで最も近い階調値と比較し、その格差を補間して測定値記憶部に格納されていた対応する電気抵抗値と間隙寸法とを演算部において補間計算を実施した後、検査試料の欠陥の階調値に対する電気抵抗値および間隙寸法の推定値を得る。
【００７４】
次に、工程Ｂ５では、電子線式検査装置の画像処理部に伝送された二次電子画像データをもとに二次電子画像の階調値分布、特徴量から欠陥の種類を欠陥判定部にて判定する。以下に、同様の階調値が得られた場合の欠陥分類方法を説明する。図２７（ａ）は半非導通欠陥の電位コントラストおよび階調値であり、図２７（ｂ）は半短絡欠陥の電位コントラストおよび階調値である。図２７（ａ）に示す信号波形(7)が低くなる半非導通欠陥箇所の両隣に隣接する信号波形(6)と(8)は階調値７０程度の最低階調値であるのに対して、図２７（ｂ）に示す信号波形(8)が低くなる半短絡欠陥箇所の両隣に隣接する信号波形(7)と(9)は階調値２００程度の最高階調値である。従って、図２７（ａ）に示す二次電子画像データは半非導通欠陥、図２７（ｂ）に示す二次電子画像データは半短絡欠陥を表していると欠陥を分類することができる。
【００７５】
次に、工程Ｂ６では、電子線式検査装置の画面表示部において、欠陥判定部で判定された欠陥の種類、例えば完全非導通欠陥、完全短絡欠陥、半非導通欠陥、半短絡欠陥などの情報とともに、検出した検査試料の欠陥の二次電子画像、階調値、および推定された電気抵抗値および間隙寸法を画面上に表示して、処理を終了する。
【００７６】
以上の工程Ｂ１〜Ｂ６により、予め較正試料に搭載された各種作り込み欠陥により得られた階調値を階調値記憶部から読み出し、電気抵抗値および間隙寸法のデータを測定値記憶部から読み出し、電子線式検査装置で検出した検査試料の欠陥の階調値をもとに、検査試料のデータと較正試料のデータとの格差を補間することによって、検出した検査試料の欠陥の種類に加えて、電気抵抗値および間隙寸法の推定値が得られ、さらに画面表示することができる。
【００７７】
このように、本実施の形態によれば、較正試料に、微妙な電気的接続不良を人工的に再現することのできる種々の作り込み欠陥（例えば半非導通欠陥や半短絡欠陥等）が形成できるので、電子線式検査装置において種々の作り込み欠陥に対する二次電子の電位コントラストを取得し、較正試料のデータと検査試料のデータとの格差を補間することにより、検査試料において微妙な電気的接続不良を精度よく検出することができ、欠陥の種類の特定や、電気抵抗値および間隙寸法の推定を精度よく行うことができる。
【００７８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７９】
例えば、本実施の形態では、較正試料に形成した鎖状構造パターンに種々の構造の作り込み欠陥を搭載したが、これに限定されるものではなく、単一構造パターンに作り込み欠陥を搭載することもできる。例えば下位配線の位置をずらして、下位配線とビアプラグとの接触部の間隙寸法を調整することにより、半非導通欠陥の単一構造パターン作り込み欠陥を形成することができる。
【産業上の利用可能性】
【００８０】
本発明は、半導体装置の製造過程において行われるプラグとその下層との電気的接続状態を検査する工程に使用することができる。
【図面の簡単な説明】
【００８１】
【図１】本実施の形態による鎖状構造パターンの一例を示す要部断面図である。
【図２】本実施の形態による正常鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は（ａ）のＡ−Ａ′線における接地配線部の要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における非接地配線部の要部断面図、（ｄ）は（ａ）のＣ−Ｃ′線における要部断面図、（ｅ）はＤ−Ｄ′線における要部断面図である。
【図３】本実施の形態による正常鎖状構造パターンの二次電子画像の一例である。
【図４】本実施の形態による完全非導通欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図５】本実施の形態による完全非導通欠陥の鎖状構造パターンの二次電子画像の一例である。
【図６】本実施の形態による完全短絡欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における非接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図、（ｅ）は（ａ）のＣ−Ｃ′線における要部断面図である。
【図７】本実施の形態による完全短絡欠陥の鎖状構造パターンの二次電子画像の一例である。
【図８】本実施の形態による半非導通欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における接地配線部の要部断面図である。
【図９】本実施の形態による半非導通欠陥の鎖状構造パターンの二次電子画像の一例である。
【図１０】本実施の形態による半短絡欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における非接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１１】本実施の形態による半短絡欠陥の鎖状構造パターンの二次電子画像の一例である。
【図１２】本実施の形態による細線状半短絡欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における非接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１３】本実施の形態による細線状半短絡欠陥の鎖状構造パターンの二次電子画像の一例である。
【図１４】本実施の形態による先細りビアプラグによる半非導通欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線およびビアプラグの平面図、（ｃ）は（ａ）のＡ−Ａ′線における接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１５】本実施の形態による先細りビアプラグによる半非導通欠陥の鎖状構造パターンの二次電子画像の一例である。
【図１６】本実施の形態による半非導通構造パターンの作り込み欠陥部の要部断面図の他の例である。
【図１７】本実施の形態による完全非導通構造パターンの作り込み欠陥の概略構造図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１８】本実施の形態による完全短絡構造パターンの作り込み欠陥の概略構造図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１９】本実施の形態による半非導通構造パターンの作り込み欠陥の概略構造図であり、（ａ）および（ｃ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ｃ）のＢ−Ｂ′線における要部断面図である。
【図２０】本実施の形態による半短絡構造パターンの作り込み欠陥の概略構造図であり、（ａ）および（ｃ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ｃ）のＢ−Ｂ′線における要部断面図である。
【図２１】本実施の形態による電子線式検査装置の概略図である。
【図２２】本実施の形態による各種鎖状構造パターンの作り込み欠陥の各種データを取得する手順を示す工程図である。
【図２３】本実施の形態による電子線式検査装置により得られた半非導通鎖状構造パターンの二次電子画像の一例である。
【図２４】本実施の形態による半非導通鎖状構造パターンの作り込み欠陥の階調値の一例を示すグラフ図および作り込み欠陥の断面図であり、（ａ）は下位配線とビアプラグとの間隙α値がｔ１ｎｍ、電気抵抗値がＲ１Ωである半非導通の作り込み欠陥の場合、（ｂ）は下位配線とビアプラグとの間隙α値がｔ２（ｔ２＞ｔ１）ｎｍ、電気抵抗値がＲ２（Ｒ２＞Ｒ１）Ωである半非導通の作り込み欠陥の場合である。
【図２５】本実施の形態による完全非導通構造パターンの階調値の一例を示すグラフ図および作り込み欠陥の断面図である。
【図２６】本実施の形態による欠陥の種類、電気抵抗値および間隙寸法を推定する手順を示す工程図である。
【図２７】本実施の形態による欠陥分類方法の説明に用いる電位コントラストおよび階調値の一例を示すグラフ図である。
【図２８】本発明者が検討したビアプラグの要部断面図である。
【図２９】本発明者が検討した擬似残膜を含むビアプラグの要部断面図である。
【符号の説明】
【００８２】
１ 半導体基板
２ 半導体領域
３ 第１層間絶縁膜
４ コンタクト
５ 第１バリア導体膜
６ 第１ライナー膜
７ 第２層間絶縁膜
８ 第１配線溝
９ 第２バリア導体膜
１０ 第２ライナー膜
１１ 第３層間絶縁膜
１２ ビア
１３ 第２配線溝
１４ 第３バリア導体膜
２０ 下位配線
２０ａ 下位基幹配線
２１ 上位配線
２１ａ 上位基幹配線
２１ｂ 配線端子
２２ 素子分離領域
２３ 擬似残膜
５１ 電子線式検査装置
５２ 電子銃
５３ 試料
５４ リターディング電極
５５ 検出器
５６ 信号検出系制御部
５７ 電極
５８ データ管理部
５９ 画像処理部
６０ 測定値記憶部
６１ 階調値記憶部
６２ 電子光学系
６３ アノード電極
６４ 引き出し電極
６５ コンデンサレンズ
６６ 入射電子
６７ ブランキング偏向器
６８ 絞り
６９ Ｅ×Ｂ偏向器
７１ 走査偏向器
７２ 対物レンズ
７３ 高さセンサ
７４ ＸＹステージ
７５ ウェーハホルダ
７６ ステージ
７７ 光源
７８ 光学レンズ
７９ ＣＣＤカメラ
８０ ブランキング制御部
８１ ビーム偏向補正部
８２ 電子光学系制御部
８３ 高さ検出系
８４ ステージ制御部
８５ 制御系
８６ 演算部
８７ 欠陥判定部
８８ 画面表示
８９ 電気的特性測定装置
９０ 断面解析装置
９１ 真空排気系
９２ ウェーハカセット
９３ ウェーハローダ
９４ ウェーハ搬送系
Ｍ１，Ｍ２ 配線
Ｐ１ コンタクトプラグ
Ｐ２，Ｐ２ａ，Ｐ３ ビアプラグ
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体製品の製造過程において実施するコンタクトプラグまたはビアプラグの欠陥の検出工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば既知の複数種類の欠陥の抵抗または既知の複数種類のウェルの容量および接合の抵抗が形成された標準ウェーハを用いて、その二次電子画像から検査装置の感度を較正する方法、ならびに上記標準ウェーハの二次電子画像から、被検査ウェーハの欠陥の抵抗値または残膜厚を非破壊で推定する方法が特開２００４−３１９７２１号公報（特許文献１）に開示されている。
【０００３】
また、半導体ウェーハ上に回路パターンとともに所定寸法の作り込み欠陥からなる欠陥検査パターンを形成し、回路パターンの欠陥検査に先立って欠陥検査パターンを検出し、その検出結果に基づいて検査感度の調整を行う検査方法が特開２００６−２２６７９２号公報（特許文献２）に開示されている。
【特許文献１】特開２００４−３１９７２１号公報（段落［００１４］、図７）
【特許文献２】特開２００６−２２６７９２号公報（段落［００１８］〜［００１９］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、半導体装置の微細化により、半導体装置に形成されたプラグの電気的欠陥は完全な非導通欠陥または短絡欠陥だけではなく、例えばプラグとその下層とが“微妙”な電気的接続状態となる半非導通欠陥または半短絡欠陥等が増加している。これらの半非導通欠陥または半短絡欠陥等は半導体デバイスの動作マージン不良に影響を与える可能性があることから、半導体装置の製造過程において、半非導通欠陥または半短絡欠陥等を検出することが重要となっている。
【０００５】
ところで、非導通欠陥または短絡欠陥の検出には、例えば上記特許文献１に記載された電子線式検査装置を用いることができる。この検査装置では、比較する２つのパターンの二次電子の電位コントラストに差異が表れることにより欠陥が指摘できるので、微弱な電位コントラストしか得られない場合であっても、非導通欠陥または短絡欠陥の欠陥箇所を検出することが可能である。また、例えばプラグとその下層との接続状態を検査する場合、検査ウェーハの他に、プラグとその下層との間に残る絶縁膜が互いに異なる複数の欠陥を有する標準ウェーハを用意し、この標準ウェーハで得られる欠陥の電位コントラストを利用して、検査ウェーハにおける欠陥の電位コントラストの検出感度を較正している。これにより、検査ウェーハにおける非導通欠陥または短絡欠陥の欠陥箇所を正確に特定することができ、また欠陥箇所のプラグとその下層との間の電気抵抗値を推定することが可能となる。
【０００６】
しかしながら、上記標準ウェーハでは、プラグとその下層との間に残る絶縁膜の厚さを制御することが難しいことから、必ずしも所望する厚さの絶縁膜は形成されていない。そのため、前述した半非導通欠陥または半短絡欠陥等においては、上記標準ウェーハを利用して検査ウェーハにおける欠陥の電位コントラストの検出感度を較正しても、欠陥箇所を正確に特定することが難しく、また欠陥箇所のプラグとその下層との間の電気抵抗値等を推定することが難しい。
【０００７】
実際に、本発明者は、図２８に示すビアプラグＰ３において、微妙な電気的接続不良を人工的に再現するために、原子層堆積装置（ＡＬＤ：Atomic Layer Deposition）を用いて、図２９に示すようにビアプラグのエッチングを行った後に数原子層の絶縁材料で被覆した擬似残膜２３を際膜する方法（擬似残膜手法）を検討したが、成膜時間の制御が非常に困難であり、膜厚ばらつきも存在した。また、１箇所のビアプラグＰ３にのみ、この擬似残膜２３を作製するためのフォトマスクを１枚追加しなければならなかった。かつ、そのフォトマスクの高度な重ね合わせ精度も要求された。
【０００８】
本発明の目的は、電子線式検査装置を用いて、半導体装置において発生するプラグの欠陥による電気的接続不良を精度よく検出し、欠陥の種類や電気抵抗値等を推定することのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明の半導体装置の製造方法は、下位配線、プラグおよび上位配線をＸ方向に鎖状に配置した鎖状構造パターンから構成され、Ｘ方向の一方の端部に位置する下位基幹配線から下位配線および上位配線へ電子が供給される接続配線部と、下位配線、プラグおよび上位配線をＸ方向に鎖状に配置した鎖状構造パターンから構成され、下位配線および上位配線へ電子が供給されない非接続配線部とを有し、接続配線部と非接続配線部とがＹ方向に繰り返し配置された較正試料を準備する工程と、較正試料に二次電子を照射して、較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、較正試料の作り込み欠陥の電気抵抗値を測定する工程と、較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、較正試料の作り込み欠陥の階調値、電気抵抗値および間隙寸法を記憶する工程と、検査試料に二次電子を照射して、検査試料の欠陥の電位コントラストの階調値を取得する工程と、検査試料の欠陥の階調値に最も近い較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、検査試料の欠陥の階調値と較正試料の作り込み欠陥の階調値との格差を補間し、検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とからなる検査工程を含み、上記較正試料の作り込み欠陥は、下位配線を削除、追加または縮小、あるいはプラグの径を縮小することにより形成されるものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
較正試料に、“微妙”な電気的接続状態となるプラグの種々の作り込み欠陥、例えば半非導通欠陥や半短絡欠陥等を人工的に形成し、電子線式検査装置において種々の作り込み欠陥に対する二次電子の電位コントラストを取得することにより、較正試料の作り込み欠陥において得られたデータを基にして、製品等の検査試料に発生するプラグの欠陥による電気的接続不良を精度よく検出し、欠陥の種類や電気抵抗値等を推定することができる。
【発明を実施するための最良の形態】
【００１４】
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】
また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、本実施の形態において、ウェーハと言うときは、Ｓｉ（Silicon）単結晶ウェーハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウェーハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。また、本実施の形態においては、配線パターンが鎖状に配置される方向に沿った方向をＸ方向とし、そのＸ方向と垂直な方向をＹ方向とする。
【００１７】
また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
本発明による実施の形態では、プラグの欠陥による電気的接続不良を再現する種々作り込み欠陥を備える鎖状構造パターンを較正試料に形成した。まず、図１〜図１５を用いて、較正試料に形成した作り込み欠陥およびその二次電子画像の電位コントラストについて説明する。図１は本実施の形態による鎖状構造パターンの一例を示す要部断面図、図２および図３はそれぞれ本実施の形態による欠陥のない正常鎖状構造パターンの概略構造図および二次電子画像、図４および図５はそれぞれ本実施の形態による完全非導通欠陥の鎖状構造パターンの概略構造図および二次電子画像、図６および図７はそれぞれ本実施の形態による完全短絡欠陥の鎖状構造パターンの概略構造図および二次電子画像、図８および図９はそれぞれ本実施の形態による半非導通欠陥の鎖状構造パターンの概略構造図および二次電子画像、図１０および図１１はそれぞれ本実施の形態による半短絡欠陥の鎖状構造パターンの概略構造図および二次電子画像、図１２および図１３はそれぞれ本実施の形態による細線状半短絡欠陥の鎖状構造パターンの概略構造図および二次電子画像、図１４および図１５はそれぞれ本実施の形態による先細りビアプラグの半非導通欠陥の鎖状構造パターンの概略構造図および二次電子画像である。
【００１９】
図１は、本実施の形態による鎖状構造パターンを示す要部断面図であり、一例として作り込み欠陥が半非導通欠陥である鎖状構造パターンの要部断面図を示している。
【００２０】
鎖状構造パターンは、第１層目の配線Ｍ１、ビアプラグＰ２および第２層目の配線Ｍ２からなる鎖状構造配線と、例えばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウェーハ）１および鎖状構造配線の端部の一方に位置する第１層目の配線Ｍ１に接続するコンタクトプラグＰ１とから構成される。本実施の形態では、第１層目の配線Ｍ１をシングルダマシン法により形成された銅配線、第２層目の配線Ｍ１をデュアルダマシン法により形成された銅配線を例示する。
【００２１】
半導体基板１の表面側にｐ型の導電性を示す半導体領域２が形成されており、さらに半導体基板１の表面上に第１層間絶縁膜３が形成されている。この第１層間絶縁膜３には、半導体基板１（半導体領域２）に接する一つのコンタクト４が形成されており、コンタクト４の内壁に沿って第１バリア導体膜５が形成され、コンタクト４の内部にコンタクトプラグＰ１が埋め込まれている。第１層間絶縁膜３は、例えばアンドープケイ酸塩ガラス（Undoped Silicate Glass）膜、第１バリア導体膜５は、例えばチタン膜および窒化チタン膜を下層から順に堆積した積層膜、コンタクトプラグＰ１は、例えばタングステン膜からなる。
【００２２】
第１層間絶縁膜３上には、例えば厚さ５０ｎｍ程度の第１ライナー膜６が形成され、第１ライナー膜６上には第２層間絶縁膜７が形成されている。第１ライナー膜６および第２層間絶縁膜７には第１配線溝８が形成されており、この第１配線溝８の内壁に沿って第２バリア導体膜９が形成され、第１配線溝８の内部に第１層目の配線Ｍ１が埋め込まれている。第１ライナー膜６は、例えばＳｉＣＮ膜、第２層間絶縁膜７は、例えばＳｉＯＣ膜、第２バリア導体膜９は、例えば窒化タンタル膜、タンタル膜および銅膜を下層から順に堆積した積層膜、配線Ｍ１は、例えば銅膜からなる。コンタクトプラグＰ１は、鎖状構造配線の端部の一方に位置する第１層目の配線Ｍ１に接続されている。
【００２３】
第１層目の配線Ｍ１および第２層間絶縁膜７上には、例えば厚さ６０ｎｍ程度の第２ライナー膜１０が形成され、第２ライナー膜１０上には第３層間絶縁膜１１が形成されている。第２ライナー膜１０および第３層間絶縁膜１１の下部にはビア１２が形成され、さらに第３層間絶縁膜１１の上部にはビア１２に繋がる第２配線溝１３が形成されており、これらビア１２と第２配線溝１３の内壁に沿って第３バリア導体膜１４が形成され、ビア１２と第２配線溝１３の内部に第２層目の配線Ｍ２が埋め込まれている。すなわち、第１層目の配線Ｍ１と第２層目の配線Ｍ２とを接続するビアプラグＰ２は第２層目の配線Ｍ２と一体に形成される。第２ライナー膜１０は、例えば厚さ３０ｎｍ程度のＳｉＣＮ膜および厚さ３０ｎｍ程度のＳｉＣＯ膜を下層から順に堆積した積層膜、第３層間絶縁膜１１は、例えばＳｉＯＣ膜、第３バリア導体膜１４は、例えば窒化タンタル膜、タンタル膜および銅膜を下層から順に堆積した積層膜、配線Ｍ２は、例えば銅膜からなる。
【００２４】
なお、本実施の形態では、第１層目の配線Ｍ１をシングルダマシン法により形成された銅配線、第２層目の配線Ｍ２をデュアルダマシン法により形成された銅配線を例示したが、これに限定されるものではない。例えば第２層目の配線Ｍ２をシングルダマシン法により形成してもよく、また、第１層目の配線Ｍ１および第２層目の配線Ｍ２をアルミニウム膜により構成することもできる。さらに、本実施の形態では、鎖状構造パターンを第１層目の配線Ｍ１および第２層目の配線Ｍ２により形成したが、使用する配線層はこれに限定されるものではなく、例えば第２層目の配線と第３層目の配線により鎖状構造パターンを形成してもよく、または３層目より上層の配線を使用することもできる。
【００２５】
また、以下の図２〜図１５を用いた説明においても、下位配線および下位基幹配線を第１層目の配線で構成し、上位配線および上位基幹配線を第２層目の配線で構成した鎖状構造パターンを例示するが、前述したように、第１層目の配線および第２層目の配線に限定されるものではない。
【００２６】
図２は、本実施の形態による較正試料に搭載された欠陥のない正常鎖状構造パターンの概略構造図であり、（ａ）は下位配線および上位配線の平面図、（ｂ）はコンタクトプラグにより接地された接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｃ）は接地されない非接地配線部のＸ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）、（ｄ）は接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＣ−Ｃ′線における断面図）、（ｅ）は非接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＤ−Ｄ′線における断面図）である。図３は、本実施の形態による電子線式検査装置を用いて得られた欠陥のない正常鎖状構造パターンの二次電子画像である。
【００２７】
図２（ａ）、（ｂ）および（ｃ）に示すように、下位基幹配線２０ａおよび上位基幹配線２１ａはＹ方向に沿って形成されており、半導体基板１（半導体領域２）はコンタクトプラグＰ１を介して下位基幹配線２０ａに接続され、下位基幹配線２０ａは下位配線２０、あるいはビアプラグＰ２を介して上位基幹配線２１ａまたは上位配線２１に接続されている。
【００２８】
図２（ｂ）および（ｄ）に示すように、接地配線部は、半導体基板１（半導体領域２）、コンタクトプラグＰ１、下位基幹配線２０ａ、下位配線２０、ビアプラグＰ２（第１プラグ）および上位配線２１と接続され、その後、上位配線２１、ビアプラグＰ２（第２プラグ）、下位配線２０、ビアプラグＰ２（第２プラグ）および上位配線２１の接続が繰り返される鎖状構造となっている。
【００２９】
また、図２（ｃ）および（ｅ）に示すように、非接地配線部は、上位配線２１、ビアプラグＰ２（第２プラグ）、下位配線２０、ビアプラグＰ２（第１プラグ）および上位配線２１の接続が繰り返される鎖状構造となっており、下位基幹配線２０ａおよび上位基幹配線２１ａには接続されていない。すなわち、非接地配線部は電気的に非接地の構造である。また、下位基幹配線２０ａおよび上位基幹配線２１ａとは反対側の端部には上部配線２１と同層からなる配線端子２１ｂが形成されている。
【００３０】
このような正常鎖状構造パターンでは、図３に示すように、上位基幹配線２１ａおよび接地配線部が明るく、非接地配線部が暗い二次電子画像が得られる。接地配線部では、二次電子が放出されても、コンタクトプラグＰ１を経由して半導体基板１（半導体領域２）から電子が供給され続けるので、上位配線２１が帯電せず、明るい二次電子画像が観察される。これに対して非接地配線部では、二次電子が放出されて、次第に上位配線２１が正に帯電することにより、暗い二次電子画像が観察される。
【００３１】
図４は、本実施の形態による較正試料に搭載された完全非導通鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は非接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）である。図５は、本実施の形態による電子線式検査装置を用いて得られた完全非導通鎖状構造パターンの二次電子画像である。
【００３２】
図４に示すように、完全非導通鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、接地配線部の下位配線２０の一箇所（Ａ−Ａ′線とＢ−Ｂ′線との接地配線部におけるＸＹ交点）が削除されている。
【００３３】
このような完全非導通鎖状構造パターンでは、図５に示すように、接地配線部の削除された下位配線２０から、上位基幹配線２１ａと反対側の上位配線２１が暗い電位コントラストとなって二次電子画像に表れる。すなわち、接地配線部の下位配線２０の一箇所を削除することにより、完全非導通の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、非接地配線部の二次電子画像は暗い電位コントラストで表れるため、非接地配線部の下位配線２０を一箇所削除しても完全非導通の作り込み欠陥を電位コントラスト欠陥として顕在化することができないので、完全非導通の作り込み欠陥には接地配線部の下位配線２０を用いる。
【００３４】
図６は、本実施の形態による較正試料に搭載された完全短絡鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は非接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）、（ｅ）は非接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＣ−Ｃ′線における断面図）である。図７は、本実施の形態による電子線式検査装置を用いて得られた完全短絡鎖状構造パターンの二次電子画像である。
【００３５】
図６に示すように、完全短絡鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、非接地配線部の下位配線２０の一箇所（Ａ−Ａ′線とＢ−Ｂ′線との非接地配線部におけるＸＹ交点）が削除され、かつ削除された非接地配線部の下位配線２０とＹ方向に隣接する一方の接地配線部の下位配線２０が、削除された非接地配線部の下位配線２０の領域にまで所定の長さで追加形成され、この非接地配線部に追加形成された接地配線部の下位配線２０の部分がビアプラグＰ２（第１プラグ）を介して非接地配線部の上位配線２１に接続されている。追加形成された接地配線部の下位配線２０とビアプラグＰ２との間の電気抵抗値は約１０２〜１０３Ωである。
【００３６】
このような完全短絡鎖状構造パターンでは、図７に示すように、削除された非接地配線部の下位配線２０の領域に追加形成された接地配線部の下位配線２０から、上位基幹配線２１ａと反対側の上位配線２１が明るい電位コントラストとなって二次電子画像に表れる。すなわち、削除された非接地配線部の下位配線２０の領域に接地配線部の下位配線２０を追加形成することにより、完全短絡の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、接地配線部の二次電子画像は明るい電位コントラストで表れるため、接地配線部の下位配線２０を一箇所削除し、ここに非接地配線部の下位配線２０を追加形成しても完全短絡の作り込み欠陥を電位コントラスト欠陥として顕在化することができないので、完全短絡の作り込み欠陥には非接地配線部の下位配線２０を用いる。
【００３７】
図８は、本実施の形態による較正試料に搭載された半非導通鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）である。図９は、本実施の形態による電子線式検査装置を用いて得られた半非導通鎖状構造パターンの二次電子画像である。
【００３８】
図８に示すように、半非導通鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、接地配線部の一箇所の下位配線２０において、下位基幹配線２０ａと反対側の一部が削除されて、接地配線部の一箇所の下位配線２０が接地配線部の他の箇所の下位配線２０よりもＸ方向に短く（図８では、短くした距離をαで記載）形成されている。その結果、この短い下位配線２０の端部とビアプラグＰ２（第１プラグ）とが微妙に接触する。ここで下位配線２０とビアプラグＰ２とが“微妙”に接触するとは、完全非導通または完全導通以外の接続状態を言い、例えば下位配線２０とビアプラグＰ２とが完全非導通の場合は、両者間の電気抵抗値は約１０１１〜１０１２Ω、下位配線２０とビアプラグＰ２とが完全導通の場合は、両者間の電気抵抗値は約１０２〜１０３Ωであるが、下位配線２０とビアプラグＰ２とが“微妙”に接触する場合は、両者間の電気抵抗値は約１０８〜１０９Ωの範囲の抵抗を有する。
【００３９】
このような半非導通鎖状構造パターンでは、図９に示すように、接地配線部の短くした下位配線２０から、上位基幹配線２１ａと反対側の上位配線２１が、薄暗い電位コントラストとなって二次電子画像に表れる。すなわち、ビアプラグＰ２と微妙に接続する短い下位配線２０を接地配線部に形成することにより、半非導通の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、非接地配線部の二次電子画像は暗い電位コントラストで表れるため、非接地配線部の下位配線２０の一箇所を短くしても半非導通欠陥の作り込み欠陥を電位コントラスト欠陥として明確に顕在化することができないので、半非導通の作り込み欠陥には接地配線部の下位配線２０を用いる。
【００４０】
図１０は、本実施の形態による較正試料に搭載された半短絡鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は非接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は非接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）である。図１１は、本実施の形態による電子線式検査装置を用いて得られた半短絡鎖状構造パターンの二次電子画像である。
【００４１】
図１０に示すように、半短絡鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、非接地配線部の下位配線２０の一箇所（Ａ−Ａ′線とＢ−Ｂ′線との非接地配線部におけるＸＹ交点）が削除され、かつ削除された非接地配線部の下位配線２０とＹ方向に隣接する一方の接地配線部の下位配線２０に、所定の長さで、かつ所定の幅で、削除された非接地配線部の下位配線２０の方向へ伸びる部位（図１０では、Ｙ方向へ伸びる長さをβで記載）が追加形成されている。その結果、この追加形成された接地配線部の下位配線２０と非接地配線部の削除された下位配線２０上に位置するビアプラグＰ２（第１プラグ）とが微妙に接触する。追加形成された接地配線部の下位配線２０とビアプラグＰ２との間の電気抵抗値は約１０８〜１０９Ωである。
【００４２】
このような半短絡鎖状構造パターンでは、図１１に示すように、接地配線部の下位配線２０に追加形成された部分の端部と“微妙”に接触するビアプラグＰ２に接続される非接地配線部の上位配線２１から、上位基幹配線２１ａと反対側の上位配線２１が、薄明るい電位コントラストとなって二次電子画像に表れる。すなわち、削除された非接地配線部の下位配線２０の方向へ伸びて、非接地配線部のビアプラグＰ２と“微妙”に接触する下位配線２０を接地配線部に追加形成することにより、半短絡の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、接地配線部の二次電子画像は明るい電位コントラストで表れるため、接地配線部の下位配線２０を一箇所削除し、削除された接地配線部の下位配線２０の方向へ伸びる下位配線２０を非接地配線部に追加形成しても半短絡の作り込み欠陥を電位コントラスト欠陥として明確に顕在化することができないので、半短絡の作り込み欠陥には非接地配線部の下位配線２０を用いる。
【００４３】
図１２は、本実施の形態による較正試料に搭載された細線状の半短絡鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は非接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）である。図１３は、本実施の形態による電子線式検査装置を用いて得られた細線状の半短絡鎖状構造パターンの二次電子画像である。
【００４４】
図１２に示すように、細線状の半短絡鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、非接地配線部の下位配線２０の一箇所が削除され、かつ削除された非接地配線部の下位配線２０に隣接する下位基幹配線２０ａと反対側の非接地配線部の下位配線２０（Ａ−Ａ′線とＢ−Ｂ′線との非接地配線部におけるＸＹ交点）と、この非接地配線部の下位配線２０とＹ方向に隣接する一方の接地配線部の下位配線２０とが幅γの追加された下位配線２０により接続されている。
【００４５】
このような細線状の半短絡鎖状構造パターンでは、図１３に示すように、削除された非接地配線部の下位配線２０から、上位基幹配線２１ａと反対側の上位配線２１が薄明るい電位コントラストとなる。すなわち、削除された非接地配線部の下位配線２０に隣接する下位基幹配線２０ａと反対側の非接地配線部の下位配線２０と、この非接地配線部の下位配線２０とＹ方向に隣接する接地配線部の下位配線２０とを接続することにより、細線状の半短絡の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、非接地配線部の下位配線２０の一箇所を削除せずに、接地配線部の下位配線２０の一箇所を削除すると、Ａ−Ａ′線とＢ−Ｂ′線とのＸＹ交点で追加される下位配線２０は、接地配線部から非接地配線部へ伸びるＹ方向に細線状の半短絡が発生するように追加されなければならない。しかし、この場合は、非接地配線部の１列全てが薄明るい電位コントラストとして二次電子画像に取得されるため、電位コントラストが変化する箇所が表れにくくなる。従って、非接地配線部の下位配線２０の一箇所を削除する。
【００４６】
図１４は、本実施の形態による較正試料に搭載された先細りビアプラグによる半非導通鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線およびビアプラグの平面図、（ｃ）は先細りビアプラグを含む接地配線部のＸ方向の断面図（（ａ）のＡ−Ａ′線における断面図）、（ｄ）は先細りビアプラグを含む接地配線部の上位配線と下位配線とが接続された部分を示すＹ方向の断面図（（ａ）のＢ−Ｂ′線における断面図）である。図１５は、本実施の形態による電子線式検査装置を用いて得られた半非導通鎖状構造パターンの二次電子画像である。
【００４７】
図１４に示すように、半非導通鎖状構造パターンの基本的な構造は、前述した欠陥のない正常鎖状構造パターンと同じであるが、接地配線部の一箇所のビアプラグＰ２ａ（第１プラグ）を他のビアプラグＰ２よりも細く（図１４では、細いビアプラグＰ２ａの径をδで記載）形成して、細いビアプラグＰ２ａと接地配線部の下位配線２０とを“微妙”に接触させる。細いビアプラグＰ２ａと下位配線２０との間の電気抵抗値は約１０８〜１０９Ωである。なお、コンタクトまたはビアをドライエッチング法により形成すると、一般にはコンタクトまたはビアの径は徐々に細くなり先細り形状となる。図１４で示した細いビアプラグＰ２ａの径δは、最上部におけるサイズを示す。
【００４８】
このような先細りビアプラグＰ２ａによる半非導通鎖状構造パターンでは、図１５に示すように、接地配線部の下位配線２０と “微妙”に接触する先細りビアプラグＰ２ａが接続する接地配線部の上位配線２１から上位基幹配線２１ａと反対側の上位配線２１が薄暗い電位コントラストとなって二次電子画像に表れる。すなわち、先細りビアプラグＰ２ａを形成することにより、半非導通の作り込み欠陥を較正試料内に人工的に作り出すことができる。なお、非接地配線部の二次電子画像は、暗い電位コントラストで表れるため、非接地配線部の下位配線２０に先細りビアプラグＰ２ａを接触させても、先細りビアプラグＰ２ａによる半非導通の作り込み欠陥を電位コントラスト欠陥として明確に顕在化することができないので、先細りビアプラグＰ２ａによる半非導通の作り込み欠陥には接地配線部の下位配線２０に接続するビアプラグＰ２ａを用いる。
【００４９】
このように、二次電子画像に電位コントラストで表すことのできる完全非導通、完全短絡、半非導通および半短絡の作り込み欠陥を容易に較正試料に形成することができる。
【００５０】
なお、前述した作り込み欠陥は、第１層目の配線Ｍ１、ビアプラグＰ２および第２層目の配線Ｍ２から構成される鎖状構造パターンを例示し、ビアプラグＰ２の検査工程に適用する場合について説明したが、これに限定されるものではなく、例えばコンタクトプラグＰ１の検査工程にも適用することができる。図１６に、本実施の形態による半非導通構造パターンの作り込み欠陥の他の例を示す。ここでは、コンタクトプラグの検査工程に本願発明を適用した場合を説明しており、例えば半導体基板１（半導体領域２）、コンタクトプラグＰ１から構成されるコンタクトプラグ構造パターンを形成する。半導体基板１（半導体領域２）または素子分離領域２２をシフトさせることにより、コンタクトプラグＰ１と半導体基板１（半導体領域２）とが“微妙”に接続する構造として、コンタクトプラグＰ１の“微妙”な電気的接続不良を人工的に作り出すことができる。
【００５１】
さらに、コンタクトプラグの検査工程には、前記図１６に示した半非導通構造パターンの作り込み欠陥のみではなく、完全非導通構造パターン、完全短絡構造パターンおよび半短絡構造パターンの作り込み欠陥を作り出すことができる。図１７に、本実施の形態による完全非導通構造パターンの作り込み欠陥の概略構造図（（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における要部断面図）、図１８に、本実施の形態による完全短絡構造パターンの作り込み欠陥の概略構造図（（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における要部断面図）、図１９に、本実施の形態による半非導通構造パターンの作り込み欠陥の概略構造図（（ａ）および（ｃ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ｃ）のＢ−Ｂ′線における要部断面図）、図２０に、本実施の形態による半短絡構造パターンの作り込み欠陥の概略構造図（（ａ）および（ｃ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ｃ）のＢ−Ｂ′線における要部断面図）を示す。
【００５２】
完全非導通コンタクトプラグにおける作り込み欠陥は、図１７に示すように、正常な構造であれば半導体基板１（半導体領域２）と接続するコンタクトプラグＰ１の下部の全部を素子分離上に形成することにより実現することができる。また、完全短絡コンタクトプラグにおける作り込み欠陥は、図１８に示すように、正常な構造であれば素子分離上に形成されるコンタクトプラグＰ１の下部の全部を、素子分離を形成せずに、半導体基板１（半導体領域２）に接続することにより実現することができる。また、半非導通コンタクトプラグにおける作り込み欠陥は、図１９に示すように、正常な構造であれば半導体基板１（半導体領域２）と接続するコンタクトプラグＰ１の下部の一部を素子分離上に形成することにより実現することができる（図１９中のε１は作り込み欠陥部分の素子分離の長さを示し、ε２は作り込み欠陥部分の半導体領域２の長さを示す。）。また、半短絡コンタクトプラグにおける作り込み欠陥は、図２０に示すように、正常な構造であれば素子分離上に形成されるコンタクトプラグＰ１の下部の一部を半導体基板１（半導体領域２）に接続することにより実現することができる（図２０中のζ１は作り込み欠陥部分の半導体領域２の長さを示し、ζ２は作り込み欠陥部分の素子分離の長さを示す。）。
【００５３】
また、作り込み欠陥を形成する較正試料は、較正用半導体ウェーハに形成してもよく、あるいは製品用半導体ウェーハに形成してもよい。製品用半導体ウェーハに較正試料を形成する場合は、製品チップに隣接して配置されるＴＥＧチップやスクライブ領域等に形成される。
【００５４】
次に、図２１〜図２７を用いて、検査試料および前述した作り込み欠陥を搭載した較正試料における電気的接続不良を電子線式検査装置で感度よく検出する方法について説明する。図２１は本実施の形態による電子線式検査装置の概略図、図２２は本実施の形態による各種鎖状構造パターンの作り込み欠陥の各種データを取得する工程図、図２３は本実施の形態による電子線式検査装置により得られた半非導通鎖状構造パターンの二次電子画像の一例、図２４は本実施の形態による半非導通鎖状構造パターンの階調値の一例を示すグラフ図および作り込み欠陥の断面図、図２５は本実施の形態による完全非導通構造パターンの作り込み欠陥の階調値の一例を示すグラフ図および作り込み欠陥の断面図、図２６は本実施の形態による欠陥の種類、間隙寸法および電気抵抗値を推定する工程図、図２７は本実施の形態による欠陥分類方法の説明に用いる電位コントラストおよび階調値の一例を示すグラフ図である。
【００５５】
まず、本実施の形態による電子線式検査装置について図２１を用いて説明する。図中、５１は電子線式検査装置、５２は電子銃、５３は試料、５４はリターディング電極、５５は検出器、５６は信号検出系制御部、５７は電極、５８はデータ管理部、５９は画像処理部、６０は測定値記憶部、６１は階調値記憶部、６２は電子光学系、６３はアノード電極、６４は引き出し電極、６５はコンデンサレンズ、６６は入射電子、６７はブランキング偏向器、６８は絞り、６９はＥ×Ｂ偏向器、７１は走査偏向器、７２は対物レンズ、７３は高さセンサ、７４はＸＹステージ、７５はウェーハホルダ、７６はステージ、７７は光源、７８は光学レンズ、７９はＣＣＤカメラ、８０はブランキング制御部、８１はビーム偏向補正部、８２は電子光学系制御部、８３は高さ検出系、８４はステージ制御部、８５は制御系、８６は演算部、８７は欠陥判定部、８８は画面表示、８９は電気的特性測定装置、９０は断面解析装置、９１は真空排気系、９２はウェーハカセット、９３はウェーハローダ、９４はウェーハ搬送系である。
【００５６】
図２１に示すように、電子線式検査装置５１に備わる電子銃５２からは１０ｋｅＶに加速された入射電子（１次電子）が直下に配置した試料５３、例えば半導体ウェーハに向かって入射されるが、入射時の試料５３の表面への電子線損傷を避けるため、試料５３の表面にはリターディング電源５４により負電圧（−９．７〜−７．０ｋｅＶ）が印加されている。そのため、入射電子は試料５３の表面近傍で減速され、０．３〜３．０ｋｅＶの照射エネルギーが試料５３の表面に入射される構成となっている。試料５３の表面の電子線電流値は３０〜１５０ｎＡの範囲で設定することができる。
【００５７】
上記の照射エネルギーで入射電子が試料５３の表面に照射されると試料５３の表面からは二次電子が発生する。検出器５５は二次電子を捕獲し、信号検出系制御部５６で電気信号に変換された形で処理される。また、二次電子を捕獲しやすいように試料５３の直上に設けた電極５７に正電圧を印加することによって二次電子を検出器５５側に引っ張り出したり、逆に電極５７に負電圧を印加することによって二次電子を試料５３の表面側に押し戻したりすることもできる。電極５７には、−６．０〜＋６．０ｋｅＶの電圧を印加することができる構造とした。
【００５８】
検出器５５から伝送された信号検出系制御部５６の信号は制御系を経由し、データ管理部５８に伝送される。このデータ管理部５８の画像処理部５９において二次電子信号の画像処理が行われると同時に階調値が伝送され、記憶される。このとき、階調値は０（黒）から２５５（白）までの値が記憶される。
【００５９】
一方、ブロック図に示すように、予め同じ試料５３の欠陥箇所を電気的特性装置で測定した値が測定値記憶部６０に伝送されている。また、予め同じ試料５３の欠陥箇所を断面解析装置で測定した値も測定値記憶部６０に伝送されている。これにより、欠陥箇所の階調値、電気的特性および寸法値等が一つの欠陥箇所に対するデータとして電子線式検査装置５１の階調値記憶部６１および測定値記憶部６０に記憶される。
【００６０】
次に、各種鎖状構造パターンの作り込み欠陥の各種データの取得手順について説明する。図２２は、各種鎖状構造パターンの作り込み欠陥の二次電子画像を取得し（工程Ａ１）、欠陥箇所の階調値を画像処理部を通して階調値記憶部に記憶する（工程Ａ２）とともに、電気的特性装置で測定した欠陥箇所の電気的抵抗値と断面解析装置で測定した欠陥箇所の寸法値とを測定値記憶部に記憶する（工程Ａ３〜Ａ５）までの手順を示している。
【００６１】
まず、工程Ａ１では、電子線式検査装置を用いて較正試料の作り込み欠陥の二次電子画像を取得する。較正試料には、完全非導通構造パターン、完全短絡構造パターン、半非導通構造パターン、半短絡構造パターン、細線状の半短絡構造パターンおよび先細りビアプラグによる非導通構造パターンの作り込み欠陥が形成されており、さらに非導通構造パターンではα値が互いに異なる複数パターンの作り込み欠陥、非短絡構造パターンではβ値が互いに異なる複数パターンの作り込み欠陥、細線状の半短絡構造パターンではγ値が互いに異なる複数パターンの作り込み欠陥、先細りビアプラグによる非導通構造パターンではδ値が互いに異なる複数パターンの作り込み欠陥が形成されている。それぞれの作り込み欠陥箇所に電子線式検査装置のステージが移動してそれぞれの二次電子画像を取得することができる。または、作り込み欠陥の箇所を検査領域に設定してから電子線式検査装置で検査領域を検査し、作り込み欠陥を検出してから二次電子画像を取得することもできる。
【００６２】
図２３に、電子線式検査装置により得られた半非導通鎖状構造パターンの二次電子画像の一例を示す。正常な接地配線部では上位配線は明るい電位コントラストとなり、正常な非接地配線部では上位配線は暗い電位コントラストとなって表れるが、半非導通の作り込み欠陥を有する接地配線部では、半非導通の作り込み欠陥から上位基幹配線と反対側の上位配線が薄暗い電位コントラストとなる。
【００６３】
次に、工程Ａ２では、取得した各種作り込み欠陥の二次電子画像の階調値を電子線式検査装置の階調値記憶部に記憶する。二次電子画像の階調値の一例として、半非導通鎖状構造パターンの階調値を図２４に示す。図２４は、半非導通鎖状構造パターンの階調値の一例を示すグラフ図および作り込み欠陥の断面図であり、（ａ）は下位配線とビアプラグとの間隙α値がｔ１ｎｍ、電気抵抗値がＲ１Ωである半非導通の作り込み欠陥の場合、（ｂ）は下位配線とビアプラグとの間隙α値がｔ２（ｔ２＞ｔ１）ｎｍ、電気抵抗値がＲ２（Ｒ２＞Ｒ１）Ωである半非導通の作り込み欠陥の場合である。図２４に示す階調値の信号波形(1)〜(13)の測定箇所は、図２３に示す半非導通鎖状構造パターンの電位コントラストの(1)〜(13)のＡ−Ａ′線で測定した信号に対応しており、図２４の信号波形(7)が図２３のＡ−Ａ′線とＢ−Ｂ′線との交点に位置する作り込み欠陥の階調値に相当する。なお、比較のために、図２５に完全非導通構造パターンの階調値の一例を示すグラフ図および作り込み欠陥の断面図を示す。完全非導通の作り込み欠陥における下位配線とビアプラグとの電気抵抗値はＲ３（Ｒ３＞Ｒ２）Ωである。
【００６４】
図２４（ａ）に示すように、半非導通の作り込み欠陥の下位配線とビアプラグとの間隙ｔ１ｎｍが非常に近い場合は、階調値は例えば１７５となる。これに対して、図２４（ｂ）に示すように、半非導通の作り込み欠陥の下位配線とビアプラグとの間隙ｔ２ｎｍが上記間隙ｔ１ｎｍよりも大きい場合は、階調値は例えば１３０となる。さらに、図２５に示すように、非導通の作り込み欠陥の場合は、階調値は例えば７０となる。このように、電位コントラストの違いを階調値として表すことができる。
【００６５】
次に、工程Ａ３では、電気的特性測定装置を用いて較正試料の作り込み欠陥の電気抵抗値を測定する。電気的特性測定装置は、例えばそれぞれに電圧を印加することができる２本以上の探針を備えており、電圧−電流特性を測定することができる。例えば前述した図２３に示す半非導通鎖状構造パターンの場合は、半非導通の作り込み欠陥を中心としてＣ点およびＣ′点に探針を当て、印加した電圧値を変動させながら、そのときのＣ点−Ｃ′点間を流れる電流値を測定することによって、Ｃ点−Ｃ′点間の鎖状構造の電気抵抗値、すなわち半非導通の作り込み欠陥の電気抵抗値を測定することができる。ここで、可変電圧値として−２０〜＋２０ｍＶを、そのときの電流値から換算した鎖状構造のＣ点−Ｃ′点間の測定抵抗値として１０２Ω（正常箇所）〜１０１２Ω（完全非導通の欠陥箇所）を例示することができる。例えば前述した図２４（ａ）に示す半非導通の作り込み欠陥における電気抵抗値は約１０２〜１０３Ω、図２４（ｂ）に示す半非導通の作り込み欠陥における電気抵抗値は約１０８〜１０９Ω、図２５に示す完全非導通の作り込み欠陥における電気抵抗値は約１０１１〜１０１２Ωである。
【００６６】
次に、工程Ａ４では、透過型電子顕微鏡などの断面解析装置を用いて較正試料の作り込み欠陥の断面観察を行い、下位配線とビアプラグとの間隙寸法を測定する。例えば前述した図２３の鎖状構造の半非導通欠陥箇所であるＡ−Ａ′線とＢ−Ｂ′線との交点に存在する作り込み欠陥は、図２４（ａ）および（ｂ）に示す欠陥箇所の断面のように観察することができる。ここで、断面解析装置で測定した下位配線とビアプラグとの間隙寸法ｔ１ｎｍおよびｔ２ｎｍを測定し、測定値記憶部に間隙寸法値を伝送する。
【００６７】
工程Ａ３で得られた電気抵抗値および工程Ａ４で得られた間隙寸法のデータとは、工程Ａ５において測定値記憶部に伝送され、記憶される。また、測定値記憶部に伝送された電気抵抗値と間隙寸法に対応して階調値記憶部に記憶されている階調値も作り込み欠陥毎に対応付けられて処理を終了する。
【００６８】
以上の工程Ａ１〜Ａ５により、較正試料の作り込み欠陥の階調値、電気抵抗値および間隙寸法値が一つの作り込み欠陥に対するデータとして与えられる。これにより、例えば図２４（ａ）に示す半非導通の作り込み欠陥では、電子線式検査装置の階調値記憶部に階調値１７５、測定値記憶部に間隙ｔ１ｎｍおよび電気抵抗値Ｒ１Ωが記憶され、図２４（ｂ）に示す半非導通の作り込み欠陥では、電子線式検査装置の階調値記憶部に階調値１３０、測定値記憶部に間隙ｔ２ｎｍおよび電気抵抗値Ｒ２Ωが記憶され、図２５に示す完全非導通の作り込み欠陥では、電子線式検査装置の階調値記憶部に階調値７０、測定記憶部に電気抵抗値Ｒ３Ωが記憶される。
【００６９】
次に、検査試料を電子線式検査装置で検査し、前述した較正試料の作り込み欠陥の階調値を基に、検査試料の欠陥の種類、電気抵抗値および間隙寸法値を推定する手順について図２６を用いて説明する。
【００７０】
まず、工程Ｂ１では、電子線式検査装置で検査試料を検査し、検出した欠陥の二次電子画像を取得する。
【００７１】
次に、工程Ｂ２では、工程Ｂ１において検出した欠陥の階調値を測定する。
【００７２】
次に、工程Ｂ３では、測定した検査試料の欠陥の階調値に最も近い較正試料の作り込み欠陥の階調値を階調値記憶部から読み出し、同時にその読み出した階調値に対応付けられている電気抵抗値および間隙寸法の測定値を測定値記憶部より読み出す。
【００７３】
次に、工程Ｂ４では、電子線式検査装置の演算部において、検査試料の欠陥の階調値と、階調値記憶部に格納されていた作り込み欠陥の階調値のうちで最も近い階調値と比較し、その格差を補間して測定値記憶部に格納されていた対応する電気抵抗値と間隙寸法とを演算部において補間計算を実施した後、検査試料の欠陥の階調値に対する電気抵抗値および間隙寸法の推定値を得る。
【００７４】
次に、工程Ｂ５では、電子線式検査装置の画像処理部に伝送された二次電子画像データをもとに二次電子画像の階調値分布、特徴量から欠陥の種類を欠陥判定部にて判定する。以下に、同様の階調値が得られた場合の欠陥分類方法を説明する。図２７（ａ）は半非導通欠陥の電位コントラストおよび階調値であり、図２７（ｂ）は半短絡欠陥の電位コントラストおよび階調値である。図２７（ａ）に示す信号波形(7)が低くなる半非導通欠陥箇所の両隣に隣接する信号波形(6)と(8)は階調値７０程度の最低階調値であるのに対して、図２７（ｂ）に示す信号波形(8)が低くなる半短絡欠陥箇所の両隣に隣接する信号波形(7)と(9)は階調値２００程度の最高階調値である。従って、図２７（ａ）に示す二次電子画像データは半非導通欠陥、図２７（ｂ）に示す二次電子画像データは半短絡欠陥を表していると欠陥を分類することができる。
【００７５】
次に、工程Ｂ６では、電子線式検査装置の画面表示部において、欠陥判定部で判定された欠陥の種類、例えば完全非導通欠陥、完全短絡欠陥、半非導通欠陥、半短絡欠陥などの情報とともに、検出した検査試料の欠陥の二次電子画像、階調値、および推定された電気抵抗値および間隙寸法を画面上に表示して、処理を終了する。
【００７６】
以上の工程Ｂ１〜Ｂ６により、予め較正試料に搭載された各種作り込み欠陥により得られた階調値を階調値記憶部から読み出し、電気抵抗値および間隙寸法のデータを測定値記憶部から読み出し、電子線式検査装置で検出した検査試料の欠陥の階調値をもとに、検査試料のデータと較正試料のデータとの格差を補間することによって、検出した検査試料の欠陥の種類に加えて、電気抵抗値および間隙寸法の推定値が得られ、さらに画面表示することができる。
【００７７】
このように、本実施の形態によれば、較正試料に、微妙な電気的接続不良を人工的に再現することのできる種々の作り込み欠陥（例えば半非導通欠陥や半短絡欠陥等）が形成できるので、電子線式検査装置において種々の作り込み欠陥に対する二次電子の電位コントラストを取得し、較正試料のデータと検査試料のデータとの格差を補間することにより、検査試料において微妙な電気的接続不良を精度よく検出することができ、欠陥の種類の特定や、電気抵抗値および間隙寸法の推定を精度よく行うことができる。
【００７８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７９】
例えば、本実施の形態では、較正試料に形成した鎖状構造パターンに種々の構造の作り込み欠陥を搭載したが、これに限定されるものではなく、単一構造パターンに作り込み欠陥を搭載することもできる。例えば下位配線の位置をずらして、下位配線とビアプラグとの接触部の間隙寸法を調整することにより、半非導通欠陥の単一構造パターン作り込み欠陥を形成することができる。
【産業上の利用可能性】
【００８０】
本発明は、半導体装置の製造過程において行われるプラグとその下層との電気的接続状態を検査する工程に使用することができる。
【図面の簡単な説明】
【００８１】
【図１】本実施の形態による鎖状構造パターンの一例を示す要部断面図である。
【図２】本実施の形態による正常鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は（ａ）のＡ−Ａ′線における接地配線部の要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における非接地配線部の要部断面図、（ｄ）は（ａ）のＣ−Ｃ′線における要部断面図、（ｅ）はＤ−Ｄ′線における要部断面図である。
【図３】本実施の形態による正常鎖状構造パターンの二次電子画像の一例である。
【図４】本実施の形態による完全非導通欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図５】本実施の形態による完全非導通欠陥の鎖状構造パターンの二次電子画像の一例である。
【図６】本実施の形態による完全短絡欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における非接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図、（ｅ）は（ａ）のＣ−Ｃ′線における要部断面図である。
【図７】本実施の形態による完全短絡欠陥の鎖状構造パターンの二次電子画像の一例である。
【図８】本実施の形態による半非導通欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における接地配線部の要部断面図である。
【図９】本実施の形態による半非導通欠陥の鎖状構造パターンの二次電子画像の一例である。
【図１０】本実施の形態による半短絡欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における非接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１１】本実施の形態による半短絡欠陥の鎖状構造パターンの二次電子画像の一例である。
【図１２】本実施の形態による細線状半短絡欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線の平面図、（ｃ）は（ａ）のＡ−Ａ′線における非接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１３】本実施の形態による細線状半短絡欠陥の鎖状構造パターンの二次電子画像の一例である。
【図１４】本実施の形態による先細りビアプラグによる半非導通欠陥の鎖状構造パターンの概略構造図であり、（ａ）は上位配線および下位配線の平面図、（ｂ）は下位配線およびビアプラグの平面図、（ｃ）は（ａ）のＡ−Ａ′線における接地配線部の要部断面図、（ｄ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１５】本実施の形態による先細りビアプラグによる半非導通欠陥の鎖状構造パターンの二次電子画像の一例である。
【図１６】本実施の形態による半非導通構造パターンの作り込み欠陥部の要部断面図の他の例である。
【図１７】本実施の形態による完全非導通構造パターンの作り込み欠陥の概略構造図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１８】本実施の形態による完全短絡構造パターンの作り込み欠陥の概略構造図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｃ）は（ａ）のＢ−Ｂ′線における要部断面図である。
【図１９】本実施の形態による半非導通構造パターンの作り込み欠陥の概略構造図であり、（ａ）および（ｃ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ｃ）のＢ−Ｂ′線における要部断面図である。
【図２０】本実施の形態による半短絡構造パターンの作り込み欠陥の概略構造図であり、（ａ）および（ｃ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ′線における要部断面図、（ｄ）は（ｃ）のＢ−Ｂ′線における要部断面図である。
【図２１】本実施の形態による電子線式検査装置の概略図である。
【図２２】本実施の形態による各種鎖状構造パターンの作り込み欠陥の各種データを取得する手順を示す工程図である。
【図２３】本実施の形態による電子線式検査装置により得られた半非導通鎖状構造パターンの二次電子画像の一例である。
【図２４】本実施の形態による半非導通鎖状構造パターンの作り込み欠陥の階調値の一例を示すグラフ図および作り込み欠陥の断面図であり、（ａ）は下位配線とビアプラグとの間隙α値がｔ１ｎｍ、電気抵抗値がＲ１Ωである半非導通の作り込み欠陥の場合、（ｂ）は下位配線とビアプラグとの間隙α値がｔ２（ｔ２＞ｔ１）ｎｍ、電気抵抗値がＲ２（Ｒ２＞Ｒ１）Ωである半非導通の作り込み欠陥の場合である。
【図２５】本実施の形態による完全非導通構造パターンの階調値の一例を示すグラフ図および作り込み欠陥の断面図である。
【図２６】本実施の形態による欠陥の種類、電気抵抗値および間隙寸法を推定する手順を示す工程図である。
【図２７】本実施の形態による欠陥分類方法の説明に用いる電位コントラストおよび階調値の一例を示すグラフ図である。
【図２８】本発明者が検討したビアプラグの要部断面図である。
【図２９】本発明者が検討した擬似残膜を含むビアプラグの要部断面図である。
【符号の説明】
【００８２】
１ 半導体基板
２ 半導体領域
３ 第１層間絶縁膜
４ コンタクト
５ 第１バリア導体膜
６ 第１ライナー膜
７ 第２層間絶縁膜
８ 第１配線溝
９ 第２バリア導体膜
１０ 第２ライナー膜
１１ 第３層間絶縁膜
１２ ビア
１３ 第２配線溝
１４ 第３バリア導体膜
２０ 下位配線
２０ａ 下位基幹配線
２１ 上位配線
２１ａ 上位基幹配線
２１ｂ 配線端子
２２ 素子分離領域
２３ 擬似残膜
５１ 電子線式検査装置
５２ 電子銃
５３ 試料
５４ リターディング電極
５５ 検出器
５６ 信号検出系制御部
５７ 電極
５８ データ管理部
５９ 画像処理部
６０ 測定値記憶部
６１ 階調値記憶部
６２ 電子光学系
６３ アノード電極
６４ 引き出し電極
６５ コンデンサレンズ
６６ 入射電子
６７ ブランキング偏向器
６８ 絞り
６９ Ｅ×Ｂ偏向器
７１ 走査偏向器
７２ 対物レンズ
７３ 高さセンサ
７４ ＸＹステージ
７５ ウェーハホルダ
７６ ステージ
７７ 光源
７８ 光学レンズ
７９ ＣＣＤカメラ
８０ ブランキング制御部
８１ ビーム偏向補正部
８２ 電子光学系制御部
８３ 高さ検出系
８４ ステージ制御部
８５ 制御系
８６ 演算部
８７ 欠陥判定部
８８ 画面表示
８９ 電気的特性測定装置
９０ 断面解析装置
９１ 真空排気系
９２ ウェーハカセット
９３ ウェーハローダ
９４ ウェーハ搬送系
Ｍ１，Ｍ２ 配線
Ｐ１ コンタクトプラグ
Ｐ２，Ｐ２ａ，Ｐ３ ビアプラグ
【特許請求の範囲】
【請求項１】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記非接続配線部の下位配線の一つが削除されていることを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記非接続配線部の下位配線の一つが削除され、前記削除された下位配線の前記Ｙ方向の一方に隣接する前記接続配線部の下位配線の一つに、前記削除された下位配線の方向へ伸びる追加下位配線が形成されており、前記追加下位配線は、前記削除された下位配線に代わり前記第１プラグと接続し、前記追加下位配線と前記第１プラグとの間の電気抵抗値が１０２〜１０３Ωであることを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記接続配線部の下位配線の一つが他の下位配線よりも短く形成されており、前記短く形成された下位配線と前記第２プラグとの間の電気抵抗値は１０２〜１０３Ω、前記短く形成された下位配線と前記第１プラグとの間の電気抵抗値は１０８〜１０９Ωであることを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記非接続配線部の下位配線の一つが削除され、前記削除された下位配線の前記Ｙ方向の一方に隣接する前記接続配線部の下位配線の一つに、前記削除された下位配線の方向へ伸びる追加下位配線が形成されており、前記追加下位配線と、前記削除された下位配線上に位置する前記第１プラグとの間の電気抵抗値が１０８〜１０９Ωであることを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記非接続配線部の下位配線の一つが削除され、前記削除された下位配線の前記Ｘ方向であって、前記下位基幹配線と反対側に隣接する前記非接続配線部の下位配線の一つと前記接続配線部の下位配線の一つとが接続していることを特徴とする半導体装置の製造方法。
【請求項６】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記接続配線部の一つの第１プラグの径が、他の第１プラグの径よりも小さく形成されており、前記接続配線部の下位配線と前記径が小さい第１プラグとの間の電気抵抗値は１０８〜１０９Ωであることを特徴とする半導体装置の製造方法。
【請求項１】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記非接続配線部の下位配線の一つが削除されていることを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記非接続配線部の下位配線の一つが削除され、前記削除された下位配線の前記Ｙ方向の一方に隣接する前記接続配線部の下位配線の一つに、前記削除された下位配線の方向へ伸びる追加下位配線が形成されており、前記追加下位配線は、前記削除された下位配線に代わり前記第１プラグと接続し、前記追加下位配線と前記第１プラグとの間の電気抵抗値が１０２〜１０３Ωであることを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記接続配線部の下位配線の一つが他の下位配線よりも短く形成されており、前記短く形成された下位配線と前記第２プラグとの間の電気抵抗値は１０２〜１０３Ω、前記短く形成された下位配線と前記第１プラグとの間の電気抵抗値は１０８〜１０９Ωであることを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記非接続配線部の下位配線の一つが削除され、前記削除された下位配線の前記Ｙ方向の一方に隣接する前記接続配線部の下位配線の一つに、前記削除された下位配線の方向へ伸びる追加下位配線が形成されており、前記追加下位配線と、前記削除された下位配線上に位置する前記第１プラグとの間の電気抵抗値が１０８〜１０９Ωであることを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記非接続配線部の下位配線の一つが削除され、前記削除された下位配線の前記Ｘ方向であって、前記下位基幹配線と反対側に隣接する前記非接続配線部の下位配線の一つと前記接続配線部の下位配線の一つとが接続していることを特徴とする半導体装置の製造方法。
【請求項６】
（ａ）Ｙ方向に沿って形成された下位基幹配線と、
前記下位基幹配線を端部とし、前記Ｙ方向と直交するＸ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位基幹配線から前記下位配線および前記上位配線へ電子が供給される接続配線部と、
前記下位基幹配線を端部とし、前記Ｘ方向に沿って、下位配線と、前記下位配線に接続する第１プラグと、前記第１プラグに接続する上位配線と、前記上位配線に接続する第２プラグと、前記第２プラグに接続する下位配線とが繰り返される鎖状構造パターンであって、前記下位配線および前記上位配線へ電子が供給されない非接続配線部とを有し、前記接続配線部と前記非接続配線部とが前記Ｙ方向に繰り返し配置された較正試料を準備する工程と、
（ｂ）前記較正試料に二次電子を照射して、前記較正試料に形成された作り込み欠陥の電位コントラストの階調値を取得する工程と、
（ｃ）前記較正試料の作り込み欠陥の電気抵抗値を測定する工程と、
（ｄ）前記較正試料の作り込み欠陥の下位配線とプラグとの間隙寸法を測定する工程と、
（ｅ）前記較正試料の作り込み欠陥の前記階調値、前記電気抵抗値および前記間隙寸法を記憶する工程と、
（ｆ）検査試料に二次電子を照射して、前記検査試料の欠陥の電位コントラストの階調値を取得する工程と、
（ｇ）前記検査試料の欠陥の階調値に最も近い前記較正試料の作り込み欠陥の階調値を読み出し、同時にその階調値が取得された作り込み欠陥の電気抵抗値および間隙寸法を読み出す工程と、
（ｈ）前記検査試料の欠陥の階調値と前記（ｇ）工程で読み出された前記較正試料の作り込み欠陥の階調値との格差を補間し、前記検査試料の欠陥の電気抵抗値および間隙寸法を算出する工程とを含む検査工程を有し、
前記較正試料の作り込み欠陥は、前記接続配線部の一つの第１プラグの径が、他の第１プラグの径よりも小さく形成されており、前記接続配線部の下位配線と前記径が小さい第１プラグとの間の電気抵抗値は１０８〜１０９Ωであることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【公開番号】特開２００８−１５９８８７（Ｐ２００８−１５９８８７Ａ）
【公開日】平成２０年７月１０日（２００８．７．１０）
【国際特許分類】
【出願番号】特願２００６−３４７６０４（Ｐ２００６−３４７６０４）
【出願日】平成１８年１２月２５日（２００６．１２．２５）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２０年７月１０日（２００８．７．１０）
【国際特許分類】
【出願日】平成１８年１２月２５日（２００６．１２．２５）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]