半導体装置の製造方法
【課題】感光性樹脂膜を塗布した後のパターン形成不良を抑制する。
【解決手段】まず、基板上に、配線を形成する（Ｓ１１０）。次いで、配線上にパッシベーション膜を形成する（Ｓ１２０）。次いで、基板をアニールする（Ｓ１３０）。次いで、基板をアニールする工程（Ｓ１３０）の後、パッシベーション膜上に、感光性樹脂膜として、フォトレジスト膜を塗布する（Ｓ１４０）。次いで、フォトレジスト膜が塗布された基板を少なくとも一回以上ベークする（Ｓ１５０）。次いで、フォトレジスト膜を、露光および現像によりパターニングする（Ｓ１６０）。
【解決手段】まず、基板上に、配線を形成する（Ｓ１１０）。次いで、配線上にパッシベーション膜を形成する（Ｓ１２０）。次いで、基板をアニールする（Ｓ１３０）。次いで、基板をアニールする工程（Ｓ１３０）の後、パッシベーション膜上に、感光性樹脂膜として、フォトレジスト膜を塗布する（Ｓ１４０）。次いで、フォトレジスト膜が塗布された基板を少なくとも一回以上ベークする（Ｓ１５０）。次いで、フォトレジスト膜を、露光および現像によりパターニングする（Ｓ１６０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化が進み、微細パターンにおいて、半導体装置を構成する各層中にボイドが発生する問題がある。このようなボイドを抑制するため、または、ボイドによるパターン形成不良を抑制するため、様々な方法が提案されている。
【０００３】
特許文献１（特開２００４−２６６１７８号公報）には、下記のような配線形成方法が記載されている。ウエハ上の層間絶縁膜に配線溝を形成し、その後、層間絶縁膜上にバリアメタル膜、シード膜、及び配線膜を形成する。次いで、配線膜が形成された後、配線膜上に保護膜を形成し、配線膜をアニールする。さらにその後、保護膜、及び配線溝内に埋め込まれた部分以外の配線膜を除去する。これにより、配線膜中の応力集中を抑制することにより、ボイドの発生を抑制することができるとされている。
【０００４】
また、特許文献２（特開２００６−２４６８５号公報）には、互いに略平行に配置された複数の配線と、複数の配線の終端部の近傍に、配線と直交する方向にダミーパターンを設けている半導体装置が記載されている。これにより、配線の終端部に発生したボイドの爆発によって、配線に損傷が生じることを抑制できるとされている。
【０００５】
また、特許文献３（特開平０９−１０６９８２号公報）には、下記のようなデバイスの絶縁被覆方法が記載されている。まず、Ａｌ配線が形成され、パッシベーション膜が形成された半導体デバイスに、ポリイミド前駆体と溶剤からなる有機絶縁膜材料を塗布して、シンナー処理およびプレベーク処理を行い、パッシベーション膜内のボイドを半硬化ポリイミドで埋め込む。次いで、再度ポリイミド前駆体と溶剤からなる有機絶縁膜材料を塗布し、ベークしてポリイミド膜を形成する。これにより、ピンホールのないポリイミド膜を形成することができるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２６６１７８号公報
【特許文献２】特開２００６−２４６８５号公報
【特許文献３】特開平０９−１０６９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術では、配線膜におけるボイドの発生を抑制することはできるものの、狭い配線間に生じたパッシベーション膜中のボイドに関しては発生を防ぐことができない可能性があった。
【０００８】
また、特許文献２に記載の技術では、たとえばＬ字に折れ曲がった配線パターンにおいて、ダミーパターンを形成することができず、ボイドの爆発を抑制することができない可能性があった。
【０００９】
また、特許文献３に記載の技術では、保護膜である感光性ポリイミド膜を形成する工程において、ボイドを埋め込むことができるものの、パッシベーション膜のパターニング工程において、フォトレジスト膜を塗布する際にはボイドは埋め込まれていない状態である。このため、フォトレジスト膜の塗布後にベークする工程において、ボイド中の水分、または溶剤成分が膨張し、フォトレジスト膜のパターンに破損が生じる可能性があった。
【００１０】
このように、以上の従来技術では、配線間のパッシベーション膜にボイドが発生した場合において、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜または感光性ポリイミド膜を破損させてしまう可能性があった。
【課題を解決するための手段】
【００１１】
本発明によれば、
基板上に、配線を形成する工程と、
前記配線上にパッシベーション膜を形成する工程と、
前記基板をアニールする工程と、
前記基板をアニールする工程の後、前記パッシベーション膜上に、感光性樹脂膜を塗布する塗布工程と、
前記感光性樹脂膜が塗布された前記基板を少なくとも一回以上ベークするベーク工程と、
前記感光性樹脂膜を、露光および現像によりパターニングするフォトリソグラフィ工程と、
を備える半導体装置の製造方法、が提供される。
【００１２】
本発明によれば、感光性樹脂膜を塗布する工程の前に、基板をアニールする工程を行う。これにより、配線間のパッシベーション膜にボイドが発生していても、ボイド中の水分または溶剤成分などを事前に気化させておくことにより、感光性樹脂膜を塗布した後のパターン形成不良を抑制することができる。
【発明の効果】
【００１３】
本発明によれば、感光性樹脂膜を塗布した後のパターン形成不良を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図３】第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】第１の実施形態の効果を説明するための断面図である。
【図６】第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図７】第３の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図８】第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図９】第４の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、以下の構成を備えている。基板１００上には、層間絶縁膜２００が設けられている。また、層間絶縁膜２００の最上層には配線（不図示）が設けられており、当該配線には、電極パッド３２０が設けられている。層間絶縁膜２００及び電極パッド３２０の周縁部上には、パッシベーション膜４００が設けられている。また、パッシベーション膜４００上には、保護膜６００が設けられている。以下、詳細を説明する。
【００１７】
図１のように、半導体装置は、基板１００、層間絶縁膜２００、配線（不図示）、電極パッド３２０、パッシベーション膜４００、及び保護膜６００を備えている。
【００１８】
半導体装置の基板１００には、図示されていない領域に、半導体素子（不図示）が設けられている。ここで、半導体素子は、たとえば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
【００１９】
基板１００上には、層間絶縁膜２００が設けられている。層間絶縁膜２００は、たとえば、ＳｉＯ２である。
【００２０】
層間絶縁膜２００には、図示されていない領域に、多層配線層（不図示）が形成されている。その層間絶縁膜２００の最上層には、配線（不図示）が設けられている。多層配線層の最上層に位置する配線には、電極パッド３２０が設けられている。電極パッド３２０は、層間絶縁膜２００中に形成されたビア（不図示）及びコンタクト（不図示）を介して、半導体素子に接続している。ここで、電極パッド３２０は、たとえば、Ａｌである。また、ビア、コンタクトに埋め込まれる導電体は、たとえば、Ｃｕ、Ｗである。
【００２１】
層間絶縁膜２００及び電極パッド３２０の周縁部上には、パッシベーション膜４００が設けられている。ここで、パッシベーション膜４００は、たとえば、ＳｉＮ、ＳｉＯＮである。
【００２２】
また、パッシベーション膜４００上には、保護膜６００が設けられている。ここで、保護膜６００は、たとえば、感光性ポリイミドである。
【００２３】
以上のような構成を有する半導体装置の製造工程中に、配線間の層間絶縁膜２００にボイド（不図示）が発生した場合、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜（５００）または感光性ポリイミド膜６００を破損させてしまう可能性がある。第１の実施形態によれば、下記のような製造方法を用いることにより、感光性樹脂膜としてフォトレジスト膜５００を塗布した後のパターン形成不良を抑制することができる。
【００２４】
次に、図２〜４を用いて、第１の実施形態に係る半導体装置の製造方法を説明する。図２は、第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。図３、図４は、第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。第１の実施形態に係る半導体装置の製造方法は、以下の工程を備えている。まず、基板１００上に、配線（不図示）を形成する（Ｓ１１０）。次いで、配線上にパッシベーション膜４００を形成する（Ｓ１２０）。次いで、基板１００をアニールする（Ｓ１３０）。次いで、基板１００をアニールする工程（Ｓ１３０）の後、パッシベーション膜４００上に、感光性樹脂膜として、フォトレジスト膜５００を塗布する（Ｓ１４０）。次いで、フォトレジスト膜５００が塗布された基板１００を少なくとも一回以上ベークする（Ｓ１５０）。次いで、フォトレジスト膜５００を、露光および現像によりパターニングする（Ｓ１６０）。以下、詳細を説明する。
【００２５】
第１の実施形態では、感光性樹脂膜として、フォトレジスト膜５００を用いた場合について説明する。
【００２６】
図２のように、第１の実施形態に係る半導体装置の製造方法は、配線形成工程（Ｓ１１０）、パッシベーション膜形成工程（Ｓ１２０）、アニール工程（Ｓ１３０）、フォトレジスト膜塗布工程（Ｓ１４０）、ベーク工程（Ｓ１５０）、フォトリソグラフィ工程（Ｓ１６０）、パッシベーション膜エッチング工程（Ｓ１７０）、フォトレジスト膜剥離工程（Ｓ１８０）を備えている。
【００２７】
まず、基板１００に、半導体素子（不図示）を形成する。次いで、半導体素子が形成された基板１００上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、層間絶縁膜２００を形成する。ここでは、層間絶縁膜２００として、たとえば、ＳｉＯ２を形成する。
【００２８】
次いで、たとえば、ダマシン法を用い、層間絶縁膜２００に、多層配線層（不図示）を形成する。このとき、層間絶縁膜２００に、半導体素子と接続するように、ビア（不図示）及びコンタクト（不図示）を形成する。
【００２９】
次いで、図３（ａ）のように、基板１００上における層間絶縁膜２００の最上層に、配線（不図示）を形成する。たとえば、スパッタにより、Ａｌ膜を形成する。次いで、電極パッド３２０、配線パターン（不図示）等をパターニングする（Ｓ１１０）。これにより、電極パッド３２０を、ビア（非図示）及びコンタクト（非図示）を介して半導体素子に接続する。
【００３０】
次いで、図３（ｂ）のように、層間絶縁膜２００及び電極パッド３２０上に、パッシベーション膜４００を形成する（Ｓ１２０）。ここでは、ＣＶＤにより、パッシベーション膜として、たとえば、ＳｉＯＮを形成する。
【００３１】
次いで、図３（ｂ）のように、パッシベーション膜４００までが形成された基板１００をアニールする（Ｓ１３０）。なお、以降、この基板１００をアニールする工程を「アニール工程」と表記する。アニール工程（Ｓ１３０）は、たとえば、ベーク炉にて行う。
【００３２】
このとき、アニール温度は、水の沸点、現像液の沸点、または、後述のフォトレジスト膜５００を塗布する工程（Ｓ１４０）において使用する溶剤の沸点よりも高いことが好ましい。この場合においては、フォトレジスト膜５００の溶剤の沸点が最も高いため、アニール温度は、フォトレジスト膜の溶媒の沸点よりも高いことが好ましい。具体的には、アニール温度は、たとえば、１１０℃以上５００℃以下である。これにより、最上層の配線間におけるパッシベーション膜４００にボイド（不図示）が発生していても、ボイド中の水分または溶剤成分などを、事前に気化させておくことができる。
【００３３】
また、アニール工程（Ｓ１３０）の雰囲気は、上記した水分や溶剤成分などを気化させるため、乾燥雰囲気であることが好ましい。具体的には、たとえば、窒素雰囲気で行う。なお、次の工程でフォトレジスト膜５００を塗布するため、適宜、基板１００の温度が低くなるのを待って次の工程を行う。
【００３４】
次いで、図４（ａ）のように、基板１００をアニールする工程（Ｓ１３０）の後、パッシベーション膜４００上に、感光性樹脂膜として、フォトレジスト膜５００を塗布する（Ｓ１４０）。このとき、フォトレジスト膜５００は、感光性を有している。また、フォトレジスト膜５００は、ネガ型でもポジ型でもどちらでもよい。ここでは、フォトレジスト膜５００は、たとえば、ポジ型である。なお、以降、この感光性樹脂膜を塗布する工程を「塗布工程」と表記する。
【００３５】
次いで、フォトレジスト膜５００が塗布された基板１００を少なくとも一回以上ベークする（Ｓ１５０）。これにより、フォトレジスト膜５００を塗布する際に用いられた溶媒を気化させる。具体的には、ベーク温度は、たとえば、１２０℃である。ここで、この段階におけるベーク（プリベーク）の他に、使用するフォトレジスト膜５００の材料に応じて、後述する露光後におけるベーク（ＰＥＢ：Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）、現像後におけるベーク（ポストベーク）を行っても良い。なお、以降、この感光性樹脂膜が塗布された基板１００をベークする工程を「ベーク工程」と表記する。
【００３６】
ここで、配線間の層間絶縁膜２００にボイド（不図示）が発生した場合、このベーク工程（Ｓ１５０）において、パターン形成不良が起こることが考えられる。この場合、ベーク工程（Ｓ１５０）により、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜５００を破損させてしまう可能性がある。したがって、前述したアニール工程（Ｓ１３０）のアニール温度は、このベーク工程（Ｓ１５０）でのベーク温度よりも高く設定しておく。これにより、配線間のパッシベーション膜４００にボイドが発生していても、ボイド中の水分または溶剤成分などを、ベーク工程（Ｓ１５０）よりも前に気化させておくことができる。したがって、このベーク工程（Ｓ１５０）では、ボイド中の水分または溶剤成分が爆発することがない。
【００３７】
次いで、図４（ｂ）のように、フォトレジスト膜５００を、露光および現像によりパターニングする（Ｓ１６０）。このとき、電極パッド３２０上に、フォトレジスト膜５００の開口部を形成する。なお、電極パッド３２０の周縁部は、除去されないように残しておく。
【００３８】
次いで、パターニングされたフォトレジスト膜５００をマスクとして、パッシベーション膜４００をエッチングする（Ｓ１７０）。ここで、パッシベーション膜４００を、たとえば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により除去する。
【００３９】
次いで、図４（ｃ）のように、マスクとして使用したフォトレジスト膜５００を、アッシングにより剥離する（Ｓ１８０）。
【００４０】
次いで、パターニングされたパッシベーション膜４００上に、保護膜６００を形成する。以上により、図１に示されるような半導体装置を得る。
【００４１】
次に、図５を用い、比較例と対しながら、第１の実施形態の効果について説明する。図５は、第１の実施形態の効果を説明するための図である。なお、図５（ａ）、図５（ｂ）は、図１において図示されている領域と異なる領域を示している。また、図５（ａ）、図５（ｂ）中の配線３００は、電極パッド３２０と同一の層に形成されている。
【００４２】
ここで、図５（ａ）、図５（ｂ）は、パッシベーション膜形成工程（Ｓ２２０）において、配線３００間のパッシベーション膜４００中に、ボイド４２０が発生した場合を示している。そのうち、図５（ａ）は、比較例として、アニール工程（Ｓ１３０）を行わない場合を示している。一方、図５（ａ）は、第１の実施形態の半導体装置の製造方法を用いた場合を示している。
【００４３】
図５（ａ）のように、配線３００間のパッシベーション膜４００中には、ボイド４２０が発生している。上記したように、比較例では、アニール工程（Ｓ１３０）を行っていないため、このボイド４２０中には、水分または溶剤成分などが残存している。このような状態で、フォトレジスト膜５００の塗布工程（Ｓ１４０）、ベーク工程（Ｓ１５０）を行うと、ボイド４２０中に残存していた水分または溶剤成分などが爆発して、パターン形成不良部５２０が発生してしまう。このようなパターン形成不良部５２０が生じてしまった場合、そのままパッシベーション膜エッチング工程（Ｓ１７０）を行うと、不適切な位置にパッシベーション膜４００の開口部を形成してしまう。
【００４４】
一方、第１の実施形態では、フォトレジスト膜５００の塗布工程（Ｓ１４０）の前に、基板をアニールする工程（Ｓ１３０）を行う。これにより、図５（ｂ）のように、配線３００間のパッシベーション膜４００にボイド４２０が発生していても、ボイド４２０中の水分または溶剤成分などは、事前に気化されている。したがって、その後、フォトレジスト膜５００の塗布工程（Ｓ１４０）、ベーク工程（Ｓ１５０）を行っても、図５（ａ）のように、ボイド４２０中に残存していた水分または溶剤成分などが爆発して、パターン形成不良部５２０が発生してしまうことがない。このように、第１の実施形態によれば、フォトレジスト膜５００を塗布した後のパターン形成不良を抑制することができる。
【００４５】
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。第２の実施形態は、以下の点を除いて、第１の実施形態と同様である。配線上にパッシベーション膜４００を形成する工程（Ｓ２２０）の後で、かつ、基板１００をアニールする工程（Ｓ２８０）の前に、以下の工程を備える。第１塗布工程（Ｓ２３０）、第１ベーク工程（Ｓ２４０）、及び第１フォトリソグラフィ工程（Ｓ２５０）を順に行う。この第１フォトリソグラフィ工程（Ｓ２５０）において、当該フォトレジスト膜５００のパターン形状に異常が無かったときは（Ｓ２６０のＮＯ）、当該第１フォトリソグラフィ工程（Ｓ２５０）を終了する。一方、当該フォトレジスト膜５００のパターン形状に異常があったときは（Ｓ２６０のＹＥＳ）、フォトレジスト膜５００を剥離する（Ｓ２７０）。次いで、フォトレジスト膜５００を剥離する工程（Ｓ２７０）の後、基板１００をアニールする工程（Ｓ２８０）、第２塗布工程（Ｓ２９０）、第２ベーク工程（Ｓ３００）、及び第２フォトリソグラフィ工程（Ｓ３１０）を行う。以下、詳細を説明する。
【００４６】
まず、配線形成工程（Ｓ２１０）、パッシベーション膜形成工程（Ｓ２２０）を行う。次いで、パッシベーション膜形成工程（Ｓ２２０）の後、第１塗布工程（Ｓ２３０）、第１ベーク工程（Ｓ２４０）、及び第１フォトリソグラフィ工程（Ｓ２５０）を順に行う。
【００４７】
次いで、第１フォトリソグラフィ工程（Ｓ２５０）後において、フォトレジスト膜５００のパターン形状について、異常の有無を確認する（Ｓ２６０）。ここでいうフォトレジスト膜５００のパターン形状の異常とは、ボイド中に残存していた水分または溶剤成分などが爆発したことによるパターン形状不良だけでなく、他の原因によるパターン形状不良を含む。すなわち、再度、フォトレジスト膜５００のフォトリソグラフィ工程を行った方が良いと判断されるようなパターン形状の異常があるか否かを判断する。
【００４８】
このとき、当該フォトレジスト膜５００のパターン形状に異常が無かったときは（Ｓ２６０のＮＯ）、当該第１フォトリソグラフィ工程（Ｓ２５０）を終了する。一方、当該フォトレジスト膜５００のパターン形状に異常があったときは（Ｓ２６０のＹＥＳ）、フォトレジスト膜５００を剥離する（Ｓ２７０）。
【００４９】
次いで、フォトレジスト膜５００を剥離する工程（Ｓ２７０）の後、基板１００をアニールする工程（Ｓ２８０）を行う。アニール工程（Ｓ２８０）は、たとえば、ベーク炉にて行う。これにより、第１の実施形態と同様に、最上層の配線間におけるパッシベーション膜４００にボイドが発生していても、ボイド中の水分または溶剤成分などを、気化させることができる。
【００５０】
次いで、第２塗布工程（Ｓ２９０）、第２ベーク工程（Ｓ３００）、及び第２フォトリソグラフィ工程（Ｓ３１０）を行う。これにより、再度、フォトレジスト膜５００のパターニングが行われる。
【００５１】
次いで、第１の実施形態と同様にして、パッシベーション膜エッチング工程（Ｓ３２０）、フォトレジスト膜剥離工程（Ｓ３３０）を行う。次いで、パターニングされたパッシベーション膜４００上に、保護膜６００を形成する。
【００５２】
次に、第２の実施形態の効果を説明する。
【００５３】
通常、パッシベーション膜４００中のボイドを製造工程中に発見することは困難である。そのため、一度、フォトレジスト膜５００のパターニングを行った後に、フォトレジスト膜５００中のパターン形成不良により、ボイドの発生を認識する場合がある。その場合は、リワークと呼ばれるフォトレジスト膜を再度パターニングする工程（Ｓ２７０〜Ｓ３１０）が行われる。第二の実施形態によれば、このリワークの際に、基板のアニール工程（Ｓ２８０）を行うことにより、ボイド中の水分または溶剤成分などを、気化させることができる。
【００５４】
また、一度、フォトレジスト膜５００のパターニングを行ったときに、他の原因によりフォトレジスト膜５００にパターン形成不良が生じた場合においても、リワークを行う。このリワーク時の段階になって、初めて、ボイドに残存した水分や溶剤成分が爆発し、パターン形成不良を生じることがある。実際には、このリワーク時の工程によって、ボイド中に水分や溶剤成分が混入して爆発を起こすことが多い。したがって、第２の実施形態によれば、特にリワークの際に生じやすいパターン形成不良を抑制することができる。
【００５５】
（第３の実施形態）
図７は、第３の実施形態に係る半導体装置の製造方法を示すフローチャートである。また、図８は、第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。第３の実施形態は、感光性樹脂膜が感光性ポリイミド膜６００である点を除いて、第１の実施形態と同様である。
【００５６】
まず、配線形成工程（Ｓ４１０）、パッシベーション膜形成工程（Ｓ４２０）を行う。このとき、パッシベーション膜４００をパターニングすることにより、電極パッド３２０上のパッシベーション膜４００に、開口部を形成する。
【００５７】
次いで、図８（ａ）のように、アニール工程を行う（Ｓ４３０）。このとき、次の工程で感光性ポリイミド膜６００を塗布するため、このアニール工程（Ｓ４３０）のアニール温度は、たとえば、感光性ポリイミド膜６００の硬化温度よりも高い。具体的には、アニール温度は、２５０℃以上５００℃以下である。これにより、配線間のパッシベーション膜４００にボイドが発生していても、ボイド中の水分または溶剤成分などを、感光性ポリイミド膜６００の硬化工程（後述Ｓ４７０）よりも前に気化させておくことができる。したがって、感光性ポリイミド膜６００の硬化工程（後述Ｓ４７０）では、ボイド中の水分または溶剤成分が爆発することがない。
【００５８】
次いで、図８（ｂ）のように、基板１００上に、保護膜として、感光性ポリイミド膜６００を塗布する（Ｓ４４０）。このとき、感光性ポリイミド膜６００は、たとえば、感光性のポジ型感光性ポリイミドである。次いで、ベーク工程（Ｓ４５０）を行う。
【００５９】
次いで、図８（ｃ）のように、感光性ポリイミド膜６００を、露光および現像によりパターニングする（Ｓ４６０）。
【００６０】
次いで、図８（ｃ）の状態の基板をオーブンに投入して加熱を行うことにより、感光性ポリイミド膜６００を硬化させる（Ｓ４７０）。具体的には、この硬化工程は、たとえば、２５０℃を３０ｍｉｎ及び３５０℃を６０ｍｉｎ行う。
【００６１】
次に、第３の実施形態の効果を説明する。
【００６２】
第３の実施形態によれば、感光性樹脂膜として、感光性ポリイミド膜６００においても適用することができる。また、アニール工程（Ｓ４３０）のアニール温度は、感光性ポリイミド膜６００の硬化温度よりも高くすることができる。これにより、配線間のパッシベーション膜４００にボイドが発生していても、ボイド中の水分または溶剤成分などを、感光性ポリイミド膜６００の硬化工程（Ｓ４７０）よりも前に気化させておくことができる。したがって、感光性ポリイミド膜６００の硬化工程（Ｓ４７０）では、ボイド中の水分または溶剤成分が爆発することがない。一般に、感光性ポリイミド膜６００の硬化温度は高いため、ボイド中の水分または溶剤成分の爆発による損傷は大きくなる傾向にある。このため、第３の実施形態のように、上記したアニール工程（Ｓ４３０）を事前に行っておくことにより、より効果的にパターン形成不良を抑制することができる。
【００６３】
（第４の実施形態）
図９は、第４の実施形態に係る半導体装置の製造方法を示すフローチャートである。第４の実施形態は、以下の点を除いて、第２の実施形態と同様である。感光性樹脂膜は、感光性ポリイミド膜である。また、第１フォトリソグラフィ工程（Ｓ５５０）において、感光性ポリイミド膜６００のパターン形状に異常が無かった場合（Ｓ５６０のＮＯ）の後、または、当該感光性ポリイミド膜６００のパターン形状に異常があり（Ｓ５６０のＹＥＳ）、リワーク（Ｓ５７０〜Ｓ６１０）を行った場合の後において、感光性ポリイミド膜６００の硬化工程（Ｓ６２０）を行う。
【００６４】
アニール工程（Ｓ５８０）においては、第３の実施形態におけるアニール工程（Ｓ４３０）と同様の工程を行う。
【００６５】
第４の実施形態によれば、第２の実施形態と同様の効果を得ることができる。
【００６６】
以上、第１〜第４の実施形態では、アニール工程（Ｓ１３０）（Ｓ２８０）（Ｓ４３０）（Ｓ５８０）をベーク炉にて行う場合を説明したが、ランプ加熱や、ステージヒーティングなどによる加熱方法を用いてもよい。また、感光性樹脂膜の塗布装置において、上記した加熱工程を組み込んでおいてもよい。これにより、工数を削減することができる。
【００６７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００６８】
１００ 基板
２００ 層間絶縁膜
３００ 配線
３２０ 電極パッド
４００ パッシベーション膜
４２０ ボイド
５００ フォトレジスト膜
５２０ パターン形成不良部
６００ 保護膜（感光性ポリイミド膜）
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化が進み、微細パターンにおいて、半導体装置を構成する各層中にボイドが発生する問題がある。このようなボイドを抑制するため、または、ボイドによるパターン形成不良を抑制するため、様々な方法が提案されている。
【０００３】
特許文献１（特開２００４−２６６１７８号公報）には、下記のような配線形成方法が記載されている。ウエハ上の層間絶縁膜に配線溝を形成し、その後、層間絶縁膜上にバリアメタル膜、シード膜、及び配線膜を形成する。次いで、配線膜が形成された後、配線膜上に保護膜を形成し、配線膜をアニールする。さらにその後、保護膜、及び配線溝内に埋め込まれた部分以外の配線膜を除去する。これにより、配線膜中の応力集中を抑制することにより、ボイドの発生を抑制することができるとされている。
【０００４】
また、特許文献２（特開２００６−２４６８５号公報）には、互いに略平行に配置された複数の配線と、複数の配線の終端部の近傍に、配線と直交する方向にダミーパターンを設けている半導体装置が記載されている。これにより、配線の終端部に発生したボイドの爆発によって、配線に損傷が生じることを抑制できるとされている。
【０００５】
また、特許文献３（特開平０９−１０６９８２号公報）には、下記のようなデバイスの絶縁被覆方法が記載されている。まず、Ａｌ配線が形成され、パッシベーション膜が形成された半導体デバイスに、ポリイミド前駆体と溶剤からなる有機絶縁膜材料を塗布して、シンナー処理およびプレベーク処理を行い、パッシベーション膜内のボイドを半硬化ポリイミドで埋め込む。次いで、再度ポリイミド前駆体と溶剤からなる有機絶縁膜材料を塗布し、ベークしてポリイミド膜を形成する。これにより、ピンホールのないポリイミド膜を形成することができるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２６６１７８号公報
【特許文献２】特開２００６−２４６８５号公報
【特許文献３】特開平０９−１０６９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術では、配線膜におけるボイドの発生を抑制することはできるものの、狭い配線間に生じたパッシベーション膜中のボイドに関しては発生を防ぐことができない可能性があった。
【０００８】
また、特許文献２に記載の技術では、たとえばＬ字に折れ曲がった配線パターンにおいて、ダミーパターンを形成することができず、ボイドの爆発を抑制することができない可能性があった。
【０００９】
また、特許文献３に記載の技術では、保護膜である感光性ポリイミド膜を形成する工程において、ボイドを埋め込むことができるものの、パッシベーション膜のパターニング工程において、フォトレジスト膜を塗布する際にはボイドは埋め込まれていない状態である。このため、フォトレジスト膜の塗布後にベークする工程において、ボイド中の水分、または溶剤成分が膨張し、フォトレジスト膜のパターンに破損が生じる可能性があった。
【００１０】
このように、以上の従来技術では、配線間のパッシベーション膜にボイドが発生した場合において、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜または感光性ポリイミド膜を破損させてしまう可能性があった。
【課題を解決するための手段】
【００１１】
本発明によれば、
基板上に、配線を形成する工程と、
前記配線上にパッシベーション膜を形成する工程と、
前記基板をアニールする工程と、
前記基板をアニールする工程の後、前記パッシベーション膜上に、感光性樹脂膜を塗布する塗布工程と、
前記感光性樹脂膜が塗布された前記基板を少なくとも一回以上ベークするベーク工程と、
前記感光性樹脂膜を、露光および現像によりパターニングするフォトリソグラフィ工程と、
を備える半導体装置の製造方法、が提供される。
【００１２】
本発明によれば、感光性樹脂膜を塗布する工程の前に、基板をアニールする工程を行う。これにより、配線間のパッシベーション膜にボイドが発生していても、ボイド中の水分または溶剤成分などを事前に気化させておくことにより、感光性樹脂膜を塗布した後のパターン形成不良を抑制することができる。
【発明の効果】
【００１３】
本発明によれば、感光性樹脂膜を塗布した後のパターン形成不良を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図３】第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】第１の実施形態の効果を説明するための断面図である。
【図６】第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図７】第３の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図８】第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図９】第４の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、以下の構成を備えている。基板１００上には、層間絶縁膜２００が設けられている。また、層間絶縁膜２００の最上層には配線（不図示）が設けられており、当該配線には、電極パッド３２０が設けられている。層間絶縁膜２００及び電極パッド３２０の周縁部上には、パッシベーション膜４００が設けられている。また、パッシベーション膜４００上には、保護膜６００が設けられている。以下、詳細を説明する。
【００１７】
図１のように、半導体装置は、基板１００、層間絶縁膜２００、配線（不図示）、電極パッド３２０、パッシベーション膜４００、及び保護膜６００を備えている。
【００１８】
半導体装置の基板１００には、図示されていない領域に、半導体素子（不図示）が設けられている。ここで、半導体素子は、たとえば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
【００１９】
基板１００上には、層間絶縁膜２００が設けられている。層間絶縁膜２００は、たとえば、ＳｉＯ２である。
【００２０】
層間絶縁膜２００には、図示されていない領域に、多層配線層（不図示）が形成されている。その層間絶縁膜２００の最上層には、配線（不図示）が設けられている。多層配線層の最上層に位置する配線には、電極パッド３２０が設けられている。電極パッド３２０は、層間絶縁膜２００中に形成されたビア（不図示）及びコンタクト（不図示）を介して、半導体素子に接続している。ここで、電極パッド３２０は、たとえば、Ａｌである。また、ビア、コンタクトに埋め込まれる導電体は、たとえば、Ｃｕ、Ｗである。
【００２１】
層間絶縁膜２００及び電極パッド３２０の周縁部上には、パッシベーション膜４００が設けられている。ここで、パッシベーション膜４００は、たとえば、ＳｉＮ、ＳｉＯＮである。
【００２２】
また、パッシベーション膜４００上には、保護膜６００が設けられている。ここで、保護膜６００は、たとえば、感光性ポリイミドである。
【００２３】
以上のような構成を有する半導体装置の製造工程中に、配線間の層間絶縁膜２００にボイド（不図示）が発生した場合、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜（５００）または感光性ポリイミド膜６００を破損させてしまう可能性がある。第１の実施形態によれば、下記のような製造方法を用いることにより、感光性樹脂膜としてフォトレジスト膜５００を塗布した後のパターン形成不良を抑制することができる。
【００２４】
次に、図２〜４を用いて、第１の実施形態に係る半導体装置の製造方法を説明する。図２は、第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。図３、図４は、第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。第１の実施形態に係る半導体装置の製造方法は、以下の工程を備えている。まず、基板１００上に、配線（不図示）を形成する（Ｓ１１０）。次いで、配線上にパッシベーション膜４００を形成する（Ｓ１２０）。次いで、基板１００をアニールする（Ｓ１３０）。次いで、基板１００をアニールする工程（Ｓ１３０）の後、パッシベーション膜４００上に、感光性樹脂膜として、フォトレジスト膜５００を塗布する（Ｓ１４０）。次いで、フォトレジスト膜５００が塗布された基板１００を少なくとも一回以上ベークする（Ｓ１５０）。次いで、フォトレジスト膜５００を、露光および現像によりパターニングする（Ｓ１６０）。以下、詳細を説明する。
【００２５】
第１の実施形態では、感光性樹脂膜として、フォトレジスト膜５００を用いた場合について説明する。
【００２６】
図２のように、第１の実施形態に係る半導体装置の製造方法は、配線形成工程（Ｓ１１０）、パッシベーション膜形成工程（Ｓ１２０）、アニール工程（Ｓ１３０）、フォトレジスト膜塗布工程（Ｓ１４０）、ベーク工程（Ｓ１５０）、フォトリソグラフィ工程（Ｓ１６０）、パッシベーション膜エッチング工程（Ｓ１７０）、フォトレジスト膜剥離工程（Ｓ１８０）を備えている。
【００２７】
まず、基板１００に、半導体素子（不図示）を形成する。次いで、半導体素子が形成された基板１００上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、層間絶縁膜２００を形成する。ここでは、層間絶縁膜２００として、たとえば、ＳｉＯ２を形成する。
【００２８】
次いで、たとえば、ダマシン法を用い、層間絶縁膜２００に、多層配線層（不図示）を形成する。このとき、層間絶縁膜２００に、半導体素子と接続するように、ビア（不図示）及びコンタクト（不図示）を形成する。
【００２９】
次いで、図３（ａ）のように、基板１００上における層間絶縁膜２００の最上層に、配線（不図示）を形成する。たとえば、スパッタにより、Ａｌ膜を形成する。次いで、電極パッド３２０、配線パターン（不図示）等をパターニングする（Ｓ１１０）。これにより、電極パッド３２０を、ビア（非図示）及びコンタクト（非図示）を介して半導体素子に接続する。
【００３０】
次いで、図３（ｂ）のように、層間絶縁膜２００及び電極パッド３２０上に、パッシベーション膜４００を形成する（Ｓ１２０）。ここでは、ＣＶＤにより、パッシベーション膜として、たとえば、ＳｉＯＮを形成する。
【００３１】
次いで、図３（ｂ）のように、パッシベーション膜４００までが形成された基板１００をアニールする（Ｓ１３０）。なお、以降、この基板１００をアニールする工程を「アニール工程」と表記する。アニール工程（Ｓ１３０）は、たとえば、ベーク炉にて行う。
【００３２】
このとき、アニール温度は、水の沸点、現像液の沸点、または、後述のフォトレジスト膜５００を塗布する工程（Ｓ１４０）において使用する溶剤の沸点よりも高いことが好ましい。この場合においては、フォトレジスト膜５００の溶剤の沸点が最も高いため、アニール温度は、フォトレジスト膜の溶媒の沸点よりも高いことが好ましい。具体的には、アニール温度は、たとえば、１１０℃以上５００℃以下である。これにより、最上層の配線間におけるパッシベーション膜４００にボイド（不図示）が発生していても、ボイド中の水分または溶剤成分などを、事前に気化させておくことができる。
【００３３】
また、アニール工程（Ｓ１３０）の雰囲気は、上記した水分や溶剤成分などを気化させるため、乾燥雰囲気であることが好ましい。具体的には、たとえば、窒素雰囲気で行う。なお、次の工程でフォトレジスト膜５００を塗布するため、適宜、基板１００の温度が低くなるのを待って次の工程を行う。
【００３４】
次いで、図４（ａ）のように、基板１００をアニールする工程（Ｓ１３０）の後、パッシベーション膜４００上に、感光性樹脂膜として、フォトレジスト膜５００を塗布する（Ｓ１４０）。このとき、フォトレジスト膜５００は、感光性を有している。また、フォトレジスト膜５００は、ネガ型でもポジ型でもどちらでもよい。ここでは、フォトレジスト膜５００は、たとえば、ポジ型である。なお、以降、この感光性樹脂膜を塗布する工程を「塗布工程」と表記する。
【００３５】
次いで、フォトレジスト膜５００が塗布された基板１００を少なくとも一回以上ベークする（Ｓ１５０）。これにより、フォトレジスト膜５００を塗布する際に用いられた溶媒を気化させる。具体的には、ベーク温度は、たとえば、１２０℃である。ここで、この段階におけるベーク（プリベーク）の他に、使用するフォトレジスト膜５００の材料に応じて、後述する露光後におけるベーク（ＰＥＢ：Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）、現像後におけるベーク（ポストベーク）を行っても良い。なお、以降、この感光性樹脂膜が塗布された基板１００をベークする工程を「ベーク工程」と表記する。
【００３６】
ここで、配線間の層間絶縁膜２００にボイド（不図示）が発生した場合、このベーク工程（Ｓ１５０）において、パターン形成不良が起こることが考えられる。この場合、ベーク工程（Ｓ１５０）により、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜５００を破損させてしまう可能性がある。したがって、前述したアニール工程（Ｓ１３０）のアニール温度は、このベーク工程（Ｓ１５０）でのベーク温度よりも高く設定しておく。これにより、配線間のパッシベーション膜４００にボイドが発生していても、ボイド中の水分または溶剤成分などを、ベーク工程（Ｓ１５０）よりも前に気化させておくことができる。したがって、このベーク工程（Ｓ１５０）では、ボイド中の水分または溶剤成分が爆発することがない。
【００３７】
次いで、図４（ｂ）のように、フォトレジスト膜５００を、露光および現像によりパターニングする（Ｓ１６０）。このとき、電極パッド３２０上に、フォトレジスト膜５００の開口部を形成する。なお、電極パッド３２０の周縁部は、除去されないように残しておく。
【００３８】
次いで、パターニングされたフォトレジスト膜５００をマスクとして、パッシベーション膜４００をエッチングする（Ｓ１７０）。ここで、パッシベーション膜４００を、たとえば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により除去する。
【００３９】
次いで、図４（ｃ）のように、マスクとして使用したフォトレジスト膜５００を、アッシングにより剥離する（Ｓ１８０）。
【００４０】
次いで、パターニングされたパッシベーション膜４００上に、保護膜６００を形成する。以上により、図１に示されるような半導体装置を得る。
【００４１】
次に、図５を用い、比較例と対しながら、第１の実施形態の効果について説明する。図５は、第１の実施形態の効果を説明するための図である。なお、図５（ａ）、図５（ｂ）は、図１において図示されている領域と異なる領域を示している。また、図５（ａ）、図５（ｂ）中の配線３００は、電極パッド３２０と同一の層に形成されている。
【００４２】
ここで、図５（ａ）、図５（ｂ）は、パッシベーション膜形成工程（Ｓ２２０）において、配線３００間のパッシベーション膜４００中に、ボイド４２０が発生した場合を示している。そのうち、図５（ａ）は、比較例として、アニール工程（Ｓ１３０）を行わない場合を示している。一方、図５（ａ）は、第１の実施形態の半導体装置の製造方法を用いた場合を示している。
【００４３】
図５（ａ）のように、配線３００間のパッシベーション膜４００中には、ボイド４２０が発生している。上記したように、比較例では、アニール工程（Ｓ１３０）を行っていないため、このボイド４２０中には、水分または溶剤成分などが残存している。このような状態で、フォトレジスト膜５００の塗布工程（Ｓ１４０）、ベーク工程（Ｓ１５０）を行うと、ボイド４２０中に残存していた水分または溶剤成分などが爆発して、パターン形成不良部５２０が発生してしまう。このようなパターン形成不良部５２０が生じてしまった場合、そのままパッシベーション膜エッチング工程（Ｓ１７０）を行うと、不適切な位置にパッシベーション膜４００の開口部を形成してしまう。
【００４４】
一方、第１の実施形態では、フォトレジスト膜５００の塗布工程（Ｓ１４０）の前に、基板をアニールする工程（Ｓ１３０）を行う。これにより、図５（ｂ）のように、配線３００間のパッシベーション膜４００にボイド４２０が発生していても、ボイド４２０中の水分または溶剤成分などは、事前に気化されている。したがって、その後、フォトレジスト膜５００の塗布工程（Ｓ１４０）、ベーク工程（Ｓ１５０）を行っても、図５（ａ）のように、ボイド４２０中に残存していた水分または溶剤成分などが爆発して、パターン形成不良部５２０が発生してしまうことがない。このように、第１の実施形態によれば、フォトレジスト膜５００を塗布した後のパターン形成不良を抑制することができる。
【００４５】
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。第２の実施形態は、以下の点を除いて、第１の実施形態と同様である。配線上にパッシベーション膜４００を形成する工程（Ｓ２２０）の後で、かつ、基板１００をアニールする工程（Ｓ２８０）の前に、以下の工程を備える。第１塗布工程（Ｓ２３０）、第１ベーク工程（Ｓ２４０）、及び第１フォトリソグラフィ工程（Ｓ２５０）を順に行う。この第１フォトリソグラフィ工程（Ｓ２５０）において、当該フォトレジスト膜５００のパターン形状に異常が無かったときは（Ｓ２６０のＮＯ）、当該第１フォトリソグラフィ工程（Ｓ２５０）を終了する。一方、当該フォトレジスト膜５００のパターン形状に異常があったときは（Ｓ２６０のＹＥＳ）、フォトレジスト膜５００を剥離する（Ｓ２７０）。次いで、フォトレジスト膜５００を剥離する工程（Ｓ２７０）の後、基板１００をアニールする工程（Ｓ２８０）、第２塗布工程（Ｓ２９０）、第２ベーク工程（Ｓ３００）、及び第２フォトリソグラフィ工程（Ｓ３１０）を行う。以下、詳細を説明する。
【００４６】
まず、配線形成工程（Ｓ２１０）、パッシベーション膜形成工程（Ｓ２２０）を行う。次いで、パッシベーション膜形成工程（Ｓ２２０）の後、第１塗布工程（Ｓ２３０）、第１ベーク工程（Ｓ２４０）、及び第１フォトリソグラフィ工程（Ｓ２５０）を順に行う。
【００４７】
次いで、第１フォトリソグラフィ工程（Ｓ２５０）後において、フォトレジスト膜５００のパターン形状について、異常の有無を確認する（Ｓ２６０）。ここでいうフォトレジスト膜５００のパターン形状の異常とは、ボイド中に残存していた水分または溶剤成分などが爆発したことによるパターン形状不良だけでなく、他の原因によるパターン形状不良を含む。すなわち、再度、フォトレジスト膜５００のフォトリソグラフィ工程を行った方が良いと判断されるようなパターン形状の異常があるか否かを判断する。
【００４８】
このとき、当該フォトレジスト膜５００のパターン形状に異常が無かったときは（Ｓ２６０のＮＯ）、当該第１フォトリソグラフィ工程（Ｓ２５０）を終了する。一方、当該フォトレジスト膜５００のパターン形状に異常があったときは（Ｓ２６０のＹＥＳ）、フォトレジスト膜５００を剥離する（Ｓ２７０）。
【００４９】
次いで、フォトレジスト膜５００を剥離する工程（Ｓ２７０）の後、基板１００をアニールする工程（Ｓ２８０）を行う。アニール工程（Ｓ２８０）は、たとえば、ベーク炉にて行う。これにより、第１の実施形態と同様に、最上層の配線間におけるパッシベーション膜４００にボイドが発生していても、ボイド中の水分または溶剤成分などを、気化させることができる。
【００５０】
次いで、第２塗布工程（Ｓ２９０）、第２ベーク工程（Ｓ３００）、及び第２フォトリソグラフィ工程（Ｓ３１０）を行う。これにより、再度、フォトレジスト膜５００のパターニングが行われる。
【００５１】
次いで、第１の実施形態と同様にして、パッシベーション膜エッチング工程（Ｓ３２０）、フォトレジスト膜剥離工程（Ｓ３３０）を行う。次いで、パターニングされたパッシベーション膜４００上に、保護膜６００を形成する。
【００５２】
次に、第２の実施形態の効果を説明する。
【００５３】
通常、パッシベーション膜４００中のボイドを製造工程中に発見することは困難である。そのため、一度、フォトレジスト膜５００のパターニングを行った後に、フォトレジスト膜５００中のパターン形成不良により、ボイドの発生を認識する場合がある。その場合は、リワークと呼ばれるフォトレジスト膜を再度パターニングする工程（Ｓ２７０〜Ｓ３１０）が行われる。第二の実施形態によれば、このリワークの際に、基板のアニール工程（Ｓ２８０）を行うことにより、ボイド中の水分または溶剤成分などを、気化させることができる。
【００５４】
また、一度、フォトレジスト膜５００のパターニングを行ったときに、他の原因によりフォトレジスト膜５００にパターン形成不良が生じた場合においても、リワークを行う。このリワーク時の段階になって、初めて、ボイドに残存した水分や溶剤成分が爆発し、パターン形成不良を生じることがある。実際には、このリワーク時の工程によって、ボイド中に水分や溶剤成分が混入して爆発を起こすことが多い。したがって、第２の実施形態によれば、特にリワークの際に生じやすいパターン形成不良を抑制することができる。
【００５５】
（第３の実施形態）
図７は、第３の実施形態に係る半導体装置の製造方法を示すフローチャートである。また、図８は、第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。第３の実施形態は、感光性樹脂膜が感光性ポリイミド膜６００である点を除いて、第１の実施形態と同様である。
【００５６】
まず、配線形成工程（Ｓ４１０）、パッシベーション膜形成工程（Ｓ４２０）を行う。このとき、パッシベーション膜４００をパターニングすることにより、電極パッド３２０上のパッシベーション膜４００に、開口部を形成する。
【００５７】
次いで、図８（ａ）のように、アニール工程を行う（Ｓ４３０）。このとき、次の工程で感光性ポリイミド膜６００を塗布するため、このアニール工程（Ｓ４３０）のアニール温度は、たとえば、感光性ポリイミド膜６００の硬化温度よりも高い。具体的には、アニール温度は、２５０℃以上５００℃以下である。これにより、配線間のパッシベーション膜４００にボイドが発生していても、ボイド中の水分または溶剤成分などを、感光性ポリイミド膜６００の硬化工程（後述Ｓ４７０）よりも前に気化させておくことができる。したがって、感光性ポリイミド膜６００の硬化工程（後述Ｓ４７０）では、ボイド中の水分または溶剤成分が爆発することがない。
【００５８】
次いで、図８（ｂ）のように、基板１００上に、保護膜として、感光性ポリイミド膜６００を塗布する（Ｓ４４０）。このとき、感光性ポリイミド膜６００は、たとえば、感光性のポジ型感光性ポリイミドである。次いで、ベーク工程（Ｓ４５０）を行う。
【００５９】
次いで、図８（ｃ）のように、感光性ポリイミド膜６００を、露光および現像によりパターニングする（Ｓ４６０）。
【００６０】
次いで、図８（ｃ）の状態の基板をオーブンに投入して加熱を行うことにより、感光性ポリイミド膜６００を硬化させる（Ｓ４７０）。具体的には、この硬化工程は、たとえば、２５０℃を３０ｍｉｎ及び３５０℃を６０ｍｉｎ行う。
【００６１】
次に、第３の実施形態の効果を説明する。
【００６２】
第３の実施形態によれば、感光性樹脂膜として、感光性ポリイミド膜６００においても適用することができる。また、アニール工程（Ｓ４３０）のアニール温度は、感光性ポリイミド膜６００の硬化温度よりも高くすることができる。これにより、配線間のパッシベーション膜４００にボイドが発生していても、ボイド中の水分または溶剤成分などを、感光性ポリイミド膜６００の硬化工程（Ｓ４７０）よりも前に気化させておくことができる。したがって、感光性ポリイミド膜６００の硬化工程（Ｓ４７０）では、ボイド中の水分または溶剤成分が爆発することがない。一般に、感光性ポリイミド膜６００の硬化温度は高いため、ボイド中の水分または溶剤成分の爆発による損傷は大きくなる傾向にある。このため、第３の実施形態のように、上記したアニール工程（Ｓ４３０）を事前に行っておくことにより、より効果的にパターン形成不良を抑制することができる。
【００６３】
（第４の実施形態）
図９は、第４の実施形態に係る半導体装置の製造方法を示すフローチャートである。第４の実施形態は、以下の点を除いて、第２の実施形態と同様である。感光性樹脂膜は、感光性ポリイミド膜である。また、第１フォトリソグラフィ工程（Ｓ５５０）において、感光性ポリイミド膜６００のパターン形状に異常が無かった場合（Ｓ５６０のＮＯ）の後、または、当該感光性ポリイミド膜６００のパターン形状に異常があり（Ｓ５６０のＹＥＳ）、リワーク（Ｓ５７０〜Ｓ６１０）を行った場合の後において、感光性ポリイミド膜６００の硬化工程（Ｓ６２０）を行う。
【００６４】
アニール工程（Ｓ５８０）においては、第３の実施形態におけるアニール工程（Ｓ４３０）と同様の工程を行う。
【００６５】
第４の実施形態によれば、第２の実施形態と同様の効果を得ることができる。
【００６６】
以上、第１〜第４の実施形態では、アニール工程（Ｓ１３０）（Ｓ２８０）（Ｓ４３０）（Ｓ５８０）をベーク炉にて行う場合を説明したが、ランプ加熱や、ステージヒーティングなどによる加熱方法を用いてもよい。また、感光性樹脂膜の塗布装置において、上記した加熱工程を組み込んでおいてもよい。これにより、工数を削減することができる。
【００６７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００６８】
１００ 基板
２００ 層間絶縁膜
３００ 配線
３２０ 電極パッド
４００ パッシベーション膜
４２０ ボイド
５００ フォトレジスト膜
５２０ パターン形成不良部
６００ 保護膜（感光性ポリイミド膜）
【特許請求の範囲】
【請求項１】
基板上に、配線を形成する工程と、
前記配線上にパッシベーション膜を形成する工程と、
前記基板をアニールする工程と、
前記基板をアニールする工程の後、前記パッシベーション膜上に、感光性樹脂膜を塗布する塗布工程と、
前記感光性樹脂膜が塗布された前記基板を少なくとも一回以上ベークするベーク工程と、
前記感光性樹脂膜を、露光および現像によりパターニングするフォトリソグラフィ工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記配線上にパッシベーション膜を形成する工程の後で、かつ、前記基板をアニールする工程の前に、
第１の前記塗布工程と、
第１の前記ベーク工程と、
第１の前記フォトリソグラフィ工程と、
前記第１のフォトリソグラフィ工程において、当該感光性樹脂膜のパターン形状に異常が無かったときは当該第１のフォトリソグラフィ工程を終了する一方、当該感光性樹脂膜のパターン形状に異常があったときは、前記感光性樹脂膜を剥離する工程と、
を備え、
前記感光性樹脂膜を剥離する工程の後、前記基板をアニールする工程、第２の前記塗布工程、第２の前記ベーク工程、及び第２の前記フォトリソグラフィ工程を行う半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記感光性樹脂膜は、フォトレジスト膜である半導体装置の製造方法。
【請求項４】
請求項１または２に記載の半導体装置の製造方法において、
前記感光性樹脂膜は、ポリイミド膜である半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記基板をアニールする工程におけるアニール温度は、前記塗布工程における溶媒の沸点よりも高い半導体装置の製造方法。
【請求項６】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記基板をアニールする工程におけるアニール温度は、前記感光性樹脂膜の硬化温度よりも高い半導体装置の製造方法。
【請求項１】
基板上に、配線を形成する工程と、
前記配線上にパッシベーション膜を形成する工程と、
前記基板をアニールする工程と、
前記基板をアニールする工程の後、前記パッシベーション膜上に、感光性樹脂膜を塗布する塗布工程と、
前記感光性樹脂膜が塗布された前記基板を少なくとも一回以上ベークするベーク工程と、
前記感光性樹脂膜を、露光および現像によりパターニングするフォトリソグラフィ工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記配線上にパッシベーション膜を形成する工程の後で、かつ、前記基板をアニールする工程の前に、
第１の前記塗布工程と、
第１の前記ベーク工程と、
第１の前記フォトリソグラフィ工程と、
前記第１のフォトリソグラフィ工程において、当該感光性樹脂膜のパターン形状に異常が無かったときは当該第１のフォトリソグラフィ工程を終了する一方、当該感光性樹脂膜のパターン形状に異常があったときは、前記感光性樹脂膜を剥離する工程と、
を備え、
前記感光性樹脂膜を剥離する工程の後、前記基板をアニールする工程、第２の前記塗布工程、第２の前記ベーク工程、及び第２の前記フォトリソグラフィ工程を行う半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記感光性樹脂膜は、フォトレジスト膜である半導体装置の製造方法。
【請求項４】
請求項１または２に記載の半導体装置の製造方法において、
前記感光性樹脂膜は、ポリイミド膜である半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記基板をアニールする工程におけるアニール温度は、前記塗布工程における溶媒の沸点よりも高い半導体装置の製造方法。
【請求項６】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記基板をアニールする工程におけるアニール温度は、前記感光性樹脂膜の硬化温度よりも高い半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２４３７９０（Ｐ２０１２−２４３７９０Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１０９１９８（Ｐ２０１１−１０９１９８）
【出願日】平成２３年５月１６日（２０１１．５．１６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１６日（２０１１．５．１６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]