半導体装置及びその製造方法

【課題】トレンチ配線の配線幅のバラツキなく、デュアルダマシン構造を形成できる半導体装置及びその製造方法を提供する。
【解決手段】第１配線４が形成された層間膜１上に、第１配線４を覆うように絶縁膜６を形成した後、第１配線４上の絶縁膜６のみを除去する。そして、ビアホール及びトレンチを形成後、Ｃｕの埋め込みによりビア１８及び第２配線（トレンチ配線）２６を形成する。ビアホール及びトレンチ形成前に第１配線４上の絶縁膜６が除去されているため、第２配線２６を第１配線４と電気的に接続するための第１配線４上の絶縁膜６を除去する工程が必要ない。その結果、第１配線４上の絶縁膜６を除去する工程によって生じる第２配線２６の配線幅のバラツキを抑制できる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュアルダマシン構造を備える半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の配線工程では、配線材料としてＣｕを用いることが一般的になっている。このＣｕは材料的に酸化され易く、Ｃｕが露出したまま酸素プラズマ等でレジストのアッシングを施すと酸化する。
【０００３】
そのため、上層配線を形成するときには、上層配線となる金属膜を形成する直前の工程まで、下層配線として形成されたＣｕを保護して、Ｃｕの酸化を防止する必要があった。
【０００４】
例えば、ビアファーストのデュアルダマシンプロセスでは、ビアエッチングを行った後に上層配線となるトレンチを形成する工程がある。そのため、レジストを除去するアッシング工程が少なくとも２工程必要である。すなわち、ビアホールの形成に用いたレジストを除去する工程と、トレンチを形成するために用いたレジストを除去する工程が少なくとも必要である。
【０００５】
そこで、デュアルダマシンプロセスでは、ビアエッチング時に下層配線のＣｕが露出しないように、エッチングストッパー層をＣｕを覆うように形成し、ビアエッチング、及びトレンチエッチング時に下層配線のＣｕを保護している。
【０００６】
しかしながら、最終的には上層配線とコンタクトをとるために、エッチングストッパー層を除去する必要がある。
【０００７】
このとき、一般的に、レジストマスクを形成せずに、全面エッチバックでエッチングストッパー層を除去するため、トレンチの幅が広がり、その結果、上層配線の配線幅をある一定の幅以内に制御する上でバラツキの要因となり、設計上問題となっていた。
【０００８】
ここで、非特許文献１には、配線の信頼性向上のため、Ｃｕ配線上に高融点金属膜、例えばＣｏＷＰを形成する発明が開示されている。ＣｏＷＰは、耐酸化性やビアエッチング時のエッチング選択比があり、メタルである。そのため、非特許文献１の発明を適用することで、Ｃｕを保護するためにエッチングストッパー層を形成する必要が無くなる。その結果、エッチングストッパー層を除去する工程が必要なくなり、配線幅のバラツキを防止できる。
【０００９】
なお、本発明に関連する先行技術が非特許文献２、及び特許文献１、２に開示されている。
【００１０】
【非特許文献１】“９０ｎｍＣＭＯＳＣｕ配線技術”、ＦＩＮＤ，ｐｐ３５−３８，Ｖｏｌ．２２，Ｎｏ５，（２００４）
【非特許文献２】“無電解キャップメッキプロセス”、エバラ時報ｐｐ１０−１５，Ｎｏ．２０７，（２００５−４）
【特許文献１】特開平１０−２０９２７６号公報
【特許文献２】特開２００５−０２９８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、下層配線と上層配線を接続するためのビアと、下層配線の間には写真製版の重ね合わせズレがあり、その分の余裕をもって設計する必要がある。
【００１２】
重ね合わせズレの余裕がない場合、ビアの一部が、配線のない部分にはみ出て形成されるおそれがある。そして、ビアの一部が配線のない部分にはみ出て深く形成された場合、下層配線のさらに下層の配線と短絡するおそれがある。
【００１３】
半導体装置の高集積化が進む現在では、下層配線とビアとの間には設計上の余裕がないため、上記ビアのはみ出しを完全に防ぐのは困難である。したがって、Ｃｕ上にメタルキャップを形成した場合であっても、基板全面にエッチングストッパー層を形成して配線間の短絡を防止する必要があった。
【００１４】
その結果、Ｃｕ上にメタルキャップを形成した場合であっても、ビアと下層配線のコンタクトをとるためにエッチングストッパー層を除去する必要があり、上述したように除去に起因して生じる上層配線幅のバラツキを抑制することができなかった。
【００１５】
そこで、本発明の目的は、トレンチ配線の配線幅のバラツキなく、デュアルダマシン構造を形成できる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１６】
請求項１に記載の半導体装置は、第１層間絶縁膜内に形成されたメタル配線と、前記第１層間絶縁膜から露出した前記メタル配線の上面上に設けられたメタルキャップと、を有する第１配線と、前記第１層間絶縁膜上に順に積層され、所定エッチングに対するエッチングレートが比較的低い絶縁膜及び比較的高い第２層間絶縁膜と、前記第２層間絶縁膜に設けられたビアを介して前記第１配線と接続された第２配線と、を備え、前記絶縁膜は前記メタルキャップの上面を除いて延在していることを特徴とする。
【発明の効果】
【００１７】
請求項１に記載の発明によれば、第１配線上に絶縁膜が形成されていない。そのため、第１配線上の絶縁膜を除去した後に、ビアホールと第２配線となるトレンチを形成する製造方法を適用できる。ビアホールとトレンチを形成後に、第１配線上に絶縁膜が形成されていないので、第２配線と第１配線をビアを介して接続するために、第１配線上の絶縁膜をエッチングする必要がない。そのため、第１配線上の絶縁膜のエッチングに伴うトレンチのバラツキを抑制できる。その結果、第２配線の配線幅のバラツキを抑制できる。
【発明を実施するための最良の形態】
【００１８】
＜実施の形態１＞
＜Ａ．構成＞
図１は、本実施の形態１に係る半導体装置の構成を示す断面図である。図１は、半導体装置の構成のうち、配線部分の構成を示してる。
【００１９】
層間絶縁膜（層間膜、第１層間絶縁膜）１内に銅等を用いたメタル配線であるＣｕ配線２が形成されている。そして、層間膜１から露出したＣｕ配線２の上面上にメタルキャップ３が設けられている。Ｃｕ配線２とメタルキャップ３により下層配線となる第１配線４を構成している。
【００２０】
そして、所定エッチングに対するエッチングレートが比較的低い絶縁膜（ライナー膜）６及び比較的高い層間膜（第２層間絶縁膜）１１が、層間膜１上に順に積層されている。絶縁膜６は、メタルキャップ３の上面を除いて延在している。そして、絶縁膜６は、メタルキャップ３の膜厚以下の膜厚を有するように形成されている。また、絶縁膜６の比誘電率は５程度である。そして、層間膜１１は、例えばＳｉＯＣを材料とし、比誘電率は３程度のｌｏｗｋ膜である。
【００２１】
そして、デュアルダマシン法により、層間膜１１に、ビアを介して第１配線４に接合されるように第２配線２６が形成されている。そして、層間膜１１上には、絶縁膜１２が形成されている。絶縁膜１２は、例えばＳｉＯＣを材料とし、層間膜１１とは異なる成膜条件で成膜され、比誘電率が３．１程度になるように形成されている。
【００２２】
＜Ｂ．製造方法＞
次に、本実施の形態１に係る半導体装置の製造方法を図２から図１５を用いて説明する。図２から図１５は、本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【００２３】
まず、図２に示す工程では、周知の方法により層間膜１にＣｕ配線２を形成する。図２では、シングルダマシンの製造方法で形成したＣｕ配線２を示しているが、デュアルダマシン構造であってもかまわない。
【００２４】
次に、図３に示す工程では、例えば非特許文献１の方法を用いて、Ｃｕ配線２上にのみ、高融点金属からなり、耐酸化性があるメタルキャップ３を選択的に形成する（図３）。
【００２５】
Ｃｕ配線２上にメタルキャップ３を形成することで、Ｃｕ配線２の酸化を抑制し、エレクトロマイグレーション（ＥＭ）耐性を向上して信頼性を高めることができる。
【００２６】
ここで、メタルキャップ３の形成方法、材料は問わない。例えば、非特許文献１のように、ＣｏＷＰやＣｏＷＢＰ，ＣｏＷ，ＮｉＰ，Ｐｂなどメッキに用いられる材料を使用して無電解メッキ法により形成してもよい。また、別の形成方法として、Ｗ，Ａｌ等を材料にして選択ＣＶＤ法によって形成してもよい。
【００２７】
以上の工程により、層間膜１内に第１配線４を形成する。
【００２８】
次に、金属膜を選択メッキ法により形成すると、層間膜１の表面にメタルコンタミが発生したり、Ｃｕ配線２上に選択的にメタルキャップ３となる金属膜を析出できず、金属膜が層間膜１上に析出することが懸念される。そのため、図４に示す工程では、全面エッチバックを施し、層間膜１とともにメタルコンタミや金属膜等の導電性物質を除去する。この工程を経ることで正常な層間膜１の表面が露出する。ただし、この工程を削除しても本件特許の効果を損なうものではない。
【００２９】
次に、図５に示す工程では、層間膜１上に、第１配線４を覆うように絶縁膜６を形成する。絶縁膜６は、この後形成する主たる層間膜１１より膜厚が薄く、エッチングレートが主たる層間膜１１より低ければよい。
【００３０】
絶縁膜６としては、例えば、プラズマＣＶＤ法で形成するＳｉＣＮ膜やＳｉＯＣ膜の単層膜やこれらの積層膜がある。また、膜厚は例えば単層膜であれば２０〜６０ｎｍ、積層膜であればトータル２０〜６０ｎｍであればよい。
【００３１】
次に、図６から図９に示す工程により、第１配線４上に形成された絶縁膜６を除去する。以下、メタルキャップ３上の絶縁膜６を選択的に除去する方法について説明する。
【００３２】
まず、図６に示す工程では、レジストもしくは有機樹脂膜等のマスク材を形成する。ここで、絶縁膜６とエッチング選択比がある材料であれば、その材料、膜厚は問わない。ここでは、絶縁膜６を覆うように、感光剤を含まない１００ｎｍの有機樹脂膜７を塗布により形成する。
【００３３】
次に、図７に示す工程では、例えばＣＭＰ法で有機樹脂膜７を研磨して、第１配線４上の絶縁膜６の表面が露出するまで薄膜化する。このとき、研磨は特別な条件でなくともよく、スラリー、研磨布とも酸化膜を研磨するものと兼用してかまわない。研磨により有機樹脂膜７の膜厚は、２０ｎｍ〜４０ｎｍの膜厚に形成される。
【００３４】
次に、図８に示す工程では、研磨後の有機樹脂膜７をマスクに用いて、第１配線４上の絶縁膜６をエッチングにより除去し、第１配線４を露出させる。
【００３５】
次に、図９に示す工程では、有機樹脂膜７を通常のアッシング、ポリマー除去工程を経て除去する。
【００３６】
以上の工程から、第１配線４上の絶縁膜６のみ選択的に絶縁層６を除去できる。
【００３７】
次に、図１０に示す工程では、メタルキャップ３及び絶縁膜６上に、ＣＶＤ法によりＳｉＯＣ膜等の低誘電率膜からなる層間膜１１を形成する。続いて、層間膜１１上に、ＣＶＤ法により、ガスの流量比を変えて耐エッチング性を強化したＳｉＯＣ等の低誘電率膜１２を形成する。
【００３８】
そして、低誘電率膜１２上にプラズマＣＶＤ法により、保護膜として酸化膜１３を形成する。ここで、酸化膜１３の比誘電率は４．３程度である。
【００３９】
次に、図１１に示す工程では、酸化膜１３上に、有機系の反射防止膜１５を塗布により形成する。続いて、反射防止膜１５上にレジスト１６を形成し、ビア１８を形成するための開口部１７をレジスト１６に形成する。
【００４０】
次に、図１２に示す工程では、レジスト１６をマスクにして、メタルキャップ３の表面が露出するまでエッチングを行い、ビアホール１９を形成する。
【００４１】
次に、図１３に示す工程では、レジスト１６及び反射防止膜１５を除去する。
【００４２】
次に、図１４に示す工程では、感光材の入っていない有機材料を全面に塗布後、プラズマエッチングにより全面エッチバックして、ビアホール１９内に有機材料２２を埋め込む。
【００４３】
続いて、有機材料２２、及び酸化膜１３上に反射防止膜２０を形成する。続いて、反射防止膜２０上にレジスト２１を形成し、第２配線２６を形成するための開口部２３をレジスト２１に形成する。
【００４４】
次に、図１５に示す工程では、レジスト２１をマスクにして第２配線２６が形成されるトレンチ２４を形成する。
【００４５】
次に、図１６に示す工程では、酸素プラズマを使ったアッシングにより、反射防止膜２０及びレジスト２１を除去する。
【００４６】
ここで、Ｃｕ配線２の表面は、メタルキャップ３により保護されているため、アッシングにより酸化されることはない。
【００４７】
次に、スパッタ法と電解メッキ法の組み合わせにより、Ｃｕをビアホール１９や配線トレンチ２４内に埋め込み、ビア１８及び上層配線となる第２配線２６を同時に形成する。続いて、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法により、余分なＣｕ及び酸化膜１３を除去し、同時に平坦化を行う。
【００４８】
ここで、図１６からわかるように、第１配線４のメタルキャップ３がビアホール１９の底で露出しており、第２配線２６と第１配線４をビア１８を介して電気的に接続するために、エッチングストッパー層となる絶縁膜６を除去する必要はない。
【００４９】
以上の工程により、図１に示す半導体装置を形成することができる。
【００５０】
＜Ｃ．効果＞
図１７から図１９は、従来の半導体装置の製造方法を示す断面図である。従来の製造方法では、図１７に示すように、ビアホール１９とトレンチ２４を形成後に、メタルキャップ３を覆うように絶縁膜６が形成されている（部分Ａ参照）。
【００５１】
そのため、第１配線４と第２配線２６をビア１８を介して接続するためにエッチバックにより、メタルキャップ３上の絶縁膜６を除去する工程が必要になる。
【００５２】
このとき、図１８に示すように、トレンチ２４のトップ部分Ｂの幅が広がる。そして、図１９に示すように、ビアホール１９及びトレンチ２４内にＣｕを埋め込んで第２配線２６を形成すると、隣接する配線２７と短絡するおそれがあった。
【００５３】
本実施の形態１に係る半導体装置の製造方法によれば、ビアホール１９及びトレンチ２４の形成前にメタルキャップ３上に形成された絶縁膜６を予め除去している。
【００５４】
ビアホール１９及びトレンチ２４形成後に絶縁膜６を除去するためのエッチバック工程が省略できるので、第２配線２６の配線幅のバラツキを防止できる。
【００５５】
図２０に示すように、メタルキャップ３のみを備える半導体装置の構成では、マスクずれによりビアホール１８が第１配線４を踏み外したときに、さらに下層の配線３０３と短絡するおそれがある。
【００５６】
ここで、配線３０３は層間膜３０４に形成され、配線３０３上にはメタルキャップ３０３が形成されている。そして、配線３０３を覆うように層間膜３０５が形成されている。
【００５７】
本実施の形態１に係る半導体装置の製造方法によれば、メタルキャップ３上の絶縁膜６のみを除去している。そのため、絶縁膜６によりビア１８の突き抜けが防止され、配線間の短絡を防止できる。
【００５８】
本実施の形態１に係る半導体装置では、絶縁膜６は、メタルキャップ３の上面を除いて延在している。
【００５９】
そのため、ビアホール及びトレンチを形成した後に、第１配線４上の絶縁膜６を除去する工程を省略した半導体装置の製造方法を適用することができる。
【００６０】
その結果、第２配線２６の配線幅のバラツキを防止できる。
【００６１】
本実施の形態１に係る半導体装置の製造方法によれば、絶縁膜６を覆うように有機樹脂膜７を塗布により形成し、第１配線４上の絶縁膜６の表面が露出するまで有機樹脂膜７を研磨する工程と、有機樹脂膜７をマスクにして、前記第１配線４上の前記絶縁膜６を除去する工程と、を含んでいるので、第１配線４上の絶縁膜６のみを容易に除去することができる。
【００６２】
本実施の形態１に係る半導体装置では、絶縁膜６が、前記メタルキャップ３の膜厚以下の膜厚を有するように形成されている。
【００６３】
その結果、図７に示したように、有機樹脂膜７の膜厚に対してエッチングする絶縁膜６の膜厚を薄くすることができる。その結果、絶縁膜６のエッチング条件を広くとることができる。
【００６４】
また、絶縁膜６の比誘電率は５程度と、層間膜１，１１の比誘電率に比べて大きな比誘電率を有している。
【００６５】
そのため、絶縁膜６の膜厚が厚くなると、配線間にある層間絶縁膜の誘電率が全体で大きくなり、配線間容量が大きくなる。
【００６６】
本実施の形態１に係る半導体装置は、絶縁膜６が、メタルキャップ３の膜厚以下の膜厚となるように形成されている。比誘電率の大きな絶縁膜６の膜厚が薄いため、配線間容量を低減することができる。
【００６７】
なお、本実施の形態１では、絶縁膜６の膜厚は、メタルキャップ３程度に形成されているが、もっと薄く形成してもよい。
【図面の簡単な説明】
【００６８】
【図１】本実施の形態１に係る半導体装置の構成を示す断面図である。
【図２】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図３】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図４】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図５】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図６】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図７】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図８】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図９】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１０】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１１】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１２】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１３】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１４】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１５】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１６】本実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１７】従来の半導体装置の製造工程の構成を示す断面図である。
【図１８】従来の半導体装置の製造工程を示す断面図である。
【図１９】従来の半導体装置の製造工程を示す断面図である。
【図２０】従来の半導体装置において、ビアのマスクズレが生じた状態を示す断面図である。
【符号の説明】
【００６９】
１，１１層間膜、２Ｃｕ配線、３メタルキャップ、４第１配線、６，１２絶縁膜、７有機材料膜、１３酸化膜、１５，２０反射防止膜、１６，２１レジスト、１７，２３開口部、１８ビア、１９ビアホール、２２有機材料、２６第２配線。

【特許請求の範囲】
【請求項１】
第１層間絶縁膜内に形成されたメタル配線と、前記第１層間絶縁膜から露出した前記メタル配線の上面上に設けられたメタルキャップとを有する第１配線と、
前記第１層間絶縁膜上に順に積層され、所定エッチングに対するエッチングレートが比較的低い絶縁膜及び比較的高い第２層間絶縁膜と、
前記第２層間絶縁膜に設けられたビアを介して前記第１配線と接続された第２配線と、
を備え、
前記絶縁膜は前記メタルキャップの上面を除いて延在していることを特徴とする半導体装置。
【請求項２】
前記絶縁膜は、前記メタルキャップの膜厚以下の膜厚を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
（ａ）前記第１層間絶縁膜内に前記第１配線を形成する工程と、
（ｂ）前記第１層間絶縁膜上に、前記第１配線を覆うように前記絶縁膜を形成する工程と、
（ｃ）前記絶縁膜を覆うようにマスク材を形成し、前記第１配線上の前記絶縁膜の表面が露出するまで前記マスク材を薄膜化する工程と、
（ｄ）前記薄膜化されたマスク材をマスクに用いて前記第１配線上の前記絶縁膜を除去する工程と、
を備えることを特徴とする請求項１又は２に記載の半導体装置の製造方法。

【図１】