半導体装置及び半導体装置の駆動方法
【課題】電流入力型画素において、信号書き込み速度を速め、トランジスタの隣接間ばらつきの影響を低減する半導体装置を提供する。
【解決手段】直列に接続された2つのトランジスタにおいて、設定動作(信号書き込み)の時には、そのうちの1つのトランジスタのソース・ドレイン間の電圧が非常に小さくなり、もう1つのトランジスタに対して、設定動作を行うようになる。そして、出力動作の時には、2つのトランジスタがマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。逆にいうと、設定動作の時の電流を大きくすることが出来る。したがって、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作が行うことが出来る。また、設定動作と出力動作とで、同一のトランジスタを1つ用いるため、隣接間ばらつきの影響も小さくなる。
【解決手段】直列に接続された2つのトランジスタにおいて、設定動作(信号書き込み)の時には、そのうちの1つのトランジスタのソース・ドレイン間の電圧が非常に小さくなり、もう1つのトランジスタに対して、設定動作を行うようになる。そして、出力動作の時には、2つのトランジスタがマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。逆にいうと、設定動作の時の電流を大きくすることが出来る。したがって、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作が行うことが出来る。また、設定動作と出力動作とで、同一のトランジスタを1つ用いるため、隣接間ばらつきの影響も小さくなる。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項1】
第1のトランジスタと第2のトランジスタとスイッチと容量素子とを備え、
前記第1のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第2のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第1のトランジスタのゲート端子と、前記第1のトランジスタの第1の端子とは、前記スイッチを介して接続されており、
前記第1のトランジスタの第2の端子は、前記第2のトランジスタの第1の端子と接続されており、
前記第1のトランジスタのゲート端子は、前記第2のトランジスタのゲート端子と接続されており、
前記第1のトランジスタのゲート端子は、前記容量素子の一方の端子と接続されており、
前記第1のトランジスタの第1の端子と前記第1のトランジスタの第2の端子との間、または、前記第2のトランジスタの第1の端子と前記第2のトランジスタの第2の端子との間を、短絡状態にする手段を有することを特徴とする半導体装置。
【請求項2】
第1のトランジスタと第2のトランジスタと第1のスイッチと第2のスイッチと容量素子とを備え、
前記第1のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第2のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第1のトランジスタのゲート端子と、前記第1のトランジスタの第1の端子とは、前記第1のスイッチを介して接続されており、
前記第1のトランジスタの第2の端子は、前記第2のトランジスタの第1の端子と接続されており、
前記第1のトランジスタのゲート端子は、前記第2のトランジスタのゲート端子と接続されており、
前記第1のトランジスタのゲート端子は、前記容量素子の一方の端子と接続されており、
前記第1のトランジスタの第1の端子と前記第1のトランジスタの第2の端子とは、または、前記第2のトランジスタの第1の端子と前記第2のトランジスタの第2の端子とは、前記第2のスイッチを介して接続されていることを特徴とする半導体装置。
【請求項3】
第1のトランジスタと第2のトランジスタと第1のスイッチと第2のスイッチと第3のスイッチと電源線と容量素子とを備え、
前記第1のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第2のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第1のトランジスタのゲート端子と、前記第1のトランジスタの第1の端子とは、前記第1のスイッチを介して接続されており、
前記第1のトランジスタの第2の端子は、前記第2のトランジスタの第1の端子と接続されており、
前記第1のトランジスタのゲート端子は、前記第2のトランジスタのゲート端子と第2のスイッチを介して接続されており、
前記第1のトランジスタのゲート端子は、前記容量素子の一方の端子と接続されており、
前記第2のトランジスタのゲート端子は、前記電源線と前記第3のスイッチを介して接続されていることを特徴とする半導体装置。
【請求項4】
請求項1乃至請求項3のいずれか1項において、
前記第1のトランジスタと前記第2のトランジスタは、同じ導電型であることを特徴とする半導体装置。
【請求項5】
請求項1乃至請求項4のいずれか1項において、
前記容量素子の他方の端子が、前記第2のトランジスタの第2の端子と接続されていることを特徴とする半導体装置。
【請求項6】
請求項1乃至請求項5のいずれか1項において、
前記第1のトランジスタの第1の端子が表示素子に接続され、
前記第2のトランジスタの第2の端子が電流源回路と接続されていることを特徴とする半導体装置。
【請求項7】
請求項1乃至請求項5のいずれか1項において、
前記第2のトランジスタの第2の端子が表示素子に接続され、
前記第1のトランジスタの第1の端子が電流源回路と接続されていることを特徴とする半導体装置。
【請求項8】
請求項6又は7において、
前記表示素子は、EL素子であることを特徴とする半導体装置。
【請求項9】
負荷に第1の電流を供給するトランジスタと、
前記トランジスタのゲート端子の電位を、前記トランジスタに第2の電流を流すことによって所定の電位にするプリチャージ手段と、を有することを特徴とする半導体装置。
【請求項10】
表示素子と、
前記表示素子に電流を供給するトランジスタと、
前記トランジスタのゲート端子の電位を所定の電位にするプリチャージ手段と、を有することを特徴とする半導体装置。
【請求項11】
信号線と、
前記信号線に電流を供給するトランジスタと、
前記トランジスタのゲート端子の電位を所定の電位にするプリチャージ手段と、を有する信号線駆動回路を備えたことを特徴とする半導体装置。
【請求項12】
負荷に第1の電流を供給するトランジスタと、
前記トランジスタのゲート端子の電位を、前記トランジスタに第2の電流を流すことによって所定の電位にする手段と、
前記トランジスタのゲート端子の電位を、前記トランジスタに第3の電流を流すことによって所定の電位する手段とを有することを特徴とする半導体装置。
【請求項13】
請求項1乃至請求項12のいずれか一項に記載の半導体装置を具備することを特徴とする表示装置。
【請求項14】
請求項13に記載の表示装置を具備することを特徴とする電子機器。
【請求項15】
負荷に電流を供給するトランジスタに第1の電流を供給して、前記トランジスタが前記第1の電流を流すのに必要な電圧をゲート端子に生成させた後、
前記トランジスタに第2の電流を供給して、前記トランジスタが前記第2の電流を流すのに必要な電圧をゲート端子に生成させるステップを有することを特徴とする半導体装置の駆動方法。
【請求項16】
請求項15において、
前記第1の電流が、前記第2の電流よりも大きいことを特徴とする半導体装置の駆動方法。
【請求項17】
負荷に電流を供給するトランジスタのゲート端子の電位に対し、前記トランジスタが定常状態となる所定の電位になるようにした後、
前記トランジスタに電流を供給して、前記トランジスタが前記電流を流すのに必要な電圧をゲート端子に生成させるステップを有することを特徴とする半導体装置の駆動方法。
【請求項18】
トランジスタに第1の電流を供給して、前記トランジスタが前記第1の電流を流すのに必要な電圧をゲート端子に生成させた後、
前記トランジスタに第2の電流を供給して、前記トランジスタが前記第2の電流を流すのに必要な電圧をゲート端子に生成させた後、
前記トランジスタが負荷に第3の電流を流すステップを有することを特徴とする半導体装置の駆動方法。
【請求項1】
第1のトランジスタと第2のトランジスタとスイッチと容量素子とを備え、
前記第1のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第2のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第1のトランジスタのゲート端子と、前記第1のトランジスタの第1の端子とは、前記スイッチを介して接続されており、
前記第1のトランジスタの第2の端子は、前記第2のトランジスタの第1の端子と接続されており、
前記第1のトランジスタのゲート端子は、前記第2のトランジスタのゲート端子と接続されており、
前記第1のトランジスタのゲート端子は、前記容量素子の一方の端子と接続されており、
前記第1のトランジスタの第1の端子と前記第1のトランジスタの第2の端子との間、または、前記第2のトランジスタの第1の端子と前記第2のトランジスタの第2の端子との間を、短絡状態にする手段を有することを特徴とする半導体装置。
【請求項2】
第1のトランジスタと第2のトランジスタと第1のスイッチと第2のスイッチと容量素子とを備え、
前記第1のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第2のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第1のトランジスタのゲート端子と、前記第1のトランジスタの第1の端子とは、前記第1のスイッチを介して接続されており、
前記第1のトランジスタの第2の端子は、前記第2のトランジスタの第1の端子と接続されており、
前記第1のトランジスタのゲート端子は、前記第2のトランジスタのゲート端子と接続されており、
前記第1のトランジスタのゲート端子は、前記容量素子の一方の端子と接続されており、
前記第1のトランジスタの第1の端子と前記第1のトランジスタの第2の端子とは、または、前記第2のトランジスタの第1の端子と前記第2のトランジスタの第2の端子とは、前記第2のスイッチを介して接続されていることを特徴とする半導体装置。
【請求項3】
第1のトランジスタと第2のトランジスタと第1のスイッチと第2のスイッチと第3のスイッチと電源線と容量素子とを備え、
前記第1のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第2のトランジスタは、ゲート端子と第1の端子と第2の端子とを有し、
前記第1のトランジスタのゲート端子と、前記第1のトランジスタの第1の端子とは、前記第1のスイッチを介して接続されており、
前記第1のトランジスタの第2の端子は、前記第2のトランジスタの第1の端子と接続されており、
前記第1のトランジスタのゲート端子は、前記第2のトランジスタのゲート端子と第2のスイッチを介して接続されており、
前記第1のトランジスタのゲート端子は、前記容量素子の一方の端子と接続されており、
前記第2のトランジスタのゲート端子は、前記電源線と前記第3のスイッチを介して接続されていることを特徴とする半導体装置。
【請求項4】
請求項1乃至請求項3のいずれか1項において、
前記第1のトランジスタと前記第2のトランジスタは、同じ導電型であることを特徴とする半導体装置。
【請求項5】
請求項1乃至請求項4のいずれか1項において、
前記容量素子の他方の端子が、前記第2のトランジスタの第2の端子と接続されていることを特徴とする半導体装置。
【請求項6】
請求項1乃至請求項5のいずれか1項において、
前記第1のトランジスタの第1の端子が表示素子に接続され、
前記第2のトランジスタの第2の端子が電流源回路と接続されていることを特徴とする半導体装置。
【請求項7】
請求項1乃至請求項5のいずれか1項において、
前記第2のトランジスタの第2の端子が表示素子に接続され、
前記第1のトランジスタの第1の端子が電流源回路と接続されていることを特徴とする半導体装置。
【請求項8】
請求項6又は7において、
前記表示素子は、EL素子であることを特徴とする半導体装置。
【請求項9】
負荷に第1の電流を供給するトランジスタと、
前記トランジスタのゲート端子の電位を、前記トランジスタに第2の電流を流すことによって所定の電位にするプリチャージ手段と、を有することを特徴とする半導体装置。
【請求項10】
表示素子と、
前記表示素子に電流を供給するトランジスタと、
前記トランジスタのゲート端子の電位を所定の電位にするプリチャージ手段と、を有することを特徴とする半導体装置。
【請求項11】
信号線と、
前記信号線に電流を供給するトランジスタと、
前記トランジスタのゲート端子の電位を所定の電位にするプリチャージ手段と、を有する信号線駆動回路を備えたことを特徴とする半導体装置。
【請求項12】
負荷に第1の電流を供給するトランジスタと、
前記トランジスタのゲート端子の電位を、前記トランジスタに第2の電流を流すことによって所定の電位にする手段と、
前記トランジスタのゲート端子の電位を、前記トランジスタに第3の電流を流すことによって所定の電位する手段とを有することを特徴とする半導体装置。
【請求項13】
請求項1乃至請求項12のいずれか一項に記載の半導体装置を具備することを特徴とする表示装置。
【請求項14】
請求項13に記載の表示装置を具備することを特徴とする電子機器。
【請求項15】
負荷に電流を供給するトランジスタに第1の電流を供給して、前記トランジスタが前記第1の電流を流すのに必要な電圧をゲート端子に生成させた後、
前記トランジスタに第2の電流を供給して、前記トランジスタが前記第2の電流を流すのに必要な電圧をゲート端子に生成させるステップを有することを特徴とする半導体装置の駆動方法。
【請求項16】
請求項15において、
前記第1の電流が、前記第2の電流よりも大きいことを特徴とする半導体装置の駆動方法。
【請求項17】
負荷に電流を供給するトランジスタのゲート端子の電位に対し、前記トランジスタが定常状態となる所定の電位になるようにした後、
前記トランジスタに電流を供給して、前記トランジスタが前記電流を流すのに必要な電圧をゲート端子に生成させるステップを有することを特徴とする半導体装置の駆動方法。
【請求項18】
トランジスタに第1の電流を供給して、前記トランジスタが前記第1の電流を流すのに必要な電圧をゲート端子に生成させた後、
前記トランジスタに第2の電流を供給して、前記トランジスタが前記第2の電流を流すのに必要な電圧をゲート端子に生成させた後、
前記トランジスタが負荷に第3の電流を流すステップを有することを特徴とする半導体装置の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【図75】
【図76】
【図77】
【図78】
【図79】
【図80】
【図81】
【図82】
【図83】
【図84】
【図85】
【図86】
【図87】
【図88】
【図89】
【図90】
【図91】
【図92】
【図93】
【図94】
【図95】
【図96】
【図97】
【図98】
【図99】
【図100】
【図101】
【図102】
【図103】
【図104】
【図105】
【図106】
【図107】
【図108】
【図109】
【図110】
【図111】
【図112】
【図113】
【図114】
【図115】
【図116】
【図117】
【図118】
【図119】
【図120】
【図121】
【図122】
【図123】
【図124】
【図125】
【図126】
【図127】
【図128】
【図129】
【図130】
【図131】
【図132】
【図133】
【図134】
【図135】
【図136】
【図137】
【図138】
【図139】
【図140】
【図141】
【図142】
【図143】
【図144】
【図145】
【図146】
【図147】
【図148】
【図149】
【図150】
【図151】
【図152】
【図153】
【図154】
【図155】
【図156】
【図157】
【図158】
【図159】
【図160】
【図161】
【図162】
【図163】
【図164】
【図165】
【図166】
【図167】
【図168】
【図169】
【図170】
【図171】
【図172】
【図173】
【図174】
【図175】
【図176】
【図177】
【図178】
【図179】
【図180】
【図181】
【図182】
【図183】
【図184】
【図185】
【図186】
【図187】
【図188】
【図189】
【図190】
【図191】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【図75】
【図76】
【図77】
【図78】
【図79】
【図80】
【図81】
【図82】
【図83】
【図84】
【図85】
【図86】
【図87】
【図88】
【図89】
【図90】
【図91】
【図92】
【図93】
【図94】
【図95】
【図96】
【図97】
【図98】
【図99】
【図100】
【図101】
【図102】
【図103】
【図104】
【図105】
【図106】
【図107】
【図108】
【図109】
【図110】
【図111】
【図112】
【図113】
【図114】
【図115】
【図116】
【図117】
【図118】
【図119】
【図120】
【図121】
【図122】
【図123】
【図124】
【図125】
【図126】
【図127】
【図128】
【図129】
【図130】
【図131】
【図132】
【図133】
【図134】
【図135】
【図136】
【図137】
【図138】
【図139】
【図140】
【図141】
【図142】
【図143】
【図144】
【図145】
【図146】
【図147】
【図148】
【図149】
【図150】
【図151】
【図152】
【図153】
【図154】
【図155】
【図156】
【図157】
【図158】
【図159】
【図160】
【図161】
【図162】
【図163】
【図164】
【図165】
【図166】
【図167】
【図168】
【図169】
【図170】
【図171】
【図172】
【図173】
【図174】
【図175】
【図176】
【図177】
【図178】
【図179】
【図180】
【図181】
【図182】
【図183】
【図184】
【図185】
【図186】
【図187】
【図188】
【図189】
【図190】
【図191】
【公開番号】特開2012−68640(P2012−68640A)
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願番号】特願2011−212214(P2011−212214)
【出願日】平成23年9月28日(2011.9.28)
【分割の表示】特願2005−182313(P2005−182313)の分割
【原出願日】平成17年6月22日(2005.6.22)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願日】平成23年9月28日(2011.9.28)
【分割の表示】特願2005−182313(P2005−182313)の分割
【原出願日】平成17年6月22日(2005.6.22)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]