半導体装置用テープキャリアおよびその製造方法
【課題】半導体装置用テープキャリアにおけるソルダーレジスト下方のリード配線の銅の過剰溶解を防止すると共に、スズめっきのホイスカを抑制する。
【解決手段】絶縁フィルム１上に接着剤層２を介して施された銅箔３の表面の全面にスズめっき層４を厚さ０．０１〜０．２μｍ形成した後、加熱処理し、その後フォトレジストをコートし、露光、現像、エッチング、剥膜処理することにより銅箔３に微細配線パターン３０を形成し、その後、前記配線パターン上に、その端子部分を除く所定の位置にソルダーレジスト６を塗布した後、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層４を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層５ｂと厚さ０．１５〜０．８０μｍの純スズ層４ｂを形成する。
【解決手段】絶縁フィルム１上に接着剤層２を介して施された銅箔３の表面の全面にスズめっき層４を厚さ０．０１〜０．２μｍ形成した後、加熱処理し、その後フォトレジストをコートし、露光、現像、エッチング、剥膜処理することにより銅箔３に微細配線パターン３０を形成し、その後、前記配線パターン上に、その端子部分を除く所定の位置にソルダーレジスト６を塗布した後、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層４を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層５ｂと厚さ０．１５〜０．８０μｍの純スズ層４ｂを形成する。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、精密電子部品であるＴＡＢテープキャリアのような半導体装置用テープキャリア、特にその銅箔の配線パターンにスズめっきを行うに際し、ソルダーレジスト際の銅の喰われを防止した構造のテープキャリア及びスズめっき手法に関するものである。
【０００２】
【従来の技術】従来のＴＡＢテープキャリアの構造は、図２に示すように、ポリイミド樹脂製絶縁フィルム１に接着剤層２を介して貼り合わせた銅箔に所定の配線パターン３を形成し（図２（ａ））、その配線パターン３上には、その銅リード３ａ等の端子部分を除く所定の位置に、絶縁層としてソルダーレジスト６を印刷塗布し（図２R>２（ｂ））、その後、当該配線パターン３の端子部分である銅リード３ａに安定した接合性を与えるために、無電解スズめっきにより純スズめっき層４を形成し（図２（ｃ））、加熱処理によりスズ−銅合金層５を形成した構造（図２（ｄ））である。
【０００３】このＴＡＢテープキャリアの半導体素子への実装作業は、例えば図３に示すように半導体素子（ＩＣチップ）７をデバイスホールに位置するように配置し、デバイスホールに突出したインナーリードと半導体素子７の電極を位置合わせした後、ボンディングツールにより圧着する。半導体素子７の電極には金バンプ８が形成されており、加熱された状態で銅リード３ａに圧着されると、スズめっきが溶融し金−スズ合金が形成し、電極とインナーリードが接合される。
【０００４】
【発明が解決しようとする課題】一般にスズめっきは、耐食性、はんだ付け性に優れていることから電子部品に広く使用されている。
【０００５】しかしながら、上記した従来のＴＡＢテープキャリアにおいては、無電解スズめっきする際に、図４R>４に示すように、ソルダーレジスト６の下方の際部（端部）にて銅が過剰溶解し、銅リード３ａに溝状に浸食された部分（過剰溶解部９）を形成し、リード強度を低下させるという問題がある。
【０００６】一般に無電解スズめっきは銅との置換で析出するが、この場合、無電解スズめっきの前処理液がソルダーレジスト下方は浸透しにくく、銅表面に有機物の残さ、汚染物等が残り、無電解スズめっき時に反応速度が著しく早くなり、銅が過剰に溶解する。
【０００７】さらに最近では微細配線パターン化の要求が強くなっており、めっき面積がより小さくなっていることから、めっき面積の大きいところと微細な部分で、無電解スズめっき時に反応速度に差が生じる。特に、微細部では無電解スズめっきの反応速度が早くなり、銅が過剰溶解しリード強度が低下する。
【０００８】また最近では、ファインピッチ化の要求が強くなっており、レジストコート時の銅表面の汚染、酸化により、銅とレジストとの密着性の低下により、銅とレジストの界面にエッチング液が浸透し、微細配線パターンの形成が困難となる場合がある。
【０００９】他の問題点として、スズめっき皮膜はスズめっき直後、放置するとホイスカ（ひげ状の結晶）が発生することが良く知られており、特に微細ピッチのパターンではホイスカの発生がショートの原因となるため、種々の検討が行われてきた。このスズホイスカの抑制手段としては、(1) 下地めっきとして、ニッケル、銅、鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形成する。(2) めっき後にリフロー処理を施す。(3) めっき後に加熱してアニール処理を施す。(4) スズめっきを他のスズ−合金めっきまたは他の金属めっきに変更する。(5) スズめっきに数％以上鉛を含む半田めっきに変更する。等が知られている。
【００１０】しかしながら、上記(1) の下地めっきを施す手法は、下地めっき工程が付与されるのでコストが高くなる。上記(2) のめっき後にリフロー処理を施す方法は、最初に厚く均一なめっきを施したとしても、リフロー後はめっき厚にバラツキが生じてしまい、さらにスズめっき表面が酸化するという問題が生じる。上記(3)のめっき後にアニール処理を施す方法は、短期間ではホイスカ抑制効果があるが、６ケ月程度の長期間になると完全にホイスカの成長を防止することができないため、完全なホイスカ対策とはならないという問題がある。上記(4) 、(5) の手法は金めっき、半田めっきを行うことがあるが、金めっきはコスト高、半田めっきはめっき皮膜組成、膜厚のコントロールが難しい等の問題がある。
【００１１】そこで、本発明の目的は、上記課題を解決し、ソルダーレジスト下方のリード配線の銅の過剰溶解、つまりソルダーレジスト際の銅の喰われを防止すると共に、安価に、且つスズめっきの特性を損なわずに、スズめっきのホイスカを抑制することのできる、高い信頼性を有するスズめっき構造の半導体装置用テープキャリアおよびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため、本発明は、次のように構成したものである。
【００１３】（１）請求項１の発明に係る半導体装置用テープキャリアは、絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、パターニングして微細配線パターンを形成し、その配線パターン上の端子部分を除く所定の位置にソルダーレジストを塗布し、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成したことを特徴とする。
【００１４】（２）請求項２の発明に係る半導体装置用テープキャリアの製造方法は、絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、加熱処理し、その後フォトレジストをコートし、露光、現像、エッチング、剥膜処理することにより銅箔に微細配線パターンを形成し、その後、前記配線パターン上に、その端子部分を除く所定の位置にソルダーレジストを塗布した後、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成することを特徴とする。
【００１５】（３）請求項３の発明は、請求項２記載の製造方法において、前記スズめっき層の形成を無電解めっきにより行うことを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明を図示の実施形態に基づいて説明する。
【００１７】図１に本発明による半導体装置用テープキャリアの例としてのＴＡＢテープキャリアの製造方法を示す。まず、図１（ａ）に示すようにポリイミド樹脂製絶縁フィルム１上に接着剤層２を介して銅箔３を形成したテープキャリアを用意し、その銅箔３の全面に、図１（ｂ）に示すように、１回目のスズめっき処理として、厚さ０．０１〜０．２μｍのスズめっき層４を形成し、加熱処理することにより当該スズめっき層に銅を拡散して、銅拡散スズめっき層すなわちスズ−銅合金層５ａを形成する。この場合、一部に純スズ層４ａが存在していても良い。
【００１８】次に、図１（ｃ）に示すように、所定のフォトレジスト１０を塗布して乾燥させた後に、所定の配線リードパターンを有するフォトマスクを通して露光、現像させた後、エッチング、剥膜処理を行うことにより、図１（ｄ）の如く所定の微細配線パターン３０を作製する。
【００１９】この後、図１（ｅ）に示すように、この配線パターン３０上の一部分に、つまり銅リード３ａ等の端子部分を除いた所定の位置に、ソルダーレジスト６を印刷法により塗布する。
【００２０】この後、図１（ｆ）に示すように、このテープキャリアの上記端子部分（銅リード３ａ等）に、つまり１回目のスズめっき層上に、２回目のスズめっき処理として、純スズめっき層を０．１５〜０．８０μｍの厚さで形成し、１００〜１５０℃、５分〜９０分の加熱処理をすることにより当該スズめっき層に銅を拡散して、純スズ層４ｂとスズ−銅合金層５ｂを形成する。ここでは、厚さ０．１５〜０．８０μｍの実質的に銅を含有しないスズめっき層すなわち純スズ層４ｂと、厚さ０．２０μｍ以上の銅拡散スズめっき層すなわちスズ−銅合金層５ｂを形成する。
【００２１】このようにして形成されるＴＡＢテープキャリアは、１回目のスズめっき処理の際には、ソルダーレジスト６が存在しないので、局部的に銅の過剰溶解部９が形成されることがない。そして２回目のスズめっき処理の際には、ソルダーレジスト６の下面にめっき液が侵入したとしても、銅の表面はスズ−銅合金層５ａが形成され、銅箔がめっき液と接触することはないので、局部的な電食が起こらず、従って、図４に示した銅の過剰溶解部９が銅リード３ａに形成されることがない。よって、銅リード３ａに銅の過剰溶解部９が存在して銅リード３ａの強度が弱まるという不都合を無くすことができる。
【００２２】上記のＴＡＢテープキャリアの製造方法において、１回目のスズめっき処理後の加熱処理は実施せず、純スズ層４ａを形成させただけでも良い。
【００２３】１回目のスズめっき層の厚さは０．０１〜０．２μｍが好ましい。この１回目のスズめっき層の厚さが０．２μｍを越えると、エッチングによるパターン形成が困難になるためである。
【００２４】一方、２回目のスズめっき処理による純スズ層４ｂの厚さを０．１５〜０．８０μｍとした理由は、０．１５μｍ未満の場合はインナリードのボンディング性が困難となり、０．８μｍを越えるとめっきだれを生じ、短絡の原因となるからである。また、２回目のスズめっき処理によるスズ−銅合金層５の厚さを０．２０μｍ以上とした理由は、０．２０μｍ未満の場合はホイスカ抑制効果が不十分となるからである。
【００２５】上記ＴＡＢテープキャリアの半導体素子への実装作業は、例えば図３に示すように半導体素子（ＩＣチップ）７をデバイスホールに位置するように配置し、デバイスホールに突出したインナーリードと半導体素子７の電極を位置合わせした後、ボンディングツールにより圧着する。半導体素子７の電極には金バンプ８が形成されており、加熱された状態で銅リード３ａに圧着されると、スズめっきが溶融し金−スズ合金が形成し、電極とインナーリードが強固に接合される。
【００２６】
【実施例】ポリイミド樹脂製絶縁フィルム１上に接着剤層２を介して厚さ２５μｍの銅箔３を設けたテープキャリアを用意し、その銅箔３の全面に、１回目のスズめっき処理として、厚さ０．０１〜０．２μｍのスズめっき層４を形成し、１００〜１５０℃、５分〜９０分の加熱処理させた後、所定のレジストを塗布して乾燥し、所定の配線リードパターンを有するフォトマスクを通して露光、現像させた後、エッチングを行うことによりリードパターン（配線パターン３０）を作製した。
【００２７】そして、ポリイミド樹脂製絶縁フィルム１上に銅の微細配線パターン３０が形成された半導体装置用テープキャリアの銅の配線パターン３０上の一部分にソルダーレジスト６を印刷後、２回目のスズめっき処理として、スズめっき層を０．３〜０．６μｍ形成し、１００℃〜１５０℃、５分〜９０分の加熱処理により、純スズ層４ｂを０．２〜０．３μｍ、スズ−銅合金層５ｂを０．１５〜０．２５μｍ形成させたものを作製した。
【００２８】ここでスズめっきは電解及び無電解めっきのいずれかの方法で形成しても良いが、めっき厚のバラツキの少ない点で無電解めっきとした。
【００２９】無電解スズめっき液は石原薬品製５８０Ｍを用い、７０℃、５〜５００ｓで処理した。１回目のスズめっき後、１００〜１５０℃、５〜９０分加熱処理し、２回目のスズめっき後の加熱処理を１００〜１５０℃、５〜９０分加熱した。このように作製したサンプルについて、銅の過剰溶解性の評価を断面観察にて行った。この結果を、表１にスズめっき条件と銅過剰溶解性評価結果として示す。
【００３０】
【表１】
【００３１】表１から判るように、１回目のスズめっき厚が０．０１〜０．２μｍの範囲では、銅の過剰溶解は観察されなかった。一方、サンプル１のようにソルダーレジスト印刷後に２回目のスズめっき処理に相当する無電解スズめっきをしただけの場合（１回目のスズめっき処理なしの場合）、およびサンプル６のように１回目のスズめっき厚が０．２μｍを越える場合には、パターン不良が観察された。
【００３２】次に、コクール計により純スズめっき厚、蛍光Ｘ線膜厚計により全スズ厚を測定し、（全スズ厚）から（純スズ厚）を差し引きしてスズ−銅合金層の層厚を求め、１〜６月（３０日、６０日、９０日、１８０日）放置した後のインナリード１５０本について、それぞれ２００倍の光学顕微鏡によりホイスカの観察を行い、そのホイスカの発生数を数えた。このスズめっき条件とスズめっき厚、ホイスカ性評価結果を表２に示す。表２から判るように、スズ−銅合金層が０．２０μｍ未満（サンプル２、５、８、１１、１４）の場合、経過日数が増加するにつれてホイスカ発生数が増加することが観察された。これによりスズ−銅の拡散層が厚いほどスズのホイスカを抑制する効果があることが判る。
【００３３】
【表２】
【００３４】上記実施例では銅箔２５μｍのテープキャリアを用いたが、これに代えて銅箔１０μｍのテープキャリアで上記と同様な評価を行ったところ、１回目の銅箔全面へのスズめっき厚さが０．０１〜０．２μｍの範囲では銅の過剰溶解現象が発生しなかった。
【００３５】
【発明の効果】以上説明したように本発明によれば、次のような優れた効果が得られる。
【００３６】本発明の半導体装置用テープキャリア及びその製造方法によれば、絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、加熱処理し、その後フォトレジストをコートし、露光、現像、エッチング、剥膜処理することにより銅箔に微細配線パターンを形成し、その後、前記配線パターン上に、その端子部分を除く所定の位置にソルダーレジストを塗布した後、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成する。
【００３７】このように形成されるテープキャリアは、１回目のスズめっき処理の際には、ソルダーレジストが存在しないので、局部的に銅の過剰溶解部が形成されることがない。そして２回目のスズめっき処理の際には、ソルダーレジストの下面にめっき液が侵入したとしても、銅の表面はスズ−銅合金層が形成され、銅箔がめっき液と接触することはないので、局部的な電食が起こらず、従って、銅の過剰溶解部が銅リードに形成されることがない。よって、銅リード３ａに銅の過剰溶解部が存在して銅リードの強度が弱まるという不都合を無くすことができる。
【００３８】更に、２回目のスズめっき処理においては、純スズ層を０．１５〜０．８０μｍとしているので、インナリードのボンディング性が良好であり且つめっきだれを生じない。また２回目のスズ−銅合金層を０．２０μｍ以上としているので、十分なホイスカ抑制効果を得ることができる。従って、比較的安価でスズのホイスカを抑制することができ、高い信頼性を有したスズめっき皮膜が得られる。
【図面の簡単な説明】
【図１】本発明のテープキャリアの構造を工程毎に示した断面図である。
【図２】従来のテープキャリアの構造を工程毎に示した断面図である。
【図３】本発明のテープキャリアにＩＣチップを搭載して半導体装置を構成した組立図である。
【図４】銅の過剰溶解現象を示した断面図である。
【符号の説明】
１ ポリイミド樹脂製絶縁フィルム
２ 接着剤層
３ 銅箔
３ａ 銅リード
４ スズめっき層
４ａ、４ｂ 純スズ層
５ スズ−銅合金層
５ａ、５ｂ スズ−銅合金層
６ ソルダーレジスト
９ 銅の過剰溶解部
１０ フォトレジスト
３０ 配線パターン
【０００１】
【発明の属する技術分野】本発明は、精密電子部品であるＴＡＢテープキャリアのような半導体装置用テープキャリア、特にその銅箔の配線パターンにスズめっきを行うに際し、ソルダーレジスト際の銅の喰われを防止した構造のテープキャリア及びスズめっき手法に関するものである。
【０００２】
【従来の技術】従来のＴＡＢテープキャリアの構造は、図２に示すように、ポリイミド樹脂製絶縁フィルム１に接着剤層２を介して貼り合わせた銅箔に所定の配線パターン３を形成し（図２（ａ））、その配線パターン３上には、その銅リード３ａ等の端子部分を除く所定の位置に、絶縁層としてソルダーレジスト６を印刷塗布し（図２R>２（ｂ））、その後、当該配線パターン３の端子部分である銅リード３ａに安定した接合性を与えるために、無電解スズめっきにより純スズめっき層４を形成し（図２（ｃ））、加熱処理によりスズ−銅合金層５を形成した構造（図２（ｄ））である。
【０００３】このＴＡＢテープキャリアの半導体素子への実装作業は、例えば図３に示すように半導体素子（ＩＣチップ）７をデバイスホールに位置するように配置し、デバイスホールに突出したインナーリードと半導体素子７の電極を位置合わせした後、ボンディングツールにより圧着する。半導体素子７の電極には金バンプ８が形成されており、加熱された状態で銅リード３ａに圧着されると、スズめっきが溶融し金−スズ合金が形成し、電極とインナーリードが接合される。
【０００４】
【発明が解決しようとする課題】一般にスズめっきは、耐食性、はんだ付け性に優れていることから電子部品に広く使用されている。
【０００５】しかしながら、上記した従来のＴＡＢテープキャリアにおいては、無電解スズめっきする際に、図４R>４に示すように、ソルダーレジスト６の下方の際部（端部）にて銅が過剰溶解し、銅リード３ａに溝状に浸食された部分（過剰溶解部９）を形成し、リード強度を低下させるという問題がある。
【０００６】一般に無電解スズめっきは銅との置換で析出するが、この場合、無電解スズめっきの前処理液がソルダーレジスト下方は浸透しにくく、銅表面に有機物の残さ、汚染物等が残り、無電解スズめっき時に反応速度が著しく早くなり、銅が過剰に溶解する。
【０００７】さらに最近では微細配線パターン化の要求が強くなっており、めっき面積がより小さくなっていることから、めっき面積の大きいところと微細な部分で、無電解スズめっき時に反応速度に差が生じる。特に、微細部では無電解スズめっきの反応速度が早くなり、銅が過剰溶解しリード強度が低下する。
【０００８】また最近では、ファインピッチ化の要求が強くなっており、レジストコート時の銅表面の汚染、酸化により、銅とレジストとの密着性の低下により、銅とレジストの界面にエッチング液が浸透し、微細配線パターンの形成が困難となる場合がある。
【０００９】他の問題点として、スズめっき皮膜はスズめっき直後、放置するとホイスカ（ひげ状の結晶）が発生することが良く知られており、特に微細ピッチのパターンではホイスカの発生がショートの原因となるため、種々の検討が行われてきた。このスズホイスカの抑制手段としては、(1) 下地めっきとして、ニッケル、銅、鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形成する。(2) めっき後にリフロー処理を施す。(3) めっき後に加熱してアニール処理を施す。(4) スズめっきを他のスズ−合金めっきまたは他の金属めっきに変更する。(5) スズめっきに数％以上鉛を含む半田めっきに変更する。等が知られている。
【００１０】しかしながら、上記(1) の下地めっきを施す手法は、下地めっき工程が付与されるのでコストが高くなる。上記(2) のめっき後にリフロー処理を施す方法は、最初に厚く均一なめっきを施したとしても、リフロー後はめっき厚にバラツキが生じてしまい、さらにスズめっき表面が酸化するという問題が生じる。上記(3)のめっき後にアニール処理を施す方法は、短期間ではホイスカ抑制効果があるが、６ケ月程度の長期間になると完全にホイスカの成長を防止することができないため、完全なホイスカ対策とはならないという問題がある。上記(4) 、(5) の手法は金めっき、半田めっきを行うことがあるが、金めっきはコスト高、半田めっきはめっき皮膜組成、膜厚のコントロールが難しい等の問題がある。
【００１１】そこで、本発明の目的は、上記課題を解決し、ソルダーレジスト下方のリード配線の銅の過剰溶解、つまりソルダーレジスト際の銅の喰われを防止すると共に、安価に、且つスズめっきの特性を損なわずに、スズめっきのホイスカを抑制することのできる、高い信頼性を有するスズめっき構造の半導体装置用テープキャリアおよびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため、本発明は、次のように構成したものである。
【００１３】（１）請求項１の発明に係る半導体装置用テープキャリアは、絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、パターニングして微細配線パターンを形成し、その配線パターン上の端子部分を除く所定の位置にソルダーレジストを塗布し、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成したことを特徴とする。
【００１４】（２）請求項２の発明に係る半導体装置用テープキャリアの製造方法は、絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、加熱処理し、その後フォトレジストをコートし、露光、現像、エッチング、剥膜処理することにより銅箔に微細配線パターンを形成し、その後、前記配線パターン上に、その端子部分を除く所定の位置にソルダーレジストを塗布した後、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成することを特徴とする。
【００１５】（３）請求項３の発明は、請求項２記載の製造方法において、前記スズめっき層の形成を無電解めっきにより行うことを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明を図示の実施形態に基づいて説明する。
【００１７】図１に本発明による半導体装置用テープキャリアの例としてのＴＡＢテープキャリアの製造方法を示す。まず、図１（ａ）に示すようにポリイミド樹脂製絶縁フィルム１上に接着剤層２を介して銅箔３を形成したテープキャリアを用意し、その銅箔３の全面に、図１（ｂ）に示すように、１回目のスズめっき処理として、厚さ０．０１〜０．２μｍのスズめっき層４を形成し、加熱処理することにより当該スズめっき層に銅を拡散して、銅拡散スズめっき層すなわちスズ−銅合金層５ａを形成する。この場合、一部に純スズ層４ａが存在していても良い。
【００１８】次に、図１（ｃ）に示すように、所定のフォトレジスト１０を塗布して乾燥させた後に、所定の配線リードパターンを有するフォトマスクを通して露光、現像させた後、エッチング、剥膜処理を行うことにより、図１（ｄ）の如く所定の微細配線パターン３０を作製する。
【００１９】この後、図１（ｅ）に示すように、この配線パターン３０上の一部分に、つまり銅リード３ａ等の端子部分を除いた所定の位置に、ソルダーレジスト６を印刷法により塗布する。
【００２０】この後、図１（ｆ）に示すように、このテープキャリアの上記端子部分（銅リード３ａ等）に、つまり１回目のスズめっき層上に、２回目のスズめっき処理として、純スズめっき層を０．１５〜０．８０μｍの厚さで形成し、１００〜１５０℃、５分〜９０分の加熱処理をすることにより当該スズめっき層に銅を拡散して、純スズ層４ｂとスズ−銅合金層５ｂを形成する。ここでは、厚さ０．１５〜０．８０μｍの実質的に銅を含有しないスズめっき層すなわち純スズ層４ｂと、厚さ０．２０μｍ以上の銅拡散スズめっき層すなわちスズ−銅合金層５ｂを形成する。
【００２１】このようにして形成されるＴＡＢテープキャリアは、１回目のスズめっき処理の際には、ソルダーレジスト６が存在しないので、局部的に銅の過剰溶解部９が形成されることがない。そして２回目のスズめっき処理の際には、ソルダーレジスト６の下面にめっき液が侵入したとしても、銅の表面はスズ−銅合金層５ａが形成され、銅箔がめっき液と接触することはないので、局部的な電食が起こらず、従って、図４に示した銅の過剰溶解部９が銅リード３ａに形成されることがない。よって、銅リード３ａに銅の過剰溶解部９が存在して銅リード３ａの強度が弱まるという不都合を無くすことができる。
【００２２】上記のＴＡＢテープキャリアの製造方法において、１回目のスズめっき処理後の加熱処理は実施せず、純スズ層４ａを形成させただけでも良い。
【００２３】１回目のスズめっき層の厚さは０．０１〜０．２μｍが好ましい。この１回目のスズめっき層の厚さが０．２μｍを越えると、エッチングによるパターン形成が困難になるためである。
【００２４】一方、２回目のスズめっき処理による純スズ層４ｂの厚さを０．１５〜０．８０μｍとした理由は、０．１５μｍ未満の場合はインナリードのボンディング性が困難となり、０．８μｍを越えるとめっきだれを生じ、短絡の原因となるからである。また、２回目のスズめっき処理によるスズ−銅合金層５の厚さを０．２０μｍ以上とした理由は、０．２０μｍ未満の場合はホイスカ抑制効果が不十分となるからである。
【００２５】上記ＴＡＢテープキャリアの半導体素子への実装作業は、例えば図３に示すように半導体素子（ＩＣチップ）７をデバイスホールに位置するように配置し、デバイスホールに突出したインナーリードと半導体素子７の電極を位置合わせした後、ボンディングツールにより圧着する。半導体素子７の電極には金バンプ８が形成されており、加熱された状態で銅リード３ａに圧着されると、スズめっきが溶融し金−スズ合金が形成し、電極とインナーリードが強固に接合される。
【００２６】
【実施例】ポリイミド樹脂製絶縁フィルム１上に接着剤層２を介して厚さ２５μｍの銅箔３を設けたテープキャリアを用意し、その銅箔３の全面に、１回目のスズめっき処理として、厚さ０．０１〜０．２μｍのスズめっき層４を形成し、１００〜１５０℃、５分〜９０分の加熱処理させた後、所定のレジストを塗布して乾燥し、所定の配線リードパターンを有するフォトマスクを通して露光、現像させた後、エッチングを行うことによりリードパターン（配線パターン３０）を作製した。
【００２７】そして、ポリイミド樹脂製絶縁フィルム１上に銅の微細配線パターン３０が形成された半導体装置用テープキャリアの銅の配線パターン３０上の一部分にソルダーレジスト６を印刷後、２回目のスズめっき処理として、スズめっき層を０．３〜０．６μｍ形成し、１００℃〜１５０℃、５分〜９０分の加熱処理により、純スズ層４ｂを０．２〜０．３μｍ、スズ−銅合金層５ｂを０．１５〜０．２５μｍ形成させたものを作製した。
【００２８】ここでスズめっきは電解及び無電解めっきのいずれかの方法で形成しても良いが、めっき厚のバラツキの少ない点で無電解めっきとした。
【００２９】無電解スズめっき液は石原薬品製５８０Ｍを用い、７０℃、５〜５００ｓで処理した。１回目のスズめっき後、１００〜１５０℃、５〜９０分加熱処理し、２回目のスズめっき後の加熱処理を１００〜１５０℃、５〜９０分加熱した。このように作製したサンプルについて、銅の過剰溶解性の評価を断面観察にて行った。この結果を、表１にスズめっき条件と銅過剰溶解性評価結果として示す。
【００３０】
【表１】
【００３１】表１から判るように、１回目のスズめっき厚が０．０１〜０．２μｍの範囲では、銅の過剰溶解は観察されなかった。一方、サンプル１のようにソルダーレジスト印刷後に２回目のスズめっき処理に相当する無電解スズめっきをしただけの場合（１回目のスズめっき処理なしの場合）、およびサンプル６のように１回目のスズめっき厚が０．２μｍを越える場合には、パターン不良が観察された。
【００３２】次に、コクール計により純スズめっき厚、蛍光Ｘ線膜厚計により全スズ厚を測定し、（全スズ厚）から（純スズ厚）を差し引きしてスズ−銅合金層の層厚を求め、１〜６月（３０日、６０日、９０日、１８０日）放置した後のインナリード１５０本について、それぞれ２００倍の光学顕微鏡によりホイスカの観察を行い、そのホイスカの発生数を数えた。このスズめっき条件とスズめっき厚、ホイスカ性評価結果を表２に示す。表２から判るように、スズ−銅合金層が０．２０μｍ未満（サンプル２、５、８、１１、１４）の場合、経過日数が増加するにつれてホイスカ発生数が増加することが観察された。これによりスズ−銅の拡散層が厚いほどスズのホイスカを抑制する効果があることが判る。
【００３３】
【表２】
【００３４】上記実施例では銅箔２５μｍのテープキャリアを用いたが、これに代えて銅箔１０μｍのテープキャリアで上記と同様な評価を行ったところ、１回目の銅箔全面へのスズめっき厚さが０．０１〜０．２μｍの範囲では銅の過剰溶解現象が発生しなかった。
【００３５】
【発明の効果】以上説明したように本発明によれば、次のような優れた効果が得られる。
【００３６】本発明の半導体装置用テープキャリア及びその製造方法によれば、絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、加熱処理し、その後フォトレジストをコートし、露光、現像、エッチング、剥膜処理することにより銅箔に微細配線パターンを形成し、その後、前記配線パターン上に、その端子部分を除く所定の位置にソルダーレジストを塗布した後、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成する。
【００３７】このように形成されるテープキャリアは、１回目のスズめっき処理の際には、ソルダーレジストが存在しないので、局部的に銅の過剰溶解部が形成されることがない。そして２回目のスズめっき処理の際には、ソルダーレジストの下面にめっき液が侵入したとしても、銅の表面はスズ−銅合金層が形成され、銅箔がめっき液と接触することはないので、局部的な電食が起こらず、従って、銅の過剰溶解部が銅リードに形成されることがない。よって、銅リード３ａに銅の過剰溶解部が存在して銅リードの強度が弱まるという不都合を無くすことができる。
【００３８】更に、２回目のスズめっき処理においては、純スズ層を０．１５〜０．８０μｍとしているので、インナリードのボンディング性が良好であり且つめっきだれを生じない。また２回目のスズ−銅合金層を０．２０μｍ以上としているので、十分なホイスカ抑制効果を得ることができる。従って、比較的安価でスズのホイスカを抑制することができ、高い信頼性を有したスズめっき皮膜が得られる。
【図面の簡単な説明】
【図１】本発明のテープキャリアの構造を工程毎に示した断面図である。
【図２】従来のテープキャリアの構造を工程毎に示した断面図である。
【図３】本発明のテープキャリアにＩＣチップを搭載して半導体装置を構成した組立図である。
【図４】銅の過剰溶解現象を示した断面図である。
【符号の説明】
１ ポリイミド樹脂製絶縁フィルム
２ 接着剤層
３ 銅箔
３ａ 銅リード
４ スズめっき層
４ａ、４ｂ 純スズ層
５ スズ−銅合金層
５ａ、５ｂ スズ−銅合金層
６ ソルダーレジスト
９ 銅の過剰溶解部
１０ フォトレジスト
３０ 配線パターン
【特許請求の範囲】
【請求項１】絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、パターニングして微細配線パターンを形成し、その配線パターン上の端子部分を除く所定の位置にソルダーレジストを塗布し、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成したことを特徴とする半導体装置用テープキャリア。
【請求項２】絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、加熱処理し、その後フォトレジストをコートし、露光、現像、エッチング、剥膜処理することにより銅箔に微細配線パターンを形成し、その後、前記配線パターン上に、その端子部分を除く所定の位置にソルダーレジストを塗布した後、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成することを特徴とする半導体装置用テープキャリアの製造方法。
【請求項３】請求項２記載の製造方法において、前記スズめっき層の形成を無電解めっきにより行うことを特徴とする半導体装置用テープキャリアの製造方法。
【請求項１】絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、パターニングして微細配線パターンを形成し、その配線パターン上の端子部分を除く所定の位置にソルダーレジストを塗布し、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成したことを特徴とする半導体装置用テープキャリア。
【請求項２】絶縁フィルム上に接着剤層を介して施された銅箔の表面の全面にスズめっき層を厚さ０．０１〜０．２μｍ形成した後、加熱処理し、その後フォトレジストをコートし、露光、現像、エッチング、剥膜処理することにより銅箔に微細配線パターンを形成し、その後、前記配線パターン上に、その端子部分を除く所定の位置にソルダーレジストを塗布した後、前記端子部分に、厚さ０．１５〜０．８０μｍのスズめっき層を形成し、加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ層を形成することを特徴とする半導体装置用テープキャリアの製造方法。
【請求項３】請求項２記載の製造方法において、前記スズめっき層の形成を無電解めっきにより行うことを特徴とする半導体装置用テープキャリアの製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００２−２８９６５４（Ｐ２００２−２８９６５４Ａ）
【公開日】平成１４年１０月４日（２００２．１０．４）
【国際特許分類】
【出願番号】特願２００１−８６９１４（Ｐ２００１−８６９１４）
【出願日】平成１３年３月２６日（２００１．３．２６）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成１４年１０月４日（２００２．１０．４）
【国際特許分類】
【出願日】平成１３年３月２６日（２００１．３．２６）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]