半導体装置
【課題】半導体チップとその他の電子部品との間隔が小さくなりこれらが近接する場合であっても半導体チップを封止するアンダーフィルのフィレットの外縁部が電子部品に接触することを防止し、高密度なフリップチップ実装が可能な半導体装置を提供する。
【解決手段】半導体チップ２とインターポーザ７との間をアンダーフィル９で封止した半導体装置であって、半導体チップ２の端面部３の少なくとも一部に、水平方向よりもインターポーザ７側に向く面を有する水平方向の幅Ｗ1が１０〜１００μｍの切込部４を設けたことを特徴とする。
【解決手段】半導体チップ２とインターポーザ７との間をアンダーフィル９で封止した半導体装置であって、半導体チップ２の端面部３の少なくとも一部に、水平方向よりもインターポーザ７側に向く面を有する水平方向の幅Ｗ1が１０〜１００μｍの切込部４を設けたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装型の半導体装置に関するものである。
【背景技術】
【０００２】
近年、樹脂封止型半導体装置は、高密度化、高集積化、および動作の高速化の傾向にあり、従来型のパッケージよりもさらに小型化、薄型化できる半導体チップのパッケージが求められているが、このような要求に対応するものとしてフリップチップ実装が一般に用いられている（特許文献１、２参照）。
【０００３】
図３は、従来のフリップチップ実装型の半導体装置を示す断面図である。この半導体装置１００は、ＩＣ、ＬＳＩ等の半導体チップ２が、両面に回路が設けられた基板でありスルーホール等を介して両面の回路が導通するインターポーザ７の上面部に設けられている。
【０００４】
インターポーザ７の下面部には、パッド電極にはんだボール８が接続され、半導体装置１００は、このはんだボール８により回路基板１２に接続される。
【０００５】
半導体チップ２は、その表面の電極に多数のバンプ６を形成した後、このバンプ６とインターポーザ７の上面部のパッド電極とを位置合わせして接触させた状態で、フェースダウンでインターポーザ７の上面部に載置される。そしてバンプ６を加熱溶融させた後に固化することにより、半導体チップ２の電極とインターポーザ７の上面部のパッド電極とが電気的に接続される。
【０００６】
また、半導体チップ２とインターポーザ７との間は、液状の樹脂組成物のアンダーフィル材を充填、硬化したアンダーフィル９により封止される。アンダーフィル９によりバンプ６を保護することができ、半導体チップ２とインターポーザ７との接合強度を高め、また、大気中の水分が半導体チップ２とインターポーザ７との間に侵入するのを防止して半導体装置１００のパッケージの耐湿性を向上させることができる。
【０００７】
このような構造のフリップチップ実装型の半導体装置１００は、実装面積が小さく、さらにバンプ６の高さは通常数百μｍ以下と低く、ワイヤボンディング接続の場合のようにワイヤまで樹脂封止する必要がないので実装後の高さも低くすることができ、小型化、薄型化等の要求に応えることができる。
【０００８】
図４に示すように、アンダーフィル９は、アンダーフィル材を充填する際に、その一部が半導体チップ２とインターポーザ７との間から外方に滲み出し、半導体チップ２の端面部３から外方にはアンダーフィル９のフィレット１０が形成される。このフィレット１０は、その基端部が半導体チップ２の端面部３に表面張力により付着し、その外方に傾斜しながら延びる形状を有している。
【０００９】
従来、図４に示すように半導体チップ２の端面部３は平滑な垂直面であり、アンダーフィル９のフィレット１０はこの端面部３から外方に延びているが、半導体装置１００には、半導体チップ２の周囲に隣接して、チップ抵抗やチップコンデンサ等の電子部品１１がインターポーザ７に実装される場合がある。そして従来では、これらの電子部品１１は、半導体チップ２の端面部３から５００μｍ程度またはそれ以上の間隔をおいて、フィレット１０の外縁部よりも先に配置されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−１５５４０５号公報
【特許文献２】特開２００２−１１０７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、近年の高密度実装化等により、半導体チップ２と電子部品１１との間隔をより小さくすることが求められている。また、半導体チップ２とインターポーザ７の上面部のパッド電極との間隔も同様により小さくすることが求められている。
【００１２】
ところが、半導体チップ２と電子部品１１との間隔が小さくなりこれらが近接するようになると、フィレット１０の外縁部が電子部品１１に接触してしまう場合があった。特に、半導体チップ２と電子部品１１との間隔が２００μｍ以下まで近接すると、フィレット１０の外縁部が電子部品１１に接触してしまうことが多くなる。
【００１３】
このようにフィレット１０の外縁部が電子部品１１に接触してしまうと、電子部品１１へのアンダーフィル材の過剰な流れ出しが発生し、半導体チップ２の下面のアンダーフィル材不足が発生したり、はんだフラッシュ等の不具合が生じたりする可能性がある。
【００１４】
本発明は、以上の通りの事情に鑑みてなされたものであり、半導体チップとその他の電子部品との間隔が小さくなりこれらが近接する場合であっても、半導体チップを封止するアンダーフィルのフィレットの外縁部が電子部品に接触することを防止でき、高密度なフリップチップ実装が可能な半導体装置を提供することを課題としている。
【課題を解決するための手段】
【００１５】
本発明は、上記の課題を解決するために、以下のことを特徴としている。
【００１６】
第１に、本発明の半導体装置は、半導体チップとインターポーザとの間をアンダーフィルで封止した半導体装置であって、半導体チップの端面部の少なくとも一部に、水平方向よりもインターポーザ側に向く面を有する水平方向の幅が１０〜１００μｍの切込部を設けたことを特徴とする。
【００１７】
第２に、上記第１の半導体装置において、半導体チップの周囲に隣接して、他の電子部品がインターポーザに実装されていることを特徴とする。
【発明の効果】
【００１８】
上記第１および第２の発明によれば、半導体チップの端面部の少なくとも一部に、水平方向よりもインターポーザ側に向く面を有する水平方向の幅が１０〜１００μｍの切込部を設けることで、切込部のインターポーザ側に向く面がフィレットの外方への延びを抑制する。そのため、半導体チップとその他の電子部品との間隔が小さくなりこれらが近接する場合であっても、フィレットの外縁部が電子部品に接触することを防止することができ、高密度なフリップチップ実装が可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の半導体装置の実施形態におけるフィレットが形成された半導体チップの端面部の周辺を示す断面図である。
【図２】本発明の半導体装置の別の実施形態における半導体チップの端面部を示す断面図である。
【図３】従来のフリップチップ実装型の半導体装置を示す断面図である。
【図４】図３の半導体装置におけるフィレットが形成された半導体チップの端面部の周辺を示す断面図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照しながら本発明の実施形態について説明する。
【００２１】
図１は、本発明の半導体装置の実施形態におけるフィレットが形成された半導体チップの端面部の周辺を示す断面図である。
【００２２】
本実施形態の半導体装置は、図１に示すように、半導体チップ２の端面部３に、水平方向よりもインターポーザ７側に向く面を有する切込部４を設けたことを特徴としている。
【００２３】
この切込部４を設けることで、図４の従来技術のように端面部３を垂直面とした場合に比べて、切込部４のインターポーザ７側に向く面がフィレット１０の外方への延びを抑制する。すなわち、アンダーフィル９を形成するための液状のアンダーフィル材は、表面張力によって、図１に示すように切込部４によりインターポーザ７側に向く面を有する端面部３に引き寄せられて、この状態で硬化し、フィレット１０の外方への延び幅が小さくなる。
【００２４】
そのため、半導体チップ２と、半導体チップ２の周囲に隣接して実装されたチップ抵抗やチップコンデンサ等の電子部品１１との間隔が、例えば２００μｍ以下と小さくなりこれらが近接する場合であっても、フィレット１０の外縁部が電子部品１１に接触することを防止することができ、高密度なフリップチップ実装が可能となる。
【００２５】
切込部４は、水平方向の幅Ｗ1が１０〜１００μｍである。幅Ｗ1が１０μｍ未満であるとフィレット１０の外方への延びを十分に抑制できない場合がある。一方、幅Ｗ1が１００μｍを超えると加工が困難になり、コスト高となる場合がある。また、切込部４の傾斜面の水平方向との角度θは４５〜８９°が好ましい。
【００２６】
なお、本実施形態では切込部４として平面状の傾斜面を設けた場合を示しているが、本発明では、切込部４は、水平方向よりもインターポーザ７側に向く面を有するものであればこれに限定されるものではなく、例えば、図２（ａ）に示すような凸曲面、同図（ｂ）に示すような凹曲面、同図（ｃ）に示すような段差面を設けたものであってもよい。
【００２７】
切込部４を形成する方法は、特に限定されないが、例えば、端面部３のエッチング、研磨、研削、半導体チップ２のダイシング等が挙げられる。
【００２８】
半導体チップ２の形状は、特に限定されず、正方形、長方形、円形等のいずれであってもよい。切込部４は、半導体チップ２の端面部３の全体に設けることもできるが、端面部３の少なくとも一部に設けることによってもフィレット１０の外方への延びを抑制することができる。例えば、半導体チップ２の形状が正方形や長方形の場合には、切込部４は、半導体チップ２の少なくとも一辺に設けることができる。
【００２９】
本実施形態の半導体装置の全体の構成は、図１に示した部分以外は、例えば図３に示すような従来と同様の構成とすることができる。そして本実施形態の半導体装置は、ＩＣ、ＬＳＩ等の半導体チップ２と、回路形成されたＦＲグレードやセラミック基板等のインターポーザ７との間をアンダーフィル材により封止することにより製造することができる。
【００３０】
例えば、インターポーザ７の上面部のパッド電極にバンプ６を介して半導体チップ２を接続し、次いでバンプ６間の隙間にアンダーフィル材をディスペンサ等を用いて塗布、充填した後、加熱硬化し、さらに半導体チップ２の全体を樹脂封止する等の工程を経て、フリップチップ実装による半導体装置を製造することができる。
【００３１】
アンダーフィル材としては、特に限定されないが、常温で液状のものを用いることができる。アンダーフィル材の粘度は、好ましくは２５℃で０．１〜１００Ｐａ・ｓ、より好ましくは０．５〜３０Ｐａ・ｓである。具体的には、例えば、エポキシ樹脂、硬化剤等を配合したエポキシ樹脂組成物をアンダーフィル材として用いることができる。
【００３２】
アンダーフィル材の加熱硬化の条件は、特に限定されるものではなくアンダーフィル材の種類に応じて適宜のものとすればよいが、例えば、エポキシ樹脂組成物の場合には１２０〜１７０℃、０．５〜５時間とすることができる。
【００３３】
本発明の半導体装置におけるパッケージ形態としては、各種のフリップチップ実装型のパッケージ、例えば、ベアーＩＣの場合は勿論、ＷＬＣＳＰ（Wafer Level Chip Size Package）、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Size Package）等が挙げられる。
【実施例】
【００３４】
以下、実施例により本発明をさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。
＜実施例１〜４、比較例１＞
直径１００μｍの５７６個のＳｎ−Ａｇ−Ｃｕバンプが２００μｍピッチで配置された半導体チップ（ＩＣ、５ｍｍ×５ｍｍ×３００μｍ）とインターポーザ（ＦＲ−４）との間にアンダーフィル材（パナソニック電工株式会社製「ＣＶ５１８６Ｓ」）を８０℃で充填し、その後１５０℃で１時間硬化した。
【００３５】
なお、インターポーザの上面部における半導体チップの端面部の位置から２００μｍの間隔をおいた位置にはアンダーフィル材の充填前に予め、チップ抵抗およびチップコンデンサを実装、配列した。
【００３６】
実施例１〜４では、半導体チップの端面部の一辺または四辺全てに、インターポーザ側へ下方に傾斜する図１に示すような切込部を設けた。切込部の水平方向の幅は、１０μｍまたは１００μｍとした。一方、比較例１では、切込部を設けずに四辺の端面部を全て垂直面とした図４に示すような半導体チップを用いた。
【００３７】
以上のようにして実施例１〜４、比較例１のそれぞれについて２０個の半導体装置のパッケージを作製し、半導体チップの周囲のチップ抵抗およびチップコンデンサへのフィレットの接触の有無により次の基準に従って評価した。
○：２０個のパッケージの全てについてフィレットの接触無し
×：２０個のパッケージ中、1５個以上のパッケージについてフィレットの接触有り
評価結果を表１に示す。
【００３８】
【表１】
【００３９】
表１より、半導体チップの端面部の少なくとも一部に水平方向の幅が１０〜１００μｍの切込部を設けた実施例１〜４では、切込部の傾斜面がフィレットの外方への延びを抑制し、半導体チップの周囲のチップ抵抗およびチップコンデンサへのフィレットの接触は見られなかった。
【００４０】
これに対して半導体チップの端面部に切込部を設けずに四辺の端面部を全て垂直面とした比較例１では、フィレットの外方への延びが大きく、半導体チップの周囲のチップ抵抗およびチップコンデンサへのフィレットの接触が見られた。
【符号の説明】
【００４１】
２ 半導体チップ
３ 端面部
４ 切込部
７ インターポーザ
９ アンダーフィル
Ｗ1 水平方向の幅
【技術分野】
【０００１】
本発明は、フリップチップ実装型の半導体装置に関するものである。
【背景技術】
【０００２】
近年、樹脂封止型半導体装置は、高密度化、高集積化、および動作の高速化の傾向にあり、従来型のパッケージよりもさらに小型化、薄型化できる半導体チップのパッケージが求められているが、このような要求に対応するものとしてフリップチップ実装が一般に用いられている（特許文献１、２参照）。
【０００３】
図３は、従来のフリップチップ実装型の半導体装置を示す断面図である。この半導体装置１００は、ＩＣ、ＬＳＩ等の半導体チップ２が、両面に回路が設けられた基板でありスルーホール等を介して両面の回路が導通するインターポーザ７の上面部に設けられている。
【０００４】
インターポーザ７の下面部には、パッド電極にはんだボール８が接続され、半導体装置１００は、このはんだボール８により回路基板１２に接続される。
【０００５】
半導体チップ２は、その表面の電極に多数のバンプ６を形成した後、このバンプ６とインターポーザ７の上面部のパッド電極とを位置合わせして接触させた状態で、フェースダウンでインターポーザ７の上面部に載置される。そしてバンプ６を加熱溶融させた後に固化することにより、半導体チップ２の電極とインターポーザ７の上面部のパッド電極とが電気的に接続される。
【０００６】
また、半導体チップ２とインターポーザ７との間は、液状の樹脂組成物のアンダーフィル材を充填、硬化したアンダーフィル９により封止される。アンダーフィル９によりバンプ６を保護することができ、半導体チップ２とインターポーザ７との接合強度を高め、また、大気中の水分が半導体チップ２とインターポーザ７との間に侵入するのを防止して半導体装置１００のパッケージの耐湿性を向上させることができる。
【０００７】
このような構造のフリップチップ実装型の半導体装置１００は、実装面積が小さく、さらにバンプ６の高さは通常数百μｍ以下と低く、ワイヤボンディング接続の場合のようにワイヤまで樹脂封止する必要がないので実装後の高さも低くすることができ、小型化、薄型化等の要求に応えることができる。
【０００８】
図４に示すように、アンダーフィル９は、アンダーフィル材を充填する際に、その一部が半導体チップ２とインターポーザ７との間から外方に滲み出し、半導体チップ２の端面部３から外方にはアンダーフィル９のフィレット１０が形成される。このフィレット１０は、その基端部が半導体チップ２の端面部３に表面張力により付着し、その外方に傾斜しながら延びる形状を有している。
【０００９】
従来、図４に示すように半導体チップ２の端面部３は平滑な垂直面であり、アンダーフィル９のフィレット１０はこの端面部３から外方に延びているが、半導体装置１００には、半導体チップ２の周囲に隣接して、チップ抵抗やチップコンデンサ等の電子部品１１がインターポーザ７に実装される場合がある。そして従来では、これらの電子部品１１は、半導体チップ２の端面部３から５００μｍ程度またはそれ以上の間隔をおいて、フィレット１０の外縁部よりも先に配置されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−１５５４０５号公報
【特許文献２】特開２００２−１１０７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、近年の高密度実装化等により、半導体チップ２と電子部品１１との間隔をより小さくすることが求められている。また、半導体チップ２とインターポーザ７の上面部のパッド電極との間隔も同様により小さくすることが求められている。
【００１２】
ところが、半導体チップ２と電子部品１１との間隔が小さくなりこれらが近接するようになると、フィレット１０の外縁部が電子部品１１に接触してしまう場合があった。特に、半導体チップ２と電子部品１１との間隔が２００μｍ以下まで近接すると、フィレット１０の外縁部が電子部品１１に接触してしまうことが多くなる。
【００１３】
このようにフィレット１０の外縁部が電子部品１１に接触してしまうと、電子部品１１へのアンダーフィル材の過剰な流れ出しが発生し、半導体チップ２の下面のアンダーフィル材不足が発生したり、はんだフラッシュ等の不具合が生じたりする可能性がある。
【００１４】
本発明は、以上の通りの事情に鑑みてなされたものであり、半導体チップとその他の電子部品との間隔が小さくなりこれらが近接する場合であっても、半導体チップを封止するアンダーフィルのフィレットの外縁部が電子部品に接触することを防止でき、高密度なフリップチップ実装が可能な半導体装置を提供することを課題としている。
【課題を解決するための手段】
【００１５】
本発明は、上記の課題を解決するために、以下のことを特徴としている。
【００１６】
第１に、本発明の半導体装置は、半導体チップとインターポーザとの間をアンダーフィルで封止した半導体装置であって、半導体チップの端面部の少なくとも一部に、水平方向よりもインターポーザ側に向く面を有する水平方向の幅が１０〜１００μｍの切込部を設けたことを特徴とする。
【００１７】
第２に、上記第１の半導体装置において、半導体チップの周囲に隣接して、他の電子部品がインターポーザに実装されていることを特徴とする。
【発明の効果】
【００１８】
上記第１および第２の発明によれば、半導体チップの端面部の少なくとも一部に、水平方向よりもインターポーザ側に向く面を有する水平方向の幅が１０〜１００μｍの切込部を設けることで、切込部のインターポーザ側に向く面がフィレットの外方への延びを抑制する。そのため、半導体チップとその他の電子部品との間隔が小さくなりこれらが近接する場合であっても、フィレットの外縁部が電子部品に接触することを防止することができ、高密度なフリップチップ実装が可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の半導体装置の実施形態におけるフィレットが形成された半導体チップの端面部の周辺を示す断面図である。
【図２】本発明の半導体装置の別の実施形態における半導体チップの端面部を示す断面図である。
【図３】従来のフリップチップ実装型の半導体装置を示す断面図である。
【図４】図３の半導体装置におけるフィレットが形成された半導体チップの端面部の周辺を示す断面図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照しながら本発明の実施形態について説明する。
【００２１】
図１は、本発明の半導体装置の実施形態におけるフィレットが形成された半導体チップの端面部の周辺を示す断面図である。
【００２２】
本実施形態の半導体装置は、図１に示すように、半導体チップ２の端面部３に、水平方向よりもインターポーザ７側に向く面を有する切込部４を設けたことを特徴としている。
【００２３】
この切込部４を設けることで、図４の従来技術のように端面部３を垂直面とした場合に比べて、切込部４のインターポーザ７側に向く面がフィレット１０の外方への延びを抑制する。すなわち、アンダーフィル９を形成するための液状のアンダーフィル材は、表面張力によって、図１に示すように切込部４によりインターポーザ７側に向く面を有する端面部３に引き寄せられて、この状態で硬化し、フィレット１０の外方への延び幅が小さくなる。
【００２４】
そのため、半導体チップ２と、半導体チップ２の周囲に隣接して実装されたチップ抵抗やチップコンデンサ等の電子部品１１との間隔が、例えば２００μｍ以下と小さくなりこれらが近接する場合であっても、フィレット１０の外縁部が電子部品１１に接触することを防止することができ、高密度なフリップチップ実装が可能となる。
【００２５】
切込部４は、水平方向の幅Ｗ1が１０〜１００μｍである。幅Ｗ1が１０μｍ未満であるとフィレット１０の外方への延びを十分に抑制できない場合がある。一方、幅Ｗ1が１００μｍを超えると加工が困難になり、コスト高となる場合がある。また、切込部４の傾斜面の水平方向との角度θは４５〜８９°が好ましい。
【００２６】
なお、本実施形態では切込部４として平面状の傾斜面を設けた場合を示しているが、本発明では、切込部４は、水平方向よりもインターポーザ７側に向く面を有するものであればこれに限定されるものではなく、例えば、図２（ａ）に示すような凸曲面、同図（ｂ）に示すような凹曲面、同図（ｃ）に示すような段差面を設けたものであってもよい。
【００２７】
切込部４を形成する方法は、特に限定されないが、例えば、端面部３のエッチング、研磨、研削、半導体チップ２のダイシング等が挙げられる。
【００２８】
半導体チップ２の形状は、特に限定されず、正方形、長方形、円形等のいずれであってもよい。切込部４は、半導体チップ２の端面部３の全体に設けることもできるが、端面部３の少なくとも一部に設けることによってもフィレット１０の外方への延びを抑制することができる。例えば、半導体チップ２の形状が正方形や長方形の場合には、切込部４は、半導体チップ２の少なくとも一辺に設けることができる。
【００２９】
本実施形態の半導体装置の全体の構成は、図１に示した部分以外は、例えば図３に示すような従来と同様の構成とすることができる。そして本実施形態の半導体装置は、ＩＣ、ＬＳＩ等の半導体チップ２と、回路形成されたＦＲグレードやセラミック基板等のインターポーザ７との間をアンダーフィル材により封止することにより製造することができる。
【００３０】
例えば、インターポーザ７の上面部のパッド電極にバンプ６を介して半導体チップ２を接続し、次いでバンプ６間の隙間にアンダーフィル材をディスペンサ等を用いて塗布、充填した後、加熱硬化し、さらに半導体チップ２の全体を樹脂封止する等の工程を経て、フリップチップ実装による半導体装置を製造することができる。
【００３１】
アンダーフィル材としては、特に限定されないが、常温で液状のものを用いることができる。アンダーフィル材の粘度は、好ましくは２５℃で０．１〜１００Ｐａ・ｓ、より好ましくは０．５〜３０Ｐａ・ｓである。具体的には、例えば、エポキシ樹脂、硬化剤等を配合したエポキシ樹脂組成物をアンダーフィル材として用いることができる。
【００３２】
アンダーフィル材の加熱硬化の条件は、特に限定されるものではなくアンダーフィル材の種類に応じて適宜のものとすればよいが、例えば、エポキシ樹脂組成物の場合には１２０〜１７０℃、０．５〜５時間とすることができる。
【００３３】
本発明の半導体装置におけるパッケージ形態としては、各種のフリップチップ実装型のパッケージ、例えば、ベアーＩＣの場合は勿論、ＷＬＣＳＰ（Wafer Level Chip Size Package）、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Size Package）等が挙げられる。
【実施例】
【００３４】
以下、実施例により本発明をさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。
＜実施例１〜４、比較例１＞
直径１００μｍの５７６個のＳｎ−Ａｇ−Ｃｕバンプが２００μｍピッチで配置された半導体チップ（ＩＣ、５ｍｍ×５ｍｍ×３００μｍ）とインターポーザ（ＦＲ−４）との間にアンダーフィル材（パナソニック電工株式会社製「ＣＶ５１８６Ｓ」）を８０℃で充填し、その後１５０℃で１時間硬化した。
【００３５】
なお、インターポーザの上面部における半導体チップの端面部の位置から２００μｍの間隔をおいた位置にはアンダーフィル材の充填前に予め、チップ抵抗およびチップコンデンサを実装、配列した。
【００３６】
実施例１〜４では、半導体チップの端面部の一辺または四辺全てに、インターポーザ側へ下方に傾斜する図１に示すような切込部を設けた。切込部の水平方向の幅は、１０μｍまたは１００μｍとした。一方、比較例１では、切込部を設けずに四辺の端面部を全て垂直面とした図４に示すような半導体チップを用いた。
【００３７】
以上のようにして実施例１〜４、比較例１のそれぞれについて２０個の半導体装置のパッケージを作製し、半導体チップの周囲のチップ抵抗およびチップコンデンサへのフィレットの接触の有無により次の基準に従って評価した。
○：２０個のパッケージの全てについてフィレットの接触無し
×：２０個のパッケージ中、1５個以上のパッケージについてフィレットの接触有り
評価結果を表１に示す。
【００３８】
【表１】
【００３９】
表１より、半導体チップの端面部の少なくとも一部に水平方向の幅が１０〜１００μｍの切込部を設けた実施例１〜４では、切込部の傾斜面がフィレットの外方への延びを抑制し、半導体チップの周囲のチップ抵抗およびチップコンデンサへのフィレットの接触は見られなかった。
【００４０】
これに対して半導体チップの端面部に切込部を設けずに四辺の端面部を全て垂直面とした比較例１では、フィレットの外方への延びが大きく、半導体チップの周囲のチップ抵抗およびチップコンデンサへのフィレットの接触が見られた。
【符号の説明】
【００４１】
２ 半導体チップ
３ 端面部
４ 切込部
７ インターポーザ
９ アンダーフィル
Ｗ1 水平方向の幅
【特許請求の範囲】
【請求項１】
半導体チップとインターポーザとの間をアンダーフィルで封止した半導体装置であって、半導体チップの端面部の少なくとも一部に、水平方向よりもインターポーザ側に向く面を有する水平方向の幅が１０〜１００μｍの切込部を設けたことを特徴とする半導体装置。
【請求項２】
半導体チップの周囲に隣接して、他の電子部品がインターポーザに実装されていることを特徴とする請求項１に記載の半導体装置。
【請求項１】
半導体チップとインターポーザとの間をアンダーフィルで封止した半導体装置であって、半導体チップの端面部の少なくとも一部に、水平方向よりもインターポーザ側に向く面を有する水平方向の幅が１０〜１００μｍの切込部を設けたことを特徴とする半導体装置。
【請求項２】
半導体チップの周囲に隣接して、他の電子部品がインターポーザに実装されていることを特徴とする請求項１に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−１３４７４９（Ｐ２０１１−１３４７４９Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２００９−２９０２７０（Ｐ２００９−２９０２７０）
【出願日】平成２１年１２月２２日（２００９．１２．２２）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２１年１２月２２日（２００９．１２．２２）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
[ Back to top ]