半導体集積回路のレイアウト検証方法
【課題】半導体集積回路のレイアウト修正に要する工数を減少させる。
【解決手段】レイアウト検証方法は、２つの検証領域のレイアウト図形を相互に比較することでレイアウト図形が相互に不一致となる不一致図形を取得する不一致図形取得工程（１０００）と、不一致図形が２つの検証領域のうちいずれの検証領域に存在するかを判定する不一致図形判定工程（１１００）と、不一致図形判定工程（１１００）の結果に基づいて、２つの素子のうち、不一致図形が存在する検証領域における検証素子と不一致図形との距離である不一致距離を算出する不一致距離算出工程（１２００）と、不一致距離に応じて、不一致図形が検証素子に及ぼす特性影響を算出する特性影響算出工程（７１１０）と、を備えている。
【解決手段】レイアウト検証方法は、２つの検証領域のレイアウト図形を相互に比較することでレイアウト図形が相互に不一致となる不一致図形を取得する不一致図形取得工程（１０００）と、不一致図形が２つの検証領域のうちいずれの検証領域に存在するかを判定する不一致図形判定工程（１１００）と、不一致図形判定工程（１１００）の結果に基づいて、２つの素子のうち、不一致図形が存在する検証領域における検証素子と不一致図形との距離である不一致距離を算出する不一致距離算出工程（１２００）と、不一致距離に応じて、不一致図形が検証素子に及ぼす特性影響を算出する特性影響算出工程（７１１０）と、を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト検証方法に関し、特に、レイアウト図形が一致しているか否かを検証するレイアウト検証方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）の高集積化を実現するために、最小加工寸法が微細化している。この微細化に伴い、ＬＳＩに作り込まれる微細な素子サイズと、半導体集積回路の製造工程における製造ばらつきとの相対比が大きくなって、回路特性のばらつきが問題になり始めている。
【０００３】
このような問題への対応として、半導体集積回路のレイアウト設計において、複数の素子をペア配置することが挙げられる。ペア配置は、同形状の素子を近接配置し、周辺の素子やパターンによる影響を均等に作用させることをいい、これにより相対精度が高い素子を形成することができる。
【０００４】
例えば、差動回路やカレントミラー回路を構成するには、同一特性を持つ複数のトランジスタが必要となるため、回路の対称性と共にシリコンウェハ上での形状や特性、ばらつきの対称性も重要になってくる。そのため、レイアウト設計の段階から、その複数のトランジスタをペア配置するとともに、ペア配置された２つの素子（ペア素子）の形状や周囲のパターンとの関係を考慮しながら、マスクレイアウト設計が行われる。
【０００５】
実際に差動回路やカレントミラー回路を構成するペア素子がそのような形状、配置、周囲のパターンの関係を考慮して正しくレイアウト設計されたかどうかの検証方法を図２８に示す。
【０００６】
図２８は、従来のレイアウト検証方法の一例（レイアウト検証工程１）を示した検証フローチャートである。この方法では、検証対象となるペア素子の情報などを含んだ検証条件１００とレイアウトデータ２００とを入力して、検証条件設定工程１０、レイアウトデータ入力工程２０、座標系の変更工程３０、各レイヤ毎の図形比較工程４０の各工程を行い、比較領域差分情報３００を不一致図形として出力し、不一致図形表示工程５０にて不一致図形を表示するように構成されている。
【０００７】
以下、各工程について同様に図２８を参照しながら説明する。検証条件設定工程１０では、検証対象とすべきペア素子を設定するためのペア素子設定情報１１０、ペア素子の配置状態（回転や反転など）を設定するためのペア素子配置情報１２０、検証対象領域を設定するための検証領域設定情報１３０、図形比較対象のレイヤを設定するためのレイヤ設定情報１４０、などを含んだ検証条件１００が読み込まれる。
【０００８】
また、レイアウトデータ入力工程２０では、レイアウト検証対象となるペア素子を含んだ半導体集積回路のレイアウトデータ２００が読み込まれ、検証条件１００に基づいてペア素子を構成する上での図形比較元と図形比較先のぞれぞれのレイアウト図形が抽出される。ここで、図形比較元と図形比較先のぞれぞれのレイアウト図形の抽出について、図２９〜図３３を用いて具体的に説明する。
【０００９】
−ペア素子設定情報−
図２９は、検証条件１００のうち、ペア素子設定情報１１０による検証条件設定工程１０の一例を示す図であり、レイアウトデータ２００の中に素子Ｍ１〜Ｍ４が存在している。なお、ペア素子設定情報１１０は、レイアウトデータ２００において図形比較検証の対象とすべき所望の素子を設定するとともに、図形比較検証の便宜上、図形比較元と図形比較先とを区別するための情報である。
【００１０】
例えば、素子Ｍ１と素子Ｍ２とがペア素子であり、特性において高い相対精度が求められる場合、ペア素子設定情報１１０には、図形比較元＝Ｍ１、図形比較先＝Ｍ２、図形比較元（素子Ｍ１）の座標情報＝（Ｘ＿ｍ１、Ｙ＿ｍ１）及び図形比較先（素子Ｍ２）の座標情報＝（Ｘ＿ｍ２、Ｙ＿ｍ２）が設定され、検証条件１００として検証条件設定工程１０に入力される。また、素子Ｍ１と素子Ｍ３がペア素子であるなら、ペア素子設定情報１１０では、図形比較元＝Ｍ１、図形比較先＝Ｍ３、図形比較元（素子Ｍ１）の座標情報＝（Ｘ＿ｍ１、Ｙ＿ｍ１）及び図形比較先（素子Ｍ３）の座標情報＝（Ｘ＿ｍ３、Ｙ＿ｍ３）が設定され、検証条件１００として検証条件設定工程１０に入力されることになる。
【００１１】
なお、ペア素子の設定方法として素子の座標情報を例に説明したが、ペア素子と認識させるための特別なレイヤを用いた設定や、回路図情報と整合性が保たれているレイアウトデータであれば回路図情報におけるインスタンス名を用いた設定などでも同様に可能である。
【００１２】
また、簡略化のため、ペア素子として１素子対１素子の場合で説明したが、例えば素子Ｍ１と素子Ｍ２を１つのグループとして図形比較元に、素子Ｍ３と素子Ｍ４を１つのグループとして図形比較先に設定することも同様に可能である。
【００１３】
−ペア素子配置情報−
図３０は検証条件１００のうち、ペア素子配置情報１２０による検証条件設定工程１０の一例を示す図である。なお、ペア素子配置情報１２０は、レイアウトデータ２００において図形比較検証の対象とすべき所望の素子の配置を設定するための情報である。例えば、素子Ｍ１と素子Ｍ２がペア素子である場合、ペア素子配置情報１２０には、素子Ｍ１の配置＝Ｒ０、素子Ｍ２の配置＝Ｒ０が設定され、検証条件１００として検証条件設定工程１０に入力される。また、素子Ｍ１と素子Ｍ３がペア素子であるなら、ペア素子配置情報１２０には、素子Ｍ１の配置＝Ｒ０、素子Ｍ３の配置＝Ｒ１８０が設定され、検証条件１００として検証条件設定工程１０に入力されることになる。
【００１４】
ここで、ペア素子の配置の設定として、Ｒ０、Ｒ１８０で表記したが、これはペア素子設定情報１１０において、図形比較元になる素子の配置を基準とした回転角度や反転配置を意味したものであり、その基準配置をＲ０とし、反時計回りに１８０度回転配置された図形をＲ１８０としたものである。さらに、基準配置Ｒ０に対して、図示していないが左右反転配置された図形をＭ０、その図形を反時計回りに１８０度回転配置された図形をＭ１８０としても良い。
【００１５】
また、ペア素子の配置情報が予め分かっていることを前提にしてペア素子配置情報１２０の説明を行ったが、ペア素子の配置情報が予め分かっていない場合は、図形比較元（基準）に対する図形比較先の配置として図形比較検証の対象とすべき所望の配置を設定することも可能である。
【００１６】
−検証領域設定情報−
図３１は検証条件１００のうち、検証領域設定情報１３０による検証条件設定工程１０の一例を示す図である。なお、検証領域設定情報１３０は、レイアウトデータ２００において図形比較検証の対象とすべき所望の領域を設定するための情報である。例えば、検証領域設定情報１３０には、図形比較検証の対象とすべき所望の検証領域＝Ｘ（ｕｍ）が設定され、検証条件１００として検証条件設定工程１０に入力される。
【００１７】
なお、検証領域設定情報１３０は、図形比較検証の対象となるペア素子間で共通の設定となる。また、図形比較検証の対象となるレイヤごとに異なる所望の検証領域を設定することも可能である。
【００１８】
−レイヤ設定情報−
図３２は検証条件１００のうち、レイヤ設定情報１４０による検証条件設定工程１０の一例を示す図である。なお、検証領域設定情報１４０は、レイアウトデータ２００において図形比較検証の対象とすべき所望のレイヤを設定するための情報である。例えば、検証領域設定情報１４０には、図形比較検証の対象とすべき所望の検証対象レイヤ＝ペア素子を構成するレイヤ、第1配線層、第２配線層が設定され、検証条件１００として検証条件設定工程１０に入力される。
【００１９】
なお、検証領域設定情報１４０は、レイアウトデータ２００に含まれる全てのレイヤのうち、図形比較検証の対象外とすべき所望のレイヤを設定することも可能である。
【００２０】
以上で説明した検証条件１００に従った検証条件設定工程１０、およびレイアウトデータ２００が入力されたレイアウトデータ入力工程２０によって、例えば、素子Ｍ１と素子Ｍ２がペア素子である場合、図３２に示した図形比較検証の対象図形が抽出される。
【００２１】
次に、座標系の変更工程３０では、ペア素子を構成する上での比較元と比較先のぞれぞれの図形に対して、図形比較が可能となるように基準座標の変更（基準座標合わせ）を行い、検証条件１００に基づいた図形比較対象のレイヤ毎に、図形比較元の素子の比較領域内図形データ６００と、図形比較先の素子の比較領域内図形データ７００とが生成される。
【００２２】
次に、各レイヤ毎の図形比較工程４０では、図形データ６００と７００が入力され、レイヤ毎に排他的論理和（Ｅｘｃｌｕｓｉｖｅ ＯＲ、以下ＥＯＲ）処理によって図形比較を行い、一致または不一致の結果を得る。ここで、各レイヤ毎の図形比較工程４０の一例について簡単に説明する。
【００２３】
図３４（ａ）、（ｂ）は、素子Ｍ１と素子Ｍ２とがペア素子であるケースであり、図形比較元である素子Ｍ１と図形比較先である素子Ｍ２とにおいてそれぞれＥＯＲ処理が行われる。図３４（ａ）では、素子Ｍ１と素子Ｍ２とに関する検証領域で図形が一致している（図形比較差分が無い）ため、ＥＯＲ処理結果では図形が相互に不一致となる不一致図形は出力されない。一方、図３４（ｂ）では、素子Ｍ１と素子Ｍ２とに関する検証領域で図形が一致していない（図形比較差分が有る）ため、ＥＯＲ処理結果ではレイヤ毎の比較領域差分情報３００（第１配線層の図形比較差分として不一致図形Ｅ１、第２配線層の図形比較差分として不一致図形Ｅ２〜Ｅ４）が出力され、不一致図形表示工程５０にて、比較領域差分情報３００を不一致図形として表示される。
【００２４】
また、図３５は、素子Ｍ１と素子Ｍ３とがペア素子であるケースであり、図形比較元である素子Ｍ１と図形比較先である素子Ｍ３とにおいてそれぞれＥＯＲ処理が行われる。ただ、素子Ｍ３については、予めペア素子配置情報１２０で設定されている素子Ｍ３の配置＝Ｒ１８０に従い、ＥＯＲ処理段階では時計回りに１８０度回転させた図形を図形比較先にしてＥＯＲ処理を行っている。そうすると、素子Ｍ１と素子Ｍ３とに関する検証領域で図形が一致していないため、ＥＯＲ処理結果ではレイヤ毎の比較領域差分情報３００（第１配線層の図形比較差分として不一致図形Ｅ５、第２配線層の図形比較差分として不一致図形Ｅ６〜Ｅ８）が出力され、不一致図形表示工程５０にて、比較領域差分情報３００が不一致図形として表示される。
【００２５】
また、図形比較工程４０では、各レイヤ毎に全レイヤの図形比較が終了するまで繰り返し処理が行われ、全レイヤにおいて図形比較が終了すると本レイアウト検証が終了する。
【００２６】
上記で説明した従来のレイアウト検証方法として、より具体的な提案がなされている（例えば、特許文献１参照。）。
【００２７】
このレイアウト検証方法では、ペア配置される複数の素子に対して、検索領域を設定し、その設定された検索領域内に含まれる配線図形などを抽出し、ペア配置を検証する素子間において抽出した図形の形状が同じか否かを検証する構成を採用している。
【先行技術文献】
【特許文献】
【００２８】
【特許文献１】特開２００７−２６５１７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２９】
しかしながら、図２８で示した従来のレイアウト検証方法および特許文献１に記載のレイアウト検証方法は、ペア配置したペア素子およびその周辺図形に対して、図形比較のために設定した検索領域内の図形形状の一致また不一致を検出することが可能ではあるが、不一致な図形が発生した場合の対応までは言及されていない。また、不一致な図形が発生した場合に、その設定した検索領域内においてすべてのレイアウト図形を一致させるレイアウト修正を行うと、その修正工数が増大するおそれがある。
【００３０】
本発明は、かかる点に鑑みてなされたものであり、ペア素子を有する半導体集積回路のレイアウト修正に要する工数を減少させることを課題とする。
【課題を解決するための手段】
【００３１】
上述した課題を解決するため、本発明では、次のような解決手段を講じた。すなわち、半導体集積回路に配置される素子のレイアウト形状の一致を検証する半導体集積回路のレイアウト検証方法であって、
レイアウト形状を一致させるべきペア素子に関する情報を含む検証条件を設定する検証条件設定工程と、
前記ペア素子の形状情報および配置情報を含むレイアウトデータを入力するレイアウトデータ入力工程と、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間のレイアウト図形形状の比較を行い、前記ペア素子から不一致図形までの距離を算出する不一致図形パラメータ算出レイアウト検証工程と、を備えた
ことを特徴とする。
【００３２】
前記不一致図形パラメータ算出レイアウト検証工程は、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト形状の一致／不一致を検証する不一致図形取得工程と、
前記不一致図形取得工程によるレイアウト図形形状の不一致図形が前記ペア素子のいずれの周辺領域に含まれているのかを判定する不一致図形判定工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形までの距離を算出する不一致距離算出工程と、を備えた
ことを特徴とする。
【００３３】
半導体集積回路に配置される素子のレイアウト形状の一致を検証する方法であって、
レイアウト形状を一致させるべきペア素子に関する情報を含む検証条件を設定する検証条件設定工程と、
前記ペア素子の形状情報および配置情報を含むレイアウトデータを入力するレイアウトデータ入力工程と、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間のレイアウト図形形状の比較を行い、前記ペア素子から不一致図形までの距離を算出することに加えて、その前記不一致図形の面積を算出する不一致図形パラメータ算出レイアウト検証工程と、を備えた
ことを特徴とする。
【００３４】
前記不一致図形パラメータ算出レイアウト検証工程は、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト形状の一致／不一致を検証する不一致図形取得工程と、
前記不一致図形取得工程によるレイアウト図形形状の不一致図形が前記ペア素子のいずれの周辺領域に含まれているのかを判定する不一致図形判定工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形までの距離を算出する不一致距離算出工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形の面積を算出する不一致面積算出工程と、を備えた
ことを特徴とする。
【００３５】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離として双方のレイアウト図形上の頂点間におけるマンハッタン距離のＸ軸方向距離とＹ軸方向距離とで長い方の距離のうち、最短となる距離を不一致距離とする
ことを特徴とする。
【００３６】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離として双方のレイアウト図形上の頂点またはエッジ間の組み合わせにおける直線かつ最短となる距離を不一致距離とする
ことを特徴とする。
【００３７】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から各々の不一致図形までの不一致距離をそれぞれ算出する
ことを特徴とする。
【００３８】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から対象とする不一致図形までの不一致距離のうちで最短となる不一致距離を算出する
ことを特徴とする。
【００３９】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報に加えて不一致面積算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報および前記不一致面積算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離に加えて、前記不一致図形の面積を算出する
ことを特徴とする。
【００４０】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報および不一致面積算出情報に加えて検証許容誤差情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報、前記不一致面積算出情報および前記検証許容誤差情報を含んだ検証条件設定に応じて、前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト図形形状の完全一致または許容範囲内の一致かどうかを検証するとともに、前記ペア素子から不一致図形までの距離、および前記不一致図形の面積を算出する
ことを特徴とする。
【００４１】
また、前記不一致図形パラメータ算出レイアウト検証工程で算出した不一致距離、不一致面積、さらには不一致図形の配置位置のいずれか、もしくはそれらを組み合わせた情報と素子に及ぼす特性影響の関係から前記ペア素子における特性影響分を算出する特性影響算出工程と、
前記算出した特性影響分が前記ペア素子を構成する上で許容可能かどうかを検証する特性影響検証工程と、をさらに備えた
ことを特徴とする。
【発明の効果】
【００４２】
本発明によれば、不一致図形が検証素子に及ぼす特性影響を考慮することで、ペア素子を有する半導体集積回路のレイアウト修正に要する工数を減少させることがきる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一態様に係るレイアウト検証のフローチャートである。
【図２】不一致図形パラメータ算出レイアウト検証工程のフローチャートである。
【図３】不一致図形判定工程の内部処理を示すフローチャートである。
【図４】不一致図形判定工程の処理内容の例を説明する図である。
【図５】不一致距離算出工程の内部処理を示したフローチャートである。
【図６】検証領域に不一致図形が存在した場合の概略図
【図７】素子のトランジスタゲート、各エッジ、検証範囲、検証領域を示した図である。
【図８】検証領域の領域分割を示した図である。
【図９】不一致図形を切り分けた結果を示す概略図である。
【図１０】切り分けた不一致図形における不一致距離の算出例を示した図である。
【図１１】切り分けた不一致図形における不一致距離の算出例を示した別の図である。
【図１２】不一致距離の算出方法を説明した図である。
【図１３】切り分けた不一致図形における不一致距離の算出例を示したさらに別の図である。
【図１４】不一致距離の算出方法を説明した別の図である。
【図１５】不一致図形までの距離情報を示した図である。
【図１６】切り分けた不一致図形における不一致距離の算出例を示した別の図である。
【図１７】切り分けた不一致図形における不一致距離の算出例を示したさらに別の図である。
【図１８】不一致面積算出工程を備えたレイアウト検証方法に関する検証フローチャートである。
【図１９】不一致距離算出工程／不一致面積算出工程の内部処理を示すフローチャートである。
【図２０】面積判定工程を備えたレイアウト検証方法に関する検証フローチャートである。
【図２１】不一致距離算出工程／不一致面積算出工程の内部処理を示すフローチャートである。
【図２２】許容誤差情報を説明する図である。
【図２３】面積判定工程における処理の具体例を説明する図である。
【図２４】レイアウト検証方法における後半を示す検証フローチャートである。
【図２５】不一致図形までの距離に依存した特性影響モデルを示す図である。
【図２６】不一致図形までの距離に依存した不一致図形単位面積あたりの特性影響モデルを示す図である。
【図２７】特性影響検証工程の処理内容の例を示す図である。
【図２８】従来のレイアウト検証方法の例を示す検証フローチャートである。
【図２９】ペア素子設定情報による検証条件設定工程の例を示す図である。
【図３０】ペア素子配置情報による検証条件設定工程の例を示す図である。
【図３１】検証領域設定情報による検証条件設定工程の例を示す図である。
【図３２】レイヤ設定情報による検証条件設定工程の例を示す図である。
【図３３】図形比較検証の対象図形の抽出例を示す図である。
【図３４】ＥＯＲ処理を説明する図である。
【図３５】ＥＯＲ処理を説明する別の図である。
【発明を実施するための形態】
【００４４】
以下、本発明の一態様に係る半導体集積回路のレイアウト検証方法について図面を参照しながら説明する。
【００４５】
＜レイアウト検証フロー＞
図１は本発明の一態様に係るレイアウト検証工程２を示したフローチャートである。図１に示す検証フローにおいて、検証条件設定工程１０では、検証対象とすべき２つの素子（ペア素子）を設定するためのペア素子設定情報１１０、ペア素子の配置状態（回転や反転など）を設定するためのペア素子配置情報１２０、ペア素子のそれぞれについて素子を中心として一定の広がりを有する検証領域を設定するための検証領域設定情報１３０、図形比較対象のレイヤを設定するためのレイヤ設定情報１４０、検証領域のレイアウト図形の比較結果である不一致図形に対する後述する不一致距離を算出する方法を設定するための不一致距離算出情報１５０のうちいずれか、もしくはこれらの組み合わせで構成されることを特徴とした検証条件１０１を読み込む。ここで、不一致距離とは、不一致図形が存在する検証領域における素子（検証素子）と不一致図形との距離を示す。なお、ペア素子を１素子対１素子として説明しているが、複数の素子を１グループとして検証対象にしても良い。次に、レイアウトデータ入力工程２０では、レイアウト検証対象となるペア素子を含んだ半導体集積回路のレイアウトデータ２００を読み込む。
【００４６】
その後、座標系の変更工程３０では、レイアウトデータ入力工程２０で読み込んだレイアウトデータ２００に対して、検証条件設定工程１０で読み込んだ検証条件１０１に基づき図形比較が可能となるように基準座標の変更が行われる。そして、不一致図形パラメータ算出レイアウト検証工程２０００では、座標系の変更工程３０からの結果について、ペア素子を構成する各素子について設定された検証領域を比較するレイアウト検証が行われるとともに、不一致距離が算出され、その結果として検証領域において不一致図形を含んだ比較領域差分情報３００と、不一致図形までの距離としての不一致距離情報４００とが得られる。そして、得られた比較領域差分情報３００は、不一致図形表示工程５０にて不一致図形として表示され、不一致図形までの距離情報４００は、次の工程へ移って用いられることになる。以下、不一致図形パラメータ算出レイアウト検証工程２０００の処理フローについて、図２を用いてより詳細に説明する。
【００４７】
−不一致図形取得工程−
不一致図形取得工程１０００では、座標系の変更工程３０によって生成された図形比較元の比較領域内図形データ６００と図形比較先の比較領域内図形データ７００とが比較され、検証領域においてレイアウト図形が相互に不一致となる不一致図形が取得される。
【００４８】
−不一致図形判定工程−
不一致図形判定工程１１００では、図形比較元の比較領域内図形データ６００と、図形比較先の比較領域内図形データ７００と、不一致図形取得工程１０００の結果として不一致がある場合に生成された比較領域差分情報３００と、が入力され、検証素子と不一致図形の関係情報１３００が得られる。ここで、不一致図形判定工程１１００の処理の具体例を図３と図４を用いて示す。
【００４９】
図３は、不一致図形判定工程１１００の内部処理を示すフローチャートであり、図４は、図３の処理内容の例を説明する図である。特に図４（ａ）は、第１配線層の不一致図形判定処理、図４（ｂ）は、第２配線層の不一致図形判定処理をそれぞれ示している。
【００５０】
ここで、素子Ｍ１及び素子Ｍ２がペア素子である場合に、第１配線層における図形比較元としての素子Ｍ１の比較領域内図形データ６００と、第１配線層における比較領域差分情報３００（図４（ａ）の不一致図形Ｅ１）とが、第１の論理積（ＡＮＤ）処理工程１１１０に入力され、第１の論理積（ＡＮＤ）処理結果１１４０として、不一致図形Ｅ１は含まれない、という結果が得られる。一方、第１配線層における図形比較先としての素子Ｍ２の比較領域内図形データ７００と、第１配線層における比較領域差分情報３００（図４（ａ）の不一致図形Ｅ１）とが、第２の論理積（ＡＮＤ）処理工程１１２０に入力され、第２の論理積（ＡＮＤ）処理結果１１５０として、不一致図形Ｅ１が含まれる、という結果が得られる。
【００５１】
次に、得られた第１の論理積（ＡＮＤ）処理結果１１４０及び第２の論理積（ＡＮＤ）処理結果１１５０から判定工程１１３０によって、不一致図形Ｅ１は検証素子としての素子Ｍ２の比較領域内図形データに存在するという素子Ｍ２と不一致図形との情報として、検証素子と不一致図形の関係情報１３００が得られる。
【００５２】
また同様に、第２配線層における素子Ｍ１の比較領域内図形データ６００と、第２配線層における比較領域差分情報３００（図４（ｂ）の不一致図形Ｅ２〜Ｅ４）とが、第１の論理積（ＡＮＤ）処理工程１１１０に入力され、第１の論理積（ＡＮＤ）処理結果１１４０として、不一致図形Ｅ２が含まれる、という結果が得られる。一方、第２配線層における素子Ｍ２の比較領域内図形データ７００と、第２配線層における比較領域差分情報３００（図４（ｂ）の不一致図形Ｅ２〜Ｅ４）とが、第２の論理積（ＡＮＤ）処理工程１１２０に入力され、第２の論理積（ＡＮＤ）処理結果１１５０として、不一致図形Ｅ３とＥ４が含まれる、という結果が得られる。
【００５３】
次に、得られた第１の論理積（ＡＮＤ）処理結果１１４０及び第２の論理積（ＡＮＤ）処理結果１１５０から判定工程１１３０によって、不一致図形Ｅ２は検証素子としての素子Ｍ１の比較領域内図形データに存在し、不一致図形Ｅ３とＥ４は検証素子としての素子Ｍ２の比較領域内図形データに存在するという素子Ｍ２と不一致図形との情報として、検証素子と不一致図形の関係情報１３００が得られる。
【００５４】
−不一致距離算出工程−
不一致距離算出工程１２００では、検証素子と不一致図形の関係情報１３００が入力され、不一致図形までの距離情報４００が得られる。ここで、不一致距離算出工程１２００の処理の具体例を図５〜図１５を用いて示す。
【００５５】
図５は、不一致距離算出工程１２００の内部処理を示したフローチャートである。まず、検証領域分割工程１２１０には、検証素子と不一致図形の関係情報１３００が入力され、分割された検証領域結果１２４０が得られる。次に、不一致図形切り分け工程１２２０では、分割された検証領域結果１２４０が入力され、切り分けた不一致図形１２５０が得られる。次に、各不一致図形の距離算出工程１２３０では、切り分けた不一致図形１２５０が入力され、それぞれにおける距離が算出される。ここで、全てのペア素子（図形比較元、図形比較先）についての距離算出が終了していなければ、検証領域分割工程に戻って処理が繰り返される。全てのペア素子についての距離算出が終了すれば、不一致距離算出工程１２００の結果として不一致図形までの距離情報４００が出力される。なお、検証領域分割工程１２１０、不一致図形切り分け工程１２２０、不一致図形の距離算出工程１２３０の詳細については後述する。
【００５６】
図６は、検証領域Ａ０に不一致図形Ｅ１が存在した場合の概略図であり、不一致図形判定工程１１００で得られた、不一致図形Ｅ１は素子Ｍ２の比較領域内図形データに存在する、という検証素子と不一致図形の関係情報１３００に基づいた図である。また図７では、トランジスタとしての素子Ｍ２のトランジスタゲートＧ２、その各エッジをＧ２＿Ｅｄｇｅ１〜４、検証範囲＝Ｘ（ｕｍ）に基づいてＧ２を拡大し検証領域Ａ０として示している。
【００５７】
−検証領域分割工程−
検証領域分割工程１２１０では、検証領域Ａ０が分割される。具体的に、図形Ｇ２のＧ２＿Ｅｄｇｅ１をＸ軸正方向に検証範囲＝Ｘ（ｕｍ）分だけエッジを移動させてできた図形から、もともとの図形Ｇ２を除いた図形（領域）を図８のＡ６で示す。また、図形Ｇ２のＧ２＿Ｅｄｇｅ４をＹ軸負方向に検証範囲＝Ｘ（ｕｍ）分だけエッジを移動させてできた図形から、もともとの図形Ｇ２を除いた図形（領域）を同じく図８のＡ８で示す。また、図形Ｇ２のＧ２＿Ｅｄｇｅ１をＸ軸正方向に、Ｇ２＿Ｅｄｇｅ４をＹ軸負方向に、それぞれ同時に検証範囲＝Ｘ（ｕｍ）分だけエッジを移動させてできた図形の最外郭からなる図形から、もともとの図形Ｇ２とＡ６図形とＡ８図形を除いた図形（領域）を同じく図８のＡ９で示す。以下、同様に図形Ｇ２のエッジ移動ならびに論理演算の組み合わせなどによって、図９に示した通り検証領域Ａ０がＡ１〜Ａ９に領域分割される。
【００５８】
−不一致図形切り分け工程−
不一致図形切り分け工程１２２０では、分割された検証領域Ａ１〜Ａ９ごとに不一致図形の切り分けが行われる。図９は、不一致図形Ｅ１を切り分けた結果を示す概略図である。図９に示すように、不一致図形Ｅ１は、分割された検証領域で切り分けられており、不一致図形切り分け工程１２２０では、分割された検証領域Ａ１〜Ａ９のそれぞれと不一致図形Ｅ１との論理積（ＡＮＤ）処理によって、切り分けた不一致図形Ｅ１Ａ６、Ｅ１Ａ９が得られる。
【００５９】
−不一致図形の距離算出工程−
不一致図形の距離算出工程１２３０では、検証素子から全ての不一致図形及び／又は最短の不一致図形までの距離が、マンハッタン距離や最短直線距離等に基づいて算出される。図１０は、切り分けた不一致図形Ｅ１Ａ６における不一致距離ｄ＿Ｅ１Ａ６の算出例を示した図である。図１０では、切り分けた不一致図形Ｅ１Ａ６について、図形Ｇ２からの不一致距離ｄ＿Ｅ１Ａ６を算出するために、図形Ｇ２に関してゲート長Ｌ２、ゲート幅Ｗ２、Ｇ２の頂点座標として左下から反時計まわりに頂点座標Ａ：（Ｘ＿Ｇ２、Ｙ＿Ｇ２）、頂点座標Ｂ：（Ｘ＿Ｇ２＋Ｌ２、Ｙ＿Ｇ２）、頂点座標Ｃ：（Ｘ＿Ｇ２＋Ｌ２、Ｙ＿Ｇ２＋Ｗ２）、頂点座標Ｄ：（Ｘ＿Ｇ２、Ｙ＿Ｇ２＋Ｗ２）を示すとともに、切り分けた不一致図形Ｅ１Ａ６の頂点座標として左下から反時計まわりに頂点座標Ａ：（Ｘｍｉｎ＿Ｅ１Ａ６、Ｙｍｉｎ＿Ｅ１Ａ６）、頂点座標Ｂ：（Ｘｍａｘ＿Ｅ１Ａ６、Ｙｍｉｎ＿Ｅ１Ａ６）、頂点座標Ｃ：（Ｘｍａｘ＿Ｅ１Ａ６、Ｙｍａｘ＿Ｅ１Ａ６）、頂点座標Ｄ：（Ｘｍｉｎ＿Ｅ１Ａ６、Ｙｍａｘ＿Ｅ１Ａ６）を、示している。ここで、分割された検証領域Ａ６内では、Ｘ軸方向の距離のみを考慮すれば良いことと、図形Ｇ２の各頂点座標のＸ座標のうちの最大値Ｘ＿Ｇ２＋Ｌ２とＥ１Ａ６の各頂点座標のＸ座標のうちの最小値Ｘｍｉｎ＿Ｅ１Ａ６とから不一致距離を算出すれば良いことになる。よって、不一致距離ｄ＿Ｅ１Ａ６＝Ｘｍｉｎ＿Ｅ１Ａ６−（Ｘ＿Ｇ２＋Ｌ２）となり、不一致距離を算出することが可能となる。
【００６０】
さらに図１１では、切り分けた不一致図形Ｅ１Ａ９について、図形Ｇ２からの不一致距離ｄ＿Ｅ１Ａ９が算出されることを示している。ここで、図形Ｇ２に関しては図１０と同様であり、切り分けた不一致図形Ｅ１Ａ９の頂点座標として左下から反時計まわりに頂点座標Ａ：（Ｘｍｉｎ＿Ｅ１Ａ９、Ｙｍｉｎ＿Ｅ１Ａ９）、頂点座標Ｂ：（Ｘｍａｘ＿Ｅ１Ａ９、Ｙｍｉｎ＿Ｅ１Ａ９）、頂点座標Ｃ：（Ｘｍａｘ＿Ｅ１Ａ９、Ｙｍａｘ＿Ｅ１Ａ９）、頂点座標Ｄ：（Ｘｍｉｎ＿Ｅ１Ａ９、Ｙｍａｘ＿Ｅ１Ａ９）を示している。分割された検証領域Ａ９内では、Ｘ軸方向とＹ軸方向の距離の双方を考慮する必要があることが、分割された検証領域Ａ６内での算出方法と異なる。具体的には、Ｇ２の頂点座標Ｂ：（Ｘ＿Ｇ２＋Ｌ２、Ｙ＿Ｇ２）を基準にした、Ｅ１Ａ９の各頂点ごとのＸ軸方向およびＹ軸方向の距離をそれぞれ算出し、長い方の距離を各頂点の距離とする。そして、求めた各頂点の距離のうちで最小値を不一致距離ｄ＿Ｅ１Ａ９とする（図１２を参照）。従って、図１１によれば、不一致距離ｄ＿Ｅ１Ａ９＝Ｘｍｉｎ＿Ｅ１Ａ９−（Ｘ＿Ｇ２＋Ｌ２）となり、不一致距離を算出することが可能となる。
【００６１】
また、分割された検証領域Ａ６内での算出方法の違いを明らかにするため、分割された検証領域Ａ９内での不一致距離ｄ＿Ｅ１’Ａ９の算出例を図１３を用いて説明する。図１３では、切り分けた不一致図形Ｅ１’Ａ９について、トランジスタゲートＧ２からの不一致距離ｄ＿Ｅ１’Ａ９が算出されることを示している。ここで、図形Ｇ２に関しては図１０と同様であり、切り分けた不一致図形Ｅ１’Ａ９の頂点座標として左下から反時計まわりに頂点座標Ａ：（Ｘｍｉｎ＿Ｅ１’Ａ９、Ｙｍｉｎ＿Ｅ１’Ａ９）、頂点座標Ｂ：（Ｘｍａｘ＿Ｅ１’Ａ９、Ｙｍｉｎ＿Ｅ１’Ａ９）、頂点座標Ｃ：（Ｘｍａｘ＿Ｅ１’Ａ９、Ｙｍａｘ＿Ｅ１’Ａ９）、頂点座標Ｄ：（Ｘｍｉｄ＿Ｅ１’Ａ９、Ｙｍａｘ＿Ｅ１’Ａ９）、頂点座標Ｅ：（Ｘｍｉｄ＿Ｅ１’Ａ９、Ｙｍｉｄ＿Ｅ１’Ａ９）、頂点座標Ｆ：（Ｘｍｉｎ＿Ｅ１’Ａ９、Ｙｍｉｄ＿Ｅ１’Ａ９）を示している。前述した分割された検証領域Ａ９内での算出方法に従えば、図１４に示した結果から不一致距離ｄ＿Ｅ１’Ａ９＝Ｙ＿Ｇ２−Ｙｍｉｄ＿Ｅ１’Ａ９となる。
【００６２】
なお、上記において分割された検証領域Ａ６、Ａ９内での不一致距離の算出について説明したが、分割された検証領域Ａ２、Ａ４、Ａ８については分割された検証領域Ａ６内での不一致距離の算出方法と同様であり、分割された検証領域Ａ１、Ａ３、Ａ７については分割された検証領域Ａ９内での不一致距離の算出方法と同様にすればよい。
【００６３】
つまりは、分割された検証領域Ａ２内では、Ｙ軸方向の距離のみを考慮すれば良いことと、図形Ｇ２の各頂点座標のＹ座標のうちの最大値と対象となる切り分けた不一致図形の各頂点座標のＹ座標のうちの最小値とから、不一致距離を算出すれば良い。
【００６４】
また、分割された検証領域Ａ４内では、Ｘ軸方向の距離のみを考慮すれば良いことと、図形Ｇ２の各頂点座標のＸ座標のうちの最小値と対象となる切り分けた不一致図形の各頂点座標のＸ座標のうちの最大値とから、不一致距離を算出すれば良い。
【００６５】
また、分割された検証領域Ａ８内では、Ｙ軸方向の距離のみを考慮すれば良いことと、図形Ｇ２の各頂点座標のＹ座標のうちの最小値と対象となる切り分けた不一致図形の各頂点座標のＹ座標のうちの最大値とから、不一致距離を算出すれば良い。
【００６６】
また、分割された検証領域Ａ１内では、図形Ｇ２の頂点座標Ｄ：（Ｘ＿Ｇ２、Ｙ＿Ｇ２＋Ｗ２）を基準にした、切り分けた不一致図形の各頂点ごとのＸ軸方向およびＹ軸方向の距離をそれぞれ算出し、長い方の距離を各頂点の距離とし、求めた各頂点の距離のうちで最小値を不一致距離とすれば良い。
【００６７】
また、分割された検証領域Ａ３内では、図形Ｇ２の頂点座標Ｃ：（Ｘ＿Ｇ２＋Ｌ２、Ｙ＿Ｇ２＋Ｗ２）を基準にした、切り分けた不一致図形の各頂点ごとのＸ軸方向およびＹ軸方向の距離をそれぞれ算出し、長い方の距離を各頂点の距離とし、求めた各頂点の距離のうちで最小値を不一致距離とすれば良い。
【００６８】
また、分割された検証領域Ａ７内では、図形Ｇ２の頂点座標Ａ：（Ｘ＿Ｇ２、Ｙ＿Ｇ２）を基準にした、切り分けた不一致図形の各頂点ごとのＸ軸方向およびＹ軸方向の距離をそれぞれ算出し、長い方の距離を各頂点の距離とし、求めた各頂点の距離のうちで最小値を不一致距離とすれば良い。
【００６９】
そして、分割された検証領域Ａ５内では、図形Ｇ２と重なることになるから不一致距離は０（ゼロ）とする。なお、上記では簡略化のため、分割された検証領域内において切り分けた不一致図形が一つ存在する場合で説明したが、切り分けた不一致図形が複数存在する場合でもそれぞれについて前述したとおりの不一致距離算出方法に従えば良い。
【００７０】
ここで、最終的に得られる不一致図形までの距離情報４００について、図１５（ａ）に示す。図１５（ａ）では、素子Ｍ１の検証領域内に第２配線層の不一致図形Ｅ２が存在し、素子Ｍ１のトランジスタゲートとＥ２との不一致距離ｄ＿Ｅ２が得られている。また素子Ｍ２の検証領域内に第１配線層の不一致図形Ｅ１が存在し、素子Ｍ２のトランジスタゲートとＥ１との不一致距離ｄ＿Ｅ１が得られており、さらには第２配線層の不一致図形Ｅ３、Ｅ４が存在し、素子Ｍ２のトランジスタゲートとＥ３およびＥ４との不一致距離ｄ＿Ｅ３、ｄ＿Ｅ４がそれぞれ得られている。
【００７１】
なお、ここでは、切り分けた不一致図形ごとの不一致距離を求めることについて説明したが、図１５（ｂ）に示すＥ３とＥ４のように、検証対象レイヤにおける同一レイヤ内の不一致図形が複数存在する場合には、そのうちの最短であるＥ３までの距離を不一致距離として算出処理を簡略化することも可能である。これらは、予め不一致距離算出情報１５０の設定によって柔軟に切り換えれば良い。
【００７２】
また、分割された検証領域Ａ１、Ａ３、Ａ７、Ａ９内での不一致距離の算出方法に関して、検証素子から不一致図形までの不一致距離として、双方のレイアウト図形上の頂点間におけるマンハッタン距離のＸ軸方向距離とＹ軸方向距離とで、長い方の距離を各頂点の距離とし、その求めた各頂点の距離のうちで最小値を不一致距離として算出することを特徴としたが、別の算出方法の一例として図１６及び図１７に示すように、検証素子の頂点Ｂから不一致図形の各頂点間までの直線距離を求め、その求めた各頂点の直線距離のうちで最小値を不一致距離として算出することも可能である。なお、検証素子において例えば、エッジＧ２＿Ｅｄｇｅ１から不一致図形の各エッジとの直線距離を求め、その求めた各エッジの直線距離のうちの最小値を不一致距離として算出するようにしても良い。これらについて、予め不一致距離算出情報１５０の設定によって柔軟に切り換えれば良い。これにより、不一致距離を容易に算出することができるとともに、その算出方法を容易に切り替えることができる。
【００７３】
−不一致面積算出工程−
次に、レイアウト検証工程２の検証フローにおける不一致面積算出工程２２１０について説明する。図１に示す検証フローでは、検証素子から不一致図形までの不一致距離を算出する場合を示したが、図１８に示す検証フローでは、不一致距離の算出に加えて不一致図形の面積も併せて算出されることを特徴としている。図１８に示す検証フローと、すでに説明した図１に示した検証フローとの違いを説明する。まず、検証条件設定工程１０において、図形比較結果である不一致図形に対する不一致面積の算出を設定するための不一致面積算出情報１６０が追加されていることを特徴とした検証条件１０２が読み込まれる。そして、不一致図形パラメータ算出レイアウト検証工程２０００では、検証素子から不一致図形までの距離と、さらには不一致図形の面積とが算出され、不一致図形までの距離情報４００および不一致図形の面積情報５００が得られる。
【００７４】
また、図１９において、すでに説明した図５の処理フローとの違いは、不一致距離算出工程／不一致面積算出工程２２００では、検証素子と不一致図形の関係情報１３００が読み込まれ、検証領域分割工程１２１０、不一致図形切り分け工程１２２０を介して得られた、切り分けた不一致図形１２５０に対して各不一致図形の面積算出工程２２１０（不一致面積算出工程）で面積が算出され、不一致図形の面積情報５００が出力されることである。
【００７５】
−面積判定工程−
さらに、レイアウト検証工程２の検証フローにおける面積判定工程３２１０について説明する。図１８では、検証素子から不一致図形までの不一致距離とそれに加えて不一致図形の面積を算出する場合を示したが、図２０では、得られた不一致図形の面積を利用した許容誤差を考慮することを特徴としている。図２０に示す検証フローと、すでに説明した図１８に示した検証フローとの違いを説明する。まず、検証条件設定工程１０において、不一致図形の面積についての許容値を設定するための許容誤差情報１７０が追加されていることを特徴とした検証条件１０３が読み込まれる。また、不一致図形パラメータ算出レイアウト検証工程２０００では、不一致図形の面積と、許容誤差情報１７０に設定された所望の許容値よりも面積が大きいと判定された不一致図形を許容できない不一致図形３２２０として、検証素子から不一致図形までの距離とが算出され、許容できない不一致図形までの距離情報４１０および許容できない不一致図形の面積情報５１０が得られる。
【００７６】
また、図２１において、すでに説明した図１９の処理フローとの違いは、不一致距離算出工程／不一致面積算出工程３２００では、検証素子と不一致図形の関係情報１３００が読み込まれ、検証領域分割工程１２１０、不一致図形切り分け工程１２２０を介して得られた、切り分けた不一致図形１２５０に対する以降の処理フローに違いがある。
【００７７】
まず、各不一致図形の面積算出工程２２１０では、切り分けた不一致図形１２５０が入力され、不一致図形の面積情報５００が得られる。次に、面積判定工程３２１０では、不一致図形の面積情報５００が入力され、不一致図形の面積が許容誤差情報１７０に設定された所望の許容値よりも大きいか否かが判定された結果、不一致図形の面積が許容値よりも大きい場合に、許容できない不一致図形３２２０が得られる。次に、各不一致図形の距離算出工程１２３０では、許容できない不一致図形３２２０が入力されて、許容できない不一致図形までの距離情報４１０と許容できない不一致図形の面積情報５１０が出力される。
【００７８】
ここで、許容誤差情報１７０の一例について、図２２を用いて説明する。図２２（ａ）は、許容値がゼロすなわち、許容誤差がない場合の概略図であり、所望の検証範囲＝Ｘ（ｕｍ）内では完全一致、つまり図形比較結果にて得られる不一致図形を許容しないことを意味する。この場合、許容誤差情報１７０は、検証範囲：０〜Ｘ（ｕｍ）に対して許容誤差（許容値）＝０％となる。また、図２２（ｂ）は、許容誤差ありの場合の概略図であり、所望の検証範囲＝Ｘ（ｕｍ）内では一律に誤差２０％を許容する例を示している。この場合、許容誤差情報１７０は、検証範囲：０〜Ｘ（ｕｍ）に対して許容誤差＝２０％、となる。また、図２２（ｃ）は、許容誤差ありの別の場合の概略図であり、所望の検証範囲＝Ｘ（ｕｍ）内で段階的に許容誤差を設定する例を示している。この場合、許容誤差情報１７０は、検証範囲：０〜Ｘ１（ｕｍ）に対して許容誤差＝０％、検証範囲：Ｘ１〜Ｘ２（ｕｍ）に対して許容誤差＝２０％、検証範囲：Ｘ２〜Ｘ（ｕｍ）に対して許容誤差＝８０％、となる。なお、検証範囲に応じて許容誤差を可変設定する別の一例として、図２２（ｄ）に示すような所望の関数モデルを使用することも可能である。また、図２２（ｅ）では、許容誤差の算出例を示している。例えば、検証誤差Ｒ１では、所望の検証範囲＝Ｘ（ｕｍ）内に存在する検証対象レイヤの図形総面積に対する、検証対象レイヤの不一致図形面積の割合と定義している。また、検証誤差Ｒ２では、所望の検証範囲＝Ｘ（ｕｍ）の総面積に対する、検証対象レイヤの不一致図形面積の割合と定義している。なお、図２２（ｃ）に示したように検証範囲に応じて段階的に許容誤差を設定する場合には、検証範囲それぞれの領域面積に対する、検証対象レイヤの不一致図形面積の割合と定義することが望ましい。
【００７９】
また、面積判定工程３２１０の具体例について、図２３を用いて説明する。面積判定工程３２１０では、図２１に示したように、切り分けた不一致図形１２５０から各不一致図形の面積算出工程２２１０で得られた不一致図形の面積情報５００が読み込まれる。ここで、図２３（ａ）〜（ｄ）にて、切り分けた不一致図形１２５０の例を示し、図２３（ｅ）にて、不一致図形の面積情報５００の例を示している。例えば、図２３（ｂ）および（ｅ）によれば、不一致図形Ｅ１の面積＝２．５（単位は省略）、対象レイヤ（ここでは素子Ｍ２の第１配線層）の総面積＝Ｅ１の面積＋Ｏ１の面積＝６．５、が得られており、図２２（ｅ）に示す検証誤差Ｒ１の定義に従えば、不一致図形Ｅ１の誤差Ｒ１Ｅ１＝２．５／６．５であり、約３８．５％と求めることができる。
【００８０】
同様にして、不一致図形Ｅ２の誤差Ｒ１Ｅ２＝１４．３％、不一致図形Ｅ３の誤差Ｒ１Ｅ３＝２５．０％、不一致図形Ｅ４の誤差Ｒ１Ｅ４＝２０．０％をそれぞれ求めることができる。一方、例えば許容誤差情報１７０において許容誤差＝２０．０％以下に設定しているとすれば、先に求めた各不一致図形の誤差が許容誤差情報１７０に合致する不一致図形Ｅ２およびＥ４を許容し、許容できない不一致図形３２２０として不一致図形Ｅ１およびＥ３のみが出力される。したがって、図２１に示す各不一致図形の距離算出工程１２３０には、不一致図形Ｅ１およびＥ３のみが処理対象として読み込まれることになる。
【００８１】
−特性影響算出工程−
図２４に示す特性影響算出工程７１１０では、すでに説明した工程にて得られている情報が読み込まれると同時に、当該プロセス情報などをもとにして予め用意されている特性影響算出モデル７１０３が読み込まれ、不一致図形が検証素子に及ぼす特性影響として、図形比較元の検証素子へ及ぼす特性影響７１０４および図形比較先の検証素子へ及ぼす特性影響７１０５が得られる。
【００８２】
図２５に特性影響算出モデル７１０３の一例について示す。図２５は、不一致図形までの距離に依存した特性影響を示しており、不一致図形までの距離が長くなる（短くなる）に従い、検証素子に及ぼす影響も小さく（大きく）なっている。また、検証対象レイヤごとに異なった依存性がある場合として、例えば、第１配線層の不一致図形までの距離＝Ｄにおける特性影響＝Ｃａ、同じく第２配線層の不一致図形までの距離＝Ｄにおける特性影響＝Ｃｂを図示している。
【００８３】
なお、特性影響算出工程７１１０では、図２５に示すように、不一致図形までの距離に依存した特性影響が算出されるように説明したが、不一致図形の面積を加味して、例えば、図２６に示すように、不一致図形までの距離に依存した不一致図形単位面積あたりの特性影響が算出されるようにしても良い。また、特性影響算出工程７１１０では、許容できない不一致図形について特性影響が算出されるようにしても良い。これらによると、不一致図形までの距離情報に応じて、不一致図形単位面積あたりの特性影響を求めることが可能であり、不一致図形が検証素子に及ぼす特性影響をより正確に算出することができる。また、前述した面積判定工程３２１０で得られた許容できない不一致図形について特性影響を算出するようにすれば、特性影響算出工程７１１０における処理の負荷を軽減することができる。
【００８４】
さらに、特性影響算出工程７１１０において、不一致図形までの距離や面積情報から特性影響を算出する例を示したが、図９、１０を用いて説明したように検証素子に対する不一致図形の配置位置（不一致図形の配置領域）についても把握できていることから、不一致図形の距離と面積に加えて、配置に依存した所望の係数を乗じるなどした特性影響モデルを用いて、検証素子に及ぼす特性影響を算出することも可能である。
【００８５】
−特性影響検証工程−
図２４に戻り特性影響検証工程７１２０では、図形比較元の素子へ及ぼす特性影響７１０４および図形比較先の素子へ及ぼす特性影響７１０５が読み込まれ、レイアウト修正指針８００が出力される。
【００８６】
ここで、図２７を用いて特性影響検証工程７１２０の一例について簡単に示す。図２７では、すでに図形比較検証が終了しており、図形比較元としての素子Ｍ１における不一致図形までの距離情報ｄ＿Ｅ２、図形比較先の素子Ｍ２における不一致図形までの距離情報ｄ＿Ｅ１、ｄ＿Ｅ３、ｄ＿Ｅ４が得られている。これら不一致図形までの距離情報と特性影響算出モデル７１０３とから、特性影響算出工程７１１０で不一致図形Ｅ２による素子Ｍ１への特性影響Ｃ２、不一致図形Ｅ１による素子Ｍ２への特性影響Ｃ１、不一致図形Ｅ３による素子Ｍ２への特性影響Ｃ３、不一致図形Ｅ４による素子Ｍ２への特性影響Ｃ４、がそれぞれ算出されている。そして、特性影響検証工程７１２０では、得られた素子Ｍ１と素子Ｍ２との間において、特性影響が相殺されるような複数の組み合わせが検証され、例えば、Ｃ２≒Ｃ３＋Ｃ４といった検証結果が得られる。そして、検証結果として特性影響の相殺調整から除外できることがわかった不一致図形Ｅ１について、レイアウト修正を行う必要があるというレイアウト修正指針８００が得られる。
【００８７】
また、特性影響検証工程７１２０で特性影響の相殺調整の組み合わせを検証する際に、予め所望する相殺許容誤差を例えば、検証条件１０３に設定し、その相殺許容誤差に基づいて相殺可能となる組み合わせを検証することも可能である。
【００８８】
また、レイアウト修正指針８００においては、レイアウト修正を行う必要がある不一致図形の明示のみならず、当然ながらその根拠となる特性影響が相殺される組み合わせ結果を１つ、ないしは複数、併せて明示し、さらには、その組み合わせごとに検証素子へ及ぼす特性影響を定量的に明示することが望ましい。
【００８９】
さらに、特性影響検証工程７１２０においては、図形比較元の素子へ及ぼす特性影響７１０４および図形比較先の素子へ及ぼす特性影響７１０５を加味した回路シミュレーション工程に置き換えて検証することで、より回路実動作に則した特性影響見積りが可能となる。
【００９０】
−レイアウト修正工程−
図２４に戻りレイアウト修正工程６０では、得られたレイアウト修正指針８００により、レイアウト修正が必要であれば修正し、修正後のレイアウトデータ２０１を用いてレイアウト検証工程２が繰り返し行われ、レイアウト修正が不要であればレイアウト検証工程２を終了する。
【００９１】
以上のように、当該レイアウト検証方法によれば、不一致距離に応じて不一致図形が検証素子に及ぼす特性影響を得ることができる。また、不一致図形の面積を算出することによって、特性影響をより正確に算出することができる。さらに、許容できない不一致図形について特性影響を算出すれば良く、また、特性影響が相殺される場合には、レイアウト修正を行う必要がない。したがって、レイアウト修正の工数を減少させることができる。
【産業上の利用可能性】
【００９２】
本発明に係るレイアウト検証方法は、ペア素子を有する半導体集積回路のレイアウト修正に要する工数を減少させることができるため、低コスト化が求められる半導体装置などに有用である。
【符号の説明】
【００９３】
Ａ０ 検証領域
ｄ＿Ｅ１Ａ６，ｄ＿Ｅ１Ａ９ 不一致距離
Ｅ１〜Ｅ４ 不一致図形
Ｍ１〜Ｍ４ 素子
１５０ 不一致距離算出情報
１６０ 不一致面積算出情報
１７０ 許容誤差情報
１０００ 不一致図形取得工程
１１００ 不一致図形判定工程
１２００ 不一致距離算出工程
２２１０ 不一致面積算出工程
３２１０ 面積判定工程
７１０４，７１０５ 特性影響
７１１０ 特性影響算出工程
７１２０ 特性影響検証工程
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト検証方法に関し、特に、レイアウト図形が一致しているか否かを検証するレイアウト検証方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）の高集積化を実現するために、最小加工寸法が微細化している。この微細化に伴い、ＬＳＩに作り込まれる微細な素子サイズと、半導体集積回路の製造工程における製造ばらつきとの相対比が大きくなって、回路特性のばらつきが問題になり始めている。
【０００３】
このような問題への対応として、半導体集積回路のレイアウト設計において、複数の素子をペア配置することが挙げられる。ペア配置は、同形状の素子を近接配置し、周辺の素子やパターンによる影響を均等に作用させることをいい、これにより相対精度が高い素子を形成することができる。
【０００４】
例えば、差動回路やカレントミラー回路を構成するには、同一特性を持つ複数のトランジスタが必要となるため、回路の対称性と共にシリコンウェハ上での形状や特性、ばらつきの対称性も重要になってくる。そのため、レイアウト設計の段階から、その複数のトランジスタをペア配置するとともに、ペア配置された２つの素子（ペア素子）の形状や周囲のパターンとの関係を考慮しながら、マスクレイアウト設計が行われる。
【０００５】
実際に差動回路やカレントミラー回路を構成するペア素子がそのような形状、配置、周囲のパターンの関係を考慮して正しくレイアウト設計されたかどうかの検証方法を図２８に示す。
【０００６】
図２８は、従来のレイアウト検証方法の一例（レイアウト検証工程１）を示した検証フローチャートである。この方法では、検証対象となるペア素子の情報などを含んだ検証条件１００とレイアウトデータ２００とを入力して、検証条件設定工程１０、レイアウトデータ入力工程２０、座標系の変更工程３０、各レイヤ毎の図形比較工程４０の各工程を行い、比較領域差分情報３００を不一致図形として出力し、不一致図形表示工程５０にて不一致図形を表示するように構成されている。
【０００７】
以下、各工程について同様に図２８を参照しながら説明する。検証条件設定工程１０では、検証対象とすべきペア素子を設定するためのペア素子設定情報１１０、ペア素子の配置状態（回転や反転など）を設定するためのペア素子配置情報１２０、検証対象領域を設定するための検証領域設定情報１３０、図形比較対象のレイヤを設定するためのレイヤ設定情報１４０、などを含んだ検証条件１００が読み込まれる。
【０００８】
また、レイアウトデータ入力工程２０では、レイアウト検証対象となるペア素子を含んだ半導体集積回路のレイアウトデータ２００が読み込まれ、検証条件１００に基づいてペア素子を構成する上での図形比較元と図形比較先のぞれぞれのレイアウト図形が抽出される。ここで、図形比較元と図形比較先のぞれぞれのレイアウト図形の抽出について、図２９〜図３３を用いて具体的に説明する。
【０００９】
−ペア素子設定情報−
図２９は、検証条件１００のうち、ペア素子設定情報１１０による検証条件設定工程１０の一例を示す図であり、レイアウトデータ２００の中に素子Ｍ１〜Ｍ４が存在している。なお、ペア素子設定情報１１０は、レイアウトデータ２００において図形比較検証の対象とすべき所望の素子を設定するとともに、図形比較検証の便宜上、図形比較元と図形比較先とを区別するための情報である。
【００１０】
例えば、素子Ｍ１と素子Ｍ２とがペア素子であり、特性において高い相対精度が求められる場合、ペア素子設定情報１１０には、図形比較元＝Ｍ１、図形比較先＝Ｍ２、図形比較元（素子Ｍ１）の座標情報＝（Ｘ＿ｍ１、Ｙ＿ｍ１）及び図形比較先（素子Ｍ２）の座標情報＝（Ｘ＿ｍ２、Ｙ＿ｍ２）が設定され、検証条件１００として検証条件設定工程１０に入力される。また、素子Ｍ１と素子Ｍ３がペア素子であるなら、ペア素子設定情報１１０では、図形比較元＝Ｍ１、図形比較先＝Ｍ３、図形比較元（素子Ｍ１）の座標情報＝（Ｘ＿ｍ１、Ｙ＿ｍ１）及び図形比較先（素子Ｍ３）の座標情報＝（Ｘ＿ｍ３、Ｙ＿ｍ３）が設定され、検証条件１００として検証条件設定工程１０に入力されることになる。
【００１１】
なお、ペア素子の設定方法として素子の座標情報を例に説明したが、ペア素子と認識させるための特別なレイヤを用いた設定や、回路図情報と整合性が保たれているレイアウトデータであれば回路図情報におけるインスタンス名を用いた設定などでも同様に可能である。
【００１２】
また、簡略化のため、ペア素子として１素子対１素子の場合で説明したが、例えば素子Ｍ１と素子Ｍ２を１つのグループとして図形比較元に、素子Ｍ３と素子Ｍ４を１つのグループとして図形比較先に設定することも同様に可能である。
【００１３】
−ペア素子配置情報−
図３０は検証条件１００のうち、ペア素子配置情報１２０による検証条件設定工程１０の一例を示す図である。なお、ペア素子配置情報１２０は、レイアウトデータ２００において図形比較検証の対象とすべき所望の素子の配置を設定するための情報である。例えば、素子Ｍ１と素子Ｍ２がペア素子である場合、ペア素子配置情報１２０には、素子Ｍ１の配置＝Ｒ０、素子Ｍ２の配置＝Ｒ０が設定され、検証条件１００として検証条件設定工程１０に入力される。また、素子Ｍ１と素子Ｍ３がペア素子であるなら、ペア素子配置情報１２０には、素子Ｍ１の配置＝Ｒ０、素子Ｍ３の配置＝Ｒ１８０が設定され、検証条件１００として検証条件設定工程１０に入力されることになる。
【００１４】
ここで、ペア素子の配置の設定として、Ｒ０、Ｒ１８０で表記したが、これはペア素子設定情報１１０において、図形比較元になる素子の配置を基準とした回転角度や反転配置を意味したものであり、その基準配置をＲ０とし、反時計回りに１８０度回転配置された図形をＲ１８０としたものである。さらに、基準配置Ｒ０に対して、図示していないが左右反転配置された図形をＭ０、その図形を反時計回りに１８０度回転配置された図形をＭ１８０としても良い。
【００１５】
また、ペア素子の配置情報が予め分かっていることを前提にしてペア素子配置情報１２０の説明を行ったが、ペア素子の配置情報が予め分かっていない場合は、図形比較元（基準）に対する図形比較先の配置として図形比較検証の対象とすべき所望の配置を設定することも可能である。
【００１６】
−検証領域設定情報−
図３１は検証条件１００のうち、検証領域設定情報１３０による検証条件設定工程１０の一例を示す図である。なお、検証領域設定情報１３０は、レイアウトデータ２００において図形比較検証の対象とすべき所望の領域を設定するための情報である。例えば、検証領域設定情報１３０には、図形比較検証の対象とすべき所望の検証領域＝Ｘ（ｕｍ）が設定され、検証条件１００として検証条件設定工程１０に入力される。
【００１７】
なお、検証領域設定情報１３０は、図形比較検証の対象となるペア素子間で共通の設定となる。また、図形比較検証の対象となるレイヤごとに異なる所望の検証領域を設定することも可能である。
【００１８】
−レイヤ設定情報−
図３２は検証条件１００のうち、レイヤ設定情報１４０による検証条件設定工程１０の一例を示す図である。なお、検証領域設定情報１４０は、レイアウトデータ２００において図形比較検証の対象とすべき所望のレイヤを設定するための情報である。例えば、検証領域設定情報１４０には、図形比較検証の対象とすべき所望の検証対象レイヤ＝ペア素子を構成するレイヤ、第1配線層、第２配線層が設定され、検証条件１００として検証条件設定工程１０に入力される。
【００１９】
なお、検証領域設定情報１４０は、レイアウトデータ２００に含まれる全てのレイヤのうち、図形比較検証の対象外とすべき所望のレイヤを設定することも可能である。
【００２０】
以上で説明した検証条件１００に従った検証条件設定工程１０、およびレイアウトデータ２００が入力されたレイアウトデータ入力工程２０によって、例えば、素子Ｍ１と素子Ｍ２がペア素子である場合、図３２に示した図形比較検証の対象図形が抽出される。
【００２１】
次に、座標系の変更工程３０では、ペア素子を構成する上での比較元と比較先のぞれぞれの図形に対して、図形比較が可能となるように基準座標の変更（基準座標合わせ）を行い、検証条件１００に基づいた図形比較対象のレイヤ毎に、図形比較元の素子の比較領域内図形データ６００と、図形比較先の素子の比較領域内図形データ７００とが生成される。
【００２２】
次に、各レイヤ毎の図形比較工程４０では、図形データ６００と７００が入力され、レイヤ毎に排他的論理和（Ｅｘｃｌｕｓｉｖｅ ＯＲ、以下ＥＯＲ）処理によって図形比較を行い、一致または不一致の結果を得る。ここで、各レイヤ毎の図形比較工程４０の一例について簡単に説明する。
【００２３】
図３４（ａ）、（ｂ）は、素子Ｍ１と素子Ｍ２とがペア素子であるケースであり、図形比較元である素子Ｍ１と図形比較先である素子Ｍ２とにおいてそれぞれＥＯＲ処理が行われる。図３４（ａ）では、素子Ｍ１と素子Ｍ２とに関する検証領域で図形が一致している（図形比較差分が無い）ため、ＥＯＲ処理結果では図形が相互に不一致となる不一致図形は出力されない。一方、図３４（ｂ）では、素子Ｍ１と素子Ｍ２とに関する検証領域で図形が一致していない（図形比較差分が有る）ため、ＥＯＲ処理結果ではレイヤ毎の比較領域差分情報３００（第１配線層の図形比較差分として不一致図形Ｅ１、第２配線層の図形比較差分として不一致図形Ｅ２〜Ｅ４）が出力され、不一致図形表示工程５０にて、比較領域差分情報３００を不一致図形として表示される。
【００２４】
また、図３５は、素子Ｍ１と素子Ｍ３とがペア素子であるケースであり、図形比較元である素子Ｍ１と図形比較先である素子Ｍ３とにおいてそれぞれＥＯＲ処理が行われる。ただ、素子Ｍ３については、予めペア素子配置情報１２０で設定されている素子Ｍ３の配置＝Ｒ１８０に従い、ＥＯＲ処理段階では時計回りに１８０度回転させた図形を図形比較先にしてＥＯＲ処理を行っている。そうすると、素子Ｍ１と素子Ｍ３とに関する検証領域で図形が一致していないため、ＥＯＲ処理結果ではレイヤ毎の比較領域差分情報３００（第１配線層の図形比較差分として不一致図形Ｅ５、第２配線層の図形比較差分として不一致図形Ｅ６〜Ｅ８）が出力され、不一致図形表示工程５０にて、比較領域差分情報３００が不一致図形として表示される。
【００２５】
また、図形比較工程４０では、各レイヤ毎に全レイヤの図形比較が終了するまで繰り返し処理が行われ、全レイヤにおいて図形比較が終了すると本レイアウト検証が終了する。
【００２６】
上記で説明した従来のレイアウト検証方法として、より具体的な提案がなされている（例えば、特許文献１参照。）。
【００２７】
このレイアウト検証方法では、ペア配置される複数の素子に対して、検索領域を設定し、その設定された検索領域内に含まれる配線図形などを抽出し、ペア配置を検証する素子間において抽出した図形の形状が同じか否かを検証する構成を採用している。
【先行技術文献】
【特許文献】
【００２８】
【特許文献１】特開２００７−２６５１７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２９】
しかしながら、図２８で示した従来のレイアウト検証方法および特許文献１に記載のレイアウト検証方法は、ペア配置したペア素子およびその周辺図形に対して、図形比較のために設定した検索領域内の図形形状の一致また不一致を検出することが可能ではあるが、不一致な図形が発生した場合の対応までは言及されていない。また、不一致な図形が発生した場合に、その設定した検索領域内においてすべてのレイアウト図形を一致させるレイアウト修正を行うと、その修正工数が増大するおそれがある。
【００３０】
本発明は、かかる点に鑑みてなされたものであり、ペア素子を有する半導体集積回路のレイアウト修正に要する工数を減少させることを課題とする。
【課題を解決するための手段】
【００３１】
上述した課題を解決するため、本発明では、次のような解決手段を講じた。すなわち、半導体集積回路に配置される素子のレイアウト形状の一致を検証する半導体集積回路のレイアウト検証方法であって、
レイアウト形状を一致させるべきペア素子に関する情報を含む検証条件を設定する検証条件設定工程と、
前記ペア素子の形状情報および配置情報を含むレイアウトデータを入力するレイアウトデータ入力工程と、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間のレイアウト図形形状の比較を行い、前記ペア素子から不一致図形までの距離を算出する不一致図形パラメータ算出レイアウト検証工程と、を備えた
ことを特徴とする。
【００３２】
前記不一致図形パラメータ算出レイアウト検証工程は、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト形状の一致／不一致を検証する不一致図形取得工程と、
前記不一致図形取得工程によるレイアウト図形形状の不一致図形が前記ペア素子のいずれの周辺領域に含まれているのかを判定する不一致図形判定工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形までの距離を算出する不一致距離算出工程と、を備えた
ことを特徴とする。
【００３３】
半導体集積回路に配置される素子のレイアウト形状の一致を検証する方法であって、
レイアウト形状を一致させるべきペア素子に関する情報を含む検証条件を設定する検証条件設定工程と、
前記ペア素子の形状情報および配置情報を含むレイアウトデータを入力するレイアウトデータ入力工程と、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間のレイアウト図形形状の比較を行い、前記ペア素子から不一致図形までの距離を算出することに加えて、その前記不一致図形の面積を算出する不一致図形パラメータ算出レイアウト検証工程と、を備えた
ことを特徴とする。
【００３４】
前記不一致図形パラメータ算出レイアウト検証工程は、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト形状の一致／不一致を検証する不一致図形取得工程と、
前記不一致図形取得工程によるレイアウト図形形状の不一致図形が前記ペア素子のいずれの周辺領域に含まれているのかを判定する不一致図形判定工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形までの距離を算出する不一致距離算出工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形の面積を算出する不一致面積算出工程と、を備えた
ことを特徴とする。
【００３５】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離として双方のレイアウト図形上の頂点間におけるマンハッタン距離のＸ軸方向距離とＹ軸方向距離とで長い方の距離のうち、最短となる距離を不一致距離とする
ことを特徴とする。
【００３６】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離として双方のレイアウト図形上の頂点またはエッジ間の組み合わせにおける直線かつ最短となる距離を不一致距離とする
ことを特徴とする。
【００３７】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から各々の不一致図形までの不一致距離をそれぞれ算出する
ことを特徴とする。
【００３８】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から対象とする不一致図形までの不一致距離のうちで最短となる不一致距離を算出する
ことを特徴とする。
【００３９】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報に加えて不一致面積算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報および前記不一致面積算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離に加えて、前記不一致図形の面積を算出する
ことを特徴とする。
【００４０】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報および不一致面積算出情報に加えて検証許容誤差情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報、前記不一致面積算出情報および前記検証許容誤差情報を含んだ検証条件設定に応じて、前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト図形形状の完全一致または許容範囲内の一致かどうかを検証するとともに、前記ペア素子から不一致図形までの距離、および前記不一致図形の面積を算出する
ことを特徴とする。
【００４１】
また、前記不一致図形パラメータ算出レイアウト検証工程で算出した不一致距離、不一致面積、さらには不一致図形の配置位置のいずれか、もしくはそれらを組み合わせた情報と素子に及ぼす特性影響の関係から前記ペア素子における特性影響分を算出する特性影響算出工程と、
前記算出した特性影響分が前記ペア素子を構成する上で許容可能かどうかを検証する特性影響検証工程と、をさらに備えた
ことを特徴とする。
【発明の効果】
【００４２】
本発明によれば、不一致図形が検証素子に及ぼす特性影響を考慮することで、ペア素子を有する半導体集積回路のレイアウト修正に要する工数を減少させることがきる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一態様に係るレイアウト検証のフローチャートである。
【図２】不一致図形パラメータ算出レイアウト検証工程のフローチャートである。
【図３】不一致図形判定工程の内部処理を示すフローチャートである。
【図４】不一致図形判定工程の処理内容の例を説明する図である。
【図５】不一致距離算出工程の内部処理を示したフローチャートである。
【図６】検証領域に不一致図形が存在した場合の概略図
【図７】素子のトランジスタゲート、各エッジ、検証範囲、検証領域を示した図である。
【図８】検証領域の領域分割を示した図である。
【図９】不一致図形を切り分けた結果を示す概略図である。
【図１０】切り分けた不一致図形における不一致距離の算出例を示した図である。
【図１１】切り分けた不一致図形における不一致距離の算出例を示した別の図である。
【図１２】不一致距離の算出方法を説明した図である。
【図１３】切り分けた不一致図形における不一致距離の算出例を示したさらに別の図である。
【図１４】不一致距離の算出方法を説明した別の図である。
【図１５】不一致図形までの距離情報を示した図である。
【図１６】切り分けた不一致図形における不一致距離の算出例を示した別の図である。
【図１７】切り分けた不一致図形における不一致距離の算出例を示したさらに別の図である。
【図１８】不一致面積算出工程を備えたレイアウト検証方法に関する検証フローチャートである。
【図１９】不一致距離算出工程／不一致面積算出工程の内部処理を示すフローチャートである。
【図２０】面積判定工程を備えたレイアウト検証方法に関する検証フローチャートである。
【図２１】不一致距離算出工程／不一致面積算出工程の内部処理を示すフローチャートである。
【図２２】許容誤差情報を説明する図である。
【図２３】面積判定工程における処理の具体例を説明する図である。
【図２４】レイアウト検証方法における後半を示す検証フローチャートである。
【図２５】不一致図形までの距離に依存した特性影響モデルを示す図である。
【図２６】不一致図形までの距離に依存した不一致図形単位面積あたりの特性影響モデルを示す図である。
【図２７】特性影響検証工程の処理内容の例を示す図である。
【図２８】従来のレイアウト検証方法の例を示す検証フローチャートである。
【図２９】ペア素子設定情報による検証条件設定工程の例を示す図である。
【図３０】ペア素子配置情報による検証条件設定工程の例を示す図である。
【図３１】検証領域設定情報による検証条件設定工程の例を示す図である。
【図３２】レイヤ設定情報による検証条件設定工程の例を示す図である。
【図３３】図形比較検証の対象図形の抽出例を示す図である。
【図３４】ＥＯＲ処理を説明する図である。
【図３５】ＥＯＲ処理を説明する別の図である。
【発明を実施するための形態】
【００４４】
以下、本発明の一態様に係る半導体集積回路のレイアウト検証方法について図面を参照しながら説明する。
【００４５】
＜レイアウト検証フロー＞
図１は本発明の一態様に係るレイアウト検証工程２を示したフローチャートである。図１に示す検証フローにおいて、検証条件設定工程１０では、検証対象とすべき２つの素子（ペア素子）を設定するためのペア素子設定情報１１０、ペア素子の配置状態（回転や反転など）を設定するためのペア素子配置情報１２０、ペア素子のそれぞれについて素子を中心として一定の広がりを有する検証領域を設定するための検証領域設定情報１３０、図形比較対象のレイヤを設定するためのレイヤ設定情報１４０、検証領域のレイアウト図形の比較結果である不一致図形に対する後述する不一致距離を算出する方法を設定するための不一致距離算出情報１５０のうちいずれか、もしくはこれらの組み合わせで構成されることを特徴とした検証条件１０１を読み込む。ここで、不一致距離とは、不一致図形が存在する検証領域における素子（検証素子）と不一致図形との距離を示す。なお、ペア素子を１素子対１素子として説明しているが、複数の素子を１グループとして検証対象にしても良い。次に、レイアウトデータ入力工程２０では、レイアウト検証対象となるペア素子を含んだ半導体集積回路のレイアウトデータ２００を読み込む。
【００４６】
その後、座標系の変更工程３０では、レイアウトデータ入力工程２０で読み込んだレイアウトデータ２００に対して、検証条件設定工程１０で読み込んだ検証条件１０１に基づき図形比較が可能となるように基準座標の変更が行われる。そして、不一致図形パラメータ算出レイアウト検証工程２０００では、座標系の変更工程３０からの結果について、ペア素子を構成する各素子について設定された検証領域を比較するレイアウト検証が行われるとともに、不一致距離が算出され、その結果として検証領域において不一致図形を含んだ比較領域差分情報３００と、不一致図形までの距離としての不一致距離情報４００とが得られる。そして、得られた比較領域差分情報３００は、不一致図形表示工程５０にて不一致図形として表示され、不一致図形までの距離情報４００は、次の工程へ移って用いられることになる。以下、不一致図形パラメータ算出レイアウト検証工程２０００の処理フローについて、図２を用いてより詳細に説明する。
【００４７】
−不一致図形取得工程−
不一致図形取得工程１０００では、座標系の変更工程３０によって生成された図形比較元の比較領域内図形データ６００と図形比較先の比較領域内図形データ７００とが比較され、検証領域においてレイアウト図形が相互に不一致となる不一致図形が取得される。
【００４８】
−不一致図形判定工程−
不一致図形判定工程１１００では、図形比較元の比較領域内図形データ６００と、図形比較先の比較領域内図形データ７００と、不一致図形取得工程１０００の結果として不一致がある場合に生成された比較領域差分情報３００と、が入力され、検証素子と不一致図形の関係情報１３００が得られる。ここで、不一致図形判定工程１１００の処理の具体例を図３と図４を用いて示す。
【００４９】
図３は、不一致図形判定工程１１００の内部処理を示すフローチャートであり、図４は、図３の処理内容の例を説明する図である。特に図４（ａ）は、第１配線層の不一致図形判定処理、図４（ｂ）は、第２配線層の不一致図形判定処理をそれぞれ示している。
【００５０】
ここで、素子Ｍ１及び素子Ｍ２がペア素子である場合に、第１配線層における図形比較元としての素子Ｍ１の比較領域内図形データ６００と、第１配線層における比較領域差分情報３００（図４（ａ）の不一致図形Ｅ１）とが、第１の論理積（ＡＮＤ）処理工程１１１０に入力され、第１の論理積（ＡＮＤ）処理結果１１４０として、不一致図形Ｅ１は含まれない、という結果が得られる。一方、第１配線層における図形比較先としての素子Ｍ２の比較領域内図形データ７００と、第１配線層における比較領域差分情報３００（図４（ａ）の不一致図形Ｅ１）とが、第２の論理積（ＡＮＤ）処理工程１１２０に入力され、第２の論理積（ＡＮＤ）処理結果１１５０として、不一致図形Ｅ１が含まれる、という結果が得られる。
【００５１】
次に、得られた第１の論理積（ＡＮＤ）処理結果１１４０及び第２の論理積（ＡＮＤ）処理結果１１５０から判定工程１１３０によって、不一致図形Ｅ１は検証素子としての素子Ｍ２の比較領域内図形データに存在するという素子Ｍ２と不一致図形との情報として、検証素子と不一致図形の関係情報１３００が得られる。
【００５２】
また同様に、第２配線層における素子Ｍ１の比較領域内図形データ６００と、第２配線層における比較領域差分情報３００（図４（ｂ）の不一致図形Ｅ２〜Ｅ４）とが、第１の論理積（ＡＮＤ）処理工程１１１０に入力され、第１の論理積（ＡＮＤ）処理結果１１４０として、不一致図形Ｅ２が含まれる、という結果が得られる。一方、第２配線層における素子Ｍ２の比較領域内図形データ７００と、第２配線層における比較領域差分情報３００（図４（ｂ）の不一致図形Ｅ２〜Ｅ４）とが、第２の論理積（ＡＮＤ）処理工程１１２０に入力され、第２の論理積（ＡＮＤ）処理結果１１５０として、不一致図形Ｅ３とＥ４が含まれる、という結果が得られる。
【００５３】
次に、得られた第１の論理積（ＡＮＤ）処理結果１１４０及び第２の論理積（ＡＮＤ）処理結果１１５０から判定工程１１３０によって、不一致図形Ｅ２は検証素子としての素子Ｍ１の比較領域内図形データに存在し、不一致図形Ｅ３とＥ４は検証素子としての素子Ｍ２の比較領域内図形データに存在するという素子Ｍ２と不一致図形との情報として、検証素子と不一致図形の関係情報１３００が得られる。
【００５４】
−不一致距離算出工程−
不一致距離算出工程１２００では、検証素子と不一致図形の関係情報１３００が入力され、不一致図形までの距離情報４００が得られる。ここで、不一致距離算出工程１２００の処理の具体例を図５〜図１５を用いて示す。
【００５５】
図５は、不一致距離算出工程１２００の内部処理を示したフローチャートである。まず、検証領域分割工程１２１０には、検証素子と不一致図形の関係情報１３００が入力され、分割された検証領域結果１２４０が得られる。次に、不一致図形切り分け工程１２２０では、分割された検証領域結果１２４０が入力され、切り分けた不一致図形１２５０が得られる。次に、各不一致図形の距離算出工程１２３０では、切り分けた不一致図形１２５０が入力され、それぞれにおける距離が算出される。ここで、全てのペア素子（図形比較元、図形比較先）についての距離算出が終了していなければ、検証領域分割工程に戻って処理が繰り返される。全てのペア素子についての距離算出が終了すれば、不一致距離算出工程１２００の結果として不一致図形までの距離情報４００が出力される。なお、検証領域分割工程１２１０、不一致図形切り分け工程１２２０、不一致図形の距離算出工程１２３０の詳細については後述する。
【００５６】
図６は、検証領域Ａ０に不一致図形Ｅ１が存在した場合の概略図であり、不一致図形判定工程１１００で得られた、不一致図形Ｅ１は素子Ｍ２の比較領域内図形データに存在する、という検証素子と不一致図形の関係情報１３００に基づいた図である。また図７では、トランジスタとしての素子Ｍ２のトランジスタゲートＧ２、その各エッジをＧ２＿Ｅｄｇｅ１〜４、検証範囲＝Ｘ（ｕｍ）に基づいてＧ２を拡大し検証領域Ａ０として示している。
【００５７】
−検証領域分割工程−
検証領域分割工程１２１０では、検証領域Ａ０が分割される。具体的に、図形Ｇ２のＧ２＿Ｅｄｇｅ１をＸ軸正方向に検証範囲＝Ｘ（ｕｍ）分だけエッジを移動させてできた図形から、もともとの図形Ｇ２を除いた図形（領域）を図８のＡ６で示す。また、図形Ｇ２のＧ２＿Ｅｄｇｅ４をＹ軸負方向に検証範囲＝Ｘ（ｕｍ）分だけエッジを移動させてできた図形から、もともとの図形Ｇ２を除いた図形（領域）を同じく図８のＡ８で示す。また、図形Ｇ２のＧ２＿Ｅｄｇｅ１をＸ軸正方向に、Ｇ２＿Ｅｄｇｅ４をＹ軸負方向に、それぞれ同時に検証範囲＝Ｘ（ｕｍ）分だけエッジを移動させてできた図形の最外郭からなる図形から、もともとの図形Ｇ２とＡ６図形とＡ８図形を除いた図形（領域）を同じく図８のＡ９で示す。以下、同様に図形Ｇ２のエッジ移動ならびに論理演算の組み合わせなどによって、図９に示した通り検証領域Ａ０がＡ１〜Ａ９に領域分割される。
【００５８】
−不一致図形切り分け工程−
不一致図形切り分け工程１２２０では、分割された検証領域Ａ１〜Ａ９ごとに不一致図形の切り分けが行われる。図９は、不一致図形Ｅ１を切り分けた結果を示す概略図である。図９に示すように、不一致図形Ｅ１は、分割された検証領域で切り分けられており、不一致図形切り分け工程１２２０では、分割された検証領域Ａ１〜Ａ９のそれぞれと不一致図形Ｅ１との論理積（ＡＮＤ）処理によって、切り分けた不一致図形Ｅ１Ａ６、Ｅ１Ａ９が得られる。
【００５９】
−不一致図形の距離算出工程−
不一致図形の距離算出工程１２３０では、検証素子から全ての不一致図形及び／又は最短の不一致図形までの距離が、マンハッタン距離や最短直線距離等に基づいて算出される。図１０は、切り分けた不一致図形Ｅ１Ａ６における不一致距離ｄ＿Ｅ１Ａ６の算出例を示した図である。図１０では、切り分けた不一致図形Ｅ１Ａ６について、図形Ｇ２からの不一致距離ｄ＿Ｅ１Ａ６を算出するために、図形Ｇ２に関してゲート長Ｌ２、ゲート幅Ｗ２、Ｇ２の頂点座標として左下から反時計まわりに頂点座標Ａ：（Ｘ＿Ｇ２、Ｙ＿Ｇ２）、頂点座標Ｂ：（Ｘ＿Ｇ２＋Ｌ２、Ｙ＿Ｇ２）、頂点座標Ｃ：（Ｘ＿Ｇ２＋Ｌ２、Ｙ＿Ｇ２＋Ｗ２）、頂点座標Ｄ：（Ｘ＿Ｇ２、Ｙ＿Ｇ２＋Ｗ２）を示すとともに、切り分けた不一致図形Ｅ１Ａ６の頂点座標として左下から反時計まわりに頂点座標Ａ：（Ｘｍｉｎ＿Ｅ１Ａ６、Ｙｍｉｎ＿Ｅ１Ａ６）、頂点座標Ｂ：（Ｘｍａｘ＿Ｅ１Ａ６、Ｙｍｉｎ＿Ｅ１Ａ６）、頂点座標Ｃ：（Ｘｍａｘ＿Ｅ１Ａ６、Ｙｍａｘ＿Ｅ１Ａ６）、頂点座標Ｄ：（Ｘｍｉｎ＿Ｅ１Ａ６、Ｙｍａｘ＿Ｅ１Ａ６）を、示している。ここで、分割された検証領域Ａ６内では、Ｘ軸方向の距離のみを考慮すれば良いことと、図形Ｇ２の各頂点座標のＸ座標のうちの最大値Ｘ＿Ｇ２＋Ｌ２とＥ１Ａ６の各頂点座標のＸ座標のうちの最小値Ｘｍｉｎ＿Ｅ１Ａ６とから不一致距離を算出すれば良いことになる。よって、不一致距離ｄ＿Ｅ１Ａ６＝Ｘｍｉｎ＿Ｅ１Ａ６−（Ｘ＿Ｇ２＋Ｌ２）となり、不一致距離を算出することが可能となる。
【００６０】
さらに図１１では、切り分けた不一致図形Ｅ１Ａ９について、図形Ｇ２からの不一致距離ｄ＿Ｅ１Ａ９が算出されることを示している。ここで、図形Ｇ２に関しては図１０と同様であり、切り分けた不一致図形Ｅ１Ａ９の頂点座標として左下から反時計まわりに頂点座標Ａ：（Ｘｍｉｎ＿Ｅ１Ａ９、Ｙｍｉｎ＿Ｅ１Ａ９）、頂点座標Ｂ：（Ｘｍａｘ＿Ｅ１Ａ９、Ｙｍｉｎ＿Ｅ１Ａ９）、頂点座標Ｃ：（Ｘｍａｘ＿Ｅ１Ａ９、Ｙｍａｘ＿Ｅ１Ａ９）、頂点座標Ｄ：（Ｘｍｉｎ＿Ｅ１Ａ９、Ｙｍａｘ＿Ｅ１Ａ９）を示している。分割された検証領域Ａ９内では、Ｘ軸方向とＹ軸方向の距離の双方を考慮する必要があることが、分割された検証領域Ａ６内での算出方法と異なる。具体的には、Ｇ２の頂点座標Ｂ：（Ｘ＿Ｇ２＋Ｌ２、Ｙ＿Ｇ２）を基準にした、Ｅ１Ａ９の各頂点ごとのＸ軸方向およびＹ軸方向の距離をそれぞれ算出し、長い方の距離を各頂点の距離とする。そして、求めた各頂点の距離のうちで最小値を不一致距離ｄ＿Ｅ１Ａ９とする（図１２を参照）。従って、図１１によれば、不一致距離ｄ＿Ｅ１Ａ９＝Ｘｍｉｎ＿Ｅ１Ａ９−（Ｘ＿Ｇ２＋Ｌ２）となり、不一致距離を算出することが可能となる。
【００６１】
また、分割された検証領域Ａ６内での算出方法の違いを明らかにするため、分割された検証領域Ａ９内での不一致距離ｄ＿Ｅ１’Ａ９の算出例を図１３を用いて説明する。図１３では、切り分けた不一致図形Ｅ１’Ａ９について、トランジスタゲートＧ２からの不一致距離ｄ＿Ｅ１’Ａ９が算出されることを示している。ここで、図形Ｇ２に関しては図１０と同様であり、切り分けた不一致図形Ｅ１’Ａ９の頂点座標として左下から反時計まわりに頂点座標Ａ：（Ｘｍｉｎ＿Ｅ１’Ａ９、Ｙｍｉｎ＿Ｅ１’Ａ９）、頂点座標Ｂ：（Ｘｍａｘ＿Ｅ１’Ａ９、Ｙｍｉｎ＿Ｅ１’Ａ９）、頂点座標Ｃ：（Ｘｍａｘ＿Ｅ１’Ａ９、Ｙｍａｘ＿Ｅ１’Ａ９）、頂点座標Ｄ：（Ｘｍｉｄ＿Ｅ１’Ａ９、Ｙｍａｘ＿Ｅ１’Ａ９）、頂点座標Ｅ：（Ｘｍｉｄ＿Ｅ１’Ａ９、Ｙｍｉｄ＿Ｅ１’Ａ９）、頂点座標Ｆ：（Ｘｍｉｎ＿Ｅ１’Ａ９、Ｙｍｉｄ＿Ｅ１’Ａ９）を示している。前述した分割された検証領域Ａ９内での算出方法に従えば、図１４に示した結果から不一致距離ｄ＿Ｅ１’Ａ９＝Ｙ＿Ｇ２−Ｙｍｉｄ＿Ｅ１’Ａ９となる。
【００６２】
なお、上記において分割された検証領域Ａ６、Ａ９内での不一致距離の算出について説明したが、分割された検証領域Ａ２、Ａ４、Ａ８については分割された検証領域Ａ６内での不一致距離の算出方法と同様であり、分割された検証領域Ａ１、Ａ３、Ａ７については分割された検証領域Ａ９内での不一致距離の算出方法と同様にすればよい。
【００６３】
つまりは、分割された検証領域Ａ２内では、Ｙ軸方向の距離のみを考慮すれば良いことと、図形Ｇ２の各頂点座標のＹ座標のうちの最大値と対象となる切り分けた不一致図形の各頂点座標のＹ座標のうちの最小値とから、不一致距離を算出すれば良い。
【００６４】
また、分割された検証領域Ａ４内では、Ｘ軸方向の距離のみを考慮すれば良いことと、図形Ｇ２の各頂点座標のＸ座標のうちの最小値と対象となる切り分けた不一致図形の各頂点座標のＸ座標のうちの最大値とから、不一致距離を算出すれば良い。
【００６５】
また、分割された検証領域Ａ８内では、Ｙ軸方向の距離のみを考慮すれば良いことと、図形Ｇ２の各頂点座標のＹ座標のうちの最小値と対象となる切り分けた不一致図形の各頂点座標のＹ座標のうちの最大値とから、不一致距離を算出すれば良い。
【００６６】
また、分割された検証領域Ａ１内では、図形Ｇ２の頂点座標Ｄ：（Ｘ＿Ｇ２、Ｙ＿Ｇ２＋Ｗ２）を基準にした、切り分けた不一致図形の各頂点ごとのＸ軸方向およびＹ軸方向の距離をそれぞれ算出し、長い方の距離を各頂点の距離とし、求めた各頂点の距離のうちで最小値を不一致距離とすれば良い。
【００６７】
また、分割された検証領域Ａ３内では、図形Ｇ２の頂点座標Ｃ：（Ｘ＿Ｇ２＋Ｌ２、Ｙ＿Ｇ２＋Ｗ２）を基準にした、切り分けた不一致図形の各頂点ごとのＸ軸方向およびＹ軸方向の距離をそれぞれ算出し、長い方の距離を各頂点の距離とし、求めた各頂点の距離のうちで最小値を不一致距離とすれば良い。
【００６８】
また、分割された検証領域Ａ７内では、図形Ｇ２の頂点座標Ａ：（Ｘ＿Ｇ２、Ｙ＿Ｇ２）を基準にした、切り分けた不一致図形の各頂点ごとのＸ軸方向およびＹ軸方向の距離をそれぞれ算出し、長い方の距離を各頂点の距離とし、求めた各頂点の距離のうちで最小値を不一致距離とすれば良い。
【００６９】
そして、分割された検証領域Ａ５内では、図形Ｇ２と重なることになるから不一致距離は０（ゼロ）とする。なお、上記では簡略化のため、分割された検証領域内において切り分けた不一致図形が一つ存在する場合で説明したが、切り分けた不一致図形が複数存在する場合でもそれぞれについて前述したとおりの不一致距離算出方法に従えば良い。
【００７０】
ここで、最終的に得られる不一致図形までの距離情報４００について、図１５（ａ）に示す。図１５（ａ）では、素子Ｍ１の検証領域内に第２配線層の不一致図形Ｅ２が存在し、素子Ｍ１のトランジスタゲートとＥ２との不一致距離ｄ＿Ｅ２が得られている。また素子Ｍ２の検証領域内に第１配線層の不一致図形Ｅ１が存在し、素子Ｍ２のトランジスタゲートとＥ１との不一致距離ｄ＿Ｅ１が得られており、さらには第２配線層の不一致図形Ｅ３、Ｅ４が存在し、素子Ｍ２のトランジスタゲートとＥ３およびＥ４との不一致距離ｄ＿Ｅ３、ｄ＿Ｅ４がそれぞれ得られている。
【００７１】
なお、ここでは、切り分けた不一致図形ごとの不一致距離を求めることについて説明したが、図１５（ｂ）に示すＥ３とＥ４のように、検証対象レイヤにおける同一レイヤ内の不一致図形が複数存在する場合には、そのうちの最短であるＥ３までの距離を不一致距離として算出処理を簡略化することも可能である。これらは、予め不一致距離算出情報１５０の設定によって柔軟に切り換えれば良い。
【００７２】
また、分割された検証領域Ａ１、Ａ３、Ａ７、Ａ９内での不一致距離の算出方法に関して、検証素子から不一致図形までの不一致距離として、双方のレイアウト図形上の頂点間におけるマンハッタン距離のＸ軸方向距離とＹ軸方向距離とで、長い方の距離を各頂点の距離とし、その求めた各頂点の距離のうちで最小値を不一致距離として算出することを特徴としたが、別の算出方法の一例として図１６及び図１７に示すように、検証素子の頂点Ｂから不一致図形の各頂点間までの直線距離を求め、その求めた各頂点の直線距離のうちで最小値を不一致距離として算出することも可能である。なお、検証素子において例えば、エッジＧ２＿Ｅｄｇｅ１から不一致図形の各エッジとの直線距離を求め、その求めた各エッジの直線距離のうちの最小値を不一致距離として算出するようにしても良い。これらについて、予め不一致距離算出情報１５０の設定によって柔軟に切り換えれば良い。これにより、不一致距離を容易に算出することができるとともに、その算出方法を容易に切り替えることができる。
【００７３】
−不一致面積算出工程−
次に、レイアウト検証工程２の検証フローにおける不一致面積算出工程２２１０について説明する。図１に示す検証フローでは、検証素子から不一致図形までの不一致距離を算出する場合を示したが、図１８に示す検証フローでは、不一致距離の算出に加えて不一致図形の面積も併せて算出されることを特徴としている。図１８に示す検証フローと、すでに説明した図１に示した検証フローとの違いを説明する。まず、検証条件設定工程１０において、図形比較結果である不一致図形に対する不一致面積の算出を設定するための不一致面積算出情報１６０が追加されていることを特徴とした検証条件１０２が読み込まれる。そして、不一致図形パラメータ算出レイアウト検証工程２０００では、検証素子から不一致図形までの距離と、さらには不一致図形の面積とが算出され、不一致図形までの距離情報４００および不一致図形の面積情報５００が得られる。
【００７４】
また、図１９において、すでに説明した図５の処理フローとの違いは、不一致距離算出工程／不一致面積算出工程２２００では、検証素子と不一致図形の関係情報１３００が読み込まれ、検証領域分割工程１２１０、不一致図形切り分け工程１２２０を介して得られた、切り分けた不一致図形１２５０に対して各不一致図形の面積算出工程２２１０（不一致面積算出工程）で面積が算出され、不一致図形の面積情報５００が出力されることである。
【００７５】
−面積判定工程−
さらに、レイアウト検証工程２の検証フローにおける面積判定工程３２１０について説明する。図１８では、検証素子から不一致図形までの不一致距離とそれに加えて不一致図形の面積を算出する場合を示したが、図２０では、得られた不一致図形の面積を利用した許容誤差を考慮することを特徴としている。図２０に示す検証フローと、すでに説明した図１８に示した検証フローとの違いを説明する。まず、検証条件設定工程１０において、不一致図形の面積についての許容値を設定するための許容誤差情報１７０が追加されていることを特徴とした検証条件１０３が読み込まれる。また、不一致図形パラメータ算出レイアウト検証工程２０００では、不一致図形の面積と、許容誤差情報１７０に設定された所望の許容値よりも面積が大きいと判定された不一致図形を許容できない不一致図形３２２０として、検証素子から不一致図形までの距離とが算出され、許容できない不一致図形までの距離情報４１０および許容できない不一致図形の面積情報５１０が得られる。
【００７６】
また、図２１において、すでに説明した図１９の処理フローとの違いは、不一致距離算出工程／不一致面積算出工程３２００では、検証素子と不一致図形の関係情報１３００が読み込まれ、検証領域分割工程１２１０、不一致図形切り分け工程１２２０を介して得られた、切り分けた不一致図形１２５０に対する以降の処理フローに違いがある。
【００７７】
まず、各不一致図形の面積算出工程２２１０では、切り分けた不一致図形１２５０が入力され、不一致図形の面積情報５００が得られる。次に、面積判定工程３２１０では、不一致図形の面積情報５００が入力され、不一致図形の面積が許容誤差情報１７０に設定された所望の許容値よりも大きいか否かが判定された結果、不一致図形の面積が許容値よりも大きい場合に、許容できない不一致図形３２２０が得られる。次に、各不一致図形の距離算出工程１２３０では、許容できない不一致図形３２２０が入力されて、許容できない不一致図形までの距離情報４１０と許容できない不一致図形の面積情報５１０が出力される。
【００７８】
ここで、許容誤差情報１７０の一例について、図２２を用いて説明する。図２２（ａ）は、許容値がゼロすなわち、許容誤差がない場合の概略図であり、所望の検証範囲＝Ｘ（ｕｍ）内では完全一致、つまり図形比較結果にて得られる不一致図形を許容しないことを意味する。この場合、許容誤差情報１７０は、検証範囲：０〜Ｘ（ｕｍ）に対して許容誤差（許容値）＝０％となる。また、図２２（ｂ）は、許容誤差ありの場合の概略図であり、所望の検証範囲＝Ｘ（ｕｍ）内では一律に誤差２０％を許容する例を示している。この場合、許容誤差情報１７０は、検証範囲：０〜Ｘ（ｕｍ）に対して許容誤差＝２０％、となる。また、図２２（ｃ）は、許容誤差ありの別の場合の概略図であり、所望の検証範囲＝Ｘ（ｕｍ）内で段階的に許容誤差を設定する例を示している。この場合、許容誤差情報１７０は、検証範囲：０〜Ｘ１（ｕｍ）に対して許容誤差＝０％、検証範囲：Ｘ１〜Ｘ２（ｕｍ）に対して許容誤差＝２０％、検証範囲：Ｘ２〜Ｘ（ｕｍ）に対して許容誤差＝８０％、となる。なお、検証範囲に応じて許容誤差を可変設定する別の一例として、図２２（ｄ）に示すような所望の関数モデルを使用することも可能である。また、図２２（ｅ）では、許容誤差の算出例を示している。例えば、検証誤差Ｒ１では、所望の検証範囲＝Ｘ（ｕｍ）内に存在する検証対象レイヤの図形総面積に対する、検証対象レイヤの不一致図形面積の割合と定義している。また、検証誤差Ｒ２では、所望の検証範囲＝Ｘ（ｕｍ）の総面積に対する、検証対象レイヤの不一致図形面積の割合と定義している。なお、図２２（ｃ）に示したように検証範囲に応じて段階的に許容誤差を設定する場合には、検証範囲それぞれの領域面積に対する、検証対象レイヤの不一致図形面積の割合と定義することが望ましい。
【００７９】
また、面積判定工程３２１０の具体例について、図２３を用いて説明する。面積判定工程３２１０では、図２１に示したように、切り分けた不一致図形１２５０から各不一致図形の面積算出工程２２１０で得られた不一致図形の面積情報５００が読み込まれる。ここで、図２３（ａ）〜（ｄ）にて、切り分けた不一致図形１２５０の例を示し、図２３（ｅ）にて、不一致図形の面積情報５００の例を示している。例えば、図２３（ｂ）および（ｅ）によれば、不一致図形Ｅ１の面積＝２．５（単位は省略）、対象レイヤ（ここでは素子Ｍ２の第１配線層）の総面積＝Ｅ１の面積＋Ｏ１の面積＝６．５、が得られており、図２２（ｅ）に示す検証誤差Ｒ１の定義に従えば、不一致図形Ｅ１の誤差Ｒ１Ｅ１＝２．５／６．５であり、約３８．５％と求めることができる。
【００８０】
同様にして、不一致図形Ｅ２の誤差Ｒ１Ｅ２＝１４．３％、不一致図形Ｅ３の誤差Ｒ１Ｅ３＝２５．０％、不一致図形Ｅ４の誤差Ｒ１Ｅ４＝２０．０％をそれぞれ求めることができる。一方、例えば許容誤差情報１７０において許容誤差＝２０．０％以下に設定しているとすれば、先に求めた各不一致図形の誤差が許容誤差情報１７０に合致する不一致図形Ｅ２およびＥ４を許容し、許容できない不一致図形３２２０として不一致図形Ｅ１およびＥ３のみが出力される。したがって、図２１に示す各不一致図形の距離算出工程１２３０には、不一致図形Ｅ１およびＥ３のみが処理対象として読み込まれることになる。
【００８１】
−特性影響算出工程−
図２４に示す特性影響算出工程７１１０では、すでに説明した工程にて得られている情報が読み込まれると同時に、当該プロセス情報などをもとにして予め用意されている特性影響算出モデル７１０３が読み込まれ、不一致図形が検証素子に及ぼす特性影響として、図形比較元の検証素子へ及ぼす特性影響７１０４および図形比較先の検証素子へ及ぼす特性影響７１０５が得られる。
【００８２】
図２５に特性影響算出モデル７１０３の一例について示す。図２５は、不一致図形までの距離に依存した特性影響を示しており、不一致図形までの距離が長くなる（短くなる）に従い、検証素子に及ぼす影響も小さく（大きく）なっている。また、検証対象レイヤごとに異なった依存性がある場合として、例えば、第１配線層の不一致図形までの距離＝Ｄにおける特性影響＝Ｃａ、同じく第２配線層の不一致図形までの距離＝Ｄにおける特性影響＝Ｃｂを図示している。
【００８３】
なお、特性影響算出工程７１１０では、図２５に示すように、不一致図形までの距離に依存した特性影響が算出されるように説明したが、不一致図形の面積を加味して、例えば、図２６に示すように、不一致図形までの距離に依存した不一致図形単位面積あたりの特性影響が算出されるようにしても良い。また、特性影響算出工程７１１０では、許容できない不一致図形について特性影響が算出されるようにしても良い。これらによると、不一致図形までの距離情報に応じて、不一致図形単位面積あたりの特性影響を求めることが可能であり、不一致図形が検証素子に及ぼす特性影響をより正確に算出することができる。また、前述した面積判定工程３２１０で得られた許容できない不一致図形について特性影響を算出するようにすれば、特性影響算出工程７１１０における処理の負荷を軽減することができる。
【００８４】
さらに、特性影響算出工程７１１０において、不一致図形までの距離や面積情報から特性影響を算出する例を示したが、図９、１０を用いて説明したように検証素子に対する不一致図形の配置位置（不一致図形の配置領域）についても把握できていることから、不一致図形の距離と面積に加えて、配置に依存した所望の係数を乗じるなどした特性影響モデルを用いて、検証素子に及ぼす特性影響を算出することも可能である。
【００８５】
−特性影響検証工程−
図２４に戻り特性影響検証工程７１２０では、図形比較元の素子へ及ぼす特性影響７１０４および図形比較先の素子へ及ぼす特性影響７１０５が読み込まれ、レイアウト修正指針８００が出力される。
【００８６】
ここで、図２７を用いて特性影響検証工程７１２０の一例について簡単に示す。図２７では、すでに図形比較検証が終了しており、図形比較元としての素子Ｍ１における不一致図形までの距離情報ｄ＿Ｅ２、図形比較先の素子Ｍ２における不一致図形までの距離情報ｄ＿Ｅ１、ｄ＿Ｅ３、ｄ＿Ｅ４が得られている。これら不一致図形までの距離情報と特性影響算出モデル７１０３とから、特性影響算出工程７１１０で不一致図形Ｅ２による素子Ｍ１への特性影響Ｃ２、不一致図形Ｅ１による素子Ｍ２への特性影響Ｃ１、不一致図形Ｅ３による素子Ｍ２への特性影響Ｃ３、不一致図形Ｅ４による素子Ｍ２への特性影響Ｃ４、がそれぞれ算出されている。そして、特性影響検証工程７１２０では、得られた素子Ｍ１と素子Ｍ２との間において、特性影響が相殺されるような複数の組み合わせが検証され、例えば、Ｃ２≒Ｃ３＋Ｃ４といった検証結果が得られる。そして、検証結果として特性影響の相殺調整から除外できることがわかった不一致図形Ｅ１について、レイアウト修正を行う必要があるというレイアウト修正指針８００が得られる。
【００８７】
また、特性影響検証工程７１２０で特性影響の相殺調整の組み合わせを検証する際に、予め所望する相殺許容誤差を例えば、検証条件１０３に設定し、その相殺許容誤差に基づいて相殺可能となる組み合わせを検証することも可能である。
【００８８】
また、レイアウト修正指針８００においては、レイアウト修正を行う必要がある不一致図形の明示のみならず、当然ながらその根拠となる特性影響が相殺される組み合わせ結果を１つ、ないしは複数、併せて明示し、さらには、その組み合わせごとに検証素子へ及ぼす特性影響を定量的に明示することが望ましい。
【００８９】
さらに、特性影響検証工程７１２０においては、図形比較元の素子へ及ぼす特性影響７１０４および図形比較先の素子へ及ぼす特性影響７１０５を加味した回路シミュレーション工程に置き換えて検証することで、より回路実動作に則した特性影響見積りが可能となる。
【００９０】
−レイアウト修正工程−
図２４に戻りレイアウト修正工程６０では、得られたレイアウト修正指針８００により、レイアウト修正が必要であれば修正し、修正後のレイアウトデータ２０１を用いてレイアウト検証工程２が繰り返し行われ、レイアウト修正が不要であればレイアウト検証工程２を終了する。
【００９１】
以上のように、当該レイアウト検証方法によれば、不一致距離に応じて不一致図形が検証素子に及ぼす特性影響を得ることができる。また、不一致図形の面積を算出することによって、特性影響をより正確に算出することができる。さらに、許容できない不一致図形について特性影響を算出すれば良く、また、特性影響が相殺される場合には、レイアウト修正を行う必要がない。したがって、レイアウト修正の工数を減少させることができる。
【産業上の利用可能性】
【００９２】
本発明に係るレイアウト検証方法は、ペア素子を有する半導体集積回路のレイアウト修正に要する工数を減少させることができるため、低コスト化が求められる半導体装置などに有用である。
【符号の説明】
【００９３】
Ａ０ 検証領域
ｄ＿Ｅ１Ａ６，ｄ＿Ｅ１Ａ９ 不一致距離
Ｅ１〜Ｅ４ 不一致図形
Ｍ１〜Ｍ４ 素子
１５０ 不一致距離算出情報
１６０ 不一致面積算出情報
１７０ 許容誤差情報
１０００ 不一致図形取得工程
１１００ 不一致図形判定工程
１２００ 不一致距離算出工程
２２１０ 不一致面積算出工程
３２１０ 面積判定工程
７１０４，７１０５ 特性影響
７１１０ 特性影響算出工程
７１２０ 特性影響検証工程
【特許請求の範囲】
【請求項１】
半導体集積回路に配置される素子のレイアウト形状の一致を検証する方法であって、
レイアウト形状を一致させるべきペア素子に関する情報を含む検証条件を設定する検証条件設定工程と、
前記ペア素子の形状情報および配置情報を含むレイアウトデータを入力するレイアウトデータ入力工程と、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間のレイアウト図形形状の比較を行い、前記ペア素子から不一致図形までの距離を算出する不一致図形パラメータ算出レイアウト検証工程と、を備えた
ことを特徴とする、半導体集積回路のレイアウト検証方法。
【請求項２】
前記不一致図形パラメータ算出レイアウト検証工程は、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト形状の一致／不一致を検証する不一致図形取得工程と、
前記不一致図形取得工程によるレイアウト図形形状の不一致図形が前記ペア素子のいずれの周辺領域に含まれているのかを判定する不一致図形判定工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形までの距離を算出する不一致距離算出工程と、を備えた
ことを特徴とする、請求項１に記載の半導体集積回路のレイアウト検証方法。
【請求項３】
半導体集積回路に配置される素子のレイアウト形状の一致を検証する方法であって、
レイアウト形状を一致させるべきペア素子に関する情報を含む検証条件を設定する検証条件設定工程と、
前記ペア素子の形状情報および配置情報を含むレイアウトデータを入力するレイアウトデータ入力工程と、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間のレイアウト図形形状の比較を行い、前記ペア素子から不一致図形までの距離を算出することに加えて、その前記不一致図形の面積を算出する不一致図形パラメータ算出レイアウト検証工程と、を備えた
ことを特徴とする、半導体集積回路のレイアウト検証方法。
【請求項４】
前記不一致図形パラメータ算出レイアウト検証工程は、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト形状の一致／不一致を検証する不一致図形取得工程と、
前記不一致図形取得工程によるレイアウト図形形状の不一致図形が前記ペア素子のいずれの周辺領域に含まれているのかを判定する不一致図形判定工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形までの距離を算出する不一致距離算出工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形の面積を算出する不一致面積算出工程と、を備えた
ことを特徴とする、請求項３に記載の半導体集積回路のレイアウト検証方法。
【請求項５】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離として双方のレイアウト図形上の頂点間におけるマンハッタン距離のＸ軸方向距離とＹ軸方向距離とで長い方の距離のうち、最短となる距離を不一致距離とする
ことを特徴とする、請求項１乃至４のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項６】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離として双方のレイアウト図形上の頂点またはエッジ間の組み合わせにおける直線かつ最短となる距離を不一致距離とする
ことを特徴とする、請求項１乃至４のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項７】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から各々の不一致図形までの不一致距離をそれぞれ算出する
ことを特徴とする、請求項１乃至６のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項８】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から対象とする不一致図形までの不一致距離のうちで最短となる不一致距離を算出する
ことを特徴とする、請求項１乃至６のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項９】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報に加えて不一致面積算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報および前記不一致面積算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離に加えて、前記不一致図形の面積を算出する
ことを特徴とする、請求項３乃至８のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項１０】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報および不一致面積算出情報に加えて検証許容誤差情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報、前記不一致面積算出情報および前記検証許容誤差情報を含んだ検証条件設定に応じて、前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト図形形状の完全一致または許容範囲内の一致かどうかを検証するとともに、前記ペア素子から不一致図形までの距離、および前記不一致図形の面積を算出する
ことを特徴とする、請求項３乃至９のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項１１】
前記不一致図形パラメータ算出レイアウト検証工程で算出した不一致距離、不一致面積、さらには不一致図形の配置位置のいずれか、もしくはそれらを組み合わせた情報と素子に及ぼす特性影響の関係から前記ペア素子における特性影響分を算出する特性影響算出工程と、
前記算出した特性影響分が前記ペア素子を構成する上で許容可能かどうかを検証する特性影響検証工程と、をさらに備えた
ことを特徴とする、請求項１乃至１０のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項１】
半導体集積回路に配置される素子のレイアウト形状の一致を検証する方法であって、
レイアウト形状を一致させるべきペア素子に関する情報を含む検証条件を設定する検証条件設定工程と、
前記ペア素子の形状情報および配置情報を含むレイアウトデータを入力するレイアウトデータ入力工程と、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間のレイアウト図形形状の比較を行い、前記ペア素子から不一致図形までの距離を算出する不一致図形パラメータ算出レイアウト検証工程と、を備えた
ことを特徴とする、半導体集積回路のレイアウト検証方法。
【請求項２】
前記不一致図形パラメータ算出レイアウト検証工程は、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト形状の一致／不一致を検証する不一致図形取得工程と、
前記不一致図形取得工程によるレイアウト図形形状の不一致図形が前記ペア素子のいずれの周辺領域に含まれているのかを判定する不一致図形判定工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形までの距離を算出する不一致距離算出工程と、を備えた
ことを特徴とする、請求項１に記載の半導体集積回路のレイアウト検証方法。
【請求項３】
半導体集積回路に配置される素子のレイアウト形状の一致を検証する方法であって、
レイアウト形状を一致させるべきペア素子に関する情報を含む検証条件を設定する検証条件設定工程と、
前記ペア素子の形状情報および配置情報を含むレイアウトデータを入力するレイアウトデータ入力工程と、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間のレイアウト図形形状の比較を行い、前記ペア素子から不一致図形までの距離を算出することに加えて、その前記不一致図形の面積を算出する不一致図形パラメータ算出レイアウト検証工程と、を備えた
ことを特徴とする、半導体集積回路のレイアウト検証方法。
【請求項４】
前記不一致図形パラメータ算出レイアウト検証工程は、
前記検証条件および前記レイアウトデータに基づき前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト形状の一致／不一致を検証する不一致図形取得工程と、
前記不一致図形取得工程によるレイアウト図形形状の不一致図形が前記ペア素子のいずれの周辺領域に含まれているのかを判定する不一致図形判定工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形までの距離を算出する不一致距離算出工程と、
前記ペア素子から前記不一致図形取得工程によるレイアウト図形形状の不一致図形の面積を算出する不一致面積算出工程と、を備えた
ことを特徴とする、請求項３に記載の半導体集積回路のレイアウト検証方法。
【請求項５】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離として双方のレイアウト図形上の頂点間におけるマンハッタン距離のＸ軸方向距離とＹ軸方向距離とで長い方の距離のうち、最短となる距離を不一致距離とする
ことを特徴とする、請求項１乃至４のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項６】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離として双方のレイアウト図形上の頂点またはエッジ間の組み合わせにおける直線かつ最短となる距離を不一致距離とする
ことを特徴とする、請求項１乃至４のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項７】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から各々の不一致図形までの不一致距離をそれぞれ算出する
ことを特徴とする、請求項１乃至６のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項８】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報を含んだ検証条件設定に応じて、前記ペア素子から対象とする不一致図形までの不一致距離のうちで最短となる不一致距離を算出する
ことを特徴とする、請求項１乃至６のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項９】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報に加えて不一致面積算出情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報および前記不一致面積算出情報を含んだ検証条件設定に応じて、前記ペア素子から不一致図形までの距離に加えて、前記不一致図形の面積を算出する
ことを特徴とする、請求項３乃至８のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項１０】
前記検証条件設定工程は、
レイアウト形状の一致を検証する条件に不一致距離算出情報および不一致面積算出情報に加えて検証許容誤差情報を含み、
前記不一致図形パラメータ算出レイアウト検証工程は、
前記不一致距離算出情報、前記不一致面積算出情報および前記検証許容誤差情報を含んだ検証条件設定に応じて、前記ペア素子間および前記ペア素子間の周辺領域におけるレイアウト図形形状の完全一致または許容範囲内の一致かどうかを検証するとともに、前記ペア素子から不一致図形までの距離、および前記不一致図形の面積を算出する
ことを特徴とする、請求項３乃至９のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【請求項１１】
前記不一致図形パラメータ算出レイアウト検証工程で算出した不一致距離、不一致面積、さらには不一致図形の配置位置のいずれか、もしくはそれらを組み合わせた情報と素子に及ぼす特性影響の関係から前記ペア素子における特性影響分を算出する特性影響算出工程と、
前記算出した特性影響分が前記ペア素子を構成する上で許容可能かどうかを検証する特性影響検証工程と、をさらに備えた
ことを特徴とする、請求項１乃至１０のうち何れか１つに記載の半導体集積回路のレイアウト検証方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２０１０−２５７２１６（Ｐ２０１０−２５７２１６Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０６４２２（Ｐ２００９−１０６４２２）
【出願日】平成２１年４月２４日（２００９．４．２４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２４日（２００９．４．２４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]