半導体集積回路装置の製造方法
【課題】ダイ・ボンディングの際の半導体チップの裏面には、接着剤層が設けられているが、ダイ・ボンディング工程（仮圧着）の後に、接着剤層の接着状態を確実なものとするためのラミネーション処理（本圧着）を必要とする。この際、通常は、チップの背面を上方から押圧部材で押し下げながら、熱を加えることで、接着剤の硬化を進行させる。チップの薄膜化に伴い、このような機械的な加圧方式では、積層チップのラミネーション処理においては、種々の問題があることが明らかとなった。すなわち、オーバハング状態の部分でのチップ損傷、湾曲および不均等な加圧に起因するチップの位置ずれ等である。
【解決手段】本願の一つの発明は、基板品のダイ・ボンディング工程において、回路基板上に複数の半導体チップを積層して仮圧着した後に、静的なガス圧により、ラミネーション処理を実行する。
【解決手段】本願の一つの発明は、基板品のダイ・ボンディング工程において、回路基板上に複数の半導体チップを積層して仮圧着した後に、静的なガス圧により、ラミネーション処理を実行する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるダイ・ボンディング技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００９−２７０５４号公報（特許文献１）には、半導体チップのバンプ電極を有するデバイス面（表側主面）に接着フィルムがある状態で、配線基板上に、デバイス面を配線基板の主面に対向するように接着した状態で、静的なガス圧および熱を作用させて、接着フィルムを硬化させるフリップ・チップ・ボンディング法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２７０５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、メモリ・デバイス、ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）製品等の半導体デバイスでは、多層有機配線基板のデバイス搭載面上にマトリクス状にデバイス領域（単位デバイス領域）を設けている（いわゆる「基板品」である）。そして、各デバイス領域に半導体チップを、たとえば階段状に積層（たとえば2層から16層）してダイ・ボンディングすることで、集積度を上げる方法が採用されている。
【０００５】
このダイ・ボンディングの際の半導体チップの裏面には、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等の接着剤層が設けられているが、先のダイ・ボンディング工程または、その後に、接着剤層の接着状態を確実なものとする必要がある。これは下層の小さなボイドが上層へ影響し大きなボイドとなり圧着不良となり、最終的にリフロー・クラックなどのなる可能性があるためである。そこでボンディングを仮圧着とし、その後、ラミネーション処理（本圧着）を行い、ボイドを抑制する必要がある。この際、通常は、チップを上方から押圧部材で押し下げながら、熱を加えることで、接着剤の硬化を進行させる。
【０００６】
しかし、本願発明者が検討したところによると、チップの薄膜化に伴い、このような機械的な加圧方式では、積層チップのラミネーション処理においては、種々の問題があることが明らかとなった。すなわち、オーバハング状態の部分でのチップ損傷、湾曲および不均等な加圧に起因するチップの位置ずれ等である。また、上方にチップのない下層チップでは、加圧力がうまく働かず、確実なラミネーション処理ができない等の問題もある。ボンディングのみで行う場合も同様でオーバハング状態では大きな荷重をかけられない。また、コレット吸着穴によるボイドを抑制する必要もある。
【０００７】
本願発明は、これらの課題を解決するためになされたものである。
【０００８】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、本願の一つの発明は、基板品のダイ・ボンディング工程において、回路基板上に複数の半導体チップを積層して仮圧着した後に、静的なガス圧により、ラミネーション処理を実行する。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、基板品のダイ・ボンディング工程において、回路基板上に複数の半導体チップを積層して仮圧着した後に、静的なガス圧により、ラミネーション処理を実行するので、最上層のチップと下層のチップが相互にずらされてボンディングされている場合でも、均等に加圧することができる。
【図面の簡単な説明】
【００１４】
【図１】本願の一実施の形態の半導体集積回路装置の製造方法における組み立てプロセス全体の流れを示すプロセス・ブロック・フロー図である。
【図２】本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細を示すプロセス・ブロック・フロー図である。
【図３】本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの正面模式図である。
【図４】図３のダイ・ボンダのダイ・ボンディング・ヘッドの下端部に設けられた吸着コレットの構造を示す断面図である。
【図５】図３のダイ・ボンダの静圧加圧部（本熱圧着部）の側断面図である。
【図６】図３のダイ・ボンダの静圧加圧部（本熱圧着部）の静圧加圧室（ラミネーション処理室）周辺の正断面図である。
【図７】図２の本圧着処理（ラミネーション処理）のプロセス・シークエンスの一例を示す詳細プロセス・シークエンス図である。
【図８】図３のダイ・ボンダのチップ剥離部のウエハ・ステージ（チップ剥離ステージ）上での剥離プロセスを示すデバイス＆装置模式断面フロー図（剥離のためのコレット着地）である。
【図９】図３のダイ・ボンダのチップ剥離部のウエハ・ステージ（チップ剥離ステージ）上での剥離プロセスを示すデバイス＆装置模式断面フロー図（剥離完了）である。
【図１０】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示すデバイス＆装置模式断面フロー図（ダイ・ボンディングのためのコレット降下）である。
【図１１】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示すデバイス＆装置模式断面フロー図（ダイ・ボンディングのためのコレット着地）である。
【図１２】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示す回路基板の上面図（最初のデバイス領域にチップの積層固定完了時点）である。
【図１３】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示す回路基板の上面図（全デバイス領域にチップの積層固定完了時点）である。
【図１４】図１３の各デバイス領域の拡大図（回路基板上のパターンは省略）である。
【図１５】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示すデバイス＆装置模式断面フロー図（第1の積層単位のチップ積層完了時点）である。
【図１６】ワイヤ・ボンダのワイヤ・ボンディング・ステージ上でのワイヤ・ボンディング・プロセスを示す図１５に続くデバイス＆装置模式断面フロー図（第1の積層単位のチップ積層後のワイヤ・ボンディング完了時点）である。
【図１７】レジン封止装置内でのレジン封止された状態を示す図１６に続くデバイス模式断面フロー図である。
【図１８】更に多段の積層の場合における図１５に対応するデバイス＆装置模式断面フロー図（第２の積層単位のチップ積層完了時点）である。
【図１９】更に多段の積層の場合における図１６に対応するデバイス＆装置模式断面フロー図（第２の積層単位のチップ積層後のワイヤ・ボンディング完了時点）である。
【図２０】更に多段の積層の場合における図１７に対応するデバイス模式断面フロー図（レジン封止）である。
【発明を実施するための形態】
【００１５】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１６】
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第1の主面上に複数のデバイス領域を有する回路基板を、ダイ・ボンディング装置内に、導入する工程；
（ｂ）前記ダイ・ボンディング装置内において、各デバイス領域に、上層の半導体チップとその裏面の接着剤層を有する複数のチップ状積層体を、相互に位置をずらせて積層するように固定する工程；
（ｃ）前記工程（ｂ）の後、前記ダイ・ボンディング装置内において、各チップ状積層体を第1の温度に加熱した状態で、各チップ状積層体の露出した表面に均一な静的ガス圧を作用させる工程。
【００１７】
２．前記１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｄ）前記工程（ｂ）の後であって、前記工程（ｃ）の前に、前記ダイ・ボンディング装置内において、前記第1の温度よりも低い第1の温度範囲内にある状態で、各チップ状積層体の露出した表面に均一な静的ガス圧を作用させる工程。
【００１８】
３．前記１または２項の半導体集積回路装置の製造方法において、前記接着剤層は、ＤＡＦである。
【００１９】
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）は、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【００２０】
５．前記２から４項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【００２１】
６．前記５項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）と同一の前記密閉室に収容された状態で実行される。
【００２２】
７．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）は、前記回路基板とともに、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【００２３】
８．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記回路基板とともに、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【００２４】
９．前記８項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）と同一の前記密閉室に収容された状態で実行される。
【００２５】
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のチップ状積層体は、階段状に積層されている。
【００２６】
１１．前記１から１０項のいずれか一つの半導体集積回路装置の製造方法において、前記静的ガス圧は、静的な空気圧である。
【００２７】
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、各半導体チップの厚さは、７５マイクロ・メートル以下、５マイクロ・メートル以上である。
【００２８】
１３．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、各半導体チップの厚さは、５０マイクロ・メートル以下、５マイクロ・メートル以上である。
【００２９】
１４．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、各半導体チップの厚さは、３０マイクロ・メートル以下、５マイクロ・メートル以上である
１５．前記１から１４項のいずれか一つの半導体集積回路装置の製造方法において、前記回路基板は、有機系回路基板である。
【００３０】
１６．前記１から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記接着剤層は、熱硬化性樹脂を主要な成分とする。
【００３１】
１７．前記２から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は、前記半導体チップが前記第1の温度範囲内にある状態で実行される。
【００３２】
１８．前記１から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の温度は、摂氏７０度から摂氏１６０度である。
【００３３】
１９．前記１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の温度範囲は、常温から摂氏１００度である。
【００３４】
２０．前記１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の温度範囲は、摂氏６０度から摂氏１００度である。
【００３５】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３６】
更に、本願において、「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。
【００３７】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００３８】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３９】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４０】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。本願においては、個々のチップに分離される前のもののみでなく、ダイシング等により分離されて、ダイシング・テープ等に貼り付けられているものも、チップの集合体として、「ウエハ」と呼ぶことがある。
【００４１】
６．気圧の表示は、標準大気圧、すなわち、１．０１３Ｘ１０５Ｐａを基準として、表示している。
【００４２】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４３】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００４４】
なお、ダイ・ボンディングにおけるチップの剥離、すなわち、ピックアップ工程等の詳細については、本願発明者等による日本特願第２００８−２９９６４３号（日本出願日２００８年１１月２５日）、日本特願第２００８−１３７６３１号（日本出願日２００８年５月２７日）、日本特願第２００８−０９９９６５号（日本出願日２００８年４月８日）および、この対応米国特許公開２００８−０３１８３４６号公報（公開日２００８年１２月２５日）に詳しく記載されているので、本願では原則として、それらの部分の説明は特に必要である場合の外は繰り返さない。
【００４５】
１．本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの等の説明（主に図３から図６）
図３は、本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダ５１の正面模式図である。
【００４６】
まず、図３に基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの要部の概要を説明する。図３に示すように、ダイ・ボンダ５１（ダイ剥離＆ボンディング装置）のハウジングは、下部基体６３、上部基体６４、それらを繋ぐ支柱６５等から構成されている。この下部基体６３上のチップ剥離部６６には、ウエハ・ホールダ用ＸＹテーブル６９が設けられており、その上には、ウエハ１（通常、すでに個々のチップに分割されている）を保持するウエハ・ホールダ７０が載置されている。
【００４７】
一方、上部基体６４の下面には、ダイ・ボンディング・ヘッド用ＸＹテーブル６９が設けられており、これにダイ・ボンディング・ヘッド７３設置されている。また、ダイ・ボンディング・ヘッド７３の下端には、半導体チップ２（図４）を真空吸着等するための吸着コレット７４（チップ保持具）が設けられている。
【００４８】
更に、下部基体５２の上面後部には、回路基板３を搬送するための一対の基板搬送路７１が設けられており、それらの間の仮圧着部６７には、ダイ・ボンディング（仮圧着）を実行するためのダイ・ボンディング・ステージ７２（仮圧着ステージ）が設けられている。
【００４９】
また、静圧加圧部（本熱圧着部）６８には、開閉する密閉箱である静圧加圧室（ラミネーション処理室）５４が設けられている。
【００５０】
図４は、図３のダイ・ボンダのダイ・ボンディング・ヘッドの下端部に設けられた吸着コレット７４の構造を示す断面図である。図４に示すように、吸着コレット７４は、たとえば上部の金属等からなるラバー・チップ保持部７６、その下部に取り付けられたラバー・チップ７５等から構成されており、それぞれの内部には、真空吸引孔７７，７８が設けられて、半導体チップ２の上面２ａ（デバイス面）を真空吸着するようになっている。このラバー・チップ７５は、たとえば”Ｓｈｏｒｅ Ａ” 硬度が、５０程度の熱硬化性ラバー（熱可塑性ラバー等でもよい。ただし、熱硬化性部材の方が熱の影響を受けにくい）等のエラストマを主要な構成要素とするものを例示することができる。また、硬度の好適な範囲としては、３０から７０を例示することができる。なお、吸着コレット７４は、ほぼ全体が硬質の金属等からなるものでもよい。ただし、ここの示すような、ラバー・チップ７５を用いた方が、ボイド等のダイ・ボンディング特性上は一般に良好である。
【００５１】
半導体チップ２の下面には、接着剤層５、すなわち、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）が形成されており、半導体チップ２、接着剤層５（厚さは、たとえば２０マイクロ・メートル程度）等でチップ状積層体11を構成している。
【００５２】
図５は、図３のダイ・ボンダの静圧加圧部（本熱圧着部）の側断面図であり、図６は図３のダイ・ボンダの静圧加圧部６８（本熱圧着部）の静圧加圧室５４（ラミネーション処理室）周辺の正断面図である。図５および図６に示すように、静圧加圧室５４内には、回路基板（有機多層配線基板）３をそのデバイス面３ａを上に向けて保持するための回路基板ステージ５５が設けられている。また、回路基板３、より具体的には半導体チップ２を加熱する機構については、種々のバリエーションがあるが、速度の点では、遠赤外ヒータ６２ａ，６２ｂのいずれかが有利である。これらの配置としては外部遠赤外ヒータ６２ａのように、静圧加圧室５４の上面に透明窓６１を設けて、外部に外部遠赤外ヒータ６２ａを置くやり方と、内部遠赤外ヒータ６２ｂのように静圧加圧室５４の内部に置くやり方がある。このうち、外部遠赤外ヒータ６２ａとする方が、降温速度の点で有利である。また、簡易なやり方としては、回路基板ステージ５５の内部又は下部等にヒート・ブロック６２ｃを置くやり方もある。
【００５３】
静圧加圧室５４は、静圧加圧室開閉機構５６によって開閉して、回路基板３を収容・排出できるようになっており、静圧加圧室開閉機構５６の内部は、加圧空気源５７（高圧空気源）との間につながれた空気圧調整器５８（必要な最大気圧を設定する）、電磁開閉弁５９（開閉を電気的に制御する）、電空レギュレータ（圧力センサ付自動圧力調整電磁弁）６０等によって所望の気圧に設定できるようになっている。ここで、電空レギュレータ６０は、その出力側の圧力センサによってオン/オフを繰り返し、動作中の静圧加圧室５４内を所定の加圧状態に保持する。
【００５４】
２．本願の一実施の形態の半導体集積回路装置の製造方法における組立工程のアウトラインの説明（主に図１、図２および図８から図１７）
図８から図１７等に示すものは、マイクロＳＤの例であるが、縦が２９．１ミリ・メートル程度、横が１９．２ミリ・メートル程度であり、階段状に積層すると、その積層枚数に比例してチップ配置誤差が累積する傾向がある。現在の積層枚数は、１６層程度の高度積層構造も普通になっており、ダイ・ボンディングの精度向上への要求はますます高まっている。このダイ・ボンディングの位置精度の向上への要請は、マイクロＳＤに限らず、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）等でも同様である。また、階段状積層に限らず、積層品一般に重要な課題となっている。
【００５５】
ここでは、図１、図２および図８から図１７に基づいて、ダイ・ボンディング工程を含む組立工程の概要を説明する。まず、図１のダイ・ボンディング工程１０１を説明する。この工程は、図3で説明したダイ・ボンディング装置５１内で行われる。
【００５６】
先ず、図２に示すように、回路基板３をダイ・ボンディング装置５１にロードする（基板ロード・ステップ１１０）。次に、図２に示すように、回路基板３を仮圧着ステージ７２上に移動させて、仮圧着処理１１１を実行する。すなわち、図８に示すように、ダイ・ボンディング装置５１のチップ剥離部６６のウエハ・ステージ（チップ剥離ステージ）７０に真空吸着されているダイシング・テープ１２上に粘着されている複数のチップ２の中から目的とするチップを剥離させるために目的のチップ２のデバイス面２ａに吸着コレット７４（より正確には、図４のラバー・チップ７５の下面）を着地させる。なお、チップ２のデバイス面２ａには、たとえば、アルミニウム系のボンディング・パッド７等も設けられている。
【００５７】
次に、図９に示すように、吸着コレット７４を上昇させて、チップ２をダイシング・テープ１２から完全に剥離させる。より正確には、半導体チップ２、接着剤層５等から構成されるチップ状積層体１１をダイシング・テープ１２から完全に剥離させる。
【００５８】
次に、図１０に示すように、ダイ・ボンディング・ヘッド７３（図３）に伴って、チップ状積層体１１を保持した吸着コレット７４が仮圧着部６７の仮圧着ステージ７２上に置かれた配線基板３へ向けて降下する。配線基板３のデバイス面３ａ上の個々のデバイス領域４（単位デバイス領域）には、複数の外部リード６等が設けられている。なお、仮圧着ステージ７２の下部又は内部にはヒート・ブロック８１等の加熱機構が設けられており、常温から摂氏１６０度程度（温度はヒート・ブロックの設定温度で表示）の範囲で加熱保持可能になっている。この仮圧着の工程では、通常、常温域（摂氏１５度から３５度）から摂氏１００度の温度範囲で実施するのが接着剤層５等の熱履歴の観点から望ましい。また、摂氏１００度を超えると、汎用基板材料（有機系回路基板の場合）であるガラス・エポキシのガラス転移温度（摂氏１３０度程度）に近づくため、熱的歪が増大する党の問題があるからである。また、各種の接着剤材料に柔軟に対応するためには、仮圧着の温度範囲は、下限を摂氏６０度あるいは７０度とするのが適切である場合もある。ここでは、ヒート・ブロック８１の設定温度をたとえば摂氏８０度程度（好適な範囲としては摂氏６０度から摂氏１００度程度）とする。もちろん、これらの問題が少ないときは、常温から摂氏１６０度程度の広い範囲で設定してもよい。
【００５９】
次に、図１１に示すように、ヒート・ブロック８１によって、摂氏８０度程度に加熱保持された仮圧着ステージ７２上の配線基板３のデバイス面３ａ上にチップ状積層体１１を保持した吸着コレット７４が着地し、そのままボンディング荷重を一定時間保持する。ボンディング荷重は、たとえば、０．１メガ・パスカル程度（好適な範囲としては、０．０５から０．２メガ・パスカル程度）であり、保持時間（荷重印加時間）は、たとえば１秒程度（好適な範囲としては、０．０５から２秒程度）である。
【００６０】
図１２に示すように、このような剥離とダイ・ボンディングを繰り返して、最初のデバイス領域４に所定の積層枚数（ここでは４枚であるが、通常、必要に応じて２枚から１０枚程度の中から選択する）を積層し終わると、図１３に示すように、別のデバイス領域４（通常は隣接するもの）へ移って、同様に剥離とダイ・ボンディングを繰り返して、所定の積層枚数の仮圧着を順次実行して、最終的に予定とする全デバイス領域４の積層仮圧着を完了する。
【００６１】
図１４は、図１３の各デバイス領域４の拡大図（回路基板上のパターンは省略）であり、図１５は図14のX-X’断面に対応する模式デバイス＆装置断面図である。第1の積層単位１５に属する半導体チップ２（チップ状積層体１１）は階段状に積層されていることがわかる。第1の積層単位１５に属する半導体チップ２（チップ状積層体１１）が完了すると、本圧着処理（ラミネーション処理）１１２（図２）に移るが、本圧着処理（ラミネーション処理）１１２については、セクション3で説明するので、ここでは、その次の工程を説明する。
【００６２】
本圧着処理（ラミネーション処理）１１２が完了（ダイ・ボンディング工程１０１が終了）すると、図１に示すように、配線基板３は、アンロードされ（図２の基板アンロード・ステップ１１９）、ワイヤ・ボンディング装置５２へ移送される。図１６に示すようにワイヤ・ボンディング工程１０２が実行される。ここで、ワイヤ８は、たとえば、金系のボンディング・ワイヤである。なお、銅系またはアルミニウム系のボンディング・ワイヤであってもよい。
【００６３】
ワイヤ・ボンディング工程１０２が完了すると、図1に示すように、配線基板３は、レジン封止装置５３へ移送され、図１７に示すように封止工程１０３が実行される。ここで、レジン封止体（封止レジン部）９は、たとえばエポキシ系レジンを主要な成分の一つとして含む。
【００６４】
３．本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細説明（主に図１、図２、図３、図５から図７、図１５および図１８）
図２は本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細を示すプロセス・ブロック・フロー図である。図７は図２の本圧着処理（ラミネーション処理）のプロセス・シークエンスの一例を示す詳細プロセス・シークエンス図である。このセクションでは、セクション２で説明した図１のダイ・ボンディング工程１０１内の本圧着処理（ラミネーション処理）１１２（図２）を説明する。
【００６５】
図２、図５、図６（ここでは、加熱機構として外部遠赤外線ヒータ６２ａとヒート・ブロック６２ｃのみがある場合について説明する）および図７に示すように、仮圧着処理１１１が完了すると、時間ｔ１において、静圧加圧室５４が開いて、回路基板３をその回路基板ステージ５５上に受け入れて、静圧加圧室５４が閉鎖される。このｔ１からｔ２までの時間は、たとえば、5秒程度である。
【００６６】
次に、時間ｔ２において、静圧加圧室５４の加圧がオン状態となり、その状態を時間ｔ３まで保持する（気相静圧加圧ステップ１１５）。このときの回路基板ステージ５５の設定温度（気相静圧加圧温度Ｔ２または本熱圧着前処理温度）は、たとえば、常温（摂氏２５度程度）とする。このｔ２からｔ３までの時間は、たとえば、２秒程度（好適な範囲としては、1秒から１０秒程度を例示することができる）である。なお、加圧がオン状態の静圧加圧室５４内の気圧（以下のオン状態も同じ）は、たとえば、０．２メガ・パスカル程度である。好適な範囲としては、０．０５メガ・パスカルから０．６メガ・パスカル程度を例示することができる。なお、気相静圧加圧温度Ｔ２は、接着剤層５の熱履歴の観点からは、常温領域、すなわち、摂氏１５度から３５度程度が望ましいが、一般に、多用な接着剤に対応するためには、摂氏６０度または摂氏７０度から１００度程度の第1の温度範囲Ｒ１’（比較的高温範囲）で行うのが好適である。従って、接着剤の特性が十分考慮されている場合の気相静圧加圧温度Ｔ２として適用可能な第1の温度範囲Ｒ１としては、摂氏１５度から１００度程度を例示することができる。
【００６７】
次に時間ｔ３において、外部遠赤外線ヒータ６２ａがオン状態となり、回路基板３上の各半導体チップ２の昇温を開始させ、時間ｔ４において第1の温度Ｔ１（ラミネーション温度または本圧着温度）まで到達させる。このｔ３からｔ４までの時間は、たとえば、5秒程度である。ラミネーション温度は、たとえば、摂氏１５０度程度である。好適な範囲としては、摂氏７０度から摂氏１６０度程度を例示することができる。
【００６８】
次に、その状態を時間ｔ５まで維持する（気相静圧熱圧着ステップ１１６）。このｔ４からｔ５までの時間（本熱圧着処理時間）は、たとえば、８秒程度である。この本熱圧着処理時間の好適な範囲としては、２秒から６０秒程度を例示することができる。
【００６９】
次に、時間ｔ５において、外部遠赤外線ヒータ６２ａがオフとなり、各半導体チップ２の降温が開始され、時間ｔ６において、気相静圧加圧温度（本熱圧着前処理温度）Ｔ２と同様な温度まで低下する。このｔ５からｔ６までの時間は、たとえば、３秒程度である。
【００７０】
そして、ほぼ同時に時間ｔ６において、静圧加圧室５４の加圧がオフ状態（常圧）となり（圧力開放１１７）、時間ｔ７において、静圧加圧室５４が開き、回路基板３を静圧加圧室５４外に放出開始する。このｔ６からｔ７までの時間は、たとえば、２秒程度である。
【００７１】
次に、時間ｔ８において、静圧加圧室５４外への回路基板３の取り出しを完了する。このｔ７からｔ８までの時間は、たとえば、5秒程度である。
【００７２】
このような気相静圧熱圧着ステップ１１６（図２）を含むダイ・ボンディング方法によると、図１５や図１８のように、チップ２がオーバハングになっている部分にも上下からほぼ同一の均一な圧力が作用するので、湾曲やわれが発生しない。また、チップが階段状になって、上方に他のチップがない部分にも上方からほぼ同一の均一な圧力が作用するので、これらの部分においても、均一な接着が行われる。また、機械的な押圧では、容易に水平方向のずれ力が作用する結果、チップの水平ずれが発生する恐れがあるが、この場合は、水平方向の圧力はチップ２（チップ状積層体１１）の前後左右でつりあっているので、水平方向の位置ずれが発生することがない。
【００７３】
また、図２および図７に示すように、気相静圧熱圧着処理１１６の前に、気相静圧加圧処理１１５（本熱圧着前処理）を実施すると、気相静圧加圧処理１１５によって接着剤層５内部および接着剤層５と被接着面間の空気層や気泡等を十分に排除した後に、気相静圧熱圧着処理１１６において接着剤層５の硬化を進行させることができるので（接着剤層５が熱硬化性樹脂を主要な成分とする場合）、ボイド等のない強固なダイ・ボンディングを実現することができる。このように気相静圧加圧処理１１５は、必須ではないが、付加すると、ダイ・ボンディング特性の向上に寄与する。また、気相静圧加圧処理１１５は、独立のステップとする必要はなく、図７の昇温ステップ（ｔ３からｔ４）と一体のものとして、導入してもよい。
【００７４】
図２および図１５に示すように、仮圧着処理のみによる比較的弱い接着状態の多重積層チップであっても、本圧着処理１１２（ラミネーション処理）を気相静圧加圧処理（又はこれに加熱を付加）で実行するので、比較的不安定な構造であっても、チップ面積や具体的な積層構造に依存しない均一な加圧が可能となる。
【００７５】
また、本圧着処理１１２（ラミネーション処理）を一括で実行できるので、機械的に一区画ずつ、または、数区画ずつ本圧着処理１１２（ラミネーション処理）を実行するのに比べて、スループットを大幅に改善することができる。
【００７６】
なお、このような本圧着処理１１２（ラミネーション処理）を気相静圧加圧処理（又はこれに加熱を付加）で実行する方法は、薄膜チップ、すなわち、チップの厚さが７５マイクロ・メートル以下の場合に有効である。また、チップの厚さが５０マイクロ・メートル以下の場合には、特に有効であり、更に、チップの厚さが３０マイクロ・メートル以下の場合には、信頼性を確保する上で特に有効である。なお、チップの厚さの下限は、デバイスの種類にも依存するが、通常の集積回路であれば、５マイクロ・メートルと考えられる。
【００７７】
４．本願の一実施の形態の半導体集積回路装置の製造方法において、更なる多重積層の場合の一例を示す組立工程のアウトラインの説明（主に図１８から図２０）
このセクションでは、セクション２で説明した組立工程において、積層枚数が更に多い場合の処理手順の一例について説明する。積層枚数が更に多い場合には、図１６のように、ワイヤ・ボンディング工程１０２が完了した時点（図１のダイ・ボンディング工程１０１およびワイヤ・ボンディング工程１０２を合わせてボンディング工程１０４とすると、ボンディング工程１０４の終了時点）で、再び、同一の又は同様な別のダイ・ボンディング装置５１へ回路基板3を戻して、ダイ・ボンディング工程１０１を実行する。すなわち、たとえば、図１８に示すように、第1の積層単位１５に属する最上位置の半導体チップ２（最上位置のチップ状積層体１１）上に、チップ２の配向を反転して、第２の積層単位１６に属する所定枚数（ここでは、第1の積層単位１５の枚数と同じ）の半導体チップ２を先の第1の積層単位１５の半導体チップ２（チップ状積層体１１）と同様に、ダイ・ボンディング工程１０１（仮圧着および本圧着）を実行する。
【００７８】
次に図１９に示すように、回路基板３を、先と同一の又は同様な別のワイヤ・ボンディング装置５２に移送して、ワイヤ・ボンディング工程１０２を実行する。すなわち、必要があれば、このボンディング工程１０４を繰り返して、必要な全ての半導体チップ２（チップ状積層体１１）をジグザグ階段状に積層ダイ・ボンディングする。その後、図２０に示すように、レジン封止工程１０３を実行する。
【００７９】
５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８０】
例えば、前記実施の形態では、階段状にチップを積層する場合を例にとり具体的に説明したが、本願発明は、それに限定されるものではなく、その他の積層方法の場合にも適用できることは言うまでもない。
【符号の説明】
【００８１】
１ 半導体ウエハ
２ 半導体チップ
２ａ 半導体チップのデバイス面
３ 回路基板（有機多層配線基板）
３ａ 回路基板のデバイス取り付け面（第1の主面）
４ デバイス領域
５ 接着剤層
６ 外部リード
７ ボンディング・パッド
８ ボンディング・ワイヤ
９ レジン封止体（封止レジン部）
１１ チップ状積層体
１２ ダイシング・テープ
１５ 第1の積層単位
１６ 第２の積層単位
５１ ダイ・ボンディング装置
５２ ワイヤ・ボンディング装置
５３ レジン封止装置
５４ 静圧加圧室（ラミネーション処理室）
５５ 静圧加圧室の回路基板ステージ
５６ 静圧加圧室開閉機構
５７ 加圧空気源
５８ 空気圧調整器
５９ 電磁開閉弁
６０ 電空レギュレータ（圧力センサ付自動圧力調整電磁弁）
６１ 透明窓
６２ａ 外部遠赤外線ヒータ
６２ｂ 内部遠赤外線ヒータ
６２ｃ 静圧加圧室のヒート・ブロック（セラミック・ヒータ）
６３ 下部基台
６４ 上部保持体（上部基体）
６５ 支柱
６６ チップ剥離部
６７ 仮圧着部
６８ 静圧加圧部（本熱圧着部）
６９ ＸＹテーブル
７０ ウエハ・ステージ（チップ剥離ステージ）
７１ 基板搬送路
７２ 仮圧着ステージ
７３ ダイ・ボンディング・ヘッド
７４ 吸着コレット
７５ ラバー・チップ
７６ ラバー・チップ保持部
７７、７８ 真空吸引孔
８１ 仮圧着ステージのヒートブロック
９１ ワイヤ・ボンディング・ステージ
１０１ ダイ・ボンディング工程
１０２ ワイヤ・ボンディング工程
１０３ 封止工程
１０４ ボンディング工程
１１０ 基板ロード
１１１ 仮圧着処理
１１２ 本圧着処理（ラミネーション処理）
１１５ 気相静圧加圧（本熱圧着前処理）
１１６ 気相静圧熱圧着
１１７ 圧力開放
１１９ 基板アンロード
Ｒ１，Ｒ１’ 第1の温度範囲
Ｒ２ 本熱圧着温度範囲
Ｒ３ 常温領域（室温範囲）
ｔ１ 基板ロード開始時間
Ｔ１ 第1の温度（ラミネーション温度）
ｔ２ 加圧開始時間
Ｔ２ 気相静圧加圧温度（本熱圧着前処理温度）
ｔ３ 昇温開始時間
ｔ４ 高温到達時間
ｔ５ 降温開始時間
ｔ６ 減圧開始時間
ｔ７ 基板アンロード開始時間
ｔ８ 基板アンロード終了時間
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるダイ・ボンディング技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００９−２７０５４号公報（特許文献１）には、半導体チップのバンプ電極を有するデバイス面（表側主面）に接着フィルムがある状態で、配線基板上に、デバイス面を配線基板の主面に対向するように接着した状態で、静的なガス圧および熱を作用させて、接着フィルムを硬化させるフリップ・チップ・ボンディング法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２７０５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、メモリ・デバイス、ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）製品等の半導体デバイスでは、多層有機配線基板のデバイス搭載面上にマトリクス状にデバイス領域（単位デバイス領域）を設けている（いわゆる「基板品」である）。そして、各デバイス領域に半導体チップを、たとえば階段状に積層（たとえば2層から16層）してダイ・ボンディングすることで、集積度を上げる方法が採用されている。
【０００５】
このダイ・ボンディングの際の半導体チップの裏面には、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等の接着剤層が設けられているが、先のダイ・ボンディング工程または、その後に、接着剤層の接着状態を確実なものとする必要がある。これは下層の小さなボイドが上層へ影響し大きなボイドとなり圧着不良となり、最終的にリフロー・クラックなどのなる可能性があるためである。そこでボンディングを仮圧着とし、その後、ラミネーション処理（本圧着）を行い、ボイドを抑制する必要がある。この際、通常は、チップを上方から押圧部材で押し下げながら、熱を加えることで、接着剤の硬化を進行させる。
【０００６】
しかし、本願発明者が検討したところによると、チップの薄膜化に伴い、このような機械的な加圧方式では、積層チップのラミネーション処理においては、種々の問題があることが明らかとなった。すなわち、オーバハング状態の部分でのチップ損傷、湾曲および不均等な加圧に起因するチップの位置ずれ等である。また、上方にチップのない下層チップでは、加圧力がうまく働かず、確実なラミネーション処理ができない等の問題もある。ボンディングのみで行う場合も同様でオーバハング状態では大きな荷重をかけられない。また、コレット吸着穴によるボイドを抑制する必要もある。
【０００７】
本願発明は、これらの課題を解決するためになされたものである。
【０００８】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、本願の一つの発明は、基板品のダイ・ボンディング工程において、回路基板上に複数の半導体チップを積層して仮圧着した後に、静的なガス圧により、ラミネーション処理を実行する。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、基板品のダイ・ボンディング工程において、回路基板上に複数の半導体チップを積層して仮圧着した後に、静的なガス圧により、ラミネーション処理を実行するので、最上層のチップと下層のチップが相互にずらされてボンディングされている場合でも、均等に加圧することができる。
【図面の簡単な説明】
【００１４】
【図１】本願の一実施の形態の半導体集積回路装置の製造方法における組み立てプロセス全体の流れを示すプロセス・ブロック・フロー図である。
【図２】本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細を示すプロセス・ブロック・フロー図である。
【図３】本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの正面模式図である。
【図４】図３のダイ・ボンダのダイ・ボンディング・ヘッドの下端部に設けられた吸着コレットの構造を示す断面図である。
【図５】図３のダイ・ボンダの静圧加圧部（本熱圧着部）の側断面図である。
【図６】図３のダイ・ボンダの静圧加圧部（本熱圧着部）の静圧加圧室（ラミネーション処理室）周辺の正断面図である。
【図７】図２の本圧着処理（ラミネーション処理）のプロセス・シークエンスの一例を示す詳細プロセス・シークエンス図である。
【図８】図３のダイ・ボンダのチップ剥離部のウエハ・ステージ（チップ剥離ステージ）上での剥離プロセスを示すデバイス＆装置模式断面フロー図（剥離のためのコレット着地）である。
【図９】図３のダイ・ボンダのチップ剥離部のウエハ・ステージ（チップ剥離ステージ）上での剥離プロセスを示すデバイス＆装置模式断面フロー図（剥離完了）である。
【図１０】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示すデバイス＆装置模式断面フロー図（ダイ・ボンディングのためのコレット降下）である。
【図１１】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示すデバイス＆装置模式断面フロー図（ダイ・ボンディングのためのコレット着地）である。
【図１２】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示す回路基板の上面図（最初のデバイス領域にチップの積層固定完了時点）である。
【図１３】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示す回路基板の上面図（全デバイス領域にチップの積層固定完了時点）である。
【図１４】図１３の各デバイス領域の拡大図（回路基板上のパターンは省略）である。
【図１５】図３のダイ・ボンダの仮圧着部の仮圧着ステージ上での仮圧着プロセスを示すデバイス＆装置模式断面フロー図（第1の積層単位のチップ積層完了時点）である。
【図１６】ワイヤ・ボンダのワイヤ・ボンディング・ステージ上でのワイヤ・ボンディング・プロセスを示す図１５に続くデバイス＆装置模式断面フロー図（第1の積層単位のチップ積層後のワイヤ・ボンディング完了時点）である。
【図１７】レジン封止装置内でのレジン封止された状態を示す図１６に続くデバイス模式断面フロー図である。
【図１８】更に多段の積層の場合における図１５に対応するデバイス＆装置模式断面フロー図（第２の積層単位のチップ積層完了時点）である。
【図１９】更に多段の積層の場合における図１６に対応するデバイス＆装置模式断面フロー図（第２の積層単位のチップ積層後のワイヤ・ボンディング完了時点）である。
【図２０】更に多段の積層の場合における図１７に対応するデバイス模式断面フロー図（レジン封止）である。
【発明を実施するための形態】
【００１５】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１６】
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第1の主面上に複数のデバイス領域を有する回路基板を、ダイ・ボンディング装置内に、導入する工程；
（ｂ）前記ダイ・ボンディング装置内において、各デバイス領域に、上層の半導体チップとその裏面の接着剤層を有する複数のチップ状積層体を、相互に位置をずらせて積層するように固定する工程；
（ｃ）前記工程（ｂ）の後、前記ダイ・ボンディング装置内において、各チップ状積層体を第1の温度に加熱した状態で、各チップ状積層体の露出した表面に均一な静的ガス圧を作用させる工程。
【００１７】
２．前記１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｄ）前記工程（ｂ）の後であって、前記工程（ｃ）の前に、前記ダイ・ボンディング装置内において、前記第1の温度よりも低い第1の温度範囲内にある状態で、各チップ状積層体の露出した表面に均一な静的ガス圧を作用させる工程。
【００１８】
３．前記１または２項の半導体集積回路装置の製造方法において、前記接着剤層は、ＤＡＦである。
【００１９】
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）は、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【００２０】
５．前記２から４項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【００２１】
６．前記５項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）と同一の前記密閉室に収容された状態で実行される。
【００２２】
７．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）は、前記回路基板とともに、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【００２３】
８．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記回路基板とともに、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【００２４】
９．前記８項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）と同一の前記密閉室に収容された状態で実行される。
【００２５】
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のチップ状積層体は、階段状に積層されている。
【００２６】
１１．前記１から１０項のいずれか一つの半導体集積回路装置の製造方法において、前記静的ガス圧は、静的な空気圧である。
【００２７】
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、各半導体チップの厚さは、７５マイクロ・メートル以下、５マイクロ・メートル以上である。
【００２８】
１３．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、各半導体チップの厚さは、５０マイクロ・メートル以下、５マイクロ・メートル以上である。
【００２９】
１４．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、各半導体チップの厚さは、３０マイクロ・メートル以下、５マイクロ・メートル以上である
１５．前記１から１４項のいずれか一つの半導体集積回路装置の製造方法において、前記回路基板は、有機系回路基板である。
【００３０】
１６．前記１から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記接着剤層は、熱硬化性樹脂を主要な成分とする。
【００３１】
１７．前記２から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は、前記半導体チップが前記第1の温度範囲内にある状態で実行される。
【００３２】
１８．前記１から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の温度は、摂氏７０度から摂氏１６０度である。
【００３３】
１９．前記１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の温度範囲は、常温から摂氏１００度である。
【００３４】
２０．前記１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の温度範囲は、摂氏６０度から摂氏１００度である。
【００３５】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３６】
更に、本願において、「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。
【００３７】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００３８】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３９】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４０】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。本願においては、個々のチップに分離される前のもののみでなく、ダイシング等により分離されて、ダイシング・テープ等に貼り付けられているものも、チップの集合体として、「ウエハ」と呼ぶことがある。
【００４１】
６．気圧の表示は、標準大気圧、すなわち、１．０１３Ｘ１０５Ｐａを基準として、表示している。
【００４２】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４３】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００４４】
なお、ダイ・ボンディングにおけるチップの剥離、すなわち、ピックアップ工程等の詳細については、本願発明者等による日本特願第２００８−２９９６４３号（日本出願日２００８年１１月２５日）、日本特願第２００８−１３７６３１号（日本出願日２００８年５月２７日）、日本特願第２００８−０９９９６５号（日本出願日２００８年４月８日）および、この対応米国特許公開２００８−０３１８３４６号公報（公開日２００８年１２月２５日）に詳しく記載されているので、本願では原則として、それらの部分の説明は特に必要である場合の外は繰り返さない。
【００４５】
１．本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの等の説明（主に図３から図６）
図３は、本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダ５１の正面模式図である。
【００４６】
まず、図３に基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの要部の概要を説明する。図３に示すように、ダイ・ボンダ５１（ダイ剥離＆ボンディング装置）のハウジングは、下部基体６３、上部基体６４、それらを繋ぐ支柱６５等から構成されている。この下部基体６３上のチップ剥離部６６には、ウエハ・ホールダ用ＸＹテーブル６９が設けられており、その上には、ウエハ１（通常、すでに個々のチップに分割されている）を保持するウエハ・ホールダ７０が載置されている。
【００４７】
一方、上部基体６４の下面には、ダイ・ボンディング・ヘッド用ＸＹテーブル６９が設けられており、これにダイ・ボンディング・ヘッド７３設置されている。また、ダイ・ボンディング・ヘッド７３の下端には、半導体チップ２（図４）を真空吸着等するための吸着コレット７４（チップ保持具）が設けられている。
【００４８】
更に、下部基体５２の上面後部には、回路基板３を搬送するための一対の基板搬送路７１が設けられており、それらの間の仮圧着部６７には、ダイ・ボンディング（仮圧着）を実行するためのダイ・ボンディング・ステージ７２（仮圧着ステージ）が設けられている。
【００４９】
また、静圧加圧部（本熱圧着部）６８には、開閉する密閉箱である静圧加圧室（ラミネーション処理室）５４が設けられている。
【００５０】
図４は、図３のダイ・ボンダのダイ・ボンディング・ヘッドの下端部に設けられた吸着コレット７４の構造を示す断面図である。図４に示すように、吸着コレット７４は、たとえば上部の金属等からなるラバー・チップ保持部７６、その下部に取り付けられたラバー・チップ７５等から構成されており、それぞれの内部には、真空吸引孔７７，７８が設けられて、半導体チップ２の上面２ａ（デバイス面）を真空吸着するようになっている。このラバー・チップ７５は、たとえば”Ｓｈｏｒｅ Ａ” 硬度が、５０程度の熱硬化性ラバー（熱可塑性ラバー等でもよい。ただし、熱硬化性部材の方が熱の影響を受けにくい）等のエラストマを主要な構成要素とするものを例示することができる。また、硬度の好適な範囲としては、３０から７０を例示することができる。なお、吸着コレット７４は、ほぼ全体が硬質の金属等からなるものでもよい。ただし、ここの示すような、ラバー・チップ７５を用いた方が、ボイド等のダイ・ボンディング特性上は一般に良好である。
【００５１】
半導体チップ２の下面には、接着剤層５、すなわち、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）が形成されており、半導体チップ２、接着剤層５（厚さは、たとえば２０マイクロ・メートル程度）等でチップ状積層体11を構成している。
【００５２】
図５は、図３のダイ・ボンダの静圧加圧部（本熱圧着部）の側断面図であり、図６は図３のダイ・ボンダの静圧加圧部６８（本熱圧着部）の静圧加圧室５４（ラミネーション処理室）周辺の正断面図である。図５および図６に示すように、静圧加圧室５４内には、回路基板（有機多層配線基板）３をそのデバイス面３ａを上に向けて保持するための回路基板ステージ５５が設けられている。また、回路基板３、より具体的には半導体チップ２を加熱する機構については、種々のバリエーションがあるが、速度の点では、遠赤外ヒータ６２ａ，６２ｂのいずれかが有利である。これらの配置としては外部遠赤外ヒータ６２ａのように、静圧加圧室５４の上面に透明窓６１を設けて、外部に外部遠赤外ヒータ６２ａを置くやり方と、内部遠赤外ヒータ６２ｂのように静圧加圧室５４の内部に置くやり方がある。このうち、外部遠赤外ヒータ６２ａとする方が、降温速度の点で有利である。また、簡易なやり方としては、回路基板ステージ５５の内部又は下部等にヒート・ブロック６２ｃを置くやり方もある。
【００５３】
静圧加圧室５４は、静圧加圧室開閉機構５６によって開閉して、回路基板３を収容・排出できるようになっており、静圧加圧室開閉機構５６の内部は、加圧空気源５７（高圧空気源）との間につながれた空気圧調整器５８（必要な最大気圧を設定する）、電磁開閉弁５９（開閉を電気的に制御する）、電空レギュレータ（圧力センサ付自動圧力調整電磁弁）６０等によって所望の気圧に設定できるようになっている。ここで、電空レギュレータ６０は、その出力側の圧力センサによってオン/オフを繰り返し、動作中の静圧加圧室５４内を所定の加圧状態に保持する。
【００５４】
２．本願の一実施の形態の半導体集積回路装置の製造方法における組立工程のアウトラインの説明（主に図１、図２および図８から図１７）
図８から図１７等に示すものは、マイクロＳＤの例であるが、縦が２９．１ミリ・メートル程度、横が１９．２ミリ・メートル程度であり、階段状に積層すると、その積層枚数に比例してチップ配置誤差が累積する傾向がある。現在の積層枚数は、１６層程度の高度積層構造も普通になっており、ダイ・ボンディングの精度向上への要求はますます高まっている。このダイ・ボンディングの位置精度の向上への要請は、マイクロＳＤに限らず、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）等でも同様である。また、階段状積層に限らず、積層品一般に重要な課題となっている。
【００５５】
ここでは、図１、図２および図８から図１７に基づいて、ダイ・ボンディング工程を含む組立工程の概要を説明する。まず、図１のダイ・ボンディング工程１０１を説明する。この工程は、図3で説明したダイ・ボンディング装置５１内で行われる。
【００５６】
先ず、図２に示すように、回路基板３をダイ・ボンディング装置５１にロードする（基板ロード・ステップ１１０）。次に、図２に示すように、回路基板３を仮圧着ステージ７２上に移動させて、仮圧着処理１１１を実行する。すなわち、図８に示すように、ダイ・ボンディング装置５１のチップ剥離部６６のウエハ・ステージ（チップ剥離ステージ）７０に真空吸着されているダイシング・テープ１２上に粘着されている複数のチップ２の中から目的とするチップを剥離させるために目的のチップ２のデバイス面２ａに吸着コレット７４（より正確には、図４のラバー・チップ７５の下面）を着地させる。なお、チップ２のデバイス面２ａには、たとえば、アルミニウム系のボンディング・パッド７等も設けられている。
【００５７】
次に、図９に示すように、吸着コレット７４を上昇させて、チップ２をダイシング・テープ１２から完全に剥離させる。より正確には、半導体チップ２、接着剤層５等から構成されるチップ状積層体１１をダイシング・テープ１２から完全に剥離させる。
【００５８】
次に、図１０に示すように、ダイ・ボンディング・ヘッド７３（図３）に伴って、チップ状積層体１１を保持した吸着コレット７４が仮圧着部６７の仮圧着ステージ７２上に置かれた配線基板３へ向けて降下する。配線基板３のデバイス面３ａ上の個々のデバイス領域４（単位デバイス領域）には、複数の外部リード６等が設けられている。なお、仮圧着ステージ７２の下部又は内部にはヒート・ブロック８１等の加熱機構が設けられており、常温から摂氏１６０度程度（温度はヒート・ブロックの設定温度で表示）の範囲で加熱保持可能になっている。この仮圧着の工程では、通常、常温域（摂氏１５度から３５度）から摂氏１００度の温度範囲で実施するのが接着剤層５等の熱履歴の観点から望ましい。また、摂氏１００度を超えると、汎用基板材料（有機系回路基板の場合）であるガラス・エポキシのガラス転移温度（摂氏１３０度程度）に近づくため、熱的歪が増大する党の問題があるからである。また、各種の接着剤材料に柔軟に対応するためには、仮圧着の温度範囲は、下限を摂氏６０度あるいは７０度とするのが適切である場合もある。ここでは、ヒート・ブロック８１の設定温度をたとえば摂氏８０度程度（好適な範囲としては摂氏６０度から摂氏１００度程度）とする。もちろん、これらの問題が少ないときは、常温から摂氏１６０度程度の広い範囲で設定してもよい。
【００５９】
次に、図１１に示すように、ヒート・ブロック８１によって、摂氏８０度程度に加熱保持された仮圧着ステージ７２上の配線基板３のデバイス面３ａ上にチップ状積層体１１を保持した吸着コレット７４が着地し、そのままボンディング荷重を一定時間保持する。ボンディング荷重は、たとえば、０．１メガ・パスカル程度（好適な範囲としては、０．０５から０．２メガ・パスカル程度）であり、保持時間（荷重印加時間）は、たとえば１秒程度（好適な範囲としては、０．０５から２秒程度）である。
【００６０】
図１２に示すように、このような剥離とダイ・ボンディングを繰り返して、最初のデバイス領域４に所定の積層枚数（ここでは４枚であるが、通常、必要に応じて２枚から１０枚程度の中から選択する）を積層し終わると、図１３に示すように、別のデバイス領域４（通常は隣接するもの）へ移って、同様に剥離とダイ・ボンディングを繰り返して、所定の積層枚数の仮圧着を順次実行して、最終的に予定とする全デバイス領域４の積層仮圧着を完了する。
【００６１】
図１４は、図１３の各デバイス領域４の拡大図（回路基板上のパターンは省略）であり、図１５は図14のX-X’断面に対応する模式デバイス＆装置断面図である。第1の積層単位１５に属する半導体チップ２（チップ状積層体１１）は階段状に積層されていることがわかる。第1の積層単位１５に属する半導体チップ２（チップ状積層体１１）が完了すると、本圧着処理（ラミネーション処理）１１２（図２）に移るが、本圧着処理（ラミネーション処理）１１２については、セクション3で説明するので、ここでは、その次の工程を説明する。
【００６２】
本圧着処理（ラミネーション処理）１１２が完了（ダイ・ボンディング工程１０１が終了）すると、図１に示すように、配線基板３は、アンロードされ（図２の基板アンロード・ステップ１１９）、ワイヤ・ボンディング装置５２へ移送される。図１６に示すようにワイヤ・ボンディング工程１０２が実行される。ここで、ワイヤ８は、たとえば、金系のボンディング・ワイヤである。なお、銅系またはアルミニウム系のボンディング・ワイヤであってもよい。
【００６３】
ワイヤ・ボンディング工程１０２が完了すると、図1に示すように、配線基板３は、レジン封止装置５３へ移送され、図１７に示すように封止工程１０３が実行される。ここで、レジン封止体（封止レジン部）９は、たとえばエポキシ系レジンを主要な成分の一つとして含む。
【００６４】
３．本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細説明（主に図１、図２、図３、図５から図７、図１５および図１８）
図２は本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細を示すプロセス・ブロック・フロー図である。図７は図２の本圧着処理（ラミネーション処理）のプロセス・シークエンスの一例を示す詳細プロセス・シークエンス図である。このセクションでは、セクション２で説明した図１のダイ・ボンディング工程１０１内の本圧着処理（ラミネーション処理）１１２（図２）を説明する。
【００６５】
図２、図５、図６（ここでは、加熱機構として外部遠赤外線ヒータ６２ａとヒート・ブロック６２ｃのみがある場合について説明する）および図７に示すように、仮圧着処理１１１が完了すると、時間ｔ１において、静圧加圧室５４が開いて、回路基板３をその回路基板ステージ５５上に受け入れて、静圧加圧室５４が閉鎖される。このｔ１からｔ２までの時間は、たとえば、5秒程度である。
【００６６】
次に、時間ｔ２において、静圧加圧室５４の加圧がオン状態となり、その状態を時間ｔ３まで保持する（気相静圧加圧ステップ１１５）。このときの回路基板ステージ５５の設定温度（気相静圧加圧温度Ｔ２または本熱圧着前処理温度）は、たとえば、常温（摂氏２５度程度）とする。このｔ２からｔ３までの時間は、たとえば、２秒程度（好適な範囲としては、1秒から１０秒程度を例示することができる）である。なお、加圧がオン状態の静圧加圧室５４内の気圧（以下のオン状態も同じ）は、たとえば、０．２メガ・パスカル程度である。好適な範囲としては、０．０５メガ・パスカルから０．６メガ・パスカル程度を例示することができる。なお、気相静圧加圧温度Ｔ２は、接着剤層５の熱履歴の観点からは、常温領域、すなわち、摂氏１５度から３５度程度が望ましいが、一般に、多用な接着剤に対応するためには、摂氏６０度または摂氏７０度から１００度程度の第1の温度範囲Ｒ１’（比較的高温範囲）で行うのが好適である。従って、接着剤の特性が十分考慮されている場合の気相静圧加圧温度Ｔ２として適用可能な第1の温度範囲Ｒ１としては、摂氏１５度から１００度程度を例示することができる。
【００６７】
次に時間ｔ３において、外部遠赤外線ヒータ６２ａがオン状態となり、回路基板３上の各半導体チップ２の昇温を開始させ、時間ｔ４において第1の温度Ｔ１（ラミネーション温度または本圧着温度）まで到達させる。このｔ３からｔ４までの時間は、たとえば、5秒程度である。ラミネーション温度は、たとえば、摂氏１５０度程度である。好適な範囲としては、摂氏７０度から摂氏１６０度程度を例示することができる。
【００６８】
次に、その状態を時間ｔ５まで維持する（気相静圧熱圧着ステップ１１６）。このｔ４からｔ５までの時間（本熱圧着処理時間）は、たとえば、８秒程度である。この本熱圧着処理時間の好適な範囲としては、２秒から６０秒程度を例示することができる。
【００６９】
次に、時間ｔ５において、外部遠赤外線ヒータ６２ａがオフとなり、各半導体チップ２の降温が開始され、時間ｔ６において、気相静圧加圧温度（本熱圧着前処理温度）Ｔ２と同様な温度まで低下する。このｔ５からｔ６までの時間は、たとえば、３秒程度である。
【００７０】
そして、ほぼ同時に時間ｔ６において、静圧加圧室５４の加圧がオフ状態（常圧）となり（圧力開放１１７）、時間ｔ７において、静圧加圧室５４が開き、回路基板３を静圧加圧室５４外に放出開始する。このｔ６からｔ７までの時間は、たとえば、２秒程度である。
【００７１】
次に、時間ｔ８において、静圧加圧室５４外への回路基板３の取り出しを完了する。このｔ７からｔ８までの時間は、たとえば、5秒程度である。
【００７２】
このような気相静圧熱圧着ステップ１１６（図２）を含むダイ・ボンディング方法によると、図１５や図１８のように、チップ２がオーバハングになっている部分にも上下からほぼ同一の均一な圧力が作用するので、湾曲やわれが発生しない。また、チップが階段状になって、上方に他のチップがない部分にも上方からほぼ同一の均一な圧力が作用するので、これらの部分においても、均一な接着が行われる。また、機械的な押圧では、容易に水平方向のずれ力が作用する結果、チップの水平ずれが発生する恐れがあるが、この場合は、水平方向の圧力はチップ２（チップ状積層体１１）の前後左右でつりあっているので、水平方向の位置ずれが発生することがない。
【００７３】
また、図２および図７に示すように、気相静圧熱圧着処理１１６の前に、気相静圧加圧処理１１５（本熱圧着前処理）を実施すると、気相静圧加圧処理１１５によって接着剤層５内部および接着剤層５と被接着面間の空気層や気泡等を十分に排除した後に、気相静圧熱圧着処理１１６において接着剤層５の硬化を進行させることができるので（接着剤層５が熱硬化性樹脂を主要な成分とする場合）、ボイド等のない強固なダイ・ボンディングを実現することができる。このように気相静圧加圧処理１１５は、必須ではないが、付加すると、ダイ・ボンディング特性の向上に寄与する。また、気相静圧加圧処理１１５は、独立のステップとする必要はなく、図７の昇温ステップ（ｔ３からｔ４）と一体のものとして、導入してもよい。
【００７４】
図２および図１５に示すように、仮圧着処理のみによる比較的弱い接着状態の多重積層チップであっても、本圧着処理１１２（ラミネーション処理）を気相静圧加圧処理（又はこれに加熱を付加）で実行するので、比較的不安定な構造であっても、チップ面積や具体的な積層構造に依存しない均一な加圧が可能となる。
【００７５】
また、本圧着処理１１２（ラミネーション処理）を一括で実行できるので、機械的に一区画ずつ、または、数区画ずつ本圧着処理１１２（ラミネーション処理）を実行するのに比べて、スループットを大幅に改善することができる。
【００７６】
なお、このような本圧着処理１１２（ラミネーション処理）を気相静圧加圧処理（又はこれに加熱を付加）で実行する方法は、薄膜チップ、すなわち、チップの厚さが７５マイクロ・メートル以下の場合に有効である。また、チップの厚さが５０マイクロ・メートル以下の場合には、特に有効であり、更に、チップの厚さが３０マイクロ・メートル以下の場合には、信頼性を確保する上で特に有効である。なお、チップの厚さの下限は、デバイスの種類にも依存するが、通常の集積回路であれば、５マイクロ・メートルと考えられる。
【００７７】
４．本願の一実施の形態の半導体集積回路装置の製造方法において、更なる多重積層の場合の一例を示す組立工程のアウトラインの説明（主に図１８から図２０）
このセクションでは、セクション２で説明した組立工程において、積層枚数が更に多い場合の処理手順の一例について説明する。積層枚数が更に多い場合には、図１６のように、ワイヤ・ボンディング工程１０２が完了した時点（図１のダイ・ボンディング工程１０１およびワイヤ・ボンディング工程１０２を合わせてボンディング工程１０４とすると、ボンディング工程１０４の終了時点）で、再び、同一の又は同様な別のダイ・ボンディング装置５１へ回路基板3を戻して、ダイ・ボンディング工程１０１を実行する。すなわち、たとえば、図１８に示すように、第1の積層単位１５に属する最上位置の半導体チップ２（最上位置のチップ状積層体１１）上に、チップ２の配向を反転して、第２の積層単位１６に属する所定枚数（ここでは、第1の積層単位１５の枚数と同じ）の半導体チップ２を先の第1の積層単位１５の半導体チップ２（チップ状積層体１１）と同様に、ダイ・ボンディング工程１０１（仮圧着および本圧着）を実行する。
【００７８】
次に図１９に示すように、回路基板３を、先と同一の又は同様な別のワイヤ・ボンディング装置５２に移送して、ワイヤ・ボンディング工程１０２を実行する。すなわち、必要があれば、このボンディング工程１０４を繰り返して、必要な全ての半導体チップ２（チップ状積層体１１）をジグザグ階段状に積層ダイ・ボンディングする。その後、図２０に示すように、レジン封止工程１０３を実行する。
【００７９】
５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８０】
例えば、前記実施の形態では、階段状にチップを積層する場合を例にとり具体的に説明したが、本願発明は、それに限定されるものではなく、その他の積層方法の場合にも適用できることは言うまでもない。
【符号の説明】
【００８１】
１ 半導体ウエハ
２ 半導体チップ
２ａ 半導体チップのデバイス面
３ 回路基板（有機多層配線基板）
３ａ 回路基板のデバイス取り付け面（第1の主面）
４ デバイス領域
５ 接着剤層
６ 外部リード
７ ボンディング・パッド
８ ボンディング・ワイヤ
９ レジン封止体（封止レジン部）
１１ チップ状積層体
１２ ダイシング・テープ
１５ 第1の積層単位
１６ 第２の積層単位
５１ ダイ・ボンディング装置
５２ ワイヤ・ボンディング装置
５３ レジン封止装置
５４ 静圧加圧室（ラミネーション処理室）
５５ 静圧加圧室の回路基板ステージ
５６ 静圧加圧室開閉機構
５７ 加圧空気源
５８ 空気圧調整器
５９ 電磁開閉弁
６０ 電空レギュレータ（圧力センサ付自動圧力調整電磁弁）
６１ 透明窓
６２ａ 外部遠赤外線ヒータ
６２ｂ 内部遠赤外線ヒータ
６２ｃ 静圧加圧室のヒート・ブロック（セラミック・ヒータ）
６３ 下部基台
６４ 上部保持体（上部基体）
６５ 支柱
６６ チップ剥離部
６７ 仮圧着部
６８ 静圧加圧部（本熱圧着部）
６９ ＸＹテーブル
７０ ウエハ・ステージ（チップ剥離ステージ）
７１ 基板搬送路
７２ 仮圧着ステージ
７３ ダイ・ボンディング・ヘッド
７４ 吸着コレット
７５ ラバー・チップ
７６ ラバー・チップ保持部
７７、７８ 真空吸引孔
８１ 仮圧着ステージのヒートブロック
９１ ワイヤ・ボンディング・ステージ
１０１ ダイ・ボンディング工程
１０２ ワイヤ・ボンディング工程
１０３ 封止工程
１０４ ボンディング工程
１１０ 基板ロード
１１１ 仮圧着処理
１１２ 本圧着処理（ラミネーション処理）
１１５ 気相静圧加圧（本熱圧着前処理）
１１６ 気相静圧熱圧着
１１７ 圧力開放
１１９ 基板アンロード
Ｒ１，Ｒ１’ 第1の温度範囲
Ｒ２ 本熱圧着温度範囲
Ｒ３ 常温領域（室温範囲）
ｔ１ 基板ロード開始時間
Ｔ１ 第1の温度（ラミネーション温度）
ｔ２ 加圧開始時間
Ｔ２ 気相静圧加圧温度（本熱圧着前処理温度）
ｔ３ 昇温開始時間
ｔ４ 高温到達時間
ｔ５ 降温開始時間
ｔ６ 減圧開始時間
ｔ７ 基板アンロード開始時間
ｔ８ 基板アンロード終了時間
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第1の主面上に複数のデバイス領域を有する回路基板を、ダイ・ボンディング装置内に、導入する工程；
（ｂ）前記ダイ・ボンディング装置内において、各デバイス領域に、上層の半導体チップとその裏面の接着剤層を有する複数のチップ状積層体を、相互に位置をずらせて積層するように固定する工程；
（ｃ）前記工程（ｂ）の後、前記ダイ・ボンディング装置内において、各チップ状積層体を第1の温度に加熱した状態で、各チップ状積層体の露出した表面に均一な静的ガス圧を作用させる工程。
【請求項２】
前記１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｄ）前記工程（ｂ）の後であって、前記工程（ｃ）の前に、前記ダイ・ボンディング装置内において、前記第1の温度よりも低い第1の温度範囲内にある状態で、各チップ状積層体の露出した表面に均一な静的ガス圧を作用させる工程。
【請求項３】
前記２項の半導体集積回路装置の製造方法において、前記接着剤層は、ＤＡＦである。
【請求項４】
前記３項の半導体集積回路装置の製造方法において、前記工程（ｃ）は、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【請求項５】
前記４項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【請求項６】
前記５項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）と同一の前記密閉室に収容された状態で実行される。
【請求項７】
前記３項の半導体集積回路装置の製造方法において、前記工程（ｃ）は、前記回路基板とともに、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【請求項８】
前記７項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記回路基板とともに、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【請求項９】
前記８項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）と同一の前記密閉室に収容された状態で実行される。
【請求項１０】
前記７項の半導体集積回路装置の製造方法において、前記複数のチップ状積層体は、階段状に積層されている。
【請求項１１】
前記１項の半導体集積回路装置の製造方法において、前記静的ガス圧は、静的な空気圧である。
【請求項１２】
前記１項の半導体集積回路装置の製造方法において、各半導体チップの厚さは、７５マイクロ・メートル以下、５マイクロ・メートル以上である。
【請求項１３】
前記１項の半導体集積回路装置の製造方法において、各半導体チップの厚さは、５０マイクロ・メートル以下、５マイクロ・メートル以上である。
【請求項１４】
前記１項の半導体集積回路装置の製造方法において、各半導体チップの厚さは、３０マイクロ・メートル以下、５マイクロ・メートル以上である
【請求項１５】
前記１項の半導体集積回路装置の製造方法において、前記回路基板は、有機系回路基板である。
【請求項１６】
前記１項の半導体集積回路装置の製造方法において、前記接着剤層は、熱硬化性樹脂を主要な成分とする。
【請求項１７】
前記１２項の半導体集積回路装置の製造方法において、前記工程（ｂ）は、前記半導体チップが前記第1の温度範囲内にある状態で実行される。
【請求項１８】
前記１２項の半導体集積回路装置の製造方法において、前記第1の温度は、摂氏７０度から摂氏１６０度である。
【請求項１９】
前記１２項の半導体集積回路装置の製造方法において、前記第1の温度範囲は、常温から摂氏１００度である。
【請求項２０】
前記１２項の半導体集積回路装置の製造方法において、前記第1の温度範囲は、摂氏６０度から摂氏１００度である。
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第1の主面上に複数のデバイス領域を有する回路基板を、ダイ・ボンディング装置内に、導入する工程；
（ｂ）前記ダイ・ボンディング装置内において、各デバイス領域に、上層の半導体チップとその裏面の接着剤層を有する複数のチップ状積層体を、相互に位置をずらせて積層するように固定する工程；
（ｃ）前記工程（ｂ）の後、前記ダイ・ボンディング装置内において、各チップ状積層体を第1の温度に加熱した状態で、各チップ状積層体の露出した表面に均一な静的ガス圧を作用させる工程。
【請求項２】
前記１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｄ）前記工程（ｂ）の後であって、前記工程（ｃ）の前に、前記ダイ・ボンディング装置内において、前記第1の温度よりも低い第1の温度範囲内にある状態で、各チップ状積層体の露出した表面に均一な静的ガス圧を作用させる工程。
【請求項３】
前記２項の半導体集積回路装置の製造方法において、前記接着剤層は、ＤＡＦである。
【請求項４】
前記３項の半導体集積回路装置の製造方法において、前記工程（ｃ）は、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【請求項５】
前記４項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【請求項６】
前記５項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）と同一の前記密閉室に収容された状態で実行される。
【請求項７】
前記３項の半導体集積回路装置の製造方法において、前記工程（ｃ）は、前記回路基板とともに、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【請求項８】
前記７項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記回路基板とともに、前記複数のチップ状積層体を単一の密閉室に収容された状態で実行される。
【請求項９】
前記８項の半導体集積回路装置の製造方法において、前記工程（ｄ）は、前記工程（ｃ）と同一の前記密閉室に収容された状態で実行される。
【請求項１０】
前記７項の半導体集積回路装置の製造方法において、前記複数のチップ状積層体は、階段状に積層されている。
【請求項１１】
前記１項の半導体集積回路装置の製造方法において、前記静的ガス圧は、静的な空気圧である。
【請求項１２】
前記１項の半導体集積回路装置の製造方法において、各半導体チップの厚さは、７５マイクロ・メートル以下、５マイクロ・メートル以上である。
【請求項１３】
前記１項の半導体集積回路装置の製造方法において、各半導体チップの厚さは、５０マイクロ・メートル以下、５マイクロ・メートル以上である。
【請求項１４】
前記１項の半導体集積回路装置の製造方法において、各半導体チップの厚さは、３０マイクロ・メートル以下、５マイクロ・メートル以上である
【請求項１５】
前記１項の半導体集積回路装置の製造方法において、前記回路基板は、有機系回路基板である。
【請求項１６】
前記１項の半導体集積回路装置の製造方法において、前記接着剤層は、熱硬化性樹脂を主要な成分とする。
【請求項１７】
前記１２項の半導体集積回路装置の製造方法において、前記工程（ｂ）は、前記半導体チップが前記第1の温度範囲内にある状態で実行される。
【請求項１８】
前記１２項の半導体集積回路装置の製造方法において、前記第1の温度は、摂氏７０度から摂氏１６０度である。
【請求項１９】
前記１２項の半導体集積回路装置の製造方法において、前記第1の温度範囲は、常温から摂氏１００度である。
【請求項２０】
前記１２項の半導体集積回路装置の製造方法において、前記第1の温度範囲は、摂氏６０度から摂氏１００度である。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１０−２４５４１２（Ｐ２０１０−２４５４１２Ａ）
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願番号】特願２００９−９４５１７（Ｐ２００９−９４５１７）
【出願日】平成２１年４月９日（２００９．４．９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願日】平成２１年４月９日（２００９．４．９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]