回路シミュレーション方法、回路シミュレーション装置、及びプログラム
【課題】MOSトランジスタのチャネル領域に印加される応力を適切に考慮し、精度が高い回路シミュレーションを行う。
【解決手段】対象MOSトランジスタのレイアウト寸法を示す図形情報19を生成するステップ、パラメータ変調量20を計算するステップ、回路シミュレータに与えられたトランジスタモデルパラメータ17をパラメータ変調量20に応じて修正し回路シミュレーションを行うステップ、とを具備。パラメータ変調量20の計算は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。応力モデル式は、応力の大きさが、MOSトランジスタのチャネル領域が形成されている活性領域から隣接する活性領域までの距離Sdの増加に対して単調に減少、隣接距離Sdが無限に大きい場合に一定値に収束、応力の隣接距離Sdに対する微分係数の大きさが単調に減少、前記微分係数が隣接距離Sdが無限に大きい場合に0に収束する。
【解決手段】対象MOSトランジスタのレイアウト寸法を示す図形情報19を生成するステップ、パラメータ変調量20を計算するステップ、回路シミュレータに与えられたトランジスタモデルパラメータ17をパラメータ変調量20に応じて修正し回路シミュレーションを行うステップ、とを具備。パラメータ変調量20の計算は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。応力モデル式は、応力の大きさが、MOSトランジスタのチャネル領域が形成されている活性領域から隣接する活性領域までの距離Sdの増加に対して単調に減少、隣接距離Sdが無限に大きい場合に一定値に収束、応力の隣接距離Sdに対する微分係数の大きさが単調に減少、前記微分係数が隣接距離Sdが無限に大きい場合に0に収束する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路シミュレーション方法、回路シミュレーション装置、及び回路シミュレーション用プログラムに関し、特に、MOSトランジスタに印加される応力を考慮して回路シミュレーションを行う技術に関する。
【背景技術】
【0002】
半導体集積回路の開発においては、回路シミュレーションが重要な役割を果たしている。回路シミュレーションによって設計した半導体集積回路の動作検証を行い、当該半導体集積回路が設計仕様を満足するか確かめることにより、所望の機能や性能を有する半導体集積回路を開発することができる。
【0003】
伝統的な回路シミュレーションの手順は、概略的には、以下の通りである:まず、MOSトランジスタのレイアウト寸法(例えば、ゲート長L、ゲート幅Wその他)が様々に異なる各MOSトランジスタの特性を実測する。次に実測によって得られた測定データから、各MOSトランジスタの特性を表すトランジスタモデルパラメータを抽出する。回路シミュレーションは、そのトランジスタモデルパラメータを用いて行われる。回路シミュレータとしては、SPICE(Simulation Program with Integrated Circuit Emphasis)が標準的に使用される。この場合、SPICEの形式に即したトランジスタモデル(例えば、BSIM3(Berkley Short Channel IGFET Model 3)やBSIM4)で定義されるトランジスタモデルパラメータが抽出され、回路シミュレーションに使用される。回路シミュレーションの精度の向上は、半導体集積回路の動作検証を適切に行う上で重要である。
【0004】
近年、回路シミュレーションの精度を落とす要因の一つとして着目されているのが、MOSトランジスタに作用する応力の影響である。半導体集積回路のプロセスの微細化により、MOSトランジスタに作用する応力の影響、特に、応力によるチャネル移動度や閾値電圧の変動の影響が増大している。微細化された半導体集積回路では、MOSトランジスタに作用する応力を回路シミュレーションにおいて考慮することが望ましい。
【0005】
MOSトランジスタに作用する応力を考慮して回路シミュレーションを行う技術は、例えば、特開2004−86546号公報に開示されている。この公報に記載の技術では、概略的には、下記の手順で回路シミュレーションが行われる(段落[0050]〜[0052]等)。まず、応力のパラメータを基にパラメータ抽出を行って複数のモデルパラメータが生成される。更に、その複数のモデルパラメータのうちから、トランジスタサイズに応じて最適なモデルパラメータが選択される。選択されたモデルパラメータを用いて回路シミュレーションが行われる。素子分離用絶縁膜からの応力がMOSトランジスタの特性に与える影響が大きいことを指摘している(段落[0038]、[0039]等)。応力の指標として使用する事項としては、素子分離用絶縁膜の、活性領域のゲート長方向に位置する両側の分離幅、及び活性領域のゲート幅方向に位置する両側の分離幅が挙げられている(段落[0080])。
【0006】
また、特開2006−178907号公報は、ゲート幅方向における隣接活性領域までの距離を応力の指標として用いる技術を開示している。特開2006−178907号公報は、ゲート幅方向における隣接活性領域までの距離から補正近似式によってトランジスタモデルパラメータを補正する技術を開示している。
【0007】
更に、特開2004−327463号公報は、活性領域の長さと幅から、モデル式を用いてチャネル領域に印加される応力を算出し、算出された応力からキャリア移動度を計算し、そのキャリア移動度からドレイン電流を算出する技術を開示している。
【特許文献1】特開2004−86546号公報
【特許文献2】特開2006−178907号公報
【特許文献3】特開2004−327463号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、発明者の検討によれば、上述の3つの技術では、MOSトランジスタのチャネル領域に印加される応力を適切に考慮することができず、精度が高い回路シミュレーションを行うことができないという課題がある。
【課題を解決するための手段】
【0009】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付記されている。但し、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【0010】
一の観点において、本発明の回路シミュレーション方法は、図形情報生成手段(3)と、パラメータ変調量計算手段(3)と、回路シミュレーション手段(4)とを備える回路シミュレーション装置によって回路シミュレーションを行う方法である。当該回路シミュレーション方法は、
(a)前記図形情報生成手段(3)が、対象MOSトランジスタ(30)のレイアウト寸法を示す図形情報(19)を生成するステップと、
(b)前記パラメータ変調量計算手段(3)が、前記図形情報(19)に基づいてパラメータ変調量(20)を計算するステップと、
(c)前記回路シミュレーション手段(4)が、与えられたトランジスタモデルパラメータ(17)を前記パラメータ変調量(20)によって修正し、修正されたトランジスタモデルパラメータ(17)を用いて前記対象MOSトランジスタ(30)を含む回路の回路シミュレーションを行うステップ
とを具備している。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われる。前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定されている。
【0011】
他の観点において、本発明の回路シミュレーション装置は、対象MOSトランジスタ(30)のレイアウト寸法を示す図形情報(19)を生成する図形情報生成手段(3)と、前記図形情報(19)に基づいてパラメータ変調量(20)を計算するパラメータ変調量計算手段(3)と、与えられたトランジスタモデルパラメータ(17)を前記パラメータ変調量(20)によって修正し、修正されたトランジスタモデルパラメータを用いて前記対象MOSトランジスタ(30)を含む回路の回路シミュレーションを行う回路シミュレーション手段(4)とを具備する。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われる。前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定されている。
【0012】
更に他の観点において、本発明のプログラムは、
(a)対象MOSトランジスタ(30)のレイアウト寸法を示す図形情報(19)を生成するステップと、
(b)回路シミュレーションのために回路シミュレータに与えられるトランジスタモデルパラメータの修正量を示すパラメータ変調量(20)を前記図形情報(19)に基づいて計算するステップとをコンピュータに実行させるプログラムである。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定されている。
【発明の効果】
【0013】
本発明によれば、MOSトランジスタのチャネル領域に印加される応力を適切に考慮し、精度が高い回路シミュレーションを行うことができる。
【発明を実施するための最良の形態】
【0014】
1.本実施形態の回路シミュレーション技術の概略
以下では、まず、本発明の一実施形態に係る回路シミュレーション技術の概略について、図1を参照しながら説明する。
【0015】
図1は、MOSトランジスタのレイアウトの一例を示す図である。図1において、符号30は、回路シミュレーションの対象のMOSトランジスタを示している。また、符号31は、MOSトランジスタ30の活性領域を示しており、符号32は、MOSトランジスタ30のゲートを示している。ゲート32は、活性領域31を横断するように設けられている。活性領域31のうち、ゲート32の直下に位置する部分が、MOSトランジスタ30のチャネル領域として機能する。活性領域31を取り囲むように、活性領域33〜36が設けられている。活性領域33、34は、活性領域31にゲート幅方向に隣接する活性領域であり、活性領域35、36は、活性領域31にゲート長方向に隣接する活性領域である。活性領域31と活性領域33〜36とは、STI(shallow trench isolation)絶縁膜によって分離されている。図1において、記号LはMOSトランジスタ30のゲート長を示しており、記号WはMOSトランジスタ30のゲート幅を示しており、更に、記号LODは活性領域31のゲート長方向における長さを示している。また、記号PDX1、PDX2は、それぞれ、活性領域31からそれにゲート長方向に隣接する活性領域(即ち、活性領域35、36)までの距離を示しており、記号PDY1、PDY2は、活性領域31からそれにゲート幅方向に隣接する活性領域(即ち、活性領域33、34)までの距離を示している。
【0016】
本実施形態の回路シミュレーション技術は、概略的には、下記の通りである。まず、各MOSトランジスタのレイアウト寸法(即ち、L、W、LOD、PDX1、PDX2、PDY1、及びPDY2)に基づいてパラメータ変調量が算出される。ここで、パラメータ変調量とは、回路シミュレーションで使用されるトランジスタモデルパラメータを修正する場合において、その修正量を表す数値である。パラメータ変調量の算出に使用される演算式には、MOSトランジスタの活性領域に作用する応力を表す応力モデル式が含まれており、従って、パラメータ変調量は、活性領域に作用する応力に応じて算出されることになる。算出されたパラメータ変調量を用いてトランジスタモデルパラメータが修正され、修正されたトランジスタモデルパラメータを用いて回路シミュレーションが行われる。
【0017】
例えば、SPICEで使用されるトランジスタモデルのトランジスタモデルパラメータU0、VTH0を応力に応じて修正する場合について具体的に説明する。当業者に広く知られているように、U0は、チャネル領域における移動度に対応するパラメータであり、VTH0は、MOSトランジスタの閾値電圧に対応するパラメータである。この場合、パラメータ変調量とは、修正量Δμ、Δν、又は、これらに1対1に対応する数値を意味している。ここで、Δμ、Δνは、トランジスタモデルパラメータU0、VTH0の修正後の値をμ、νとした場合に
Δμ=μ−U0,
Δν=ν−VTH0,
で定義される数値である。「U0」、「VTH0」は、あくまでトランジスタモデルパラメータであり、実測によって得られるチャネル領域の移動度や、MOSトランジスタの閾値電圧とは異なり得ることに留意されたい。電気特性としてのチャネル領域の移動度及び閾値電圧Vtとの混同を避けるため、本明細書では、トランジスタモデルパラメータの一つとしての「U0」は、μ0と記載し、トランジスタモデルパラメータの一つとしての「VTH0」は、ν0と記載する。このような表記によれば、修正量Δμ、Δνは、
Δμ=μ−μ0,
Δν=ν−ν0,
として定義されることになる。
【0018】
本実施形態では、トランジスタモデルパラメータμ0(U0)のパラメータ変調量MULU0としては、修正量Δμではなく、下記式で定義される値が使用される:
MULU0=1+Δμ/μ0.
一方、トランジスタモデルパラメータν0(VTH0)のパラメータ変調量DELVT0としては、修正量Δνがそのまま使用される。即ち、
DELVT0=Δν,
である。
【0019】
算出されたパラメータ変調量MULU0、DELVT0は、SPICEに与えられる。SPICEでは、パラメータ変調量MULU0、DELVT0だけトランジスタモデルパラメータU0、VTH0が修正され、修正後のトランジスタモデルパラメータを用いて回路シミュレーションが行われる。
【0020】
以下では、SPICEを用いて回路シミュレーションを行い、且つ、トランジスタモデルパラメータU0、VTH0を応力に応じて修正する場合を例に挙げて、本実施形態の回路シミュレーション技術を詳細に説明する。ただし、他のトランジスタモデルパラメータを応力に応じて修正することも可能であることに留意されたい。
【0021】
2.回路シミュレーションの実装
図2は、本実施形態の回路シミュレーション技術の実装形態の一例を示す図である。本実施形態では、回路図エディタ1、レイアウトエディタ2、LVS(Layout Versus Schematic)ツール3、回路シミュレータ4、及びソルバー5によって、回路設計及び回路シミュレーションが行われる。
【0022】
回路図エディタ1は、ネットリスト11を生成するために使用されるソフトウェアである。回路図エディタ1によって生成されたネットリスト11は、適宜の記憶装置に保存されてレイアウトエディタ2に引き渡される。本実施形態では、ネットリスト11は、SPICEに対応した形で生成される。
【0023】
レイアウトエディタ2は、ネットリスト11から回路のレイアウトを示すレイアウトデータ12を生成するために使用されるソフトウェアである。生成されたレイアウトデータ12は、適宜の記憶装置に保存されてLVSツール3に引き渡される。
【0024】
LVSツール3は、レイアウトデータ12から抽出されたネットリストと回路図エディタ1によって生成されたネットリスト11とを比較して、両者が一致しているかどうかを調べ、不一致箇所があれば、レイアウトデータ12を修正するツールである。
【0025】
本実施形態では、LVSツール3は、レイアウトデータ12から各MOSトランジスタのパラメータ変調量を算出するためにも使用される。パラメータ変調量の算出は、必要な演算式をLVSツール3のルールファイルに記述することによって行われる。
【0026】
図3は、LVSツール3がパラメータ変調量を算出する手順を示す機能ブロック図である。LVSツール3は、レイアウトデータ12から各MOSトランジスタのレイアウト寸法(即ち、L、W、LOD、PDX1、PDX2、PDY1、及びPDY2)を抽出し、抽出したレイアウト寸法を図形情報19として記憶装置に格納する(ステップS01)。
【0027】
更にLVSツール3は、図形情報19に記述されたレイアウト寸法からパラメータ変調量を算出する(ステップS02)。本実施形態では、トランジスタモデルパラメータU0、VTH0のパラメータ変調量MULU0、及びDELVT0が算出される。図3では、パラメータ変調量が、符号20としてまとめて表記されている。
【0028】
パラメータ変調量20の算出に使用される演算式には、MOSトランジスタの活性領域に作用する応力を表す応力モデル式と、パラメータ変調量を算出する関数式とが含まれている。LVSツール3のルールファイルには、この応力モデル式と関数式が記述されている。LVSツール3のルールファイルに記述された応力モデル式には、パラメータが未定のまま残されている。このパラメータは、実際に適用される応力モデル式を最終的に決定するためのパラメータであり、以下において「ストレスモデルパラメータ」と呼ばれる。また、パラメータ変調量を算出する関数式にも、それに含まれるパラメータが未定のまま残されている。このパラメータは、応力がパラメータ変調量に寄与する程度を表しており、以下では、「感度パラメータ」と呼ばれる。ストレスモデルパラメータと感度パラメータとを適切に決定することは、MOSトランジスタのチャネル領域に作用する応力を精度よく算出し、更に、応力がパラメータ変調量に及ぼす影響を的確に考慮するために重要である。ストレスモデルパラメータと感度パラメータについては、後に詳細に説明する。
【0029】
応力モデル式とパラメータ変調量を算出する関数式を使用する際には、ストレスモデルパラメータファイル15が参照される。ストレスモデルパラメータファイル15には、予めソルバー5によって抽出されたストレスモデルパラメータと感度パラメータとが記述されている。ストレスモデルパラメータファイル15に記述されたストレスモデルパラメータと感度パラメータとによって実際に適用される応力モデル式及び関数式を決定した後、その応力モデル式及び関数式を含む様々な演算式を用いてパラメータ変調量20が算出される。
【0030】
更に、LVSツール3は、算出されたパラメータ変調量20をネットリスト11に追加して変調後ネットリスト16を生成する(ステップS03)。生成された変調後ネットリスト16は、適宜の記憶装置に記憶される。
【0031】
図2を再度に参照して、回路シミュレータ4は、LVSツール3によって生成された変調後ネットリスト16と、事前に抽出されたトランジスタモデルパラメータ17とを用いて回路シミュレーションを行うソフトウェアである。回路シミュレータ4は、変調後ネットリスト16に記述されたパラメータ変調量20に応じてトランジスタモデルパラメータ17を修正し、修正されたトランジスタモデルパラメータを用いて回路シミュレーションを行う。回路シミュレーションの結果は、出力結果18として出力される。本実施形態では、回路シミュレータ4としてはSPICEが使用され、トランジスタモデルパラメータ17は、SPICEに対応した形式で用意される。当業者に広く知られているように、トランジスタモデルパラメータ17は、特定のMOSトランジスタの特性から抽出される。トランジスタモデルパラメータ17の抽出に使用されたMOSトランジスタのレイアウトパターンを、以下では、「SPICE抽出パターン」と呼ぶ。
【0032】
ソルバー5は、上述のストレスモデルパラメータ及び感度パラメータを抽出するために使用されるソフトウェアである。ストレスモデルパラメータ及び感度パラメータの抽出は、概略的には、以下のようにして行われる。まず、様々なレイアウトのMOSトランジスタが用意され、そのMOSトランジスタの特性が測定される。ストレスモデルパラメータの抽出に使用されたMOSトランジスタのレイアウト寸法は、テストパターンレイアウトデータ13としてソルバー5に与えられ、測定されたMOSトランジスタの特性は、テストパターン測定データ14としてソルバー5に与えられる。ソルバー5は、テストパターンレイアウトデータ13及びテストパターン測定データ14からストレスモデルパラメータと感度パラメータとを抽出し、ストレスモデルパラメータファイル15に格納する。ストレスモデルパラメータと感度パラメータの抽出は、基本的には、同一のプロセスについては一度だけ行われれば十分である。ストレスモデルパラメータ及び感度パラメータの抽出手順は、後に詳細に説明する。
【0033】
上述の回路図エディタ1、レイアウトエディタ2、LVSツール3、回路シミュレータ4、及びソルバー5は、そのうちの複数が同一のコンピュータにインストールされてもよく、また、別々のコンピュータにインストールされてもよい。また、本実施形態では、パラメータ変調量の算出にLVSツール3が使用されているが、本実施形態の回路シミュレーション技術は、様々な実装形態で実施可能である。例えば、パラメータ変調量の算出のための専門のツールが用意されることも可能である。
【0034】
以下では、まず、応力モデル式について説明し、更に、パラメータ変調量を算出するために使用される演算式について説明する。更に、ストレスモデルパラメータ及び感度パラメータの抽出について説明する。その後、各MOSトランジスタのパラメータ変調量を実際に算出する手順について説明する。
【0035】
3.応力モデル式
本実施形態の回路シミュレーション技術の特徴の一つは、パラメータ変調量の算出において使用される応力モデル式にある。発明者の検討によれば、MOSトランジスタのチャネル領域に作用する応力は、下記のような振る舞いをする:
対象のチャネル領域に作用する応力の大きさ(絶対値)は、隣接する活性領域との距離Sdが小さいほど大きくなる。応力の大きさは、隣接する活性領域との距離Sdが無限に大きい場合には一定値に収束し、距離Sdが小さくなると急激に増大する。応力の距離Sdへの依存性は、対象のチャネル領域が形成されている活性領域の幅Wdによって異なる。応力の大きさは、当該活性領域の幅Wdが小さくなると急激に増大し、幅Wdが無限に大きい場合には一定値に収束する。本実施形態では、応力モデル式が、このような振る舞いを表現するように決定されている。
【0036】
本実施形態では、応力モデル式は、基板の面内方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいる。発明者の検討によれば、MOSトランジスタのチャネル領域の特性は、基板の面内方向に作用する応力のみならず、基板の垂直方向に作用する応力を考慮することが重要である。応力モデル式が、基板の面内方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいることにより、精度が高い回路シミュレーションを実現することができる。
【0037】
以下では、応力モデル式について詳細に説明する。本実施形態では、応力モデル式は、基本パターンのMOSトランジスタのチャネル領域に作用する応力を表すように定義される。ここで、基本パターンとは、下記の要件を満足するレイアウトパターンである(図4参照):
(1)活性領域31は矩形
(2)ゲート32は、活性領域31の中央に位置している(即ち、SA=SB)
(3)活性領域31とそれにゲート長方向に隣接する活性領域(即ち、活性領域35、36)との距離PDX1、PDX2は一定で、且つ、PDX1=PDX2(=PDX)
(4)活性領域31とそれにゲート長方向に隣接する活性領域(即ち、活性領域33、34)との距離PDY1、PDY2は一定で、且つ、PDY1=PDY2(=PDY)
【0038】
後述されるように、基本パターンのMOSトランジスタについては、応力モデル式によってMOSトランジスタのチャネル領域に作用する応力を算出し、算出された応力からパラメータ変調量を算出することが可能である。一方、基本パターンに該当しないレイアウトパターンのMOSトランジスタのパラメータ変調量は、基本パターンのMOSトランジスタのパラメータ変調量の重み付け和として算出される。
【0039】
以下、基本パターンの応力モデル式の導出について説明する。
基本パターンの応力モデル式は、下記の2つの場合で異なる。
(1)SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合
(2)SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性のうちの一方のみを取り扱う場合
【0040】
MOSトランジスタ特性のLOD依存性とW依存性のうちの両方を取り扱う場合とは、回路シミュレーションのために抽出されたトランジスタモデルパラメータが、LOD依存性、W依存性を持つものとして定義されている場合をいい、両方とも取り扱わない場合とは、トランジスタモデルパラメータが、LOD依存性、W依存性のいずれも持たないものとして決定されている場合に相当する。また、MOSトランジスタ特性のLOD依存性とW依存性のうちの一方のみを取り扱う場合とは、回路シミュレーションのために抽出されたトランジスタモデルパラメータが、LOD依存性を持ちW依存性を持たないものとして決定されている場合、又は、W依存性を持ちLOD依存性を持たないものとして決定されている場合をいう。
【0041】
3−1)SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合
SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合には、純粋に活性領域とSTI絶縁膜の物理的・機械的性質を考慮することにより、応力モデル式を得ることができる(なお、後述の3−2の議論も参照されたい)。
【0042】
発明者は、まず、図5A、図5Bに示されているように、対象の活性領域41、それに隣接する活性領域42、及びSTI絶縁膜43が、ある方向に充分に長く形成されている場合について考察し、STI絶縁膜43が対象の活性領域41に作用する応力を表すモデル式を導出した。このモデル式を、以下では、1次元モデル式という。発明者は、更に、この1次元モデル式を拡張することにより、基本パターンの応力モデル式を得た。以下、1次元モデル式の導出及び基本パターンの応力モデル式への拡張について説明する。以下の説明では、応力が圧縮応力である場合を負と定義し、伸長応力である場合には正であると定義して説明を行う。
【0043】
図5A、図5Bを参照して、発明者の検討によれば、活性領域41、42及びSTI絶縁膜43が、ある方向に充分に長く形成されている場合、基板の面内方向に作用する応力σhは、圧縮応力であり、応力σhの大きさ(絶対値)は、隣接する活性領域42との距離Sdが小さいほど大きくなる。また、応力σhの大きさは、対象の活性領域41の幅Wdが小さいほど大きくなる。加えて、図6Aに示されているように、応力σhの大きさは、隣接する活性領域42との距離Sdが無限に大きい場合には一定値に収束し、距離Sdが小さくなると急激に増大する。即ち、応力σhの大きさは、距離Sdに対して単調に減少し、その微分係数dσh/dSdの大きさは、単調に減少し、且つ、距離Sdが無限に大きい場合には0に収束する。なお、応力σhは圧縮応力であり、負の値をとるから、応力σh自体としては、距離Sdに対して単調に増加し、その微分係数dσh/dSdは、正の値をとり、単調に減少し、且つ、距離Sdが無限に大きい場合には0に収束することに留意されたい。このような挙動を表す最も簡単な式の一つは、例えば、下記式である:
【数1】
ここで、ha、hb、hcは、応力σhの曲線の形状を表すパラメータである。
【0044】
応力σhの曲線の形状は、活性領域41の幅Wdによって異なる。このことを表現するためには、パラメータha、hb、hcを、幅Wdの関数として表現すればよい。ただし、パラメータha、hb、hcの関数としては、応力σhの大きさ(絶対値)が幅Wdが小さいほど単調に増加し、幅Wdが無限大である場合には、応力σhが一定値に収束するように選ばれる必要がある。本実施形態では、パラメータha、hb、hcを、式(1)と同じ形の式で表現する。即ち、:
【数2】
【0045】
まとめると、基板の面内方向に作用する応力σhは、下記の式で表現できる:
【数3】
【0046】
同様にして、基板に垂直方向に作用する応力σvを得ることができる。基板に垂直方向に作用する応力σvは、伸張応力であり、隣接する活性領域42との距離Sdが小さいほど大きくなる。また、応力σvは、対象の活性領域41の幅Wdが小さいほど大きくなる。図6Bに示されているように、応力σvの大きさ(絶対値)は、隣接する活性領域42との距離Sdが無限に大きい場合には一定値に収束し、距離Sdが小さくなると急激に増大する。即ち、応力σvの大きさは、距離Sdに対して単調に減少し、その微分係数dσv/dSdの大きさは、単調に減少して距離Sdが無限に大きい場合には0に収束する。なお、なお、応力σvは伸張応力であり、正の値をとるから、応力σv自体としては、距離Sdに対して単調に減少し、その微分係数dσv/dSdは、負の値をとり、単調に増加し、且つ、距離Sdが無限に大きい場合には0に収束することに留意されたい。また、応力σvの大きさ(絶対値)は、幅Wdが小さいほど大きくなり、幅Wdが無限大である場合には、応力σhが一定値に収束する。下記の式(3−2)は、このような要求を満足する式の一つである:
【数4】
【0047】
式(3)−1、(3)−2が、求めるべき1次元モデル式である。一次元モデル式に含まれる未定のパラメータの数は、全部で18個である。
【0048】
式(3−1)、(3−2)の1次元モデル式を拡張することにより、基本パターンの応力モデル式を得ることができる。まず、基板の面内方向に作用する応力については、一次元モデル式をゲート長方向(X方向)、ゲート幅方向(Y方向)それぞれに独立に適用することによって得ることができる。即ち、ゲート長方向に作用する応力σxは、下記式:
σx=σh(LOD、PDX), ・・・(4)−1
によって得ることができ、ゲート幅方向に作用する応力σyは、下記式:
σy=σh(W、PDY), ・・・(4)−2
によって得ることができる。ここで、σhは、式(3)−1によって定義された関数である。
【0049】
一方、基板の垂直方向に作用する応力σzは、活性領域31と活性領域35、36とを分離するSTI絶縁膜が活性領域31に対して垂直方向に作用する応力と、活性領域31と活性領域33、34とを分離するSTI絶縁膜が活性領域31に対して垂直方向に作用する応力との和であるとして算出可能である。即ち、基板の垂直方向に作用する応力σzは、下記式:
σz=σv(LOD、PDX)+σv(W,PDY), ・・・(4)−3
によって得ることができる。ここで、σvは、式(3)−2によって定義された関数である。式(4)−1〜(4)−3が求めるべき、基本パターンの応力モデル式である。
【0050】
式(4)−1〜(4)−3は、式(3)−1、式(3)−2で定義されるσh、σvで決定されるから、結局、式(4)−1〜(4)−3を決定するためには、式(3)−1、式(3)−2に含まれる18個のパラメータを決定すればよい。SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合には、これらの18個のパラメータがストレスモデルパラメータとして採用される。
【0051】
3−2) SPICEによるシミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性のうちの一方のみしか取り扱わない場合
SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性のうちの一方のみしか取り扱わない場合に留意すべきことは、ゲート長方向に作用する応力と、ゲート幅方向に作用する応力の取り扱いが異なることである。例えば、SPICEによる回路シミュレーションにおいてLOD依存性のみが考慮される場合には、抽出されたトランジスタモデルパラメータには、ゲート長方向に作用する応力がMOSトランジスタ特性に及ぼす影響が考慮されているのに対し、ゲート幅方向に作用する応力がMOSトランジスタ特性に及ぼす影響が考慮されていない。SPICEによる回路シミュレーションにおいてW依存性のみが考慮される場合についても同様である。
【0052】
このような状況に対処するためには、1次元モデル式に含まれるストレスモデルパラメータを、ゲート長方向(X方向)とゲート幅方向(Y方向)とで別々に定義すればよい。即ち、1次元モデル式が、下記式(3)−1’、(3)−2’、(3)−1”、(3)−2”として定義される:
【数5】
式(3)−1’、(3)−2’、(3)−1”、(3)−2”で定義される一次元モデル式に含まれるモデルパラメータの数は、全部で36個である。
【0053】
この場合、基本パターンの応力モデル式は、下記式で与えられる:
σx=σhx(LOD,PDX), ・・・(4)−1’
σy=σhy(W,PDY), ・・・(4)−2’
σz=σvx(LOD,PDX)+σvy(W,PDY)
・・・(4)−3’
【0054】
式(4)−1’〜(4)−3’は、式(3)−1’、(3)−2’、(3)−1”、(3)−2”で定義されるσhx、σvx、σhy、σvyで決定されるから、結局、式(4)−1〜(4)−3を決定するためには、式(3)−1’、(3)−2’、(3)−1”、(3)−2”に含まれる36個のパラメータを決定すればよい。SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の一方のみを取り扱う場合には、これらの36個のパラメータがストレスモデルパラメータとして採用される。
【0055】
4.基本パターンのMOSトランジスタのパラメータ変調量の演算式
基本パターンのMOSトランジスタのトランジスタモデルパラメータの修正量Δμ、Δνは、式(4)−1〜(4)−3で定義される応力σx、σy、σzを用いて、下記のように表現できる:
Δμ/μ0=−{πμx(L)・σx+πμy(L)・σx+πμz(L)・σz}
・・・(5)−1
Δν=−{πνx(L)・σx+πνy(L)・σx+πνz(L)・σz}
・・・(5)−2
ここで、πμx(L)、πμy(L)、πμz(L)は、それぞれ応力σx、σy、σzのΔμ/μ0への寄与の程度を表すパラメータであり、πνx(L)、πνy(L)、πνz(L)は、それぞれ応力σx、σy、σzのΔνへの寄与の程度を表すパラメータである。これらのパラメータが、上述の感度パラメータである。移動度の修正量Δμ/μ0に関する感度パラメータπμx(L)、πμy(L)、πμz(L)は、一般に言うピエゾ抵抗係数に一致することに留意されたい。感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、いずれも、ゲート長Lに依存するパラメータである。一実施形態では、πμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、異なるゲート長Lのそれぞれについて値が記述されたテーブルとして定義される。この場合、定義されるべき感度パラメータの数Nは、
N=3(X、Y、Z方向)×2(Δμ、Δν)×2(Nch、Pch)×n(Lの数)
である。
【0056】
ピエゾ抵抗係数πμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、ゲート長Lに依存する式として定義されてもよい。πμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)を定義する式は、未定のパラメータを含む式を定義し、その未定のパラメータをフィッティングにより決定することによって得ることができる。
【0057】
以上の議論から、下記の式(6)−1、(6)−2で定義される関数MULU0F、DELVT0Fは、基本パターンのMOSトランジスタの、トランジスタモデルパラメータU0、VTH0についてのパラメータ変調量を求める関数であることが理解されよう。
MULU0F(L,W,LOD,PDX,PDY)
=1+Δμ0/μ0,
=1−{πμx(L)・σx+πμy(L)・σx+πμz(L)・σz},
・・・(6)−1
DELVT0F(L,W,LOD,PDX,PDY)
=Δν,
=−{πνx(L)・σx+πνy(L)・σx+πνz(L)・σz}
・・・(6)−2
式(5−1)、(5−2)で定義されるΔμ0/μ0、Δνは、いずれも、L,W,LOD,PDX,PDYの関数であることに留意されたい。
【0058】
5.ストレスモデルパラメータ及び感度パラメータの抽出
上記の式(6)−1、(6)−2を実際に適用するためには、上述のストレスモデルパラメータと感度パラメータとを決定しなくてはならない。ストレスモデルパラメータと感度パラメータは、様々なレイアウト寸法のMOSトランジスタの特性を実測し、その実測によって得られた測定データに対してフィッティングを行うことにより決定される。
【0059】
図7は、ストレスモデルパラメータの抽出の手順を示すフローチャートである。まず、様々なテストパターンのMOSトランジスタのオン電流Ion、及び閾値電圧Vtが測定され、テストパターン測定データ14が取得される(ステップS11)。ここでテストパターンとは、上述の基本パターンの要件を満足するように定義された、様々なレイアウト寸法を有するレイアウトパターンである。テストパターンのうちの一つは、参照パターンであると定義される。参照パターンとは、上述の基本パターンの要件を満足する、特定のL、W、LOD、PDX、PDYを有するパターンである。好ましくは、SPICE抽出パターン(即ち、トランジスタモデルパラメータ17の抽出に使用されたMOSトランジスタのレイアウトパターン)と同一のレイアウトパターンが参照パターンとして定義されることが好ましい。
【0060】
続いて、参照パターン以外のテストパターンのそれぞれについて、テストパターンのMOSトランジスタのオン電流Ion及び閾値電圧Vtと参照パターンのMOSトランジスタのオン電流Ion0及び閾値電圧Vt0との差分ΔIon、ΔVtが算出される(ステップS12)。更に、差分ΔIonが、参照パターンのMOSトランジスタのオン電流Ion0によって規格化される。
【0061】
続いて、フィッティングにより、上記に列挙されたストレスモデルパラメータ及び感度パラメータが決定される(ステップS13)。ステップS13のフィッティングは、ソルバー5によって行われる。フィッティングにおいて使用される各テストパターンのレイアウト寸法は、テストパターンレイアウトデータ13に記述されてソルバー5に与えられる。
【0062】
ステップS13のフィッティングは、ΔIon/Ion0と、ΔVtが、次の式に従うものとして行われる:
ΔIon/Ion0
=−{πix(L)・σx+πiy(L)・σx+πiz(L)・σz}
・・・(8)−1
ΔVt
=−{πvx(L)・σx+πvy(L)・σx+πvz(L)・σz}
・・・(8)−2
ここで、πix(L)、πiy(L)、πiz(L)は、応力σx、σy、σzのΔIon/Ion0への寄与の程度を表す感度パラメータであり、πvx(L)、πvy(L)、πvz(L)は、応力σx、σy、σzのΔVtへの寄与の程度を表す感度パラメータである。このフィッティングにより、式(3)−1、(3)−2に含まれる18個のストレスモデルパラメータ、又は、式(3)−1’、(3)−2’、式(3)−1”、(3)−2”に含まれる36個のストレスモデルパラメータが決定され、また、感度パラメータπix(L)、πiy(L)、πiz(L)、πvx(L)、πvy(L)、πvz(L)が決定される。
【0063】
フィッティングによるストレスモデルパラメータの決定において、式(5)−1、(5)−2が使用されるのではないことに留意されたい。これは、実測されたオン電流Ion、閾値電圧Vtに直接的にフィッティングを行うことにより、得られたストレスモデルパラメータ及び感度パラメータの精度を高めるためである。
【0064】
フィッティングにおいては、式(3)−1、(3)−2に含まれる18個のストレスモデルパラメータ、又は、式(3)−1’、(3)−2’、式(3)−1”、(3)−2”に含まれる36個のストレスモデルパラメータの全てが使用される必要はない。あるストレスモデルパラメータの組で精度よくフィッティング可能な場合には、残りのストレスモデルパラメータは使用されない(即ち、0と決定される)ことも可能である。
【0065】
上述のフィッティングによって得られた感度パラメータπix(L)、πiy(L)、πiz(L)、πvx(L)、πvy(L)、πvz(L)は、式(5)−1、(5)−2において使用される感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)に変換される。この変換は、SPICEで使用されるトランジスタモデルパラメータを用いてIon、Vtの変動量とμ、νの変動量との関係を表す行列をゲート長L毎に求め、その行列の逆行列を用いて行われる。より具体的には、当該変換は、次の式によって行われる:
【数6】
式(9)による変換は、ゲート長Lのそれぞれについて行われることに留意されたい。以上により、ストレスモデルパラメータ及び感度パラメータの値が決定される。
【0066】
一実施形態では、感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、ゲート長Lのそれぞれに対する値が記述されたテーブルとしてストレスモデルパラメータファイル15に実装される。
【0067】
必要な場合、ステップS13によって得られた感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)を、フィッティングによりモデル式にモデル化するための処理が行われる(ステップS14)。この場合、感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、ゲート長Lに依存するモデル式としてストレスモデルパラメータファイル15に実装される。モデル式は、未定のパラメータを含む式を定義し、その未定のパラメータをフィッティングにより決定することによって得ることができる。πμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)を定義する式としては、例えば、下記式が使用可能である:
【数7】
この場合、フィッティングにより、下記の12個のパラメータが決定される:
haμx、haμy、haμz
hbμx、hbμy、hbμz
hcμx、hcμy、hcμz
haνx、haνy、haνz
hbνx、hbνy、hbνz
hcνx、hcνy、hcνz
【0068】
続いて、フィッティングによって得られたストレスモデルパラメータ、感度パラメータの精度が確認される(ステップS15)。詳細には、フィッティングに使用しなかったテストパターンのMOSトランジスタのレイアウト寸法(L、W、LOD、PDX、PDY)から、基本パターンの応力モデル式及び式(5)−1、(5)−2によって算出られるパラメータ変調度とMOSトランジスタの特性の実測値から算出されたパラメータ変調度が比較される。この比較結果により、ストレスモデルパラメータ及び感度パラメータが適切に決定されているか否かが判断される。
【0069】
以上の過程により、基本パターンについてパラメータ変調量を算出する関数MULU0F及びDELVT0Fが決定される。L、W、LOD、PDX、PDYを引数として関数MULU0F及びDELVT0Fが呼び出されると、式(6)−1、(6)−2で規定された演算が行われ、演算結果が返される。
【0070】
ただし、参照パターンとSPICE抽出パターンとが相違する場合には、上記の関数MULU0F及びDELVT0Fでは、正しい結果が得られない。なぜなら、SPICEにより回路シミュレーションが行われる場合には、トランジスタモデルパラメータ17の抽出に使用されたSPICE抽出パターンのMOSトランジスタに対するパラメータ変調量を算出する必要があるからである。
【0071】
そこで、参照パターンとSPICE抽出パターンとが相違する場合には、式(6)−1、(6)−2で定義される関数MULU0F及びDELVT0Fの代わりに、下記の関数MULU0F’及びDELVT0F’が、基本パターンについてパラメータ変調量を算出する関数として使用される:
(1)SPICEによる回路シミュレーションにおいてLOD依存性が取り扱われる場合
MULU0F’(L,W,LOD,PDX,PDY)=
MULU0F(L,W,LOD,PDX,PDY)
−MULU0F(L,W,LOD,PDXSPC,PDYSPC),
・・・(6)−1’
DELVT0F’(L,W,LOD,PDX,PDY)=
DELVT0F(L,W,LOD,PDX,PDY)
−DELVT0F(L,W,LOD,PDXSPC,PDYSPC)
・・・(6)−2’
【0072】
(2)SPICEによる回路シミュレーションにおいてLOD依存性が取り扱われない場合
MULU0F’(L,W,LOD,PDX,PDY)=
MULU0F(L,W,LOD,PDX,PDY)
−MULU0F(L,W,LOD,PDXSPC,PDYSPC),
・・・(6)−1”
DELVT0F’(L,W,LOD,PDX,PDY)=
DELVT0F(L,W,LOD,PDX,PDY)
−DELVT0F(L,W,LOD,PDXSPC,PDYSPC)
・・・(6)−2”
ここで、LODSPC、PDXSPC、PDYSPCは、SPICE抽出パターンにおけるLOD、PDX、PDYである。
【0073】
6.パラメータ変調量の算出
以上の議論により、基本パターンについてパラメータ変調量を算出する関数MULU0F、DELVT0F(又はMULU0F’、DELVT0F’)が定義された。しかしながら、一般のレイアウトパターンにおいては、対象MOSトランジスタの活性領域の長さや隣接する活性領域からの距離は、必ずしも一定ではない。言い換えれば、一般のレイアウトパターンは、必ずしも基本パターンに該当するとは限らない。そこで、本実施形態では、各MOSトランジスタのチャネル領域が複数のチャネル部分に分割され、チャネル部分のそれぞれについて関数MULU0F、DELVT0F(又はMULU0F’、DELVT0F’)が適用される。MOSトランジスタ全体としてのパラメータ変調量は、各チャネル部分について関数MULU0F、DELVT0F(又はMULU0F’、DELVT0F’)を適用して算出されたパラメータ変調量の重み付け和として算出される。
【0074】
図8は、本実施形態の回路シミュレーション技術について対象MOSトランジスタのパラメータ変調量を算出する手順を示すフローチャートである。
まず、図9に示されているように、対象MOSトランジスタ30のチャネル領域が複数のチャネル部分に分割される(ステップS21)。図9の例では、チャネル領域が12のチャネル部分G1〜G12に分割されている。チャネル領域は、(1)ゲート長方向における、チャネル領域から活性領域31の端までの距離、(2)対象MOSトランジスタ30の活性領域31とそれに隣接する活性領域33、34との間の距離、及び(3)対象MOSトランジスタ30の活性領域31とそれに隣接する活性領域35、36との間の距離が変化する毎に、その変化点からチャネル領域に投影された位置において分割される。
【0075】
続いて、各チャネル部分についてレイアウトデータ12から図形情報が抽出される(ステップS22)。詳細には、各チャネル部分のそれぞれについて、
(1)対象MOSトランジスタ30のゲートと活性領域31の端との間の距離SA、SB
(2)活性領域31とそれに隣接する活性領域とを分離するSTI分離膜の幅PDX1、PDX2、PDY1、PDY2
が抽出される。ここで、図10に示されているように、チャネル部分Giについて抽出されたゲートと活性領域31の端との間の距離SA、SBは、SA_Gi、SB_Giと記載する。同様に、チャネル部分Giについて抽出されたSTI分離膜の幅PDX1、PDX2、PDY1、PDY2は、PDX1_Gi、PDX2_Gi、PDY1_Gi、PDY2_Giと記載する。
【0076】
更に、下記式により、チャネル部分GiのそれぞれについてLOD1_Gi、LOD2_Giが定義される:
LOD1_Gi=2・SA_Gi+L, ・・・(11)−1
LOD2_Gi=2・SB_Gi+L. ・・・(11)−2
LOD1_Gi、LOD2_Giは、活性領域31のゲート長方向の長さLODに対応する物理量であり、ゲート長方向におけるゲートの位置の非対称性を考慮するために導入される。
【0077】
続いて、各チャネル部分Giについてのパラメータ変調量MULU0_Gi、DELVT0_Giが算出される(ステップS23):
【0078】
参照パターンとSPICE抽出パターンが同一の場合、パラメータ変調量MULU0_Gi、DELVT0_Giは、関数MULU0F、DELVT0Fを用いて、下記の式によって算出される。
【数8】
【0079】
式(12)−1、(12)−2の技術的意義は、下記の通りである:各チャネル部分Giについて関数MULU0F、DELVT0Fに代入し得るLOD、PDX、PDYの値は、それぞれ2つある。そこで、LOD、PDX、PDYの全ての組み合わせを関数MULU0F、DELVT0Fに代入して得られたパラメータ変調量の平均が、各チャネル部分Giについてのパラメータ変調量MULU0_Gi、DELVT0_Giであるとして算出される。
【0080】
参照パターンとSPICE抽出パターンが相違する場合には、下記のように、関数MULU0F、DELVT0Fの代わりに関数MULU0F’、DELVT0F’を用いて式(12)−1、2と同一の計算が行われる:
【数9】
【0081】
続いて、各チャネル部分Giについて算出されたパラメータ変調量MULU0_Gi、DELVT0_Giから対象MOSトランジスタ30のパラメータ変調量が算出される(ステップS24)。対象MOSトランジスタ30のパラメータ変調量MULU0、DELVT0は、各チャネル部分Giについて算出されたパラメータ変調量MULU0_Gi、DELVT0_Giの各チャネル部分Giの面積に応じた重み付け和として算出される:
【数10】
【0082】
各MOSトランジスタについて算出されたパラメータ変調値MULU0、DELVT0は、ネットリストに反映される(ステップS25)。即ち、算出されたパラメータ変調値MULU0、DELVT0がネットリスト11に追加され、これにより、変調後ネットリスト16が生成される。上述の通り、変調後ネットリスト16に記述されたパラメータ変調量20は、SPICE抽出パターンについて用意されたトランジスタモデルパラメータ17を修正して実際に回路シミュレーションに使用されるトランジスタモデルパラメータを算出するために使用される。
【0083】
各MOSトランジスタについて算出されたパラメータ変調値MULU0、DELVT0が、ネットリストに反映される場合、パラメータ変調値MULU0、DELVT0の大きさについてチェックが行われることが望ましい。パラメータ変調値MULU0、DELVT0の大きさ(絶対値)が過剰に大きい場合には、何らかの不具合があることが考えられるからである。変調後ネットリスト16の出力の際にパラメータ変調値MULU0、DELVT0が所定の範囲から外れている場合には、LVSツール3からワーニングが出力されることが好ましい。
【0084】
また、図2を参照して、レイアウトエディタ2は、変調後ネットリスト16を読み込む機能を有していることが望ましい。この場合、レイアウトエディタ2は、算出されたパラメータ変調値MULU0、DELVT0を、レイアウトエディタ2の画面上の、対応するMOSトランジスタの近傍に表示するようにプログラミングされていることが望ましい。パラメータ変調値MULU0、DELVT0に加えて、又は、パラメータ変調値MULU0、DELVT0の代わりに、パラメータ変調値MULU0、DELVT0から算出されたオン電流の変動量ΔIon及び閾値電圧ΔVtを表示してもよい。
【0085】
同様に、回路図エディタ1は、変調後ネットリスト16を読み込む機能を有していることが望ましい。この場合、回路図エディタ1は、算出されたパラメータ変調値MULU0、DELVT0を、回路図エディタ1の画面上の、対応するMOSトランジスタの近傍に表示するようにプログラミングされていることが望ましい。パラメータ変調値MULU0、DELVT0に加えて、又は、パラメータ変調値MULU0、DELVT0の代わりに、パラメータ変調値MULU0、DELVT0から算出されたオン電流の変動量ΔIon及び閾値電圧ΔVtを表示してもよい。
【0086】
以上には、本発明の様々な実施形態が記載されているが、本発明は、上記の実施形態に限定されて解釈してはならない。例えば、上記の実施形態では、トランジスタモデルパラメータU0とVTH0を修正するためのパラメータ変調量MULU0、DELVT0が算出されているが、同様の手法により、他のトランジスタモデルパラメータを修正するためのパラメータ変調量を算出することも可能である。多くのトランジスタモデルパラメータを応力に応じて修正することは、回路シミュレーションの精度を向上させるために好適である。
【図面の簡単な説明】
【0087】
【図1】図1は、本発明の一実施形態において、回路シミュレーションの対象となるMOSトランジスタのレイアウトパターンの例を示す平面図である。
【図2】図2は、本発明の一実施形態の回路シミュレーション技術の実装形態の一例を示すブロック図である。
【図3】図3は、本発明の一実施形態の回路シミュレーション技術におけるLVSツールの機能を説明する機能ブロック図である。
【図4】図4は、基本パターンを示す平面図である。
【図5A】図5Aは、一次元モデル式の導出に使用された素子構造を示す平面図である。
【図5B】図5Bは、一次元モデル式の導出に使用された素子構造を示す断面図である。
【図6A】図6Aは、対象の活性領域に作用する基板の面内方向の応力σhの、隣接する活性領域からの距離Sdに対する依存性、及び対象の活性領域の幅Wdに対する依存性を示すグラフである。
【図6B】図6Bは、対象の活性領域に作用する基板の垂直方向の応力σvの、隣接する活性領域からの距離Sdに対する依存性、及び対象の活性領域の幅Wdに対する依存性を示すグラフである。
【図7】図7は、一実施形態における、ストレスモデルパラメータと感度パラメータの抽出手順を示すフローチャートである。
【図8】図8は、一般のレイアウトパターンのMOSトランジスタについてパラメータ変調量を算出する手順を示すフローチャートである。
【図9】図9は、チャネル領域の分割の例を示す平面図である。
【図10】図10は、各チャネル部分について抽出される図形情報の例を示す平面図である。
【符号の説明】
【0088】
1:回路図エディタ
2:レイアウトエディタ
3:LVSツール
4:回路シミュレータ
5:ソルバー
11:ネットリスト
12:レイアウトデータ
13:テストパターンレイアウトデータ
14:テストパターン測定データ
15:ストレスモデルパラメータファイル
16:変調後ネットリスト
17:トランジスタモデルパラメータ
18:出力結果
30:MOSトランジスタ
31、33、34、35、36:活性領域
32:ゲート
41、42:活性領域
43:STI絶縁膜
【技術分野】
【0001】
本発明は、回路シミュレーション方法、回路シミュレーション装置、及び回路シミュレーション用プログラムに関し、特に、MOSトランジスタに印加される応力を考慮して回路シミュレーションを行う技術に関する。
【背景技術】
【0002】
半導体集積回路の開発においては、回路シミュレーションが重要な役割を果たしている。回路シミュレーションによって設計した半導体集積回路の動作検証を行い、当該半導体集積回路が設計仕様を満足するか確かめることにより、所望の機能や性能を有する半導体集積回路を開発することができる。
【0003】
伝統的な回路シミュレーションの手順は、概略的には、以下の通りである:まず、MOSトランジスタのレイアウト寸法(例えば、ゲート長L、ゲート幅Wその他)が様々に異なる各MOSトランジスタの特性を実測する。次に実測によって得られた測定データから、各MOSトランジスタの特性を表すトランジスタモデルパラメータを抽出する。回路シミュレーションは、そのトランジスタモデルパラメータを用いて行われる。回路シミュレータとしては、SPICE(Simulation Program with Integrated Circuit Emphasis)が標準的に使用される。この場合、SPICEの形式に即したトランジスタモデル(例えば、BSIM3(Berkley Short Channel IGFET Model 3)やBSIM4)で定義されるトランジスタモデルパラメータが抽出され、回路シミュレーションに使用される。回路シミュレーションの精度の向上は、半導体集積回路の動作検証を適切に行う上で重要である。
【0004】
近年、回路シミュレーションの精度を落とす要因の一つとして着目されているのが、MOSトランジスタに作用する応力の影響である。半導体集積回路のプロセスの微細化により、MOSトランジスタに作用する応力の影響、特に、応力によるチャネル移動度や閾値電圧の変動の影響が増大している。微細化された半導体集積回路では、MOSトランジスタに作用する応力を回路シミュレーションにおいて考慮することが望ましい。
【0005】
MOSトランジスタに作用する応力を考慮して回路シミュレーションを行う技術は、例えば、特開2004−86546号公報に開示されている。この公報に記載の技術では、概略的には、下記の手順で回路シミュレーションが行われる(段落[0050]〜[0052]等)。まず、応力のパラメータを基にパラメータ抽出を行って複数のモデルパラメータが生成される。更に、その複数のモデルパラメータのうちから、トランジスタサイズに応じて最適なモデルパラメータが選択される。選択されたモデルパラメータを用いて回路シミュレーションが行われる。素子分離用絶縁膜からの応力がMOSトランジスタの特性に与える影響が大きいことを指摘している(段落[0038]、[0039]等)。応力の指標として使用する事項としては、素子分離用絶縁膜の、活性領域のゲート長方向に位置する両側の分離幅、及び活性領域のゲート幅方向に位置する両側の分離幅が挙げられている(段落[0080])。
【0006】
また、特開2006−178907号公報は、ゲート幅方向における隣接活性領域までの距離を応力の指標として用いる技術を開示している。特開2006−178907号公報は、ゲート幅方向における隣接活性領域までの距離から補正近似式によってトランジスタモデルパラメータを補正する技術を開示している。
【0007】
更に、特開2004−327463号公報は、活性領域の長さと幅から、モデル式を用いてチャネル領域に印加される応力を算出し、算出された応力からキャリア移動度を計算し、そのキャリア移動度からドレイン電流を算出する技術を開示している。
【特許文献1】特開2004−86546号公報
【特許文献2】特開2006−178907号公報
【特許文献3】特開2004−327463号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、発明者の検討によれば、上述の3つの技術では、MOSトランジスタのチャネル領域に印加される応力を適切に考慮することができず、精度が高い回路シミュレーションを行うことができないという課題がある。
【課題を解決するための手段】
【0009】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付記されている。但し、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【0010】
一の観点において、本発明の回路シミュレーション方法は、図形情報生成手段(3)と、パラメータ変調量計算手段(3)と、回路シミュレーション手段(4)とを備える回路シミュレーション装置によって回路シミュレーションを行う方法である。当該回路シミュレーション方法は、
(a)前記図形情報生成手段(3)が、対象MOSトランジスタ(30)のレイアウト寸法を示す図形情報(19)を生成するステップと、
(b)前記パラメータ変調量計算手段(3)が、前記図形情報(19)に基づいてパラメータ変調量(20)を計算するステップと、
(c)前記回路シミュレーション手段(4)が、与えられたトランジスタモデルパラメータ(17)を前記パラメータ変調量(20)によって修正し、修正されたトランジスタモデルパラメータ(17)を用いて前記対象MOSトランジスタ(30)を含む回路の回路シミュレーションを行うステップ
とを具備している。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われる。前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定されている。
【0011】
他の観点において、本発明の回路シミュレーション装置は、対象MOSトランジスタ(30)のレイアウト寸法を示す図形情報(19)を生成する図形情報生成手段(3)と、前記図形情報(19)に基づいてパラメータ変調量(20)を計算するパラメータ変調量計算手段(3)と、与えられたトランジスタモデルパラメータ(17)を前記パラメータ変調量(20)によって修正し、修正されたトランジスタモデルパラメータを用いて前記対象MOSトランジスタ(30)を含む回路の回路シミュレーションを行う回路シミュレーション手段(4)とを具備する。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われる。前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定されている。
【0012】
更に他の観点において、本発明のプログラムは、
(a)対象MOSトランジスタ(30)のレイアウト寸法を示す図形情報(19)を生成するステップと、
(b)回路シミュレーションのために回路シミュレータに与えられるトランジスタモデルパラメータの修正量を示すパラメータ変調量(20)を前記図形情報(19)に基づいて計算するステップとをコンピュータに実行させるプログラムである。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定されている。
【発明の効果】
【0013】
本発明によれば、MOSトランジスタのチャネル領域に印加される応力を適切に考慮し、精度が高い回路シミュレーションを行うことができる。
【発明を実施するための最良の形態】
【0014】
1.本実施形態の回路シミュレーション技術の概略
以下では、まず、本発明の一実施形態に係る回路シミュレーション技術の概略について、図1を参照しながら説明する。
【0015】
図1は、MOSトランジスタのレイアウトの一例を示す図である。図1において、符号30は、回路シミュレーションの対象のMOSトランジスタを示している。また、符号31は、MOSトランジスタ30の活性領域を示しており、符号32は、MOSトランジスタ30のゲートを示している。ゲート32は、活性領域31を横断するように設けられている。活性領域31のうち、ゲート32の直下に位置する部分が、MOSトランジスタ30のチャネル領域として機能する。活性領域31を取り囲むように、活性領域33〜36が設けられている。活性領域33、34は、活性領域31にゲート幅方向に隣接する活性領域であり、活性領域35、36は、活性領域31にゲート長方向に隣接する活性領域である。活性領域31と活性領域33〜36とは、STI(shallow trench isolation)絶縁膜によって分離されている。図1において、記号LはMOSトランジスタ30のゲート長を示しており、記号WはMOSトランジスタ30のゲート幅を示しており、更に、記号LODは活性領域31のゲート長方向における長さを示している。また、記号PDX1、PDX2は、それぞれ、活性領域31からそれにゲート長方向に隣接する活性領域(即ち、活性領域35、36)までの距離を示しており、記号PDY1、PDY2は、活性領域31からそれにゲート幅方向に隣接する活性領域(即ち、活性領域33、34)までの距離を示している。
【0016】
本実施形態の回路シミュレーション技術は、概略的には、下記の通りである。まず、各MOSトランジスタのレイアウト寸法(即ち、L、W、LOD、PDX1、PDX2、PDY1、及びPDY2)に基づいてパラメータ変調量が算出される。ここで、パラメータ変調量とは、回路シミュレーションで使用されるトランジスタモデルパラメータを修正する場合において、その修正量を表す数値である。パラメータ変調量の算出に使用される演算式には、MOSトランジスタの活性領域に作用する応力を表す応力モデル式が含まれており、従って、パラメータ変調量は、活性領域に作用する応力に応じて算出されることになる。算出されたパラメータ変調量を用いてトランジスタモデルパラメータが修正され、修正されたトランジスタモデルパラメータを用いて回路シミュレーションが行われる。
【0017】
例えば、SPICEで使用されるトランジスタモデルのトランジスタモデルパラメータU0、VTH0を応力に応じて修正する場合について具体的に説明する。当業者に広く知られているように、U0は、チャネル領域における移動度に対応するパラメータであり、VTH0は、MOSトランジスタの閾値電圧に対応するパラメータである。この場合、パラメータ変調量とは、修正量Δμ、Δν、又は、これらに1対1に対応する数値を意味している。ここで、Δμ、Δνは、トランジスタモデルパラメータU0、VTH0の修正後の値をμ、νとした場合に
Δμ=μ−U0,
Δν=ν−VTH0,
で定義される数値である。「U0」、「VTH0」は、あくまでトランジスタモデルパラメータであり、実測によって得られるチャネル領域の移動度や、MOSトランジスタの閾値電圧とは異なり得ることに留意されたい。電気特性としてのチャネル領域の移動度及び閾値電圧Vtとの混同を避けるため、本明細書では、トランジスタモデルパラメータの一つとしての「U0」は、μ0と記載し、トランジスタモデルパラメータの一つとしての「VTH0」は、ν0と記載する。このような表記によれば、修正量Δμ、Δνは、
Δμ=μ−μ0,
Δν=ν−ν0,
として定義されることになる。
【0018】
本実施形態では、トランジスタモデルパラメータμ0(U0)のパラメータ変調量MULU0としては、修正量Δμではなく、下記式で定義される値が使用される:
MULU0=1+Δμ/μ0.
一方、トランジスタモデルパラメータν0(VTH0)のパラメータ変調量DELVT0としては、修正量Δνがそのまま使用される。即ち、
DELVT0=Δν,
である。
【0019】
算出されたパラメータ変調量MULU0、DELVT0は、SPICEに与えられる。SPICEでは、パラメータ変調量MULU0、DELVT0だけトランジスタモデルパラメータU0、VTH0が修正され、修正後のトランジスタモデルパラメータを用いて回路シミュレーションが行われる。
【0020】
以下では、SPICEを用いて回路シミュレーションを行い、且つ、トランジスタモデルパラメータU0、VTH0を応力に応じて修正する場合を例に挙げて、本実施形態の回路シミュレーション技術を詳細に説明する。ただし、他のトランジスタモデルパラメータを応力に応じて修正することも可能であることに留意されたい。
【0021】
2.回路シミュレーションの実装
図2は、本実施形態の回路シミュレーション技術の実装形態の一例を示す図である。本実施形態では、回路図エディタ1、レイアウトエディタ2、LVS(Layout Versus Schematic)ツール3、回路シミュレータ4、及びソルバー5によって、回路設計及び回路シミュレーションが行われる。
【0022】
回路図エディタ1は、ネットリスト11を生成するために使用されるソフトウェアである。回路図エディタ1によって生成されたネットリスト11は、適宜の記憶装置に保存されてレイアウトエディタ2に引き渡される。本実施形態では、ネットリスト11は、SPICEに対応した形で生成される。
【0023】
レイアウトエディタ2は、ネットリスト11から回路のレイアウトを示すレイアウトデータ12を生成するために使用されるソフトウェアである。生成されたレイアウトデータ12は、適宜の記憶装置に保存されてLVSツール3に引き渡される。
【0024】
LVSツール3は、レイアウトデータ12から抽出されたネットリストと回路図エディタ1によって生成されたネットリスト11とを比較して、両者が一致しているかどうかを調べ、不一致箇所があれば、レイアウトデータ12を修正するツールである。
【0025】
本実施形態では、LVSツール3は、レイアウトデータ12から各MOSトランジスタのパラメータ変調量を算出するためにも使用される。パラメータ変調量の算出は、必要な演算式をLVSツール3のルールファイルに記述することによって行われる。
【0026】
図3は、LVSツール3がパラメータ変調量を算出する手順を示す機能ブロック図である。LVSツール3は、レイアウトデータ12から各MOSトランジスタのレイアウト寸法(即ち、L、W、LOD、PDX1、PDX2、PDY1、及びPDY2)を抽出し、抽出したレイアウト寸法を図形情報19として記憶装置に格納する(ステップS01)。
【0027】
更にLVSツール3は、図形情報19に記述されたレイアウト寸法からパラメータ変調量を算出する(ステップS02)。本実施形態では、トランジスタモデルパラメータU0、VTH0のパラメータ変調量MULU0、及びDELVT0が算出される。図3では、パラメータ変調量が、符号20としてまとめて表記されている。
【0028】
パラメータ変調量20の算出に使用される演算式には、MOSトランジスタの活性領域に作用する応力を表す応力モデル式と、パラメータ変調量を算出する関数式とが含まれている。LVSツール3のルールファイルには、この応力モデル式と関数式が記述されている。LVSツール3のルールファイルに記述された応力モデル式には、パラメータが未定のまま残されている。このパラメータは、実際に適用される応力モデル式を最終的に決定するためのパラメータであり、以下において「ストレスモデルパラメータ」と呼ばれる。また、パラメータ変調量を算出する関数式にも、それに含まれるパラメータが未定のまま残されている。このパラメータは、応力がパラメータ変調量に寄与する程度を表しており、以下では、「感度パラメータ」と呼ばれる。ストレスモデルパラメータと感度パラメータとを適切に決定することは、MOSトランジスタのチャネル領域に作用する応力を精度よく算出し、更に、応力がパラメータ変調量に及ぼす影響を的確に考慮するために重要である。ストレスモデルパラメータと感度パラメータについては、後に詳細に説明する。
【0029】
応力モデル式とパラメータ変調量を算出する関数式を使用する際には、ストレスモデルパラメータファイル15が参照される。ストレスモデルパラメータファイル15には、予めソルバー5によって抽出されたストレスモデルパラメータと感度パラメータとが記述されている。ストレスモデルパラメータファイル15に記述されたストレスモデルパラメータと感度パラメータとによって実際に適用される応力モデル式及び関数式を決定した後、その応力モデル式及び関数式を含む様々な演算式を用いてパラメータ変調量20が算出される。
【0030】
更に、LVSツール3は、算出されたパラメータ変調量20をネットリスト11に追加して変調後ネットリスト16を生成する(ステップS03)。生成された変調後ネットリスト16は、適宜の記憶装置に記憶される。
【0031】
図2を再度に参照して、回路シミュレータ4は、LVSツール3によって生成された変調後ネットリスト16と、事前に抽出されたトランジスタモデルパラメータ17とを用いて回路シミュレーションを行うソフトウェアである。回路シミュレータ4は、変調後ネットリスト16に記述されたパラメータ変調量20に応じてトランジスタモデルパラメータ17を修正し、修正されたトランジスタモデルパラメータを用いて回路シミュレーションを行う。回路シミュレーションの結果は、出力結果18として出力される。本実施形態では、回路シミュレータ4としてはSPICEが使用され、トランジスタモデルパラメータ17は、SPICEに対応した形式で用意される。当業者に広く知られているように、トランジスタモデルパラメータ17は、特定のMOSトランジスタの特性から抽出される。トランジスタモデルパラメータ17の抽出に使用されたMOSトランジスタのレイアウトパターンを、以下では、「SPICE抽出パターン」と呼ぶ。
【0032】
ソルバー5は、上述のストレスモデルパラメータ及び感度パラメータを抽出するために使用されるソフトウェアである。ストレスモデルパラメータ及び感度パラメータの抽出は、概略的には、以下のようにして行われる。まず、様々なレイアウトのMOSトランジスタが用意され、そのMOSトランジスタの特性が測定される。ストレスモデルパラメータの抽出に使用されたMOSトランジスタのレイアウト寸法は、テストパターンレイアウトデータ13としてソルバー5に与えられ、測定されたMOSトランジスタの特性は、テストパターン測定データ14としてソルバー5に与えられる。ソルバー5は、テストパターンレイアウトデータ13及びテストパターン測定データ14からストレスモデルパラメータと感度パラメータとを抽出し、ストレスモデルパラメータファイル15に格納する。ストレスモデルパラメータと感度パラメータの抽出は、基本的には、同一のプロセスについては一度だけ行われれば十分である。ストレスモデルパラメータ及び感度パラメータの抽出手順は、後に詳細に説明する。
【0033】
上述の回路図エディタ1、レイアウトエディタ2、LVSツール3、回路シミュレータ4、及びソルバー5は、そのうちの複数が同一のコンピュータにインストールされてもよく、また、別々のコンピュータにインストールされてもよい。また、本実施形態では、パラメータ変調量の算出にLVSツール3が使用されているが、本実施形態の回路シミュレーション技術は、様々な実装形態で実施可能である。例えば、パラメータ変調量の算出のための専門のツールが用意されることも可能である。
【0034】
以下では、まず、応力モデル式について説明し、更に、パラメータ変調量を算出するために使用される演算式について説明する。更に、ストレスモデルパラメータ及び感度パラメータの抽出について説明する。その後、各MOSトランジスタのパラメータ変調量を実際に算出する手順について説明する。
【0035】
3.応力モデル式
本実施形態の回路シミュレーション技術の特徴の一つは、パラメータ変調量の算出において使用される応力モデル式にある。発明者の検討によれば、MOSトランジスタのチャネル領域に作用する応力は、下記のような振る舞いをする:
対象のチャネル領域に作用する応力の大きさ(絶対値)は、隣接する活性領域との距離Sdが小さいほど大きくなる。応力の大きさは、隣接する活性領域との距離Sdが無限に大きい場合には一定値に収束し、距離Sdが小さくなると急激に増大する。応力の距離Sdへの依存性は、対象のチャネル領域が形成されている活性領域の幅Wdによって異なる。応力の大きさは、当該活性領域の幅Wdが小さくなると急激に増大し、幅Wdが無限に大きい場合には一定値に収束する。本実施形態では、応力モデル式が、このような振る舞いを表現するように決定されている。
【0036】
本実施形態では、応力モデル式は、基板の面内方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいる。発明者の検討によれば、MOSトランジスタのチャネル領域の特性は、基板の面内方向に作用する応力のみならず、基板の垂直方向に作用する応力を考慮することが重要である。応力モデル式が、基板の面内方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいることにより、精度が高い回路シミュレーションを実現することができる。
【0037】
以下では、応力モデル式について詳細に説明する。本実施形態では、応力モデル式は、基本パターンのMOSトランジスタのチャネル領域に作用する応力を表すように定義される。ここで、基本パターンとは、下記の要件を満足するレイアウトパターンである(図4参照):
(1)活性領域31は矩形
(2)ゲート32は、活性領域31の中央に位置している(即ち、SA=SB)
(3)活性領域31とそれにゲート長方向に隣接する活性領域(即ち、活性領域35、36)との距離PDX1、PDX2は一定で、且つ、PDX1=PDX2(=PDX)
(4)活性領域31とそれにゲート長方向に隣接する活性領域(即ち、活性領域33、34)との距離PDY1、PDY2は一定で、且つ、PDY1=PDY2(=PDY)
【0038】
後述されるように、基本パターンのMOSトランジスタについては、応力モデル式によってMOSトランジスタのチャネル領域に作用する応力を算出し、算出された応力からパラメータ変調量を算出することが可能である。一方、基本パターンに該当しないレイアウトパターンのMOSトランジスタのパラメータ変調量は、基本パターンのMOSトランジスタのパラメータ変調量の重み付け和として算出される。
【0039】
以下、基本パターンの応力モデル式の導出について説明する。
基本パターンの応力モデル式は、下記の2つの場合で異なる。
(1)SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合
(2)SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性のうちの一方のみを取り扱う場合
【0040】
MOSトランジスタ特性のLOD依存性とW依存性のうちの両方を取り扱う場合とは、回路シミュレーションのために抽出されたトランジスタモデルパラメータが、LOD依存性、W依存性を持つものとして定義されている場合をいい、両方とも取り扱わない場合とは、トランジスタモデルパラメータが、LOD依存性、W依存性のいずれも持たないものとして決定されている場合に相当する。また、MOSトランジスタ特性のLOD依存性とW依存性のうちの一方のみを取り扱う場合とは、回路シミュレーションのために抽出されたトランジスタモデルパラメータが、LOD依存性を持ちW依存性を持たないものとして決定されている場合、又は、W依存性を持ちLOD依存性を持たないものとして決定されている場合をいう。
【0041】
3−1)SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合
SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合には、純粋に活性領域とSTI絶縁膜の物理的・機械的性質を考慮することにより、応力モデル式を得ることができる(なお、後述の3−2の議論も参照されたい)。
【0042】
発明者は、まず、図5A、図5Bに示されているように、対象の活性領域41、それに隣接する活性領域42、及びSTI絶縁膜43が、ある方向に充分に長く形成されている場合について考察し、STI絶縁膜43が対象の活性領域41に作用する応力を表すモデル式を導出した。このモデル式を、以下では、1次元モデル式という。発明者は、更に、この1次元モデル式を拡張することにより、基本パターンの応力モデル式を得た。以下、1次元モデル式の導出及び基本パターンの応力モデル式への拡張について説明する。以下の説明では、応力が圧縮応力である場合を負と定義し、伸長応力である場合には正であると定義して説明を行う。
【0043】
図5A、図5Bを参照して、発明者の検討によれば、活性領域41、42及びSTI絶縁膜43が、ある方向に充分に長く形成されている場合、基板の面内方向に作用する応力σhは、圧縮応力であり、応力σhの大きさ(絶対値)は、隣接する活性領域42との距離Sdが小さいほど大きくなる。また、応力σhの大きさは、対象の活性領域41の幅Wdが小さいほど大きくなる。加えて、図6Aに示されているように、応力σhの大きさは、隣接する活性領域42との距離Sdが無限に大きい場合には一定値に収束し、距離Sdが小さくなると急激に増大する。即ち、応力σhの大きさは、距離Sdに対して単調に減少し、その微分係数dσh/dSdの大きさは、単調に減少し、且つ、距離Sdが無限に大きい場合には0に収束する。なお、応力σhは圧縮応力であり、負の値をとるから、応力σh自体としては、距離Sdに対して単調に増加し、その微分係数dσh/dSdは、正の値をとり、単調に減少し、且つ、距離Sdが無限に大きい場合には0に収束することに留意されたい。このような挙動を表す最も簡単な式の一つは、例えば、下記式である:
【数1】
ここで、ha、hb、hcは、応力σhの曲線の形状を表すパラメータである。
【0044】
応力σhの曲線の形状は、活性領域41の幅Wdによって異なる。このことを表現するためには、パラメータha、hb、hcを、幅Wdの関数として表現すればよい。ただし、パラメータha、hb、hcの関数としては、応力σhの大きさ(絶対値)が幅Wdが小さいほど単調に増加し、幅Wdが無限大である場合には、応力σhが一定値に収束するように選ばれる必要がある。本実施形態では、パラメータha、hb、hcを、式(1)と同じ形の式で表現する。即ち、:
【数2】
【0045】
まとめると、基板の面内方向に作用する応力σhは、下記の式で表現できる:
【数3】
【0046】
同様にして、基板に垂直方向に作用する応力σvを得ることができる。基板に垂直方向に作用する応力σvは、伸張応力であり、隣接する活性領域42との距離Sdが小さいほど大きくなる。また、応力σvは、対象の活性領域41の幅Wdが小さいほど大きくなる。図6Bに示されているように、応力σvの大きさ(絶対値)は、隣接する活性領域42との距離Sdが無限に大きい場合には一定値に収束し、距離Sdが小さくなると急激に増大する。即ち、応力σvの大きさは、距離Sdに対して単調に減少し、その微分係数dσv/dSdの大きさは、単調に減少して距離Sdが無限に大きい場合には0に収束する。なお、なお、応力σvは伸張応力であり、正の値をとるから、応力σv自体としては、距離Sdに対して単調に減少し、その微分係数dσv/dSdは、負の値をとり、単調に増加し、且つ、距離Sdが無限に大きい場合には0に収束することに留意されたい。また、応力σvの大きさ(絶対値)は、幅Wdが小さいほど大きくなり、幅Wdが無限大である場合には、応力σhが一定値に収束する。下記の式(3−2)は、このような要求を満足する式の一つである:
【数4】
【0047】
式(3)−1、(3)−2が、求めるべき1次元モデル式である。一次元モデル式に含まれる未定のパラメータの数は、全部で18個である。
【0048】
式(3−1)、(3−2)の1次元モデル式を拡張することにより、基本パターンの応力モデル式を得ることができる。まず、基板の面内方向に作用する応力については、一次元モデル式をゲート長方向(X方向)、ゲート幅方向(Y方向)それぞれに独立に適用することによって得ることができる。即ち、ゲート長方向に作用する応力σxは、下記式:
σx=σh(LOD、PDX), ・・・(4)−1
によって得ることができ、ゲート幅方向に作用する応力σyは、下記式:
σy=σh(W、PDY), ・・・(4)−2
によって得ることができる。ここで、σhは、式(3)−1によって定義された関数である。
【0049】
一方、基板の垂直方向に作用する応力σzは、活性領域31と活性領域35、36とを分離するSTI絶縁膜が活性領域31に対して垂直方向に作用する応力と、活性領域31と活性領域33、34とを分離するSTI絶縁膜が活性領域31に対して垂直方向に作用する応力との和であるとして算出可能である。即ち、基板の垂直方向に作用する応力σzは、下記式:
σz=σv(LOD、PDX)+σv(W,PDY), ・・・(4)−3
によって得ることができる。ここで、σvは、式(3)−2によって定義された関数である。式(4)−1〜(4)−3が求めるべき、基本パターンの応力モデル式である。
【0050】
式(4)−1〜(4)−3は、式(3)−1、式(3)−2で定義されるσh、σvで決定されるから、結局、式(4)−1〜(4)−3を決定するためには、式(3)−1、式(3)−2に含まれる18個のパラメータを決定すればよい。SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合には、これらの18個のパラメータがストレスモデルパラメータとして採用される。
【0051】
3−2) SPICEによるシミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性のうちの一方のみしか取り扱わない場合
SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性のうちの一方のみしか取り扱わない場合に留意すべきことは、ゲート長方向に作用する応力と、ゲート幅方向に作用する応力の取り扱いが異なることである。例えば、SPICEによる回路シミュレーションにおいてLOD依存性のみが考慮される場合には、抽出されたトランジスタモデルパラメータには、ゲート長方向に作用する応力がMOSトランジスタ特性に及ぼす影響が考慮されているのに対し、ゲート幅方向に作用する応力がMOSトランジスタ特性に及ぼす影響が考慮されていない。SPICEによる回路シミュレーションにおいてW依存性のみが考慮される場合についても同様である。
【0052】
このような状況に対処するためには、1次元モデル式に含まれるストレスモデルパラメータを、ゲート長方向(X方向)とゲート幅方向(Y方向)とで別々に定義すればよい。即ち、1次元モデル式が、下記式(3)−1’、(3)−2’、(3)−1”、(3)−2”として定義される:
【数5】
式(3)−1’、(3)−2’、(3)−1”、(3)−2”で定義される一次元モデル式に含まれるモデルパラメータの数は、全部で36個である。
【0053】
この場合、基本パターンの応力モデル式は、下記式で与えられる:
σx=σhx(LOD,PDX), ・・・(4)−1’
σy=σhy(W,PDY), ・・・(4)−2’
σz=σvx(LOD,PDX)+σvy(W,PDY)
・・・(4)−3’
【0054】
式(4)−1’〜(4)−3’は、式(3)−1’、(3)−2’、(3)−1”、(3)−2”で定義されるσhx、σvx、σhy、σvyで決定されるから、結局、式(4)−1〜(4)−3を決定するためには、式(3)−1’、(3)−2’、(3)−1”、(3)−2”に含まれる36個のパラメータを決定すればよい。SPICEによる回路シミュレーションにおいて、MOSトランジスタ特性のLOD依存性とW依存性の一方のみを取り扱う場合には、これらの36個のパラメータがストレスモデルパラメータとして採用される。
【0055】
4.基本パターンのMOSトランジスタのパラメータ変調量の演算式
基本パターンのMOSトランジスタのトランジスタモデルパラメータの修正量Δμ、Δνは、式(4)−1〜(4)−3で定義される応力σx、σy、σzを用いて、下記のように表現できる:
Δμ/μ0=−{πμx(L)・σx+πμy(L)・σx+πμz(L)・σz}
・・・(5)−1
Δν=−{πνx(L)・σx+πνy(L)・σx+πνz(L)・σz}
・・・(5)−2
ここで、πμx(L)、πμy(L)、πμz(L)は、それぞれ応力σx、σy、σzのΔμ/μ0への寄与の程度を表すパラメータであり、πνx(L)、πνy(L)、πνz(L)は、それぞれ応力σx、σy、σzのΔνへの寄与の程度を表すパラメータである。これらのパラメータが、上述の感度パラメータである。移動度の修正量Δμ/μ0に関する感度パラメータπμx(L)、πμy(L)、πμz(L)は、一般に言うピエゾ抵抗係数に一致することに留意されたい。感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、いずれも、ゲート長Lに依存するパラメータである。一実施形態では、πμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、異なるゲート長Lのそれぞれについて値が記述されたテーブルとして定義される。この場合、定義されるべき感度パラメータの数Nは、
N=3(X、Y、Z方向)×2(Δμ、Δν)×2(Nch、Pch)×n(Lの数)
である。
【0056】
ピエゾ抵抗係数πμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、ゲート長Lに依存する式として定義されてもよい。πμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)を定義する式は、未定のパラメータを含む式を定義し、その未定のパラメータをフィッティングにより決定することによって得ることができる。
【0057】
以上の議論から、下記の式(6)−1、(6)−2で定義される関数MULU0F、DELVT0Fは、基本パターンのMOSトランジスタの、トランジスタモデルパラメータU0、VTH0についてのパラメータ変調量を求める関数であることが理解されよう。
MULU0F(L,W,LOD,PDX,PDY)
=1+Δμ0/μ0,
=1−{πμx(L)・σx+πμy(L)・σx+πμz(L)・σz},
・・・(6)−1
DELVT0F(L,W,LOD,PDX,PDY)
=Δν,
=−{πνx(L)・σx+πνy(L)・σx+πνz(L)・σz}
・・・(6)−2
式(5−1)、(5−2)で定義されるΔμ0/μ0、Δνは、いずれも、L,W,LOD,PDX,PDYの関数であることに留意されたい。
【0058】
5.ストレスモデルパラメータ及び感度パラメータの抽出
上記の式(6)−1、(6)−2を実際に適用するためには、上述のストレスモデルパラメータと感度パラメータとを決定しなくてはならない。ストレスモデルパラメータと感度パラメータは、様々なレイアウト寸法のMOSトランジスタの特性を実測し、その実測によって得られた測定データに対してフィッティングを行うことにより決定される。
【0059】
図7は、ストレスモデルパラメータの抽出の手順を示すフローチャートである。まず、様々なテストパターンのMOSトランジスタのオン電流Ion、及び閾値電圧Vtが測定され、テストパターン測定データ14が取得される(ステップS11)。ここでテストパターンとは、上述の基本パターンの要件を満足するように定義された、様々なレイアウト寸法を有するレイアウトパターンである。テストパターンのうちの一つは、参照パターンであると定義される。参照パターンとは、上述の基本パターンの要件を満足する、特定のL、W、LOD、PDX、PDYを有するパターンである。好ましくは、SPICE抽出パターン(即ち、トランジスタモデルパラメータ17の抽出に使用されたMOSトランジスタのレイアウトパターン)と同一のレイアウトパターンが参照パターンとして定義されることが好ましい。
【0060】
続いて、参照パターン以外のテストパターンのそれぞれについて、テストパターンのMOSトランジスタのオン電流Ion及び閾値電圧Vtと参照パターンのMOSトランジスタのオン電流Ion0及び閾値電圧Vt0との差分ΔIon、ΔVtが算出される(ステップS12)。更に、差分ΔIonが、参照パターンのMOSトランジスタのオン電流Ion0によって規格化される。
【0061】
続いて、フィッティングにより、上記に列挙されたストレスモデルパラメータ及び感度パラメータが決定される(ステップS13)。ステップS13のフィッティングは、ソルバー5によって行われる。フィッティングにおいて使用される各テストパターンのレイアウト寸法は、テストパターンレイアウトデータ13に記述されてソルバー5に与えられる。
【0062】
ステップS13のフィッティングは、ΔIon/Ion0と、ΔVtが、次の式に従うものとして行われる:
ΔIon/Ion0
=−{πix(L)・σx+πiy(L)・σx+πiz(L)・σz}
・・・(8)−1
ΔVt
=−{πvx(L)・σx+πvy(L)・σx+πvz(L)・σz}
・・・(8)−2
ここで、πix(L)、πiy(L)、πiz(L)は、応力σx、σy、σzのΔIon/Ion0への寄与の程度を表す感度パラメータであり、πvx(L)、πvy(L)、πvz(L)は、応力σx、σy、σzのΔVtへの寄与の程度を表す感度パラメータである。このフィッティングにより、式(3)−1、(3)−2に含まれる18個のストレスモデルパラメータ、又は、式(3)−1’、(3)−2’、式(3)−1”、(3)−2”に含まれる36個のストレスモデルパラメータが決定され、また、感度パラメータπix(L)、πiy(L)、πiz(L)、πvx(L)、πvy(L)、πvz(L)が決定される。
【0063】
フィッティングによるストレスモデルパラメータの決定において、式(5)−1、(5)−2が使用されるのではないことに留意されたい。これは、実測されたオン電流Ion、閾値電圧Vtに直接的にフィッティングを行うことにより、得られたストレスモデルパラメータ及び感度パラメータの精度を高めるためである。
【0064】
フィッティングにおいては、式(3)−1、(3)−2に含まれる18個のストレスモデルパラメータ、又は、式(3)−1’、(3)−2’、式(3)−1”、(3)−2”に含まれる36個のストレスモデルパラメータの全てが使用される必要はない。あるストレスモデルパラメータの組で精度よくフィッティング可能な場合には、残りのストレスモデルパラメータは使用されない(即ち、0と決定される)ことも可能である。
【0065】
上述のフィッティングによって得られた感度パラメータπix(L)、πiy(L)、πiz(L)、πvx(L)、πvy(L)、πvz(L)は、式(5)−1、(5)−2において使用される感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)に変換される。この変換は、SPICEで使用されるトランジスタモデルパラメータを用いてIon、Vtの変動量とμ、νの変動量との関係を表す行列をゲート長L毎に求め、その行列の逆行列を用いて行われる。より具体的には、当該変換は、次の式によって行われる:
【数6】
式(9)による変換は、ゲート長Lのそれぞれについて行われることに留意されたい。以上により、ストレスモデルパラメータ及び感度パラメータの値が決定される。
【0066】
一実施形態では、感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、ゲート長Lのそれぞれに対する値が記述されたテーブルとしてストレスモデルパラメータファイル15に実装される。
【0067】
必要な場合、ステップS13によって得られた感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)を、フィッティングによりモデル式にモデル化するための処理が行われる(ステップS14)。この場合、感度パラメータπμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)は、ゲート長Lに依存するモデル式としてストレスモデルパラメータファイル15に実装される。モデル式は、未定のパラメータを含む式を定義し、その未定のパラメータをフィッティングにより決定することによって得ることができる。πμx(L)、πμy(L)、πμz(L)、πνx(L)、πνy(L)、πνz(L)を定義する式としては、例えば、下記式が使用可能である:
【数7】
この場合、フィッティングにより、下記の12個のパラメータが決定される:
haμx、haμy、haμz
hbμx、hbμy、hbμz
hcμx、hcμy、hcμz
haνx、haνy、haνz
hbνx、hbνy、hbνz
hcνx、hcνy、hcνz
【0068】
続いて、フィッティングによって得られたストレスモデルパラメータ、感度パラメータの精度が確認される(ステップS15)。詳細には、フィッティングに使用しなかったテストパターンのMOSトランジスタのレイアウト寸法(L、W、LOD、PDX、PDY)から、基本パターンの応力モデル式及び式(5)−1、(5)−2によって算出られるパラメータ変調度とMOSトランジスタの特性の実測値から算出されたパラメータ変調度が比較される。この比較結果により、ストレスモデルパラメータ及び感度パラメータが適切に決定されているか否かが判断される。
【0069】
以上の過程により、基本パターンについてパラメータ変調量を算出する関数MULU0F及びDELVT0Fが決定される。L、W、LOD、PDX、PDYを引数として関数MULU0F及びDELVT0Fが呼び出されると、式(6)−1、(6)−2で規定された演算が行われ、演算結果が返される。
【0070】
ただし、参照パターンとSPICE抽出パターンとが相違する場合には、上記の関数MULU0F及びDELVT0Fでは、正しい結果が得られない。なぜなら、SPICEにより回路シミュレーションが行われる場合には、トランジスタモデルパラメータ17の抽出に使用されたSPICE抽出パターンのMOSトランジスタに対するパラメータ変調量を算出する必要があるからである。
【0071】
そこで、参照パターンとSPICE抽出パターンとが相違する場合には、式(6)−1、(6)−2で定義される関数MULU0F及びDELVT0Fの代わりに、下記の関数MULU0F’及びDELVT0F’が、基本パターンについてパラメータ変調量を算出する関数として使用される:
(1)SPICEによる回路シミュレーションにおいてLOD依存性が取り扱われる場合
MULU0F’(L,W,LOD,PDX,PDY)=
MULU0F(L,W,LOD,PDX,PDY)
−MULU0F(L,W,LOD,PDXSPC,PDYSPC),
・・・(6)−1’
DELVT0F’(L,W,LOD,PDX,PDY)=
DELVT0F(L,W,LOD,PDX,PDY)
−DELVT0F(L,W,LOD,PDXSPC,PDYSPC)
・・・(6)−2’
【0072】
(2)SPICEによる回路シミュレーションにおいてLOD依存性が取り扱われない場合
MULU0F’(L,W,LOD,PDX,PDY)=
MULU0F(L,W,LOD,PDX,PDY)
−MULU0F(L,W,LOD,PDXSPC,PDYSPC),
・・・(6)−1”
DELVT0F’(L,W,LOD,PDX,PDY)=
DELVT0F(L,W,LOD,PDX,PDY)
−DELVT0F(L,W,LOD,PDXSPC,PDYSPC)
・・・(6)−2”
ここで、LODSPC、PDXSPC、PDYSPCは、SPICE抽出パターンにおけるLOD、PDX、PDYである。
【0073】
6.パラメータ変調量の算出
以上の議論により、基本パターンについてパラメータ変調量を算出する関数MULU0F、DELVT0F(又はMULU0F’、DELVT0F’)が定義された。しかしながら、一般のレイアウトパターンにおいては、対象MOSトランジスタの活性領域の長さや隣接する活性領域からの距離は、必ずしも一定ではない。言い換えれば、一般のレイアウトパターンは、必ずしも基本パターンに該当するとは限らない。そこで、本実施形態では、各MOSトランジスタのチャネル領域が複数のチャネル部分に分割され、チャネル部分のそれぞれについて関数MULU0F、DELVT0F(又はMULU0F’、DELVT0F’)が適用される。MOSトランジスタ全体としてのパラメータ変調量は、各チャネル部分について関数MULU0F、DELVT0F(又はMULU0F’、DELVT0F’)を適用して算出されたパラメータ変調量の重み付け和として算出される。
【0074】
図8は、本実施形態の回路シミュレーション技術について対象MOSトランジスタのパラメータ変調量を算出する手順を示すフローチャートである。
まず、図9に示されているように、対象MOSトランジスタ30のチャネル領域が複数のチャネル部分に分割される(ステップS21)。図9の例では、チャネル領域が12のチャネル部分G1〜G12に分割されている。チャネル領域は、(1)ゲート長方向における、チャネル領域から活性領域31の端までの距離、(2)対象MOSトランジスタ30の活性領域31とそれに隣接する活性領域33、34との間の距離、及び(3)対象MOSトランジスタ30の活性領域31とそれに隣接する活性領域35、36との間の距離が変化する毎に、その変化点からチャネル領域に投影された位置において分割される。
【0075】
続いて、各チャネル部分についてレイアウトデータ12から図形情報が抽出される(ステップS22)。詳細には、各チャネル部分のそれぞれについて、
(1)対象MOSトランジスタ30のゲートと活性領域31の端との間の距離SA、SB
(2)活性領域31とそれに隣接する活性領域とを分離するSTI分離膜の幅PDX1、PDX2、PDY1、PDY2
が抽出される。ここで、図10に示されているように、チャネル部分Giについて抽出されたゲートと活性領域31の端との間の距離SA、SBは、SA_Gi、SB_Giと記載する。同様に、チャネル部分Giについて抽出されたSTI分離膜の幅PDX1、PDX2、PDY1、PDY2は、PDX1_Gi、PDX2_Gi、PDY1_Gi、PDY2_Giと記載する。
【0076】
更に、下記式により、チャネル部分GiのそれぞれについてLOD1_Gi、LOD2_Giが定義される:
LOD1_Gi=2・SA_Gi+L, ・・・(11)−1
LOD2_Gi=2・SB_Gi+L. ・・・(11)−2
LOD1_Gi、LOD2_Giは、活性領域31のゲート長方向の長さLODに対応する物理量であり、ゲート長方向におけるゲートの位置の非対称性を考慮するために導入される。
【0077】
続いて、各チャネル部分Giについてのパラメータ変調量MULU0_Gi、DELVT0_Giが算出される(ステップS23):
【0078】
参照パターンとSPICE抽出パターンが同一の場合、パラメータ変調量MULU0_Gi、DELVT0_Giは、関数MULU0F、DELVT0Fを用いて、下記の式によって算出される。
【数8】
【0079】
式(12)−1、(12)−2の技術的意義は、下記の通りである:各チャネル部分Giについて関数MULU0F、DELVT0Fに代入し得るLOD、PDX、PDYの値は、それぞれ2つある。そこで、LOD、PDX、PDYの全ての組み合わせを関数MULU0F、DELVT0Fに代入して得られたパラメータ変調量の平均が、各チャネル部分Giについてのパラメータ変調量MULU0_Gi、DELVT0_Giであるとして算出される。
【0080】
参照パターンとSPICE抽出パターンが相違する場合には、下記のように、関数MULU0F、DELVT0Fの代わりに関数MULU0F’、DELVT0F’を用いて式(12)−1、2と同一の計算が行われる:
【数9】
【0081】
続いて、各チャネル部分Giについて算出されたパラメータ変調量MULU0_Gi、DELVT0_Giから対象MOSトランジスタ30のパラメータ変調量が算出される(ステップS24)。対象MOSトランジスタ30のパラメータ変調量MULU0、DELVT0は、各チャネル部分Giについて算出されたパラメータ変調量MULU0_Gi、DELVT0_Giの各チャネル部分Giの面積に応じた重み付け和として算出される:
【数10】
【0082】
各MOSトランジスタについて算出されたパラメータ変調値MULU0、DELVT0は、ネットリストに反映される(ステップS25)。即ち、算出されたパラメータ変調値MULU0、DELVT0がネットリスト11に追加され、これにより、変調後ネットリスト16が生成される。上述の通り、変調後ネットリスト16に記述されたパラメータ変調量20は、SPICE抽出パターンについて用意されたトランジスタモデルパラメータ17を修正して実際に回路シミュレーションに使用されるトランジスタモデルパラメータを算出するために使用される。
【0083】
各MOSトランジスタについて算出されたパラメータ変調値MULU0、DELVT0が、ネットリストに反映される場合、パラメータ変調値MULU0、DELVT0の大きさについてチェックが行われることが望ましい。パラメータ変調値MULU0、DELVT0の大きさ(絶対値)が過剰に大きい場合には、何らかの不具合があることが考えられるからである。変調後ネットリスト16の出力の際にパラメータ変調値MULU0、DELVT0が所定の範囲から外れている場合には、LVSツール3からワーニングが出力されることが好ましい。
【0084】
また、図2を参照して、レイアウトエディタ2は、変調後ネットリスト16を読み込む機能を有していることが望ましい。この場合、レイアウトエディタ2は、算出されたパラメータ変調値MULU0、DELVT0を、レイアウトエディタ2の画面上の、対応するMOSトランジスタの近傍に表示するようにプログラミングされていることが望ましい。パラメータ変調値MULU0、DELVT0に加えて、又は、パラメータ変調値MULU0、DELVT0の代わりに、パラメータ変調値MULU0、DELVT0から算出されたオン電流の変動量ΔIon及び閾値電圧ΔVtを表示してもよい。
【0085】
同様に、回路図エディタ1は、変調後ネットリスト16を読み込む機能を有していることが望ましい。この場合、回路図エディタ1は、算出されたパラメータ変調値MULU0、DELVT0を、回路図エディタ1の画面上の、対応するMOSトランジスタの近傍に表示するようにプログラミングされていることが望ましい。パラメータ変調値MULU0、DELVT0に加えて、又は、パラメータ変調値MULU0、DELVT0の代わりに、パラメータ変調値MULU0、DELVT0から算出されたオン電流の変動量ΔIon及び閾値電圧ΔVtを表示してもよい。
【0086】
以上には、本発明の様々な実施形態が記載されているが、本発明は、上記の実施形態に限定されて解釈してはならない。例えば、上記の実施形態では、トランジスタモデルパラメータU0とVTH0を修正するためのパラメータ変調量MULU0、DELVT0が算出されているが、同様の手法により、他のトランジスタモデルパラメータを修正するためのパラメータ変調量を算出することも可能である。多くのトランジスタモデルパラメータを応力に応じて修正することは、回路シミュレーションの精度を向上させるために好適である。
【図面の簡単な説明】
【0087】
【図1】図1は、本発明の一実施形態において、回路シミュレーションの対象となるMOSトランジスタのレイアウトパターンの例を示す平面図である。
【図2】図2は、本発明の一実施形態の回路シミュレーション技術の実装形態の一例を示すブロック図である。
【図3】図3は、本発明の一実施形態の回路シミュレーション技術におけるLVSツールの機能を説明する機能ブロック図である。
【図4】図4は、基本パターンを示す平面図である。
【図5A】図5Aは、一次元モデル式の導出に使用された素子構造を示す平面図である。
【図5B】図5Bは、一次元モデル式の導出に使用された素子構造を示す断面図である。
【図6A】図6Aは、対象の活性領域に作用する基板の面内方向の応力σhの、隣接する活性領域からの距離Sdに対する依存性、及び対象の活性領域の幅Wdに対する依存性を示すグラフである。
【図6B】図6Bは、対象の活性領域に作用する基板の垂直方向の応力σvの、隣接する活性領域からの距離Sdに対する依存性、及び対象の活性領域の幅Wdに対する依存性を示すグラフである。
【図7】図7は、一実施形態における、ストレスモデルパラメータと感度パラメータの抽出手順を示すフローチャートである。
【図8】図8は、一般のレイアウトパターンのMOSトランジスタについてパラメータ変調量を算出する手順を示すフローチャートである。
【図9】図9は、チャネル領域の分割の例を示す平面図である。
【図10】図10は、各チャネル部分について抽出される図形情報の例を示す平面図である。
【符号の説明】
【0088】
1:回路図エディタ
2:レイアウトエディタ
3:LVSツール
4:回路シミュレータ
5:ソルバー
11:ネットリスト
12:レイアウトデータ
13:テストパターンレイアウトデータ
14:テストパターン測定データ
15:ストレスモデルパラメータファイル
16:変調後ネットリスト
17:トランジスタモデルパラメータ
18:出力結果
30:MOSトランジスタ
31、33、34、35、36:活性領域
32:ゲート
41、42:活性領域
43:STI絶縁膜
【特許請求の範囲】
【請求項1】
図形情報生成手段と、パラメータ変調量計算手段と、回路シミュレーション手段とを備える回路シミュレーション装置によって回路シミュレーションを行う方法であって、
(a)前記図形情報生成手段が、対象MOSトランジスタのレイアウト寸法を示す図形情報を生成するステップと、
(b)前記パラメータ変調量計算手段が、前記図形情報に基づいてパラメータ変調量を計算するステップと、
(c)前記回路シミュレーション手段が、与えられたトランジスタモデルパラメータを前記パラメータ変調量に応じて修正し、修正されたトランジスタモデルパラメータを用いて前記対象MOSトランジスタを含む回路の回路シミュレーションを行うステップ
とを具備し、
前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定された
回路シミュレーション方法。
【請求項2】
請求項1に記載の回路シミュレーション方法であって、
前記応力モデル式は、前記応力の大きさの前記隣接距離に対する依存性が、前記チャネル領域が形成されている活性領域の幅に応じて変化するように決定されている
回路シミュレーション方法。
【請求項3】
請求項2に記載の回路シミュレーション方法であって、
前記応力モデル式は、前記応力の大きさが、前記チャネル領域が形成されている前記活性領域の幅の増加に対して単調に減少し、且つ、前記チャネル領域が形成されている前記活性領域の幅が無限に大きい場合に一定値に収束するように決定されている
回路シミュレーション方法。
【請求項4】
請求項1に記載の回路シミュレーション方法であって、
前記応力モデル式は、基板の水平方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいる
回路シミュレーション方法。
【請求項5】
請求項4に記載の回路シミュレーション方法であって、
前記応力モデル式は、活性領域が矩形で且つゲート長方向に長さLODを有しており、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する2つの活性領域までの距離PDXが同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する2つの活性領域までの距離PDYが同一且つ一定であるような基本パターンを有するMOSトランジスタのチャネル領域の応力を表す式であり、且つ、
前記応力モデル式は、σh、σvを下記式:
【数1】
で表される、Wd、Sdを引数とする関数であるとしたとき、基板の面内方向の第1方向に作用する応力σx、前記面内方向であり、且つ、前記第1方向に垂直な第2方向に作用する応力σy、及び前記基板の垂直方向に作用する応力σzを、下記:
σx=σh(LOD、PDX),
σy=σh(W、PDY),
σz=σv(LOD、PDX)+σv(W,PDY),
によって表す
回路シミュレーション方法。
【請求項6】
請求項4に記載の回路シミュレーション方法であって、
前記応力モデル式は、活性領域が矩形で且つゲート長方向に長さLODを有しており、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する2つの活性領域までの距離PDXが同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する2つの活性領域までの距離PDYが同一且つ一定であるような基本パターンを有するMOSトランジスタのチャネル領域の応力を表す式であり、且つ、
前記応力モデル式は、σhx、σvx、σhy、σvyを下記式:
【数2】
で表される、Wd、Sdを引数とする関数であるとしたとき、基板の面内方向の第1方向に作用する応力σx、前記面内方向であり、且つ、前記第1方向に垂直な第2方向に作用する応力σy、及び前記基板の垂直方向に作用する応力σzを、下記:
σx=σhx(LOD,PDX),
σy=σhy(W,PDY),
σz=σvx(LOD,PDX)+σvy(W,PDY)
によって表す
回路シミュレーション方法。
【請求項7】
請求項1〜6のいずれかに記載の回路シミュレーション方法であって、
前記(b)ステップは、
(b1)前記パラメータ変調量計算手段が、前記対象MOSトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象MOSトランジスタの前記活性領域と、前記活性領域に対して前記対象MOSトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象MOSトランジスタのチャネルを複数のチャネル部分に分割するステップと、
(b2)前記パラメータ変調量計算手段が、前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出するステップと、
(b3)前記パラメータ変調量計算手段が、前記部分パラメータ変調量から前記パラメータ変調量を算出するステップ
とを備える
回路シミュレーション方法。
【請求項8】
請求項7に記載の回路シミュレーション方法であって、
前記(b2)ステップは、前記パラメータ変調量計算手段が、活性領域が矩形で、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する2つの活性領域までの距離が同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する2つの活性領域までの距離が同一且つ一定であるような基本パターンを有するMOSトランジスタについて得られたパラメータ変調量算出式を用いて、前記複数のチャネル部分のそれぞれについて、前記活性領域の前記チャネル部分に対してゲート長方向に位置する端と前記ゲートとの距離、前記活性領域の前記チャネル部分に対してゲート長方向に位置する端から前記隣接活性領域までの距離、及び前記活性領域の前記チャネル部分に対してゲート幅方向に位置する端から前記他の隣接活性領域までの距離の組み合わせのそれぞれについてパラメータ変調量を算出し、前記組み合わせのそれぞれについて算出された前記パラメータ変調量を平均することによって前記部分パラメータ変調量を算出するステップを含む
回路シミュレーション方法。
【請求項9】
請求項7又は8に記載の回路シミュレーション方法であって、
前記(b3)ステップは、前記チャネル部分の面積に応じて重み付けされた前記部分パラメータ変調量の重み付け和を、前記パラメータ変調量として算出するステップを含む
回路シミュレーション方法。
【請求項10】
対象MOSトランジスタのレイアウト寸法を示す図形情報を生成する図形情報生成手段と、
前記図形情報に基づいてパラメータ変調量を計算するパラメータ変調量計算手段と、
与えられたトランジスタモデルパラメータを前記パラメータ変調量に応じて修正し、修正されたトランジスタモデルパラメータを用いて前記対象MOSトランジスタを含む回路の回路シミュレーションを行う回路シミュレーション手段
とを具備し、
前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定された
回路シミュレーション装置。
【請求項11】
請求項10に記載の回路シミュレーション装置であって、
前記パラメータ変調量計算手段は、前記対象MOSトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象MOSトランジスタの前記活性領域と、前記活性領域に対して前記対象MOSトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象MOSトランジスタのチャネルを複数のチャネル部分に分割し、前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出し、前記部分パラメータ変調量から前記パラメータ変調量を算出する
回路シミュレーション装置。
【請求項12】
(a)対象MOSトランジスタのレイアウト寸法を示す図形情報を生成するステップと、
(b)回路シミュレーションのために回路シミュレータに与えられるトランジスタモデルパラメータの修正量を表すパラメータ変調量を前記図形情報に基づいて計算するステップとをコンピュータに実行させるプログラムであって、
前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定された
プログラム。
【請求項13】
請求項12に記載のプログラムであって、
前記(b)ステップは、
(b1)前記対象MOSトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象MOSトランジスタの前記活性領域と、前記活性領域に対して前記対象MOSトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象MOSトランジスタのチャネルを複数のチャネル部分に分割するステップと、
(b2)前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出するステップと、
(b3)前記部分パラメータ変調量から前記パラメータ変調量を算出するステップ
とを備える
プログラム。
【請求項1】
図形情報生成手段と、パラメータ変調量計算手段と、回路シミュレーション手段とを備える回路シミュレーション装置によって回路シミュレーションを行う方法であって、
(a)前記図形情報生成手段が、対象MOSトランジスタのレイアウト寸法を示す図形情報を生成するステップと、
(b)前記パラメータ変調量計算手段が、前記図形情報に基づいてパラメータ変調量を計算するステップと、
(c)前記回路シミュレーション手段が、与えられたトランジスタモデルパラメータを前記パラメータ変調量に応じて修正し、修正されたトランジスタモデルパラメータを用いて前記対象MOSトランジスタを含む回路の回路シミュレーションを行うステップ
とを具備し、
前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定された
回路シミュレーション方法。
【請求項2】
請求項1に記載の回路シミュレーション方法であって、
前記応力モデル式は、前記応力の大きさの前記隣接距離に対する依存性が、前記チャネル領域が形成されている活性領域の幅に応じて変化するように決定されている
回路シミュレーション方法。
【請求項3】
請求項2に記載の回路シミュレーション方法であって、
前記応力モデル式は、前記応力の大きさが、前記チャネル領域が形成されている前記活性領域の幅の増加に対して単調に減少し、且つ、前記チャネル領域が形成されている前記活性領域の幅が無限に大きい場合に一定値に収束するように決定されている
回路シミュレーション方法。
【請求項4】
請求項1に記載の回路シミュレーション方法であって、
前記応力モデル式は、基板の水平方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいる
回路シミュレーション方法。
【請求項5】
請求項4に記載の回路シミュレーション方法であって、
前記応力モデル式は、活性領域が矩形で且つゲート長方向に長さLODを有しており、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する2つの活性領域までの距離PDXが同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する2つの活性領域までの距離PDYが同一且つ一定であるような基本パターンを有するMOSトランジスタのチャネル領域の応力を表す式であり、且つ、
前記応力モデル式は、σh、σvを下記式:
【数1】
で表される、Wd、Sdを引数とする関数であるとしたとき、基板の面内方向の第1方向に作用する応力σx、前記面内方向であり、且つ、前記第1方向に垂直な第2方向に作用する応力σy、及び前記基板の垂直方向に作用する応力σzを、下記:
σx=σh(LOD、PDX),
σy=σh(W、PDY),
σz=σv(LOD、PDX)+σv(W,PDY),
によって表す
回路シミュレーション方法。
【請求項6】
請求項4に記載の回路シミュレーション方法であって、
前記応力モデル式は、活性領域が矩形で且つゲート長方向に長さLODを有しており、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する2つの活性領域までの距離PDXが同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する2つの活性領域までの距離PDYが同一且つ一定であるような基本パターンを有するMOSトランジスタのチャネル領域の応力を表す式であり、且つ、
前記応力モデル式は、σhx、σvx、σhy、σvyを下記式:
【数2】
で表される、Wd、Sdを引数とする関数であるとしたとき、基板の面内方向の第1方向に作用する応力σx、前記面内方向であり、且つ、前記第1方向に垂直な第2方向に作用する応力σy、及び前記基板の垂直方向に作用する応力σzを、下記:
σx=σhx(LOD,PDX),
σy=σhy(W,PDY),
σz=σvx(LOD,PDX)+σvy(W,PDY)
によって表す
回路シミュレーション方法。
【請求項7】
請求項1〜6のいずれかに記載の回路シミュレーション方法であって、
前記(b)ステップは、
(b1)前記パラメータ変調量計算手段が、前記対象MOSトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象MOSトランジスタの前記活性領域と、前記活性領域に対して前記対象MOSトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象MOSトランジスタのチャネルを複数のチャネル部分に分割するステップと、
(b2)前記パラメータ変調量計算手段が、前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出するステップと、
(b3)前記パラメータ変調量計算手段が、前記部分パラメータ変調量から前記パラメータ変調量を算出するステップ
とを備える
回路シミュレーション方法。
【請求項8】
請求項7に記載の回路シミュレーション方法であって、
前記(b2)ステップは、前記パラメータ変調量計算手段が、活性領域が矩形で、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する2つの活性領域までの距離が同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する2つの活性領域までの距離が同一且つ一定であるような基本パターンを有するMOSトランジスタについて得られたパラメータ変調量算出式を用いて、前記複数のチャネル部分のそれぞれについて、前記活性領域の前記チャネル部分に対してゲート長方向に位置する端と前記ゲートとの距離、前記活性領域の前記チャネル部分に対してゲート長方向に位置する端から前記隣接活性領域までの距離、及び前記活性領域の前記チャネル部分に対してゲート幅方向に位置する端から前記他の隣接活性領域までの距離の組み合わせのそれぞれについてパラメータ変調量を算出し、前記組み合わせのそれぞれについて算出された前記パラメータ変調量を平均することによって前記部分パラメータ変調量を算出するステップを含む
回路シミュレーション方法。
【請求項9】
請求項7又は8に記載の回路シミュレーション方法であって、
前記(b3)ステップは、前記チャネル部分の面積に応じて重み付けされた前記部分パラメータ変調量の重み付け和を、前記パラメータ変調量として算出するステップを含む
回路シミュレーション方法。
【請求項10】
対象MOSトランジスタのレイアウト寸法を示す図形情報を生成する図形情報生成手段と、
前記図形情報に基づいてパラメータ変調量を計算するパラメータ変調量計算手段と、
与えられたトランジスタモデルパラメータを前記パラメータ変調量に応じて修正し、修正されたトランジスタモデルパラメータを用いて前記対象MOSトランジスタを含む回路の回路シミュレーションを行う回路シミュレーション手段
とを具備し、
前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定された
回路シミュレーション装置。
【請求項11】
請求項10に記載の回路シミュレーション装置であって、
前記パラメータ変調量計算手段は、前記対象MOSトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象MOSトランジスタの前記活性領域と、前記活性領域に対して前記対象MOSトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象MOSトランジスタのチャネルを複数のチャネル部分に分割し、前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出し、前記部分パラメータ変調量から前記パラメータ変調量を算出する
回路シミュレーション装置。
【請求項12】
(a)対象MOSトランジスタのレイアウト寸法を示す図形情報を生成するステップと、
(b)回路シミュレーションのために回路シミュレータに与えられるトランジスタモデルパラメータの修正量を表すパラメータ変調量を前記図形情報に基づいて計算するステップとをコンピュータに実行させるプログラムであって、
前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
前記演算式は、MOSトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
前記応力モデル式は、前記応力の大きさが、前記MOSトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に0に収束するように決定された
プログラム。
【請求項13】
請求項12に記載のプログラムであって、
前記(b)ステップは、
(b1)前記対象MOSトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象MOSトランジスタの前記活性領域と、前記活性領域に対して前記対象MOSトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象MOSトランジスタのチャネルを複数のチャネル部分に分割するステップと、
(b2)前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出するステップと、
(b3)前記部分パラメータ変調量から前記パラメータ変調量を算出するステップ
とを備える
プログラム。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2009−87169(P2009−87169A)
【公開日】平成21年4月23日(2009.4.23)
【国際特許分類】
【出願番号】特願2007−258117(P2007−258117)
【出願日】平成19年10月1日(2007.10.1)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成21年4月23日(2009.4.23)
【国際特許分類】
【出願日】平成19年10月1日(2007.10.1)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]