回路基板及びその設計方法
【課題】ＳＭＴ部品の外部電極と、基板に形成された電極との接続に必要な領域を小さくでき、小型軽量化を向上させると共に、前記基板と外部電極とを接続するハンダの使用量を削減できる回路基板及びその設計方法を提供する。
【解決手段】貫通ヴィア４及び内部電極が形成された基板１上に形成され且つＳＭＴ部品２の外部電極２Ａが接続されるＳＭＴパッド３と、パッド形成領域内に形成された貫通ヴィア４と、ＳＭＴパッド３と外部電極２Ａとの間に介在し、両者を接続するハンダ９と、ハンダ形成領域１５Ａ及び１５Ｂを貫通ヴィア４を挟んだ両側に分離して画定すると共に、貫通ヴィア４の外周から所定の間隔をおいて配置されるマスキング層１０を備え、ハンダ形成領域１５Ａ及び１５Ｂは、マスキング層１０によって貫通ヴィア４の外周部に画定された非マスキング領域１６と所定の距離をおいて形成されている。
【解決手段】貫通ヴィア４及び内部電極が形成された基板１上に形成され且つＳＭＴ部品２の外部電極２Ａが接続されるＳＭＴパッド３と、パッド形成領域内に形成された貫通ヴィア４と、ＳＭＴパッド３と外部電極２Ａとの間に介在し、両者を接続するハンダ９と、ハンダ形成領域１５Ａ及び１５Ｂを貫通ヴィア４を挟んだ両側に分離して画定すると共に、貫通ヴィア４の外周から所定の間隔をおいて配置されるマスキング層１０を備え、ハンダ形成領域１５Ａ及び１５Ｂは、マスキング層１０によって貫通ヴィア４の外周部に画定された非マスキング領域１６と所定の距離をおいて形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及びその製造方法に係り、特に、基板表面に表面実装型電子部品（以下、「ＳＭＴ部品」とも記す）がハンダ付けされてなる回路基板及びその設計方法に関する。
【背景技術】
【０００２】
従来から、各種電子機器の小型化及び低価格化を向上させる目的で、当該電子機器に搭載される回路基板には、リード端子を使用しない表面実装型電子部品が実装されている。このような回路基板では、例えば、図１０（１）及び図１０（２）に示すように、基板１とＳＭＴ部品２の外部電極２Ａとをハンダ９を介して接続するため、基板１上の所定位置にＳＭＴパッド３を配設しており、また、ＳＭＴパッド３の外部領域に形成されている貫通ヴィア４を介して、基板１に配設されている電極と外部電極２Ａとを接続するため、このＳＭＴパッド３から貫通ヴィア４まで信号引出し配線２５を延出させた構造を有している。なお、符号１０はマスキング層、符号５及び６はマスキング層１０が形成されていない領域を画定する境界線、符号２６は貫通ヴィア引出ランドである。
【０００３】
また、ＤＣ−ＤＣコンバータのような電流量の多い電源ピンでは、例えば、図１１（１）及び図１１（２）に示すように、基板１の内層に形成されている電源層に、多数の貫通ヴィア４を介して接続させる必要がある場合、これら複数の貫通ヴィア４と、ＳＭＴパッド３とを接続させるため、ＳＭＴパッド３から電源引出しベタ２７を延出させている。
【０００４】
そしてまた、ＳＭＴ部品のランドの一部をインサーキットテスト用のテストピンランドとして用いる回路基板として、前記ＳＭＴ部品のランドとテストピンランドをレジストにより分離することで、部品端子に未ハンダが発生することを防止した回路基板が紹介されている。（例えば、特許文献１参照）。
【０００５】
また、基板上に形成されたランド部に貫通ヴィアを形成すると共に、当該貫通ヴィア内にハンダを充填し、当該ハンダを介して、前記基板に前記ランド部を接続させたプリント基板も紹介されている。（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平２−１４２５７１号公報
【特許文献２】特開２００６−１００４６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１０（１）及び図１０（２）に示す従来の回路基板は、貫通ヴィアがＳＭＴパッドの外部領域に形成されているため、当該貫通ヴィアとＳＭＴパッドとの間に、両者を電気的に接続するための配線を形成する必要がある。したがって、基板上に前記配線を形成するための領域を確保する必要があり、高密度実装化を阻害する要因の一つとなっている。
【０００８】
また、図１１（１）及び図１１（２）に示す従来の回路基板は、複数の貫通ヴィアがＳＭＴパッドの外部領域に形成されているため、当該貫通ヴィアとＳＭＴパッドとの間に、両者を電気的に接続するための電源引出しベタを広領域で形成する必要があり、高密度実装化を一層阻害している。そこで、高密度実装化を向上させるため、単にＳＭＴパッド上に貫通ヴィアを配置すると、ＳＭＴ部品を実装する際に用いるハンダが前記貫通ヴィア内に流れ込み、実装面でのハンダが不足してＳＭＴ部品を実装することができなくなる虞がある。
【０００９】
また、高密度実装を実現する工法として、ビルドアップ工法、基板の表層とその直下の層とを接続するＳＶＨ工法、フラットプラグ工法（貫通ヴィアの穴埋め工法）等が提案されているが、いずれの工法も工程が複雑であると共に、高度な技術を要し、製造コストが増加してしまう。
【００１０】
そしてまた、引用文献１に記載された回路基板は、インサーキットテスト用として、本来よりも広面積で形成した複数のランドをレジストにより、ＳＭＴ部品ランドとテストピンランドに分離するものであり、高密度実装化については何ら考慮がなされていない。
【００１１】
また、引用文献２に記載されたプリント基板は、貫通ヴィア内に充填したハンダを介して、基板とランド部とを接続させる構造を有しているため、リフロー方式でＳＭＴ部品を実装する（表面実装技術による実装）の場合、貫通ヴィアからハンダが実装面とは反対側の面に流出し、実装面でのハンダが不足する虞がある。
【００１２】
本発明は、このような事情に鑑みなされたものであり、ＳＭＴ部品の外部電極と、基板に配設されている電極との接続に必要な領域を小さくでき、小型軽量化を向上させることができると共に、前記基板と外部電極とを接続するハンダの使用量を削減することが可能な回路基板及び回路基板の設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
この目的を達成するため本発明は、貫通ヴィア及び内部電極が形成された基板と、当該基板上にハンダ付けされてなる表面実装型電子部品と、を備え、前記貫通ヴィアを介して、前記内部電極に前記表面実装型電子部品の外部電極を接続してなる回路基板であって、前記基板上に形成され且つ前記外部電極が接続されるパッドと、前記基板のパッド形成領域内に形成された貫通ヴィアと、前記パッドと外部電極との間に介在し、当該パッドと外部電極とを接続するハンダと、前記ハンダが形成されるハンダ形成領域を前記貫通ヴィアを挟んだ両側に分離して画定すると共に、前記貫通ヴィアの外周から所定の間隔をおいて配置されるマスキング層と、を備え、前記ハンダ形成領域は、前記マスキング層によって前記貫通ヴィアの外周部に画定された非マスキング領域と所定の距離をおいて形成されてなる回路基板を提供するものである。
【００１４】
この構成を備えた回路基板は、パッド形成領域内に貫通ヴィアが形成されているため、貫通ヴィアとパッドとの間に、両者を電気的に接続するための電源引出しベタ等を形成する必要がない。したがって、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができる。また、前記ハンダ形成領域と非マスキング領域との間には、所定の間隔が形成されており、この両者間には前記マスキング層が形成されているため、表面実装型電子部品を実装する際に、この両者間に形成されたマスキング層によって、前記ハンダが前記貫通ヴィア内に流れ込むことを阻止することができる。したがって、前記外部電極とパッドとを接続するために必要なハンダ（クリームハンダ）量を削減することができる。そしてまた、前記貫通ヴィアの外周部には、前記非マスキング領域が形成されているため、前記マスキング層を形成するレジスト液が当該貫通ヴィアに流れ込むことも防止することができる。したがって、前記外部電極と内部電極との電気的な接続が阻害されることを防止することができ、両者の接続性を良好に維持することができる。
【００１５】
また、本発明に係る回路基板は、前記非マスキング領域上に、前記貫通ヴィアの外周部から所定の距離をおいて配置されるサーマルランドをさらに備えることができる。このように構成することで、前記利点に加え、前記貫通ヴィア内に熱が逃げることを防止することができるため、前記パッドと外部電極とをハンダにより接続する際に必要な温度をさらに効率よく維持することができ、ハンダ上がりを向上することができる。
【００１６】
そしてまた、本発明に係る回路基板は、前記貫通ヴィアを複数有することができる。このように構成することで、例えば、ＤＣ−ＤＣコンバータ等のように電流量が多く、多数の貫通ヴィアを介して内部電極に接続させる必要がある表面実装型電子部品を配設する場合であっても、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができると共に、外部電極と内部電極との接続性を良好に維持することができる。
【００１７】
また、本発明は、貫通ヴィア及び内部電極が形成された基板と、当該基板上にハンダ付けされてなる表面実装型電子部品と、を備え、前記貫通ヴィアを介して、前記内部電極に前記表面実装型電子部品の外部電極を接続してなる回路基板を、ＣＡＤ設計する方法であって、前記基板上に、前記外部電極が接続されるパッドを配置する部品配置工程と、前記パッドの内部に前記貫通ヴィアを配置する貫通ヴィア配置工程と、前記外部電極が実装される方向を検出する電極実装方向検出工程と、前記貫通ヴィアの位置を測定する貫通ヴィア位置測定工程と、前記貫通ヴィア位置測定工程で測定された位置と、前記パッドの予め設定された基準位置との距離を算出し、当該距離が所定値以上であるか否かを判定する判定工程と、前記判定工程で、前記距離が所定値以上であると判定された際に、前記貫通ヴィアの外周部及び前記貫通ヴィアを挟んだ両側であり且つ前記パッドの外周から外側に延出するハンダ形成領域を残してマスク形成領域に変換するマスク形成領域変換工程と、を備え、前記貫通ヴィアの外周部とハンダ形成領域は、互いに所定の間隔をおいて配置される回路基板設計方法を提供するものである。
【００１８】
これらの工程を備えた回路基板設計方法は、ＣＡＤ設計により、パッドの内部の所定位置に貫通ヴィアを配置した後、外部電極が実装される方向を検出し、前記貫通ヴィアの位置が、前記パッドの予め設定された基準位置に対し所定値以上であると判定された際に、前記貫通ヴィアの外周部及び前記貫通ヴィアを挟んだ両側であり且つ前記パッドの外周から外側に延出するハンダ形成領域を残してマスク形成領域に変換することで、基板のパッド形成領域内に貫通ヴィアが形成されると共に、前記パッドと外部電極とを接続するハンダが形成されるハンダ形成領域を前記貫通ヴィアを挟んだ両側に分離して画定すると共に、前記貫通ヴィアの外周から所定の間隔をおいて配置されるマスキング層を備えた回路基板の設計を簡単に行うことができる。また、前記ハンダ形成領域は、前記マスキング層によって前記貫通ヴィアの外周部に画定された非マスキング領域と所定の距離をおいて形成されるため、前記マスキング層を形成するレジスト液が当該貫通ヴィアに流れ込むことも防止することができる。したがって、前記外部電極と内部電極との電気的な接続が阻害されることを防止することができ、両者の接続性を良好に維持することができる。
【００１９】
また、本発明に係る回路基板設計方法では、前記マスク形成領域変換工程が、前記貫通ヴィアの外周部の外側の一部領域を残してマスク形成領域に変換する工程を含むことができる。この工程では、前記貫通ヴィアの外周部の外側の一部領域がマスク形成領域に変換されず、前記パッド（導体部分）が露出した状態となるため、この部分をサーマルランドとすることができ、サーマルランドの設計を簡単に行うことができる。
【００２０】
そしてまた、本発明に係る回路基板設計方法は、前記マスク形成領域変換工程後、前記ハンダ形成領域を残してメタルマスク形成領域に変換するメタルマスク形成領域変換工程をさらに備えることができる。このようにすることで、ハンダを形成するためのメタルマスクの設計を簡単に行うことができる。
【００２１】
また、本発明に係る回路基板設計方法では、前記貫通ヴィア配置工程で、前記パッドの内部に複数の貫通ヴィアを配置することもできる。このようにすることで、例えば、ＤＣ−ＤＣコンバータ等のように電流量が多く、多数の貫通ヴィアを介して内部電極に接続させる必要がある表面実装型電子部品を配設する場合であっても、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができると共に、外部電極と内部電極との接続性を良好に維持することができる回路基板の設計を前記設計方法に準じて簡単に行うことができる。
【発明の効果】
【００２２】
本発明によれば、表面実装型電子部品（ＳＭＴ部品）の外部電極と、基板に配設されている電極との接続に必要な領域を小さくでき、小型軽量化を向上させることができると共に、前記基板と外部電極とを接続するハンダの使用量を削減することが可能な回路基板及び回路基板を提供することができる。
【００２３】
本発明によれば、ＳＭＴ部品の外部電極と、基板に配設されている電極との接続に必要な領域を小さくでき、小型軽量化を向上させることができると共に、前記基板と外部電極とを接続するハンダの使用量を削減することが可能な回路基板をＣＡＤにより簡単に設計することができる。
【図面の簡単な説明】
【００２４】
【図１】図１（１）は、本発明の実施形態１に係る回路基板の一部を示す平面透視図、図１（２）は、図１（１）に示すＩ−Ｉ線に沿った断面図である。
【図２】図２は、本発明の実施形態１に係る回路基板の設計に使用されるＣＡＤの構成を示すブロック図である。
【図３】図３は、本発明の実施形態１に係る回路基板の設計方法を示すフローチャートである。
【図４】図４は、本発明の実施形態１に係る回路基板の設計方法の一部を具体的に示す概念図である。
【図５】図５は、本発明の実施形態１に係る回路基板を製造する途中の状態を示す一部平面図である。
【図６】図６（１）は、本発明の実施形態１に係る回路基板を製造する途中の状態を示す一部平面図、図６（２）は、図６（１）に示すVI−VI線に沿った断面図である。
【図７】図７（１）は、本発明の実施形態２に係る回路基板の一部を示す平面透視図、図７（２）は、図７（１）に示すVII−VII線に沿った断面図である。
【図８】図８は、本発明の実施形態２に係る回路基板の設計方法の一部を具体的に示す概念図である。
【図９】図９は、本発明の他の実施形態に係る回路基板の設計方法の一部を具体的に示す概念図である。
【図１０】図１０（１）は、従来の回路基板の一部を示す平面透視図、図１０（２）は、図１０（１）に示すＸ−Ｘ線に沿った断面図である。
【図１１】図１１（１）は、従来の回路基板の一部を示す平面透視図、図１１（２）は、図１１（１）に示すXI−XI線に沿った断面図である。
【発明を実施するための形態】
【００２５】
次に、本発明の実施形態に係る回路基板及びその設計方法について図面を参照して説明する。なお、以下に記載される実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定するものではない。したがって、本発明は、その要旨を逸脱しない限り、様々な形態で実施することができる。
【００２６】
（実施形態１）
図１（１）は、本発明の実施形態１に係る回路基板の一部を示す平面図、図１（２）は、図１（１）に示すＩ−Ｉ線に沿った断面図、図２は、本発明の実施形態１に係る回路基板の設計に使用されるＣＡＤの構成を示すブロック図、図３は、実施形態１に係る回路基板の設計方法を示すフローチャート、図４は、本発明の実施形態１に係る回路基板の設計方法の一部を具体的に示す概念図、図５は、本発明の実施形態１に係る回路基板を製造する途中の状態を示す一部平面図、図６（１）は、本発明の実施形態１に係る回路基板を製造する途中の状態を示す一部平面図、図６（２）は、図６（１）に示すVI−VI線に沿った断面図である。なお、前記各図では、説明を判り易くするため、各部材の厚さやサイズ、拡大・縮小率等は、実際のものとは一致させずに記載した。
【００２７】
図１（１）及び図１（２）に示すように、実施形態１に係る回路基板は、内部電極が形成された基板１上の所定位置に、導電性材料（例えば、銅等）からなるＳＭＴパッド３が形成されており、このＳＭＴパッド３の内側（即ち、基板１のＳＭＴパッド形成領域内）には、ＳＭＴ部品２の外部電極２Ａと前記内部電極とを電気的に接続するための貫通ヴィア４が形成されている。この貫通ヴィア４内には、導電性材料（例えば、銅等）のメッキ層１３が形成されている。また、ＳＭＴパッド３上であって、貫通ヴィア４を挟んだ両側には、ハンダ９Ａ及び９Ｂが互いに独立した状態で配設されており、ＳＭＴパッド３と外部電極２Ａは、両者の間に介在しているハンダ９Ａ及び９Ｂを介して固定され且つ電気的に接続されている。
【００２８】
このように、ＳＭＴパッド３の領域内（内側）に貫通ヴィア４が配設されているため、貫通ヴィア４とＳＭＴパッド３との間に、両者を電気的に接続するための電源引出しベタ等を形成する必要がない。したがって、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができる。
【００２９】
また、基板１上には、ハンダ９が形成されるハンダ形成領域１５Ａ及び１５Ｂを、貫通ヴィア４を挟んだ両側に分離して画定すると共に、貫通ヴィア４の外周から所定の間隔をおいて配置されるマスキング層１０（図５でハッチングが施されている部分）が形成されている。ハンダ形成領域１５Ａ及び１５Ｂは、ＳＭＴパッド３の外周よりも若干外側の領域まで延出した状態で形成されている。また、このマスキング層１０によって、貫通ヴィア４の外周部には、マスキング層１０が形成されない非マスキング領域１６が画定されている。そしてまた、ハンダ形成領域１５Ａ及び１５Ｂは、非マスキング領域１６と所定の距離Ｌをおいて形成されており、このハンダ形成領域１５Ａ及び１５Ｂと非マスキング領域１６との間には、マスキング層１０が形成されており、この部分に形成されているマスキング層１０は、ソルダーレジストダムとしての役割を果たしている。
【００３０】
このように、ハンダ形成領域１５Ａ及び１５Ｂと非マスキング領域１６は、所定の距離Ｌをおいて形成されており、これら両者間にはマスキング層１０が形成されているため、ＳＭＴ部品２を実装する際に、当該両者間に形成されたマスキング層１０によって、ハンダ（クリームハンダ）９が貫通ヴィア４内に流れ込むことを阻止することができる。したがって、外部電極２ＡとＳＭＴパッド３とを接続するために必要なハンダ（クリームハンダ）量を削減することができる。さらにまた、貫通ヴィア４の外周部には、非マスキング領域１６が形成されているため、後に行われる外部電極２ＡとＳＭＴパッド３とをハンダ９により接続する工程でかかる熱により、マスキング層１０が溶解したとしても、マスキング層１０を形成している非導電性のレジスト液が貫通ヴィア４に流れ込むことも防止することができる。したがって、外部電極２Ａと基板１に形成されている内部電極（図示せず）との電気的な接続が阻害されることを防止することができ、両者の接続性を良好に維持することができる。
【００３１】
また、非マスキング領域１６の外周部には、非マスキング領域１６の外周に沿って、４つの各々独立した外層サーマルランド１１が形成されている。これらの外層サーマルランド１１は、貫通ヴィア４内に熱が逃げることを防止することができるため、外部電極２ＡとＳＭＴパッド３とをハンダ９により接続する際に必要な温度をさらに効率よく維持することができ、ハンダ上がりを向上することができる。
【００３２】
次に、実施形態１に係る回路基板をＣＡＤ設計する方法について図面を参照して説明する。図２に示すように、実施形態１に係る回路基板を設計するＣＡＤ５０は、基板１上の所定位置にＳＭＴパッド３を配置する部品配置部５１と、ＳＭＴパッド３の内側に貫通ヴィア４を配置する貫通ヴィア配置部５２と、基板１に対しＳＭＴ部品２が実装される方向を検出する電極実装方向検出部５３と、ＳＭＴパッド３に対し貫通ヴィア４がどの位置に配置されているかを測定する貫通ヴィア位置測定部５４と、貫通ヴィア位置測定部５４で測定された位置と、ＳＭＴパッド３の予め設定された基準位置との距離を算出し、当該距離が所定値以上であるか否かを判定する距離判定部５５と、距離判定部５５が前記距離が所定値以上であると判定した際に、外層サーマルランド１１が形成される領域、貫通ヴィア４の外周部に形成されている非マスキング領域１６、及び貫通ヴィア４を挟んだ両側であり且つＳＭＴパッド３の外周から外側に延出するハンダ形成領域１５Ａ及び１５Ｂを残してマスク形成領域に変換し、さらに、ハンダ９が形成される領域をメタルマスク開口部に変換する形状変換部５６と、を備えている。
【００３３】
このＣＡＤ５０を使用した回路基板の設計では、図３に示すように、先ず、ステップＳ１０１において、基板１を示す領域上の所定位置に、ＳＭＴ部品２の外部電極２Ａを接続するためのＳＭＴパッド３を、部品配置部５１により設計者がマニュアル操作にて配置する。その後、ステップＳ１０２に進む。
【００３４】
次に、ステップＳ１０２では、ＳＭＴ部品２の外部電極２Ａと基板１内に配置されている内部電極との電気的な接続を行う貫通ヴィア４を、貫通ヴィア配置部５２により設計者がマニュアル操作にてＳＭＴパッド３の内側（領域内）に配置する。その後、ステップＳ１０３に進む。
【００３５】
次に、ステップＳ１０３では、電極実装方向検出部５３により、基板１に対しＳＭＴ部品２が実装される方向を検出した後、ステップＳ１０４に進む。なお、実施形態１では、ＳＭＴ部品２は、図１に示すように、図１でいう右側からＳＭＴパッド３上に配置されている。この実装方向を、「−Ｘ方向」とする。その後、ステップＳ１０４に進む。
【００３６】
ステップＳ１０４では、ＳＭＴパッド３の内側に配置された貫通ヴィア４の位置を、貫通ヴィア位置測定部５４により測定する。具体的には、図４に示すように、ＳＭＴパッド３の図４でいう左側端から貫通ヴィア４までの最短距離Ｘ1と、ＳＭＴパッド３の図４でいう右側端から貫通ヴィア４までの最短距離Ｘ2と、ＳＭＴパッド３の図４でいう下側端から貫通ヴィア４までの最短距離Ｙ1と、ＳＭＴパッド３の図４でいう上側端から貫通ヴィア４までの最短距離Ｙ2と、を測定する。その後、ステップＳ１０５に進む。
【００３７】
ステップＳ１０５では、ステップＳ１０３において検出されたＳＭＴ部品２が実装される方向が−Ｘ方向であることから、距離判定部５５により、Ｘ1、Ｘ2、Ｙ1、Ｙ2のうち、Ｘ1及びＸ2を選択する。次に、Ｘ1と、予め設定されているＳＭＴパッド３の図４でいう左側端から貫通ヴィア４までの必要寸法であるＳＭＴ部品遠端必要寸法Ｘ0aと、を比較する。また、Ｘ2と、予め設定されているＳＭＴパッド３の図４でいう右側端から貫通ヴィア４までの必要寸法であるＳＭＴ部品近端必要寸法Ｘ0bと、を比較する。Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bである（ステップＳ１０５：ＹＥＳ）場合は、ステップＳ１０６に進む。一方、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bでない（ステップＳ１０５：ＮＯ）場合は、ＥＮＤに進み、設計を終了させる。
【００３８】
ステップＳ１０６では、形状変換部５６により、貫通ヴィア４の外周部の外層サーマルランド１１が配置される領域、貫通ヴィア４の外周部に形成される非マスキング領域１６、及び貫通ヴィア４を挟んだ両側であり且つＳＭＴパッド３の外周から外側に延出する（例えば、約１００μｍ延出する）ハンダ形成領域１５Ａ及び１５Ｂを残してマスク形成領域（非導体部分）に変換する。次に、ハンダ９が形成される領域をメタルマスク開口部に変換する。その後、ＥＮＤに進み、設計を終了させる。
【００３９】
実施形態１に係るＣＡＤ設計により設計された回路基板を製造するには、先ず、基板１上のＣＡＤ設計により予め設定された位置（以下、単に「設定位置」ということがある）にＳＭＴパッド３を選択的に形成する。次に、このＳＭＴパッド３の内側の設定位置に貫通ヴィア４を開口し、貫通ヴィア４の内周面にメッキ層１３を形成する。次いで、ＳＭＴパッド３及び貫通ヴィア４が形成された基板１上に、レジスト層を形成した後、このレジスト層のうち、貫通ヴィア４の外周部に形成される非マスキング領域１６と、非マスキング領域１６の外周部に形成される外層サーマルランド１１の形成領域と、貫通ヴィア４を挟んだ両側であり且つＳＭＴパッド３の外周から外側に延出するハンダ形成領域１５Ａ及び１５Ｂと、に形成されているレジスト層を選択的に除去し、マスキング層１０（図４にハッチングで示す部分）を形成する。
【００４０】
この時、非マスキング領域１６とハンダ形成領域１５Ａとの間、非マスキング領域１６とハンダ形成領域１５Ｂとの間には、マスキング層１０（ソルダーレジストダム）が存在することになり、外層サーマルランド１１の形成領域は、ＳＭＴパッド３が露出した状態となる。このため、ＳＭＴパッド３を熱伝導性が良好な導電性材料（例えば、銅等）で形成することにより、外層サーマルランド１１を別途形成することなく、外層サーマルランド１１の形成領域に形成されているレジスト層を選択的に除去すると同時に露出したＳＭＴパッド３の部分を外層サーマルランド１１とすることができる。
【００４１】
また、貫通ヴィア４の外周部には、非マスキング領域１６が形成されているため、後に行われる外部電極２ＡとＳＭＴパッド３とをハンダ９により接続する工程でかかる熱により、マスキング層１０が溶解したとしても、マスキング層１０を形成するためのレジスト液が貫通ヴィア４に流れ込むことを防止することができる。したがって、外部電極２Ａと基板１に形成されている内部電極（図示せず）との電気的な接続が阻害されることを防止することができ、両者の接続性を良好に維持することができる。
【００４２】
次に、上記工程で得られた基板１上にメタルマスク材層を形成した後、ハンダ形成領域１５Ａ及び１５Ｂに形成されているメタルマスク材層を選択的に除去し、メタルマスク開口１８Ａ及び１８Ｂを形成する。基板１上に残されたメタルマスク材層が、メタルマスク２０となる。
【００４３】
次に、メタルマスク２０が形成された基板１上にクリームハンダを塗布した後、メタルマスク２０を除去し、ハンダ形成領域１５Ａ及び１５Ｂ（メタルマスク開口１８Ａ及び１８Ｂ部分）にハンダ９を形成する。その後、ハンダ９Ａ及び９Ｂを介して、ＳＭＴパッド３と、ＳＭＴ部品２の外部電極２Ａとを電気的に接続し固定する。この時、前述したように、非マスキング領域１６とハンダ形成領域１５Ａ及び１５Ｂとの間には、マスキング層１０（ソルダーレジストダム）が存在しているため、クリームハンダが貫通ヴィア４内に流れ込むことを阻止することができる。したがって、外部電極２ＡとＳＭＴパッド３とを接続するために必要なクリームハンダの量を削減することができる。
【００４４】
（実施形態２）
次に、本発明の実施形態２に係る回路基板及びその設計方法について図面を参照して説明する。図７は、（１）は、本発明の実施形態２に係る回路基板の一部を示す平面透視図、図７（２）は、図７（１）に示すVII−VII線に沿った断面図、図８は、本発明の実施形態２に係る回路基板の設計方法の一部を具体的に示す概念図である。なお、前記各図では、説明を判り易くするため、各部材の厚さやサイズ、拡大・縮小率等は、実際のものとは一致させずに記載した。また、実施形態２では、実施形態１と同様の部品には同一の符号を付し、その詳細な説明は省略すると共に、実施形態１と同様の設計方法については、その詳細な説明を省略する。
【００４５】
図７及び図８に示すように、実施形態２に係る回路基板と、実施形態１に係る回路基板との異なる主な点は、貫通ヴィア４を複数形成した点である。即ち、実施形態２に係る回路基板は、内部電極が形成された基板１上の所定位置に形成されたＳＭＴパッド３の内側に５つの貫通ヴィア４が形成されている。このように、多数の貫通ヴィア４を介して内部電極に接続させる必要があるＳＭＴ部品２を配設する場合であっても、これらの貫通ヴィア４をＳＭＴパッド３の内側に配置することができるため、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができると共に、外部電極と内部電極との接続性を良好に維持することができる。
【００４６】
なお、図７では、図面を判り易くするため、外層サーマルランド１１の記載を省略したが、実施形態１と同様に、各々の非マスキング領域１６の外周部には、外層サーマルランド１１が形成されている。
【００４７】
実施形態２に係る回路基板は、実施形態１と同様にＣＡＤ５０を使用して設計することができる。このＣＡＤ５０を使用した回路基板の設計では、図３に示すステップＳ１０１において、ＳＭＴ部品２の外部電極２Ａを接続するためのＳＭＴパッド３を、部品配置部５１により設計者がマニュアル操作にて配置した後、ステップＳ１０２において、貫通ヴィア配置部５２により設計者がマニュアル操作にてＳＭＴパッド３の内側（領域内）に複数の貫通ヴィア４を配置する。なお、実施形態２では、図７及び図８に示すように、５つの貫通ヴィア４を同一線上に互いに間隔をおいて配置した。
【００４８】
次に、ステップＳ１０３に進み、実施形態１と同様に電極実装方向検出部５３により、基板１に対しＳＭＴ部品２が実装される方向を検出した後、ステップＳ１０４に進む。なお、実施形態２も実施形態１と同様に、ＳＭＴ部品２は、−Ｘ方向に実装されている。
【００４９】
次に、ステップＳ１０４に進み、ＳＭＴパッド３の内側に配置された貫通ヴィア４の位置を、貫通ヴィア位置測定部５４により測定する。具体的には、図８に示すように、ＳＭＴパッド３の図８でいう左側端から、この左側端に一番近い貫通ヴィア４までの最短距離Ｘ1と、ＳＭＴパッド３の図４でいう右側端から、この右側端に一番近い貫通ヴィア４までの最短距離Ｘ2と、ＳＭＴパッド３の図４でいう下側端から、この下側端に一番近い貫通ヴィア４までの最短距離Ｙ1と、ＳＭＴパッド３の図４でいう上側端から、この上側端に一番近い貫通ヴィア４までの最短距離Ｙ2と、を測定する。その後、ステップＳ１０５に進む。
【００５０】
ステップＳ１０５では、実施形態１と同様に、Ｘ1とＳＭＴ部品遠端必要寸法Ｘ0aとを比較し、且つＸ2とＳＭＴ部品近端必要寸法Ｘ0bとを比較して、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bである（ステップＳ１０５：ＹＥＳ）場合は、ステップＳ１０６に進む。一方、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bでない（ステップＳ１０５：ＮＯ）場合は、ＥＮＤに進み、設計を終了させる。
【００５１】
ステップＳ１０６では、形状変換部５６により、貫通ヴィア４の外周部の外層サーマルランド１１が配置される領域、貫通ヴィア４の外周部に形成される非マスキング領域１６、及び貫通ヴィア４を挟んだ両側であり且つＳＭＴパッド３の外周から外側に延出するハンダ形成領域１５Ａ及び１５Ｂを残してマスク形成領域（非導体部分）に変換する。次に、ハンダ９が形成される領域をメタルマスク開口部に変換する。その後、ＥＮＤに進み、設計を終了させる。
【００５２】
なお、実施形態２では、ＳＭＴパッド３の内側に、５つの貫通ヴィア４を同一線上に互いに間隔をおいて配置した場合について説明したが、これに限らず、貫通ヴィア４は、ＳＭＴパッド３の内側であれば、例えば、図９に示すように、任意の位置に、任意の数で配置することができる。この配置の場合も、ＳＭＴ部品２が−Ｘ方向に実装されている場合は、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bである時に、ステップＳ１０６に進み、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bでない時に、ＥＮＤに進めばよい。
【００５３】
また、ＳＭＴ部品２が図１でいう左側からＳＭＴパッド３上に配置されている場合は、予め設定されているＳＭＴパッド３の図４及び図９でいう左側端から、この左側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品近端必要寸法Ｘ0cとなり、図４及び図９でいう右側端から、この右側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品遠端必要寸法Ｘ0dとなり、Ｘ1≧Ｘ0c且つＸ2≧Ｘ0dである場合は、ステップＳ１０６に進めばよい。
【００５４】
そしてまた、ＳＭＴ部品２が図１でいう下側からＳＭＴパッド３上に配置されている場合は、予め設定されているＳＭＴパッド３の図４及び図９でいう下側端から、この下側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品近端必要寸法Ｘ0eとなり、予め設定されているＳＭＴパッド３の図４及び図９でいう上側端から、この上側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品遠端必要寸法Ｘ0fとなり、Ｙ1≧Ｘ0e且つＹ2≧Ｘ0fである場合は、ステップＳ１０６に進めばよい。
【００５５】
さらにまた、ＳＭＴ部品２が図１でいう上側からＳＭＴパッド３上に配置されている場合は、予め設定されているＳＭＴパッド３の図４及び図９でいう下側端から、この下側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品遠端必要寸法Ｘ0gとなり、予め設定されているＳＭＴパッド３の図４及び図９でいう上側端から、この上側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品近端必要寸法Ｘ0hとなり、Ｙ1≧Ｘ0g且つＹ2≧Ｘ0hである場合は、ステップＳ１０６に進めばよい。
【符号の説明】
【００５６】
１…基板、 ２…ＳＭＴ部品、 ２Ａ…外部電極、 ３…ＳＭＴパッド、 ４…貫通ヴィア、 ９Ａ、９Ｂ…ハンダ、 １０…マスキング層、 １１…外層サーマルランド、 １５Ａ、１５Ｂ…ハンダ形成領域、 １６…非マスキング領域、 １８Ａ、１８Ｂ…メタルマスク開口、 ２０…メタルマスク、 ５０…ＣＡＤ、 ５１…部品配置部、 ５２…貫通ヴィア配置部、 ５３…電極実装方向検出部、 ５４…貫通ヴィア位置測定部、 ５５…距離判定部、 ５６…形状変換部
【技術分野】
【０００１】
本発明は、回路基板及びその製造方法に係り、特に、基板表面に表面実装型電子部品（以下、「ＳＭＴ部品」とも記す）がハンダ付けされてなる回路基板及びその設計方法に関する。
【背景技術】
【０００２】
従来から、各種電子機器の小型化及び低価格化を向上させる目的で、当該電子機器に搭載される回路基板には、リード端子を使用しない表面実装型電子部品が実装されている。このような回路基板では、例えば、図１０（１）及び図１０（２）に示すように、基板１とＳＭＴ部品２の外部電極２Ａとをハンダ９を介して接続するため、基板１上の所定位置にＳＭＴパッド３を配設しており、また、ＳＭＴパッド３の外部領域に形成されている貫通ヴィア４を介して、基板１に配設されている電極と外部電極２Ａとを接続するため、このＳＭＴパッド３から貫通ヴィア４まで信号引出し配線２５を延出させた構造を有している。なお、符号１０はマスキング層、符号５及び６はマスキング層１０が形成されていない領域を画定する境界線、符号２６は貫通ヴィア引出ランドである。
【０００３】
また、ＤＣ−ＤＣコンバータのような電流量の多い電源ピンでは、例えば、図１１（１）及び図１１（２）に示すように、基板１の内層に形成されている電源層に、多数の貫通ヴィア４を介して接続させる必要がある場合、これら複数の貫通ヴィア４と、ＳＭＴパッド３とを接続させるため、ＳＭＴパッド３から電源引出しベタ２７を延出させている。
【０００４】
そしてまた、ＳＭＴ部品のランドの一部をインサーキットテスト用のテストピンランドとして用いる回路基板として、前記ＳＭＴ部品のランドとテストピンランドをレジストにより分離することで、部品端子に未ハンダが発生することを防止した回路基板が紹介されている。（例えば、特許文献１参照）。
【０００５】
また、基板上に形成されたランド部に貫通ヴィアを形成すると共に、当該貫通ヴィア内にハンダを充填し、当該ハンダを介して、前記基板に前記ランド部を接続させたプリント基板も紹介されている。（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平２−１４２５７１号公報
【特許文献２】特開２００６−１００４６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１０（１）及び図１０（２）に示す従来の回路基板は、貫通ヴィアがＳＭＴパッドの外部領域に形成されているため、当該貫通ヴィアとＳＭＴパッドとの間に、両者を電気的に接続するための配線を形成する必要がある。したがって、基板上に前記配線を形成するための領域を確保する必要があり、高密度実装化を阻害する要因の一つとなっている。
【０００８】
また、図１１（１）及び図１１（２）に示す従来の回路基板は、複数の貫通ヴィアがＳＭＴパッドの外部領域に形成されているため、当該貫通ヴィアとＳＭＴパッドとの間に、両者を電気的に接続するための電源引出しベタを広領域で形成する必要があり、高密度実装化を一層阻害している。そこで、高密度実装化を向上させるため、単にＳＭＴパッド上に貫通ヴィアを配置すると、ＳＭＴ部品を実装する際に用いるハンダが前記貫通ヴィア内に流れ込み、実装面でのハンダが不足してＳＭＴ部品を実装することができなくなる虞がある。
【０００９】
また、高密度実装を実現する工法として、ビルドアップ工法、基板の表層とその直下の層とを接続するＳＶＨ工法、フラットプラグ工法（貫通ヴィアの穴埋め工法）等が提案されているが、いずれの工法も工程が複雑であると共に、高度な技術を要し、製造コストが増加してしまう。
【００１０】
そしてまた、引用文献１に記載された回路基板は、インサーキットテスト用として、本来よりも広面積で形成した複数のランドをレジストにより、ＳＭＴ部品ランドとテストピンランドに分離するものであり、高密度実装化については何ら考慮がなされていない。
【００１１】
また、引用文献２に記載されたプリント基板は、貫通ヴィア内に充填したハンダを介して、基板とランド部とを接続させる構造を有しているため、リフロー方式でＳＭＴ部品を実装する（表面実装技術による実装）の場合、貫通ヴィアからハンダが実装面とは反対側の面に流出し、実装面でのハンダが不足する虞がある。
【００１２】
本発明は、このような事情に鑑みなされたものであり、ＳＭＴ部品の外部電極と、基板に配設されている電極との接続に必要な領域を小さくでき、小型軽量化を向上させることができると共に、前記基板と外部電極とを接続するハンダの使用量を削減することが可能な回路基板及び回路基板の設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
この目的を達成するため本発明は、貫通ヴィア及び内部電極が形成された基板と、当該基板上にハンダ付けされてなる表面実装型電子部品と、を備え、前記貫通ヴィアを介して、前記内部電極に前記表面実装型電子部品の外部電極を接続してなる回路基板であって、前記基板上に形成され且つ前記外部電極が接続されるパッドと、前記基板のパッド形成領域内に形成された貫通ヴィアと、前記パッドと外部電極との間に介在し、当該パッドと外部電極とを接続するハンダと、前記ハンダが形成されるハンダ形成領域を前記貫通ヴィアを挟んだ両側に分離して画定すると共に、前記貫通ヴィアの外周から所定の間隔をおいて配置されるマスキング層と、を備え、前記ハンダ形成領域は、前記マスキング層によって前記貫通ヴィアの外周部に画定された非マスキング領域と所定の距離をおいて形成されてなる回路基板を提供するものである。
【００１４】
この構成を備えた回路基板は、パッド形成領域内に貫通ヴィアが形成されているため、貫通ヴィアとパッドとの間に、両者を電気的に接続するための電源引出しベタ等を形成する必要がない。したがって、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができる。また、前記ハンダ形成領域と非マスキング領域との間には、所定の間隔が形成されており、この両者間には前記マスキング層が形成されているため、表面実装型電子部品を実装する際に、この両者間に形成されたマスキング層によって、前記ハンダが前記貫通ヴィア内に流れ込むことを阻止することができる。したがって、前記外部電極とパッドとを接続するために必要なハンダ（クリームハンダ）量を削減することができる。そしてまた、前記貫通ヴィアの外周部には、前記非マスキング領域が形成されているため、前記マスキング層を形成するレジスト液が当該貫通ヴィアに流れ込むことも防止することができる。したがって、前記外部電極と内部電極との電気的な接続が阻害されることを防止することができ、両者の接続性を良好に維持することができる。
【００１５】
また、本発明に係る回路基板は、前記非マスキング領域上に、前記貫通ヴィアの外周部から所定の距離をおいて配置されるサーマルランドをさらに備えることができる。このように構成することで、前記利点に加え、前記貫通ヴィア内に熱が逃げることを防止することができるため、前記パッドと外部電極とをハンダにより接続する際に必要な温度をさらに効率よく維持することができ、ハンダ上がりを向上することができる。
【００１６】
そしてまた、本発明に係る回路基板は、前記貫通ヴィアを複数有することができる。このように構成することで、例えば、ＤＣ−ＤＣコンバータ等のように電流量が多く、多数の貫通ヴィアを介して内部電極に接続させる必要がある表面実装型電子部品を配設する場合であっても、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができると共に、外部電極と内部電極との接続性を良好に維持することができる。
【００１７】
また、本発明は、貫通ヴィア及び内部電極が形成された基板と、当該基板上にハンダ付けされてなる表面実装型電子部品と、を備え、前記貫通ヴィアを介して、前記内部電極に前記表面実装型電子部品の外部電極を接続してなる回路基板を、ＣＡＤ設計する方法であって、前記基板上に、前記外部電極が接続されるパッドを配置する部品配置工程と、前記パッドの内部に前記貫通ヴィアを配置する貫通ヴィア配置工程と、前記外部電極が実装される方向を検出する電極実装方向検出工程と、前記貫通ヴィアの位置を測定する貫通ヴィア位置測定工程と、前記貫通ヴィア位置測定工程で測定された位置と、前記パッドの予め設定された基準位置との距離を算出し、当該距離が所定値以上であるか否かを判定する判定工程と、前記判定工程で、前記距離が所定値以上であると判定された際に、前記貫通ヴィアの外周部及び前記貫通ヴィアを挟んだ両側であり且つ前記パッドの外周から外側に延出するハンダ形成領域を残してマスク形成領域に変換するマスク形成領域変換工程と、を備え、前記貫通ヴィアの外周部とハンダ形成領域は、互いに所定の間隔をおいて配置される回路基板設計方法を提供するものである。
【００１８】
これらの工程を備えた回路基板設計方法は、ＣＡＤ設計により、パッドの内部の所定位置に貫通ヴィアを配置した後、外部電極が実装される方向を検出し、前記貫通ヴィアの位置が、前記パッドの予め設定された基準位置に対し所定値以上であると判定された際に、前記貫通ヴィアの外周部及び前記貫通ヴィアを挟んだ両側であり且つ前記パッドの外周から外側に延出するハンダ形成領域を残してマスク形成領域に変換することで、基板のパッド形成領域内に貫通ヴィアが形成されると共に、前記パッドと外部電極とを接続するハンダが形成されるハンダ形成領域を前記貫通ヴィアを挟んだ両側に分離して画定すると共に、前記貫通ヴィアの外周から所定の間隔をおいて配置されるマスキング層を備えた回路基板の設計を簡単に行うことができる。また、前記ハンダ形成領域は、前記マスキング層によって前記貫通ヴィアの外周部に画定された非マスキング領域と所定の距離をおいて形成されるため、前記マスキング層を形成するレジスト液が当該貫通ヴィアに流れ込むことも防止することができる。したがって、前記外部電極と内部電極との電気的な接続が阻害されることを防止することができ、両者の接続性を良好に維持することができる。
【００１９】
また、本発明に係る回路基板設計方法では、前記マスク形成領域変換工程が、前記貫通ヴィアの外周部の外側の一部領域を残してマスク形成領域に変換する工程を含むことができる。この工程では、前記貫通ヴィアの外周部の外側の一部領域がマスク形成領域に変換されず、前記パッド（導体部分）が露出した状態となるため、この部分をサーマルランドとすることができ、サーマルランドの設計を簡単に行うことができる。
【００２０】
そしてまた、本発明に係る回路基板設計方法は、前記マスク形成領域変換工程後、前記ハンダ形成領域を残してメタルマスク形成領域に変換するメタルマスク形成領域変換工程をさらに備えることができる。このようにすることで、ハンダを形成するためのメタルマスクの設計を簡単に行うことができる。
【００２１】
また、本発明に係る回路基板設計方法では、前記貫通ヴィア配置工程で、前記パッドの内部に複数の貫通ヴィアを配置することもできる。このようにすることで、例えば、ＤＣ−ＤＣコンバータ等のように電流量が多く、多数の貫通ヴィアを介して内部電極に接続させる必要がある表面実装型電子部品を配設する場合であっても、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができると共に、外部電極と内部電極との接続性を良好に維持することができる回路基板の設計を前記設計方法に準じて簡単に行うことができる。
【発明の効果】
【００２２】
本発明によれば、表面実装型電子部品（ＳＭＴ部品）の外部電極と、基板に配設されている電極との接続に必要な領域を小さくでき、小型軽量化を向上させることができると共に、前記基板と外部電極とを接続するハンダの使用量を削減することが可能な回路基板及び回路基板を提供することができる。
【００２３】
本発明によれば、ＳＭＴ部品の外部電極と、基板に配設されている電極との接続に必要な領域を小さくでき、小型軽量化を向上させることができると共に、前記基板と外部電極とを接続するハンダの使用量を削減することが可能な回路基板をＣＡＤにより簡単に設計することができる。
【図面の簡単な説明】
【００２４】
【図１】図１（１）は、本発明の実施形態１に係る回路基板の一部を示す平面透視図、図１（２）は、図１（１）に示すＩ−Ｉ線に沿った断面図である。
【図２】図２は、本発明の実施形態１に係る回路基板の設計に使用されるＣＡＤの構成を示すブロック図である。
【図３】図３は、本発明の実施形態１に係る回路基板の設計方法を示すフローチャートである。
【図４】図４は、本発明の実施形態１に係る回路基板の設計方法の一部を具体的に示す概念図である。
【図５】図５は、本発明の実施形態１に係る回路基板を製造する途中の状態を示す一部平面図である。
【図６】図６（１）は、本発明の実施形態１に係る回路基板を製造する途中の状態を示す一部平面図、図６（２）は、図６（１）に示すVI−VI線に沿った断面図である。
【図７】図７（１）は、本発明の実施形態２に係る回路基板の一部を示す平面透視図、図７（２）は、図７（１）に示すVII−VII線に沿った断面図である。
【図８】図８は、本発明の実施形態２に係る回路基板の設計方法の一部を具体的に示す概念図である。
【図９】図９は、本発明の他の実施形態に係る回路基板の設計方法の一部を具体的に示す概念図である。
【図１０】図１０（１）は、従来の回路基板の一部を示す平面透視図、図１０（２）は、図１０（１）に示すＸ−Ｘ線に沿った断面図である。
【図１１】図１１（１）は、従来の回路基板の一部を示す平面透視図、図１１（２）は、図１１（１）に示すXI−XI線に沿った断面図である。
【発明を実施するための形態】
【００２５】
次に、本発明の実施形態に係る回路基板及びその設計方法について図面を参照して説明する。なお、以下に記載される実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定するものではない。したがって、本発明は、その要旨を逸脱しない限り、様々な形態で実施することができる。
【００２６】
（実施形態１）
図１（１）は、本発明の実施形態１に係る回路基板の一部を示す平面図、図１（２）は、図１（１）に示すＩ−Ｉ線に沿った断面図、図２は、本発明の実施形態１に係る回路基板の設計に使用されるＣＡＤの構成を示すブロック図、図３は、実施形態１に係る回路基板の設計方法を示すフローチャート、図４は、本発明の実施形態１に係る回路基板の設計方法の一部を具体的に示す概念図、図５は、本発明の実施形態１に係る回路基板を製造する途中の状態を示す一部平面図、図６（１）は、本発明の実施形態１に係る回路基板を製造する途中の状態を示す一部平面図、図６（２）は、図６（１）に示すVI−VI線に沿った断面図である。なお、前記各図では、説明を判り易くするため、各部材の厚さやサイズ、拡大・縮小率等は、実際のものとは一致させずに記載した。
【００２７】
図１（１）及び図１（２）に示すように、実施形態１に係る回路基板は、内部電極が形成された基板１上の所定位置に、導電性材料（例えば、銅等）からなるＳＭＴパッド３が形成されており、このＳＭＴパッド３の内側（即ち、基板１のＳＭＴパッド形成領域内）には、ＳＭＴ部品２の外部電極２Ａと前記内部電極とを電気的に接続するための貫通ヴィア４が形成されている。この貫通ヴィア４内には、導電性材料（例えば、銅等）のメッキ層１３が形成されている。また、ＳＭＴパッド３上であって、貫通ヴィア４を挟んだ両側には、ハンダ９Ａ及び９Ｂが互いに独立した状態で配設されており、ＳＭＴパッド３と外部電極２Ａは、両者の間に介在しているハンダ９Ａ及び９Ｂを介して固定され且つ電気的に接続されている。
【００２８】
このように、ＳＭＴパッド３の領域内（内側）に貫通ヴィア４が配設されているため、貫通ヴィア４とＳＭＴパッド３との間に、両者を電気的に接続するための電源引出しベタ等を形成する必要がない。したがって、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができる。
【００２９】
また、基板１上には、ハンダ９が形成されるハンダ形成領域１５Ａ及び１５Ｂを、貫通ヴィア４を挟んだ両側に分離して画定すると共に、貫通ヴィア４の外周から所定の間隔をおいて配置されるマスキング層１０（図５でハッチングが施されている部分）が形成されている。ハンダ形成領域１５Ａ及び１５Ｂは、ＳＭＴパッド３の外周よりも若干外側の領域まで延出した状態で形成されている。また、このマスキング層１０によって、貫通ヴィア４の外周部には、マスキング層１０が形成されない非マスキング領域１６が画定されている。そしてまた、ハンダ形成領域１５Ａ及び１５Ｂは、非マスキング領域１６と所定の距離Ｌをおいて形成されており、このハンダ形成領域１５Ａ及び１５Ｂと非マスキング領域１６との間には、マスキング層１０が形成されており、この部分に形成されているマスキング層１０は、ソルダーレジストダムとしての役割を果たしている。
【００３０】
このように、ハンダ形成領域１５Ａ及び１５Ｂと非マスキング領域１６は、所定の距離Ｌをおいて形成されており、これら両者間にはマスキング層１０が形成されているため、ＳＭＴ部品２を実装する際に、当該両者間に形成されたマスキング層１０によって、ハンダ（クリームハンダ）９が貫通ヴィア４内に流れ込むことを阻止することができる。したがって、外部電極２ＡとＳＭＴパッド３とを接続するために必要なハンダ（クリームハンダ）量を削減することができる。さらにまた、貫通ヴィア４の外周部には、非マスキング領域１６が形成されているため、後に行われる外部電極２ＡとＳＭＴパッド３とをハンダ９により接続する工程でかかる熱により、マスキング層１０が溶解したとしても、マスキング層１０を形成している非導電性のレジスト液が貫通ヴィア４に流れ込むことも防止することができる。したがって、外部電極２Ａと基板１に形成されている内部電極（図示せず）との電気的な接続が阻害されることを防止することができ、両者の接続性を良好に維持することができる。
【００３１】
また、非マスキング領域１６の外周部には、非マスキング領域１６の外周に沿って、４つの各々独立した外層サーマルランド１１が形成されている。これらの外層サーマルランド１１は、貫通ヴィア４内に熱が逃げることを防止することができるため、外部電極２ＡとＳＭＴパッド３とをハンダ９により接続する際に必要な温度をさらに効率よく維持することができ、ハンダ上がりを向上することができる。
【００３２】
次に、実施形態１に係る回路基板をＣＡＤ設計する方法について図面を参照して説明する。図２に示すように、実施形態１に係る回路基板を設計するＣＡＤ５０は、基板１上の所定位置にＳＭＴパッド３を配置する部品配置部５１と、ＳＭＴパッド３の内側に貫通ヴィア４を配置する貫通ヴィア配置部５２と、基板１に対しＳＭＴ部品２が実装される方向を検出する電極実装方向検出部５３と、ＳＭＴパッド３に対し貫通ヴィア４がどの位置に配置されているかを測定する貫通ヴィア位置測定部５４と、貫通ヴィア位置測定部５４で測定された位置と、ＳＭＴパッド３の予め設定された基準位置との距離を算出し、当該距離が所定値以上であるか否かを判定する距離判定部５５と、距離判定部５５が前記距離が所定値以上であると判定した際に、外層サーマルランド１１が形成される領域、貫通ヴィア４の外周部に形成されている非マスキング領域１６、及び貫通ヴィア４を挟んだ両側であり且つＳＭＴパッド３の外周から外側に延出するハンダ形成領域１５Ａ及び１５Ｂを残してマスク形成領域に変換し、さらに、ハンダ９が形成される領域をメタルマスク開口部に変換する形状変換部５６と、を備えている。
【００３３】
このＣＡＤ５０を使用した回路基板の設計では、図３に示すように、先ず、ステップＳ１０１において、基板１を示す領域上の所定位置に、ＳＭＴ部品２の外部電極２Ａを接続するためのＳＭＴパッド３を、部品配置部５１により設計者がマニュアル操作にて配置する。その後、ステップＳ１０２に進む。
【００３４】
次に、ステップＳ１０２では、ＳＭＴ部品２の外部電極２Ａと基板１内に配置されている内部電極との電気的な接続を行う貫通ヴィア４を、貫通ヴィア配置部５２により設計者がマニュアル操作にてＳＭＴパッド３の内側（領域内）に配置する。その後、ステップＳ１０３に進む。
【００３５】
次に、ステップＳ１０３では、電極実装方向検出部５３により、基板１に対しＳＭＴ部品２が実装される方向を検出した後、ステップＳ１０４に進む。なお、実施形態１では、ＳＭＴ部品２は、図１に示すように、図１でいう右側からＳＭＴパッド３上に配置されている。この実装方向を、「−Ｘ方向」とする。その後、ステップＳ１０４に進む。
【００３６】
ステップＳ１０４では、ＳＭＴパッド３の内側に配置された貫通ヴィア４の位置を、貫通ヴィア位置測定部５４により測定する。具体的には、図４に示すように、ＳＭＴパッド３の図４でいう左側端から貫通ヴィア４までの最短距離Ｘ1と、ＳＭＴパッド３の図４でいう右側端から貫通ヴィア４までの最短距離Ｘ2と、ＳＭＴパッド３の図４でいう下側端から貫通ヴィア４までの最短距離Ｙ1と、ＳＭＴパッド３の図４でいう上側端から貫通ヴィア４までの最短距離Ｙ2と、を測定する。その後、ステップＳ１０５に進む。
【００３７】
ステップＳ１０５では、ステップＳ１０３において検出されたＳＭＴ部品２が実装される方向が−Ｘ方向であることから、距離判定部５５により、Ｘ1、Ｘ2、Ｙ1、Ｙ2のうち、Ｘ1及びＸ2を選択する。次に、Ｘ1と、予め設定されているＳＭＴパッド３の図４でいう左側端から貫通ヴィア４までの必要寸法であるＳＭＴ部品遠端必要寸法Ｘ0aと、を比較する。また、Ｘ2と、予め設定されているＳＭＴパッド３の図４でいう右側端から貫通ヴィア４までの必要寸法であるＳＭＴ部品近端必要寸法Ｘ0bと、を比較する。Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bである（ステップＳ１０５：ＹＥＳ）場合は、ステップＳ１０６に進む。一方、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bでない（ステップＳ１０５：ＮＯ）場合は、ＥＮＤに進み、設計を終了させる。
【００３８】
ステップＳ１０６では、形状変換部５６により、貫通ヴィア４の外周部の外層サーマルランド１１が配置される領域、貫通ヴィア４の外周部に形成される非マスキング領域１６、及び貫通ヴィア４を挟んだ両側であり且つＳＭＴパッド３の外周から外側に延出する（例えば、約１００μｍ延出する）ハンダ形成領域１５Ａ及び１５Ｂを残してマスク形成領域（非導体部分）に変換する。次に、ハンダ９が形成される領域をメタルマスク開口部に変換する。その後、ＥＮＤに進み、設計を終了させる。
【００３９】
実施形態１に係るＣＡＤ設計により設計された回路基板を製造するには、先ず、基板１上のＣＡＤ設計により予め設定された位置（以下、単に「設定位置」ということがある）にＳＭＴパッド３を選択的に形成する。次に、このＳＭＴパッド３の内側の設定位置に貫通ヴィア４を開口し、貫通ヴィア４の内周面にメッキ層１３を形成する。次いで、ＳＭＴパッド３及び貫通ヴィア４が形成された基板１上に、レジスト層を形成した後、このレジスト層のうち、貫通ヴィア４の外周部に形成される非マスキング領域１６と、非マスキング領域１６の外周部に形成される外層サーマルランド１１の形成領域と、貫通ヴィア４を挟んだ両側であり且つＳＭＴパッド３の外周から外側に延出するハンダ形成領域１５Ａ及び１５Ｂと、に形成されているレジスト層を選択的に除去し、マスキング層１０（図４にハッチングで示す部分）を形成する。
【００４０】
この時、非マスキング領域１６とハンダ形成領域１５Ａとの間、非マスキング領域１６とハンダ形成領域１５Ｂとの間には、マスキング層１０（ソルダーレジストダム）が存在することになり、外層サーマルランド１１の形成領域は、ＳＭＴパッド３が露出した状態となる。このため、ＳＭＴパッド３を熱伝導性が良好な導電性材料（例えば、銅等）で形成することにより、外層サーマルランド１１を別途形成することなく、外層サーマルランド１１の形成領域に形成されているレジスト層を選択的に除去すると同時に露出したＳＭＴパッド３の部分を外層サーマルランド１１とすることができる。
【００４１】
また、貫通ヴィア４の外周部には、非マスキング領域１６が形成されているため、後に行われる外部電極２ＡとＳＭＴパッド３とをハンダ９により接続する工程でかかる熱により、マスキング層１０が溶解したとしても、マスキング層１０を形成するためのレジスト液が貫通ヴィア４に流れ込むことを防止することができる。したがって、外部電極２Ａと基板１に形成されている内部電極（図示せず）との電気的な接続が阻害されることを防止することができ、両者の接続性を良好に維持することができる。
【００４２】
次に、上記工程で得られた基板１上にメタルマスク材層を形成した後、ハンダ形成領域１５Ａ及び１５Ｂに形成されているメタルマスク材層を選択的に除去し、メタルマスク開口１８Ａ及び１８Ｂを形成する。基板１上に残されたメタルマスク材層が、メタルマスク２０となる。
【００４３】
次に、メタルマスク２０が形成された基板１上にクリームハンダを塗布した後、メタルマスク２０を除去し、ハンダ形成領域１５Ａ及び１５Ｂ（メタルマスク開口１８Ａ及び１８Ｂ部分）にハンダ９を形成する。その後、ハンダ９Ａ及び９Ｂを介して、ＳＭＴパッド３と、ＳＭＴ部品２の外部電極２Ａとを電気的に接続し固定する。この時、前述したように、非マスキング領域１６とハンダ形成領域１５Ａ及び１５Ｂとの間には、マスキング層１０（ソルダーレジストダム）が存在しているため、クリームハンダが貫通ヴィア４内に流れ込むことを阻止することができる。したがって、外部電極２ＡとＳＭＴパッド３とを接続するために必要なクリームハンダの量を削減することができる。
【００４４】
（実施形態２）
次に、本発明の実施形態２に係る回路基板及びその設計方法について図面を参照して説明する。図７は、（１）は、本発明の実施形態２に係る回路基板の一部を示す平面透視図、図７（２）は、図７（１）に示すVII−VII線に沿った断面図、図８は、本発明の実施形態２に係る回路基板の設計方法の一部を具体的に示す概念図である。なお、前記各図では、説明を判り易くするため、各部材の厚さやサイズ、拡大・縮小率等は、実際のものとは一致させずに記載した。また、実施形態２では、実施形態１と同様の部品には同一の符号を付し、その詳細な説明は省略すると共に、実施形態１と同様の設計方法については、その詳細な説明を省略する。
【００４５】
図７及び図８に示すように、実施形態２に係る回路基板と、実施形態１に係る回路基板との異なる主な点は、貫通ヴィア４を複数形成した点である。即ち、実施形態２に係る回路基板は、内部電極が形成された基板１上の所定位置に形成されたＳＭＴパッド３の内側に５つの貫通ヴィア４が形成されている。このように、多数の貫通ヴィア４を介して内部電極に接続させる必要があるＳＭＴ部品２を配設する場合であっても、これらの貫通ヴィア４をＳＭＴパッド３の内側に配置することができるため、電極同士の接続領域を小さくすることができ、小型化、軽量化、高密度実装化を達成することができると共に、外部電極と内部電極との接続性を良好に維持することができる。
【００４６】
なお、図７では、図面を判り易くするため、外層サーマルランド１１の記載を省略したが、実施形態１と同様に、各々の非マスキング領域１６の外周部には、外層サーマルランド１１が形成されている。
【００４７】
実施形態２に係る回路基板は、実施形態１と同様にＣＡＤ５０を使用して設計することができる。このＣＡＤ５０を使用した回路基板の設計では、図３に示すステップＳ１０１において、ＳＭＴ部品２の外部電極２Ａを接続するためのＳＭＴパッド３を、部品配置部５１により設計者がマニュアル操作にて配置した後、ステップＳ１０２において、貫通ヴィア配置部５２により設計者がマニュアル操作にてＳＭＴパッド３の内側（領域内）に複数の貫通ヴィア４を配置する。なお、実施形態２では、図７及び図８に示すように、５つの貫通ヴィア４を同一線上に互いに間隔をおいて配置した。
【００４８】
次に、ステップＳ１０３に進み、実施形態１と同様に電極実装方向検出部５３により、基板１に対しＳＭＴ部品２が実装される方向を検出した後、ステップＳ１０４に進む。なお、実施形態２も実施形態１と同様に、ＳＭＴ部品２は、−Ｘ方向に実装されている。
【００４９】
次に、ステップＳ１０４に進み、ＳＭＴパッド３の内側に配置された貫通ヴィア４の位置を、貫通ヴィア位置測定部５４により測定する。具体的には、図８に示すように、ＳＭＴパッド３の図８でいう左側端から、この左側端に一番近い貫通ヴィア４までの最短距離Ｘ1と、ＳＭＴパッド３の図４でいう右側端から、この右側端に一番近い貫通ヴィア４までの最短距離Ｘ2と、ＳＭＴパッド３の図４でいう下側端から、この下側端に一番近い貫通ヴィア４までの最短距離Ｙ1と、ＳＭＴパッド３の図４でいう上側端から、この上側端に一番近い貫通ヴィア４までの最短距離Ｙ2と、を測定する。その後、ステップＳ１０５に進む。
【００５０】
ステップＳ１０５では、実施形態１と同様に、Ｘ1とＳＭＴ部品遠端必要寸法Ｘ0aとを比較し、且つＸ2とＳＭＴ部品近端必要寸法Ｘ0bとを比較して、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bである（ステップＳ１０５：ＹＥＳ）場合は、ステップＳ１０６に進む。一方、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bでない（ステップＳ１０５：ＮＯ）場合は、ＥＮＤに進み、設計を終了させる。
【００５１】
ステップＳ１０６では、形状変換部５６により、貫通ヴィア４の外周部の外層サーマルランド１１が配置される領域、貫通ヴィア４の外周部に形成される非マスキング領域１６、及び貫通ヴィア４を挟んだ両側であり且つＳＭＴパッド３の外周から外側に延出するハンダ形成領域１５Ａ及び１５Ｂを残してマスク形成領域（非導体部分）に変換する。次に、ハンダ９が形成される領域をメタルマスク開口部に変換する。その後、ＥＮＤに進み、設計を終了させる。
【００５２】
なお、実施形態２では、ＳＭＴパッド３の内側に、５つの貫通ヴィア４を同一線上に互いに間隔をおいて配置した場合について説明したが、これに限らず、貫通ヴィア４は、ＳＭＴパッド３の内側であれば、例えば、図９に示すように、任意の位置に、任意の数で配置することができる。この配置の場合も、ＳＭＴ部品２が−Ｘ方向に実装されている場合は、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bである時に、ステップＳ１０６に進み、Ｘ1≧Ｘ0a且つＸ2≧Ｘ0bでない時に、ＥＮＤに進めばよい。
【００５３】
また、ＳＭＴ部品２が図１でいう左側からＳＭＴパッド３上に配置されている場合は、予め設定されているＳＭＴパッド３の図４及び図９でいう左側端から、この左側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品近端必要寸法Ｘ0cとなり、図４及び図９でいう右側端から、この右側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品遠端必要寸法Ｘ0dとなり、Ｘ1≧Ｘ0c且つＸ2≧Ｘ0dである場合は、ステップＳ１０６に進めばよい。
【００５４】
そしてまた、ＳＭＴ部品２が図１でいう下側からＳＭＴパッド３上に配置されている場合は、予め設定されているＳＭＴパッド３の図４及び図９でいう下側端から、この下側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品近端必要寸法Ｘ0eとなり、予め設定されているＳＭＴパッド３の図４及び図９でいう上側端から、この上側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品遠端必要寸法Ｘ0fとなり、Ｙ1≧Ｘ0e且つＹ2≧Ｘ0fである場合は、ステップＳ１０６に進めばよい。
【００５５】
さらにまた、ＳＭＴ部品２が図１でいう上側からＳＭＴパッド３上に配置されている場合は、予め設定されているＳＭＴパッド３の図４及び図９でいう下側端から、この下側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品遠端必要寸法Ｘ0gとなり、予め設定されているＳＭＴパッド３の図４及び図９でいう上側端から、この上側端に一番近い貫通ヴィア４までの必要寸法が、ＳＭＴ部品近端必要寸法Ｘ0hとなり、Ｙ1≧Ｘ0g且つＹ2≧Ｘ0hである場合は、ステップＳ１０６に進めばよい。
【符号の説明】
【００５６】
１…基板、 ２…ＳＭＴ部品、 ２Ａ…外部電極、 ３…ＳＭＴパッド、 ４…貫通ヴィア、 ９Ａ、９Ｂ…ハンダ、 １０…マスキング層、 １１…外層サーマルランド、 １５Ａ、１５Ｂ…ハンダ形成領域、 １６…非マスキング領域、 １８Ａ、１８Ｂ…メタルマスク開口、 ２０…メタルマスク、 ５０…ＣＡＤ、 ５１…部品配置部、 ５２…貫通ヴィア配置部、 ５３…電極実装方向検出部、 ５４…貫通ヴィア位置測定部、 ５５…距離判定部、 ５６…形状変換部
【特許請求の範囲】
【請求項１】
貫通ヴィア及び内部電極が形成された基板と、当該基板上にハンダ付けされてなる表面実装型電子部品と、を備え、前記貫通ヴィアを介して、前記内部電極に前記表面実装型電子部品の外部電極を接続してなる回路基板であって、
前記基板上に形成され且つ前記外部電極が接続されるパッドと、
前記基板のパッド形成領域内に形成された貫通ヴィアと、
前記パッドと外部電極との間に介在し、当該パッドと外部電極とを接続するハンダと、
前記ハンダが形成されるハンダ形成領域を前記貫通ヴィアを挟んだ両側に分離して画定すると共に、前記貫通ヴィアの外周から所定の間隔をおいて配置されるマスキング層と、
を備え、
前記ハンダ形成領域は、前記マスキング層によって前記貫通ヴィアの外周部に画定された非マスキング領域と所定の距離をおいて形成されてなる回路基板。
【請求項２】
前記非マスキング領域上に、前記貫通ヴィアの外周部から所定の距離をおいて配置されるサーマルランドをさらに備えてなる請求項１記載の回路基板。
【請求項３】
前記貫通ヴィアを複数有してなる請求項１または請求項２記載の回路基板。
【請求項４】
貫通ヴィア及び内部電極が形成された基板と、当該基板上にハンダ付けされてなる表面実装型電子部品と、を備え、前記貫通ヴィアを介して、前記内部電極に前記表面実装型電子部品の外部電極を接続してなる回路基板を、ＣＡＤ設計する方法であって、
前記基板上に、前記外部電極が接続されるパッドを配置する部品配置工程と、
前記パッドの内部に前記貫通ヴィアを配置する貫通ヴィア配置工程と、
前記外部電極が実装される方向を検出する電極実装方向検出工程と、
前記貫通ヴィアの位置を測定する貫通ヴィア位置測定工程と、
前記貫通ヴィア位置測定工程で測定された位置と、前記パッドの予め設定された基準位置との距離を算出し、当該距離が所定値以上であるか否かを判定する判定工程と、
前記判定工程で、前記距離が所定値以上であると判定された際に、前記貫通ヴィアの外周部及び前記貫通ヴィアを挟んだ両側であり且つ前記パッドの外周から外側に延出するハンダ形成領域を残してマスク形成領域に変換するマスク形成領域変換工程と、
を備え、
前記貫通ヴィアの外周部とハンダ形成領域は、互いに所定の間隔をおいて配置される回路基板設計方法。
【請求項５】
前記マスク形成領域変換工程は、前記貫通ヴィアの外周部の外側の一部領域を残してマスク形成領域に変換する工程を含む請求項４記載の回路基板設計方法。
【請求項６】
前記マスク形成領域変換工程後、前記ハンダ形成領域を残してメタルマスク形成領域に変換するメタルマスク形成領域変換工程をさらに備えてなる請求項４または請求項５記載の回路基板設計方法。
【請求項７】
前記貫通ヴィア配置工程は、前記パッドの内部に複数の貫通ヴィアを配置する請求項４ないし請求項６のいずれか一項に記載の回路基板設計方法。
【請求項１】
貫通ヴィア及び内部電極が形成された基板と、当該基板上にハンダ付けされてなる表面実装型電子部品と、を備え、前記貫通ヴィアを介して、前記内部電極に前記表面実装型電子部品の外部電極を接続してなる回路基板であって、
前記基板上に形成され且つ前記外部電極が接続されるパッドと、
前記基板のパッド形成領域内に形成された貫通ヴィアと、
前記パッドと外部電極との間に介在し、当該パッドと外部電極とを接続するハンダと、
前記ハンダが形成されるハンダ形成領域を前記貫通ヴィアを挟んだ両側に分離して画定すると共に、前記貫通ヴィアの外周から所定の間隔をおいて配置されるマスキング層と、
を備え、
前記ハンダ形成領域は、前記マスキング層によって前記貫通ヴィアの外周部に画定された非マスキング領域と所定の距離をおいて形成されてなる回路基板。
【請求項２】
前記非マスキング領域上に、前記貫通ヴィアの外周部から所定の距離をおいて配置されるサーマルランドをさらに備えてなる請求項１記載の回路基板。
【請求項３】
前記貫通ヴィアを複数有してなる請求項１または請求項２記載の回路基板。
【請求項４】
貫通ヴィア及び内部電極が形成された基板と、当該基板上にハンダ付けされてなる表面実装型電子部品と、を備え、前記貫通ヴィアを介して、前記内部電極に前記表面実装型電子部品の外部電極を接続してなる回路基板を、ＣＡＤ設計する方法であって、
前記基板上に、前記外部電極が接続されるパッドを配置する部品配置工程と、
前記パッドの内部に前記貫通ヴィアを配置する貫通ヴィア配置工程と、
前記外部電極が実装される方向を検出する電極実装方向検出工程と、
前記貫通ヴィアの位置を測定する貫通ヴィア位置測定工程と、
前記貫通ヴィア位置測定工程で測定された位置と、前記パッドの予め設定された基準位置との距離を算出し、当該距離が所定値以上であるか否かを判定する判定工程と、
前記判定工程で、前記距離が所定値以上であると判定された際に、前記貫通ヴィアの外周部及び前記貫通ヴィアを挟んだ両側であり且つ前記パッドの外周から外側に延出するハンダ形成領域を残してマスク形成領域に変換するマスク形成領域変換工程と、
を備え、
前記貫通ヴィアの外周部とハンダ形成領域は、互いに所定の間隔をおいて配置される回路基板設計方法。
【請求項５】
前記マスク形成領域変換工程は、前記貫通ヴィアの外周部の外側の一部領域を残してマスク形成領域に変換する工程を含む請求項４記載の回路基板設計方法。
【請求項６】
前記マスク形成領域変換工程後、前記ハンダ形成領域を残してメタルマスク形成領域に変換するメタルマスク形成領域変換工程をさらに備えてなる請求項４または請求項５記載の回路基板設計方法。
【請求項７】
前記貫通ヴィア配置工程は、前記パッドの内部に複数の貫通ヴィアを配置する請求項４ないし請求項６のいずれか一項に記載の回路基板設計方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−１１９５１３（Ｐ２０１１−１１９５１３Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２７６４９０（Ｐ２００９−２７６４９０）
【出願日】平成２１年１２月４日（２００９．１２．４）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１２月４日（２００９．１２．４）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]