基準回路
基準回路（２００，３００）は、第２のトランジスタ（Ｑ２，２２２）に動作可能に結合された第１のトランジスタ（Ｑ１，２２０）を備え且つ基準回路の正の温度依存性に対応するそれぞれのベース電流（ＩｂＱ１，ＩｂＱ２）を有する第１の電流発生器を備える。抵抗（ｒ３２２８）は、第１の電流発生器に動作可能に結合され、且つ基準回路の負の温度依存性に対応する第２の電流（Ｉｒ３）を与えるよう構成されている。第２の電流発生器（ｍ４２２４）が、抵抗及び第１の電流発生器に動作可能に結合され、第２の電流（Ｉｒ３）及びベース電流（ＩｂＱ１，ＩｂＱ２）の和として組み合わされた電流（Ｉ２）を発生する。このようにして、湾曲補償した電圧及び／又は電流基準回路の出力電圧は、実質的に線形であり、そして当該基準回路の動作温度に対して実質的に独立である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧及び電流基準回路に関する。本発明は、基準回路、及び温度に対して独立で且つ湾曲補償したサブバンドギャップ電圧及び電流基準を与える構成に適用可能であるが、これらに限定されるわけではない。
【背景技術】
【０００２】
電圧基準回路は、信頼性良い電圧値を与えるため多種多様な電子回路で必要とされている。特に、そのような回路は、多くの場合、信頼性良い電圧値が電子回路内の温度変化、又は電子回路内の部品に及ぼす温度変化の影響から実質的に独立にされることを保証するよう設計される。従って、とりわけ、電圧基準の温度安定性が、キー要因である。これは、特に、例えば、全データ捕捉機能の精度を要求する、システムオンチップ技術のような将来の通信製品及び技術のための一部の電子回路では重大である。
【０００３】
本発明の分野では、バンドギャップ電圧基準は半導体バンドギャップ電圧に非常に近い出力電圧を生成することが知られている。シリコンについては、この値は、約１．２Ｖである。従って、サブバンドギャップ電圧は、シリコンについては、１．２Ｖより下であると理解される。
【０００４】
一般的に、バンドギャップ電圧基準出力を発生するため用いられる２つの既知の基本的構成要素がある。そのような電子回路の第１の構成要素は、通常、直接にバイアスされたダイオード、例えば、負の温度係数を有する、バイポーラ接合トランジスタ（ＢＪＴ）デバイスのベース−エミッタ電圧である。そのような電子回路の第２の構成要素は、絶対温度電圧に比例する出力を与えるように構成されている直接にバイアスされたダイオードの電圧差である。従って、これらの構成要素の出力を適切な比で組み合わせることにより、その出力の和は、温度に対して殆ど独立である電圧基準を与えることができる。とりわけ、電流電子回路においては、そのような条件下でのバンドギャップ電圧基準の出力電圧は、ほぼ１．２Ｖである。
【０００５】
不都合にも、バイポーラ・トランジスタのベース−エミッタ電圧は、トランジスタ温度と共に直線的に変化しない。従って、２つの構成要素のみを上記の要領で加算する単純なバンドギャップ回路は、出力の放物線状の湾曲応答及び２次の温度依存性を有する。従って、電圧基準の温度安定性を増大するため、２次の補償回路が、一般的に適用されている。
【０００６】
電圧基準の温度依存性は、式（１）に示されるように、順方向にバイアスされたバイポーラ・トランジスタのベース−エミッタ電圧の温度依存性に見ることができる。
【０００７】
【数１】
【０００８】
ここで、
Ｖｇｏ：これは、‘０’ケルビン度まで外挿されたシリコンのバンドギャップ電圧である。
【０００９】
ＶｂｅＲ：これは、温度ＴＲでのベース−エミッタ電圧である。
【００１０】
Ｔ：これは、動作温度である。
【００１１】
ＴＲ：これは、基準温度である。
【００１２】
ｎ：これは、プロセスに依存するが、しかし温度に対して独立であるパラメータである。
【００１３】
ｘ：これは、バイアス電流がＰＴＡＴである場合１に等しく、そして電流が温度に対して独立であるとき‘０‘に行く、即ち、ダイオードを流れる電流が温度に依存しないとき、Ｖｂｅは、それ自身の温度パラメータに従って変化する。ダイオードを流れる電流が温度に依存するケースでは、Ｖｂｅは、それ自身及び電流温度パラメータに従って変化する。従って、バイアス電流が温度に直線的に比例する場合、ｘ＝１であり、バイアス電流が温度に対して独立である場合、ｘ＝０である。
【００１４】
ｋ：これは、ボルツマン定数である。
【００１５】
ｑ：これは、電子の電荷である。
【００１６】
式（１）において、第１項は定数であり、第２項は温度の線形関数であり、最後の項は非線形関数であることが分かる。１次バンドギャップ基準回路においては、式（１）からの線形項（第２項）のみが、通常補償される。式（１）からの非線形項は、補償されないままであり、それにより出力の放物線状湾曲を生成する。
【００１７】
図１は、従来の１次バンドギャップ基準回路の概略図１００を示し、そこにおいては、出力電圧ＶＲＥＦ１２５は、正確な１次温度補償を有すると仮定される。当該基準回路は、Ｑ１１２０、Ｑ２ １２２、ｍ４ １２４、ｒ１１２６、及び電流ミラー１１０、１１２に基づく正及び負の温度依存性電流発生器から成る。当該基準回路は更に、出力段１３０を備え、当該出力段１３０は、抵抗ｒ２と、ダイオードとしてのＱ３とに基づいている。Ｑ１１２０は、負の温度依存性電流を生成する。Ｑ１ １２０とＱ２ １２２との間のＶｂｅ差は、抵抗ｒ１ １２６に印加される。その結果、Ｑ２エミッタ電流は、ΔＶｂｅをｒ１ １２６で除したものに比例し、そして正の温度依存性を有する。
【００１８】
電流ミラーｍ１ １１０、ｍ２ １１２、及びトランジスタＱ１１２０、Ｑ２ １２２及びｍ４ １２４は、負のフィードバックを生成して、Ｑ１１２０のコレクタ電流及びｍ１ １１０のドレーン電流を補償する。電流ミラーｍ２ １１２及びｍ３ １１４は、Ｑ２ １２２のコレクタ電流に比例するｍ３ドレーン電流を生成する。トランジスタｍ４１２４及び電流ミラーｍ５ １１６及びｍ６ １１８は、Ｑ１１２０及びＱ２ １２２のベース電流に比例するｍ６ドレーン電流を形成する。ｍ３ １１４及びｍ６ １１８の両方のドレーン電流は、出力段１３０を通るよう流れ、それにより負の温度依存性を有するダイオードＱ３及び正の温度依存性を有する抵抗ｒ２の上に或る電圧降下を生成する。それらの温度係数が互いに等しいケースでは、出力電圧（１２５）は、温度補償されるであろう。
【００１９】
正確な１次の温度補償は、次式により表される。
【００２０】
【数２】
【００２１】
ここで、
ＶｒｅｆＢＧ：これは、バンドギャップ基準の出力電圧である。
【００２２】
従って、従来のバンドギャップ基準の出力電圧１２５は、Ｖｇｏあたりであり、それは、式（２）からの非線形項によって生じる５〜７ミリボルト（ｍＶ）の放物線状湾曲を持つほぼ１．２Ｖである。
【００２３】
しかしながら、高性能の電気装置、特に、携帯型通信装置においては、１．５Ｖ又はそれより低い供給電圧を用いることを必要とする傾向にある。従って、オーディオ・プレーヤ又はカメラのようなバッテリ給電型携帯装置の場合の本発明の文脈においては、１．５Ｖは、バッテリ電圧源、例えば、‘Ａ’サイズに関して初期電圧である。バッテリが「放電」される場合、電圧は、１Ｖより下に落ちる。
【００２４】
米国特許Ｎｏ．６，１５７，２４５は、異なる温度依存性を有する３つの電流の発生を一緒に用い、そして正確な湾曲補償の方法を採用する回路を記載する。米国特許Ｎｏ．６，１５７，２４５で提案された回路の重大な欠点は、それが５個の「極めて一致した」キロオーム抵抗、即ち、２２．３５、２４４．０、３１９．０８、９３７．１及び９９．９キロオームの抵抗を提案していることである。大きい抵抗比（最大１：４２）及びその比の大きい広がり（１：４．５から１：４２まで）が問題であり、そして抵抗の過剰な不一致が予想されるであろう。
【００２５】
更に、５個の抵抗を正確に且つ臨界的に一致させるよう試みるトリミング処置は、実際に用いるべき回路にとって高価になり過ぎる。従って、そのような回路は、大量生産のデバイスには非常に非現実的である。
【００２６】
Ｐ．Ｍａｌｃｏｖａｔｉ他による題名が「１Ｖ供給電圧を有する湾曲補償したＢｉＣＭＯＳバンドギャップ（Ｃｕｒｖａｔｕｒｅ−Ｃｏｍｐｅｎｓａｔｅｄ ＢｉＣＭＯＳ Ｂａｎｄｇａｐ ｗｉｔｈ １−Ｖ Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ）」であり固体回路のＩＥＥＥジャーナル（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ）Ｖｏｌ．３６，Ｎｏ．７で２００１年７月に発行された論文（１０７６−１０８１頁）はまた、演算増幅器、５個の極めて一致した抵抗、並びに３個の極めて一致されたバイポーラ・トランジスタのグループを含む複雑な回路を提案している。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
従って、本発明の分野において、とりわけ電流サブバンドギャップ電圧基準に匹敵する温度安定性を有する１．２Ｖのフラクション（ｆｒａｃｔｉｏｎ）を発生することができるサブバンドギャップ電圧基準に対する必要性が存在する。
【課題を解決するための手段】
【００２８】
従って、本発明の好適な実施形態は、単独で、又はいずれかの組み合わせで、上記で言及した欠点の１つ又はそれより多い欠点を好ましくは緩和し、軽減し、又は排除しようとするものである。
【００２９】
本発明に従って、添付の特許請求の範囲に記載された基準回路が提供される。
【００３０】
本発明の例示的実施形態が、ここで添付図面を参照して説明されるであろう。
【発明を実施するための最良の形態】
【００３１】
本発明の好適な実施形態が、サブバンドギャップ電圧基準回路の設計及び動作を改善することを参照して説明される。しかしながら、本明細書で説明される発明概念はサブバンドギャップ電流基準回路に等しく適用可能であることは、本発明の意図内である。
【００３２】
とりわけ、図１の従来技術の回路においては、出力電圧は、ダイオードＱ３の両端間の電圧降下により制限され、それは、ダイオードのサイズ及び流れる電流に依存する値（通常０．６Ｖ−０．８Ｖ）より下に低減されることができない。しかしながら、本発明の好適な実施形態は、抵抗ｒ２及び電流値Ｉ１及びＩ２に比例する出力電圧を与える回路を提案する。このようにして、ｒ２、Ｉ１及びＩ２に対して適切な値を選択することにより出力電圧を０．６Ｖより下に調整することが可能である。
【００３３】
本発明の好適な実施形態は、サブバンドギャップ基準に関して直裁的な湾曲補償を獲得するよう構成されたバイポーラ及びＣＭＯＳトランジスタ回路から成る。とりわけ、これらのサブ回路は、基準の出力電圧が実質的に線形で且つ動作温度に対して独立であるように組み合わされる。本明細書で説明される発明概念は純粋のバイポーラ回路構成に等しく適用可能であることが想定されている。それは、純粋のバイポーラ回路構成がバイポーラ・ダイオードの指数関数的温度依存性Ｖｂｅに実質的に基づいているからである。
【００３４】
本発明の好適な実施形態は、３つの電流を発生するそれぞれのサブ回路を提案する。第１の電流は、絶対温度に比例する。第２の電流は、バイポーラ・トランジスタのベース−エミッタ電圧に比例する。第３の電流は、ベース−エミッタ電圧における非線形項に比例し、そして温度に依存する。とりわけ、これら電流は、それらの和が電流対温度の１次の関係及び２次の関係の両方に関して温度に対して独立であるような比で与えられる。３つの電流の和は、出力抵抗により温度に対して独立である出力電圧を与えるよう構成される。
【００３５】
図２は、提案されたサブバンドギャップ電圧基準回路２００の単純化されたトポロジーを示す。図２に示されるサブバンドギャップ電圧基準回路２００は、ＰＴＡＴ電流発生器及びＶｂｅ／Ｒ電流発生器２２０、２２２、電流ミラー２１０−２１８、及び抵抗ｒ２２３０を有し且つ接地に接続された出力段を備える。ＰＴＡＴ電流発生器は、ＮＰＮトランジスタＱ１ ２２０及びＱ２ ２２２、抵抗ｒ１ ２２６、ＮＭＯＳトランジスタｍ４２２４及び能動電流ミラー回路ＣＭ１ ２１０、２１２及び２１４を備える。
【００３６】
抵抗ｒ３ ２２８は、Ｑ１ ２２０のＶｂｅを抵抗ｒ３２２８の値で除した値に比例する電流を生成する。その結果、ｍ４ ２２４のドレーン電流Ｉ２は、Ｑ１２２０、Ｑ２ ２２２のベース及び抵抗ｒ３ ２２８の和である。電流Ｉ１及びＩ２は、それに応じて正及び負の温度依存性を有する。抵抗ｒ２ ２３０を流れる両方の電流Ｉ１及びＩ２は、バンドギャップ・レンジ（ｂａｎｄｇａｐ ｒａｎｇｅ）に比例する出力電圧２２５を発生する。
【００３７】
電流ミラー回路ＣＭ１は、トランジスタＱ１及びＱ２のコレクタ電流を強制的に等しくさせる（一般的に、Ｑ１及びＱ２のコレクタ電流は、Ｍ：Ｋとして関連付けることができる。）。ＰＴＡＴ電流に関する式は、コレクタ電流のベース−エミッタ電圧依存性に従う。
【００３８】
とりわけ、図２の回路トポロジーは、図１の既知の回路を超えた多数の新しく且つ強化された特徴を与える。即ち、
（ｉ）基準電圧は、回路の温度安定性に影響を与えることなしにｒ２抵抗の値を変えることにより、ゼロ（接地電位）から最大ＶＣＣ（供給電圧電位）までの任意の都合良い値に自由に調整されることができる。
【００３９】
（ｉｉ）温度補償された単純な電流基準が、容易に得ることができる。ソース電流は、ｒ２抵抗が除かれる場合回路の出力端子で使用可能である。シンク電流がＮＰＮ電流ミラー又はＮＭＯＳ電流ミラーのいずれかを使用することで生成されることができることが有利である。
【００４０】
（ｉｉｉ）図２のサブバンドギャップ電圧基準は、以下で説明されるように、正確な湾曲補償回路網を用いて、容易に「グレードアップ（増強）」されることができる。従って、回路の温度安定性は、実質的に改善される。
【００４１】
本発明の好適な実施形態に適用される正確な湾曲補償の説明を以下に与える。
【００４２】
従来の１次バンドギャップ基準の出力電圧は、次式のように表されることができる。
【００４３】
【数３】
【００４４】
ここで、
ＩＣＳは、コレクタの飽和電流であり、
‘ｍ’は、非理想化係数であり、
Ｖｔは、熱電圧、即ち、Ｖｔ＝ｋＴ／ｑであり、そして（Ｉｃｑｉ＝ＩｃＱ２＝Ｉ１を仮定すると）次式のように表されることができる。
【００４５】
【数４】
【００４６】
ここで、
Ｉ１は、ＰＴＡＴ電流であり、
Ｎは、Ｑ２及びＱ１のエミッタ面積比である。
【００４７】
図２から、Ｖｂｅ／Ｒ電流発生器は、ｒ１ ２２６及びｒ３ ２２８を有するＮＰＮトランジスタＱ１ ２２０及びＱ２ ２２２、ＮＭＯＳトランジスタｍ４２２４、及び電流ミラー回路ＣＭ２ ２１６、２１８を備える。従って、Ｖｂｅ／Ｒ電流発生器は、次のとおりの出力電流を生成する。
【００４８】
【数５】
【００４９】
ここで、
Ｉ２は、Ｖｂｅ／Ｒ電流であり、
ＶｂｅＱ１は、トランジスタＱ１ ２２０のベース−エミッタ電圧であり、
ＩｂＱ１及びＩｂＱ２は、Ｑ１ ２２０トランジスタ及びＱ２ ２２２トランジスタのそれぞれのベース電流である。
【００５０】
図１及び図２の回路を比較すると、図１からのトランジスタｍ４ １２４はＱ１ １２０及びＱ２ １２２に対するベース駆動を与える「ベータ・ヘルパ（ｂｅｔａ ｈｅｌｐｅｒ）」としてのみ用いられていることを分かることができる。しかしながら、図２の回路のｍ４トランジスタ２２４は、追加の機能、即ち、Ｖｂｅ／Ｒ電流の発生を与えることが有利である。従って、図２のトランジスタｍ４２２４は、２つの機能を実行する。即ち、
（ｉ）それは、負の温度電流を発生し、
（ｉｉ）それは、非線形を同時に補償するためＱ１、Ｑ２ベース電流を与える。
【００５１】
従って、機能の統合化、即ち、好適な実施形態におけるｍ４の増大された機能は、回路設計に過剰な複雑さを与えることなしにデバイス性能の新しい質を生成するキー要因である。とりわけ、図２におけるＩ１及びＩ２電流は、それらの和が電流対温度の１次の関係に関して温度に対して独立であるような比例で加えられる。
【００５２】
（Ｖｂｅ／ｒ３）＞＞（ＩｂＱ１＋ＩｂＱ２）
を仮定すると、温度に対する独立性の条件は、式（６）に示されるように、式（１）、（４）及び（５）から導出することができる。
【００５３】
【数６】
【００５４】
ここで、
‘ｅ’は、ベース−エミッタ電圧の線形化された温度係数であり、
ＶｂｅＱ１Ｒは、温度ＴＲにおけるトランジスタＱ１のベース−エミッタ電圧である。
【００５５】
Ｉ１及びＩ２の電流の和は、出力抵抗ｒ２を流れ、次のような温度に対して独立である電圧降下（１次で）を生成する。
【００５６】
【数７】
【００５７】
ここで、ＶｒｅｆｓＢＧは、サブバンドギャップ基準の出力電圧である。
【００５８】
従って、提案された１次サブバンドギャップ基準の出力電圧は、ＶｒｅｆｓＢＧ×ｒ２／ｒ３であり、式（７）から非線形項により生じる類似の放物線状湾曲を有する。１次サブバンドギャップ基準の出力電圧の典型的な温度依存性が、図４に示されている。
【００５９】
ここで図３を参照すると、本発明の２次補償回路の強化された実施形態の単純化された概略図が示されている。要約すると、図３に提示された回路は、図２に示された回路に似ているが、しかし追加の補償回路網を有する。この追加の補償回路網は、ＰＭＯＳトランジスタｍ７及びｍ８３４０、ダイオード接続バイポーラ・トランジスタＱ３ ３３０及び抵抗ｒ４ ３５０を備える。これらの追加の全ての構成要素は、上記で説明されたように、正確な湾曲補償を達成するため図３に示される要領で組み合わさる。
【００６０】
式（１）から続いて、式（４）のＰＴＡＴ電流Ｉ１によりバイアスされた図２のＱ１トランジスタのベース−エミッタ電圧は、次式のように与えられることができる。
【００６１】
【数８】
【００６２】
ここで、‘ｘ’は、バイアス電流がＰＴＡＴであるので、‘１’に等しい。
【００６３】
ダイオード接続バイポーラ・トランジスタＱ３は、強化された実施形態においては、３つの電流Ｉ１、Ｉ２及びＩ３の和によりバイアスされる。Ｉ１及びＩ２の和は、（式（４）、式（５）及び式（６）で示されるように）温度の１次に対して独立である。以下で示されるように、Ｉ３電流は、３つの電流Ｉ１、Ｉ２及びＩ３の和の温度独立性を高める。従って、Ｑ３トランジスタのベース−エミッタ電圧は、次式により与えられることができる。
【００６４】
【数９】
【００６５】
ここで、‘ｘ’は、バイアス電流が温度に対して独立であるので、‘０’に等しい。
【００６６】
Ｑ１及びＱ３のベース−エミッタ電圧間の差は、式（８）及び式（９）から導出されることができる。
【００６７】
【数１０】
【００６８】
ここで、
ＶｂｅＱ１Ｒは、温度ＴＲにおけるトランジスタＱ１のベース−エミッタ電圧であり、
ＶｂｅＱ３Ｒは、温度ＴＲにおけるトランジスタＱ３のベース−エミッタ電圧である。
【００６９】
式（１０）の第１項がゼロに等しくされるならば、Ｑ１のベース−エミッタ電圧とＱ３のベース−エミッタ電圧との差は、補償されねばならない湾曲電圧にのみ比例することになる。
【００７０】
ＶｂｅＱ１Ｒ値とＶｂｅＱ３Ｒ値とを等しくするため、基準温度におけるＱ１とＱ３のエミッタ電流密度は、等しくされねばならない。Ｑ１を流れる電流は、Ｉ１である。Ｑ３を流れる電流は、Ｉ１＋Ｉ２（１次で）である。しかしながら、Ｔ＝ＴＲにおいてＩ２＝Ｉ１である。従って、ＶｂｅＱ１Ｒ値とＶｂｅＱ３Ｒ値とを等しくする最も単純なやり方は、図３に示されるように、Ｑ３を、並列に接続される２つのＱ１トランジスタとして用いるやり方である。
【００７１】
従って、
【００７２】
【数１１】
【００７３】
式（１１）で表された電圧差は、抵抗ｒ４の両方のピン間に印加され、それにより次の非線形の電流Ｉ３を生成する。
【００７４】
【数１２】
【００７５】
図２において、非線形電流Ｉ３及びＶｂｅ／Ｒ電流Ｉ２の和は、電流ミラー回路ＣＭ２に起因して、ｍ４トランジスタ及び出力抵抗ｒ２の両方を流れる。従って、トランジスタｍ４は、それがまた非線形電流発生に貢献するように、新しい追加の機能を生成する。
【００７６】
ここで、基準電圧に関する式が、式（１）、（４）、（５）、（６）及び（１２）を用いて、次式のように導出されることができる。
【００７７】
【数１３】
【００７８】
とりわけ、式（１３）には２つの非線形項が存在する。本発明の好適な実施形態に従って、正確な湾曲補償が、式（１３）における両方の非線形項が削除されるとき達成されることができる。
【００７９】
【数１４】
【００８０】
式（１４）の表現は、図３に示されるサブバンドギャップ電圧基準の正確で且つ直裁的な湾曲補償の条件を記述する。前に言及したように、‘ｎ’は、温度に対して独立なプロセス・パラメータであり、そして典型的には、‘３．６’から‘４．０’の範囲の値を有する。
【００８１】
従って、式（１４）で定義される条件の下での基準電圧に関する式は、次式のようにあなる。
【００８２】
【数１５】
【００８３】
ここで、Ｖｒｅｆは、湾曲補償したサブバンドギャップ基準の出力電圧である。
【００８４】
従って、式（１５）から本発明において提案されるような正確な湾曲補償技術は、全ての温度依存性の対数項を理論的レベルで実質的に排除する。基準電圧は、抵抗器の抵抗比により決定され、そしてその抵抗の実際の値の影響が最小でしか及ばないことが有利である。
【００８５】
ここで、図４から図７を参照すると、提案された正確な湾曲補償方法を実現する回路からの実験的結果が示されている。サブミクロンＢｉＣＭＯＳ技術（スマートＭＯＳ ５ＨＶ＋（ＳｍａｒｔＭＯＳ ５ＨＶ＋））で実現された回路からの結果が、示されている。提案された回路の実際の実現化は、湾曲補償のために演算増幅器又は複雑な回路を必要としないで、２．９ｐｐｍ／Ｋの温度係数、及び−７６ｄＢ電源変動除去比（ｐｏｗｅｒ ｓｕｐｐｌｙ ｒｅｊｅｃｔｉｏｎ ｒａｔｉｏ（ＰＳＲＲ））を達成している。そのような低い温度係数を達成するため、４ビット線形及び２ビット対数（非線形）トリミング回路を用いた。
【００８６】
ここで図４を参照すると、プロット４００は、１次サブバンドギャップ電圧基準４１０に対する本発明の好適な実施形態に従った発明概念を採用する正確に湾曲補償したサブバンドギャップ電圧基準４２０の基準電圧を示す。
【００８７】
図４において、正確に湾曲補償したサブバンドギャップ電圧基準のプロット４００は、湾曲補償したサブバンドギャップ電圧基準４２０の温度安定性が補償されてない電流基準４１０の安定性より著しく勝っていることを示す。
【００８８】
とりわけ、予想しなかった湾曲４１０は、放物線状特性を有し、それは、熱的漏洩電流（ｔｈｅｒｍａｌ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔｓ）（それが実際のトランジスタのモデルに含まれることを当業者は認め得る。）により引き起こされる。従って、当業者はまた、電流ミラーにおける又はトランジスタのエミッタ面積における電圧又は面積の不一致、又は抵抗の不一致、又は温度係数のような様々な誤差及び非理想性がまた、他の予測不能な湾曲誤差を引き起こし得ることを認めるであろう。
【００８９】
ここで図５を参照すると、分布図５００は、本発明に従った正確な湾曲補償方法を採用する回路を用いた基準電圧のカウント数を示す。図５の分布図５００は、デフォルト・トリミング状態について室温で測定した２０個のサンプルを示す。なお、これらのサンプルは、同じウエーハから取り出された。実際上、分布図５００は、本発明概念が機能し、そして非常に正確なサブバンドギャップ基準電圧を発生させることができることを示す。次いで、参照分布の平均値及び標準偏差を評価した。
【００９０】
ここで図６を参照すると、グラフ６００は、トリミング前の基準電圧対温度の実験的結果を示す。当該グラフ６００は、温度範囲にわたって測定された３つのトリミング・オプションを示す。第１のグラフは、或るデフォルト数を超えた４つの追加のトリミング・ステップ６１０を有し、第２のグラフは、その或るデフォルト数のトリミング・ステップ６２０を有し、第３のグラフは、その或るデフォルト数より４つ少ないトリミング・ステップ６３０を有する。
【００９１】
図６から湾曲が相変わらずデフォルトの非線形トリミング条件６２０の下では完全には補償されないことが分かることができる。従って、非線形トリミング処置が、基準電圧の最小の温度係数を達成するため実行されることが好ましい。上記で説明した本発明概念に従った正確なトリミング方法を採用した後では、グラフは、基準電圧の非線形成分及び線形成分の両方に対して最小の温度係数が達成されたことを示す。
【００９２】
ここで図７を参照すると、本発明に従った回路を用い、２つの異なる測定されたサンプルについて、トリミングされた基準電圧対温度のグラフ７００が、示されている。最小の温度補償（ＴＣ）点の近くでの線形トリミング・ステップ「Ｎ＋１」、「Ｎ」及び「Ｎ−１」のそれぞれを表す３つの組のサンプル７１０、７２０及び７３０が、示されている。図７から、基準電圧の放物線状湾曲が、完全に除去されていることが分かることができる。
【００９３】
上記の説明がＰ形金属酸化膜半導体（ＰＭＯＳ）トランジスタ技術を参照して説明されたが、ＰＭＯＳデバイスは適切な特性を有するＰＮＰバイポーラ・トランジスタ技術により置換され得ることが当業者により認められるであろう。同様に、当業者は、ＮＰＮバイポーラ・トランジスタ（又は実際にはＨＢＴＮＰＮトランジスタ）が上記の説明においてＮ形金属酸化膜半導体（ＮＭＯＳ）トランジスタに取って代わり得ることを認めるであろう。
【００９４】
従って、要約すると、既知の従来技術の基準回路は、正の温度依存性を有し且つ出力段を流れるよう形成された単一の電流の発生を有する。対照的に、本発明の好適な実施形態は、温度に対して独立で（そして好ましくは湾曲補償した）出力電圧を発生するため、２つの電流（図２に従って、１つの電流は正の温度依存性を有し、もう１つの電流は負の温度依存性有する。）又は３つの電流（追加の湾曲補償電流を伴う）の発生を提案する。
【００９５】
上記で説明した基準回路及びその動作は、以下の利点の１つ又はそれより多い利点を与えることを意図していることが理解されるであろう。即ち、
（ｉ）好適な回路が、達成された或る一定の機能の統合に起因して、好適には１：３：１０の比に関連付けられた３つの非常に一致した抵抗のみを用いる。
【００９６】
（ｉｉ）好適な回路は、演算増幅器又は他の複雑な回路を用いないで、直裁的な湾曲補償を達成する。
【００９７】
（ｉｉｉ）第２の電流と第１の電流発生器のベース電流（ＩｂＱ１，ＩｂＱ２）との和を生成するための好適な回路は、当該回路の動作温度に対して実質的に独立である基準回路の出力電圧を与える。
【００９８】
（ｉｖ）出力電圧は、回路の温度安定性を変えることなしに、接地電位から供給電圧電位までのいずれの都合良い値に自由に調整されることができる。
【００９９】
（ｖ）湾曲補償回路網を設けることより、基準回路の出力電圧が当該出力電圧の非線形を補償し、並びに当該基準回路の動作温度に対して実質的に独立であることを可能になる。
【０１００】
（ｖｉ）最小の供給電圧は、それが１．２Ｖより下であることができるので、まさに出力電圧値に制限されない。
【０１０１】
本発明の実施形態の特定で好適な実現を上記で説明したが、当業者がそのような発明概念の変形及び変更を容易に適用することができるであろうことが明らかである。
【０１０２】
特に、理解しやすくするための上記の記載は処理システムの異なる機能単位を参照して本発明の実施形態を説明したことが認められるであろう。従って、異なる機能単位間でのいずれの適切な機能の分配が本発明から逸脱することなしに用いられ得ることが明らかであろう。従って、特定の機能単位についての言及は、厳密な論理的又は物理的構造、組織化又は区切りを示すよりむしろ説明された機能を与える適切な手段に言及しているだけであると理解すべきである。
【図面の簡単な説明】
【０１０３】
【図１】図１は、従来の１次バンドギャップ電圧基準回路の既知の概略図である。
【図２】図２は、本発明の一実施形態に従った発明概念を採用する１次サブバンドギャップ電圧基準回路の概略図を示す。
【図３】図３は、本発明の強化された実施形態に従った発明概念を採用する２次（正確に湾曲補償した）サブバンドギャップ電圧基準回路の概略図を示す。
【図４】図４は、１次サブバンドギャップ電圧基準対正確に湾曲補償したサブバンドギャップ電圧基準の典型的なプロットを示す。
【図５】図５は、本発明に従った回路を用いる基準電圧分布図を示す。
【図６】図６は、本発明に従った回路を用いて測定された２つの異なるサンプルについての基準電圧対温度のグラフを示す。
【図７】図７は、本発明に従った回路を用いて測定された２つの異なるサンプルについてのトリミングされた基準電圧対温度のグラフを示す。
【技術分野】
【０００１】
本発明は、電圧及び電流基準回路に関する。本発明は、基準回路、及び温度に対して独立で且つ湾曲補償したサブバンドギャップ電圧及び電流基準を与える構成に適用可能であるが、これらに限定されるわけではない。
【背景技術】
【０００２】
電圧基準回路は、信頼性良い電圧値を与えるため多種多様な電子回路で必要とされている。特に、そのような回路は、多くの場合、信頼性良い電圧値が電子回路内の温度変化、又は電子回路内の部品に及ぼす温度変化の影響から実質的に独立にされることを保証するよう設計される。従って、とりわけ、電圧基準の温度安定性が、キー要因である。これは、特に、例えば、全データ捕捉機能の精度を要求する、システムオンチップ技術のような将来の通信製品及び技術のための一部の電子回路では重大である。
【０００３】
本発明の分野では、バンドギャップ電圧基準は半導体バンドギャップ電圧に非常に近い出力電圧を生成することが知られている。シリコンについては、この値は、約１．２Ｖである。従って、サブバンドギャップ電圧は、シリコンについては、１．２Ｖより下であると理解される。
【０００４】
一般的に、バンドギャップ電圧基準出力を発生するため用いられる２つの既知の基本的構成要素がある。そのような電子回路の第１の構成要素は、通常、直接にバイアスされたダイオード、例えば、負の温度係数を有する、バイポーラ接合トランジスタ（ＢＪＴ）デバイスのベース−エミッタ電圧である。そのような電子回路の第２の構成要素は、絶対温度電圧に比例する出力を与えるように構成されている直接にバイアスされたダイオードの電圧差である。従って、これらの構成要素の出力を適切な比で組み合わせることにより、その出力の和は、温度に対して殆ど独立である電圧基準を与えることができる。とりわけ、電流電子回路においては、そのような条件下でのバンドギャップ電圧基準の出力電圧は、ほぼ１．２Ｖである。
【０００５】
不都合にも、バイポーラ・トランジスタのベース−エミッタ電圧は、トランジスタ温度と共に直線的に変化しない。従って、２つの構成要素のみを上記の要領で加算する単純なバンドギャップ回路は、出力の放物線状の湾曲応答及び２次の温度依存性を有する。従って、電圧基準の温度安定性を増大するため、２次の補償回路が、一般的に適用されている。
【０００６】
電圧基準の温度依存性は、式（１）に示されるように、順方向にバイアスされたバイポーラ・トランジスタのベース−エミッタ電圧の温度依存性に見ることができる。
【０００７】
【数１】
【０００８】
ここで、
Ｖｇｏ：これは、‘０’ケルビン度まで外挿されたシリコンのバンドギャップ電圧である。
【０００９】
ＶｂｅＲ：これは、温度ＴＲでのベース−エミッタ電圧である。
【００１０】
Ｔ：これは、動作温度である。
【００１１】
ＴＲ：これは、基準温度である。
【００１２】
ｎ：これは、プロセスに依存するが、しかし温度に対して独立であるパラメータである。
【００１３】
ｘ：これは、バイアス電流がＰＴＡＴである場合１に等しく、そして電流が温度に対して独立であるとき‘０‘に行く、即ち、ダイオードを流れる電流が温度に依存しないとき、Ｖｂｅは、それ自身の温度パラメータに従って変化する。ダイオードを流れる電流が温度に依存するケースでは、Ｖｂｅは、それ自身及び電流温度パラメータに従って変化する。従って、バイアス電流が温度に直線的に比例する場合、ｘ＝１であり、バイアス電流が温度に対して独立である場合、ｘ＝０である。
【００１４】
ｋ：これは、ボルツマン定数である。
【００１５】
ｑ：これは、電子の電荷である。
【００１６】
式（１）において、第１項は定数であり、第２項は温度の線形関数であり、最後の項は非線形関数であることが分かる。１次バンドギャップ基準回路においては、式（１）からの線形項（第２項）のみが、通常補償される。式（１）からの非線形項は、補償されないままであり、それにより出力の放物線状湾曲を生成する。
【００１７】
図１は、従来の１次バンドギャップ基準回路の概略図１００を示し、そこにおいては、出力電圧ＶＲＥＦ１２５は、正確な１次温度補償を有すると仮定される。当該基準回路は、Ｑ１１２０、Ｑ２ １２２、ｍ４ １２４、ｒ１１２６、及び電流ミラー１１０、１１２に基づく正及び負の温度依存性電流発生器から成る。当該基準回路は更に、出力段１３０を備え、当該出力段１３０は、抵抗ｒ２と、ダイオードとしてのＱ３とに基づいている。Ｑ１１２０は、負の温度依存性電流を生成する。Ｑ１ １２０とＱ２ １２２との間のＶｂｅ差は、抵抗ｒ１ １２６に印加される。その結果、Ｑ２エミッタ電流は、ΔＶｂｅをｒ１ １２６で除したものに比例し、そして正の温度依存性を有する。
【００１８】
電流ミラーｍ１ １１０、ｍ２ １１２、及びトランジスタＱ１１２０、Ｑ２ １２２及びｍ４ １２４は、負のフィードバックを生成して、Ｑ１１２０のコレクタ電流及びｍ１ １１０のドレーン電流を補償する。電流ミラーｍ２ １１２及びｍ３ １１４は、Ｑ２ １２２のコレクタ電流に比例するｍ３ドレーン電流を生成する。トランジスタｍ４１２４及び電流ミラーｍ５ １１６及びｍ６ １１８は、Ｑ１１２０及びＱ２ １２２のベース電流に比例するｍ６ドレーン電流を形成する。ｍ３ １１４及びｍ６ １１８の両方のドレーン電流は、出力段１３０を通るよう流れ、それにより負の温度依存性を有するダイオードＱ３及び正の温度依存性を有する抵抗ｒ２の上に或る電圧降下を生成する。それらの温度係数が互いに等しいケースでは、出力電圧（１２５）は、温度補償されるであろう。
【００１９】
正確な１次の温度補償は、次式により表される。
【００２０】
【数２】
【００２１】
ここで、
ＶｒｅｆＢＧ：これは、バンドギャップ基準の出力電圧である。
【００２２】
従って、従来のバンドギャップ基準の出力電圧１２５は、Ｖｇｏあたりであり、それは、式（２）からの非線形項によって生じる５〜７ミリボルト（ｍＶ）の放物線状湾曲を持つほぼ１．２Ｖである。
【００２３】
しかしながら、高性能の電気装置、特に、携帯型通信装置においては、１．５Ｖ又はそれより低い供給電圧を用いることを必要とする傾向にある。従って、オーディオ・プレーヤ又はカメラのようなバッテリ給電型携帯装置の場合の本発明の文脈においては、１．５Ｖは、バッテリ電圧源、例えば、‘Ａ’サイズに関して初期電圧である。バッテリが「放電」される場合、電圧は、１Ｖより下に落ちる。
【００２４】
米国特許Ｎｏ．６，１５７，２４５は、異なる温度依存性を有する３つの電流の発生を一緒に用い、そして正確な湾曲補償の方法を採用する回路を記載する。米国特許Ｎｏ．６，１５７，２４５で提案された回路の重大な欠点は、それが５個の「極めて一致した」キロオーム抵抗、即ち、２２．３５、２４４．０、３１９．０８、９３７．１及び９９．９キロオームの抵抗を提案していることである。大きい抵抗比（最大１：４２）及びその比の大きい広がり（１：４．５から１：４２まで）が問題であり、そして抵抗の過剰な不一致が予想されるであろう。
【００２５】
更に、５個の抵抗を正確に且つ臨界的に一致させるよう試みるトリミング処置は、実際に用いるべき回路にとって高価になり過ぎる。従って、そのような回路は、大量生産のデバイスには非常に非現実的である。
【００２６】
Ｐ．Ｍａｌｃｏｖａｔｉ他による題名が「１Ｖ供給電圧を有する湾曲補償したＢｉＣＭＯＳバンドギャップ（Ｃｕｒｖａｔｕｒｅ−Ｃｏｍｐｅｎｓａｔｅｄ ＢｉＣＭＯＳ Ｂａｎｄｇａｐ ｗｉｔｈ １−Ｖ Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ）」であり固体回路のＩＥＥＥジャーナル（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ）Ｖｏｌ．３６，Ｎｏ．７で２００１年７月に発行された論文（１０７６−１０８１頁）はまた、演算増幅器、５個の極めて一致した抵抗、並びに３個の極めて一致されたバイポーラ・トランジスタのグループを含む複雑な回路を提案している。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
従って、本発明の分野において、とりわけ電流サブバンドギャップ電圧基準に匹敵する温度安定性を有する１．２Ｖのフラクション（ｆｒａｃｔｉｏｎ）を発生することができるサブバンドギャップ電圧基準に対する必要性が存在する。
【課題を解決するための手段】
【００２８】
従って、本発明の好適な実施形態は、単独で、又はいずれかの組み合わせで、上記で言及した欠点の１つ又はそれより多い欠点を好ましくは緩和し、軽減し、又は排除しようとするものである。
【００２９】
本発明に従って、添付の特許請求の範囲に記載された基準回路が提供される。
【００３０】
本発明の例示的実施形態が、ここで添付図面を参照して説明されるであろう。
【発明を実施するための最良の形態】
【００３１】
本発明の好適な実施形態が、サブバンドギャップ電圧基準回路の設計及び動作を改善することを参照して説明される。しかしながら、本明細書で説明される発明概念はサブバンドギャップ電流基準回路に等しく適用可能であることは、本発明の意図内である。
【００３２】
とりわけ、図１の従来技術の回路においては、出力電圧は、ダイオードＱ３の両端間の電圧降下により制限され、それは、ダイオードのサイズ及び流れる電流に依存する値（通常０．６Ｖ−０．８Ｖ）より下に低減されることができない。しかしながら、本発明の好適な実施形態は、抵抗ｒ２及び電流値Ｉ１及びＩ２に比例する出力電圧を与える回路を提案する。このようにして、ｒ２、Ｉ１及びＩ２に対して適切な値を選択することにより出力電圧を０．６Ｖより下に調整することが可能である。
【００３３】
本発明の好適な実施形態は、サブバンドギャップ基準に関して直裁的な湾曲補償を獲得するよう構成されたバイポーラ及びＣＭＯＳトランジスタ回路から成る。とりわけ、これらのサブ回路は、基準の出力電圧が実質的に線形で且つ動作温度に対して独立であるように組み合わされる。本明細書で説明される発明概念は純粋のバイポーラ回路構成に等しく適用可能であることが想定されている。それは、純粋のバイポーラ回路構成がバイポーラ・ダイオードの指数関数的温度依存性Ｖｂｅに実質的に基づいているからである。
【００３４】
本発明の好適な実施形態は、３つの電流を発生するそれぞれのサブ回路を提案する。第１の電流は、絶対温度に比例する。第２の電流は、バイポーラ・トランジスタのベース−エミッタ電圧に比例する。第３の電流は、ベース−エミッタ電圧における非線形項に比例し、そして温度に依存する。とりわけ、これら電流は、それらの和が電流対温度の１次の関係及び２次の関係の両方に関して温度に対して独立であるような比で与えられる。３つの電流の和は、出力抵抗により温度に対して独立である出力電圧を与えるよう構成される。
【００３５】
図２は、提案されたサブバンドギャップ電圧基準回路２００の単純化されたトポロジーを示す。図２に示されるサブバンドギャップ電圧基準回路２００は、ＰＴＡＴ電流発生器及びＶｂｅ／Ｒ電流発生器２２０、２２２、電流ミラー２１０−２１８、及び抵抗ｒ２２３０を有し且つ接地に接続された出力段を備える。ＰＴＡＴ電流発生器は、ＮＰＮトランジスタＱ１ ２２０及びＱ２ ２２２、抵抗ｒ１ ２２６、ＮＭＯＳトランジスタｍ４２２４及び能動電流ミラー回路ＣＭ１ ２１０、２１２及び２１４を備える。
【００３６】
抵抗ｒ３ ２２８は、Ｑ１ ２２０のＶｂｅを抵抗ｒ３２２８の値で除した値に比例する電流を生成する。その結果、ｍ４ ２２４のドレーン電流Ｉ２は、Ｑ１２２０、Ｑ２ ２２２のベース及び抵抗ｒ３ ２２８の和である。電流Ｉ１及びＩ２は、それに応じて正及び負の温度依存性を有する。抵抗ｒ２ ２３０を流れる両方の電流Ｉ１及びＩ２は、バンドギャップ・レンジ（ｂａｎｄｇａｐ ｒａｎｇｅ）に比例する出力電圧２２５を発生する。
【００３７】
電流ミラー回路ＣＭ１は、トランジスタＱ１及びＱ２のコレクタ電流を強制的に等しくさせる（一般的に、Ｑ１及びＱ２のコレクタ電流は、Ｍ：Ｋとして関連付けることができる。）。ＰＴＡＴ電流に関する式は、コレクタ電流のベース−エミッタ電圧依存性に従う。
【００３８】
とりわけ、図２の回路トポロジーは、図１の既知の回路を超えた多数の新しく且つ強化された特徴を与える。即ち、
（ｉ）基準電圧は、回路の温度安定性に影響を与えることなしにｒ２抵抗の値を変えることにより、ゼロ（接地電位）から最大ＶＣＣ（供給電圧電位）までの任意の都合良い値に自由に調整されることができる。
【００３９】
（ｉｉ）温度補償された単純な電流基準が、容易に得ることができる。ソース電流は、ｒ２抵抗が除かれる場合回路の出力端子で使用可能である。シンク電流がＮＰＮ電流ミラー又はＮＭＯＳ電流ミラーのいずれかを使用することで生成されることができることが有利である。
【００４０】
（ｉｉｉ）図２のサブバンドギャップ電圧基準は、以下で説明されるように、正確な湾曲補償回路網を用いて、容易に「グレードアップ（増強）」されることができる。従って、回路の温度安定性は、実質的に改善される。
【００４１】
本発明の好適な実施形態に適用される正確な湾曲補償の説明を以下に与える。
【００４２】
従来の１次バンドギャップ基準の出力電圧は、次式のように表されることができる。
【００４３】
【数３】
【００４４】
ここで、
ＩＣＳは、コレクタの飽和電流であり、
‘ｍ’は、非理想化係数であり、
Ｖｔは、熱電圧、即ち、Ｖｔ＝ｋＴ／ｑであり、そして（Ｉｃｑｉ＝ＩｃＱ２＝Ｉ１を仮定すると）次式のように表されることができる。
【００４５】
【数４】
【００４６】
ここで、
Ｉ１は、ＰＴＡＴ電流であり、
Ｎは、Ｑ２及びＱ１のエミッタ面積比である。
【００４７】
図２から、Ｖｂｅ／Ｒ電流発生器は、ｒ１ ２２６及びｒ３ ２２８を有するＮＰＮトランジスタＱ１ ２２０及びＱ２ ２２２、ＮＭＯＳトランジスタｍ４２２４、及び電流ミラー回路ＣＭ２ ２１６、２１８を備える。従って、Ｖｂｅ／Ｒ電流発生器は、次のとおりの出力電流を生成する。
【００４８】
【数５】
【００４９】
ここで、
Ｉ２は、Ｖｂｅ／Ｒ電流であり、
ＶｂｅＱ１は、トランジスタＱ１ ２２０のベース−エミッタ電圧であり、
ＩｂＱ１及びＩｂＱ２は、Ｑ１ ２２０トランジスタ及びＱ２ ２２２トランジスタのそれぞれのベース電流である。
【００５０】
図１及び図２の回路を比較すると、図１からのトランジスタｍ４ １２４はＱ１ １２０及びＱ２ １２２に対するベース駆動を与える「ベータ・ヘルパ（ｂｅｔａ ｈｅｌｐｅｒ）」としてのみ用いられていることを分かることができる。しかしながら、図２の回路のｍ４トランジスタ２２４は、追加の機能、即ち、Ｖｂｅ／Ｒ電流の発生を与えることが有利である。従って、図２のトランジスタｍ４２２４は、２つの機能を実行する。即ち、
（ｉ）それは、負の温度電流を発生し、
（ｉｉ）それは、非線形を同時に補償するためＱ１、Ｑ２ベース電流を与える。
【００５１】
従って、機能の統合化、即ち、好適な実施形態におけるｍ４の増大された機能は、回路設計に過剰な複雑さを与えることなしにデバイス性能の新しい質を生成するキー要因である。とりわけ、図２におけるＩ１及びＩ２電流は、それらの和が電流対温度の１次の関係に関して温度に対して独立であるような比例で加えられる。
【００５２】
（Ｖｂｅ／ｒ３）＞＞（ＩｂＱ１＋ＩｂＱ２）
を仮定すると、温度に対する独立性の条件は、式（６）に示されるように、式（１）、（４）及び（５）から導出することができる。
【００５３】
【数６】
【００５４】
ここで、
‘ｅ’は、ベース−エミッタ電圧の線形化された温度係数であり、
ＶｂｅＱ１Ｒは、温度ＴＲにおけるトランジスタＱ１のベース−エミッタ電圧である。
【００５５】
Ｉ１及びＩ２の電流の和は、出力抵抗ｒ２を流れ、次のような温度に対して独立である電圧降下（１次で）を生成する。
【００５６】
【数７】
【００５７】
ここで、ＶｒｅｆｓＢＧは、サブバンドギャップ基準の出力電圧である。
【００５８】
従って、提案された１次サブバンドギャップ基準の出力電圧は、ＶｒｅｆｓＢＧ×ｒ２／ｒ３であり、式（７）から非線形項により生じる類似の放物線状湾曲を有する。１次サブバンドギャップ基準の出力電圧の典型的な温度依存性が、図４に示されている。
【００５９】
ここで図３を参照すると、本発明の２次補償回路の強化された実施形態の単純化された概略図が示されている。要約すると、図３に提示された回路は、図２に示された回路に似ているが、しかし追加の補償回路網を有する。この追加の補償回路網は、ＰＭＯＳトランジスタｍ７及びｍ８３４０、ダイオード接続バイポーラ・トランジスタＱ３ ３３０及び抵抗ｒ４ ３５０を備える。これらの追加の全ての構成要素は、上記で説明されたように、正確な湾曲補償を達成するため図３に示される要領で組み合わさる。
【００６０】
式（１）から続いて、式（４）のＰＴＡＴ電流Ｉ１によりバイアスされた図２のＱ１トランジスタのベース−エミッタ電圧は、次式のように与えられることができる。
【００６１】
【数８】
【００６２】
ここで、‘ｘ’は、バイアス電流がＰＴＡＴであるので、‘１’に等しい。
【００６３】
ダイオード接続バイポーラ・トランジスタＱ３は、強化された実施形態においては、３つの電流Ｉ１、Ｉ２及びＩ３の和によりバイアスされる。Ｉ１及びＩ２の和は、（式（４）、式（５）及び式（６）で示されるように）温度の１次に対して独立である。以下で示されるように、Ｉ３電流は、３つの電流Ｉ１、Ｉ２及びＩ３の和の温度独立性を高める。従って、Ｑ３トランジスタのベース−エミッタ電圧は、次式により与えられることができる。
【００６４】
【数９】
【００６５】
ここで、‘ｘ’は、バイアス電流が温度に対して独立であるので、‘０’に等しい。
【００６６】
Ｑ１及びＱ３のベース−エミッタ電圧間の差は、式（８）及び式（９）から導出されることができる。
【００６７】
【数１０】
【００６８】
ここで、
ＶｂｅＱ１Ｒは、温度ＴＲにおけるトランジスタＱ１のベース−エミッタ電圧であり、
ＶｂｅＱ３Ｒは、温度ＴＲにおけるトランジスタＱ３のベース−エミッタ電圧である。
【００６９】
式（１０）の第１項がゼロに等しくされるならば、Ｑ１のベース−エミッタ電圧とＱ３のベース−エミッタ電圧との差は、補償されねばならない湾曲電圧にのみ比例することになる。
【００７０】
ＶｂｅＱ１Ｒ値とＶｂｅＱ３Ｒ値とを等しくするため、基準温度におけるＱ１とＱ３のエミッタ電流密度は、等しくされねばならない。Ｑ１を流れる電流は、Ｉ１である。Ｑ３を流れる電流は、Ｉ１＋Ｉ２（１次で）である。しかしながら、Ｔ＝ＴＲにおいてＩ２＝Ｉ１である。従って、ＶｂｅＱ１Ｒ値とＶｂｅＱ３Ｒ値とを等しくする最も単純なやり方は、図３に示されるように、Ｑ３を、並列に接続される２つのＱ１トランジスタとして用いるやり方である。
【００７１】
従って、
【００７２】
【数１１】
【００７３】
式（１１）で表された電圧差は、抵抗ｒ４の両方のピン間に印加され、それにより次の非線形の電流Ｉ３を生成する。
【００７４】
【数１２】
【００７５】
図２において、非線形電流Ｉ３及びＶｂｅ／Ｒ電流Ｉ２の和は、電流ミラー回路ＣＭ２に起因して、ｍ４トランジスタ及び出力抵抗ｒ２の両方を流れる。従って、トランジスタｍ４は、それがまた非線形電流発生に貢献するように、新しい追加の機能を生成する。
【００７６】
ここで、基準電圧に関する式が、式（１）、（４）、（５）、（６）及び（１２）を用いて、次式のように導出されることができる。
【００７７】
【数１３】
【００７８】
とりわけ、式（１３）には２つの非線形項が存在する。本発明の好適な実施形態に従って、正確な湾曲補償が、式（１３）における両方の非線形項が削除されるとき達成されることができる。
【００７９】
【数１４】
【００８０】
式（１４）の表現は、図３に示されるサブバンドギャップ電圧基準の正確で且つ直裁的な湾曲補償の条件を記述する。前に言及したように、‘ｎ’は、温度に対して独立なプロセス・パラメータであり、そして典型的には、‘３．６’から‘４．０’の範囲の値を有する。
【００８１】
従って、式（１４）で定義される条件の下での基準電圧に関する式は、次式のようにあなる。
【００８２】
【数１５】
【００８３】
ここで、Ｖｒｅｆは、湾曲補償したサブバンドギャップ基準の出力電圧である。
【００８４】
従って、式（１５）から本発明において提案されるような正確な湾曲補償技術は、全ての温度依存性の対数項を理論的レベルで実質的に排除する。基準電圧は、抵抗器の抵抗比により決定され、そしてその抵抗の実際の値の影響が最小でしか及ばないことが有利である。
【００８５】
ここで、図４から図７を参照すると、提案された正確な湾曲補償方法を実現する回路からの実験的結果が示されている。サブミクロンＢｉＣＭＯＳ技術（スマートＭＯＳ ５ＨＶ＋（ＳｍａｒｔＭＯＳ ５ＨＶ＋））で実現された回路からの結果が、示されている。提案された回路の実際の実現化は、湾曲補償のために演算増幅器又は複雑な回路を必要としないで、２．９ｐｐｍ／Ｋの温度係数、及び−７６ｄＢ電源変動除去比（ｐｏｗｅｒ ｓｕｐｐｌｙ ｒｅｊｅｃｔｉｏｎ ｒａｔｉｏ（ＰＳＲＲ））を達成している。そのような低い温度係数を達成するため、４ビット線形及び２ビット対数（非線形）トリミング回路を用いた。
【００８６】
ここで図４を参照すると、プロット４００は、１次サブバンドギャップ電圧基準４１０に対する本発明の好適な実施形態に従った発明概念を採用する正確に湾曲補償したサブバンドギャップ電圧基準４２０の基準電圧を示す。
【００８７】
図４において、正確に湾曲補償したサブバンドギャップ電圧基準のプロット４００は、湾曲補償したサブバンドギャップ電圧基準４２０の温度安定性が補償されてない電流基準４１０の安定性より著しく勝っていることを示す。
【００８８】
とりわけ、予想しなかった湾曲４１０は、放物線状特性を有し、それは、熱的漏洩電流（ｔｈｅｒｍａｌ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔｓ）（それが実際のトランジスタのモデルに含まれることを当業者は認め得る。）により引き起こされる。従って、当業者はまた、電流ミラーにおける又はトランジスタのエミッタ面積における電圧又は面積の不一致、又は抵抗の不一致、又は温度係数のような様々な誤差及び非理想性がまた、他の予測不能な湾曲誤差を引き起こし得ることを認めるであろう。
【００８９】
ここで図５を参照すると、分布図５００は、本発明に従った正確な湾曲補償方法を採用する回路を用いた基準電圧のカウント数を示す。図５の分布図５００は、デフォルト・トリミング状態について室温で測定した２０個のサンプルを示す。なお、これらのサンプルは、同じウエーハから取り出された。実際上、分布図５００は、本発明概念が機能し、そして非常に正確なサブバンドギャップ基準電圧を発生させることができることを示す。次いで、参照分布の平均値及び標準偏差を評価した。
【００９０】
ここで図６を参照すると、グラフ６００は、トリミング前の基準電圧対温度の実験的結果を示す。当該グラフ６００は、温度範囲にわたって測定された３つのトリミング・オプションを示す。第１のグラフは、或るデフォルト数を超えた４つの追加のトリミング・ステップ６１０を有し、第２のグラフは、その或るデフォルト数のトリミング・ステップ６２０を有し、第３のグラフは、その或るデフォルト数より４つ少ないトリミング・ステップ６３０を有する。
【００９１】
図６から湾曲が相変わらずデフォルトの非線形トリミング条件６２０の下では完全には補償されないことが分かることができる。従って、非線形トリミング処置が、基準電圧の最小の温度係数を達成するため実行されることが好ましい。上記で説明した本発明概念に従った正確なトリミング方法を採用した後では、グラフは、基準電圧の非線形成分及び線形成分の両方に対して最小の温度係数が達成されたことを示す。
【００９２】
ここで図７を参照すると、本発明に従った回路を用い、２つの異なる測定されたサンプルについて、トリミングされた基準電圧対温度のグラフ７００が、示されている。最小の温度補償（ＴＣ）点の近くでの線形トリミング・ステップ「Ｎ＋１」、「Ｎ」及び「Ｎ−１」のそれぞれを表す３つの組のサンプル７１０、７２０及び７３０が、示されている。図７から、基準電圧の放物線状湾曲が、完全に除去されていることが分かることができる。
【００９３】
上記の説明がＰ形金属酸化膜半導体（ＰＭＯＳ）トランジスタ技術を参照して説明されたが、ＰＭＯＳデバイスは適切な特性を有するＰＮＰバイポーラ・トランジスタ技術により置換され得ることが当業者により認められるであろう。同様に、当業者は、ＮＰＮバイポーラ・トランジスタ（又は実際にはＨＢＴＮＰＮトランジスタ）が上記の説明においてＮ形金属酸化膜半導体（ＮＭＯＳ）トランジスタに取って代わり得ることを認めるであろう。
【００９４】
従って、要約すると、既知の従来技術の基準回路は、正の温度依存性を有し且つ出力段を流れるよう形成された単一の電流の発生を有する。対照的に、本発明の好適な実施形態は、温度に対して独立で（そして好ましくは湾曲補償した）出力電圧を発生するため、２つの電流（図２に従って、１つの電流は正の温度依存性を有し、もう１つの電流は負の温度依存性有する。）又は３つの電流（追加の湾曲補償電流を伴う）の発生を提案する。
【００９５】
上記で説明した基準回路及びその動作は、以下の利点の１つ又はそれより多い利点を与えることを意図していることが理解されるであろう。即ち、
（ｉ）好適な回路が、達成された或る一定の機能の統合に起因して、好適には１：３：１０の比に関連付けられた３つの非常に一致した抵抗のみを用いる。
【００９６】
（ｉｉ）好適な回路は、演算増幅器又は他の複雑な回路を用いないで、直裁的な湾曲補償を達成する。
【００９７】
（ｉｉｉ）第２の電流と第１の電流発生器のベース電流（ＩｂＱ１，ＩｂＱ２）との和を生成するための好適な回路は、当該回路の動作温度に対して実質的に独立である基準回路の出力電圧を与える。
【００９８】
（ｉｖ）出力電圧は、回路の温度安定性を変えることなしに、接地電位から供給電圧電位までのいずれの都合良い値に自由に調整されることができる。
【００９９】
（ｖ）湾曲補償回路網を設けることより、基準回路の出力電圧が当該出力電圧の非線形を補償し、並びに当該基準回路の動作温度に対して実質的に独立であることを可能になる。
【０１００】
（ｖｉ）最小の供給電圧は、それが１．２Ｖより下であることができるので、まさに出力電圧値に制限されない。
【０１０１】
本発明の実施形態の特定で好適な実現を上記で説明したが、当業者がそのような発明概念の変形及び変更を容易に適用することができるであろうことが明らかである。
【０１０２】
特に、理解しやすくするための上記の記載は処理システムの異なる機能単位を参照して本発明の実施形態を説明したことが認められるであろう。従って、異なる機能単位間でのいずれの適切な機能の分配が本発明から逸脱することなしに用いられ得ることが明らかであろう。従って、特定の機能単位についての言及は、厳密な論理的又は物理的構造、組織化又は区切りを示すよりむしろ説明された機能を与える適切な手段に言及しているだけであると理解すべきである。
【図面の簡単な説明】
【０１０３】
【図１】図１は、従来の１次バンドギャップ電圧基準回路の既知の概略図である。
【図２】図２は、本発明の一実施形態に従った発明概念を採用する１次サブバンドギャップ電圧基準回路の概略図を示す。
【図３】図３は、本発明の強化された実施形態に従った発明概念を採用する２次（正確に湾曲補償した）サブバンドギャップ電圧基準回路の概略図を示す。
【図４】図４は、１次サブバンドギャップ電圧基準対正確に湾曲補償したサブバンドギャップ電圧基準の典型的なプロットを示す。
【図５】図５は、本発明に従った回路を用いる基準電圧分布図を示す。
【図６】図６は、本発明に従った回路を用いて測定された２つの異なるサンプルについての基準電圧対温度のグラフを示す。
【図７】図７は、本発明に従った回路を用いて測定された２つの異なるサンプルについてのトリミングされた基準電圧対温度のグラフを示す。
【特許請求の範囲】
【請求項１】
湾曲補償を用いるよう構成された基準回路（２００，３００）であって、第２のトランジスタ（Ｑ２，２２２）に動作可能に結合された第１のトランジスタ（Ｑ１，２２０）を備え且つ前記基準回路の正の温度依存性に対応するそれぞれのベース電流（ＩｂＱ１，ＩｂＱ２）を有する第１の電流発生器を備える基準回路（２００，３００）において、
前記第１の電流発生器に動作可能に結合され、且つ前記基準回路の負の温度依存性に対応する第２の電流（Ｉｒ３）を与えるよう構成された抵抗（ｒ３２２８）と、
前記抵抗及び前記第１の電流発生器に動作可能に結合され、組み合わされた電流（Ｉ２）を第２の電流（Ｉｒ３）及びベース電流（ＩｂＱ１，ＩｂＱ２）の和として発生する第２の電流発生器（ｍ４２２４）と、を備え、
前記ベース電流（ＩｂＱ１，ＩｂＱ２）と第２の電流との和が、湾曲補償回路網（Ｑ３ ３３０，ｒ４ ３５０）に入力され、
前記湾曲補償回路網（Ｑ３ ３３０，ｒ４ ３５０）が、伝送器電圧の非線形項に比例する第３の電流（Ｉｒ４）を発生することにより前記の出力電圧（２２５，３２５）の非線形を補償する
ことを特徴とする基準回路（２００，３００）。
【請求項２】
前記ベース電流（ＩｂＱ１，ＩｂＱ２）、第２の電流（Ｉ２）及び第３の電流（Ｉｒ４）の和が、出力抵抗（ｒ２）に入力されることにより、電流を変換して、湾曲補償した且つ温度に対して独立である出力電圧を形成することを更に特徴とする請求項１記載の基準回路（２００，３００）。
【請求項３】
前記ベース電流（ＩｂＱ１，ＩｂＱ２）と第２電流と第３の電流との和が、温度の１次の関数並び２次の関数の両方に関して温度に対して独立であることを更に特徴とする請求項１又は２記載の基準回路（２００，３００）。
【請求項４】
前記第１の電流発生器及び前記第２の電流発生器に動作可能に結合され、且つ或る数のトランジスタのコレクタ電流を実質的に等しくさせるよう構成された電流ミラー回路を更に備えることを特徴とする請求項１から３のいずれか一項に記載の基準回路（２００，３００）。
【請求項５】
前記電流ミラー回路がＢＪＴ電流ミラー又はＭＯＳ電流ミラーであることを更に特徴とする請求項１から４のいずれか一項に記載の基準回路（２００，３００）。
【請求項６】
前記の温度に対して独立であることが、
【数１】
として導出されることを更に特徴とする請求項１から５のいずれか一項に記載の基準回路（２００，３００）。
【請求項７】
前記基準回路（２００，３００）が、ダイオード接続バイポーラ・トランジスタ（Ｑ ３３０）及び抵抗（ｒ４３５０）に動作可能に結合された少なくとも２つのＰＭＯＳトランジスタ（ｍ７，ｍ８）を有する追加の回路網を備えて２次補償を与えるよう構成されていることを特徴とする請求項１から６のいずれか一項に記載の基準回路（２００，３００）。
【請求項８】
第３のＰＭＯＳトランジスタを有する第２の電流ミラー回路を備え、
前記第３のＰＭＯＳトランジスタのゲート端子が、前記第１の電流ミラー回路の第２のダイオード接続ＰＭＯＳトランジスタのドレーン端子及びゲート端子に接続され、
前記第３のＰＭＯＳトランジスタのソースが、供給電圧バスに接続され、
前記第３のＰＭＯＳトランジスタのドレーンが、出力ノードに接続されている
ことを特徴とする請求項７記載の基準回路（２００，３００）。
【請求項９】
前記第２の電流ミラー回路が、第４のＰＭＯＳトランジスタを有し、
前記第４のＰＭＯＳトランジスタのドレーン及びゲートが、前記第１のＰＭＯＳトランジスタのドレーンに接続されている
ことを更に特徴とする請求項８記載の基準回路（２００，３００）。
【請求項１０】
前記第２の電流ミラー回路が、第５のＰＭＯＳトランジスタを有し、
当該第５のＰＭＯＳトランジスタのゲートが、前記第４のＰＭＯＳトランジスタのドレーン端子及びゲート端子に接続されている
ことを更に特徴とする請求項９記載の基準回路（２００，３００）。
【請求項１１】
前記第４のＰＭＯＳトランジスタ及び前記第５のＰＭＯＳトランジスタのそれぞれのソースが、供給電圧バスに接続されていることを更に特徴とする請求項１０記載の基準回路（２００，３００）。
【請求項１２】
前記第５のＰＭＯＳトランジスタのドレーンが、前記第３のトランジスタのドレーンに前記出力ノードで結合されていることを特徴とする請求項１０又は１１記載の基準回路（２００，３００）。
【請求項１３】
前記基準回路が、第２の温度依存性電圧を発生し、
前記基準回路が、第６のＰＭＯＳトランジスタ、第７のＰＭＯＳトランジスタ及びＮＰＮトランジスタを備え、それにより、
前記第６及び第７のＰＭＯＳトランジスタのそれぞれのゲートが、前記第２のＰＭＯＳトランジスタ及び第４のダイオード接続ＰＭＯＳトランジスタのドレーン端子及びゲート端子にそれぞれ接続される
ことを特徴とする請求項７から１２のいずれか一項に記載の基準回路（２００，３００）。
【請求項１４】
前記第６及び第７のＰＭＯＳトランジスタのそれぞれのソースが、供給電圧バスに接続されていることを更に特徴とする請求項１３記載の基準回路（２００，３００）。
【請求項１５】
前記第６及び第７のＰＭＯＳトランジスタのそれぞれのドレーンが、ＮＰＮトランジスタのベース端子及びコレクタ端子に接続され、
前記ＮＰＮトランジスタのエミッタが、接地されている
請求項１４記載の基準回路（２００，３００）。
【請求項１】
湾曲補償を用いるよう構成された基準回路（２００，３００）であって、第２のトランジスタ（Ｑ２，２２２）に動作可能に結合された第１のトランジスタ（Ｑ１，２２０）を備え且つ前記基準回路の正の温度依存性に対応するそれぞれのベース電流（ＩｂＱ１，ＩｂＱ２）を有する第１の電流発生器を備える基準回路（２００，３００）において、
前記第１の電流発生器に動作可能に結合され、且つ前記基準回路の負の温度依存性に対応する第２の電流（Ｉｒ３）を与えるよう構成された抵抗（ｒ３２２８）と、
前記抵抗及び前記第１の電流発生器に動作可能に結合され、組み合わされた電流（Ｉ２）を第２の電流（Ｉｒ３）及びベース電流（ＩｂＱ１，ＩｂＱ２）の和として発生する第２の電流発生器（ｍ４２２４）と、を備え、
前記ベース電流（ＩｂＱ１，ＩｂＱ２）と第２の電流との和が、湾曲補償回路網（Ｑ３ ３３０，ｒ４ ３５０）に入力され、
前記湾曲補償回路網（Ｑ３ ３３０，ｒ４ ３５０）が、伝送器電圧の非線形項に比例する第３の電流（Ｉｒ４）を発生することにより前記の出力電圧（２２５，３２５）の非線形を補償する
ことを特徴とする基準回路（２００，３００）。
【請求項２】
前記ベース電流（ＩｂＱ１，ＩｂＱ２）、第２の電流（Ｉ２）及び第３の電流（Ｉｒ４）の和が、出力抵抗（ｒ２）に入力されることにより、電流を変換して、湾曲補償した且つ温度に対して独立である出力電圧を形成することを更に特徴とする請求項１記載の基準回路（２００，３００）。
【請求項３】
前記ベース電流（ＩｂＱ１，ＩｂＱ２）と第２電流と第３の電流との和が、温度の１次の関数並び２次の関数の両方に関して温度に対して独立であることを更に特徴とする請求項１又は２記載の基準回路（２００，３００）。
【請求項４】
前記第１の電流発生器及び前記第２の電流発生器に動作可能に結合され、且つ或る数のトランジスタのコレクタ電流を実質的に等しくさせるよう構成された電流ミラー回路を更に備えることを特徴とする請求項１から３のいずれか一項に記載の基準回路（２００，３００）。
【請求項５】
前記電流ミラー回路がＢＪＴ電流ミラー又はＭＯＳ電流ミラーであることを更に特徴とする請求項１から４のいずれか一項に記載の基準回路（２００，３００）。
【請求項６】
前記の温度に対して独立であることが、
【数１】
として導出されることを更に特徴とする請求項１から５のいずれか一項に記載の基準回路（２００，３００）。
【請求項７】
前記基準回路（２００，３００）が、ダイオード接続バイポーラ・トランジスタ（Ｑ ３３０）及び抵抗（ｒ４３５０）に動作可能に結合された少なくとも２つのＰＭＯＳトランジスタ（ｍ７，ｍ８）を有する追加の回路網を備えて２次補償を与えるよう構成されていることを特徴とする請求項１から６のいずれか一項に記載の基準回路（２００，３００）。
【請求項８】
第３のＰＭＯＳトランジスタを有する第２の電流ミラー回路を備え、
前記第３のＰＭＯＳトランジスタのゲート端子が、前記第１の電流ミラー回路の第２のダイオード接続ＰＭＯＳトランジスタのドレーン端子及びゲート端子に接続され、
前記第３のＰＭＯＳトランジスタのソースが、供給電圧バスに接続され、
前記第３のＰＭＯＳトランジスタのドレーンが、出力ノードに接続されている
ことを特徴とする請求項７記載の基準回路（２００，３００）。
【請求項９】
前記第２の電流ミラー回路が、第４のＰＭＯＳトランジスタを有し、
前記第４のＰＭＯＳトランジスタのドレーン及びゲートが、前記第１のＰＭＯＳトランジスタのドレーンに接続されている
ことを更に特徴とする請求項８記載の基準回路（２００，３００）。
【請求項１０】
前記第２の電流ミラー回路が、第５のＰＭＯＳトランジスタを有し、
当該第５のＰＭＯＳトランジスタのゲートが、前記第４のＰＭＯＳトランジスタのドレーン端子及びゲート端子に接続されている
ことを更に特徴とする請求項９記載の基準回路（２００，３００）。
【請求項１１】
前記第４のＰＭＯＳトランジスタ及び前記第５のＰＭＯＳトランジスタのそれぞれのソースが、供給電圧バスに接続されていることを更に特徴とする請求項１０記載の基準回路（２００，３００）。
【請求項１２】
前記第５のＰＭＯＳトランジスタのドレーンが、前記第３のトランジスタのドレーンに前記出力ノードで結合されていることを特徴とする請求項１０又は１１記載の基準回路（２００，３００）。
【請求項１３】
前記基準回路が、第２の温度依存性電圧を発生し、
前記基準回路が、第６のＰＭＯＳトランジスタ、第７のＰＭＯＳトランジスタ及びＮＰＮトランジスタを備え、それにより、
前記第６及び第７のＰＭＯＳトランジスタのそれぞれのゲートが、前記第２のＰＭＯＳトランジスタ及び第４のダイオード接続ＰＭＯＳトランジスタのドレーン端子及びゲート端子にそれぞれ接続される
ことを特徴とする請求項７から１２のいずれか一項に記載の基準回路（２００，３００）。
【請求項１４】
前記第６及び第７のＰＭＯＳトランジスタのそれぞれのソースが、供給電圧バスに接続されていることを更に特徴とする請求項１３記載の基準回路（２００，３００）。
【請求項１５】
前記第６及び第７のＰＭＯＳトランジスタのそれぞれのドレーンが、ＮＰＮトランジスタのベース端子及びコレクタ端子に接続され、
前記ＮＰＮトランジスタのエミッタが、接地されている
請求項１４記載の基準回路（２００，３００）。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２００８−５１６３２８（Ｐ２００８−５１６３２８Ａ）
【公表日】平成２０年５月１５日（２００８．５．１５）
【国際特許分類】
【出願番号】特願２００７−５３５２５４（Ｐ２００７−５３５２５４）
【出願日】平成１６年１０月８日（２００４．１０．８）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００３２８２
【国際公開番号】ＷＯ２００６／０３８０５７
【国際公開日】平成１８年４月１３日（２００６．４．１３）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公表日】平成２０年５月１５日（２００８．５．１５）
【国際特許分類】
【出願日】平成１６年１０月８日（２００４．１０．８）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００３２８２
【国際公開番号】ＷＯ２００６／０３８０５７
【国際公開日】平成１８年４月１３日（２００６．４．１３）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]