強誘電体メモリ装置
【課題】
従来の主な強誘電体メモリはデータを破壊読み出しするので寿命に限界があり、用途が限られた。また非破壊読み出しの強誘電体メモリでも強誘電体膜の組成が複雑で、開発に多大な期間を要し、かつ信頼性確保や製造上に困難を抱えていた。
【解決手段】
強誘電体コンデンサの２つの電極材料に異なる仕事関数の材料を用いて分極電荷−印加電圧特性を電圧軸の方向へ平行移動させ、ヒステリシス特性を非対称性とする。この強誘電体コンデンサに抗電圧以下の微小な電圧を加え、２つの異なる残留電荷をもつ状態における分極電荷−印加電圧特性の非対称性から１，０の記憶データを非破壊で読み出す構成とする。
従来の主な強誘電体メモリはデータを破壊読み出しするので寿命に限界があり、用途が限られた。また非破壊読み出しの強誘電体メモリでも強誘電体膜の組成が複雑で、開発に多大な期間を要し、かつ信頼性確保や製造上に困難を抱えていた。
【解決手段】
強誘電体コンデンサの２つの電極材料に異なる仕事関数の材料を用いて分極電荷−印加電圧特性を電圧軸の方向へ平行移動させ、ヒステリシス特性を非対称性とする。この強誘電体コンデンサに抗電圧以下の微小な電圧を加え、２つの異なる残留電荷をもつ状態における分極電荷−印加電圧特性の非対称性から１，０の記憶データを非破壊で読み出す構成とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は不揮発性メモリである強誘電体メモリにおいて、メモリ素子の読み出し回数による寿命を永くするために、データを非破壊読み出しするようにした強誘電体メモリ装置に関するものである。
【背景技術】
【０００２】
近年、メモリ分野のなかで電気的に書き込み、消去可能な不揮発性メモリの重要性が増している。不揮発性メモリには各種のものがあるが、高速性、低電圧特性、低消費電力等の観点から強誘電体メモリが注目されている。強誘電体メモリの具体的な構成は、以下の例に示すように様々である。
強誘電体メモリの一例としては、強誘電体膜内部の残留分極状態により２つの状態を定義する強誘電体コンデンサに抗電圧以上の電圧をかけて電荷を取り出し、１か０かの内部の記憶状態を検知する方法がある。この方法を簡単に示したのが図９である。
【０００３】
図９において、１００１、１００２、１００３、１００４の４点の特性点を通る曲線が、強誘電体コンデンサの第１端子と第２端子の間に加えた印加電圧Ｖと内部分極電荷Ｑの特性を表している。
特性点１００１は強誘電体コンデンサの第２端子に第１端子より正の高い電圧Ｖを加えた状態を示し、特性点１００２は第１端子に第２端子より正の高い電圧Ｖを加えた状態を示している。特性点１００１と特性点１００２においては、強誘電体コンデンサの内部の分極は正負、すなわち逆の分極をする。
【０００４】
いま、特性点１００１の状態にあった強誘電体コンデンサの第１端子と第２端子の電位差を零とすると、その内部の分極は残留分極として保存され、特性点１００４に示す状態となる。また、特性点１００２の状態にあった強誘電体コンデンサの第１端子と第２端子の電位差を０とすると、その内部の分極は残留分極として保存されて、特性点１００３に示す状態となる。
【０００５】
したがって、強誘電体コンデンサの内部分極電荷と印加電圧は、ヒステリシス特性を持っていると同時に、強誘電体コンデンサの両端の端子を開放し、電圧を零としても前の状態によって、異なった残留分極を有している。この２つの状態が、特性点１００３と特性点１００４にそれぞれ相当する。
さて、強誘電体コンデンサの両端の端子が開放された状態から、第１端子を基準として第２端子に電圧Ｖ（ΔＶＢ）をかけると、特性点１００１に移動する。このとき、前の状態が特性点１００３であれば、図９に示すΔＱＨＢの電荷が取り出され、特性点１００４の状態であればΔＱＬＢの電荷が取り出される。図９から明らかにΔＱＬＢ≪ΔＱＨＢであるので、残留分極として記憶されていた前の状態を１または０として判別することができる。
【０００６】
このような方法は電荷を取り出す、つまりデータを破壊してしまうので、破壊読み出しと一般的に呼ばれる方式であり、この方式の一例として特許文献１に示すものが知られている。
一方、非破壊読み出し方式としては、絶縁ゲート電界効果型トランジスタ（以下、ＭＯＳＦＥＴと略す）のゲート電極の上方に強誘電体薄膜を設け、その強誘電体薄膜の分極の状態によって、ＭＯＳＦＥＴのスレッショルド電圧の相違で流れる電流値が異なることから、書き込まれた分極の方向、つまり１または０かの差違を検出する方式がある。この一例として、特許文献２に示すものが知られている。
【０００７】
また、強誘電体薄膜の材質に工夫を凝らすことにより、図１０に示すように、分極−電界ヒステリシス特性を非対称として、図１０に示す特性点１１０３と特性点１１０４に相当する特性の傾きの差から、微弱な電圧を強誘電体コンデンサにかけ、データを非破壊で状態を検知する方法がある。この例として、特許文献３および特許文献４に示すものが知られている。
【特許文献１】特開平１１−３９８８２号公報
【特許文献２】特表２００２−５４３６２７号公報
【特許文献３】特開平２−１９８０９４号公報
【特許文献４】特開平５−８２８００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のような従来の強誘電体メモリでは、以下に述べるような不具合がそれぞれある。
すなわち、図９で説明し、あるいは特許文献１に示されるデータを破壊読み出しする方式では、データの読み出し後、消えたデータを再書き込みする必要がある。このため、データの書き込みとデータの消滅が繰り返され、現状では、データの書き換え回数が１０10〜１０12回が限界であり、この限界に達すると強誘電体材料としての寿命がつきてしまうという不具合がある。そのため、頻繁にデータが読み書きされるスタティックランダムアクセスメモリ（以下ＳＲＡＭと略す）としては品質上、信頼性上、使用できず、用途が限られるという課題がある。
【０００９】
また、特許文献２に示されるＭＯＳＦＥＴのゲート電極上に強誘電体薄膜を配置する方式では、ゲートの上に乗せた強誘電体材料との形成上の困難さのために、現状では、１日から１週間程度でゲートの上に形成された強誘電体薄膜のデータが消滅してしまうという不具合がある。
さらに、特許文献３、４に示される強誘電体薄膜の分極電荷−印加電圧のヒステリシス特性で非対称のものを作り、その非対称性を利用してデータを非破壊で読み出す方法があるが、図１０や特許文献４の代表図に見られる複雑な非線形のヒステリシス特性を持つ材料物質を得ることは実際には容易でなく、開発の遅れや製造上のトラブルを起こしやすいという不具合がある。
【００１０】
そこで、本発明の目的は、このような不具合を解決するもので、その目的とするところは、強誘電体コンデンサを用い、非破壊読み出しとし、かつ、現状の実績のある強誘電体薄膜材料をそのまま活用できる方法を用いることで、長寿命で、かつ新たな格別な材料開発期間もなく、製造上も実績のある手法で確実にＳＲＡＭをはじめとする広い範囲の用途として使用できる強誘電体メモリを提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成するようにした。
すなわち、第１の発明は、第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。
【００１２】
第２の発明は、第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。
【００１３】
第３の発明は、第１または第２の発明において、前記第１の導電物質が酸化物導電性膜からなり、かつ前記第２の導電物質が金属膜からなる。
第４の発明は、第１または第２の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が金属膜からなる。
【００１４】
第５の発明は、第１または第２の発明において、前記第１の導電物質が金属膜からなり、かつ前記第２の導電物質が前記第１の導電物質の金属とは仕事関数が異なる金属膜からなる。
第６の発明は、第１または第２の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が前記第１の導電物質が含む不純物原子と異なる原子価の半導体膜に不純物原子をドープして導電性となった導体膜からなる。
【００１５】
第７の発明は、第４または第６の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。
第８の発明は、第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。
【００１６】
第９の発明は、第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。
【００１７】
第１０の発明は、第８または第９の発明において、前記第１の導電物質もしくは前記第２の導電物質が、半導体膜に不純物原子をドープして導電性となった導体膜からなる。
第１１の発明は、第１０の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。
【００１８】
第１２の発明は、第８または第９の発明において、前記第１の導電物質、もしくは前記第２の導電物質が、酸化物導電性膜からなる。
第１３の発明は、第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。
【００１９】
第１４の発明は、第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。
【００２０】
第１５の発明は、第１３または第１４の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなる。
第１６の発明は、第１５の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜は半導体膜としてポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。
【００２１】
第１７の発明は、第１３または第１４の発明において、前記第１の導電物質が酸化物導電性膜からなる。
第１８の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサは、１トランジスタ・１キャパシタ型のメモリセルを構成するものである。
第１９の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサは、１キャパシタ型のメモリセルを構成するものである。
【００２２】
第２０の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサの強誘電体薄膜は、ＰＺＴ、ＰＺＴＮ、もしくはＳＢＴからなる。
以上のように、本発明の強誘電体メモリ装置は、仕事関数の互いに異なる導電物質を第１電極、第２電極として強誘電体膜を挟む構造、もしくは電極間の仕事関数差の観点において、それと等価の構造の強誘電体コンデンサをメモリセルの構成要素として用いるようにし、データを読み出す際には強誘電体膜の抗電圧より低い電圧を加えて、メモリ情報を読み出すようにした。
【００２３】
したがって、上記の構成によれば、強誘電体薄膜を挟む第１電極と第２電極の仕事関数差分だけ、強誘電体薄膜の分極−電界ヒステリシス特性が加える電圧方向に対して平行移動し、強誘電体コンデンサに加わる電圧が零の時点において、内部分極状態の差違により、印加電圧−電流特性に非対称性が生じているので、抗電圧以下の電圧を加えたときに生じる電流の差異により残留電荷の内部状態が１か０かのどちらかを検知できる。したがってデータを非破壊でデータ情報を読み出すことができるので、寿命が非常に永くなるという効果がある。
【００２４】
また、非破壊読み出しであるので、データの再書き込みが不要とり、読み出し動作におけるサイクルタイムが短くてすむという効果がある。
また、以上により、読み出しが早く、長寿命の不揮発性メモリが実現するのでＳＲＡＭに置き換わる広い用途の強誘電体メモリが構成できるという効果がある。
さらにまた、上記の構成では仕事関数の異なる物質材料を電極に用いるだけなので、非対称性のヒステリシス特性を持つ特殊な新たな強誘電体薄膜を開発する必要はなく、一般的な対称のヒステリシス特性の材料をそのまま用いればよいので、早期に具現化し、かつ製造上も容易であるという効果がある。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態について、図面を参照して説明する。
（本発明の動作原理）
本発明の強誘電体メモリ装置の実施形態を説明するのに先立って、本発明の動作原理について図１を参照して説明する。
ここで、図１は、本発明の強誘電体メモリ装置のメモリセル（記憶素子）として使用される強誘電体コンデンサの分極電荷と印加電圧の特性（ヒステリシス特性）を示す図である。図１の特性は、従来の一般的な強誘電体コンデンサの特性を示す図８の分極電荷−印加電圧特性を電圧軸方向に平行移動させた特性である。図１に示すような特性を持つ強誘電体コンデンサの具体的な構成は後述するものとし、図１の特性を有する強誘電体コンデンサが得られたものとして本発明の動作原理を以下に説明する。
【００２６】
図１の特性を有する強誘電体コンデンサは後述のように２つの第１端子および第２端子を備え、第１端子を基準として第２端子に加わった正の電位を、図１における横軸である印加電圧の正の方向とする。
いま、その強誘電体コンデンサにおいて、第２端子に第１端子より充分に高い電圧を加えると、図１の１０１の特性点にまで分極する。その状態で、第１端子と第２端子の間の電圧を０〔Ｖ〕とすると内部の分極は残留分極として保存され、１０４の特性点の縦軸に示す分極電荷を内部に保存する。
【００２７】
一方、その強誘電体コンデンサにおいて、第１端子に第２端子より充分に高い電圧を加えると１０２の特性点にまで分極する。そして、特性点１０２の状態にあった強誘電体コンデンサを開放して第１端子と第２端子の電位差を零とすると、内部の分極は残留分極として保存され、１０３の特性点の縦軸に示す残留分極を持つ状態となる。
特性点１０３と特性点１０４では、ともに第１端子と第２端子の電位差は零である。それでいて、特性点１０３では図１に示す負の残留分極を持ち、特性点１０４では図１に示す正の残留分極を持っている。つまり、強誘電体コンデンサとして放置された状態で、残留分極は２つの状態を記憶することになる。
【００２８】
次に、第１端子を基準として第２端子に正の微弱な電圧ΔＶＮ、つまり、抗電圧以下の電圧を正の方向に印加する。このとき、前の状態が特性点１０３にあれば、特性点１０３と特性点１０５との差異の電荷ΔＱＨＮが出力される。一方、前の状態が特性点１０４であれば、特性点１０４と特性点１０６との差異の電荷ΔＱＬＮが出力されることが期待される。ただし、実際には特性点１０４の場合には、電圧ΔＶＮを加えても特性点１０６に戻る訳ではなく、ヒステリシス特性を持っていて図１の特性点１０７に示すように特性点１０６よりは分極の影響が残る点に留まる。
【００２９】
したがって、特性点１０４と特性点１０６との差異の電荷量ΔＱＬＮより少ない特性点１０４と特性点１０７との差異の電荷量ΔＱ’ＬＮが出てくる。つまり、内部状態が未知の強誘電体コンデンサに対して、同じ僅かな正の電圧を加えるとΔＱＨＮもしくはΔＱ’ＬＮの電荷がでてくる。
このΔＱＨＮとΔＱ’ＬＮは、図１から明らかに異なった電荷量である。これは図１において、特性点１０３と特性点１０４との各近傍では特性曲線の傾きが大きく異なるからである。このため、その差異を検出することで、内部状態を知ることができる。
【００３０】
ここでは、抗電圧以下の僅かな電圧ΔＶＮしか加えておらず、データの読み出しの際には特性点１０１や特性点１０２には移動せず、したがって、データは破壊されない。つまり、非破壊でデータの読み出しができている。
なお、図１において、特性点１０６の場合は、加わった電圧ΔＶＮを零にして解除すれば，特性点１０４に戻る。また、特性点１０７の場合や特性点１０５の場合は、加わった電圧ΔＶＮを零にして解除したときに、必ずしも、それぞれ特性点１０４や特性点１０３には完璧にはもどらないが、これは図から明らかなように微々たるものである。少なくとも特性点１０１まで読み出す破壊読み出しに較べれば変位は非常に僅かであるので、強誘電体コンデンサの寿命は大幅に延びる。
（メモリセルの構成および動作）
次に、図１に示すヒステリシス特性を持つ強誘電体コンデンサを使用したメモリセルの構成例について、図２を参照して説明する。
【００３１】
このメモリセルは、図２に示すように、１個の強誘電体コンデンサ２１１と１個のトランジスタ２１２とからなる、いわゆる１トランジスタ１コンデンサ（１Ｔ１Ｃ）型のものであり、ワード線（ＷＬ）２１３、ビット線（ＢＬ）２１４、およびプレート線（ＰＬ）２１５を含んでいる。
さらに詳述すると、トランジスタ２１２は、Ｎ型の絶縁ゲート電界効果型トランジスタ（以下ＭＯＳＦＥＴと略す）からなる。ワード線２１３はＭＯＳＦＥＴ２１２のゲート電極に接続され、ビット線２１４はＭＯＳＦＥＴ２１２のソース電極またはドレイン電極となる第１端子に接続されている。プレート線２１５は強誘電体コンデンサ２１１の第１電極に接続され、強誘電体コンデンサ２１１の第２電極はＭＯＳＦＥＴ２１２のドレイン電極またはソース電極となる第２端子に接続されている。
【００３２】
なお、実際には、図２に示すメモリセルは、複数個を行列状（アレイ状）に並べて構成し、ワード線、ビット線、プレート線はそれぞれ複数本、存在すると同時に、共有化している。
次に、このような構成からなる図２に示すメモリセルにおいて、データの書き込み方法を説明する。
【００３３】
まず、強誘電体コンデンサ２１１にデータを書き込む場合は、対象となるメモリセルに対しワード線２１３を正電位にしてＭＯＳＦＥＴ２１２をオン（ＯＮ）させる。そして、ビット線２１４に負電位または零電位を、プレート線２１５に充分な値の正電位Ｖを印加すると、図１における特性点１０１の分極状態になる。このときは、印加電圧が解除されても特性点１０４に示す点の正の内部分極が残留分極として、強誘電体コンデンサ２１１に保存される。
【００３４】
一方、ビット線２１４に充分な値の正電位Ｖを、プレート線２１５に負電位または零電位を印加すれば、図１の特性点１０２の分極状態になる。このときは、印加電圧が解除されても特性点１０３に示す正の内部分極が、強誘電体コンデンサ２１１に保存される。
以上の動作により、印加電圧が解除されても、残留分極として異なる２種類の状態をデータとして書き込める。
【００３５】
次に、以上のように書き込まれたデータを読み出す方法について、図３を参照して説明する。
まず、ビット線（ＢＬ）２１４を、図３（Ａ）に示すように、零電位にプリチャージする。そして、ワード線（ＷＬ）２１３を、図３（Ｂ）に示すように正電位にし、ＭＯＳＦＥＴ２１２をオンさせる。次に、ビット線２１４を切り離して零電位のフローティング状態とする。さらに、プレート線（ＰＬ）２１５に，図３（Ｃ）に示すように、抗電圧以下の僅かな電圧ΔＶＮを加える。すると、強誘電体コンデンサ２１１にその電圧ΔＶＮが加わり、ビット線（ＢＬ）２１４に、図１に示すようなΔＱＨＮもしくはΔＱ’ＬＮの電荷が出力される。この結果、ビット線（ＢＬ）２１４には、図３（Ａ）に示すように、ビット線２１４の寄生静電容量を反映した電圧ΔＶＨＮもしくは電位ΔＶＬＮの電位変化として現れる。
【００３６】
このように、ビット線２１４に出力される電位ΔＶＨＮもしくは電位ΔＶＬＮは，図４に示すセンスアンプ回路で検出する。
このセンスアンプ回路は、図４に示すようにコンパレータ回路４２０からなる。このコンパレータ回路４２０は、図示のように、入力信号端子４２１、リファレンス電圧端子４２２、および出力端子４２３を備えている。
【００３７】
リファレンス電圧端子４２２には、ΔＶＨＮもしくはΔＶＬＮの中間電位となる信号Ｖｒｅｆが加えられている。その中間電位の生成方法は様々であるが、例えば２つのダミーセルで生じたΔＶＨＮもしくはΔＶＬＮを合成して丁度中間となる電位を生成させ、この生成電位をリファレンス電圧端子４２２に加えるようにしている。
この結果、コンパレータ回路４２０は、ビット線２１４に生じた電位ΔＶＨＮもしくは電位ΔＶＬＮをその中間電位と比較して、読み出したデータが「１」か「０」かを判定し、この判定結果を出力端子４２３から「１」もしくは「０」のデジタル信号として出力する。
【００３８】
以上の動作において、メモリセルのデータは破壊されていない。したがって、図２に示すメモリセルでは、データの再書き込みのサイクルは不要である。
（強誘電体メモリ装置の構成）
次に、図２に示すメモリセルを使用した本発明の強誘電体メモリ装置の実施形態の全体構成の概略について、図５を参照して説明する。
【００３９】
この強誘電体メモリ装置は、図５に示すように、メモリセル群５３１と、ワード線選択回路５３２と、ビット線選択回路５３３と、センス回路５３４と、ライト回路５３５と、入出力回路５３６と、全体制御回路５３７と、を備えている。
メモリセル群５３１は、その内部に図２に示すメモリセルがアレイ状に並んでいる。ワード線選択回路５３２とビット線選択回路５３３は、メモリセル群５３１内に配置される複数のメモリセルと接続されるワード線とビット線とをそれぞれ選択するものであり、この選択によりメモリセル群５３１内の所望の１つのメモリセルが選択できる。
【００４０】
ライト回路５３５は、入出力回路５３６を経たデータを、ワード線選択回路５３２とビット線選択回路５３３で選択されたメモリセルに対し、全体制御回路５３７の指令にしたがって書き込むものである。また、センス回路５３４は、ワード線選択回路５３２とビット線選択回路５３３に選択されたメモリセルに記憶されるデータを全体制御回路５３７の指令にしたがって読み出し、この読み出したデータを入出回路５３６に出力するものである。
【００４１】
なお、図５に示す強誘電体メモリ装置において、ワード線選択回路５３２、ビット線選択回路５３３、および全体制御回路５３７でメモリセルを選択するアドレス選択回路として機能する。また、ライト回路５３５、入出力回路５３６、および全体制御回路５３７で書き込み回路として機能する。さらに、センス回路５３４、入出力回路５３６、および全体制御回路５３７で読み出し回路として機能する。
【００４２】
また、図２ではプレート線２１５を示してあるが、図５においてプレート線について記述がないのは、メモリセルによってはプレート線が存在しないものも有るためであり、図５ではプレート線に言及していない。
（メモリセルの変形例）
次に、本発明の強誘電体メモリ装置に用いるメモリセルの第２の構成例について、図６を参照して説明する。
【００４３】
図６において、３１１Ａ、３１１Ｂは図１に示すヒステリシス特性を持つ強誘電体コンデンサであり、３１６はワード線であり、３１７Ａ、３１７Ｂはビット線である。図３に示すように、ワード線とビット線は複数本存在し、その交点に強誘電体コンデンサが形成される構成となっている。図６のメモリセルの構成は、１個の強誘電体コンデンサで１メモリを構成する、いわゆる１コンデンサ（１Ｃ）型を示している。
【００４４】
このような構成からなるメモリセルにおいても、図２に示すメモリセルと同様にデータの非破壊読み出しは可能である。なお、図６のメモリセルの構成においては、図２に示すプレート線は存在しない。
（強誘電体コンデンサの他の特性例）
次に、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷−印加電圧特性の第２の特性について、図７を参照して説明する。
【００４５】
図１では、本発明に係る強誘電体コンデンサの特性として、従来の一般的な強誘電体コンデンサの特性を電圧軸方向に、全体に右方向へ特性をずらしていたが、図７は逆に電圧を横軸として、全体に左方向に特性をずらすようにしたものである。
次に、図７に示すヒステリシス特性を持つ強誘電体コンデンサにおいて、データの書き込み、および読み出し動作について説明する。
【００４６】
図７の特性を有する強誘電体コンデンサは第１端子および第２端子を備え、第１端子を基準として第２端子に加わった正の電位を、図７における横軸である印加電圧の正の方向とする。
いま、その強誘電体コンデンサにおいて、第２端子に第１端子より充分に高い電圧を加えると、図７の７０１の特性点にまで分極する。その状態で、第１端子と第２端子の間の電圧を零とすると内部の分極は残留分極として保存され、７０４の特性点の縦軸に示す分極電荷を内部に保存する。
【００４７】
一方、その強誘電体コンデンサにおいて、第１端子に第２端子より充分に高い電圧を加えると７０２の特性点にまで分極する。そして、特性点７０２の状態にあった強誘電体コンデンサを開放して第１端子と第２端子の電位差を零とすると、内部の分極は残留分極として保存され、７０３の特性点の縦軸に示す残留分極を持つ状態となる。
次に、第１端子を基準として第２端子に正の微弱な電圧ΔＶＮ、つまり、抗電圧以下の電圧を負の方向に印加する。このとき、前の状態が特性点７０３にあれば、特性点７０３と特性点７０５との差違の電荷ΔＱＨＮが出力される。一方、前の状態が特性点７０４であれば、特性点７０４と特性点７０６との差違の電荷ΔＱＬＮが出力される。
【００４８】
以上の説明からわかるように、図７の場合には、印加電圧０〔Ｖ〕で開放されたときに負の残留分極を持つ特性点７０３と、正の残留分極を持つ特性点７０４でデータを記憶しているが、特性点７０３と特性点７０４では分極電荷−印加電圧特性が異なっているので、この場合でも抗電圧以下の僅かな電圧ΔＶＮを用いて、データの非破壊読み出しが可能である。
（強誘電体コンデンサの構造例）
次に、図１や図７に示すような特性を有する本発明に係る強誘電体コンデンサの具体的な構造例について、従来例を考慮しながら説明する。
【００４９】
図１１は、従来からの強誘電体コンデンサの構造の断面図を示し、これは本発明に係る強誘電体コンデンサの構造と比較するためである。
従来の強誘電体コンデンサは、図１１に示すように、絶縁基板１２４０上に形成され、金属膜からなる金属電極１２４２、１２４３によって強誘電体膜１２４１の両側を挟むようにしたものである。そして、金属電極１２４２と金属電極１２４３とには、電気信号が供給されるようになっている。
【００５０】
絶縁基板１２４０は、二酸化珪素（ＳｉＯ2）を主成分とする基板であり、強誘電体コンデンサをのせるようになっている。強誘電体膜１２４１は、一般にＰＺＴ、ＰＺＴＮ、ＳＢＴ等が用いられる。なお、前述したＰＺＴとはＰｂ（Ｚｒ，Ｔｉ）Ｏ3の総称であり、またＰＺＴＮとはＰＺＴのＴｉの一部をＮｂで置き換えたものの総称であり、またＳＢＴとはＳｒＢｉ2Ｔａ2Ｏ9もしくはそれに近い組成の総称である。また、金属電極１２４２と金属電極１２４３は、一般に白金（Ｐｔ）が用いられる。
【００５１】
図１１に示す構造からなる従来の強誘電体コンデンサの分極電荷−印加電圧特性のヒステリシス特性は、一般に知られている図８に示すものとなる。図８の特性は、横軸の印加電圧に対して対称形の特性を示している。
図１２は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第１の例を示す断面図である。
【００５２】
この強誘電体コンデンサは、図１２に示すように、二酸化珪素を主成分とする絶縁基板１３４０上に形成され、金属膜からなる金属電極１３４２と、電極として機能する酸化物導電性膜１３４４とによって、強誘電体膜１３４１の両側を挟むようにしたものである。そして、金属電極１３４２と電極としての酸化物導電性膜１３４４には、それぞれ電気信号が供給されるようになっている。
【００５３】
強誘電体膜１３４１の材料としては、図１１に示す強誘電体膜１２４１と同様に、ＰＺＴ、ＰＺＴＮ、ＳＢＴ等が用いられる。また、第１電極である酸化物導電性膜１３４４の材料としてはＲｕＯ2、ＩｒＯ2などが使用され、第２電極である金属電極１３４２の材料としては白金（Ｐｔ）などが使用される。
ここで、第１電極および第２電極は、仕事関数の異なる材料からなる金属膜から形成するようにしても良い。
【００５４】
このような構成からなる強誘電体コンデンサでは、第１電極である酸化物導電性膜１３４４と、第２電極である金属電極１３４２とではその構成材料が異なる。このため、その両電極の間には仕事関数差があり、その仕事関数差だけ、電圧軸上で分極電荷−印加電圧特性はずれて平行移動する（例えば図１参照）。また、第１電極と第２電極の材料に何を選ぶかによって仕事関数の差も変わり、その特性の移動の度合いや方向も変えることができる。
【００５５】
図１３は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第２の例を示す断面図である。
この強誘電体コンデンサは、図１３に示すように、二酸化珪素を主成分とする絶縁基板１４４０上に形成され、電極として機能する酸化物導電性膜１４４５と、金属膜からなる金属電極１４４３とによって、強誘電体膜１４４１の両側を挟むようにしたものである。そして、電極としての酸化物導電性膜１４４５と金属電極１４４３とには、それぞれ電気信号が供給されるようになっている。
【００５６】
ここで、図１３と図１２の構造上の違いは、金属電極を上部電極に用いたか下部電極に用いたかの差違であり、分極電荷−印加電圧特性の移動の方向が異なる。また製造上の難易度によってどちらも選択可能である。
図１４は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第３の例を示す断面図である。
【００５７】
この強誘電体コンデンサは、図１４に示すように、二酸化珪素を主成分とする絶縁基板１５４０上に形成され、金属膜からなる２つの金属電極１５４２、１５４３によって、強誘電体膜１５４１の両側を挟むとともに、金属電極１５４２の表面側に導体膜１５５３を密着させるようにしたものである。そして、金属電極１５４２には電気信号が直接供給され、金属電極１５４３には電気信号が導体膜１５５３を介することにより供給されるようになっている。
【００５８】
導体膜１５５３は、不純物原子を含んだポリシリコンからなる。ポリシリコンは、半導体であるが、不純物原子をドープすることにより導電性を有するので、導体として扱うことができる。従って、導体膜１５５３はシリコンを材料とするが、シリコンは４価の原子であるので、不純物原子としては３価の原子ホウ素（硼素Ｂ）や５価の原子リン（燐Ｐ）等が使用される。
【００５９】
このような構造からなる強誘電体コンデンサでは、金属電極１５４３の表面に不純物を含んだ導体膜１５５３が付加されているので、その分極電荷−印加電圧特性は導体膜１５５３と金属電極１５４３の仕事関数差だけ平行移動する。このとき、導体膜１５５３を形成するシリコンに添加される不純物原子として３価の原子または５価の原子のどちらかを選ぶかにより、特性曲線の移動の方向を選択でき、かつ不純物原子のイオンのドープ量によって仕事関数が変化するので、その平行移動の移動量を変えることができる。
【００６０】
なお、図１４の強誘電体コンデンサでは、金属電極１５４３の表面に導体膜１５５３を密着させるようにしたが、金属電極１５４３をポリシリコンからなる導体膜１５５３だけで形成するようにしても良い。
図１５は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第４の例を示す断面図である。
【００６１】
この強誘電体コンデンサは、図１５に示すように、二酸化珪素を主成分とする絶縁基板１６４０上に形成され、金属膜からなる２つの金属電極１６４２、１６４３によって、強誘電体膜１６４１の両側を挟むとともに、金属電極１６４２の表面側に導体膜１６５２を密着させるようにしたものである。導体膜１６５２は、図１４に示す導体膜１５４３と同様なポリシリコンからなる。そして、金属電極１６４３には電気信号が直接供給され、金属電極１６４２には電気信号が導体膜１６５２を介することにより供給されるようになっている。
【００６２】
このような構造からなる強誘電体コンデンサでは、金属電極１６４２の表面側に不純物を含んだ導体膜１６５２が密着（付加）されているので、その分極電荷−印加電圧特性は導体膜１６５２と金属電極１６４２の仕事関数差だけ平行移動する。
ここで、図１５と図１４との構造上の違いは、ポリシリコンからなる導体膜を上部電極に用いたか下部電極に用いたかの差違であり、分極電荷−印加電圧特性の移動の方向が異なる。
【００６３】
図１６は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第５の例を示す断面図である。
この強誘電体コンデンサは、図１６に示すように、二酸化珪素を主成分とする絶縁基板１７４０上に形成され、金属膜からなる２つの金属電極１７４２、１７４３によって、強誘電体膜１７４１の両側を挟むとともに、金属電極１７４２、１７４３の各表面側に異なる不純物原子を含むポリシリコンからなる導体膜１７５２、１７５３をそれぞれ密着させるようにしたものである。そして、金属電極１７４２には電気信号が導体膜１７５２を介することにより供給され、金属電極１７４３には電気信号が導体膜１７５３を介することにより供給されるようになっている。
【００６４】
このような構造からなる強誘電体コンデンサでは、金属電極１７４２はその表面側に第１の不純物原子を含んだ導体膜１７５２が密着され、金属電極１７４３はその表面側に第１の不純物原子とは異なる第２の不純物原子を含んだ導体膜１７５３が密着されている。このため、強誘電体コンデンサとしての分極電荷−印加電圧特性は、導体膜１７５２と金属電極１７４２の仕事関数差、および導体膜１７５３と金属電極１７４３の仕事関数差の合計だけ平行移動する。したがって、分極電荷−印加電圧特性の平行移動の量を大きく、かつ自由に設定できる。
【００６５】
なお、図１６の強誘電体コンデンサでは、金属電極１７４２、１７４３の各表面に導体膜１７５２、１７５３をそれぞれ密着させるようにしたが、金属電極１７４２、１７４３をポリシリコンからなる導体膜１７５２、１７５３だけで形成するようにしても良い。
図１７は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第６の例を示す断面図である。
【００６６】
この強誘電体コンデンサは、図１７に示すように、二酸化珪素を主成分とする絶縁基板１８４０上に形成され、金属膜からなる２つの金属電極１８４２、１８４３によって、強誘電体膜１８４１の両側を挟むとともに、金属電極１８４３はその裏面側に導体膜１８５３を密着させるようにしたものである。導体膜１８５３は、図１４に示す導体膜１５５３と同様なポリシリコンからなる。そして、金属電極１８４２、１８４３には、それぞれ電気信号が供給されるようになっている。
【００６７】
このような構造からなる強誘電体コンデンサを図１４に示すものと比較すると、図１４に示す上部側の導体膜１５５３と金属電極１５４３が、図１７では金属電極１８４３と導体膜１８５３とにその上下が入れ替わっている点が異なる。
したがって、図１７に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１４に示す強誘電体コンデンサの特性と同じように平行移動する。図１４の構造を選ぶか図１７の構造を選ぶかは、主に製造上の容易さと信頼性による。
【００６８】
図１８は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第７の例を示す断面図である。
この強誘電体コンデンサは、図１８に示すように、二酸化珪素を主成分とする絶縁基板１９４０上に形成され、金属膜からなる２つの金属電極１９４２、１９４３によって、強誘電体膜１９４１の両側を挟むとともに、金属電極１９４２はその裏面側に導体膜１９５２を密着させるようにしたものである。導体膜１９５２は、図１５に示す導体膜１６５２と同様なポリシリコンからなる。そして、金属電極１９４２、１９４３には、それぞれ電気信号が供給されるようになっている。
【００６９】
このような構造からなる強誘電体コンデンサを図１５に示すものと比較すると、図１５に示す下部側の導体膜１６５２と金属電極１６４２が、図１８では金属電極１９４２と導体膜１９５２とにその上下が入れ替わっている点が異なる。
したがって、図１８に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１５に示す強誘電体コンデンサの特性と同じように平行移動する。図１５の構造を選ぶか図１８の構造を選ぶかは、主に製造上の容易さと信頼性による。
【００７０】
図１９は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第８の例を示す断面図である。
この強誘電体コンデンサは、図１９に示すように、二酸化珪素を主成分とする絶縁基板２０４０上に形成され、金属膜からなる２つの金属電極２０４２、２０４３によって、強誘電体膜２０４１の両側を挟むとともに、金属電極２０４２はその裏面側に導体膜２０５２を密着させ、かつ、金属電極２０４３はその裏面側に導体膜２０５３を密着させるようにしたものである。
【００７１】
導体膜２０５２、２０５３は、図１６に示す導体膜１７５２、１７５３と同様に、半導体膜にそれぞれ別の不純物原子を含んだポリシリコンからなる。また、金属電極２０４２、２０４３には、それぞれ電気信号が供給されるようになっている。
このような構造からなる強誘電体コンデンサを図１６に示すものと比較すると、図１６に示す下部側の金属電極１７４２と導体膜１７５２、および上部側の金属電極１７４３と導体膜１７５３が、図１９では金属電極２０４２と導体膜２０５２、および金属電極２０４３と導体膜２０５３に、その上下がそれぞれ入れ替わっている点が異なる。
【００７２】
したがって、図１９に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１６に示す強誘電体コンデンサの特性と同じように平行移動する。図１６の構造を選ぶか図１９の構造を選ぶかは、主に製造上の容易さと信頼性による。また、図１９の構造は、図１６の構造と同様に分極電荷−印加電圧特性の平行移動の量を大きく、かつ自由に設定できる。
（その他）
本発明は、上記の実施形態に限定されるものではない。本発明の本質は、強誘電体膜を挟む２つの端子の電極材料の仕事関数の相違を利用して、強誘電体コンデンサとしての分極電荷−印加電圧特性を電圧軸方向に平行移動させ、強誘電体コンデンサを外部から見たときのヒステリシス特性を非対称とし、その非対称性から生ずる微小電圧による出力電荷の差異を利用して内部状態を検出するものである。したがって、以上の条件を満たすものならば他の方法でもよい。
【００７３】
例えば、図１２、１３で用いた仕事関数の異なる電極材料を用いる手法と、図１４、図１５、図１６で用いた導体膜を用いる手法とを組み合わせてもよい。
また、メモリセル構造としては１Ｔ１Ｃと１Ｃについて図２、図６で述べたが、従来から、よく用いられている２Ｔ２Ｃのメモリセル構造の破壊読み出しについて本発明の非破壊読み出し手法は適用できて、寿命を延ばすこともできる。かつ、他のメモリセル構造に対しても周辺回路の制御方式を変更すれば同様に適用できる。
【００７４】
また、センスアンプ回路として図４の回路を示したが、これは回路動作原理を説明するために一番簡単な回路を例としてあげたもので、実際には様々な回路があり、かつ用いることができる。
また、メモリ装置全体の構成例として図５の回路ブロック図に示したが、これはメモリ装置の最も簡単で一般的な回路ブロックの例であって、回路ブロックを分割、あるいは統合してもよいし、また他の機能回路を付け加えてもよい。
【００７５】
また、強誘電体膜の材料としては前述した、ＰＺＴ、ＰＺＴＮ、ＳＢＴ以外のものを用いてもよい。例えば（Ｂａ，Ｓｒ）ＴｉＯ3、Ｂｉ4Ｔｉ3Ｏ12、ＢａＢｉＮｂ2Ｏ9等々がある。また、組成の割合が変われば無数にある。
また、酸化物導電性膜の材料としては前述したＲｕＯ2、ＩｒＯ2以外にＳｒＲｕＯ3、ＲｈＯ2等でもよい。
【００７６】
また、金属膜の電極の材料として前述した白金（Ｐｔ）以外でも可能で、Ｔａ、Ｔｉを用いてもよいし、Ｐｔ／Ｔｉの合金を用いてもよい。
また、半導体膜に不純物原子を含んだ導体膜の材質はポリシリコン以外でも良いし、また、不純物原子は３価や５価の原子であれば他の原子も有力である。
さらに、不純物原子のドープ量を変えれば仕事関数が変わり、強誘電体コンデンサとしての分極電荷−印加電圧特性を電圧軸方向に平行移動させる移動量を変えることがで、かつ適正値に調整できる。 以上、強誘電体膜の特性に合う最適な特性と製造上の課題により、材質や構造を選択すればよい。
【図面の簡単な説明】
【００７７】
【図１】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の第一例を示す特性図である。
【図２】本発明の強誘電体メモリ装置に用いるメモリセルの第１の構成例を示す回路図である。
【図３】図２に示すメモリセルからデータを読み出す際の各部の信号あるいは変位を示すタイミングチャート図である。
【図４】本発明の強誘電体メモリ装置に用いるセンスアンプの回路図である。
【図５】本発明の強誘電体メモリ装置の全体の構成概要を示すブロック図である。
【図６】本発明の強誘電体メモリ装置に用いるメモリセルの第２の構成例を示す回路図である。
【図７】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の第２例を示す特性図である。
【図８】従来の強誘電体コンデンサの分極電荷−印加電圧特性の一例を示す特性図である。
【図９】従来の破壊読み出し強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の一例を示す特性図である。
【図１０】従来の非破壊読み出し強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の他の例を示す特性図である。
【図１１】従来の強誘電体メモリ装置に用いる強誘電体コンデンサの構造を示す断面図である。
【図１２】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第１例を示す断面図である。
【図１３】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第２例を示す断面図である。
【図１４】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第３例を示す断面図である。
【図１５】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第４例を示す断面図である。
【図１６】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第５例を示す断面図である。
【図１７】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第６例を示す断面図である。
【図１８】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第７例を示す断面図である。
【図１９】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第８例を示す断面図である。
【符号の説明】
【００７８】
２１１、３１１Ａ、３１１Ｂ・・・強誘電体コンデンサ、２１２・・・ＭＯＳＦＥＴ、２１３、３１６・・・ワード線、２１４、３１７Ａ、３１７Ｂ・・・ビット線、２１５・・・プレート線、４２０・・・コンパレータ回路、４２１・・・入力信号端子、４２２・・・リファレンス電圧端子、４２３・・・出力端子、５３１・・・メモリセル群、５３２・・・ワード線選択回路、５３３・・・ビット線選択回路、５３４・・・センス回路、５３５・・・ライト回路、５３６・・・入出力回路、５３７・・・全体制御回路、１２４０、１３４０、１４４０、１５４０、１６４０、１７４０、１８４０、１９４０、２０４０・・・基板、１２４１、１３４１、１４４１、１５４１、１６４１、１７４１、１８４１、１９４１・・・強誘電体膜、１２４２、１２４３、１３４２、１４４３、１５４２、１５４３、１６４２、１６４３、１７４２、１７４３、１８４２、１８４３、１９４２、１９４３、２０４２、２０４３・・・金属電極、１３４４、１４４５・・・酸化物導電性膜、１５５３、１６５２、１７５２、１７５３、１８５３、１９５２、２０５２、２０５３・・・導体膜
【技術分野】
【０００１】
本発明は不揮発性メモリである強誘電体メモリにおいて、メモリ素子の読み出し回数による寿命を永くするために、データを非破壊読み出しするようにした強誘電体メモリ装置に関するものである。
【背景技術】
【０００２】
近年、メモリ分野のなかで電気的に書き込み、消去可能な不揮発性メモリの重要性が増している。不揮発性メモリには各種のものがあるが、高速性、低電圧特性、低消費電力等の観点から強誘電体メモリが注目されている。強誘電体メモリの具体的な構成は、以下の例に示すように様々である。
強誘電体メモリの一例としては、強誘電体膜内部の残留分極状態により２つの状態を定義する強誘電体コンデンサに抗電圧以上の電圧をかけて電荷を取り出し、１か０かの内部の記憶状態を検知する方法がある。この方法を簡単に示したのが図９である。
【０００３】
図９において、１００１、１００２、１００３、１００４の４点の特性点を通る曲線が、強誘電体コンデンサの第１端子と第２端子の間に加えた印加電圧Ｖと内部分極電荷Ｑの特性を表している。
特性点１００１は強誘電体コンデンサの第２端子に第１端子より正の高い電圧Ｖを加えた状態を示し、特性点１００２は第１端子に第２端子より正の高い電圧Ｖを加えた状態を示している。特性点１００１と特性点１００２においては、強誘電体コンデンサの内部の分極は正負、すなわち逆の分極をする。
【０００４】
いま、特性点１００１の状態にあった強誘電体コンデンサの第１端子と第２端子の電位差を零とすると、その内部の分極は残留分極として保存され、特性点１００４に示す状態となる。また、特性点１００２の状態にあった強誘電体コンデンサの第１端子と第２端子の電位差を０とすると、その内部の分極は残留分極として保存されて、特性点１００３に示す状態となる。
【０００５】
したがって、強誘電体コンデンサの内部分極電荷と印加電圧は、ヒステリシス特性を持っていると同時に、強誘電体コンデンサの両端の端子を開放し、電圧を零としても前の状態によって、異なった残留分極を有している。この２つの状態が、特性点１００３と特性点１００４にそれぞれ相当する。
さて、強誘電体コンデンサの両端の端子が開放された状態から、第１端子を基準として第２端子に電圧Ｖ（ΔＶＢ）をかけると、特性点１００１に移動する。このとき、前の状態が特性点１００３であれば、図９に示すΔＱＨＢの電荷が取り出され、特性点１００４の状態であればΔＱＬＢの電荷が取り出される。図９から明らかにΔＱＬＢ≪ΔＱＨＢであるので、残留分極として記憶されていた前の状態を１または０として判別することができる。
【０００６】
このような方法は電荷を取り出す、つまりデータを破壊してしまうので、破壊読み出しと一般的に呼ばれる方式であり、この方式の一例として特許文献１に示すものが知られている。
一方、非破壊読み出し方式としては、絶縁ゲート電界効果型トランジスタ（以下、ＭＯＳＦＥＴと略す）のゲート電極の上方に強誘電体薄膜を設け、その強誘電体薄膜の分極の状態によって、ＭＯＳＦＥＴのスレッショルド電圧の相違で流れる電流値が異なることから、書き込まれた分極の方向、つまり１または０かの差違を検出する方式がある。この一例として、特許文献２に示すものが知られている。
【０００７】
また、強誘電体薄膜の材質に工夫を凝らすことにより、図１０に示すように、分極−電界ヒステリシス特性を非対称として、図１０に示す特性点１１０３と特性点１１０４に相当する特性の傾きの差から、微弱な電圧を強誘電体コンデンサにかけ、データを非破壊で状態を検知する方法がある。この例として、特許文献３および特許文献４に示すものが知られている。
【特許文献１】特開平１１−３９８８２号公報
【特許文献２】特表２００２−５４３６２７号公報
【特許文献３】特開平２−１９８０９４号公報
【特許文献４】特開平５−８２８００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のような従来の強誘電体メモリでは、以下に述べるような不具合がそれぞれある。
すなわち、図９で説明し、あるいは特許文献１に示されるデータを破壊読み出しする方式では、データの読み出し後、消えたデータを再書き込みする必要がある。このため、データの書き込みとデータの消滅が繰り返され、現状では、データの書き換え回数が１０10〜１０12回が限界であり、この限界に達すると強誘電体材料としての寿命がつきてしまうという不具合がある。そのため、頻繁にデータが読み書きされるスタティックランダムアクセスメモリ（以下ＳＲＡＭと略す）としては品質上、信頼性上、使用できず、用途が限られるという課題がある。
【０００９】
また、特許文献２に示されるＭＯＳＦＥＴのゲート電極上に強誘電体薄膜を配置する方式では、ゲートの上に乗せた強誘電体材料との形成上の困難さのために、現状では、１日から１週間程度でゲートの上に形成された強誘電体薄膜のデータが消滅してしまうという不具合がある。
さらに、特許文献３、４に示される強誘電体薄膜の分極電荷−印加電圧のヒステリシス特性で非対称のものを作り、その非対称性を利用してデータを非破壊で読み出す方法があるが、図１０や特許文献４の代表図に見られる複雑な非線形のヒステリシス特性を持つ材料物質を得ることは実際には容易でなく、開発の遅れや製造上のトラブルを起こしやすいという不具合がある。
【００１０】
そこで、本発明の目的は、このような不具合を解決するもので、その目的とするところは、強誘電体コンデンサを用い、非破壊読み出しとし、かつ、現状の実績のある強誘電体薄膜材料をそのまま活用できる方法を用いることで、長寿命で、かつ新たな格別な材料開発期間もなく、製造上も実績のある手法で確実にＳＲＡＭをはじめとする広い範囲の用途として使用できる強誘電体メモリを提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成するようにした。
すなわち、第１の発明は、第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。
【００１２】
第２の発明は、第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。
【００１３】
第３の発明は、第１または第２の発明において、前記第１の導電物質が酸化物導電性膜からなり、かつ前記第２の導電物質が金属膜からなる。
第４の発明は、第１または第２の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が金属膜からなる。
【００１４】
第５の発明は、第１または第２の発明において、前記第１の導電物質が金属膜からなり、かつ前記第２の導電物質が前記第１の導電物質の金属とは仕事関数が異なる金属膜からなる。
第６の発明は、第１または第２の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が前記第１の導電物質が含む不純物原子と異なる原子価の半導体膜に不純物原子をドープして導電性となった導体膜からなる。
【００１５】
第７の発明は、第４または第６の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。
第８の発明は、第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。
【００１６】
第９の発明は、第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。
【００１７】
第１０の発明は、第８または第９の発明において、前記第１の導電物質もしくは前記第２の導電物質が、半導体膜に不純物原子をドープして導電性となった導体膜からなる。
第１１の発明は、第１０の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。
【００１８】
第１２の発明は、第８または第９の発明において、前記第１の導電物質、もしくは前記第２の導電物質が、酸化物導電性膜からなる。
第１３の発明は、第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。
【００１９】
第１４の発明は、第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。
【００２０】
第１５の発明は、第１３または第１４の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなる。
第１６の発明は、第１５の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜は半導体膜としてポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。
【００２１】
第１７の発明は、第１３または第１４の発明において、前記第１の導電物質が酸化物導電性膜からなる。
第１８の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサは、１トランジスタ・１キャパシタ型のメモリセルを構成するものである。
第１９の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサは、１キャパシタ型のメモリセルを構成するものである。
【００２２】
第２０の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサの強誘電体薄膜は、ＰＺＴ、ＰＺＴＮ、もしくはＳＢＴからなる。
以上のように、本発明の強誘電体メモリ装置は、仕事関数の互いに異なる導電物質を第１電極、第２電極として強誘電体膜を挟む構造、もしくは電極間の仕事関数差の観点において、それと等価の構造の強誘電体コンデンサをメモリセルの構成要素として用いるようにし、データを読み出す際には強誘電体膜の抗電圧より低い電圧を加えて、メモリ情報を読み出すようにした。
【００２３】
したがって、上記の構成によれば、強誘電体薄膜を挟む第１電極と第２電極の仕事関数差分だけ、強誘電体薄膜の分極−電界ヒステリシス特性が加える電圧方向に対して平行移動し、強誘電体コンデンサに加わる電圧が零の時点において、内部分極状態の差違により、印加電圧−電流特性に非対称性が生じているので、抗電圧以下の電圧を加えたときに生じる電流の差異により残留電荷の内部状態が１か０かのどちらかを検知できる。したがってデータを非破壊でデータ情報を読み出すことができるので、寿命が非常に永くなるという効果がある。
【００２４】
また、非破壊読み出しであるので、データの再書き込みが不要とり、読み出し動作におけるサイクルタイムが短くてすむという効果がある。
また、以上により、読み出しが早く、長寿命の不揮発性メモリが実現するのでＳＲＡＭに置き換わる広い用途の強誘電体メモリが構成できるという効果がある。
さらにまた、上記の構成では仕事関数の異なる物質材料を電極に用いるだけなので、非対称性のヒステリシス特性を持つ特殊な新たな強誘電体薄膜を開発する必要はなく、一般的な対称のヒステリシス特性の材料をそのまま用いればよいので、早期に具現化し、かつ製造上も容易であるという効果がある。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態について、図面を参照して説明する。
（本発明の動作原理）
本発明の強誘電体メモリ装置の実施形態を説明するのに先立って、本発明の動作原理について図１を参照して説明する。
ここで、図１は、本発明の強誘電体メモリ装置のメモリセル（記憶素子）として使用される強誘電体コンデンサの分極電荷と印加電圧の特性（ヒステリシス特性）を示す図である。図１の特性は、従来の一般的な強誘電体コンデンサの特性を示す図８の分極電荷−印加電圧特性を電圧軸方向に平行移動させた特性である。図１に示すような特性を持つ強誘電体コンデンサの具体的な構成は後述するものとし、図１の特性を有する強誘電体コンデンサが得られたものとして本発明の動作原理を以下に説明する。
【００２６】
図１の特性を有する強誘電体コンデンサは後述のように２つの第１端子および第２端子を備え、第１端子を基準として第２端子に加わった正の電位を、図１における横軸である印加電圧の正の方向とする。
いま、その強誘電体コンデンサにおいて、第２端子に第１端子より充分に高い電圧を加えると、図１の１０１の特性点にまで分極する。その状態で、第１端子と第２端子の間の電圧を０〔Ｖ〕とすると内部の分極は残留分極として保存され、１０４の特性点の縦軸に示す分極電荷を内部に保存する。
【００２７】
一方、その強誘電体コンデンサにおいて、第１端子に第２端子より充分に高い電圧を加えると１０２の特性点にまで分極する。そして、特性点１０２の状態にあった強誘電体コンデンサを開放して第１端子と第２端子の電位差を零とすると、内部の分極は残留分極として保存され、１０３の特性点の縦軸に示す残留分極を持つ状態となる。
特性点１０３と特性点１０４では、ともに第１端子と第２端子の電位差は零である。それでいて、特性点１０３では図１に示す負の残留分極を持ち、特性点１０４では図１に示す正の残留分極を持っている。つまり、強誘電体コンデンサとして放置された状態で、残留分極は２つの状態を記憶することになる。
【００２８】
次に、第１端子を基準として第２端子に正の微弱な電圧ΔＶＮ、つまり、抗電圧以下の電圧を正の方向に印加する。このとき、前の状態が特性点１０３にあれば、特性点１０３と特性点１０５との差異の電荷ΔＱＨＮが出力される。一方、前の状態が特性点１０４であれば、特性点１０４と特性点１０６との差異の電荷ΔＱＬＮが出力されることが期待される。ただし、実際には特性点１０４の場合には、電圧ΔＶＮを加えても特性点１０６に戻る訳ではなく、ヒステリシス特性を持っていて図１の特性点１０７に示すように特性点１０６よりは分極の影響が残る点に留まる。
【００２９】
したがって、特性点１０４と特性点１０６との差異の電荷量ΔＱＬＮより少ない特性点１０４と特性点１０７との差異の電荷量ΔＱ’ＬＮが出てくる。つまり、内部状態が未知の強誘電体コンデンサに対して、同じ僅かな正の電圧を加えるとΔＱＨＮもしくはΔＱ’ＬＮの電荷がでてくる。
このΔＱＨＮとΔＱ’ＬＮは、図１から明らかに異なった電荷量である。これは図１において、特性点１０３と特性点１０４との各近傍では特性曲線の傾きが大きく異なるからである。このため、その差異を検出することで、内部状態を知ることができる。
【００３０】
ここでは、抗電圧以下の僅かな電圧ΔＶＮしか加えておらず、データの読み出しの際には特性点１０１や特性点１０２には移動せず、したがって、データは破壊されない。つまり、非破壊でデータの読み出しができている。
なお、図１において、特性点１０６の場合は、加わった電圧ΔＶＮを零にして解除すれば，特性点１０４に戻る。また、特性点１０７の場合や特性点１０５の場合は、加わった電圧ΔＶＮを零にして解除したときに、必ずしも、それぞれ特性点１０４や特性点１０３には完璧にはもどらないが、これは図から明らかなように微々たるものである。少なくとも特性点１０１まで読み出す破壊読み出しに較べれば変位は非常に僅かであるので、強誘電体コンデンサの寿命は大幅に延びる。
（メモリセルの構成および動作）
次に、図１に示すヒステリシス特性を持つ強誘電体コンデンサを使用したメモリセルの構成例について、図２を参照して説明する。
【００３１】
このメモリセルは、図２に示すように、１個の強誘電体コンデンサ２１１と１個のトランジスタ２１２とからなる、いわゆる１トランジスタ１コンデンサ（１Ｔ１Ｃ）型のものであり、ワード線（ＷＬ）２１３、ビット線（ＢＬ）２１４、およびプレート線（ＰＬ）２１５を含んでいる。
さらに詳述すると、トランジスタ２１２は、Ｎ型の絶縁ゲート電界効果型トランジスタ（以下ＭＯＳＦＥＴと略す）からなる。ワード線２１３はＭＯＳＦＥＴ２１２のゲート電極に接続され、ビット線２１４はＭＯＳＦＥＴ２１２のソース電極またはドレイン電極となる第１端子に接続されている。プレート線２１５は強誘電体コンデンサ２１１の第１電極に接続され、強誘電体コンデンサ２１１の第２電極はＭＯＳＦＥＴ２１２のドレイン電極またはソース電極となる第２端子に接続されている。
【００３２】
なお、実際には、図２に示すメモリセルは、複数個を行列状（アレイ状）に並べて構成し、ワード線、ビット線、プレート線はそれぞれ複数本、存在すると同時に、共有化している。
次に、このような構成からなる図２に示すメモリセルにおいて、データの書き込み方法を説明する。
【００３３】
まず、強誘電体コンデンサ２１１にデータを書き込む場合は、対象となるメモリセルに対しワード線２１３を正電位にしてＭＯＳＦＥＴ２１２をオン（ＯＮ）させる。そして、ビット線２１４に負電位または零電位を、プレート線２１５に充分な値の正電位Ｖを印加すると、図１における特性点１０１の分極状態になる。このときは、印加電圧が解除されても特性点１０４に示す点の正の内部分極が残留分極として、強誘電体コンデンサ２１１に保存される。
【００３４】
一方、ビット線２１４に充分な値の正電位Ｖを、プレート線２１５に負電位または零電位を印加すれば、図１の特性点１０２の分極状態になる。このときは、印加電圧が解除されても特性点１０３に示す正の内部分極が、強誘電体コンデンサ２１１に保存される。
以上の動作により、印加電圧が解除されても、残留分極として異なる２種類の状態をデータとして書き込める。
【００３５】
次に、以上のように書き込まれたデータを読み出す方法について、図３を参照して説明する。
まず、ビット線（ＢＬ）２１４を、図３（Ａ）に示すように、零電位にプリチャージする。そして、ワード線（ＷＬ）２１３を、図３（Ｂ）に示すように正電位にし、ＭＯＳＦＥＴ２１２をオンさせる。次に、ビット線２１４を切り離して零電位のフローティング状態とする。さらに、プレート線（ＰＬ）２１５に，図３（Ｃ）に示すように、抗電圧以下の僅かな電圧ΔＶＮを加える。すると、強誘電体コンデンサ２１１にその電圧ΔＶＮが加わり、ビット線（ＢＬ）２１４に、図１に示すようなΔＱＨＮもしくはΔＱ’ＬＮの電荷が出力される。この結果、ビット線（ＢＬ）２１４には、図３（Ａ）に示すように、ビット線２１４の寄生静電容量を反映した電圧ΔＶＨＮもしくは電位ΔＶＬＮの電位変化として現れる。
【００３６】
このように、ビット線２１４に出力される電位ΔＶＨＮもしくは電位ΔＶＬＮは，図４に示すセンスアンプ回路で検出する。
このセンスアンプ回路は、図４に示すようにコンパレータ回路４２０からなる。このコンパレータ回路４２０は、図示のように、入力信号端子４２１、リファレンス電圧端子４２２、および出力端子４２３を備えている。
【００３７】
リファレンス電圧端子４２２には、ΔＶＨＮもしくはΔＶＬＮの中間電位となる信号Ｖｒｅｆが加えられている。その中間電位の生成方法は様々であるが、例えば２つのダミーセルで生じたΔＶＨＮもしくはΔＶＬＮを合成して丁度中間となる電位を生成させ、この生成電位をリファレンス電圧端子４２２に加えるようにしている。
この結果、コンパレータ回路４２０は、ビット線２１４に生じた電位ΔＶＨＮもしくは電位ΔＶＬＮをその中間電位と比較して、読み出したデータが「１」か「０」かを判定し、この判定結果を出力端子４２３から「１」もしくは「０」のデジタル信号として出力する。
【００３８】
以上の動作において、メモリセルのデータは破壊されていない。したがって、図２に示すメモリセルでは、データの再書き込みのサイクルは不要である。
（強誘電体メモリ装置の構成）
次に、図２に示すメモリセルを使用した本発明の強誘電体メモリ装置の実施形態の全体構成の概略について、図５を参照して説明する。
【００３９】
この強誘電体メモリ装置は、図５に示すように、メモリセル群５３１と、ワード線選択回路５３２と、ビット線選択回路５３３と、センス回路５３４と、ライト回路５３５と、入出力回路５３６と、全体制御回路５３７と、を備えている。
メモリセル群５３１は、その内部に図２に示すメモリセルがアレイ状に並んでいる。ワード線選択回路５３２とビット線選択回路５３３は、メモリセル群５３１内に配置される複数のメモリセルと接続されるワード線とビット線とをそれぞれ選択するものであり、この選択によりメモリセル群５３１内の所望の１つのメモリセルが選択できる。
【００４０】
ライト回路５３５は、入出力回路５３６を経たデータを、ワード線選択回路５３２とビット線選択回路５３３で選択されたメモリセルに対し、全体制御回路５３７の指令にしたがって書き込むものである。また、センス回路５３４は、ワード線選択回路５３２とビット線選択回路５３３に選択されたメモリセルに記憶されるデータを全体制御回路５３７の指令にしたがって読み出し、この読み出したデータを入出回路５３６に出力するものである。
【００４１】
なお、図５に示す強誘電体メモリ装置において、ワード線選択回路５３２、ビット線選択回路５３３、および全体制御回路５３７でメモリセルを選択するアドレス選択回路として機能する。また、ライト回路５３５、入出力回路５３６、および全体制御回路５３７で書き込み回路として機能する。さらに、センス回路５３４、入出力回路５３６、および全体制御回路５３７で読み出し回路として機能する。
【００４２】
また、図２ではプレート線２１５を示してあるが、図５においてプレート線について記述がないのは、メモリセルによってはプレート線が存在しないものも有るためであり、図５ではプレート線に言及していない。
（メモリセルの変形例）
次に、本発明の強誘電体メモリ装置に用いるメモリセルの第２の構成例について、図６を参照して説明する。
【００４３】
図６において、３１１Ａ、３１１Ｂは図１に示すヒステリシス特性を持つ強誘電体コンデンサであり、３１６はワード線であり、３１７Ａ、３１７Ｂはビット線である。図３に示すように、ワード線とビット線は複数本存在し、その交点に強誘電体コンデンサが形成される構成となっている。図６のメモリセルの構成は、１個の強誘電体コンデンサで１メモリを構成する、いわゆる１コンデンサ（１Ｃ）型を示している。
【００４４】
このような構成からなるメモリセルにおいても、図２に示すメモリセルと同様にデータの非破壊読み出しは可能である。なお、図６のメモリセルの構成においては、図２に示すプレート線は存在しない。
（強誘電体コンデンサの他の特性例）
次に、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷−印加電圧特性の第２の特性について、図７を参照して説明する。
【００４５】
図１では、本発明に係る強誘電体コンデンサの特性として、従来の一般的な強誘電体コンデンサの特性を電圧軸方向に、全体に右方向へ特性をずらしていたが、図７は逆に電圧を横軸として、全体に左方向に特性をずらすようにしたものである。
次に、図７に示すヒステリシス特性を持つ強誘電体コンデンサにおいて、データの書き込み、および読み出し動作について説明する。
【００４６】
図７の特性を有する強誘電体コンデンサは第１端子および第２端子を備え、第１端子を基準として第２端子に加わった正の電位を、図７における横軸である印加電圧の正の方向とする。
いま、その強誘電体コンデンサにおいて、第２端子に第１端子より充分に高い電圧を加えると、図７の７０１の特性点にまで分極する。その状態で、第１端子と第２端子の間の電圧を零とすると内部の分極は残留分極として保存され、７０４の特性点の縦軸に示す分極電荷を内部に保存する。
【００４７】
一方、その強誘電体コンデンサにおいて、第１端子に第２端子より充分に高い電圧を加えると７０２の特性点にまで分極する。そして、特性点７０２の状態にあった強誘電体コンデンサを開放して第１端子と第２端子の電位差を零とすると、内部の分極は残留分極として保存され、７０３の特性点の縦軸に示す残留分極を持つ状態となる。
次に、第１端子を基準として第２端子に正の微弱な電圧ΔＶＮ、つまり、抗電圧以下の電圧を負の方向に印加する。このとき、前の状態が特性点７０３にあれば、特性点７０３と特性点７０５との差違の電荷ΔＱＨＮが出力される。一方、前の状態が特性点７０４であれば、特性点７０４と特性点７０６との差違の電荷ΔＱＬＮが出力される。
【００４８】
以上の説明からわかるように、図７の場合には、印加電圧０〔Ｖ〕で開放されたときに負の残留分極を持つ特性点７０３と、正の残留分極を持つ特性点７０４でデータを記憶しているが、特性点７０３と特性点７０４では分極電荷−印加電圧特性が異なっているので、この場合でも抗電圧以下の僅かな電圧ΔＶＮを用いて、データの非破壊読み出しが可能である。
（強誘電体コンデンサの構造例）
次に、図１や図７に示すような特性を有する本発明に係る強誘電体コンデンサの具体的な構造例について、従来例を考慮しながら説明する。
【００４９】
図１１は、従来からの強誘電体コンデンサの構造の断面図を示し、これは本発明に係る強誘電体コンデンサの構造と比較するためである。
従来の強誘電体コンデンサは、図１１に示すように、絶縁基板１２４０上に形成され、金属膜からなる金属電極１２４２、１２４３によって強誘電体膜１２４１の両側を挟むようにしたものである。そして、金属電極１２４２と金属電極１２４３とには、電気信号が供給されるようになっている。
【００５０】
絶縁基板１２４０は、二酸化珪素（ＳｉＯ2）を主成分とする基板であり、強誘電体コンデンサをのせるようになっている。強誘電体膜１２４１は、一般にＰＺＴ、ＰＺＴＮ、ＳＢＴ等が用いられる。なお、前述したＰＺＴとはＰｂ（Ｚｒ，Ｔｉ）Ｏ3の総称であり、またＰＺＴＮとはＰＺＴのＴｉの一部をＮｂで置き換えたものの総称であり、またＳＢＴとはＳｒＢｉ2Ｔａ2Ｏ9もしくはそれに近い組成の総称である。また、金属電極１２４２と金属電極１２４３は、一般に白金（Ｐｔ）が用いられる。
【００５１】
図１１に示す構造からなる従来の強誘電体コンデンサの分極電荷−印加電圧特性のヒステリシス特性は、一般に知られている図８に示すものとなる。図８の特性は、横軸の印加電圧に対して対称形の特性を示している。
図１２は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第１の例を示す断面図である。
【００５２】
この強誘電体コンデンサは、図１２に示すように、二酸化珪素を主成分とする絶縁基板１３４０上に形成され、金属膜からなる金属電極１３４２と、電極として機能する酸化物導電性膜１３４４とによって、強誘電体膜１３４１の両側を挟むようにしたものである。そして、金属電極１３４２と電極としての酸化物導電性膜１３４４には、それぞれ電気信号が供給されるようになっている。
【００５３】
強誘電体膜１３４１の材料としては、図１１に示す強誘電体膜１２４１と同様に、ＰＺＴ、ＰＺＴＮ、ＳＢＴ等が用いられる。また、第１電極である酸化物導電性膜１３４４の材料としてはＲｕＯ2、ＩｒＯ2などが使用され、第２電極である金属電極１３４２の材料としては白金（Ｐｔ）などが使用される。
ここで、第１電極および第２電極は、仕事関数の異なる材料からなる金属膜から形成するようにしても良い。
【００５４】
このような構成からなる強誘電体コンデンサでは、第１電極である酸化物導電性膜１３４４と、第２電極である金属電極１３４２とではその構成材料が異なる。このため、その両電極の間には仕事関数差があり、その仕事関数差だけ、電圧軸上で分極電荷−印加電圧特性はずれて平行移動する（例えば図１参照）。また、第１電極と第２電極の材料に何を選ぶかによって仕事関数の差も変わり、その特性の移動の度合いや方向も変えることができる。
【００５５】
図１３は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第２の例を示す断面図である。
この強誘電体コンデンサは、図１３に示すように、二酸化珪素を主成分とする絶縁基板１４４０上に形成され、電極として機能する酸化物導電性膜１４４５と、金属膜からなる金属電極１４４３とによって、強誘電体膜１４４１の両側を挟むようにしたものである。そして、電極としての酸化物導電性膜１４４５と金属電極１４４３とには、それぞれ電気信号が供給されるようになっている。
【００５６】
ここで、図１３と図１２の構造上の違いは、金属電極を上部電極に用いたか下部電極に用いたかの差違であり、分極電荷−印加電圧特性の移動の方向が異なる。また製造上の難易度によってどちらも選択可能である。
図１４は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第３の例を示す断面図である。
【００５７】
この強誘電体コンデンサは、図１４に示すように、二酸化珪素を主成分とする絶縁基板１５４０上に形成され、金属膜からなる２つの金属電極１５４２、１５４３によって、強誘電体膜１５４１の両側を挟むとともに、金属電極１５４２の表面側に導体膜１５５３を密着させるようにしたものである。そして、金属電極１５４２には電気信号が直接供給され、金属電極１５４３には電気信号が導体膜１５５３を介することにより供給されるようになっている。
【００５８】
導体膜１５５３は、不純物原子を含んだポリシリコンからなる。ポリシリコンは、半導体であるが、不純物原子をドープすることにより導電性を有するので、導体として扱うことができる。従って、導体膜１５５３はシリコンを材料とするが、シリコンは４価の原子であるので、不純物原子としては３価の原子ホウ素（硼素Ｂ）や５価の原子リン（燐Ｐ）等が使用される。
【００５９】
このような構造からなる強誘電体コンデンサでは、金属電極１５４３の表面に不純物を含んだ導体膜１５５３が付加されているので、その分極電荷−印加電圧特性は導体膜１５５３と金属電極１５４３の仕事関数差だけ平行移動する。このとき、導体膜１５５３を形成するシリコンに添加される不純物原子として３価の原子または５価の原子のどちらかを選ぶかにより、特性曲線の移動の方向を選択でき、かつ不純物原子のイオンのドープ量によって仕事関数が変化するので、その平行移動の移動量を変えることができる。
【００６０】
なお、図１４の強誘電体コンデンサでは、金属電極１５４３の表面に導体膜１５５３を密着させるようにしたが、金属電極１５４３をポリシリコンからなる導体膜１５５３だけで形成するようにしても良い。
図１５は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第４の例を示す断面図である。
【００６１】
この強誘電体コンデンサは、図１５に示すように、二酸化珪素を主成分とする絶縁基板１６４０上に形成され、金属膜からなる２つの金属電極１６４２、１６４３によって、強誘電体膜１６４１の両側を挟むとともに、金属電極１６４２の表面側に導体膜１６５２を密着させるようにしたものである。導体膜１６５２は、図１４に示す導体膜１５４３と同様なポリシリコンからなる。そして、金属電極１６４３には電気信号が直接供給され、金属電極１６４２には電気信号が導体膜１６５２を介することにより供給されるようになっている。
【００６２】
このような構造からなる強誘電体コンデンサでは、金属電極１６４２の表面側に不純物を含んだ導体膜１６５２が密着（付加）されているので、その分極電荷−印加電圧特性は導体膜１６５２と金属電極１６４２の仕事関数差だけ平行移動する。
ここで、図１５と図１４との構造上の違いは、ポリシリコンからなる導体膜を上部電極に用いたか下部電極に用いたかの差違であり、分極電荷−印加電圧特性の移動の方向が異なる。
【００６３】
図１６は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第５の例を示す断面図である。
この強誘電体コンデンサは、図１６に示すように、二酸化珪素を主成分とする絶縁基板１７４０上に形成され、金属膜からなる２つの金属電極１７４２、１７４３によって、強誘電体膜１７４１の両側を挟むとともに、金属電極１７４２、１７４３の各表面側に異なる不純物原子を含むポリシリコンからなる導体膜１７５２、１７５３をそれぞれ密着させるようにしたものである。そして、金属電極１７４２には電気信号が導体膜１７５２を介することにより供給され、金属電極１７４３には電気信号が導体膜１７５３を介することにより供給されるようになっている。
【００６４】
このような構造からなる強誘電体コンデンサでは、金属電極１７４２はその表面側に第１の不純物原子を含んだ導体膜１７５２が密着され、金属電極１７４３はその表面側に第１の不純物原子とは異なる第２の不純物原子を含んだ導体膜１７５３が密着されている。このため、強誘電体コンデンサとしての分極電荷−印加電圧特性は、導体膜１７５２と金属電極１７４２の仕事関数差、および導体膜１７５３と金属電極１７４３の仕事関数差の合計だけ平行移動する。したがって、分極電荷−印加電圧特性の平行移動の量を大きく、かつ自由に設定できる。
【００６５】
なお、図１６の強誘電体コンデンサでは、金属電極１７４２、１７４３の各表面に導体膜１７５２、１７５３をそれぞれ密着させるようにしたが、金属電極１７４２、１７４３をポリシリコンからなる導体膜１７５２、１７５３だけで形成するようにしても良い。
図１７は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第６の例を示す断面図である。
【００６６】
この強誘電体コンデンサは、図１７に示すように、二酸化珪素を主成分とする絶縁基板１８４０上に形成され、金属膜からなる２つの金属電極１８４２、１８４３によって、強誘電体膜１８４１の両側を挟むとともに、金属電極１８４３はその裏面側に導体膜１８５３を密着させるようにしたものである。導体膜１８５３は、図１４に示す導体膜１５５３と同様なポリシリコンからなる。そして、金属電極１８４２、１８４３には、それぞれ電気信号が供給されるようになっている。
【００６７】
このような構造からなる強誘電体コンデンサを図１４に示すものと比較すると、図１４に示す上部側の導体膜１５５３と金属電極１５４３が、図１７では金属電極１８４３と導体膜１８５３とにその上下が入れ替わっている点が異なる。
したがって、図１７に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１４に示す強誘電体コンデンサの特性と同じように平行移動する。図１４の構造を選ぶか図１７の構造を選ぶかは、主に製造上の容易さと信頼性による。
【００６８】
図１８は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第７の例を示す断面図である。
この強誘電体コンデンサは、図１８に示すように、二酸化珪素を主成分とする絶縁基板１９４０上に形成され、金属膜からなる２つの金属電極１９４２、１９４３によって、強誘電体膜１９４１の両側を挟むとともに、金属電極１９４２はその裏面側に導体膜１９５２を密着させるようにしたものである。導体膜１９５２は、図１５に示す導体膜１６５２と同様なポリシリコンからなる。そして、金属電極１９４２、１９４３には、それぞれ電気信号が供給されるようになっている。
【００６９】
このような構造からなる強誘電体コンデンサを図１５に示すものと比較すると、図１５に示す下部側の導体膜１６５２と金属電極１６４２が、図１８では金属電極１９４２と導体膜１９５２とにその上下が入れ替わっている点が異なる。
したがって、図１８に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１５に示す強誘電体コンデンサの特性と同じように平行移動する。図１５の構造を選ぶか図１８の構造を選ぶかは、主に製造上の容易さと信頼性による。
【００７０】
図１９は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第８の例を示す断面図である。
この強誘電体コンデンサは、図１９に示すように、二酸化珪素を主成分とする絶縁基板２０４０上に形成され、金属膜からなる２つの金属電極２０４２、２０４３によって、強誘電体膜２０４１の両側を挟むとともに、金属電極２０４２はその裏面側に導体膜２０５２を密着させ、かつ、金属電極２０４３はその裏面側に導体膜２０５３を密着させるようにしたものである。
【００７１】
導体膜２０５２、２０５３は、図１６に示す導体膜１７５２、１７５３と同様に、半導体膜にそれぞれ別の不純物原子を含んだポリシリコンからなる。また、金属電極２０４２、２０４３には、それぞれ電気信号が供給されるようになっている。
このような構造からなる強誘電体コンデンサを図１６に示すものと比較すると、図１６に示す下部側の金属電極１７４２と導体膜１７５２、および上部側の金属電極１７４３と導体膜１７５３が、図１９では金属電極２０４２と導体膜２０５２、および金属電極２０４３と導体膜２０５３に、その上下がそれぞれ入れ替わっている点が異なる。
【００７２】
したがって、図１９に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１６に示す強誘電体コンデンサの特性と同じように平行移動する。図１６の構造を選ぶか図１９の構造を選ぶかは、主に製造上の容易さと信頼性による。また、図１９の構造は、図１６の構造と同様に分極電荷−印加電圧特性の平行移動の量を大きく、かつ自由に設定できる。
（その他）
本発明は、上記の実施形態に限定されるものではない。本発明の本質は、強誘電体膜を挟む２つの端子の電極材料の仕事関数の相違を利用して、強誘電体コンデンサとしての分極電荷−印加電圧特性を電圧軸方向に平行移動させ、強誘電体コンデンサを外部から見たときのヒステリシス特性を非対称とし、その非対称性から生ずる微小電圧による出力電荷の差異を利用して内部状態を検出するものである。したがって、以上の条件を満たすものならば他の方法でもよい。
【００７３】
例えば、図１２、１３で用いた仕事関数の異なる電極材料を用いる手法と、図１４、図１５、図１６で用いた導体膜を用いる手法とを組み合わせてもよい。
また、メモリセル構造としては１Ｔ１Ｃと１Ｃについて図２、図６で述べたが、従来から、よく用いられている２Ｔ２Ｃのメモリセル構造の破壊読み出しについて本発明の非破壊読み出し手法は適用できて、寿命を延ばすこともできる。かつ、他のメモリセル構造に対しても周辺回路の制御方式を変更すれば同様に適用できる。
【００７４】
また、センスアンプ回路として図４の回路を示したが、これは回路動作原理を説明するために一番簡単な回路を例としてあげたもので、実際には様々な回路があり、かつ用いることができる。
また、メモリ装置全体の構成例として図５の回路ブロック図に示したが、これはメモリ装置の最も簡単で一般的な回路ブロックの例であって、回路ブロックを分割、あるいは統合してもよいし、また他の機能回路を付け加えてもよい。
【００７５】
また、強誘電体膜の材料としては前述した、ＰＺＴ、ＰＺＴＮ、ＳＢＴ以外のものを用いてもよい。例えば（Ｂａ，Ｓｒ）ＴｉＯ3、Ｂｉ4Ｔｉ3Ｏ12、ＢａＢｉＮｂ2Ｏ9等々がある。また、組成の割合が変われば無数にある。
また、酸化物導電性膜の材料としては前述したＲｕＯ2、ＩｒＯ2以外にＳｒＲｕＯ3、ＲｈＯ2等でもよい。
【００７６】
また、金属膜の電極の材料として前述した白金（Ｐｔ）以外でも可能で、Ｔａ、Ｔｉを用いてもよいし、Ｐｔ／Ｔｉの合金を用いてもよい。
また、半導体膜に不純物原子を含んだ導体膜の材質はポリシリコン以外でも良いし、また、不純物原子は３価や５価の原子であれば他の原子も有力である。
さらに、不純物原子のドープ量を変えれば仕事関数が変わり、強誘電体コンデンサとしての分極電荷−印加電圧特性を電圧軸方向に平行移動させる移動量を変えることがで、かつ適正値に調整できる。 以上、強誘電体膜の特性に合う最適な特性と製造上の課題により、材質や構造を選択すればよい。
【図面の簡単な説明】
【００７７】
【図１】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の第一例を示す特性図である。
【図２】本発明の強誘電体メモリ装置に用いるメモリセルの第１の構成例を示す回路図である。
【図３】図２に示すメモリセルからデータを読み出す際の各部の信号あるいは変位を示すタイミングチャート図である。
【図４】本発明の強誘電体メモリ装置に用いるセンスアンプの回路図である。
【図５】本発明の強誘電体メモリ装置の全体の構成概要を示すブロック図である。
【図６】本発明の強誘電体メモリ装置に用いるメモリセルの第２の構成例を示す回路図である。
【図７】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の第２例を示す特性図である。
【図８】従来の強誘電体コンデンサの分極電荷−印加電圧特性の一例を示す特性図である。
【図９】従来の破壊読み出し強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の一例を示す特性図である。
【図１０】従来の非破壊読み出し強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の他の例を示す特性図である。
【図１１】従来の強誘電体メモリ装置に用いる強誘電体コンデンサの構造を示す断面図である。
【図１２】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第１例を示す断面図である。
【図１３】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第２例を示す断面図である。
【図１４】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第３例を示す断面図である。
【図１５】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第４例を示す断面図である。
【図１６】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第５例を示す断面図である。
【図１７】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第６例を示す断面図である。
【図１８】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第７例を示す断面図である。
【図１９】本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第８例を示す断面図である。
【符号の説明】
【００７８】
２１１、３１１Ａ、３１１Ｂ・・・強誘電体コンデンサ、２１２・・・ＭＯＳＦＥＴ、２１３、３１６・・・ワード線、２１４、３１７Ａ、３１７Ｂ・・・ビット線、２１５・・・プレート線、４２０・・・コンパレータ回路、４２１・・・入力信号端子、４２２・・・リファレンス電圧端子、４２３・・・出力端子、５３１・・・メモリセル群、５３２・・・ワード線選択回路、５３３・・・ビット線選択回路、５３４・・・センス回路、５３５・・・ライト回路、５３６・・・入出力回路、５３７・・・全体制御回路、１２４０、１３４０、１４４０、１５４０、１６４０、１７４０、１８４０、１９４０、２０４０・・・基板、１２４１、１３４１、１４４１、１５４１、１６４１、１７４１、１８４１、１９４１・・・強誘電体膜、１２４２、１２４３、１３４２、１４４３、１５４２、１５４３、１６４２、１６４３、１７４２、１７４３、１８４２、１８４３、１９４２、１９４３、２０４２、２０４３・・・金属電極、１３４４、１４４５・・・酸化物導電性膜、１５５３、１６５２、１７５２、１７５３、１８５３、１９５２、２０５２、２０５３・・・導体膜
【特許請求の範囲】
【請求項１】
第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。
【請求項２】
第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。
【請求項３】
請求項１または請求項２において、
前記第１の導電物質が酸化物導電性膜からなり、かつ前記第２の導電物質が金属膜からなることを特徴とする強誘電体メモリ装置。
【請求項４】
請求項１または請求項２において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が金属膜からなることを特徴とする強誘電体メモリ装置。
【請求項５】
請求項１または請求項２において、
前記第１の導電物質が金属膜からなり、かつ前記第２の導電物質が前記第１の導電物質の金属とは仕事関数が異なる金属膜からなることを特徴とする強誘電体メモリ装置。
【請求項６】
請求項１または請求項２において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が前記第１の導電物質が含む不純物原子と異なる原子価の半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。
【請求項７】
請求項４または請求項６において、
前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。
【請求項８】
第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。
【請求項９】
第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。
【請求項１０】
請求項８または請求項９において、
前記第１の導電物質もしくは前記第２の導電物質が、半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。
【請求項１１】
請求項１０において、
前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。
【請求項１２】
請求項８または請求項９において、
前記第１の導電物質、もしくは前記第２の導電物質が、酸化物導電性膜からなることを特徴とする強誘電体メモリ装置。
【請求項１３】
第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。
【請求項１４】
第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。
【請求項１５】
請求項１３または請求項１４において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。
【請求項１６】
請求項１５において、
前記半導体膜に不純物原子をドープして導電性となった導体膜は半導体膜としてポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。
【請求項１７】
請求項１３または請求項１４において、前記第１の導電物質が酸化物導電性膜からなることを特徴とする強誘電体メモリ装置。
【請求項１８】
請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサは、１トランジスタ・１キャパシタ型のメモリセルを構成することを特徴とする強誘電体メモリ装置。
【請求項１９】
請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサは、１キャパシタ型のメモリセルを構成することを特徴とする強誘電体メモリ装置。
【請求項２０】
請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサの強誘電体薄膜は、ＰＺＴ、ＰＺＴＮ、もしくはＳＢＴからなることを特徴とする強誘電体メモリ装置。
【請求項１】
第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。
【請求項２】
第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。
【請求項３】
請求項１または請求項２において、
前記第１の導電物質が酸化物導電性膜からなり、かつ前記第２の導電物質が金属膜からなることを特徴とする強誘電体メモリ装置。
【請求項４】
請求項１または請求項２において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が金属膜からなることを特徴とする強誘電体メモリ装置。
【請求項５】
請求項１または請求項２において、
前記第１の導電物質が金属膜からなり、かつ前記第２の導電物質が前記第１の導電物質の金属とは仕事関数が異なる金属膜からなることを特徴とする強誘電体メモリ装置。
【請求項６】
請求項１または請求項２において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が前記第１の導電物質が含む不純物原子と異なる原子価の半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。
【請求項７】
請求項４または請求項６において、
前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。
【請求項８】
第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。
【請求項９】
第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。
【請求項１０】
請求項８または請求項９において、
前記第１の導電物質もしくは前記第２の導電物質が、半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。
【請求項１１】
請求項１０において、
前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。
【請求項１２】
請求項８または請求項９において、
前記第１の導電物質、もしくは前記第２の導電物質が、酸化物導電性膜からなることを特徴とする強誘電体メモリ装置。
【請求項１３】
第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。
【請求項１４】
第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。
【請求項１５】
請求項１３または請求項１４において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。
【請求項１６】
請求項１５において、
前記半導体膜に不純物原子をドープして導電性となった導体膜は半導体膜としてポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。
【請求項１７】
請求項１３または請求項１４において、前記第１の導電物質が酸化物導電性膜からなることを特徴とする強誘電体メモリ装置。
【請求項１８】
請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサは、１トランジスタ・１キャパシタ型のメモリセルを構成することを特徴とする強誘電体メモリ装置。
【請求項１９】
請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサは、１キャパシタ型のメモリセルを構成することを特徴とする強誘電体メモリ装置。
【請求項２０】
請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサの強誘電体薄膜は、ＰＺＴ、ＰＺＴＮ、もしくはＳＢＴからなることを特徴とする強誘電体メモリ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００６−３２５２６（Ｐ２００６−３２５２６Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００４−２０７００８（Ｐ２００４−２０７００８）
【出願日】平成１６年７月１４日（２００４．７．１４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１６年７月１４日（２００４．７．１４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]