撮像装置
【課題】撮像装置において、簡素な構成で画素の感度を変更し、フリッカの発生を抑制する。
【解決手段】隣り合う複数の画素間で、増幅トランジスタMSF、リセットスイッチMRES、及び選択スイッチMSELを共用し、画素間引き読み出しモードのとき、容量CFDに加えて、間引かれる画素のフォトダイオードPD1、又はPD2を転送スイッチから転送された信号電荷を保持する容量として使用することにより、増幅トランジスタMSFに印加される電圧を低下させて、画素の感度を低くし、フリッカの発生を抑制する。
【解決手段】隣り合う複数の画素間で、増幅トランジスタMSF、リセットスイッチMRES、及び選択スイッチMSELを共用し、画素間引き読み出しモードのとき、容量CFDに加えて、間引かれる画素のフォトダイオードPD1、又はPD2を転送スイッチから転送された信号電荷を保持する容量として使用することにより、増幅トランジスタMSFに印加される電圧を低下させて、画素の感度を低くし、フリッカの発生を抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関するものである。
【背景技術】
【０００２】
従来から、撮像装置においては、特にその信号読み出し方法について、種々の検討がなされている。例えば、特開２０００−１６５７５４号公報においては、ダイナミックレンジの拡大を目的とした信号読み出し方法が示されている。図１、２は、それぞれ、同公報の図１２及び１３に掲げられた第４実施例の画素回路の構成と、動作を示すタイミングチャートである。上述したとおり、この発明の目的と効果は、フリッカ発生を抑止することではなく、ダイナミックレンジの拡大としているが、蛍光灯照明下におけるフリッカ発生の抑止にも応用できるため、従来の例として紹介する。
【０００３】
図１に示すように、CMOS画像センサの画素回路において、一つの画素について、第１の転送スイッチMTX1と第２の転送スイッチMTX2の、二つの転送スイッチを設けて、第１の転送スイッチMTX1と第２の転送スイッチMTX2との間に容量CFD1、転送スイッチMTX2と増幅トランジスタMSFとの間に容量CFD2を、それぞれ設けている。図２に示すように、信号φTX2の制御により、増幅トランジスタMSFのゲートに付く容量が、容量CFD1と容量CFD2とを並列につなげたものか、容量CFD2単独にしたものかに、切り替えられるようにしている。
【０００４】
フォトダイオードPDに蓄積された光生成キャリアは、第２の転送スイッチMTX2のゲート電圧ΦTX2がハイレベルの状態で、第１の転送スイッチMTX1のゲート電圧ΦTX1がハイレベルになるため、容量CFD1と容量CFD2に分配されて転送される。その後、第１の転送スイッチMTX1のゲート電圧ΦTX1をローレベルにして、容量CFD1と容量CFD2に溜まった光生成キャリアによる信号を読み出す。このとき、増幅トランジスタMSFのゲートにかかる電圧VFD2は、光生成キャリアの電荷量をQPD、容量CFD1と容量CFD2の容量値をそれぞれ、CFD1とCFD2とすると、
VFD2=QPD/(CFD1+CFD2)
となる。
【０００５】
次に、何らかの手法で、容量CFD1に溜まっていた電荷を容量CFD2に転送した後、第２の転送スイッチMTX2のゲート電圧ΦTX2をローレベルにして、容量CFD2に溜まった光生成キャリアによる信号を読み出す。このとき、増幅トランジスタMSFのゲートにかかる電圧VFD2’は、
VFD2’=QPD/CFD2
となる。
【０００６】
ここで、VFD2とVFD2’を比べると、分母のCFD1分だけVFD2が低い。すなわち、感度が低くなる。
【０００７】
交流商用電源の周期の半分以上の蓄積時間で動作できない、フリッカの発生する輝度領域においては、蓄積時間を電源の周期の半分以上に延ばしてフリッカの発生を抑止するために、画素の感度を低くする。すなわち、電荷が容量CFD1と容量CFD2に分配されて溜っている状態での増幅トランジスタMSFのゲートにかかる電圧VFD2による信号を用いる。以上のように、画素回路の感度を低くすることにより、フリッカの発生を抑止できる。
【０００８】
一方、電源の周期の半分以上の蓄積時間で動作できる、フリッカの発生しない輝度領域では、画素の感度を高くするため、容量CFD2だけに電荷を溜めた状態での増幅トランジスタMSFのゲートにかかる電圧VFD2’による信号を用いる。このように、輝度により用いる信号を切り替えることで、フリッカの発生を抑制できる。
【０００９】
また、特許文献２には、トランジスタの制御により、高速・高感度の動画撮影モードと、広ダイナミックレンジ・低ノイズの静止画撮影モードを切り替えて、１つの撮像素子で動画と静止画の撮影を行えるようにした撮像装置が示されている。また、特許文献３には、アドレス制御型撮像素子において、電荷生成部と信号生成部との間に読み出し選択用トランジスタとＦＤを設けることにより、ダイナミックレンジの拡大を図った撮像装置が示されている。また、特許文献４には、画素データ読み出し部を２つ構成し、電荷量によってスイッチする撮像装置が示されている。また、特許文献５には、２画素の電荷を加算することにより、ノイズの低減を図った撮像装置が示されている。
【特許文献１】特開２０００−１６５７５４号公報
【特許文献２】特開２００３−１３４３９６号公報
【特許文献３】特開２００４−２８２５５２号公報
【特許文献４】特開２００５−１１７１０１号公報
【特許文献５】特許第３６３６２９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記特許文献１の撮像装置には、１つの画素内に２つの容量CFD1、CFD2と２つの転送スイッチMTX1、MTX2を設けなければならず、回路構成が複雑となり撮像装置の製造コストの高騰を招来するという問題点がある。
【００１１】
本発明は上記のような問題点を解決するためになされたもので、特別な構成要素を設けることなく、安価かつ簡素な構成で画素の感度を変更し得るようにして、フリッカの発生を抑制する撮像装置を得ることを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために請求項１の発明は、光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する複数の画素と、転送手段から転送された信号電荷を保持する容量手段と、容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用し、被写体輝度が、光電変換部の電荷蓄積時間が商用電源の周期の１／２以下となるような、所定の閾値以上であるか否かを判定する輝度判定手段をさらに備え、画素間引き読み出しモードは、輝度判定手段によって被写体輝度が閾値未満であると判定されたとき、通常の感度で画素回路を駆動する通常輝度モードと、被写体輝度が閾値以上であると判定されたとき、通常の感度よりも低い感度で画素回路を駆動する高輝度モードを有し、高輝度モードのとき、間引かれる画素の転送手段をオンしながら、リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出し、容量手段に加えて、間引かれる画素の光電変換部を転送手段から転送された信号電荷を保持する容量として使用することにより、増幅手段のゲート電圧を低下させて、画素の感度を低くし、簡素な構成でフリッカの発生を抑制し得るようにしたものである。
【００１３】
請求項２の発明は、光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する複数の画素と、転送手段から転送された信号電荷を保持する容量手段と、容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用し、画素間引き読み出しモードのとき、容量手段に加えて、間引かれる画素の光電変換部を転送手段から転送された信号電荷を保持する容量として使用することにより、増幅手段に印加される電圧を低下させて、画素の感度を低くし、簡素な構成でフリッカの発生を抑制し得るようにしたものである。
【００１４】
請求項３の発明は、請求項２に記載の撮像装置において、間引かれる画素の転送手段をオンしながら、リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出すものである。
【発明の効果】
【００１５】
請求項１の発明によれば、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用するので、撮像装置の構成を簡素化することができ、その製造コストの低減を図ることができる。また、上記特許文献１の撮像装置とは異なり、１つの画素内に２つの容量と２つの転送スイッチを設ける必要がないので、やはり、撮像装置の構成を簡素化することができ、その製造コストの低減を図ることができる。また、高輝度モードのとき、容量手段に加えて、間引かれる画素の光電変換部を転送手段から転送された信号電荷を保持する容量として使用するので、増幅手段のゲート電圧を低下させて、画素の感度を低くすることができ、フリッカの発生を抑制できるようになる。さらにこの高輝度モードのとき、間引かれる画素の転送手段をオンしながら、リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出す。従って、新たな構成を追加することなく、被写体の輝度に合わせて画素の感度を低くすることができ、簡素な構成でフリッカの発生を抑制できるようになる。
【００１６】
請求項２の発明によれば、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用するので、撮像装置の構成を簡素化することができ、その製造コストの低減を図ることができる。また、上記特許文献１の撮像装置とは異なり、１つの画素内に２つの容量と２つの転送スイッチを設ける必要がないので、やはり、撮像装置の構成を簡素化することができ、その製造コストの低減を図ることができる。また、高輝度モードのとき、容量手段に加えて、間引かれる画素の光電変換部を転送手段から転送された信号電荷を保持する容量として使用するので、増幅手段のゲート電圧を低下させて、画素の感度を低くすることができ、簡素な構成でフリッカの発生を抑制できるようになる。
【００１７】
請求項３の発明によれば、高輝度モードのとき、間引かれる画素の転送手段をオンしながら、リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出す。従って、新たな構成を追加することなく、被写体の輝度に合わせて画素の感度を低くすることができ、簡素な構成でフリッカの発生を抑制できるようになる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
以下、本発明を実施するための第１の実施形態による撮像装置について図面を参照して説明する。図３は、撮像装置１００の概略構成を示している。撮像装置１００は、画像を撮像して対応する電気信号として出力する撮像部１０と、撮像部１０から出力された信号を処理する信号処理部２０と、信号処理部２０から出力された信号を記憶する記憶部３０と、各部の制御を司る制御部４０等によって構成されている。撮像部１０は、多数の画素回路１１を有している。
【００１９】
通常、画素回路においては、後述するフォトダイオード、転送スイッチ、容量、増幅トランジスタ、リセットスイッチ、選択スイッチ等の各種部品が画素ごとに設けられている。このような構成では、１つの画素に多くの部品を実装しなければならず画素回路の小型化を図るのが困難となる。そこで、本発明においては、隣り合う２つの画素間でフォトダイオード、転送スイッチ以外を共用し、画素サイズの小型化を図っている。
【００２０】
図４は、このような、隣り合う２つの画素間でフォトダイオード、転送スイッチ以外を共用した画素回路１１の構成を示した模式図である。同図では、多数の画素の中から２つの画素を示している。画素回路１１は、画素１、２ごとに、光を電気信号に変換するフォトダイオード（光電変換部）PD1、PD2、フォトダイオードPD1、PD2から出力された信号電荷を転送する転送スイッチ（転送手段）MTX1、MTX2を有し、転送スイッチMTX1、MTX2から転送された信号電荷を保持するフローティングデフュージョンとしての容量（容量手段）CFD、容量CFDに保持された信号電荷に対応する信号を増幅して出力する増幅トランジスタ（信号増幅手段）MSF、容量CFDに保持される信号電荷をリセットするリセットスイッチ（リセット手段）MRES、及び信号の読み出し対象となる画素を選択するための選択スイッチ（画素選択手段）MSELを共用している。また、画素回路１１は、画素１と画素２の信号を順次読み出す全画素読み出しモードと、画素１又は画素２のうちいずれか一方のみの信号を読み出し、他方の信号は読み出さない画素間引きモードを有している。
【００２１】
図５乃至図７は、図４に示した画素回路１１の動作を示すタイミングチャートである。全画素読み出しモードでは、図５に示すタイミングチャートに従い、画素１と画素２の信号を順次読み出す。そのため、全画素読み出しモードでは、フリッカ発生の抑生はできない。しかしながら、画素回路１１のデジタルスチルカメラなどへの応用を考えた場合、通常、全画素読み出しを用いる静止画撮像の場合は、読み出しに時間がかかるため、外部の機械式シャッターなどと併用するのが一般的である。従って、この場合、蓄積時間は外部シャッターで制御されるため、フリッカ発生は問題にならない。
【００２２】
画素を飛び飛びに読み出す画素間引き読み出しモードにおけるフリッカ発生の抑制方法を、以下に説明する。このモードでは、画素を飛び飛びに読み出すので、画素１のみの信号を使い、画素２の信号は使わない。そして、この画素間引き読み出しモードは、被写体輝度に応じて通常輝度モードと高輝度モードを有し、制御部４０は、いずれかのモードに択一的に切り替えて画素回路１１を駆動する。
【００２３】
通常輝度モード又は高輝度モードのうちいずれのモードで画素回路１１を駆動するかは、信号処理部（輝度判定部）２０において被写体輝度が所定の閾値以上であるか否かを判断することにより決定される。この被写体輝度の判定は、撮像部内部に別途設けられた論理回路で行うようにしてもよい。ここで、上記所定の閾値とは、例えば、フォトダイオードPD1、PD2の電荷蓄積時間が商用電源周期の１／２（蛍光灯照明装置の点灯周期）以下となるような値である。画素回路１１は、通常輝度モードのとき通常の感度設定で駆動され、高輝度モードのとき低い感度設定で駆動される。
【００２４】
まず、通常輝度モード、すなわち画素の感度を下げない場合の駆動方法を説明する。図６に記載の通常輝度モードのタイミングチャートで駆動すると、読み出し時に転送スイッチMTX2のゲート電圧ΦTX2がローレベルのままなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDだけに転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧VFD’は、フォトダイオードPD1に蓄積された光生成キャリアの電荷量をQPD1、容量CFDの容量値をCFDとすると
VFD’=QPD1/CFD
となり、感度は高いままになる。なお、画素間引き読み出しのため、画素２の信号は読み出さない。
【００２５】
一方、高輝度モード、すなわち電源の周期の半分以上の蓄積時間で動作できない、フリッカの発生する輝度の高い領域においては、画素回路１１を図７に記載のタイミングチャートで駆動して、画素回路１１の感度を低くする。すなわち、間引かれる画素2の転送スイッチMTX2をオンしながら、リセットスイッチMRES及び選択スイッチMSELを順次オンオフさせることにより、信号を読み出す画素1のリセットレベルを読み出す。さらに間引かれる画素2の転送スイッチMTX2のオン状態を維持しながら、信号を読み出す画素1の転送スイッチMTX1及び選択スイッチMSELを順次オンオフさせることにより、画素1の信号レベルを読み出す。読み出し時に転送スイッチMTX2のゲート電圧ΦTX2がハイレベルなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDとフォトダイオードPD2に分配されて転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧VFDは、フォトダイオードPD2の容量値をCPD2とすると、
VFD=QPD1/(CFD+CPD2)
となり、蓄積時間を短くすることなくVFDをVFD’と同等に抑えることができる。従って、画素回路１１の感度が小さくなり、フリッカ発生を抑止できる。
【００２６】
なお、本実施例では、画素1の信号読み出し方法を説明したが、読み出し時の転送スイッチMTX1のゲート電圧φTX1と、転送スイッチMTX2のゲート電圧φTX2とを入れ替えることで、画素２の信号読み出しが行えることは、いうまでもない。
【００２７】
図８及び図９は、図４に示した画素回路１１における、カラーフィルタがベイヤ配列(モザイク配列)の場合の、読み出す画素の位置を示す。ここで、R、Bは、それぞれ、赤色、青色のカラーフィルタの位置を示し、GR、GBは、それぞれ、赤色のフィルタがある行の緑色、青色のフィルタがある行の緑色のカラーフィルタの位置を示す。
【００２８】
図８は、行方向に隣り合う２画素（RとGR、GBとB）が、フォトダイオードとスイッチ以外を共用している場合における、読み出す画素の位置を示す。この場合、4×4画素の内2×2画素を読み出しており、行方向、列方向、それぞれ、1/2ずつに画素を間引いている。この読み出し位置により、R、GR、GB、Bのすべての色を読み出せる。
【００２９】
図９は、列方向に隣り合う２画素（RとGB、GRとB）が、フォトダイオードとスイッチ以外を共用している場合における、読み出す画素の位置を示す。この場合も、図８と同じく、4×4画素の内2×2画素を読み出しており、行方向、列方向、それぞれ、1/2ずつに画素を間引いており、R、GR、GB、Bのすべての色を読み出せる。
【００３０】
なお、図８及び図９では、カラーフィルタの色の並びが、一行目がR、GR、・・・、二行目がGB、B、・・・の例を示しているが、それ以外の並びでも同様の効果を奏する。また、8×8画素で構成されるブロックにおいて、相対的に読み出す位置が同じで、読み出す条件が同じであれば、画素を読み出す順番を変えても同様の効果を奏する。例えば、図８において、一行目がR、GR、・・・、二行目がGB、B、・・・の順に読み出す例を示しているが、一行目がGR、R、・・・、二行目がB、GB、・・・の順に読み出しても同様の効果を奏する。
【００３１】
(第２の実施形態)
次に、本発明の第２の実施形態について、説明する。図１０は、画素サイズを小さくするために、隣り合う４画素間でフォトダイオードPD1、PD2、PD3、PD4と転送スイッチMTX1、MTX2、MTX3、MTX4以外を共用した画素回路の構成を示した模式図である。図１１乃至図１５は、図１０に示した画素回路１１の動作を示すタイミングチャートである。この画素回路１１の構成において、全画素読み出しモードでは、図１１に示すタイミングチャートに従い、画素１から画素４までの信号を順次読み出す。
【００３２】
次に、画素を飛び飛びに読み出す画素間引き読み出しモードでの、フリッカ発生の抑制方法を以下に説明する。このモードでは、画素１のみの信号を使い、画素２〜４の信号は使わない。そして、被写体輝度に応じて通常輝度モード又は高輝度モードのうちいずれかのモードを択一的に切り替えて画素回路１１を駆動する点に関しては、上記第１の実施形態と同様であり、高輝度モードの場合、画素２〜４のフォトダイオードPD2〜4のうち、どれかひとつ、あるいは複数を組み合わせて、上記特許文献１の容量CFD1と同等の働きをさせることで、フリッカ補正を行う。
【００３３】
まず、通常輝度モード、すなわち画素の感度を下げない場合の駆動方法を説明する。図１２の通常輝度モードのタイミングチャートで駆動すると、読み出し時に転送スイッチMTX2〜4のゲート電圧ΦTX2〜4がローレベルのままなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDだけに転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧VFD’は、フォトダイオードPD1に蓄積された光生成キャリアの電荷量をQPD1、容量CFDの容量値をCFDとすると
VFD’=QPD1/CFD
となり、感度は高いままになる。なお、画素間引き読み出しのため、画素２〜４の信号は読み出さない。
【００３４】
一方、高輝度モード、すなわち電源の周期の半分以上の蓄積時間で動作できない、フリッカの発生する輝度の高い領域においては、画素回路の感度を低くする。例えば、図１３の高輝度モードのタイミングチャートで駆動する。すなわち、間引かれる画素2〜4の転送スイッチMTX2〜4をオンしながら、リセットスイッチMRES及び選択スイッチMSELを順次オンオフさせることにより、信号を読み出す画素1のリセットレベルを読み出す。さらに間引かれる画素2〜4の転送スイッチMTX2〜4のオン状態を維持しながら、信号を読み出す画素1の転送スイッチMTX1及び選択スイッチMSELを順次オンオフさせることにより、画素1の信号レベルを読み出す。読み出し時に転送スイッチMTX2〜4のゲート電圧ΦTX2〜4がハイレベルなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDとフォトダイオードPD2〜4に分配されて転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧VFDは、フォトダイオードPD2〜4の容量値を、それぞれ、CPD2、CPD3、CPD4とすると、
VFD=QPD1/(CFD+CPD2+CPD3+CPD4)
となり、感度が小さくなり、フリッカ発生を抑止できる。
【００３５】
図１０の構成では、容量として使えるフォトダイオードが３個あるため、図１３に示すように、容量としてPD2とPD3とPD4の３個を使った場合に限られることなく、例えば、図１４に示すように、容量としてPD2とPD3の２個を使った場合、あるいは、図１５に示すように、容量としてPD2の１個を使った場合でも動作でき、輝度に応じて、容量として使用するフォトダイオードの個数を変化させることで、より細やかな画素の感度変更を行うことができる。
【００３６】
なお、本実施形態では、画素１の信号読み出し方法を説明したが、読み出し時の転送スイッチMTX1のゲート電圧φTX1と、他の画素の転送スイッチMTX2〜4のゲート電圧φTX2〜4の内のひとつとを入れ替えることで、画素２〜４の信号読み出しが行えることは、いうまでもない。
【００３７】
図１６乃至図１８に第２の実施形態による固体撮像素子の信号読み出し方法における、カラーフィルタがベイヤ配列の場合の、読み出す画素の位置を示す。R、B、GR、GBの定義は、図８等と同じである。
【００３８】
図１６は、同一行において、同じカラーフィルタの色の画素を読み出す場合の画素の位置を示す。同図では8×8画素しか示していないが、実際は、16×16画素を一周期のブロックの単位とし、図の8×8画素以外の領域は読み飛ばす。従って、16×16画素の内、行方向、列方向、それぞれ4画素ずつ画素を読み出しており、行方向、列方向、それぞれ、1/4ずつに画素を間引いている。この読み出し位置により、R、GR、GB、Bのすべての色を読み出せる。この読み出し画素位置の場合、色の出力される順序が全画素読み出しの場合と異なるため、これに対応したカラー信号処理が別に必要となるが、8行中4行しか読み出さないため、読み出しが早くなるという効果がある。
【００３９】
図１７は、同一列において、同じカラーフィルタの色の画素を読み出す場合の画素の位置を示す。16×16画素のブロックの内、図の8×8画素以外の領域は読み飛ばすのは図１６と同様である。この読み出し画素位置の場合、色の出力される順序が全画素読み出しの場合と同じであるため、カラー信号処理が共用できる効果がある。
【００４０】
図１８は、同一行、同一列で、同じカラーフィルタの色の画素を読み出す場合の画素の位置を示す。図１６、１７では、16×16画素の単位ブロックの内、8×8画素のブロックからしか画素を読み出していないため、それ以外のブロックの情報が欠落して空間的に分解能の劣った画像しか得られないが、図１８の読み出し画素位置では、万遍なく画素を読み出しているため、分解能が比較的高い画像が得られる効果がある。
【００４１】
なお、図１６乃至図１８では、カラーフィルタの色の並びが、一行目がR、GR、・・・、二行目がGB、B、・・・の例を示しているが、それ以外の並びでも同様の効果を奏する。また、16×16画素のブロックにおいて相対的に読み出す位置が同じで、読み出す条件が同じであれば、画素を読み出す順序を変えても、同様の効果を奏する。
【００４２】
(第３の実施形態)
本発明の第３の実施形態を、図１９を用いて説明する。画素回路の構成は第２の実施形態と同じであるが、本実施形態ではその駆動方法が異なる。全画素読み出しモードと、画素間引き読み出しモードのうち通常輝度モードの動作タイミングは、それぞれ図１１、１２と同じである。
【００４３】
図１９は、画素間引き読み出しモードのうち高輝度モードにおける画素回路の動作を示すタイミングチャートである。同図に示すタイミングチャートで駆動すると、容量としてPD3とPD4の２個のフォトダイオードが使用され、画素１と画素２が順次読み出される。この場合、２画素読み出すのに４画素のブロックを一回走査するだけでよいので、読み出しが高速になる効果がある。本実施形態では、画素１、２の組み合わせでの信号読み出し方法を説明したが、例えば画素１、３の組み合わせなど、他の画素の組み合わせでの信号読み出しでもよい。
【００４４】
次に、カラーフィルタがベイヤ配列の場合の、読み出す画素の位置を図２０に示す。R、B、GR、GBの定義は、図７等と同じである。図２０では、8×8画素のブロックの内、フォトダイオードと転送スイッチ以外を共有している2×2画素の4画素で構成されている行を一行だけ読み出している。そのため、全画素読み出しに比較して、行方向の読み出し時間を1/4に短縮できる効果がある。
【００４５】
以上のように、上記第１乃至第３の実施形態の撮像装置１００によれば、隣り合う複数の画素間で、増幅トランジスタMSF、リセットスイッチMRES、及び選択スイッチMSELを共用するので、撮像装置１００の構成を簡素化することができ、その製造コストの低減を図ることができる。また、上記特許文献１の撮像装置とは異なり、１つの画素内に２つの容量と２つの転送スイッチを設ける必要がないので、やはり、構成が簡素となり、製造コストの低減を図ることができる。また、高輝度モードのとき、容量CFDに加えて、間引かれる画素のフォトダイオードを転送スイッチから転送された信号電荷を保持する容量として使用するので、増幅トランジスタMSFのゲート電圧を低下させて、画素の感度を低くすることができ、フリッカの発生を抑制できるようになる。さらにこの高輝度モードのとき、間引かれる画素の転送スイッチをオンしながら、リセットスイッチMRES及び選択スイッチMSELを順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送スイッチのオン状態を維持しながら、信号を読み出す画素の転送スイッチ及び選択スイッチMSELを順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出す。従って、新たな構成を追加することなく、画素回路１１の駆動方法を変更するだけで被写体の輝度に合わせて画素の感度を低くすることができ、簡素な構成でフリッカの発生を抑制できるようになる。
【００４６】
なお、本発明は上記実施形態の構成に限られることなく、少なくとも隣り合う複数の画素間で、増幅トランジスタMSF、リセットスイッチMRES、及び選択スイッチMSELを共用すると共に、容量CFDに加えて、間引かれる画素のフォトダイオードを転送スイッチから転送された信号電荷を保持する容量として使用する構成であればよい。
【図面の簡単な説明】
【００４７】
【図１】従来の撮像装置に適用される画素回路の構成を示す図。
【図２】同画素回路の動作を示すタイミングチャート。
【図３】本発明の一実施形態による撮像装置の概略構成を示すブロック図。
【図４】本発明の第１の実施形態の撮像装置に適用される画素回路の構成を示す図。
【図５】全画素読み出しモードにおける同画素回路の動作を示すタイミングチャート。
【図６】通常輝度モードにおける同画素回路の動作を示すタイミングチャート。
【図７】高輝度モードにおける同画素回路の動作を示すタイミングチャート。
【図８】ベイヤ配列のカラーフィルタにおいて、RとGR、GBとBの画素が容量CFD等を共用している場合の信号を読み出す画素の位置を示す図。
【図９】ベイヤ配列のカラーフィルタにおいて、RとGB、GRとBの画素が容量CFD等を共用している場合の信号を読み出す画素の位置を示す図。
【図１０】本発明の第２の実施形態の撮像装置に適用される画素回路の構成を示す図。
【図１１】全画素読み出しモードにおける同画素回路の動作を示すタイミングチャート。
【図１２】通常輝度モードにおける同画素回路の動作を示すタイミングチャート。
【図１３】高輝度モードにおいて、画素1を読み出し、画素2〜4を容量として使用した場合の同画素回路の動作を示すタイミングチャート。
【図１４】高輝度モードにおいて、画素1を読み出し、画素2〜3を容量として使用した場合の同画素回路の動作を示すタイミングチャート。
【図１５】高輝度モードにおいて、画素1を読み出し、画素2を容量として使用した場合の同画素回路の動作を示すタイミングチャート。
【図１６】ベイヤ配列のカラーフィルタにおいて、４画素のうち１画素（同一行で同じ色の画素）を読む場合の信号を読み出す画素の位置を示す図。
【図１７】ベイヤ配列のカラーフィルタにおいて、４画素のうち１画素（同一列で同じ色の画素）を読む場合の信号を読み出す画素の位置を示す図。
【図１８】ベイヤ配列のカラーフィルタにおいて、４画素のうち１画素（同一行及び同一列で同じ色の画素）を読む場合の信号を読み出す画素の位置を示す図。
【図１９】本発明の第２の実施形態の撮像装置に適用される画素回路において、高輝度モードのとき、画素1、2を読み出し、画素3、4を容量として使用した場合の同画素回路の動作を示すタイミングチャート。
【図２０】ベイヤ配列のカラーフィルタにおいて、４画素のうち２画素を読む場合の信号を読み出す画素の位置を示す図。
【符号の説明】
【００４８】
１ 画素
２ 画素
１１ 画素回路
２０ 信号処理部（輝度判定手段）
１００ 撮像装置
PD1、PD2 フォトダイオード（光電変換部）
MTX1、MTX2 転送スイッチ（転送手段）
CFD 容量（容量手段）
MSF 増幅トランジスタ（信号増幅手段）
MRES リセットスイッチ（リセット手段）
MSEL 選択スイッチ（画素選択手段）
【技術分野】
【０００１】
本発明は、撮像装置に関するものである。
【背景技術】
【０００２】
従来から、撮像装置においては、特にその信号読み出し方法について、種々の検討がなされている。例えば、特開２０００−１６５７５４号公報においては、ダイナミックレンジの拡大を目的とした信号読み出し方法が示されている。図１、２は、それぞれ、同公報の図１２及び１３に掲げられた第４実施例の画素回路の構成と、動作を示すタイミングチャートである。上述したとおり、この発明の目的と効果は、フリッカ発生を抑止することではなく、ダイナミックレンジの拡大としているが、蛍光灯照明下におけるフリッカ発生の抑止にも応用できるため、従来の例として紹介する。
【０００３】
図１に示すように、CMOS画像センサの画素回路において、一つの画素について、第１の転送スイッチMTX1と第２の転送スイッチMTX2の、二つの転送スイッチを設けて、第１の転送スイッチMTX1と第２の転送スイッチMTX2との間に容量CFD1、転送スイッチMTX2と増幅トランジスタMSFとの間に容量CFD2を、それぞれ設けている。図２に示すように、信号φTX2の制御により、増幅トランジスタMSFのゲートに付く容量が、容量CFD1と容量CFD2とを並列につなげたものか、容量CFD2単独にしたものかに、切り替えられるようにしている。
【０００４】
フォトダイオードPDに蓄積された光生成キャリアは、第２の転送スイッチMTX2のゲート電圧ΦTX2がハイレベルの状態で、第１の転送スイッチMTX1のゲート電圧ΦTX1がハイレベルになるため、容量CFD1と容量CFD2に分配されて転送される。その後、第１の転送スイッチMTX1のゲート電圧ΦTX1をローレベルにして、容量CFD1と容量CFD2に溜まった光生成キャリアによる信号を読み出す。このとき、増幅トランジスタMSFのゲートにかかる電圧VFD2は、光生成キャリアの電荷量をQPD、容量CFD1と容量CFD2の容量値をそれぞれ、CFD1とCFD2とすると、
VFD2=QPD/(CFD1+CFD2)
となる。
【０００５】
次に、何らかの手法で、容量CFD1に溜まっていた電荷を容量CFD2に転送した後、第２の転送スイッチMTX2のゲート電圧ΦTX2をローレベルにして、容量CFD2に溜まった光生成キャリアによる信号を読み出す。このとき、増幅トランジスタMSFのゲートにかかる電圧VFD2’は、
VFD2’=QPD/CFD2
となる。
【０００６】
ここで、VFD2とVFD2’を比べると、分母のCFD1分だけVFD2が低い。すなわち、感度が低くなる。
【０００７】
交流商用電源の周期の半分以上の蓄積時間で動作できない、フリッカの発生する輝度領域においては、蓄積時間を電源の周期の半分以上に延ばしてフリッカの発生を抑止するために、画素の感度を低くする。すなわち、電荷が容量CFD1と容量CFD2に分配されて溜っている状態での増幅トランジスタMSFのゲートにかかる電圧VFD2による信号を用いる。以上のように、画素回路の感度を低くすることにより、フリッカの発生を抑止できる。
【０００８】
一方、電源の周期の半分以上の蓄積時間で動作できる、フリッカの発生しない輝度領域では、画素の感度を高くするため、容量CFD2だけに電荷を溜めた状態での増幅トランジスタMSFのゲートにかかる電圧VFD2’による信号を用いる。このように、輝度により用いる信号を切り替えることで、フリッカの発生を抑制できる。
【０００９】
また、特許文献２には、トランジスタの制御により、高速・高感度の動画撮影モードと、広ダイナミックレンジ・低ノイズの静止画撮影モードを切り替えて、１つの撮像素子で動画と静止画の撮影を行えるようにした撮像装置が示されている。また、特許文献３には、アドレス制御型撮像素子において、電荷生成部と信号生成部との間に読み出し選択用トランジスタとＦＤを設けることにより、ダイナミックレンジの拡大を図った撮像装置が示されている。また、特許文献４には、画素データ読み出し部を２つ構成し、電荷量によってスイッチする撮像装置が示されている。また、特許文献５には、２画素の電荷を加算することにより、ノイズの低減を図った撮像装置が示されている。
【特許文献１】特開２０００−１６５７５４号公報
【特許文献２】特開２００３−１３４３９６号公報
【特許文献３】特開２００４−２８２５５２号公報
【特許文献４】特開２００５−１１７１０１号公報
【特許文献５】特許第３６３６２９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記特許文献１の撮像装置には、１つの画素内に２つの容量CFD1、CFD2と２つの転送スイッチMTX1、MTX2を設けなければならず、回路構成が複雑となり撮像装置の製造コストの高騰を招来するという問題点がある。
【００１１】
本発明は上記のような問題点を解決するためになされたもので、特別な構成要素を設けることなく、安価かつ簡素な構成で画素の感度を変更し得るようにして、フリッカの発生を抑制する撮像装置を得ることを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために請求項１の発明は、光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する複数の画素と、転送手段から転送された信号電荷を保持する容量手段と、容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用し、被写体輝度が、光電変換部の電荷蓄積時間が商用電源の周期の１／２以下となるような、所定の閾値以上であるか否かを判定する輝度判定手段をさらに備え、画素間引き読み出しモードは、輝度判定手段によって被写体輝度が閾値未満であると判定されたとき、通常の感度で画素回路を駆動する通常輝度モードと、被写体輝度が閾値以上であると判定されたとき、通常の感度よりも低い感度で画素回路を駆動する高輝度モードを有し、高輝度モードのとき、間引かれる画素の転送手段をオンしながら、リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出し、容量手段に加えて、間引かれる画素の光電変換部を転送手段から転送された信号電荷を保持する容量として使用することにより、増幅手段のゲート電圧を低下させて、画素の感度を低くし、簡素な構成でフリッカの発生を抑制し得るようにしたものである。
【００１３】
請求項２の発明は、光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する複数の画素と、転送手段から転送された信号電荷を保持する容量手段と、容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用し、画素間引き読み出しモードのとき、容量手段に加えて、間引かれる画素の光電変換部を転送手段から転送された信号電荷を保持する容量として使用することにより、増幅手段に印加される電圧を低下させて、画素の感度を低くし、簡素な構成でフリッカの発生を抑制し得るようにしたものである。
【００１４】
請求項３の発明は、請求項２に記載の撮像装置において、間引かれる画素の転送手段をオンしながら、リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出すものである。
【発明の効果】
【００１５】
請求項１の発明によれば、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用するので、撮像装置の構成を簡素化することができ、その製造コストの低減を図ることができる。また、上記特許文献１の撮像装置とは異なり、１つの画素内に２つの容量と２つの転送スイッチを設ける必要がないので、やはり、撮像装置の構成を簡素化することができ、その製造コストの低減を図ることができる。また、高輝度モードのとき、容量手段に加えて、間引かれる画素の光電変換部を転送手段から転送された信号電荷を保持する容量として使用するので、増幅手段のゲート電圧を低下させて、画素の感度を低くすることができ、フリッカの発生を抑制できるようになる。さらにこの高輝度モードのとき、間引かれる画素の転送手段をオンしながら、リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出す。従って、新たな構成を追加することなく、被写体の輝度に合わせて画素の感度を低くすることができ、簡素な構成でフリッカの発生を抑制できるようになる。
【００１６】
請求項２の発明によれば、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用するので、撮像装置の構成を簡素化することができ、その製造コストの低減を図ることができる。また、上記特許文献１の撮像装置とは異なり、１つの画素内に２つの容量と２つの転送スイッチを設ける必要がないので、やはり、撮像装置の構成を簡素化することができ、その製造コストの低減を図ることができる。また、高輝度モードのとき、容量手段に加えて、間引かれる画素の光電変換部を転送手段から転送された信号電荷を保持する容量として使用するので、増幅手段のゲート電圧を低下させて、画素の感度を低くすることができ、簡素な構成でフリッカの発生を抑制できるようになる。
【００１７】
請求項３の発明によれば、高輝度モードのとき、間引かれる画素の転送手段をオンしながら、リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出す。従って、新たな構成を追加することなく、被写体の輝度に合わせて画素の感度を低くすることができ、簡素な構成でフリッカの発生を抑制できるようになる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
以下、本発明を実施するための第１の実施形態による撮像装置について図面を参照して説明する。図３は、撮像装置１００の概略構成を示している。撮像装置１００は、画像を撮像して対応する電気信号として出力する撮像部１０と、撮像部１０から出力された信号を処理する信号処理部２０と、信号処理部２０から出力された信号を記憶する記憶部３０と、各部の制御を司る制御部４０等によって構成されている。撮像部１０は、多数の画素回路１１を有している。
【００１９】
通常、画素回路においては、後述するフォトダイオード、転送スイッチ、容量、増幅トランジスタ、リセットスイッチ、選択スイッチ等の各種部品が画素ごとに設けられている。このような構成では、１つの画素に多くの部品を実装しなければならず画素回路の小型化を図るのが困難となる。そこで、本発明においては、隣り合う２つの画素間でフォトダイオード、転送スイッチ以外を共用し、画素サイズの小型化を図っている。
【００２０】
図４は、このような、隣り合う２つの画素間でフォトダイオード、転送スイッチ以外を共用した画素回路１１の構成を示した模式図である。同図では、多数の画素の中から２つの画素を示している。画素回路１１は、画素１、２ごとに、光を電気信号に変換するフォトダイオード（光電変換部）PD1、PD2、フォトダイオードPD1、PD2から出力された信号電荷を転送する転送スイッチ（転送手段）MTX1、MTX2を有し、転送スイッチMTX1、MTX2から転送された信号電荷を保持するフローティングデフュージョンとしての容量（容量手段）CFD、容量CFDに保持された信号電荷に対応する信号を増幅して出力する増幅トランジスタ（信号増幅手段）MSF、容量CFDに保持される信号電荷をリセットするリセットスイッチ（リセット手段）MRES、及び信号の読み出し対象となる画素を選択するための選択スイッチ（画素選択手段）MSELを共用している。また、画素回路１１は、画素１と画素２の信号を順次読み出す全画素読み出しモードと、画素１又は画素２のうちいずれか一方のみの信号を読み出し、他方の信号は読み出さない画素間引きモードを有している。
【００２１】
図５乃至図７は、図４に示した画素回路１１の動作を示すタイミングチャートである。全画素読み出しモードでは、図５に示すタイミングチャートに従い、画素１と画素２の信号を順次読み出す。そのため、全画素読み出しモードでは、フリッカ発生の抑生はできない。しかしながら、画素回路１１のデジタルスチルカメラなどへの応用を考えた場合、通常、全画素読み出しを用いる静止画撮像の場合は、読み出しに時間がかかるため、外部の機械式シャッターなどと併用するのが一般的である。従って、この場合、蓄積時間は外部シャッターで制御されるため、フリッカ発生は問題にならない。
【００２２】
画素を飛び飛びに読み出す画素間引き読み出しモードにおけるフリッカ発生の抑制方法を、以下に説明する。このモードでは、画素を飛び飛びに読み出すので、画素１のみの信号を使い、画素２の信号は使わない。そして、この画素間引き読み出しモードは、被写体輝度に応じて通常輝度モードと高輝度モードを有し、制御部４０は、いずれかのモードに択一的に切り替えて画素回路１１を駆動する。
【００２３】
通常輝度モード又は高輝度モードのうちいずれのモードで画素回路１１を駆動するかは、信号処理部（輝度判定部）２０において被写体輝度が所定の閾値以上であるか否かを判断することにより決定される。この被写体輝度の判定は、撮像部内部に別途設けられた論理回路で行うようにしてもよい。ここで、上記所定の閾値とは、例えば、フォトダイオードPD1、PD2の電荷蓄積時間が商用電源周期の１／２（蛍光灯照明装置の点灯周期）以下となるような値である。画素回路１１は、通常輝度モードのとき通常の感度設定で駆動され、高輝度モードのとき低い感度設定で駆動される。
【００２４】
まず、通常輝度モード、すなわち画素の感度を下げない場合の駆動方法を説明する。図６に記載の通常輝度モードのタイミングチャートで駆動すると、読み出し時に転送スイッチMTX2のゲート電圧ΦTX2がローレベルのままなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDだけに転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧VFD’は、フォトダイオードPD1に蓄積された光生成キャリアの電荷量をQPD1、容量CFDの容量値をCFDとすると
VFD’=QPD1/CFD
となり、感度は高いままになる。なお、画素間引き読み出しのため、画素２の信号は読み出さない。
【００２５】
一方、高輝度モード、すなわち電源の周期の半分以上の蓄積時間で動作できない、フリッカの発生する輝度の高い領域においては、画素回路１１を図７に記載のタイミングチャートで駆動して、画素回路１１の感度を低くする。すなわち、間引かれる画素2の転送スイッチMTX2をオンしながら、リセットスイッチMRES及び選択スイッチMSELを順次オンオフさせることにより、信号を読み出す画素1のリセットレベルを読み出す。さらに間引かれる画素2の転送スイッチMTX2のオン状態を維持しながら、信号を読み出す画素1の転送スイッチMTX1及び選択スイッチMSELを順次オンオフさせることにより、画素1の信号レベルを読み出す。読み出し時に転送スイッチMTX2のゲート電圧ΦTX2がハイレベルなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDとフォトダイオードPD2に分配されて転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧VFDは、フォトダイオードPD2の容量値をCPD2とすると、
VFD=QPD1/(CFD+CPD2)
となり、蓄積時間を短くすることなくVFDをVFD’と同等に抑えることができる。従って、画素回路１１の感度が小さくなり、フリッカ発生を抑止できる。
【００２６】
なお、本実施例では、画素1の信号読み出し方法を説明したが、読み出し時の転送スイッチMTX1のゲート電圧φTX1と、転送スイッチMTX2のゲート電圧φTX2とを入れ替えることで、画素２の信号読み出しが行えることは、いうまでもない。
【００２７】
図８及び図９は、図４に示した画素回路１１における、カラーフィルタがベイヤ配列(モザイク配列)の場合の、読み出す画素の位置を示す。ここで、R、Bは、それぞれ、赤色、青色のカラーフィルタの位置を示し、GR、GBは、それぞれ、赤色のフィルタがある行の緑色、青色のフィルタがある行の緑色のカラーフィルタの位置を示す。
【００２８】
図８は、行方向に隣り合う２画素（RとGR、GBとB）が、フォトダイオードとスイッチ以外を共用している場合における、読み出す画素の位置を示す。この場合、4×4画素の内2×2画素を読み出しており、行方向、列方向、それぞれ、1/2ずつに画素を間引いている。この読み出し位置により、R、GR、GB、Bのすべての色を読み出せる。
【００２９】
図９は、列方向に隣り合う２画素（RとGB、GRとB）が、フォトダイオードとスイッチ以外を共用している場合における、読み出す画素の位置を示す。この場合も、図８と同じく、4×4画素の内2×2画素を読み出しており、行方向、列方向、それぞれ、1/2ずつに画素を間引いており、R、GR、GB、Bのすべての色を読み出せる。
【００３０】
なお、図８及び図９では、カラーフィルタの色の並びが、一行目がR、GR、・・・、二行目がGB、B、・・・の例を示しているが、それ以外の並びでも同様の効果を奏する。また、8×8画素で構成されるブロックにおいて、相対的に読み出す位置が同じで、読み出す条件が同じであれば、画素を読み出す順番を変えても同様の効果を奏する。例えば、図８において、一行目がR、GR、・・・、二行目がGB、B、・・・の順に読み出す例を示しているが、一行目がGR、R、・・・、二行目がB、GB、・・・の順に読み出しても同様の効果を奏する。
【００３１】
(第２の実施形態)
次に、本発明の第２の実施形態について、説明する。図１０は、画素サイズを小さくするために、隣り合う４画素間でフォトダイオードPD1、PD2、PD3、PD4と転送スイッチMTX1、MTX2、MTX3、MTX4以外を共用した画素回路の構成を示した模式図である。図１１乃至図１５は、図１０に示した画素回路１１の動作を示すタイミングチャートである。この画素回路１１の構成において、全画素読み出しモードでは、図１１に示すタイミングチャートに従い、画素１から画素４までの信号を順次読み出す。
【００３２】
次に、画素を飛び飛びに読み出す画素間引き読み出しモードでの、フリッカ発生の抑制方法を以下に説明する。このモードでは、画素１のみの信号を使い、画素２〜４の信号は使わない。そして、被写体輝度に応じて通常輝度モード又は高輝度モードのうちいずれかのモードを択一的に切り替えて画素回路１１を駆動する点に関しては、上記第１の実施形態と同様であり、高輝度モードの場合、画素２〜４のフォトダイオードPD2〜4のうち、どれかひとつ、あるいは複数を組み合わせて、上記特許文献１の容量CFD1と同等の働きをさせることで、フリッカ補正を行う。
【００３３】
まず、通常輝度モード、すなわち画素の感度を下げない場合の駆動方法を説明する。図１２の通常輝度モードのタイミングチャートで駆動すると、読み出し時に転送スイッチMTX2〜4のゲート電圧ΦTX2〜4がローレベルのままなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDだけに転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧VFD’は、フォトダイオードPD1に蓄積された光生成キャリアの電荷量をQPD1、容量CFDの容量値をCFDとすると
VFD’=QPD1/CFD
となり、感度は高いままになる。なお、画素間引き読み出しのため、画素２〜４の信号は読み出さない。
【００３４】
一方、高輝度モード、すなわち電源の周期の半分以上の蓄積時間で動作できない、フリッカの発生する輝度の高い領域においては、画素回路の感度を低くする。例えば、図１３の高輝度モードのタイミングチャートで駆動する。すなわち、間引かれる画素2〜4の転送スイッチMTX2〜4をオンしながら、リセットスイッチMRES及び選択スイッチMSELを順次オンオフさせることにより、信号を読み出す画素1のリセットレベルを読み出す。さらに間引かれる画素2〜4の転送スイッチMTX2〜4のオン状態を維持しながら、信号を読み出す画素1の転送スイッチMTX1及び選択スイッチMSELを順次オンオフさせることにより、画素1の信号レベルを読み出す。読み出し時に転送スイッチMTX2〜4のゲート電圧ΦTX2〜4がハイレベルなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDとフォトダイオードPD2〜4に分配されて転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧VFDは、フォトダイオードPD2〜4の容量値を、それぞれ、CPD2、CPD3、CPD4とすると、
VFD=QPD1/(CFD+CPD2+CPD3+CPD4)
となり、感度が小さくなり、フリッカ発生を抑止できる。
【００３５】
図１０の構成では、容量として使えるフォトダイオードが３個あるため、図１３に示すように、容量としてPD2とPD3とPD4の３個を使った場合に限られることなく、例えば、図１４に示すように、容量としてPD2とPD3の２個を使った場合、あるいは、図１５に示すように、容量としてPD2の１個を使った場合でも動作でき、輝度に応じて、容量として使用するフォトダイオードの個数を変化させることで、より細やかな画素の感度変更を行うことができる。
【００３６】
なお、本実施形態では、画素１の信号読み出し方法を説明したが、読み出し時の転送スイッチMTX1のゲート電圧φTX1と、他の画素の転送スイッチMTX2〜4のゲート電圧φTX2〜4の内のひとつとを入れ替えることで、画素２〜４の信号読み出しが行えることは、いうまでもない。
【００３７】
図１６乃至図１８に第２の実施形態による固体撮像素子の信号読み出し方法における、カラーフィルタがベイヤ配列の場合の、読み出す画素の位置を示す。R、B、GR、GBの定義は、図８等と同じである。
【００３８】
図１６は、同一行において、同じカラーフィルタの色の画素を読み出す場合の画素の位置を示す。同図では8×8画素しか示していないが、実際は、16×16画素を一周期のブロックの単位とし、図の8×8画素以外の領域は読み飛ばす。従って、16×16画素の内、行方向、列方向、それぞれ4画素ずつ画素を読み出しており、行方向、列方向、それぞれ、1/4ずつに画素を間引いている。この読み出し位置により、R、GR、GB、Bのすべての色を読み出せる。この読み出し画素位置の場合、色の出力される順序が全画素読み出しの場合と異なるため、これに対応したカラー信号処理が別に必要となるが、8行中4行しか読み出さないため、読み出しが早くなるという効果がある。
【００３９】
図１７は、同一列において、同じカラーフィルタの色の画素を読み出す場合の画素の位置を示す。16×16画素のブロックの内、図の8×8画素以外の領域は読み飛ばすのは図１６と同様である。この読み出し画素位置の場合、色の出力される順序が全画素読み出しの場合と同じであるため、カラー信号処理が共用できる効果がある。
【００４０】
図１８は、同一行、同一列で、同じカラーフィルタの色の画素を読み出す場合の画素の位置を示す。図１６、１７では、16×16画素の単位ブロックの内、8×8画素のブロックからしか画素を読み出していないため、それ以外のブロックの情報が欠落して空間的に分解能の劣った画像しか得られないが、図１８の読み出し画素位置では、万遍なく画素を読み出しているため、分解能が比較的高い画像が得られる効果がある。
【００４１】
なお、図１６乃至図１８では、カラーフィルタの色の並びが、一行目がR、GR、・・・、二行目がGB、B、・・・の例を示しているが、それ以外の並びでも同様の効果を奏する。また、16×16画素のブロックにおいて相対的に読み出す位置が同じで、読み出す条件が同じであれば、画素を読み出す順序を変えても、同様の効果を奏する。
【００４２】
(第３の実施形態)
本発明の第３の実施形態を、図１９を用いて説明する。画素回路の構成は第２の実施形態と同じであるが、本実施形態ではその駆動方法が異なる。全画素読み出しモードと、画素間引き読み出しモードのうち通常輝度モードの動作タイミングは、それぞれ図１１、１２と同じである。
【００４３】
図１９は、画素間引き読み出しモードのうち高輝度モードにおける画素回路の動作を示すタイミングチャートである。同図に示すタイミングチャートで駆動すると、容量としてPD3とPD4の２個のフォトダイオードが使用され、画素１と画素２が順次読み出される。この場合、２画素読み出すのに４画素のブロックを一回走査するだけでよいので、読み出しが高速になる効果がある。本実施形態では、画素１、２の組み合わせでの信号読み出し方法を説明したが、例えば画素１、３の組み合わせなど、他の画素の組み合わせでの信号読み出しでもよい。
【００４４】
次に、カラーフィルタがベイヤ配列の場合の、読み出す画素の位置を図２０に示す。R、B、GR、GBの定義は、図７等と同じである。図２０では、8×8画素のブロックの内、フォトダイオードと転送スイッチ以外を共有している2×2画素の4画素で構成されている行を一行だけ読み出している。そのため、全画素読み出しに比較して、行方向の読み出し時間を1/4に短縮できる効果がある。
【００４５】
以上のように、上記第１乃至第３の実施形態の撮像装置１００によれば、隣り合う複数の画素間で、増幅トランジスタMSF、リセットスイッチMRES、及び選択スイッチMSELを共用するので、撮像装置１００の構成を簡素化することができ、その製造コストの低減を図ることができる。また、上記特許文献１の撮像装置とは異なり、１つの画素内に２つの容量と２つの転送スイッチを設ける必要がないので、やはり、構成が簡素となり、製造コストの低減を図ることができる。また、高輝度モードのとき、容量CFDに加えて、間引かれる画素のフォトダイオードを転送スイッチから転送された信号電荷を保持する容量として使用するので、増幅トランジスタMSFのゲート電圧を低下させて、画素の感度を低くすることができ、フリッカの発生を抑制できるようになる。さらにこの高輝度モードのとき、間引かれる画素の転送スイッチをオンしながら、リセットスイッチMRES及び選択スイッチMSELを順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに間引かれる画素の転送スイッチのオン状態を維持しながら、信号を読み出す画素の転送スイッチ及び選択スイッチMSELを順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出す。従って、新たな構成を追加することなく、画素回路１１の駆動方法を変更するだけで被写体の輝度に合わせて画素の感度を低くすることができ、簡素な構成でフリッカの発生を抑制できるようになる。
【００４６】
なお、本発明は上記実施形態の構成に限られることなく、少なくとも隣り合う複数の画素間で、増幅トランジスタMSF、リセットスイッチMRES、及び選択スイッチMSELを共用すると共に、容量CFDに加えて、間引かれる画素のフォトダイオードを転送スイッチから転送された信号電荷を保持する容量として使用する構成であればよい。
【図面の簡単な説明】
【００４７】
【図１】従来の撮像装置に適用される画素回路の構成を示す図。
【図２】同画素回路の動作を示すタイミングチャート。
【図３】本発明の一実施形態による撮像装置の概略構成を示すブロック図。
【図４】本発明の第１の実施形態の撮像装置に適用される画素回路の構成を示す図。
【図５】全画素読み出しモードにおける同画素回路の動作を示すタイミングチャート。
【図６】通常輝度モードにおける同画素回路の動作を示すタイミングチャート。
【図７】高輝度モードにおける同画素回路の動作を示すタイミングチャート。
【図８】ベイヤ配列のカラーフィルタにおいて、RとGR、GBとBの画素が容量CFD等を共用している場合の信号を読み出す画素の位置を示す図。
【図９】ベイヤ配列のカラーフィルタにおいて、RとGB、GRとBの画素が容量CFD等を共用している場合の信号を読み出す画素の位置を示す図。
【図１０】本発明の第２の実施形態の撮像装置に適用される画素回路の構成を示す図。
【図１１】全画素読み出しモードにおける同画素回路の動作を示すタイミングチャート。
【図１２】通常輝度モードにおける同画素回路の動作を示すタイミングチャート。
【図１３】高輝度モードにおいて、画素1を読み出し、画素2〜4を容量として使用した場合の同画素回路の動作を示すタイミングチャート。
【図１４】高輝度モードにおいて、画素1を読み出し、画素2〜3を容量として使用した場合の同画素回路の動作を示すタイミングチャート。
【図１５】高輝度モードにおいて、画素1を読み出し、画素2を容量として使用した場合の同画素回路の動作を示すタイミングチャート。
【図１６】ベイヤ配列のカラーフィルタにおいて、４画素のうち１画素（同一行で同じ色の画素）を読む場合の信号を読み出す画素の位置を示す図。
【図１７】ベイヤ配列のカラーフィルタにおいて、４画素のうち１画素（同一列で同じ色の画素）を読む場合の信号を読み出す画素の位置を示す図。
【図１８】ベイヤ配列のカラーフィルタにおいて、４画素のうち１画素（同一行及び同一列で同じ色の画素）を読む場合の信号を読み出す画素の位置を示す図。
【図１９】本発明の第２の実施形態の撮像装置に適用される画素回路において、高輝度モードのとき、画素1、2を読み出し、画素3、4を容量として使用した場合の同画素回路の動作を示すタイミングチャート。
【図２０】ベイヤ配列のカラーフィルタにおいて、４画素のうち２画素を読む場合の信号を読み出す画素の位置を示す図。
【符号の説明】
【００４８】
１ 画素
２ 画素
１１ 画素回路
２０ 信号処理部（輝度判定手段）
１００ 撮像装置
PD1、PD2 フォトダイオード（光電変換部）
MTX1、MTX2 転送スイッチ（転送手段）
CFD 容量（容量手段）
MSF 増幅トランジスタ（信号増幅手段）
MRES リセットスイッチ（リセット手段）
MSEL 選択スイッチ（画素選択手段）
【特許請求の範囲】
【請求項１】
光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する複数の画素と、前記転送手段から転送された信号電荷を保持する容量手段と、前記容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、前記容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、
全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、
隣り合う複数の画素間で、前記信号増幅手段、リセット手段、及び画素選択手段を共用し、
被写体輝度が、光電変換部の電荷蓄積時間が商用電源の周期の１／２以下となるような、所定の閾値以上であるか否かを判定する輝度判定手段をさらに備え、
前記画素間引き読み出しモードは、前記輝度判定手段によって被写体輝度が前記閾値未満であると判定されたとき、通常の感度で前記画素回路を駆動する通常輝度モードと、被写体輝度が前記閾値以上であると判定されたとき、前記通常の感度よりも低い感度で前記画素回路を駆動する高輝度モードを有し、
前記高輝度モードのとき、間引かれる画素の転送手段をオンしながら、前記リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに前記間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び前記画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出し、
前記容量手段に加えて、間引かれる画素の光電変換部を前記転送手段から転送された信号電荷を保持する容量として使用することにより、前記増幅手段のゲート電圧を低下させて、画素の感度を低くし、
簡素な構成でフリッカの発生を抑制し得るようにしたことを特徴とする撮像装置。
【請求項２】
光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する複数の画素と、前記転送手段から転送された信号電荷を保持する容量手段と、前記容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、前記容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、
全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、
隣り合う複数の画素間で、前記信号増幅手段、リセット手段、及び画素選択手段を共用し、
前記画素間引き読み出しモードのとき、
前記容量手段に加えて、間引かれる画素の光電変換部を前記転送手段から転送された信号電荷を保持する容量として使用することにより、前記増幅手段に印加される電圧を低下させて、画素の感度を低くし、
簡素な構成でフリッカの発生を抑制し得るようにしたことを特徴とする撮像装置。
【請求項３】
間引かれる画素の転送手段をオンしながら、前記リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに前記間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び前記画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出すことを特徴とする請求項２に記載の撮像装置。
【請求項１】
光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する複数の画素と、前記転送手段から転送された信号電荷を保持する容量手段と、前記容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、前記容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、
全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、
隣り合う複数の画素間で、前記信号増幅手段、リセット手段、及び画素選択手段を共用し、
被写体輝度が、光電変換部の電荷蓄積時間が商用電源の周期の１／２以下となるような、所定の閾値以上であるか否かを判定する輝度判定手段をさらに備え、
前記画素間引き読み出しモードは、前記輝度判定手段によって被写体輝度が前記閾値未満であると判定されたとき、通常の感度で前記画素回路を駆動する通常輝度モードと、被写体輝度が前記閾値以上であると判定されたとき、前記通常の感度よりも低い感度で前記画素回路を駆動する高輝度モードを有し、
前記高輝度モードのとき、間引かれる画素の転送手段をオンしながら、前記リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに前記間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び前記画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出し、
前記容量手段に加えて、間引かれる画素の光電変換部を前記転送手段から転送された信号電荷を保持する容量として使用することにより、前記増幅手段のゲート電圧を低下させて、画素の感度を低くし、
簡素な構成でフリッカの発生を抑制し得るようにしたことを特徴とする撮像装置。
【請求項２】
光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する複数の画素と、前記転送手段から転送された信号電荷を保持する容量手段と、前記容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、前記容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、
全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、
隣り合う複数の画素間で、前記信号増幅手段、リセット手段、及び画素選択手段を共用し、
前記画素間引き読み出しモードのとき、
前記容量手段に加えて、間引かれる画素の光電変換部を前記転送手段から転送された信号電荷を保持する容量として使用することにより、前記増幅手段に印加される電圧を低下させて、画素の感度を低くし、
簡素な構成でフリッカの発生を抑制し得るようにしたことを特徴とする撮像装置。
【請求項３】
間引かれる画素の転送手段をオンしながら、前記リセット手段及び画素選択手段を順次オンオフさせることにより、信号を読み出す画素のリセットレベルを読み出し、さらに前記間引かれる画素の転送手段のオン状態を維持しながら、信号を読み出す画素の転送手段及び前記画素選択手段を順次オンオフさせることにより、信号を読み出す画素の信号レベルを読み出すことを特徴とする請求項２に記載の撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００７−１２４２１７（Ｐ２００７−１２４２１７Ａ）
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願番号】特願２００５−３１２８６７（Ｐ２００５−３１２８６７）
【出願日】平成１７年１０月２７日（２００５．１０．２７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【出願人】（５９３００６６３０）学校法人立命館 (359)
【Ｆターム（参考）】
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願日】平成１７年１０月２７日（２００５．１０．２７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【出願人】（５９３００６６３０）学校法人立命館 (359)
【Ｆターム（参考）】
[ Back to top ]