放電灯制御装置
【課題】 省エネルギー化を図ることができる放電灯制御装置を提供する。
【解決手段】 放電灯制御装置１の各ネオントランス８は、フォトカプラ（光センサ）を介してＣＰＵ５に接続されている。フォトカプラは、ＣＰＵ５に接続された発光素子３１ａ〜３３ａと、ネオントランス８に接続された受光素子３１ｂ〜３３ｂとからなる。ＣＰＵ５は制御信号Ｓｘによりフォトカプラのオンオフ制御を行い、放電灯を点灯（調光）・点滅制御する。即ち、Ｈレベルの制御信号Ｓｘが出力される間は、フォトカプラがオン状態となってネオントランス８の回路が短絡した状態となる。一方、Ｌレベルの制御信号Ｓｘが出力される間は、フォトカプラがオフ状態となってネオントランス８の共振回路３０が共振し、変圧器１４の２次側に高周波の出力電圧Ｖｂが誘起された状態となる。
【解決手段】 放電灯制御装置１の各ネオントランス８は、フォトカプラ（光センサ）を介してＣＰＵ５に接続されている。フォトカプラは、ＣＰＵ５に接続された発光素子３１ａ〜３３ａと、ネオントランス８に接続された受光素子３１ｂ〜３３ｂとからなる。ＣＰＵ５は制御信号Ｓｘによりフォトカプラのオンオフ制御を行い、放電灯を点灯（調光）・点滅制御する。即ち、Ｈレベルの制御信号Ｓｘが出力される間は、フォトカプラがオン状態となってネオントランス８の回路が短絡した状態となる。一方、Ｌレベルの制御信号Ｓｘが出力される間は、フォトカプラがオフ状態となってネオントランス８の共振回路３０が共振し、変圧器１４の２次側に高周波の出力電圧Ｖｂが誘起された状態となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばネオン管やアルゴン管等の放電灯を駆動制御する放電灯制御装置に関する。
【背景技術】
【０００２】
従来、建物や看板等には、夜間照明として放電灯（放電管）が設置されている。放電灯は例えばネオン管やアルゴン管からなり、点灯・点滅・調光制御されるべく放電灯制御装置に接続されている。この種の放電灯制御装置は、商用電源の出力（交流電圧）を全波整流してコンバータトランスによって高電圧に直接変圧するタイプや、放電灯のちらつき低減や発光効率向上を目的として、商用電源の出力を全波整流した後にインバータトランスにより高周波変換及び変圧するタイプがある。そして、放電灯制御装置は変圧後の高電圧を二次側の放電灯に供給して放電灯を点灯（調光）・点滅させる。
【０００３】
ここで、この種の放電灯制御装置が例えば特許文献１に開示されている。この放電灯制御装置は、商用電源の出力自体をオンオフ制御、つまり位相制御することで放電灯の点灯（調光）・点滅制御を実施している。即ち、放電灯制御装置は商用電源の出力をオンオフし得るスイッチング素子を有し、商用電源に同期した制御信号をスイッチング素子に出力することで、制御信号がＨレベルの際に商用電源の出力をトランスの一次側に流し、二次側の放電灯を制御する。
【０００４】
また、インバータトランスを用いた放電灯制御装置で位相制御を用いた場合、図６に示すように、商用電源の交流電圧波形Ｗ１を制御信号によりオンオフ制御することで、交流電圧波形Ｗ１の位相が変化した同図の一点鎖線で示す変換電圧波形Ｗ２が生成される。これにより、二次側の出力電圧Ｖout は位相に応じた値の高周波で出力されることになり、放電灯は出力電圧Ｖout に応じた輝度で放電灯が点灯する。そして、この位相のタイミングを変えることによって放電灯の輝度が制御される。
【特許文献１】特開平７−１６０２１１号（第３−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、放電灯の制御に関して商用電源の位相制御を用いると、商用電源の出力をカットする分だけスイッチングロスが生じ、商用電源電力を無駄に消費していた。特に、商用電源からは大量の電流量（例えば１Ａ）で流れるので、放電灯制御に位相制御を用いた場合にはスイッチングロスが顕著になり、スイッチングロスを抑制して省エネルギー化を図るために何らかの対応策が必要であった。
【０００６】
また、商用電源の出力をインバータトランスで変圧する放電灯制御装置の一例として、例えば図７に示す放電灯制御装置がある。この放電灯制御装置は、商用電源の出力をオンオフ制御（位相制御）する電源制御装置５１と、放電灯５２の数に応じたトランス５３とを備えている。ところで、各トランス５３には全波整流回路及び平滑回路が搭載されるが、商用電源の位相制御を用いると、平滑回路をなすコンデンサとインバータ回路内のコンデンサとへの充電に時間がかかり、トランス５３を起動させても直ぐに出力電圧Ｖout が出力されない状態となる。従って、出力電圧Ｖout には図６に示すタイムラグが生じて出力電圧Ｖout のオン時間が短くなり、調光性能が低下してちらつきが生じる問題があった。
【０００７】
さらに、各トランス５３には全波整流回路が各々内蔵されているので、トランス５３自体がサイズ的に大きい状態となる。従って、放電灯制御装置、つまり全体のシステムとしても大きくなることから、できるだけトランス５３ひいてはシステムを小型化したい要望があった。また、各トランス５３を電源制御装置５１に接続する場合には、各々のトランス５３を電源制御装置５１に結線する必要があり、配線作業が多いという問題があった。特に、トランス５３を増設するとその分だけ配線作業が増えることになり、配線作業が面倒となる問題が顕著になる。
【０００８】
本発明の目的は、省エネルギー化を図ることができる放電灯制御装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記問題点を解決するために、請求項１に記載の発明では、電源から入力した入力電圧を整流回路により整流し、整流後に平滑回路で平滑化した前記入力電圧を変圧器によって高電圧に変圧し、前記変圧器の２次側に接続された放電灯を前記高電圧により点灯又は点滅させる放電灯制御装置において、前記整流回路と前記変圧器との間に接続され、整流後の前記入力電圧の前記変圧器への印加をオンオフするスイッチング素子と、前記スイッチング素子をオンオフ制御することにより、前記変圧器への前記入力電圧の印加を制御する制御回路とを備えたことを要旨とする。
【００１０】
この発明によれば、スイッチング素子がオン状態に制御されると、入力電圧が短絡状態となって変圧器への入力電圧の印加が制限され、放電灯には電圧が印加されない状態となる。一方、例えば前記制御信号でスイッチング素子がオフ状態に制御されると、変圧器への入力電圧の印可が許可され、変圧器による高電圧が放電灯に印加されて放電灯が点灯又は点滅状態となる。従って、放電灯の点灯（調光）・点滅制御を行うにしても、入力電圧自体に制御を加えるものではないので、入力電圧をカットするような処理を行わずに済むことから、スイッチングロスが生じず、省エネルギー化を図ることが可能となる。
【００１１】
請求項２に記載の発明では、請求項１に記載の発明において、対をなす共振用の第２スイッチング素子の入力端子間に、中間タップを有する前記変圧器の１次巻線を並列に接続し、同じく前記第２スイッチング素子の入力端子間に、共振コンデンサを並列に接続し、前記第２スイッチング素子を前記変圧器の１次巻線の共振周波数で交互に誘導させるべく、前記変圧器の帰還巻線の両端を前記第２スイッチング素子の制御端子に接続した共振回路を備え、前記制御回路は、制御信号に基づき前記スイッチング素子をオンオフ制御することにより、前記入力電圧によって前記共振回路が共振し得るように前記変圧器への前記入力電圧の印可を制御することを要旨とする。
【００１２】
この発明によれば、請求項１に記載の発明の作用を加え、入力電圧が放電灯制御装置に印加されると、１次巻線に交互に磁界が誘起されるとともに、帰還巻線に流れる電流により第２スイッチング素子が交互にオンして共振回路が共振状態となる。よって、変圧器の２次巻線に高電圧が発生し、この高電圧によって放電灯が点灯又は点滅状態となる。従って、このような共振式の放電灯制御装置においても、スイッチングロスの低減に伴う省エネルギー効果が得られる。
【００１３】
請求項３に記載の発明では、請求項１又は２に記載の発明において、前記スイッチング素子は、前記平滑回路の下流側に接続されていることを要旨とする。
ところで、この種の平滑回路にはコンデンサ等が使用され、放電灯制御装置の作動時に平滑回路で入力電圧を平滑する際には、コンデンサへの充電時間が必要となる。しかし、この発明によれば、請求項１又は２に記載の発明の作用に加え、スイッチング素子が平滑回路の下流側に配置されているので、制御信号によるスイッチング素子のオンオフ制御に、平滑回路（コンデンサ）の平滑時間が関係せず、制御信号に対する２次側の高電圧出力の応答性がよくなる。従って、制御信号の信号出力と２次側の高電圧出力との間でタイムラグが少なくなり、高電圧出力の出力時間が充分に確保され、調光性能の低下が抑制される。
【００１４】
請求項４に記載の発明では、請求項２又は３に記載の発明において、前記第２スイッチング素子の各々に、前記入力電圧を安定した電圧として供給する安定電圧供給回路を備え、前記スイッチング素子は、前記安定電圧供給回路の下流側に接続されていることを要旨とする。
【００１５】
ところで、安定電圧供給回路にコンデンサを使用した場合、放電灯制御装置の作動時に変圧器に印可する電圧を安定電圧供給回路で安定化する際には、コンデンサへの充電時間が必要となる。しかし、この発明によれば、請求項２又は３に記載の発明の作用に加え、スイッチング素子が安定電圧供給回路の下流側に配置されているので、制御信号によるスイッチング素子のオンオフ制御に、安定電圧供給回路（コンデンサ）への充電時間が関係せず、制御信号に対する２次側の高電圧出力の応答性がよくなる。従って、制御信号の信号出力と２次側の高電圧出力との間でタイムラグが一層少なくなり、高電圧出力の出力時間の確保に伴い調光性能低下抑制効果が一層高くなる。
【００１６】
請求項５に記載の発明では、請求項１〜４のうちいずれか一項に記載の発明において、前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備え、前記整流回路に複数の前記変圧器ユニットを並列に接続することによって、前記整流回路が複数の前記変圧器ユニットの間で共用化されていることを要旨とする。
【００１７】
この発明によれば、請求項１〜４のうちいずれか一項に記載の発明の作用に加え、整流回路が複数の変圧器ユニットの間で共用されるので、変圧器ユニットごとに整流回路を用意する場合に比べ、装置が小型化する。
【００１８】
請求項６に記載の発明では、請求項１〜５のうちいずれか一項に記載の発明において、前記スイッチング素子は、前記制御回路の側に接続された発光素子と、当該発光素子からの光を受光可能であるとともに前記変圧器の側に接続された受光素子とからなる光センサであることを要旨とする。
【００１９】
この発明によれば、請求項１〜５のうちいずれか一項に記載の発明の作用に加え、変圧器と制御回路とは光センサで接続された状態、つまり電気的に分かれた回路になる。従って、例えば変圧器側に過電流が流れても、それが制御回路側に流れることはないので、過電流の流れ込みによる制御回路の破壊のおそれが発生し難くなる。
【発明の効果】
【００２０】
本発明によれば、整流後の入力電圧の変圧器側への印加をオンオフするスイッチング素子を設け、入力電圧に同期した制御信号で前記スイッチング素子をオンオフ制御することにより、変圧器への入力電圧の印加を制御して放電灯の点灯（調光）・点滅制御を行うので、省エネルギー化を図ることができる。
【発明を実施するための最良の形態】
【００２１】
（第１の実施形態）
以下、本発明を具体化した放電灯制御装置の一実施形態を図１〜図４に従って説明する。
【００２２】
図１は、放電灯制御装置１の概略構成を示すブロック図である。放電灯制御装置１は入力側が商用電源２に接続されるとともに出力側が放電灯３に接続され、商用電源２から入力する入力交流電圧（例えば、約１００Ｖ）Ｖａに基づき放電灯３を点灯（調光）・点滅制御する装置である。放電灯制御装置１は複数の放電灯３が並列接続され、１つの装置で複数（本例は３つ）の放電灯３，３，…を制御可能である。放電灯３は例えばネオン管やアルゴン管が用いられ、本例のように３つある場合には発光色がＲ・Ｇ・Ｂのものが使用される。
【００２３】
図３は、放電灯制御装置１の電気構成を示す回路図である。放電灯制御装置１はそのケース４内に、同装置１を構成する各種デバイスが収容されることでユニット化されている。放電灯制御装置１は、同装置１を統括的に制御するＣＰＵ５と、同装置１を作動させる制御プログラムや放電灯３の点灯・点滅の仕方（以下、パターンデータと記す）を記憶したＲＯＭ６とを備えている。ＣＰＵ５はＲＯＭ６の制御プログラムに基づき作動し、放電灯３を点灯（調光）・点滅制御する。
【００２４】
また、放電灯制御装置１は、商用電源２から入力した入力交流電圧Ｖａにノイズ除去処理（フィルタ処理）や過電圧保護処理等を施すフィルタ回路７を備えている。さらに、放電灯制御装置１は、入力交流電圧Ｖａを高周波に変換した後に高電圧に変圧し、変圧後の高電圧を二次側の放電灯３に供給する複数のインバータトランス（以下、ネオントランスと記す）８を備えている。なお、商用電源２が電源に相当し、ＣＰＵ５が制御回路に相当し、ネオントランス８が変圧器ユニットに相当する。また、入力交流電圧Ｖａが入力電圧に相当する。
【００２５】
フィルタ回路７の出力側には、商用電源２からの入力交流電圧Ｖａを全波整流する全波整流回路９が接続されている。全波整流回路９はダイオードをブリッジ接続することで構成され、フィルタ回路７によってノイズがキャンセルされた入力交流電圧Ｖａを全波整流する。全波整流回路９の出力側には、整流後の入力交流電圧Ｖａを平滑化する平滑回路１０が接続されている。平滑回路１０は電解コンデンサからなり、全波整流された後の入力交流電圧Ｖａを平滑化して出力する。
【００２６】
また、平滑回路１０の両端には、入力交流電圧のリップルを吸収するリップル用コンデンサ１１が接続されている。平滑回路１０の両端には、ＣＰＵ５の電源を生成する制御電源回路１２が接続されている。制御電源回路１２は入力交流電圧Ｖａに基づきＣＰＵ５の駆動電力を生成し、それをＣＰＵ５に供給する。フィルタ回路７には、入力交流電圧Ｖａの値が零（ゼロ）か否かを検出するゼロクロス検出回路１３が接続されている。ゼロクロス検出回路１３は入力交流電圧Ｖａを逐次監視し、入力交流電圧Ｖａの立上がり時の零値（即ち、立ち上がり波形で電圧値が零になった時点）を検出するとゼロクロス信号（Ｈレベル信号）ＳａをＣＰＵ５に出力する。
【００２７】
図４は、ネオントランス８の電気構成を示す回路図である。ここで、３つのネオントランス８は同じ回路構成をとっているので、ここでは１つのネオントランス８について説明するが、それ以外も同様の構成である。ネオントランス８は１次側の入力交流電圧Ｖａを高電圧に変圧して２次側に出力する変圧器１４を備え、この変圧器１４は入力側の１次巻線１５と出力側の２次巻線１６とを有している。１次巻線１５の両端には、変圧器１４のインダクタンス成分とＬＣ共振回路とを構成する共振コンデンサ１７が並列に接続されている。
【００２８】
１次巻線１５は、その中点（中間タップ）がインダクタ１８を介して全波整流回路９の出力端子に接続されている。インダクタ１８は例えばコイルからなり、入力交流電圧Ｖａを定電流化するものである。また、１次巻線１５の一端及び他端には、第１ＦＥＴ１９及び第２ＦＥＴ２０が各々接続されている。第１ＦＥＴ１９及び第２ＦＥＴ２０は、例えばＭＯＳＦＥＴが使用され、ドレイン端子が１次巻線１５に接続され、ソース端子がＧＮＤに接続されている。
【００２９】
インダクタ１８の出力端子とＧＮＤとの間には、ダイオード２１、抵抗２２及び電解コンデンサ２３が直列接続されている。ここで、電解コンデンサ２３は、第１ＦＥＴ１９及び第２ＦＥＴ２０のゲート端子側に安定した電圧を供給する素子である。抵抗２２及び電解コンデンサ２３の中間端子とＧＮＤとの間には、上流側で分圧された電圧を一定電圧値に保持するツェナーダイオード２４が接続されている。なお、第１ＦＥＴ１９及び第２ＦＥＴ２０が第２スイッチング素子を構成し、電解コンデンサ２３が安定電圧供給回路に相当する。
【００３０】
ツェナーダイオード２４の両端子には、第１ＦＥＴ１９及び第２ＦＥＴ２０のゲート端子にかかるバイアス電圧を一定電圧値とする第１分圧抵抗器２５及び第２分圧抵抗器２６が並列接続されている。第１分圧抵抗器２５は抵抗２５ａ，２５ｂの中点が第１ＦＥＴ１９のゲート端子に接続され、第２分圧抵抗器２６は抵抗２６ａ，２６ｂの中点が第２ＦＥＴ２０のゲート端子に接続されている。インダクタ１８の出力端子とツェナーダイオード２４のカソード端子との間には、アノードがツェナーダイオード２４側を向いた状態でダイオード２７が介装されている。
【００３１】
２次巻線１６は、１次側の電圧を昇圧するために１次巻線１５よりも多い巻数で巻かれている。２次巻線１６には、その一端に電流制限用コンデンサ２８を介した状態で放電灯３（図１参照）が接続されている。また、ネオントランス８は、１次巻線１５との間の相互誘導作用により電流が流れる帰還巻線２９を備えている。帰還巻線２９は一端が第１分圧抵抗器２５の中点（即ち、第１ＦＥＴ１９のゲート端子）に接続され、他端が第２分圧抵抗器２６の中点（即ち、第２ＦＥＴ２０のゲート端子）に接続されている。なお、１次巻線１５、共振コンデンサ１７、第１ＦＥＴ１９及び第２ＦＥＴ２０及び帰還巻線２９が、本例の自励式の共振回路３０を構成する。
【００３２】
上記構成において、商用電源２から入力交流電圧Ｖａが各ネオントランス８に供給されると、第１ＦＥＴ１９及び第２ＦＥＴ２０のゲート端子にバイアス電圧が与えられるが、第１ＦＥＴ１９及び第２ＦＥＴ２０のうちゲート−ソース間の閾値電圧の小さい方が先にオン状態となる。例えば、第１ＦＥＴ１９が先にオン状態になったとすると、インダクタ１８、１次巻線１５及び第１ＦＥＴ１９に電流が流れるのと同時に共振回路３０にも電流が流れる。このとき、この共振電流による電圧が帰還巻線２９を介して帰還され、第１ＦＥＴ１９がオン状態を維持し、第２ＦＥＴ２０がオフ状態を維持する。
【００３３】
暫くすると、共振電流が反転することから、第１ＦＥＴ１９のゲート電圧が閾値電圧以下となり、代わって第２ＦＥＴ２０のゲート電圧が閾値電圧より高くなって第２ＦＥＴ２０がオン状態となり、共振回路３０に先程とは逆位相の共振電流が流れる。このときも、共振電流による電圧が帰還巻線２９を介して帰還され、第２ＦＥＴ２０がオフ状態を維持し、第２ＦＥＴ２０がオン状態を維持する。そして、第１ＦＥＴ１９及び第２ＦＥＴ２０が交互にオン、オフすることにより、１次巻線１５、帰還巻線２９及び共振コンデンサ１７とで共振し、これに伴った交流電圧が２次巻線１６に発生する。
【００３４】
２次巻線１６は、１次巻線１５に流れる電流と同方向の電流が流れた状態となり、１次巻線１５と２次巻線１６との巻数比だけ昇圧された高周波電圧を誘起し、電流制限用コンデンサ２８を介して高周波の出力電圧Ｖｂを放電灯３に供給する。そして、出力電圧Ｖｂが起動電圧以上になると、放電灯３が点灯又は点滅した状態となる。
【００３５】
図３及び図４に示すように、各ネオントランス８は、フォトカプラ（光センサ）３１〜３３を介してＣＰＵ５に接続されている。フォトカプラ３１〜３３は、ＣＰＵ５に接続された発光素子３１ａ〜３３ａと、ネオントランス８に接続された受光素子３１ｂ〜３３ｂとからなる。各受光素子３１ｂ〜３３ｂは、各発光素子３１ａ〜３３ａと各々組をなしており、コレクタ端子が抵抗２２ａを介して電解コンデンサ２３の正極に接続され、エミッタ端子が電解コンデンサ２３の負極、つまりＧＮＤに接続されている。各受光素子３１ｂ〜３３ｂは、ツェナーダイオード２４の両端において上流側に並列接続されている。なお、フォトカプラ３１〜３３がスイッチング素子に相当する。
【００３６】
図３に示すように、発光素子３１ａ〜３３ａは、アノード端子が電源に接続され、カソード端子が抵抗を介してトランジスタ３４〜３６に接続されている。トランジスタ３４〜３６は例えばＦＥＴ等が使用され、そのベース端子（制御端子）がＣＰＵ５の出力端子５ａ〜５ｃに接続されている。また、ＣＰＵ５の出力端子５ａ〜５ｃは抵抗３７ａ〜３７ｃを介して電源に各々接続されている。ＣＰＵ５の内部には、各出力端子５ａ〜５ｃと組をなすようにスイッチ素子３８ａ〜３８ｃが内蔵されている。
【００３７】
ＣＰＵ５は、ＲＯＭ６の制御プログラムに基づきフォトカプラ３１〜３３をオンオフ制御することにより、ネオントランス８を駆動制御する。これを以下に説明すると、ＣＰＵ５はフォトカプラ３１〜３３をオンオフ制御すべく、制御信号Ｓｘにより内部のスイッチ素子３８ａ〜３８ｃをオンオフ制御することで発光素子３１ａ〜３３ａの発光・非発光を制御する。まず、ＣＰＵ５内のスイッチ素子３８ａ（３８ｂ，３８ｃ）がＨレベルの制御信号Ｓｘによるオン状態になると、トランジスタ３４（３５，３６）がオン状態となり、発光素子３１ａ（３２ａ，３３ａ）が発光状態となる。すると、受光素子３１ｂ（３２ｂ，３３ｂ）が光を受光してフォトカプラ３１（３２，３３）がオン状態となり、第１ＦＥＴ１９及び第２ＦＥＴ２０のベース端子に流れ込むべき電流が短絡する。従って、ネオントランス８が非作動状態となり、放電灯３に電圧が供給されない状態となる。
【００３８】
一方、ＣＰＵ５内のスイッチ素子３８ａ（３８ｂ，３８ｃ）がＬレベルの制御信号Ｓｘによるオフ状態になると、トランジスタ３４（３５，３６）がオフ状態となり、発光素子３１ａ（３２ａ，３３ａ）が非発光状態となる。すると、フォトカプラ３１（３２，３３）が非作動状態となり、商用電源２の入力交流電圧Ｖａが第１ＦＥＴ１９及び第２ＦＥＴ２０のベース端子にバイアス電圧として印加され、１次巻線１５、帰還巻線２９及び共振コンデンサ１７で共振が生じ、２次巻線１６からは高周波の出力電圧Ｖｂが発生する。
【００３９】
ＣＰＵ５は、商用電源２の入力交流電圧Ｖａの周期に同期して制御信号Ｓｘを出力する。この動作を以下に説明すると、まずＣＰＵ５は点灯制御（調光制御）を行うべく、ゼロクロス検出回路１３からゼロクロス信号を入力すると、Ｈレベルの制御信号Ｓｘでトランジスタ３４（３５，３６）をオフして発光素子３１ａ（３２ａ，３３ａ）を消灯させるが、このタイミングは放電灯３の輝度に応じて決まる。即ち、放電灯３の輝度が高ければ、図２に示すように制御信号Ｓｘの立下がりタイミングが入力交流電圧Ｖａの電圧零点Ｐａ寄りとなり、放電灯３の輝度が低ければ、制御信号Ｓｘの立下がりタイミングが入力交流電圧Ｖａの電圧零点Ｐａから離れた位置となる。
【００４０】
従って、ＣＰＵ５は放電灯３を制御する際、Ｌレベルの制御信号Ｓｘを制御開始からいつ出力するか（即ち、図２に示す時間Ｔ１）を輝度に応じて設定し、制御開始からの経過時間がその時間Ｔ１に到達したことを条件にＬレベルの制御信号Ｓｘを出力する。よって、Ｌレベルの制御信号Ｓｘが出力されると、フォトカプラ３１〜３３がオフ状態となってネオントランス８が作動可能な状態となり、商用電源２の入力交流電圧Ｖａが供給されることで共振回路３０が発信して放電灯３が点灯する。なお、放電灯３が複数ある場合、制御信号ＳｘのＬレベル出力のタイミングを異ならせることで各放電灯３で輝度を変えることも可能である。
【００４１】
また、ＣＰＵ５は、制御信号ＳｘがＬレベルからＨレベルになる立上がりタイミングが、入力交流電圧Ｖａの立ち下がり零点Ｐｂ（図２参照）に同期するように制御信号Ｓｘの信号レベルを制御する。ここで、商用電源２の周波数は５０Ｈｚ又は６０Ｈｚであることから、入力交流電圧Ｖａの半周期の時間Ｔｂ（図２参照）が一義的に決まる。従って、入力交流電圧Ｖａの電圧零点ＰａからＬレベルの制御信号Ｓｘが出力されるまでの時間Ｔ１が分かれば、制御信号ＳｘをＨレベルに立上げるべき時間Ｔ３が一義的に決まる。
【００４２】
従って、ＣＰＵ５は、Ｌレベルの制御信号Ｓｘを出力するまでの時間Ｔ１と、入力交流電圧Ｖａの半周期の時間Ｔ２とに基づき、制御信号Ｓｘを再度立上げるべき時間Ｔ３を算出し、内部のカウンタ等で経過時間が時間Ｔ３に到達したと判断すると、制御信号Ｓｘを立上げる。よって、制御信号Ｓｘの信号レベルが商用電源２の入力交流電圧Ｖａに同期する。Ｈレベルの制御信号Ｓｘが出力されると、フォトカプラ３１〜３３がオン状態となってネオントランス８が非作動状態となり、入力交流電圧Ｖａが共振回路３０の手前でカットされて共振回路３０が共振せず、放電灯３には出力電圧Ｖｂが供給されない状態となる。
【００４３】
次に、前記構成の放電灯制御装置１の作用を説明する。
まず、商用電源２が供給された際、制御電源回路１２が商用電源２の入力交流電圧Ｖａにより駆動を開始してＣＰＵ５に電源を供給し、ＣＰＵ５はその電源により起動する。ＣＰＵ５はＲＯＭ６の制御プログラムを実行し、ＲＯＭ６に書き込まれたパターンデータで放電灯３が点灯（調光）・点滅するように、フォトカプラ３１〜３３を介してネオントランス８を駆動制御する。ここでいうパターンデータとは、放電灯３の点灯・点滅の仕方、つまり放電灯３の輝度、光る順序、点滅回数、点灯時間等を決めるデータである。
【００４４】
ここで、ＣＰＵ５が起動すると、商用電源２の入力交流電圧Ｖａと同期するように制御信号Ｓｘが出力される。このとき、まず商用電源２の入力交流電圧Ｖａの立ち上がりに伴いゼロクロス検出回路１３からゼロクロス信号Ｓａが出力されると、その時点からＬレベルの制御信号Ｓｘを出すべきタイミングまではＨレベルの制御信号Ｓｘが出力される。この状態では、フォトカプラ３１〜３３がオン状態となり、商用電源２から供給される電流がフォトカプラ３１〜３３によって短絡する。従って、共振回路３０に電流が供給されず、変圧器１４の２次側に出力電圧Ｖｂが生じない状態となる。
【００４５】
一方、時間Ｔ１が経過してＬレベルの制御信号Ｓｘが出力されると、フォトカプラ３１〜３３がオフ状態となり、商用電源２からの電流が共振回路３０に流れる。すると、共振回路３０が共振した状態となり、これによって２次巻線１６に高周波の出力電圧Ｖｂが誘起され、その高圧の出力電圧Ｖｂにより放電灯３が点灯した状態となる。そして、Ｌレベルの制御信号Ｓｘが繰り返し出力されることで、放電灯３は制御信号ＳｘのＬレベルの周期幅に応じた輝度で点灯し、例えば調光制御の場合には、この周期幅が変化することで放電灯３の輝度が調整される。
【００４６】
本例では、フォトカプラ３１〜３３のオンオフ制御により各放電灯３を点灯（調光）・点滅制御している。従って、商用電源２の入力交流電圧Ｖａ自体に制御を加えるものではないので、入力交流電圧Ｖａをカットするような処理を行わずに済むことから、スイッチングロスが生じず、省エネルギー化に寄与する。特に、この種の放電灯制御装置１では、商用電源２から１Ａ程度の電流が流れるので、これ自体をオンオフ制御するとロス分が非常に大きく、エネルギー効率が非常によくないが、本例の構成を用いればそのようなことがないので、省エネルギー化が特に顕著である。
【００４７】
また、本例の制御方法を用いた場合、平滑回路１０の下流側にフォトカプラ３１〜３３が配置され、平滑回路１０の下流側で制御が行われる。このため、平滑回路１０への充電を待たずともＣＰＵ５の指令により各放電灯３が点灯状態となるので、ＣＰＵ５がＨレベルの制御信号Ｓｘを出力すれば、直ぐに２次側から出力電圧Ｖｂが出力されることになり、各放電灯３の点灯応答が早くなる。従って、図２に示すように制御信号ＳｘのＨレベル出力と出力電圧Ｖｂの出力との間のタイムラグが少なくなり、出力電圧Ｖｂの出力時間が充分に確保され、調光性能の低下が抑制される。
【００４８】
ところで、背景技術で述べた位相制御を用いて放電灯３を調光制御すると、位相制御はトランスごとに商用電源２の入力交流電圧Ｖａ自体に制御を加えるものであるため、その下流側に保護回路（本例でいうフィルタ回路）や全波整流回路を各々配置することになる。従って、位相制御を用いると、必然的にネオントランス８ごとに保護回路や全波整流回路等を用意する必要があり、放電灯制御装置１が大型化する問題が生じる。また、位相制御を行う装置（図６に示す電源制御装置）とネオントランス８が別々の部品として存在することになり、電源制御装置に各ネオントランス８を配線するという配線作業が必要になることから、配線作業が面倒であるという懸念もあった。
【００４９】
しかし、本例のようにフォトカプラ３１〜３３のオンオフ制御により調光制御を行えば、この制御は全波整流及び平滑化した後の電圧に対して各々制御を加えること構成となるので、本例のフィルタ回路７、全波整流回路９、平滑回路１０及びリップル用コンデンサ１１が複数のネオントランス８の間で共用が可能になる。従って、ネオントランス８ごとにフィルタ回路７や全波整流回路９等を用意する場合に比べて、放電灯制御装置１のサイズが小型化する。また、この共用化によって放電灯制御装置１の入力配線が商用電源２用の配線のみとなり、配線作業の簡素化にも繋がる。
【００５０】
上記実施形態の構成によれば、以下に記載の効果を得ることができる。
（１）ＣＰＵ５とネオントランス８との間にフォトカプラ３１〜３３を設け、フォトカプラ３１〜３３を制御信号Ｓｘによりオンオフ制御することで各放電灯３を点灯（調光）・点滅制御する。従って、背景技術で述べた位相制御を用いずにネオントランス８を制御可能となるので、位相制御時になされていた入力交流電圧Ｖａ自体への制御を行わずに済むことから、スイッチングロクが生じず、省エネルギー化を図ることができる。
【００５１】
（２）平滑回路１０の下流側にフォトカプラ３１〜３３が配置され、平滑回路１０の下流側でフォトカプラ３１〜３３のオンオフ制御が行われる。このため、平滑回路１０への充電を待たずともＣＰＵ５の指令により各放電灯３が点灯状態となるので、ＣＰＵ５がＬレベルの制御信号Ｓｘを出力すれば、直ぐに２次側から出力電圧Ｖｂが出力されることになり、各放電灯３の点灯応答を早くすることができる。従って、制御信号ＳｘのＬレベル出力と出力電圧Ｖｂの出力との間のタイムラグが少なくなり、出力電圧Ｖｂの出力時間を充分に確保することができ、ちらつきが気にならない充分な調光性能を確保することができる。なお、これは電解コンデンサ２３についても言えることであり、フォトカプラ３１〜３３を平滑回路１０と電解コンデンサ２３との両方の下流に配置すれば、タイムラグが一層少なくなり、高い超高性能を確保することができる。
【００５２】
（３）フォトカプラ３１〜３３のオンオフ制御により調光制御を行えば、この制御は全波整流及び平滑化した後の電圧に対して各々制御を加えること構成となるので、フィルタ回路７、全波整流回路９、平滑回路１０及びリップル用コンデンサ１１を複数のネオントランス８の間で共用することができる。従って、ネオントランス８ごとにフィルタ回路７や全波整流回路９等を用意する場合に比べて、放電灯制御装置１を小型化することができる。また、この共用化によって放電灯制御装置１の入力配線が商用電源２用の配線のみとなり、配線作業を簡素化することもできる。
【００５３】
（４）ＣＰＵ５によるネオントランス８の制御にフォトカプラ３１〜３３を用いているので、ＣＰＵ５とネオントランス８とは電気的に分断された回路構成となる。従って、例えば故障等が原因でネオントランス８側に過電流が流れても、それがＣＰＵ５に流れ込むことはないので、過電流の流れ込みによるＣＰＵ５の破壊が発生し難くなる。
【００５４】
（５）一つのケース４内に、放電灯制御装置１を構成する各種回路（素子）を収容することで、放電灯制御装置１をユニット化した。従って、各種回路が別々の装置として存在する場合に比べて取付作業、配線作業、持ち運び等を楽に行うことができ、利便性を向上することができる。
【００５５】
なお、上記実施形態は前記構成に限らず、以下の態様に変更してもよい。
・ ネオントランス８の回路は、図５に示す回路構成を用いてもよい。即ち、ツェナーダイオード２４の両端にトランジスタ４１を接続し、抵抗２２ａとＧＮＤとの間に抵抗４２とフォトカプラ３１（３２，３３）の受光素子３１ｂ（３２ｂ、３３ｂ）とを直列接続し、抵抗４２及び受光素子３１ｂ（３２ｂ、３３ｂ）の中点をトランジスタ４１のベース端子に接続する回路構成としてもよい。
【００５６】
・ 放電灯制御装置１は、帰還巻線２９で自励式に共振することで２次側から高電圧を出力する構成に限定されない。例えば、ＣＰＵ５により第１ＦＥＴ１９及び第２ＦＥＴ２０がオンオフ制御されることで、相互誘導作用により２次側に高電圧が誘起される構成でもよい。
【００５７】
・ フォトカプラ３１〜３３の受光素子３１ｂ〜３３ｂの接続位置は、ツェナーダイオード２４の両端上流側に限定されない。例えば、１次巻線１５の中間タップとダイオード２７のカソード端子との間や、全波整流回路９の出力端子とインダクタ１８の入力端子との間でもよい。
【００５８】
・ 必ずしも、フィルタ回路７、全波整流回路９、平滑回路１０及びリップル用コンデンサ１１の全てがネオントランス８の間で共用されることに限定されない。例えば、フィルタ回路７のみの共用化、或いはフィルタ回路７及び全波整流回路９の共用化であってもよい。
【００５９】
・ スイッチング素子はフォトカプラ３１〜３３に限らず、例えばＦＥＴやＭＯＳＦＥＴ等の他の素子を用いてもよい。また、スイッチング素子はこの種のトランジスタに限らず、例えば電磁ソレノイドを用いた接点型スイッチでもよい。
【００６０】
・ 電源は商用電源２に限らず、蓄電池等のそれ以外の電力源を用いてもよい。また、電源は交流電圧を供給することに限らず、直流電圧に代えてもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
【００６１】
（１）請求項１において、対をなす共振用の第２スイッチング素子の入力端子間に、中間タップを有する前記変圧器の１次巻線を並列に接続し、前記１次巻線に互いに異なる向きの磁界が交互に発生するように、前記第２スイッチング素子が交互にオンされる相互誘導回路を備え、前記制御回路は、前記制御信号に基づき前記スイッチング素子をオンオフ制御することにより、前記入力電圧によって前記相互誘導回路が作動し得るように前記変圧器への前記入力電圧の印可を制御する。
【００６２】
（２）請求項２〜６のうちいずれかにおいて、前記第２スイッチング素子の各々に、前記入力電圧を一定値の電圧として供給する定電圧供給回路を備え、前記スイッチング素子は、前記定電圧供給回路の上流側の両端に並列に接続されている。
【００６３】
（３）請求項１〜６のうちいずれかにおいて、前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備えている。
【００６４】
（４）請求項１〜６のうちいずれかにおいて、前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備え、少なくとも複数の前記変換器ユニットと前記制御回路とが同一のケースに収容されることでユニット化されている。
【００６５】
（５）請求項１〜６のうちいずれかにおいて、前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備え、前記整流回路の上流で前記入力電圧のノイズを除去するフィルタ回路に複数の前記変圧器ユニットを並列に接続することによって、前記フィルタ回路が複数の前記変圧器ユニットの間で共用化されている。
【００６６】
（６）請求項１〜６のうちいずれかにおいて、前記制御回路は、前記入力電圧に同期した制御信号で前記スイッチング素子をオンオフ制御することにより、前記変圧器への前記入力電圧の印加を制御する。この場合、平滑回路に例えばコンデンサを用いたとすると、そのコンデンサ容量を小さくすることができる。
【図面の簡単な説明】
【００６７】
【図１】一実施形態における放電灯制御装置の概略構成を示すブロック図。
【図２】入力交流電圧、制御信号及び出力電圧の関係を示す波形図。
【図３】放電灯制御装置の電気構成を示す回路図。
【図４】ネオントランスの電気構成を示す回路図。
【図５】別例におけるネオントランスの電気構成を示す回路図。
【図６】従来における入力電圧及び出力電圧の関係を示す波形図。
【図７】同じく放電灯制御装置の概略を示す構成図。
【符号の説明】
【００６８】
１…放電灯制御装置、２…電源としての商用電源、３…放電灯、５…制御回路としてのＣＰＵ、８…変圧器ユニットとしてのネオントランス、９…全波整流回路、１０…平滑回路、１４…変圧器、１５…１次巻線、１７…共振コンデンサ、１９…第２スイッチング素子を構成する第１ＦＥＴ、２０…第２スイッチング素子を構成する第２ＦＥＴ、２３…安定電圧供給回路としての電解コンデンサ、２９…帰還巻線、３０…共振回路、３１〜３３…スイッチング素子としてのフォトカプラ、３１ａ〜３３ａ…発光素子、３１ｂ〜３３ｂ…受光素子、Ｖａ…入力電圧としての入力交流電圧、Ｓｘ…制御信号。
【技術分野】
【０００１】
本発明は、例えばネオン管やアルゴン管等の放電灯を駆動制御する放電灯制御装置に関する。
【背景技術】
【０００２】
従来、建物や看板等には、夜間照明として放電灯（放電管）が設置されている。放電灯は例えばネオン管やアルゴン管からなり、点灯・点滅・調光制御されるべく放電灯制御装置に接続されている。この種の放電灯制御装置は、商用電源の出力（交流電圧）を全波整流してコンバータトランスによって高電圧に直接変圧するタイプや、放電灯のちらつき低減や発光効率向上を目的として、商用電源の出力を全波整流した後にインバータトランスにより高周波変換及び変圧するタイプがある。そして、放電灯制御装置は変圧後の高電圧を二次側の放電灯に供給して放電灯を点灯（調光）・点滅させる。
【０００３】
ここで、この種の放電灯制御装置が例えば特許文献１に開示されている。この放電灯制御装置は、商用電源の出力自体をオンオフ制御、つまり位相制御することで放電灯の点灯（調光）・点滅制御を実施している。即ち、放電灯制御装置は商用電源の出力をオンオフし得るスイッチング素子を有し、商用電源に同期した制御信号をスイッチング素子に出力することで、制御信号がＨレベルの際に商用電源の出力をトランスの一次側に流し、二次側の放電灯を制御する。
【０００４】
また、インバータトランスを用いた放電灯制御装置で位相制御を用いた場合、図６に示すように、商用電源の交流電圧波形Ｗ１を制御信号によりオンオフ制御することで、交流電圧波形Ｗ１の位相が変化した同図の一点鎖線で示す変換電圧波形Ｗ２が生成される。これにより、二次側の出力電圧Ｖout は位相に応じた値の高周波で出力されることになり、放電灯は出力電圧Ｖout に応じた輝度で放電灯が点灯する。そして、この位相のタイミングを変えることによって放電灯の輝度が制御される。
【特許文献１】特開平７−１６０２１１号（第３−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、放電灯の制御に関して商用電源の位相制御を用いると、商用電源の出力をカットする分だけスイッチングロスが生じ、商用電源電力を無駄に消費していた。特に、商用電源からは大量の電流量（例えば１Ａ）で流れるので、放電灯制御に位相制御を用いた場合にはスイッチングロスが顕著になり、スイッチングロスを抑制して省エネルギー化を図るために何らかの対応策が必要であった。
【０００６】
また、商用電源の出力をインバータトランスで変圧する放電灯制御装置の一例として、例えば図７に示す放電灯制御装置がある。この放電灯制御装置は、商用電源の出力をオンオフ制御（位相制御）する電源制御装置５１と、放電灯５２の数に応じたトランス５３とを備えている。ところで、各トランス５３には全波整流回路及び平滑回路が搭載されるが、商用電源の位相制御を用いると、平滑回路をなすコンデンサとインバータ回路内のコンデンサとへの充電に時間がかかり、トランス５３を起動させても直ぐに出力電圧Ｖout が出力されない状態となる。従って、出力電圧Ｖout には図６に示すタイムラグが生じて出力電圧Ｖout のオン時間が短くなり、調光性能が低下してちらつきが生じる問題があった。
【０００７】
さらに、各トランス５３には全波整流回路が各々内蔵されているので、トランス５３自体がサイズ的に大きい状態となる。従って、放電灯制御装置、つまり全体のシステムとしても大きくなることから、できるだけトランス５３ひいてはシステムを小型化したい要望があった。また、各トランス５３を電源制御装置５１に接続する場合には、各々のトランス５３を電源制御装置５１に結線する必要があり、配線作業が多いという問題があった。特に、トランス５３を増設するとその分だけ配線作業が増えることになり、配線作業が面倒となる問題が顕著になる。
【０００８】
本発明の目的は、省エネルギー化を図ることができる放電灯制御装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記問題点を解決するために、請求項１に記載の発明では、電源から入力した入力電圧を整流回路により整流し、整流後に平滑回路で平滑化した前記入力電圧を変圧器によって高電圧に変圧し、前記変圧器の２次側に接続された放電灯を前記高電圧により点灯又は点滅させる放電灯制御装置において、前記整流回路と前記変圧器との間に接続され、整流後の前記入力電圧の前記変圧器への印加をオンオフするスイッチング素子と、前記スイッチング素子をオンオフ制御することにより、前記変圧器への前記入力電圧の印加を制御する制御回路とを備えたことを要旨とする。
【００１０】
この発明によれば、スイッチング素子がオン状態に制御されると、入力電圧が短絡状態となって変圧器への入力電圧の印加が制限され、放電灯には電圧が印加されない状態となる。一方、例えば前記制御信号でスイッチング素子がオフ状態に制御されると、変圧器への入力電圧の印可が許可され、変圧器による高電圧が放電灯に印加されて放電灯が点灯又は点滅状態となる。従って、放電灯の点灯（調光）・点滅制御を行うにしても、入力電圧自体に制御を加えるものではないので、入力電圧をカットするような処理を行わずに済むことから、スイッチングロスが生じず、省エネルギー化を図ることが可能となる。
【００１１】
請求項２に記載の発明では、請求項１に記載の発明において、対をなす共振用の第２スイッチング素子の入力端子間に、中間タップを有する前記変圧器の１次巻線を並列に接続し、同じく前記第２スイッチング素子の入力端子間に、共振コンデンサを並列に接続し、前記第２スイッチング素子を前記変圧器の１次巻線の共振周波数で交互に誘導させるべく、前記変圧器の帰還巻線の両端を前記第２スイッチング素子の制御端子に接続した共振回路を備え、前記制御回路は、制御信号に基づき前記スイッチング素子をオンオフ制御することにより、前記入力電圧によって前記共振回路が共振し得るように前記変圧器への前記入力電圧の印可を制御することを要旨とする。
【００１２】
この発明によれば、請求項１に記載の発明の作用を加え、入力電圧が放電灯制御装置に印加されると、１次巻線に交互に磁界が誘起されるとともに、帰還巻線に流れる電流により第２スイッチング素子が交互にオンして共振回路が共振状態となる。よって、変圧器の２次巻線に高電圧が発生し、この高電圧によって放電灯が点灯又は点滅状態となる。従って、このような共振式の放電灯制御装置においても、スイッチングロスの低減に伴う省エネルギー効果が得られる。
【００１３】
請求項３に記載の発明では、請求項１又は２に記載の発明において、前記スイッチング素子は、前記平滑回路の下流側に接続されていることを要旨とする。
ところで、この種の平滑回路にはコンデンサ等が使用され、放電灯制御装置の作動時に平滑回路で入力電圧を平滑する際には、コンデンサへの充電時間が必要となる。しかし、この発明によれば、請求項１又は２に記載の発明の作用に加え、スイッチング素子が平滑回路の下流側に配置されているので、制御信号によるスイッチング素子のオンオフ制御に、平滑回路（コンデンサ）の平滑時間が関係せず、制御信号に対する２次側の高電圧出力の応答性がよくなる。従って、制御信号の信号出力と２次側の高電圧出力との間でタイムラグが少なくなり、高電圧出力の出力時間が充分に確保され、調光性能の低下が抑制される。
【００１４】
請求項４に記載の発明では、請求項２又は３に記載の発明において、前記第２スイッチング素子の各々に、前記入力電圧を安定した電圧として供給する安定電圧供給回路を備え、前記スイッチング素子は、前記安定電圧供給回路の下流側に接続されていることを要旨とする。
【００１５】
ところで、安定電圧供給回路にコンデンサを使用した場合、放電灯制御装置の作動時に変圧器に印可する電圧を安定電圧供給回路で安定化する際には、コンデンサへの充電時間が必要となる。しかし、この発明によれば、請求項２又は３に記載の発明の作用に加え、スイッチング素子が安定電圧供給回路の下流側に配置されているので、制御信号によるスイッチング素子のオンオフ制御に、安定電圧供給回路（コンデンサ）への充電時間が関係せず、制御信号に対する２次側の高電圧出力の応答性がよくなる。従って、制御信号の信号出力と２次側の高電圧出力との間でタイムラグが一層少なくなり、高電圧出力の出力時間の確保に伴い調光性能低下抑制効果が一層高くなる。
【００１６】
請求項５に記載の発明では、請求項１〜４のうちいずれか一項に記載の発明において、前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備え、前記整流回路に複数の前記変圧器ユニットを並列に接続することによって、前記整流回路が複数の前記変圧器ユニットの間で共用化されていることを要旨とする。
【００１７】
この発明によれば、請求項１〜４のうちいずれか一項に記載の発明の作用に加え、整流回路が複数の変圧器ユニットの間で共用されるので、変圧器ユニットごとに整流回路を用意する場合に比べ、装置が小型化する。
【００１８】
請求項６に記載の発明では、請求項１〜５のうちいずれか一項に記載の発明において、前記スイッチング素子は、前記制御回路の側に接続された発光素子と、当該発光素子からの光を受光可能であるとともに前記変圧器の側に接続された受光素子とからなる光センサであることを要旨とする。
【００１９】
この発明によれば、請求項１〜５のうちいずれか一項に記載の発明の作用に加え、変圧器と制御回路とは光センサで接続された状態、つまり電気的に分かれた回路になる。従って、例えば変圧器側に過電流が流れても、それが制御回路側に流れることはないので、過電流の流れ込みによる制御回路の破壊のおそれが発生し難くなる。
【発明の効果】
【００２０】
本発明によれば、整流後の入力電圧の変圧器側への印加をオンオフするスイッチング素子を設け、入力電圧に同期した制御信号で前記スイッチング素子をオンオフ制御することにより、変圧器への入力電圧の印加を制御して放電灯の点灯（調光）・点滅制御を行うので、省エネルギー化を図ることができる。
【発明を実施するための最良の形態】
【００２１】
（第１の実施形態）
以下、本発明を具体化した放電灯制御装置の一実施形態を図１〜図４に従って説明する。
【００２２】
図１は、放電灯制御装置１の概略構成を示すブロック図である。放電灯制御装置１は入力側が商用電源２に接続されるとともに出力側が放電灯３に接続され、商用電源２から入力する入力交流電圧（例えば、約１００Ｖ）Ｖａに基づき放電灯３を点灯（調光）・点滅制御する装置である。放電灯制御装置１は複数の放電灯３が並列接続され、１つの装置で複数（本例は３つ）の放電灯３，３，…を制御可能である。放電灯３は例えばネオン管やアルゴン管が用いられ、本例のように３つある場合には発光色がＲ・Ｇ・Ｂのものが使用される。
【００２３】
図３は、放電灯制御装置１の電気構成を示す回路図である。放電灯制御装置１はそのケース４内に、同装置１を構成する各種デバイスが収容されることでユニット化されている。放電灯制御装置１は、同装置１を統括的に制御するＣＰＵ５と、同装置１を作動させる制御プログラムや放電灯３の点灯・点滅の仕方（以下、パターンデータと記す）を記憶したＲＯＭ６とを備えている。ＣＰＵ５はＲＯＭ６の制御プログラムに基づき作動し、放電灯３を点灯（調光）・点滅制御する。
【００２４】
また、放電灯制御装置１は、商用電源２から入力した入力交流電圧Ｖａにノイズ除去処理（フィルタ処理）や過電圧保護処理等を施すフィルタ回路７を備えている。さらに、放電灯制御装置１は、入力交流電圧Ｖａを高周波に変換した後に高電圧に変圧し、変圧後の高電圧を二次側の放電灯３に供給する複数のインバータトランス（以下、ネオントランスと記す）８を備えている。なお、商用電源２が電源に相当し、ＣＰＵ５が制御回路に相当し、ネオントランス８が変圧器ユニットに相当する。また、入力交流電圧Ｖａが入力電圧に相当する。
【００２５】
フィルタ回路７の出力側には、商用電源２からの入力交流電圧Ｖａを全波整流する全波整流回路９が接続されている。全波整流回路９はダイオードをブリッジ接続することで構成され、フィルタ回路７によってノイズがキャンセルされた入力交流電圧Ｖａを全波整流する。全波整流回路９の出力側には、整流後の入力交流電圧Ｖａを平滑化する平滑回路１０が接続されている。平滑回路１０は電解コンデンサからなり、全波整流された後の入力交流電圧Ｖａを平滑化して出力する。
【００２６】
また、平滑回路１０の両端には、入力交流電圧のリップルを吸収するリップル用コンデンサ１１が接続されている。平滑回路１０の両端には、ＣＰＵ５の電源を生成する制御電源回路１２が接続されている。制御電源回路１２は入力交流電圧Ｖａに基づきＣＰＵ５の駆動電力を生成し、それをＣＰＵ５に供給する。フィルタ回路７には、入力交流電圧Ｖａの値が零（ゼロ）か否かを検出するゼロクロス検出回路１３が接続されている。ゼロクロス検出回路１３は入力交流電圧Ｖａを逐次監視し、入力交流電圧Ｖａの立上がり時の零値（即ち、立ち上がり波形で電圧値が零になった時点）を検出するとゼロクロス信号（Ｈレベル信号）ＳａをＣＰＵ５に出力する。
【００２７】
図４は、ネオントランス８の電気構成を示す回路図である。ここで、３つのネオントランス８は同じ回路構成をとっているので、ここでは１つのネオントランス８について説明するが、それ以外も同様の構成である。ネオントランス８は１次側の入力交流電圧Ｖａを高電圧に変圧して２次側に出力する変圧器１４を備え、この変圧器１４は入力側の１次巻線１５と出力側の２次巻線１６とを有している。１次巻線１５の両端には、変圧器１４のインダクタンス成分とＬＣ共振回路とを構成する共振コンデンサ１７が並列に接続されている。
【００２８】
１次巻線１５は、その中点（中間タップ）がインダクタ１８を介して全波整流回路９の出力端子に接続されている。インダクタ１８は例えばコイルからなり、入力交流電圧Ｖａを定電流化するものである。また、１次巻線１５の一端及び他端には、第１ＦＥＴ１９及び第２ＦＥＴ２０が各々接続されている。第１ＦＥＴ１９及び第２ＦＥＴ２０は、例えばＭＯＳＦＥＴが使用され、ドレイン端子が１次巻線１５に接続され、ソース端子がＧＮＤに接続されている。
【００２９】
インダクタ１８の出力端子とＧＮＤとの間には、ダイオード２１、抵抗２２及び電解コンデンサ２３が直列接続されている。ここで、電解コンデンサ２３は、第１ＦＥＴ１９及び第２ＦＥＴ２０のゲート端子側に安定した電圧を供給する素子である。抵抗２２及び電解コンデンサ２３の中間端子とＧＮＤとの間には、上流側で分圧された電圧を一定電圧値に保持するツェナーダイオード２４が接続されている。なお、第１ＦＥＴ１９及び第２ＦＥＴ２０が第２スイッチング素子を構成し、電解コンデンサ２３が安定電圧供給回路に相当する。
【００３０】
ツェナーダイオード２４の両端子には、第１ＦＥＴ１９及び第２ＦＥＴ２０のゲート端子にかかるバイアス電圧を一定電圧値とする第１分圧抵抗器２５及び第２分圧抵抗器２６が並列接続されている。第１分圧抵抗器２５は抵抗２５ａ，２５ｂの中点が第１ＦＥＴ１９のゲート端子に接続され、第２分圧抵抗器２６は抵抗２６ａ，２６ｂの中点が第２ＦＥＴ２０のゲート端子に接続されている。インダクタ１８の出力端子とツェナーダイオード２４のカソード端子との間には、アノードがツェナーダイオード２４側を向いた状態でダイオード２７が介装されている。
【００３１】
２次巻線１６は、１次側の電圧を昇圧するために１次巻線１５よりも多い巻数で巻かれている。２次巻線１６には、その一端に電流制限用コンデンサ２８を介した状態で放電灯３（図１参照）が接続されている。また、ネオントランス８は、１次巻線１５との間の相互誘導作用により電流が流れる帰還巻線２９を備えている。帰還巻線２９は一端が第１分圧抵抗器２５の中点（即ち、第１ＦＥＴ１９のゲート端子）に接続され、他端が第２分圧抵抗器２６の中点（即ち、第２ＦＥＴ２０のゲート端子）に接続されている。なお、１次巻線１５、共振コンデンサ１７、第１ＦＥＴ１９及び第２ＦＥＴ２０及び帰還巻線２９が、本例の自励式の共振回路３０を構成する。
【００３２】
上記構成において、商用電源２から入力交流電圧Ｖａが各ネオントランス８に供給されると、第１ＦＥＴ１９及び第２ＦＥＴ２０のゲート端子にバイアス電圧が与えられるが、第１ＦＥＴ１９及び第２ＦＥＴ２０のうちゲート−ソース間の閾値電圧の小さい方が先にオン状態となる。例えば、第１ＦＥＴ１９が先にオン状態になったとすると、インダクタ１８、１次巻線１５及び第１ＦＥＴ１９に電流が流れるのと同時に共振回路３０にも電流が流れる。このとき、この共振電流による電圧が帰還巻線２９を介して帰還され、第１ＦＥＴ１９がオン状態を維持し、第２ＦＥＴ２０がオフ状態を維持する。
【００３３】
暫くすると、共振電流が反転することから、第１ＦＥＴ１９のゲート電圧が閾値電圧以下となり、代わって第２ＦＥＴ２０のゲート電圧が閾値電圧より高くなって第２ＦＥＴ２０がオン状態となり、共振回路３０に先程とは逆位相の共振電流が流れる。このときも、共振電流による電圧が帰還巻線２９を介して帰還され、第２ＦＥＴ２０がオフ状態を維持し、第２ＦＥＴ２０がオン状態を維持する。そして、第１ＦＥＴ１９及び第２ＦＥＴ２０が交互にオン、オフすることにより、１次巻線１５、帰還巻線２９及び共振コンデンサ１７とで共振し、これに伴った交流電圧が２次巻線１６に発生する。
【００３４】
２次巻線１６は、１次巻線１５に流れる電流と同方向の電流が流れた状態となり、１次巻線１５と２次巻線１６との巻数比だけ昇圧された高周波電圧を誘起し、電流制限用コンデンサ２８を介して高周波の出力電圧Ｖｂを放電灯３に供給する。そして、出力電圧Ｖｂが起動電圧以上になると、放電灯３が点灯又は点滅した状態となる。
【００３５】
図３及び図４に示すように、各ネオントランス８は、フォトカプラ（光センサ）３１〜３３を介してＣＰＵ５に接続されている。フォトカプラ３１〜３３は、ＣＰＵ５に接続された発光素子３１ａ〜３３ａと、ネオントランス８に接続された受光素子３１ｂ〜３３ｂとからなる。各受光素子３１ｂ〜３３ｂは、各発光素子３１ａ〜３３ａと各々組をなしており、コレクタ端子が抵抗２２ａを介して電解コンデンサ２３の正極に接続され、エミッタ端子が電解コンデンサ２３の負極、つまりＧＮＤに接続されている。各受光素子３１ｂ〜３３ｂは、ツェナーダイオード２４の両端において上流側に並列接続されている。なお、フォトカプラ３１〜３３がスイッチング素子に相当する。
【００３６】
図３に示すように、発光素子３１ａ〜３３ａは、アノード端子が電源に接続され、カソード端子が抵抗を介してトランジスタ３４〜３６に接続されている。トランジスタ３４〜３６は例えばＦＥＴ等が使用され、そのベース端子（制御端子）がＣＰＵ５の出力端子５ａ〜５ｃに接続されている。また、ＣＰＵ５の出力端子５ａ〜５ｃは抵抗３７ａ〜３７ｃを介して電源に各々接続されている。ＣＰＵ５の内部には、各出力端子５ａ〜５ｃと組をなすようにスイッチ素子３８ａ〜３８ｃが内蔵されている。
【００３７】
ＣＰＵ５は、ＲＯＭ６の制御プログラムに基づきフォトカプラ３１〜３３をオンオフ制御することにより、ネオントランス８を駆動制御する。これを以下に説明すると、ＣＰＵ５はフォトカプラ３１〜３３をオンオフ制御すべく、制御信号Ｓｘにより内部のスイッチ素子３８ａ〜３８ｃをオンオフ制御することで発光素子３１ａ〜３３ａの発光・非発光を制御する。まず、ＣＰＵ５内のスイッチ素子３８ａ（３８ｂ，３８ｃ）がＨレベルの制御信号Ｓｘによるオン状態になると、トランジスタ３４（３５，３６）がオン状態となり、発光素子３１ａ（３２ａ，３３ａ）が発光状態となる。すると、受光素子３１ｂ（３２ｂ，３３ｂ）が光を受光してフォトカプラ３１（３２，３３）がオン状態となり、第１ＦＥＴ１９及び第２ＦＥＴ２０のベース端子に流れ込むべき電流が短絡する。従って、ネオントランス８が非作動状態となり、放電灯３に電圧が供給されない状態となる。
【００３８】
一方、ＣＰＵ５内のスイッチ素子３８ａ（３８ｂ，３８ｃ）がＬレベルの制御信号Ｓｘによるオフ状態になると、トランジスタ３４（３５，３６）がオフ状態となり、発光素子３１ａ（３２ａ，３３ａ）が非発光状態となる。すると、フォトカプラ３１（３２，３３）が非作動状態となり、商用電源２の入力交流電圧Ｖａが第１ＦＥＴ１９及び第２ＦＥＴ２０のベース端子にバイアス電圧として印加され、１次巻線１５、帰還巻線２９及び共振コンデンサ１７で共振が生じ、２次巻線１６からは高周波の出力電圧Ｖｂが発生する。
【００３９】
ＣＰＵ５は、商用電源２の入力交流電圧Ｖａの周期に同期して制御信号Ｓｘを出力する。この動作を以下に説明すると、まずＣＰＵ５は点灯制御（調光制御）を行うべく、ゼロクロス検出回路１３からゼロクロス信号を入力すると、Ｈレベルの制御信号Ｓｘでトランジスタ３４（３５，３６）をオフして発光素子３１ａ（３２ａ，３３ａ）を消灯させるが、このタイミングは放電灯３の輝度に応じて決まる。即ち、放電灯３の輝度が高ければ、図２に示すように制御信号Ｓｘの立下がりタイミングが入力交流電圧Ｖａの電圧零点Ｐａ寄りとなり、放電灯３の輝度が低ければ、制御信号Ｓｘの立下がりタイミングが入力交流電圧Ｖａの電圧零点Ｐａから離れた位置となる。
【００４０】
従って、ＣＰＵ５は放電灯３を制御する際、Ｌレベルの制御信号Ｓｘを制御開始からいつ出力するか（即ち、図２に示す時間Ｔ１）を輝度に応じて設定し、制御開始からの経過時間がその時間Ｔ１に到達したことを条件にＬレベルの制御信号Ｓｘを出力する。よって、Ｌレベルの制御信号Ｓｘが出力されると、フォトカプラ３１〜３３がオフ状態となってネオントランス８が作動可能な状態となり、商用電源２の入力交流電圧Ｖａが供給されることで共振回路３０が発信して放電灯３が点灯する。なお、放電灯３が複数ある場合、制御信号ＳｘのＬレベル出力のタイミングを異ならせることで各放電灯３で輝度を変えることも可能である。
【００４１】
また、ＣＰＵ５は、制御信号ＳｘがＬレベルからＨレベルになる立上がりタイミングが、入力交流電圧Ｖａの立ち下がり零点Ｐｂ（図２参照）に同期するように制御信号Ｓｘの信号レベルを制御する。ここで、商用電源２の周波数は５０Ｈｚ又は６０Ｈｚであることから、入力交流電圧Ｖａの半周期の時間Ｔｂ（図２参照）が一義的に決まる。従って、入力交流電圧Ｖａの電圧零点ＰａからＬレベルの制御信号Ｓｘが出力されるまでの時間Ｔ１が分かれば、制御信号ＳｘをＨレベルに立上げるべき時間Ｔ３が一義的に決まる。
【００４２】
従って、ＣＰＵ５は、Ｌレベルの制御信号Ｓｘを出力するまでの時間Ｔ１と、入力交流電圧Ｖａの半周期の時間Ｔ２とに基づき、制御信号Ｓｘを再度立上げるべき時間Ｔ３を算出し、内部のカウンタ等で経過時間が時間Ｔ３に到達したと判断すると、制御信号Ｓｘを立上げる。よって、制御信号Ｓｘの信号レベルが商用電源２の入力交流電圧Ｖａに同期する。Ｈレベルの制御信号Ｓｘが出力されると、フォトカプラ３１〜３３がオン状態となってネオントランス８が非作動状態となり、入力交流電圧Ｖａが共振回路３０の手前でカットされて共振回路３０が共振せず、放電灯３には出力電圧Ｖｂが供給されない状態となる。
【００４３】
次に、前記構成の放電灯制御装置１の作用を説明する。
まず、商用電源２が供給された際、制御電源回路１２が商用電源２の入力交流電圧Ｖａにより駆動を開始してＣＰＵ５に電源を供給し、ＣＰＵ５はその電源により起動する。ＣＰＵ５はＲＯＭ６の制御プログラムを実行し、ＲＯＭ６に書き込まれたパターンデータで放電灯３が点灯（調光）・点滅するように、フォトカプラ３１〜３３を介してネオントランス８を駆動制御する。ここでいうパターンデータとは、放電灯３の点灯・点滅の仕方、つまり放電灯３の輝度、光る順序、点滅回数、点灯時間等を決めるデータである。
【００４４】
ここで、ＣＰＵ５が起動すると、商用電源２の入力交流電圧Ｖａと同期するように制御信号Ｓｘが出力される。このとき、まず商用電源２の入力交流電圧Ｖａの立ち上がりに伴いゼロクロス検出回路１３からゼロクロス信号Ｓａが出力されると、その時点からＬレベルの制御信号Ｓｘを出すべきタイミングまではＨレベルの制御信号Ｓｘが出力される。この状態では、フォトカプラ３１〜３３がオン状態となり、商用電源２から供給される電流がフォトカプラ３１〜３３によって短絡する。従って、共振回路３０に電流が供給されず、変圧器１４の２次側に出力電圧Ｖｂが生じない状態となる。
【００４５】
一方、時間Ｔ１が経過してＬレベルの制御信号Ｓｘが出力されると、フォトカプラ３１〜３３がオフ状態となり、商用電源２からの電流が共振回路３０に流れる。すると、共振回路３０が共振した状態となり、これによって２次巻線１６に高周波の出力電圧Ｖｂが誘起され、その高圧の出力電圧Ｖｂにより放電灯３が点灯した状態となる。そして、Ｌレベルの制御信号Ｓｘが繰り返し出力されることで、放電灯３は制御信号ＳｘのＬレベルの周期幅に応じた輝度で点灯し、例えば調光制御の場合には、この周期幅が変化することで放電灯３の輝度が調整される。
【００４６】
本例では、フォトカプラ３１〜３３のオンオフ制御により各放電灯３を点灯（調光）・点滅制御している。従って、商用電源２の入力交流電圧Ｖａ自体に制御を加えるものではないので、入力交流電圧Ｖａをカットするような処理を行わずに済むことから、スイッチングロスが生じず、省エネルギー化に寄与する。特に、この種の放電灯制御装置１では、商用電源２から１Ａ程度の電流が流れるので、これ自体をオンオフ制御するとロス分が非常に大きく、エネルギー効率が非常によくないが、本例の構成を用いればそのようなことがないので、省エネルギー化が特に顕著である。
【００４７】
また、本例の制御方法を用いた場合、平滑回路１０の下流側にフォトカプラ３１〜３３が配置され、平滑回路１０の下流側で制御が行われる。このため、平滑回路１０への充電を待たずともＣＰＵ５の指令により各放電灯３が点灯状態となるので、ＣＰＵ５がＨレベルの制御信号Ｓｘを出力すれば、直ぐに２次側から出力電圧Ｖｂが出力されることになり、各放電灯３の点灯応答が早くなる。従って、図２に示すように制御信号ＳｘのＨレベル出力と出力電圧Ｖｂの出力との間のタイムラグが少なくなり、出力電圧Ｖｂの出力時間が充分に確保され、調光性能の低下が抑制される。
【００４８】
ところで、背景技術で述べた位相制御を用いて放電灯３を調光制御すると、位相制御はトランスごとに商用電源２の入力交流電圧Ｖａ自体に制御を加えるものであるため、その下流側に保護回路（本例でいうフィルタ回路）や全波整流回路を各々配置することになる。従って、位相制御を用いると、必然的にネオントランス８ごとに保護回路や全波整流回路等を用意する必要があり、放電灯制御装置１が大型化する問題が生じる。また、位相制御を行う装置（図６に示す電源制御装置）とネオントランス８が別々の部品として存在することになり、電源制御装置に各ネオントランス８を配線するという配線作業が必要になることから、配線作業が面倒であるという懸念もあった。
【００４９】
しかし、本例のようにフォトカプラ３１〜３３のオンオフ制御により調光制御を行えば、この制御は全波整流及び平滑化した後の電圧に対して各々制御を加えること構成となるので、本例のフィルタ回路７、全波整流回路９、平滑回路１０及びリップル用コンデンサ１１が複数のネオントランス８の間で共用が可能になる。従って、ネオントランス８ごとにフィルタ回路７や全波整流回路９等を用意する場合に比べて、放電灯制御装置１のサイズが小型化する。また、この共用化によって放電灯制御装置１の入力配線が商用電源２用の配線のみとなり、配線作業の簡素化にも繋がる。
【００５０】
上記実施形態の構成によれば、以下に記載の効果を得ることができる。
（１）ＣＰＵ５とネオントランス８との間にフォトカプラ３１〜３３を設け、フォトカプラ３１〜３３を制御信号Ｓｘによりオンオフ制御することで各放電灯３を点灯（調光）・点滅制御する。従って、背景技術で述べた位相制御を用いずにネオントランス８を制御可能となるので、位相制御時になされていた入力交流電圧Ｖａ自体への制御を行わずに済むことから、スイッチングロクが生じず、省エネルギー化を図ることができる。
【００５１】
（２）平滑回路１０の下流側にフォトカプラ３１〜３３が配置され、平滑回路１０の下流側でフォトカプラ３１〜３３のオンオフ制御が行われる。このため、平滑回路１０への充電を待たずともＣＰＵ５の指令により各放電灯３が点灯状態となるので、ＣＰＵ５がＬレベルの制御信号Ｓｘを出力すれば、直ぐに２次側から出力電圧Ｖｂが出力されることになり、各放電灯３の点灯応答を早くすることができる。従って、制御信号ＳｘのＬレベル出力と出力電圧Ｖｂの出力との間のタイムラグが少なくなり、出力電圧Ｖｂの出力時間を充分に確保することができ、ちらつきが気にならない充分な調光性能を確保することができる。なお、これは電解コンデンサ２３についても言えることであり、フォトカプラ３１〜３３を平滑回路１０と電解コンデンサ２３との両方の下流に配置すれば、タイムラグが一層少なくなり、高い超高性能を確保することができる。
【００５２】
（３）フォトカプラ３１〜３３のオンオフ制御により調光制御を行えば、この制御は全波整流及び平滑化した後の電圧に対して各々制御を加えること構成となるので、フィルタ回路７、全波整流回路９、平滑回路１０及びリップル用コンデンサ１１を複数のネオントランス８の間で共用することができる。従って、ネオントランス８ごとにフィルタ回路７や全波整流回路９等を用意する場合に比べて、放電灯制御装置１を小型化することができる。また、この共用化によって放電灯制御装置１の入力配線が商用電源２用の配線のみとなり、配線作業を簡素化することもできる。
【００５３】
（４）ＣＰＵ５によるネオントランス８の制御にフォトカプラ３１〜３３を用いているので、ＣＰＵ５とネオントランス８とは電気的に分断された回路構成となる。従って、例えば故障等が原因でネオントランス８側に過電流が流れても、それがＣＰＵ５に流れ込むことはないので、過電流の流れ込みによるＣＰＵ５の破壊が発生し難くなる。
【００５４】
（５）一つのケース４内に、放電灯制御装置１を構成する各種回路（素子）を収容することで、放電灯制御装置１をユニット化した。従って、各種回路が別々の装置として存在する場合に比べて取付作業、配線作業、持ち運び等を楽に行うことができ、利便性を向上することができる。
【００５５】
なお、上記実施形態は前記構成に限らず、以下の態様に変更してもよい。
・ ネオントランス８の回路は、図５に示す回路構成を用いてもよい。即ち、ツェナーダイオード２４の両端にトランジスタ４１を接続し、抵抗２２ａとＧＮＤとの間に抵抗４２とフォトカプラ３１（３２，３３）の受光素子３１ｂ（３２ｂ、３３ｂ）とを直列接続し、抵抗４２及び受光素子３１ｂ（３２ｂ、３３ｂ）の中点をトランジスタ４１のベース端子に接続する回路構成としてもよい。
【００５６】
・ 放電灯制御装置１は、帰還巻線２９で自励式に共振することで２次側から高電圧を出力する構成に限定されない。例えば、ＣＰＵ５により第１ＦＥＴ１９及び第２ＦＥＴ２０がオンオフ制御されることで、相互誘導作用により２次側に高電圧が誘起される構成でもよい。
【００５７】
・ フォトカプラ３１〜３３の受光素子３１ｂ〜３３ｂの接続位置は、ツェナーダイオード２４の両端上流側に限定されない。例えば、１次巻線１５の中間タップとダイオード２７のカソード端子との間や、全波整流回路９の出力端子とインダクタ１８の入力端子との間でもよい。
【００５８】
・ 必ずしも、フィルタ回路７、全波整流回路９、平滑回路１０及びリップル用コンデンサ１１の全てがネオントランス８の間で共用されることに限定されない。例えば、フィルタ回路７のみの共用化、或いはフィルタ回路７及び全波整流回路９の共用化であってもよい。
【００５９】
・ スイッチング素子はフォトカプラ３１〜３３に限らず、例えばＦＥＴやＭＯＳＦＥＴ等の他の素子を用いてもよい。また、スイッチング素子はこの種のトランジスタに限らず、例えば電磁ソレノイドを用いた接点型スイッチでもよい。
【００６０】
・ 電源は商用電源２に限らず、蓄電池等のそれ以外の電力源を用いてもよい。また、電源は交流電圧を供給することに限らず、直流電圧に代えてもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
【００６１】
（１）請求項１において、対をなす共振用の第２スイッチング素子の入力端子間に、中間タップを有する前記変圧器の１次巻線を並列に接続し、前記１次巻線に互いに異なる向きの磁界が交互に発生するように、前記第２スイッチング素子が交互にオンされる相互誘導回路を備え、前記制御回路は、前記制御信号に基づき前記スイッチング素子をオンオフ制御することにより、前記入力電圧によって前記相互誘導回路が作動し得るように前記変圧器への前記入力電圧の印可を制御する。
【００６２】
（２）請求項２〜６のうちいずれかにおいて、前記第２スイッチング素子の各々に、前記入力電圧を一定値の電圧として供給する定電圧供給回路を備え、前記スイッチング素子は、前記定電圧供給回路の上流側の両端に並列に接続されている。
【００６３】
（３）請求項１〜６のうちいずれかにおいて、前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備えている。
【００６４】
（４）請求項１〜６のうちいずれかにおいて、前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備え、少なくとも複数の前記変換器ユニットと前記制御回路とが同一のケースに収容されることでユニット化されている。
【００６５】
（５）請求項１〜６のうちいずれかにおいて、前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備え、前記整流回路の上流で前記入力電圧のノイズを除去するフィルタ回路に複数の前記変圧器ユニットを並列に接続することによって、前記フィルタ回路が複数の前記変圧器ユニットの間で共用化されている。
【００６６】
（６）請求項１〜６のうちいずれかにおいて、前記制御回路は、前記入力電圧に同期した制御信号で前記スイッチング素子をオンオフ制御することにより、前記変圧器への前記入力電圧の印加を制御する。この場合、平滑回路に例えばコンデンサを用いたとすると、そのコンデンサ容量を小さくすることができる。
【図面の簡単な説明】
【００６７】
【図１】一実施形態における放電灯制御装置の概略構成を示すブロック図。
【図２】入力交流電圧、制御信号及び出力電圧の関係を示す波形図。
【図３】放電灯制御装置の電気構成を示す回路図。
【図４】ネオントランスの電気構成を示す回路図。
【図５】別例におけるネオントランスの電気構成を示す回路図。
【図６】従来における入力電圧及び出力電圧の関係を示す波形図。
【図７】同じく放電灯制御装置の概略を示す構成図。
【符号の説明】
【００６８】
１…放電灯制御装置、２…電源としての商用電源、３…放電灯、５…制御回路としてのＣＰＵ、８…変圧器ユニットとしてのネオントランス、９…全波整流回路、１０…平滑回路、１４…変圧器、１５…１次巻線、１７…共振コンデンサ、１９…第２スイッチング素子を構成する第１ＦＥＴ、２０…第２スイッチング素子を構成する第２ＦＥＴ、２３…安定電圧供給回路としての電解コンデンサ、２９…帰還巻線、３０…共振回路、３１〜３３…スイッチング素子としてのフォトカプラ、３１ａ〜３３ａ…発光素子、３１ｂ〜３３ｂ…受光素子、Ｖａ…入力電圧としての入力交流電圧、Ｓｘ…制御信号。
【特許請求の範囲】
【請求項１】
電源から入力した入力電圧を整流回路により整流し、整流後に平滑回路で平滑化した前記入力電圧を変圧器によって高電圧に変圧し、前記変圧器の２次側に接続された放電灯を前記高電圧により点灯又は点滅させる放電灯制御装置において、
前記整流回路と前記変圧器との間に接続され、整流後の前記入力電圧の前記変圧器への印加をオンオフするスイッチング素子と、
前記スイッチング素子をオンオフ制御することにより、前記変圧器への前記入力電圧の印加を制御する制御回路と
を備えたことを特徴とする放電灯制御装置。
【請求項２】
対をなす共振用の第２スイッチング素子の入力端子間に、中間タップを有する前記変圧器の１次巻線を並列に接続し、同じく前記第２スイッチング素子の入力端子間に、共振コンデンサを並列に接続し、前記第２スイッチング素子を前記変圧器の１次巻線の共振周波数で交互に誘導させるべく、前記変圧器の帰還巻線の両端を前記第２スイッチング素子の制御端子に接続した共振回路を備え、
前記制御回路は、制御信号に基づき前記スイッチング素子をオンオフ制御することにより、前記入力電圧によって前記共振回路が共振し得るように前記変圧器への前記入力電圧の印可を制御することを特徴とする請求項１に記載の放電灯制御装置。
【請求項３】
前記スイッチング素子は、前記平滑回路の下流側に接続されていることを特徴とする請求項１又は２に記載の放電灯制御装置。
【請求項４】
前記第２スイッチング素子の各々に、前記入力電圧を安定した電圧として供給する安定電圧供給回路を備え、
前記スイッチング素子は、前記安定電圧供給回路の下流側に接続されていることを特徴とする請求項２又は３に記載の放電灯制御装置。
【請求項５】
前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備え、前記整流回路に複数の前記変圧器ユニットを並列に接続することによって、前記整流回路が複数の前記変圧器ユニットの間で共用化されていることを特徴とする請求項１〜４のうちいずれか一項に記載の放電灯制御装置。
【請求項６】
前記スイッチング素子は、前記制御回路の側に接続された発光素子と、当該発光素子からの光を受光可能であるとともに前記変圧器の側に接続された受光素子とからなる光センサであることを特徴とする請求項１〜５のうちいずれか一項に記載の放電灯制御装置。
【請求項１】
電源から入力した入力電圧を整流回路により整流し、整流後に平滑回路で平滑化した前記入力電圧を変圧器によって高電圧に変圧し、前記変圧器の２次側に接続された放電灯を前記高電圧により点灯又は点滅させる放電灯制御装置において、
前記整流回路と前記変圧器との間に接続され、整流後の前記入力電圧の前記変圧器への印加をオンオフするスイッチング素子と、
前記スイッチング素子をオンオフ制御することにより、前記変圧器への前記入力電圧の印加を制御する制御回路と
を備えたことを特徴とする放電灯制御装置。
【請求項２】
対をなす共振用の第２スイッチング素子の入力端子間に、中間タップを有する前記変圧器の１次巻線を並列に接続し、同じく前記第２スイッチング素子の入力端子間に、共振コンデンサを並列に接続し、前記第２スイッチング素子を前記変圧器の１次巻線の共振周波数で交互に誘導させるべく、前記変圧器の帰還巻線の両端を前記第２スイッチング素子の制御端子に接続した共振回路を備え、
前記制御回路は、制御信号に基づき前記スイッチング素子をオンオフ制御することにより、前記入力電圧によって前記共振回路が共振し得るように前記変圧器への前記入力電圧の印可を制御することを特徴とする請求項１に記載の放電灯制御装置。
【請求項３】
前記スイッチング素子は、前記平滑回路の下流側に接続されていることを特徴とする請求項１又は２に記載の放電灯制御装置。
【請求項４】
前記第２スイッチング素子の各々に、前記入力電圧を安定した電圧として供給する安定電圧供給回路を備え、
前記スイッチング素子は、前記安定電圧供給回路の下流側に接続されていることを特徴とする請求項２又は３に記載の放電灯制御装置。
【請求項５】
前記変圧器及び前記スイッチング素子が組をなした状態で接続され、少なくともその組をなした前記変圧器及びスイッチング素子からなる変圧器ユニットを複数備え、前記整流回路に複数の前記変圧器ユニットを並列に接続することによって、前記整流回路が複数の前記変圧器ユニットの間で共用化されていることを特徴とする請求項１〜４のうちいずれか一項に記載の放電灯制御装置。
【請求項６】
前記スイッチング素子は、前記制御回路の側に接続された発光素子と、当該発光素子からの光を受光可能であるとともに前記変圧器の側に接続された受光素子とからなる光センサであることを特徴とする請求項１〜５のうちいずれか一項に記載の放電灯制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−５９６０８（Ｐ２００６−５９６０８Ａ）
【公開日】平成１８年３月２日（２００６．３．２）
【国際特許分類】
【出願番号】特願２００４−２３８８０４（Ｐ２００４−２３８８０４）
【出願日】平成１６年８月１８日（２００４．８．１８）
【出願人】（０００１４４５４４）レシップ株式会社 (179)
【Ｆターム（参考）】
【公開日】平成１８年３月２日（２００６．３．２）
【国際特許分類】
【出願日】平成１６年８月１８日（２００４．８．１８）
【出願人】（０００１４４５４４）レシップ株式会社 (179)
【Ｆターム（参考）】
[ Back to top ]